KR20050066425A - 액정 표시 패널 및 그 제조 방법 - Google Patents

Abstract

본 발명은 신호 링크의 길이에 따른 저항차를 보상하여 저항차로 인한 신호 왜곡을 방지할 수 있는 액정 패널 및 그 제조 방법을 제공하는 것이다.

이를 위하여, 본 발명의 액정 패널은 신호 라인과 신호 패드를 연결하며 분리된 영역을 포함하는 신호 링크와; 상기 분리된 신호 링크를 연결하며 상기 신호 링크의 길이에 따라 다른 크기를 갖는 투명 도전막으로 형성된 저항 보상 패턴을 구비한다.

Description

액정 표시 패널 및 그 제조 방법{Liquid Crystal Display Panel And Method Of Fabricating The Same}

본 발명은 액정 표시 패널에 관한 것으로, 특히 신호 링크의 라인 저항차를 보상할 수 있는 액정 표시 패널 및 그 제조 방법에 관한 것이다.

통상의 액정 표시 장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정 표시 장치는 액정셀들이 매트릭스 형태로 배열되어진 액정 표시 패널(이하, 액정 패널)과, 이 액정 패널을 구동하기 위한 구동 회로를 구비하게 된다.

액정 패널에는 게이트 라인들과 데이터 라인들이 교차하게 배열되고 그 게이트 라인들과 데이터 라인들의 교차로 마련되는 영역에 액정셀들이 위치하게 된다. 액정셀들 각각에는 전계를 인가하기 위한 화소 신호과 공통 신호이 마련된다. 화소 신호은 박막 트랜지스터의 소스 및 드레인 단자들을 경유하여 데이터 라인들 중 어느 하나에 접속된다. 박막 트랜지스터의 게이트 단자는 데이터 신호가 1라인분씩의 화소 신호에게 인가되게 하는 게이트 라인들 중 어느 하나에 접속된다.

구동 회로는 게이트 라인을 구동하기 위한 게이트 드라이버와, 데이터 라인을 구동하기 위한 데이터 드라이버를 구비한다. 게이트 드라이버는 스캐닝 신호, 즉 게이트 신호를 게이트 라인에 순차적으로 공급하여 액정셀들을 1라인분씩 순차적으로 구동한다. 데이터 드라이버는 게이트 라인 중 어느 하나에 게이트 신호가 공급될 때마다 데이터 라인들 각각에 데이터 신호를 공급한다. 이에 따라, 액정 패널은 액정셀별로 데이터 신호에 따라 화소 신호과 공통 신호 사이에 인가되는 전계에 의해 광투과율을 조절함으로써 화상을 표시한다.

구동 회로들은 통상 칩(Chip) 형태로 제작되며 탭(TAB; Tape Automated Bonding) 방식인 경우 TCP(Tape Carrier Package)에 실장되고, 그 TCP와 액정 패널에 마련된 신호 패드들을 통해 화소 영역에 배치된 해당 신호 라인들과 전기적으로 접속되어 구동 신호들을 공급하게 된다. 신호 패드는 신호 링크를 통해 화소 영역의 해당 신호 라인과 전기적으로 접속된다.

이러한 액정 패널에서 신호 패드는 TCP를 통해 집적화된 구동 IC와 접속되기 위하여 미세한 피치를 갖도록 설계된다. 이에 따라, 미세한 피치를 갖도록 형성된 신호 패드와, 화소 영역에서 상대적으로 큰 피치를 갖도록 형성된 신호 라인과의 사이를 연결하기 위하여, 신호 링크는 도 1과 같이 위치에 따라 서로 다른 길이를 갖게 된다. 이 결과, 신호 링크들은 그 길이 차에 따른 저항차를 가지게 됨으로써 신호 불균일과 같은 문제가 발생하게 된다.

도 1을 참조하면, 통상적인 액정 패널의 데이터 패드-링크 부분이 도시되어 있다. 데이터 구동-IC(미도시)와 접속되는 데이터 패드(12)는 하부 기판(10)의 가장자리 영역에 형성된다. 데이터 패드(12)는 게이트 구동-IC로부터의 데이터 신호를 데이터 링크(DK)를 통해 화소 영역(14)에 배치된 데이터 라인(DL)으로 공급한다. 데이터 링크(DK)는 상대적으로 작은 피치의 데이터 패드(12)와 상대적으로 넓은 피치의 데이터 라인(DL)을 접속시키기 위하여 도 1과 같이 그의 위치에 따라 서로 다른 길이를 가지게 되는 반면에 동일한 선폭 및 두께를 갖는다. 이로 인하여, 데이터 링크(DK)에 걸리는 라인 저항은 그의 길이차에 따라 차이를 가지게 된다. 특히, 데이터 링크(DK)의 길이가 짧은 부분(A)과 길이가 긴 부분(B) 간의 저항차는 크게 나타나게 된다. 이와 같이, 데이터 링크(DK)가 길이에 따른 저항차를 가짐에 따라 데이터 패드(12)에 서로 다른 초기 바이어스 전압이 걸리게 됨으로써 화소 영역(14)의 데이터 라인(DL)에 인가되는 데이터 신호가 왜곡되어 화질이 저하되는 문제점이 있다.

이러한 신호 링크 길이에 따른 저항차는 게이트 구동-IC와 접속되는 게이트 패드와 화소 영역(14)의 게이트 라인을 연결하는 게이트 링크에서도 동일하게 발생하게 된다.

따라서, 본 발명의 목적은 신호 링크의 길이에 따른 저항차를 보상하여 저항차로 인한 신호 왜곡을 방지할 수 있는 액정 패널 및 그 제조 방법을 제공하는 것이다.

상기 목적을 달성하기 위하여, 본 발명에 따른 액정 패널은 화소 영역에 형성된 신호 라인과; 구동 회로와 접속된 신호 패드와; 상기 신호 라인과 신호 패드를 연결하며 분리된 영역을 포함하는 신호 링크와; 상기 분리된 신호 링크를 연결하며 상기 신호 링크의 길이에 따라 다른 크기를 갖는 저항 보상 패턴을 구비한다.

상기 저항 보상 패턴은 투명 도전막으로 형성된다.

상기 저항 보상 패턴은 상기 신호 링크의 길이와 반비례하는 크기를 갖고, 상기 분리된 신호 링크의 간격은 그 저항 보상 패턴의 길이에 비례한다.

상기 저항 보상 패턴은 상기 신호 링크의 길이가 길 수록 짧은 길이를 갖고, 상기 신호 링크의 길이가 짧을 수록 긴 길이를 갖는다.

상기 저항 보상 패턴은 절연막을 관통하는 컨택홀을 경유하여 상기 분리된 신호 링크와 접속된다.

상기 저항 보상 패턴은 인접한 저항 보상 패턴과 마주하는 영역을 피하여 형성된다.

상기 신호 라인은 데이터 라인을, 상기 신호 패드는 데이터 패드를, 상기 신호 링크는 데이터 링크를 포함하고, 상기 저항 보상 패턴은 분리된 데이터 링크를 연결하여 그 데이터 링크의 길이에 따른 저항차를 보상한다.

상기 신호 라인은 게이트 라인을, 상기 신호 패드는 게이트 패드를, 상기 신호 링크는 게이트 링크를 포함하고, 상기 저항 보상 패턴은 분리된 게이트 링크를 연결하여 그 게이트 링크의 길이에 따른 저항차를 보상한다.

본 발명에 따른 액정 표시 패널의 제조 방법은 화소 영역에 형성된 신호 라인과, 구동 회로와 접속된 신호 패드를 연결하며 분리된 영역을 포함하는 신호 링크를 형성하는 단계와; 상기 신호 링크를 덮으면서 상기 신호 링크의 분리된 영역을 노출시키는 컨택홀을 포함하는 절연막을 형성하는 단계와; 상기 컨택홀을 경유하여 상기 분리된 신호 링크를 연결하며 상기 신호 링크의 길에 따라 다른 크기를 갖는 저항 보상 패턴을 형성하는 단계를 포함한다.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

본 발명의 실시예에 대한 설명에 앞서, 신호 링크의 저항차를 보상하기 위하여 본원 출원인에 의해 국내특허출원 제2002-54535호(2002.9.10)에 제안된 선원 발명을 살펴보기로 한다.

도 2는 선원 발명을 적용한 데이터 패드-링크의 구조를 도시한 평면도이다.

도 2에 도시된 데이터 패드(16)는 라인 저항차를 보상하기 위한 지그-재그부(17)를 포함하는 데이터 링크(18)과 접속된다. 데이터 링크(16)의 지그-재그부(17)의 길이가 라인 저항과 반비례 관계를 갖음으로써 데이터 링크(16)의 라인 저항차를 보상하게 된다. 그런데, 데이터 링크(16)의 지그-재그부(17)에서는 도 3과 같이 이물/침식 등에 의해 오픈 불량(O)이 자주 발생되는 문제점이 있다. 이러한 데이터 링크(16)의 지그-재그부(17)는 리페어가 불가능한 영역으로 모듈 불량의 주원인이 된다.

이를 해결하기 위하여, 본 발명에서는 불량율이 높은 지그-재그부 대신, 신호 링크를 분리하고 분리된 신호 링크를 다른 길이를 갖는 저항 보상 패턴으로 연결하여 라인 저항을 보상하는 구조를 제안한다.

도 4는 본 발명의 실시 예에 따른 신호 패드-링크 부분을 도시한 평면도이다. 도 4에 도시된 신호 패드-링크는 게이트 패드-링크 또는 데이터 패드-링크에 적용된다.

도 4에 도시된 신호 패드(20)는 신호 링크(22)를 경유하여 화소 영역(미도시)의 신호 라인과 접속된다. 신호 패드(20)는 신호 링크(22)로부터 연장한 패드 하부 전극(26)과, 그 패드 하부 전극(26) 위의 절연막을 관통하는 컨택홀(28)을 통해 패드 하부 전극(26)과 접속된 패드 상부 전극(24)을 구비한다. 여기서, 패드 상부 전극(24)은 화소 영역(미도시)의 화소 신호과 함께 투명 도전막으로 형성된다.

신호 링크(22)는 저항 보상 패턴(30)이 형성되어질 영역에서 분리되고, 분리된 신호 링크(22)는 라인 저항에 따라 다른 길이를 갖는 저항 보상 패턴(30)을 통해 접속된다. 저항 보상 패턴(30)은 투명 도전막을 이용함으로써 상기 신호 패드(20)의 패드 상부 전극(24)과 같이 형성한다. 이 경우, 투명 도전막은 금속 보다 큰 저항 성분을 갖으므로 저항 보상 패턴(30)의 길이가 신호 링크(22)의 라인 저항과 반비례 관계를 갖게 한다. 다시 말하여, 신호 링크(22)의 길이에 따른 라인 저항이 클 수록 저항 보상 패턴(30)의 길이는 짧게 형성하고, 라인 저항이 작을 수록 저항 보상 패턴(30)의 길이는 길게 형성한다. 이를 위하여, 신호 링크(22)의 길이가 길어질 수록 분리된 신호 링크(22) 간의 간격(D)은 짧아지게 되고, 신호 링크(22)의 길이가 짧을 수록 분리된 신호 링크(22) 간의 간격(D)은 길어지게 된다. 이에 따라, 신호 링크(22)간의 라인 저항차를 저항 보상 패턴(30)의 길이를 다르게 가져감으로써 보상할 수 있게 된다.

이러한 저항 보상 패턴(30)은 절연막을 관통하는 컨택홀(32)을 통해 분리된 신호 링크(22)와 접속된다. 또한, 신호 링크(22) 피치가 좁은 편이므로 인접한 저항 보상 패턴(30)이 서로 마주하는 경우 쇼트 불량이 발생할 수 있으므로, 이를 방지하기 위하여 도 4와 같이 인접한 저항 보상 패턴(30)은 서로 마주하지 않도록 배치한다.

도 5는 도 4에 도시된 신호 패드-링크가 데이터 패드-링크로 적용된 경우 저항 보상 패턴(30)이 형성된 데이터 링크의 단면을 도시한 것이다.

도 5에서 분리된 데이터 링크(22)는 기판(40) 위의 게이트 절연막(42) 상에 형성되고, 그 위에 보호막(44)이 형성된다. 저항 보상 패턴(32)은 보호막(44)을 관통하는 컨택홀(32)을 통해 분리된 데이터 링크(22)와 접속된다.

도 6은 도 4에 도시된 신호 패드-링크가 게이트 패드-링크로 적용된 경우 저항 보상 패턴(60)이 형성된 게이트 링크의 단면을 도시한 것이다.

도 6에서 분리된 게이트 링크(52)는 기판(40) 상에 형성되고, 그 위에 게이트 절연막(42) 및 보호막(44)이 적층된다. 저항 보상 패턴(60)은 보호막(44) 및 게이트 절연막(42)을 관통하는 컨택홀(62)을 통해 분리된 게이트 링크(52)와 접속된다.

이하, 도 5 및 도 6에 도시된 단면을 이용하여 데이터 패드-링크 및 게이트 패드-링크의 제조 방법을 살펴보면 다음과 같다.

먼저, 제1 마스크 공정으로 기판(40) 상에 화소 영역(미도시)의 게이트 라인과 함께 게이트 링크(52)와 게이트 패드 하부 전극을 포함하는 게이트 금속 패턴이 형성된다. 이 경우, 게이트 링크(52)는 저항 보상 패턴(60)이 형성될 부분에서 분리되도록 형성된다.

게이트 금속 패턴이 형성된 기판(40) 상에 게이트 절연막(42)이 형성된다.

제2 마스크 공정으로 게이트 절연막(42) 위에 반도체층(미도시)과, 화소 영역의 데이터 라인과 함께 데이터 링크(22)와 데이터 패드 하부 전극을 포함하는 소스/드레인 금속 패턴이 형성된다. 이 경우, 데이터 링크(22)는 저항 보상 패턴(30)이 형성될 부분에서 분리되도록 형성된다.

제3 마스크 공정으로 소스/드레인 금속 패턴이 형성된 게이트 절연막(42) 위에 다수의 컨택홀(28, 32)을 포함하는 보호막(44)이 형성된다.

제4 마스크 공정으로 보호막(44) 위에 화소 영역의 화소 전극과 함께 저항 보상 패턴(30, 60)과 게이트 패드 상부 전극 및 데이터 패드 상부 전극을 포함하는 투명 도전 패턴이 형성된다.

상술한 바와 같이, 본 발명에 따른 액정 패널 및 그 제조 방법은 신호 링크의 라인 저항차를 분리된 신호 링크를 연결하는 저항 보상 패턴의 길이를 다르게 하여 보상하게 된다. 이에 다라, 신호 링크의 라인 저항차로 인한 신호 왜곡을 방지할 수 있게 된다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

도 1은 종래 액정 표시 패널의 데이터 패드-링크 부분을 도시한 평면도.

도 2는 선원 발명이 적용된 데이터 패드-링크 부분을 도시한 평면도.

도 3은 도 2에 도시된 지그-재그형 링크 부분에서의 오픈 불량을 도시한 평면도.

도 4는 본 발명의 실시 예에 따른 저항차 보상을 위한 신호 패드-링크 부분을 도시한 평면도.

도 5는 도 4에 도시된 신호 패드-링크가 데이터 패드-링크인 경우 Ⅰ-Ⅰ'선을 따라 절단한 단면도.

도 6은 도 4에 도시된 신호 패드-링크가 게이트 패드-링크인 경우 Ⅰ-Ⅰ'선을 따라 절단한 단면도.

<도면의 주요 부분에 대한 부호의 설명>

10 : 하부 기판 12 : 패드부

14 : 상부 기판 20 : 신호 패드

22 : 신호(데이터) 링크 24 : 신호 패드 상부 전극

26 : 신호 패드 하부 전극

28, 32, 62: 컨택홀 30, 60 : 저항 보상 패턴

40 : 기판 42 : 게이트 절연막

44 : 보호막 16 : 데이터 패드

18 : 데이터 링크 52 : 게이트 링크

17 : 지그-재그부

Claims (15)

1. 화소 영역에 형성된 신호 라인과;

   구동 회로와 접속된 신호 패드와;

   상기 신호 라인과 신호 패드를 연결하며 분리된 영역을 포함하는 신호 링크와;

   상기 분리된 신호 링크를 연결하며 상기 신호 링크의 길이에 따라 다른 크기를 갖는 저항 보상 패턴을 구비하는 것을 특징으로 하는 액정 표시 패널.
2. 제 1 항에 있어서,

   상기 저항 보상 패턴은 투명 도전막으로 형성된 것을 특징으로 하는 액정 표시 패널.
3. 제 2 항에 있어서,

   상기 저항 보상 패턴은 상기 신호 링크의 길이와 반비례하는 크기를 갖고, 상기 분리된 신호 링크의 간격은 그 저항 보상 패턴의 길이에 비례하는 것을 특징으로 하는 액정 표시 패널.
4. 제 3 항에 있어서,

   상기 저항 보상 패턴은 상기 신호 링크의 길이가 길 수록 짧은 길이를 갖고, 상기 신호 링크의 길이가 짧을 수록 긴 길이를 갖는 것을 특징으로 하는 액정 표시 패널.
5. 제 1 항에 있어서,

   상기 저항 보상 패턴은 절연막을 관통하는 컨택홀을 경유하여 상기 분리된 신호 링크와 접속된 것을 특징으로 하는 액정 표시 패널.
6. 제 1 항에 있어서,

   상기 저항 보상 패턴은 인접한 저항 보상 패턴과 마주하는 영역을 피하여 형성된 것을 특징으로 하는 액정 표시 패널.
7. 제 1 항에 있어서,

   상기 신호 라인은 데이터 라인을, 상기 신호 패드는 데이터 패드를, 상기 신호 링크는 데이터 링크를 포함하고,

   상기 저항 보상 패턴은 분리된 데이터 링크를 연결하여 그 데이터 링크의 길이에 따른 저항차를 보상하는 것을 특징으로 하는 액정 표시 패널.
8. 제 1 항에 있어서,

   상기 신호 라인은 게이트 라인을, 상기 신호 패드는 게이트 패드를, 상기 신호 링크는 게이트 링크를 포함하고,

   상기 저항 보상 패턴은 분리된 게이트 링크를 연결하여 그 게이트 링크의 길이에 따른 저항차를 보상하는 것을 특징으로 하는 액정 표시 패널.
9. 화소 영역에 형성된 신호 라인과, 구동 회로와 접속된 신호 패드를 연결하며 분리된 영역을 포함하는 신호 링크를 형성하는 단계와;

   상기 신호 링크를 덮으면서 상기 신호 링크의 분리된 영역을 노출시키는 컨택홀을 포함하는 절연막을 형성하는 단계와;

   상기 컨택홀을 경유하여 상기 분리된 신호 링크를 연결하며 상기 신호 링크의 길에 따라 다른 크기를 갖는 저항 보상 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 액정 표시 패널의 제조 방법.
10. 제 9 항에 있어서,

    상기 저항 보상 패턴은 투명 도전막으로 형성된 것을 특징으로 하는 액정 표시 패널의 제조 방법.
11. 제 10 항에 있어서,

    상기 저항 보상 패턴은 상기 신호 링크의 길이와 반비례하는 크기를 갖고, 상기 분리된 신호 링크의 간격은 그 저항 보상 패턴의 크기에 비례하는 것을 특징으로 하는 액정 표시 패널의 제조 방법.
12. 제 10 항에 있어서,

    상기 저항 보상 패턴은 상기 신호 링크의 길이가 길 수록 짧은 길이를 갖고, 상기 신호 링크의 길이가 짧을 수록 긴 길이를 갖는 것을 특징으로 하는 액정 표시 패널의 제조 방법.
13. 제 9 항에 있어서,

    상기 저항 보상 패턴은 인접한 저항 보상 패턴과 마주하는 영역을 피하여 형성된 것을 특징으로 하는 액정 표시 패널의 제조 방법.
14. 제 9 항에 있어서,

    상기 신호 라인은 데이터 라인을, 상기 신호 패드는 데이터 패드를, 상기 신호 링크는 데이터 링크를 포함하고,

    상기 저항 보상 패턴은 분리된 데이터 링크를 연결하여 그 데이터 링크의 길이에 따른 저항차를 보상하는 것을 특징으로 하는 액정 표시 패널의 제조 방법.
15. 제 9 항에 있어서,

    상기 신호 라인은 게이트 라인을, 상기 신호 패드는 게이트 패드를, 상기 신호 링크는 게이트 링크를 포함하고,

    상기 저항 보상 패턴은 분리된 게이트 링크를 연결하여 그 게이트 링크의 길이에 따른 저항차를 보상하는 것을 특징으로 하는 액정 표시 패널의 제조 방법.