KR100663029B1 - 액정표시장치 , 그 제조방법 및 액정표시장치 검사방법 - Google Patents

액정표시장치 , 그 제조방법 및 액정표시장치 검사방법 Download PDF

Info

Publication number
KR100663029B1
KR100663029B1 KR1020040118331A KR20040118331A KR100663029B1 KR 100663029 B1 KR100663029 B1 KR 100663029B1 KR 1020040118331 A KR1020040118331 A KR 1020040118331A KR 20040118331 A KR20040118331 A KR 20040118331A KR 100663029 B1 KR100663029 B1 KR 100663029B1
Authority
KR
South Korea
Prior art keywords
data
gate
pads
shorting
pad
Prior art date
Application number
KR1020040118331A
Other languages
English (en)
Other versions
KR20060077851A (ko
Inventor
윤원균
남명우
김봉철
박상민
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020040118331A priority Critical patent/KR100663029B1/ko
Priority to US11/319,400 priority patent/US8054440B2/en
Publication of KR20060077851A publication Critical patent/KR20060077851A/ko
Application granted granted Critical
Publication of KR100663029B1 publication Critical patent/KR100663029B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액정표시장치의 패널검사 공정에서 검사 자유도를 높이고, 검사시 신호 지연 문제를 개선한 액정표시장치, 그 제조방법 및 액정표시장치 검사방법을 개시한다. 개시된 본 발명의 액정표시장치는, 절연기판의 일측 패드 영역 상에 배치된 게이트 패드들; 상기 게이트 패드들을 복수개의 그룹으로 묶은 복수개의 게이트 패드부; 상기 복수개의 게이트 패드부들 각각에 배치된 복수개의 게이트 쇼팅바; 절연기판의 타측 패드 영역 상에 배치된 데이터 패드들; 상기 데이터 패드들을 복수개의 그룹으로 묶은 복수개의 데이터 패드부; 및 상기 복수개의 데이터 패드부들 각각에 배치된 복수개의 데이터 쇼팅바를 포함한다.
따라서, 본 발명은 검사가 용이하면서, 검사 신호 지연에 의한 불량 검사를 방지할 수 있는 효과가 있다.
액정패널, 검사, 이븐, 아드, Auto, Probe

Description

액정표시장치 , 그 제조방법 및 액정표시장치 검사방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF MANUFACTURING THEREOF AND TESTING METHOD FOR THEREOF}
도 1은 종래 기술에 따른 액정표시장치 검사를 설명하기 위한 도면.
도 2는 상기 도 1의 액정표시장치 검사를 위한 액정패널의 패드 구조를 도시한 도면.
도 3은 본 발명에 따른 액정표시장치 검사를 위한 액정패널의 패드 구조를 도시한 도면.
삭제
도 4a는 상기 도 3의 A 영역을 확대한 도면.
도 4b는 상기 도 4a의 I-I' 선을 절단한 단면도.
도 5a는 상기 도 3의 B 영역을 확대한 도면.
도 5b는 상기 도 5a의 K-K' 선을 절단한 단면도.
도 6 및 도 7은 본 발명에 다른 실시 예에 의한 액정패널의 패드 구조를 도시한 도면.
도 8은 본 발명에 따른 액정패널의 패드 구조에 따라 액정패널 검사 방법을 설명하기 위한 도면.
*도면의 주요 부분에 대한 부호의 설명*
100: 액정패널 100a: 패드 영역
100b: 엑티브 영역 116: 데이터 패드부
117: 게이트 패드부 D1, D2..:데이터 패드
G1, G2..: 게이트 패드 DS1, DS2: 데이터 쇼팅바
GS1, GS2: 게이트 쇼팅바
본 발명은 액정표시장치의 검사 공정에서 검사 자유도를 확보하고, 검사시 신호 지연 문제를 개선한 액정표시장치 제조방법 및 액정표시장치 검사방법에 관한 것이다.
일반적으로 현대사회가 정보 사회로 변해 감에 따라 정보표시장치의 하나인 액정표시장치 모듈의 중요성이 점차로 증가되어 가고 있다. 지금까지 가장 널리 사용되고 있는 CRT(cathode ray tube)는 성능이나 가격적인 측면에서 많은 장점을 갖고 있지만, 소형화 또는 휴대성 측면에서 많은 단점을 갖고 있다.
반면에 액정표시장치는 가격 측면에서 다소 비싸지만 소형화, 경량화, 박형화, 저 전력 및 소비화 등의 장점을 갖고 있어, CRT의 단점을 극복할 수 있는 대체수단으로 주목되고 있다.
상기 액정표시장치 제조공정은 TFT가 형성된 하부기판 또는 컬러필터층이 형성된 상부기판을 제조하는 공정, 상기 하부기판과 상부기판을 합착하고, 액정을 주 입하는 셀(cell) 공정, 구동을 위해서 회로 PCB등을 조립하는 모듈 공정 및 백라이트와 광학시트들을 조립하는 조립공정 등으로 이루어져 있다.
그리고 각각의 공정마다 불량 검사 공정을 진행한다.
먼저, 상기 TFT가 형성된 하부기판이 완성되면 어레이 테스트(array test) 공정이라는 검사 공정을 진행하여 TFT 불량, 화소 패턴 불량 및 라인 단선 등을 검사한다.
그리고 셀 공정에서는 기판 합착후 회로 PCB 조립 전에 액정패널의 이상 유무를 검사하는 액정패널 검사 공정을 진행한다. 이것을 셀 검사 공정 또는 액정패널 검사 공정이라고 한다.
상기 액정패널 검사 공정에서는 액정패널의 엑티브 영역에 나타날 수 있는 이물에 의한 불량 및 상기 엑티브 영역의 두께가 부분적으로 달라짐에 따른 광학 특성의 결함, TFT의 불량에 의한 포인트 디펙트(point defect) 그리고, 게이트 및 데이터 라인의 단선에 의한 라인 디펙트(line defect) 등을 종합적으로 판단하여 액정패널의 양품 또는 불량품의 여부를 판단한다.
종래 액정패널 검사를 위하여 사용되는 A/P(Auto Probe) 검사 공정의 종류와 장단점을 살펴보면 다음과 같다.
첫째, A/P 핀 검사 방식은 기판 합착후 그라인딩 공정이 완료되면, 액정패널의 모든 데이터 패드와 게이트 패드에 니들(needle) 핀을 콘택시킨 다음, 검사를 진행하는 방식이다.
이와 같은 A/P 핀 검사 방식은 각각의 데이터 패드와 게이트 패드에 모두 핀을 접촉시켜 신호를 인가하기 때문에 실제 액정표시장치의 구동방식과 동일한 방식으로 신호를 인가하여 검사를 진행할 수 있는 장점이 있다.
하지만, A/P 핀 검사 방식은 모든 패드에 니들 핀을 1:1로 콘택시키기 때문에 어느 하나의 콘택불량이 발생하면, 곧바로 라인 디펙트가 검출되는 단점이 있다. 또한, 액정패널의 모델에 따라 콘택할 핀의 지그(JIG)를 제작해야하고, 검사 작업자가 2인 이상이 필요한 단점이 있다.
둘째, 상기 A/P 핀 검사 및 비젼(vision) 검사 방식은 상기 A/P 핀 검사 방식의 단점을 개선하기 위해서 게이트 패드와 데이터 패드에 각각 니들 핀을 콘택시킨 다음, 포인트 디펙트와 라인 디펙트를 MAC/MIC 검사시스템으로 검사하고, 얼룩 검사만 한사람의 작업자가 검사하도록 하였다.
상기 A/P 핀 검사 및 비젼 검사 방식은 종래 A/P 핀 검사 방식보다 검사자의 인원이 1명으로 줄어드는 것 외에 핀 콘택 불량 문제점을 해결하지 못하였다.
셋째, 쇼팅바 및 비젼 검사 방식은 상기 A/P 핀 검사 및 비젼 검사 방식의 문제점을 해결하기 위해 개발된 것으로 액정패널의 게이트 패드와 데이터 패드를 쇼팅바(shorting bar)로 묶은 다음, 각각의 라인에 검사 신호를 인가함으로써 액정패널을 검사하도록 하였다.
이하 도 1을 참조하여 쇼팅바 및 비젼 검사 방식을 설명한다.
도 1은 종래 기술에 따른 액정패널 검사를 설명하기 위한 도면이다.
도 1에 도시한 바와 같이, 게이트 패드(17)와 데이터 패드(16)가 형성된 액정패널(10)은 A/P(Auto Probe) 핀 시스템의 이동장치에 의하여 검사 데이터 드라이 버(11)와 게이트 드라이버(12)가 배치되어 있는 검사 영역으로 이동한다.
상기 데이터 드라이버(11)에는 다수개의 데이터 검사 프루브(14)가 배치되어 있고, 상기 게이트 드라이버(12)에는 다수개의 게이트 검사 프루부(15)가 배치되어 있다.
상기 데이터 검사 프루부(14)는 데이터 드라이브 IC가 실장된 데이터 TCP와, 상기 액정패널(10)의 데이터 패드(16) 영역에 형성된 쇼팅바와 전기적 콘택을 할 수 있는 다수개의 니들(needle) 핀이 구성되어 있다.
마찬가지로 상기 게이트 검사 프루부(15)는 게이트 드라이브 IC가 실장된 게이트 TCP와, 상기 액정패널(10)의 게이트 패드(17) 영역에 형성된 쇼팅바와 전기적 콘택을 할 수 있는 다수개의 니들 핀이 구성되어 있다.
상기 데이터 검사 프루부(14)와 게이트 검사 프루부(15)에 형성된 니들 핀들은 액정패널(1)의 가장자리에 형성된 이븐(even)/아드(odd) 쇼팅바에 콘택되고, 상기 액정패널(10)에 쇼팅바 단위로 구동신호와 데이터 신호를 인가하여 라인 디펙트 또는 포인트 디펙트등 불량 검사를 진행한다.
도 2는 상기 도 1의 액정패널 검사를 위한 액정패널의 패드 구조를 도시한 도면이다.
도 2에 도시된 바와 같이, 상부기판과 하부기판이 합착된 액정패널(10)은 크게 패드 영역(10a)과 엑티브 영역(10b)으로 구분되어 있다.
상기 엑티브 영역(10b)에는 R, G, B 픽셀이 매트릭스 형태로 형성되어 있고, 상기 패드 영역(10a)에는 데이터 패드부(16)와 게이트 패드부(17)가 정의 되어 있 다.
상기 데이터 패드부(16)에는 상기 R, G, B 픽셀들에 데이터 신호를 인가하는 데이터 패드인(D1, D2, D3, D4,...)들이 상기 패드 영역(10a) 가장자리까지 연장되어 있고, 상기 게이트 패드부(17)에는 R, G, B 픽셀에 구동 신호를 인가하는 게이트 패드(G1, G2,...)들이 상기 패드 영역(10a) 가장자리까지 연장되어 있다.
그리고 쇼팅바 및 비젼 검사를 위하여 패드 영역(10a)에는 상기 데이터 패드(D1, D2, D3, D4,...)들 중에서 홀수 번째 데이터 패드(D1, D3, D5,..)들을 연결한 아드(odd) 데이터 쇼팅바(DS1)와, 짝수 번째 데이터 패드(D2, D4, D6,..)들을 연결한 이븐(even) 데이터 쇼팅바(DS2)가 형성되어 있다.
마찬가지로, 홀수 번째 게이트 패드(G1, G3, G5,..)를 연결한 아드 게이트 쇼팅바(GS1)와 짝수 번째 게이트 패드(G2, G4, G6,..)를 연결한 이븐 게이트 쇼팅바(GS2)가 형성되어 있다.
그리고 상기 게이트 쇼팅바(GS1, GS2)와 데이터 쇼팅바(DS1, DS2)의 쇼팅바 단자들은 게이트 패드 영역과 데이터 패드 영역의 양측 가장자리 영역에 각각 형성되어 있다.
도면에서 도시한 20은 트리밍 라인(trimming line)으로 액정패널(10) 검사후 데이터 쇼팅바들과 게이트 쇼팅바들(DS1, DS2, GS1, GS2)을 데이터 패드(D1, D3, D5,..)와 게이트 패드(G1, G2, G2,..)와 전기적으로 단선시키기 위한 절단 라인이다.
상기와 같은 구조를 갖는 액정패널(10)을 이용하여 쇼팅바 및 비젼 검사 공 정을 진행하는 과정을 설명하면 다음과 같다.
상기 아드 데이터 쇼팅바(DS1)와 이븐 데이터 쇼팅바(DS2)는 아드(odd)/이븐(even) 단위로 모든 데이터 패드(D1, D2, D3, D4, ..)들을 연결시켜 놓았기 때문에, 종래 A/P 핀 검사와 달리 상기 데이터 쇼팅바(DS1, DS2) 단자에 니들 핀을 콘택시켜 검사 공정을 진행한다.
그리고 상기 게이트 쇼팅바(GS1, GS2)도 아드/이븐 단위로 구분되어 있으므로, 상기 게이트 쇼팅바(GS1, GS2)들 단자에 니들 핀을 콘택(contact) 시켜 검사 공정을 진행한다.
그런 다음, 상기 쇼팅바들(DS1, DS2, GS1, GS2)에 각각 데이터 신호와 구동신호를 인가하여 액정패널(10) 불량 검사를 진행한다.
이것은 TFT 어레이 기판에서의 검사 공정과 유사한 방식으로 모든 패드들에 핀 콘택을 하지 않고, 데이터 패드와 게이트 패드들을 아드/이븐 단위로 쇼팅바로 묶은 다음, 아드/이븐 쇼팅바에만 검사를 신호를 인가하는 방식이다.
따라서, 종래 A/P 핀 검사 공정에 비해서 핀 접촉 불량이 줄어들고, 액정패널의 모델별로 별도의 지그(jig)를 제작할 필요가 없는 장점이 있다.
그러나, 상기와 같은 쇼팅바 및 비젼 검사 방식은 다음과 같은 문제가 있다.
첫째, 상기 이븐/아더 쇼팅바 검사는 A/P 핀 콘택 방식에 비해서 핀 콘택이 용이한 장점이 있지만, 검사시 신호를 양측 가장자리에 배치되어 있는 쇼팅바 단자에 인가하기 때문에 액정패널의 중심 영역에서는 신호 딜레이(delay)에 의한 라인 디펙트가 검출되는 단점이 있다.
둘째, 단순히 이븐, 아드 단위로 라인들을 묶은 다음, 일괄적으로 이븐 픽셀 또는 아드 픽셀만 검사할 수 있기 때문에 검사의 자유도가 현저히 떨어지는 문제가 있다.
즉, 종래 A/P 핀 검사와 같이 LCD 구동과 동일한 방식으로 모든 패드에 신호를 인가하여 검사 공정을 진행하지 못하기 때문에 정밀한 불량 검사에 한계가 있다.
본 발명은, 액정패널의 패드 영역에 아드/이븐, 2게이트3데이터(2G3D), 4게이트6데이터(4G6D) 단위로 다양하게 쇼팅바를 형성하고, 쇼팅바들을 각각의 패드 단위로 분리하여 형성함으로써, 액정패널의 검사 마진 확보와 쇼팅바 검사에서 발생되는 신호 지연 문제를 개선한 액정표시장치, 그제조방법 및 액정표시장치 검사방법을 제공함에 그 목적이 있다.
상기한 목적을 달성하기 위한, 본 발명에 따른 액정표시장치는,
절연기판의 일측 패드 영역 상에 배치된 게이트 패드들;
상기 게이트 패드들을 복수개의 그룹으로 묶은 복수개의 게이트 패드부;
상기 복수개의 게이트 패드부들 각각에 배치된 복수개의 게이트 쇼팅바;
절연기판의 타측 패드 영역 상에 배치된 데이터 패드들;
상기 데이터 패드들을 복수개의 그룹으로 묶은 복수개의 데이터 패드부; 및
상기 복수개의 데이터 패드부들 각각에 배치된 복수개의 데이터 쇼팅바를 포함한다.
본 발명의 다른 실시예에 의한 액정표시장치 제조방법은,
게이트 패드들을 복수개의 그룹으로 묶은 복수개의 게이트 패드부 각각에 배치된 복수개의 게이트 쇼팅바를 콘택하는 단계;
데이터 패드들을 복수개의 그룹으로 묶은 복수개의 데이터 패드부 각각에 배치된 복수개의 데이터 쇼팅바를 콘택하는 단계; 및
상기 적어도 하나 이상의 게이트 쇼팅바와 적어도 하나 이상의 데이터 쇼팅바에 구동신호를 인가함으로써, 액정표시장치를 검사하는 단계를 포함한다.
본 발명의 다른 실시예에 의한 액정표시장치 제조방법은,
기판 상에 게이트 패드들과 게이트 전극들을 형성하는 단계;
상기 게이트 패드들을 복수개의 그룹으로 묶은 복수개의 게이트 패드부들 각각에 배치된 복수개의 게이트 쇼팅바를 형성하는 단계;
상기 기판 상에 데이터 패드들과 박막 트랜지스터들을 형성하는 단계; 및
상기 데이터 패드들을 복수개의 그룹으로 묶은 복수개의 데이터 패드부들 각각에 배치된 복수개의 데이터 쇼팅바를 형성하는 단계를 포함한다.
본 발명에 의하면, 액정패널의 패드 영역에 아드/이븐, 2게이트3데이터(2G3D), 4게이트6데이터(4G6D) 단위로 다양하게 쇼팅바를 형성하고, 쇼팅바들을 각각의 패드부 단위로 분리하여 형성함으로써, 액정패널의 검사 마진 확보와 쇼팅바 검사에서 발생되는 신호 지연 문제를 개선하였다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시 예를 자세히 설명하도록 한다.
도 3은 본 발명에 따른 액정표시장치 검사를 위한 액정패널의 패드 구조를 도시한 도면이다.
도 3에 도시한 바와 같이, 상부기판과 하부기판이 합착된 액정패널(100)은 복수개의 게이트 패드(G1, G2,..)와 데이터 패드(D1, D2, D3,..)들이 형성된 패드 영역(100a)과, 상기 게이트 패드(G1, G2,..)와 데이터 패드(D1, D2, D3,..)가 교차 배열되어 화상을 디스플레이 하는 엑티브 영역(100b)으로 구분된다.
즉, 상기 엑티브 영역(100b)에는 R, G, B 픽셀이 매트릭스 형태로 형성되어 있고, 상기 패드 영역(100a)에는 복수개의 데이터 패드부(116)와 게이트 패드부(117)가 정의 되어 있다.
상기 데이터 패드부(116)는 데이터 패드들(D1, D2, D3,..)을 하나의 그룹으로 정의한 영역이고, 상기 데이터 패드부(116)에는 상기 R, G, B 픽셀들에 데이터 신호를 인가하는 데이터 패드(D1, D2, D3, D4,...)들이 상기 패드 영역(100a) 가장자리까지 연장되어 있다.
그리고 상기 게이트 패드부(117)는 게이트 패드들(G1, G2, G3,..)을 하나의 그룹으로 정의한 영역이고, R, G, B 픽셀에 구동 신호를 인가하는 게이트 패드(G1, G2, G3, G4,...)들이 상기 패드 영역(100a) 가장자리까지 연장되어 있다.
그리고 상기 패드 영역(100a)에는 상기 데이터 패드(D1, D2, D3, D4,...)들을 데이터 패드부(116) 단위로 묶고, 상기 데이터 패드부(116)에 묶인 데이터 버스 라인중 모든 홀수 번째 데이터 패드(D1, D3, D5,...)를 연결시킨 아드 데이터 쇼팅바(DS1)와, 상기 데이터 패드(D1, D2, D3, D4,...)들 중에서 모든 짝수 번째 데이터 패드들(D2, D4,...)을 연결시킨 이븐 데이터 쇼팅바(DS2)가 배치되어 있다.
이와 대응되게 상기 게이트 패드(G1, G2, G3, G4,...)들을 게이트 패드부(117) 단위로 묶고, 상기 게이트 패드부(117)에 묶인 게이트 패드중 모든 홀 수 번째 게이트 패드들(G1, G3, G5,...)을 연결시킨 아드 게이트 쇼팅바(GS1)와, 상기 게이트 패드들(G1, G2, G3, G4,...) 중에서 모든 짝수 번째 게이트 패드(G2, G4,...)를 연결시킨 이븐 게이트 쇼팅바(GS2)가 배치되어 있다.
그리고 상기 아드 데이터 쇼팅바(DS1)와 이븐 데이터 쇼팅바(DS2)는 각각의 데이터 패드부(116) 단위로 독립적으로 분리된 구조를 하고 있다.
즉, 각각의 데이터 패드부(116)의 양측에 데이터 쇼팅바 단자들이 형성되어 있고, 인접한 데이터 패드에 형성되어 있는 데이터 쇼팅바들은 전기적으로 단선되어 있다.
이와 마찬가지로, 상기 아드 게이트 쇼팅바(GS1)와 이븐 게이트 쇼팅바(GS2)도 각각의 게이트 패드부(117) 단위로 독립적으로 분리되어 있다.
그래서 각각의 게이트 패드부(117)에서는 아드/이븐 게이트 쇼팅바(GS1, GS2)에 각각 홀수 번째 게이트 패드(G1, G3,...)와 짝수 번째 게이트 패드(G2, G4,...)가 반복적으로 교대로 연결되어 있다.
또한, 데이터 패드부(116) 단위로 독립적으로 아드/이븐 데이터 쇼팅바(DS1, DS2,...)에 각각 홀수 번째 데이터 패드(D1, D3,...)와 짝수 번째 데이터 패드(D2, D4,...)가 연결되어 있다.
도면에 도시한 200은 트리밍 라인(trimming line)이다.
상기와 같은 구조를 갖는 액정패널(100)을 이용하여 쇼팅바 및 비젼 검사 공정(액정패널 검사 공정)을 진행하는 과정을 설명하면 다음과 같다.
본 발명에서의 쇼팅바 및 비젼 검사 시스템은 액정패널(100)의 게이트 패드 부(117) 또는 데이터 패드부(116)에 각각 아드/이븐 단위로 게이트 패드 또는 데이터 패드(정확하게는 게이트 패드 또는 데이터 패드들)를 독립적으로 묶은 아드/이븐 게이트 쇼팅바(GS1, GS2) 및 아드/이븐 데이터 쇼팅바(DS1, DS2)에 각각 A/P 핀(니들)들을 콘택시킨다.
그런 다음, 데이터 쇼팅바들(DS1, DS2)과 게이트 쇼팅바들(GS1, GS2)에 검사 신호를 인가하여 액정패널 불량을 검사한다. 상기 쇼팅바들(DS1, DS2, GS1, GS2)은 각각 게이트 패드부(117)또는 데이터 패드부(116) 단위로 독립적으로 분리, 형성되어 있으므로 패드 단위로 액정패널의 불량 검사를 한다.
그리고 상기 복수개의 게이트 패드부(117)와 데이터 패드부(116)중 각각의 게이트 패드부(117)와 데이터 패드부(116)에서는 게이트 패드들과 데이터 패드들을 각각 아드/이븐 방식에 따라 검사한다.
또한, 모든 게이트 패드부(117)와 데이터 패드부(116)에 각각 아드/이븐 단위로 검사신호를 인가하면, 종래 아드/이븐 쇼팅바 방식과 동일하게 검사를 진행할 수 있을 뿐아니라, 원하는 패드부들을 선택하고, 선택된 패드부에 형성된 게이트 쇼팅바들(GS1, GS2) 또는 데이터 쇼팅바들(DS1, DS2)에 구동신호를 인가하여 부분 검사를 할 수 있다.
즉, 게이트 패드부(116)중 세 번째 패드부와 데이터 패드부(117)중 네 번째 패드부의 쇼팅바들에 구동신호를 인가하면 해당하는 블록에 대해서만 액정패널 검사를 진행할 수 있다.
따라서, 쇼팅바 방식에 의한 검사이지만, 종래 A/P 핀 콘택 방식에 가까운 검사 자유도를 확보할 수 있는 이점이 있다.
또한, 본 발명에서는 각각의 패드 단위로 검사 신호가 인가되기 때문에 종래 쇼팅바 방식에서 발생하던 신호 지연에 의한 라인 디펙트 불량을 방지할 수 있다.
도 4a는 상기 도 3의 A 영역을 확대한 도면이고, 도 4b는 상기 도 4a의 I-I' 선을 절단한 단면도이다.
도 4a를 참조하면, 액정패널(100)의 패드 영역(100a)중 데이터 패드 영역에 형성되어 있는 아드/이븐 데이터 쇼팅바(DS1: 120a, DS2: 120b)들과 상기 아드/이븐 데이터 쇼팅바들(120a, 120b)과 연결되어 있는 제 1, 제 2 데이터 패드들(150a, 150b)을 도시하였다.
상기 제 1, 제 2 데이터 패드들(150a, 150b) 상에는 제 1, 제 2 데이터 콘택 패드(170a, 170b)가 각각 형성되어 있다.
그리고 상기 아드 데이터 쇼팅바(120a)와 제 1 데이터 패드(150a)는 상기 이븐 데이터 쇼팅바(120b)를 사이에 두고 투명금속으로된 데이터 연결패드(160a)에 의해 전기적으로 연결되어 있다.
즉, 상기 제 1 데이터 패드(150a)와 상기 아드 데이터 쇼팅바(120a)는 데이터 패드 형성시 동시에 형성되지만, 전기적으로 단선되도록 패터닝되고 이후 화소 전극(도 4b참조 211) 형성 공정에서 데이터 연결패드(160a)에 의해 연결된다.
하지만, 상기 이븐 데이터 쇼팅바(120a)와 제 2 데이터 패드(150b)는 전기적으로 연결되도록 일체로 패터닝되어 있다.
이하 도 4b에서 액정표시장치 제조 공정을 중심으로 쇼팅바들이 형성되는 과 정을 상세히 설명한다.
도 4b에 도시한 바와 같이, 상기 도 3에서 엑티브 영역(100b)에서의 박막 트랜지스터와 도 4a의 패드 영역(100b)에서의 I-I'선의 단면도를 도시하였다.
먼저, 투명성 절연기판(210) 상에 게이트 전극(201), 게이트 패드 및 상기 게이트 패드들을 하나의 그룹으로 묶은 복수개의 게이트 패드부(117)에(도 3 참조) 각각 독립적으로 아더/이븐 게이트 쇼팅바(도 3의 GS1, GS2)를 형성하고, 계속해서 절연기판(210) 상에 게이트 절연막(202)을 형성한다.
상기 아더/이븐 게이트 쇼팅바 형성 과정은 도 5a와 도 5b에서 상세히 설명하므로 그곳을 참조한다.
그런 다음, 엑티브 영역에서 게이트 절연막(202)이 형성된 절연기판(210) 상에 채널층(204)을 형성하고, 계속하여 박막 트랜지스터의 소스 전극(206a), 드레인 전극(206b) 및 오믹 콘택층(205)을 순차적으로 형성한다.
그러면 이와 대응되게 데이터 패드 영역에서는 데이터 패드들을 하나의 그룹으로 묶어 복수개의 데이터 패드부(116) 단위로 나누고, 상기 복수개의 패드부(116) 각각에 복수개의 아더/이븐 데이터 쇼팅바(120a, 120b)를 형성한다.
여기서, 상기 아더 데이터 쇼팅바(120a)는 상기 데이터 패드부(116)에 묶인 데이터 패드들 중에서 홀수 번째 데이터 패드들과 연결되도록 상기 이븐 데이터 쇼팅바(120b)는 상기 데이터 패드부(116)에 묶인 데이터 패드들 중에서 짝수 번째 데이터 패드들을 연결하도록 공정을 진행한다.
도면에서는 홀수 번째 데이터 패드와 아더 데이터 쇼팅바(120a)와 연결되어 있지 않고, 짝수 번째 데이터 패드와 이븐 데이터 쇼팅바(120b)와 연결되어 있다.
도 4a와 도 4b를 보면, 아더/이븐 데이터 쇼팅바(120a, 120b)가 각각의 데이터 패드부(116) 단위로 형성되는 것을 볼 수 있다.
상기와 같이, 박막 트랜지스터가 완성되면 절연기판(210)의 전 영역 상에 보호막(209)을 형성한 다음, 콘택홀 공정을 진행한다. 상기 콘택홀 공정에서는 이후 형성될 화소 전극(211)과의 전기적 콘택을 위하여 상기 드레인 전극(206b)의 일부를 오픈한다.
그리고 상기 제 1 데이터 패드(150a), 제 2 데이터 패드(150b) 각각에 제 1 데이터 콘택패드(170a), 제 2 데이터 콘택패드(170b)와의 전기적 콘택을 위하여 상기 제 1 데이터 패드(150a)와 제 2 데이터 패드(150b) 상부를 각각 오픈시킨다.
또한, 도면에서는 도시하지 않았지만, 아드/이브 게이트 쇼팅바와 게이트 패드들과 전기적 콘택을 위하여 게이트 쇼팅바와 게이트 패드 상에도 콘택홀을 형성한다.(도 5a와 도 5b참조)
그런 다음, 절연기판(210)의 전 영역 상에 투명금속막을 형성한 다음, 식각하여 화소 전극(211)을 형성한다.
그리고 데이터 패드 영역에는 상기 제 1 데이터 패드(150a), 제 2 데이터 패드(150b) 상에 제 1 , 제 2 데이터 콘택패드(170a, 170b)를 각각 형성한다.
또한, 상기 제 1 데이터 패드(150a)와 아드 데이터 쇼팅바(120a)를 전기적으로 연결시키기 위한 데이터 연결패드(160a)를 형성한다.
도 5a는 상기 도 3의 B 영역을 확대한 도면이고, 도 5b는 상기 도 5a의 K-K' 선을 절단한 단면도이다.
도 5a를 참조하면, 액정패널(100)의 패드 영역(100a)중 게이트 패드 영역에 게이트 패드들을 하나의 그룹으로 묶어 복수개의 게이트 패드부(117)를 정의하고, 각각의 게이트 패드부(117)에서 아드/이븐 게이트 쇼팅바(GS1: 110a, GS2: 110b)들과, 상기 아드/이븐 게이트 쇼팅바들(110a, 110b)과 연결되어 있는 제 1, 제 2 게이트 패드들(130a, 130b)을 도시하였다.
상기 제 1, 제 2 게이트 패드들(130a, 130b) 상에는 제 1, 제 2 데이터 콘택 패드(180a, 180b)가 각각 형성되어 있다.
그리고 상기 아드 게이트 쇼팅바(110a)와 제 1 게이트 패드(130a)는 상기 이븐 게이트 쇼팅바(110b)를 사이에 두고 투명금속으로된 게이트 연결패드(160b)에 의해 전기적으로 연결되어 있다.
즉, 상기 제 1 게이트 패드(150a)와 상기 아드 게이트 쇼팅바(110a)는 게이트 패드 형성시 동시에 형성되지만, 전기적으로 단선되도록 패터닝되고 이후 화소 전극(도 5b참조 211) 형성 공정에서 게이트 연결패드(160b)에 의해 연결된다.
하지만, 상기 이븐 게이트 쇼팅바(110b)와 제 2 게이트 패드(130b)는 전기적으로 연결되도록 일체로 패터닝되어 있다.
도 5b는 상기 도 3에서 엑티브 영역(100b)에서의 박막 트랜지스터와 도 5a의 패드 영역(100b)에서의 I-I'선의 단면도를 도시하였다.
먼저, 투명성 절연기판(210) 상에 게이트 전극(201), 게이트 패드(130a, 130b) 및 도 5a에서 도시한 아더/이븐 게이트 쇼팅바(110a: GS1, 110b: GS2)가 형 성되면, 계속해서 절연기판(210) 상에 게이트 절연막(202)을 형성한다.
상기 엑티브 영역(100b)에서는 게이트 전극(201)이 형성되어 있지만, 게이트 패드 영역에서는 게이트 패드(130a 130b)들을 하나의 그룹으로 묶은 복수개의 게이트 패드부(117)를 정의하고, 각각의 게이트 패드부(117)에 형성된 게이트 패드(130a, 130b)들을 아드/이븐 단위로 연결한 아드 게이트 쇼팅바(110a)와 이븐 게이트 쇼팅바(110b)를 형성한다.
따라서, 상기 게이트 패드부(117) 단위로 상기 아드 게이트 쇼팅바(110a)와 이븐 데이터 쇼팅바(110b)가 각각 독립적으로 형성된다.
그런 다음, 엑티브 영역에서 게이트 절연막(202)이 형성된 절연기판(210) 상에 채널층(204)을 형성하고, 계속하여 박막 트랜지스터의 소스 전극(206a), 드레인 전극(206b) 및 오믹 콘택층(205)을 순차적으로 형성한다.
그러면 이와 대응되게 게이트 패드 영역에서는 상기 아드 게이트 쇼팅바(110a)와 이븐 게이트 쇼팅바(110b)가 형성된 절연기판(210) 상에 게이트 절연막(202)이 형성된다.
상기와 같이, 엑티브 영역에서 박막 트랜지스터가 완성되면 절연기판(210)의 전 영역 상에 보호막(209)을 형성한 다음, 콘택홀 공정을 진행한다.
상기 콘택홀 공정에서는 이후 형성될 화소 전극(211)과의 전기적 콘택을 위하여 상기 드레인 전극(206b)의 일부를 오픈한다.
상기 도 4a와 도 4b에서 설명한 바와 같이, 아드 데이터 쇼팅바와 데이터 패드와의 전기적 콘택 및 데이터 콘택 패드를 형성하기 위하여 콘택홀을 형성한다.
또한, 상기 아드 게이트 쇼팅바(110a)와 제 1 데이터 패드(130a)를 전기적으로 연결시키기 위하여 콘택홀을 형성하고, 상기 제 1 데이터 패드(130a)와 제 2 데이터 패드(130b) 상에 콘택홀을 형성한다.
그런 다음, 절연기판(210)의 전 영역 상에 투명금속막을 형성한 다음, 식각하여 화소 전극(211), 데이터 콘택 패드, 데이터 연결패드(도 4a, 4b 참조), 상기 아드 게이트 쇼팅바(110a)와 제 1 게이트 패드(130a)의 전기적 콘택을 위한 게이트 연결패드(160b), 상기 제 1 게이트 패드(130a)와 제 2 게이트 패드(130b) 상에 각각 게이트 콘택 패드(180a, 180b)를 형성한다.
상기 도 4a, 도 4b, 도 5a 및 도 5b에서는 패드부 단위로 각각 아더/이븐 쇼팅바가 형성된 경우를 중심으로 설명하였지만, 아래 도 6과 도 7처럼 게이트 쇼팅바가 2개 또는 4개이거나 그 이상인 경우와, 데이터 쇼팅바가 3개 또는 6개이거나 그 이상인 경우에도, 제조 공정은 동일하고 게이트 패드 영역과 데이터 패드 영역에 형성되는 쇼팅바의 수만 다를 뿐이다.
따라서, 이하 설명하는 여러 개의 쇼팅바가 형성된 액정표시장치에서도 상기에서 설명한 액정표시장치 제조 공정이 그대로 적용될 수 있음을 밝히고 상세한 제조 공정은 생략한다.
도 6 및 도 7은 본 발명에 다른 실시 예에 의한 액정패널의 패드 구조를 도시한 도면이다.
도 6에 도시한 바와 같이, 패드영역(300a) 상에는 게이트 패드들(G1, G2, G3,..)을 하나의 그룹으로 묶은 복수개의 게이트 패드부(317)에서는 독립적으로 아드/이븐 단위로 아드 게이트 쇼팅바(GS1)와 이븐 게이트 쇼팅바(GS2)를 형성하였다.
또한, 데이터 패드들(D1, D2, D3,..)을 하나의 그룹으로 묶은 복수개의 데이터 패드부(316)에서는 R, G, B 픽셀 단위로 데이터 패드들(D1, D2, D3,..)을 제 1, 제 2, 제 3 군 단위로 연결한 제 1 데이터 쇼팅바(DS1)와 제 2 데이터 쇼팅바(DS2) 및 제 3 데이터 쇼팅바(DS3)를 형성하였다.
그리고 상기 아드/이븐 게이트 쇼팅바(GS1, GS2)는 상기 도 3에서 설명한 바와 같이 각각의 게이트 패드부(317) 단위로 형성되고, 인접한 게이트 패드에 형성된 아드/이븐 게이트 쇼팅바(GS1, GS2)와 전기적으로 단절되어 있다.
상기 게이트 패드부(317) 단위로 형성된 아드/이븐 게이트 쇼팅바(GS1, GS2)에는 각각 홀수 번째 게이트 패드(G1, G3,...)들과 짝수 번째 게이트 패드(G2, G4,...)들이 연결되어 있다.
상기 데이터 패드부(316) 영역에 형성된 제 1, 제 2, 제 3 데이터 쇼팅바(DS1, DS2, DS3)는 각각의 데이터 패드부(316) 단위로 형성되어 있고, 인접한 데이터 패드 영역에 형성된 제 1, 제 2, 제 3 데이터 쇼팅바(DS1, DS2, DS3)와 전기적으로 단절되어 있다.
그리고 상기 제 1 데이터 쇼팅바(DS1)는 엑티브 영역(300b)에 형성된 R, G, B 픽셀중 첫 번째 픽셀(도면에서는 R픽셀)과 대응하는 데이터 패드(D1)와 연결되고, 상기 제 2 데이터 쇼팅바(DS2)는 두 번째 픽셀(도면에서는 G픽셀)과 대응하는 데이터 패드(D2)와 연결되고, 상기 제 3 데이터 쇼팅바(DS3)는 세 번째 픽셀(도면에서는 B픽셀)과 대응하는 데이터 패드(D3)와 연결된다.
즉, 3개의 데이터 쇼팅바(DS1, DS2, DS3)는 상기 데이터 패드부(316) 영역에 형성된 데이터 패드들(D1, D2, D3, D4,..)중 상기 3개의 데이터 쇼팅바(DS1, DS2, DS3) 수 만큼 순차적으로 반복 연결한다.
상기 도 3에서 설명한 바와 같이, 데이터 패드(D1, D2, D3, D4,..)를 홀수 번째와 짝수 번째로 구분하여 연결하지 않고, R, G, B 픽셀단위(정확하게는 세개의 픽셀 단위)로 제 1, 제 2, 제 3군으로 데이터 패드(D1, D2, D3,..)로 분리하여 각각 상기 제 1, 제 2, 제 3 데이터 쇼팅바(DS1, DS2, DS3)와 연결한다.
따라서, 아드/이븐 쇼팅바 방식보다 보다 다양한 검사신호를 인가할 수 있어 검사의 정밀도를 높일 수 있도록 하였다.
상기와 같은 구조를 갖는 액정패널(300)은 도 3에서 설명한 바와 같이, 패드 단위로 쇼팅바들이 형성되어 있기 때문에 검사 마진을 확보할 뿐만 아니라, 검사 신호의 지연을 방지할 수 있다.
아울러, 데이터 패드(D1, D2, D3, D4,..)를 세개 단위로 구분하여 검사 신호를 인가할 수 있도록 하였다.
도 7에 도시된 바와 같이, 패드영역(400a) 상에는 게이트 패드들(G1, G2, G3,..)을 하나의 그룹으로 묶은 복수개의 게이트 패드부(414)중에서 각각의 게이트 패드부(414)에는 제 1, 제 2, 제 3, 제 4 게이트 쇼팅바(GS1, GS2, GS3, GS4)가 독립적으로 형성되어 있고, 데이터 패드부(416)에서는 2개의 RGB 픽셀 단위(정확하게는 6개의 데이터 패드 단위)로 데이터 패드들(D1, D2, D3, D4, D5, D6)을 제1, 제 2, 제 3, 제 4, 제 5, 제 6 군 단위로 구분하여 각각 제 1, 제 2, 제 3, 제 4, 제 5, 제 6 데이터 쇼팅바(DS1, DS2, DS3, DS4, DS5,DS6)에 연결하였다.
상기 제 1, 제 2, 제 3, 제 4 게이트 쇼팅바(GS1, GS2, GS3, GS4)는 상기 도 4에서와 달리, 게이트 패드(G1, G2, G3,...)를 첫 번째 라인부터 네 번째 라인까지를 하나의 단위로 하여 연결하였다.
즉, 즉, 4개의 게이트 쇼팅바(GS1, GS2, GS3, GS4)는 상기 게이트 패드부(414) 영역에 형성된 게이트 패드들(G1, G2, G3, G4,..)을 제 1, 제 2, 제 3, 제 4 군으로 분리하고, 이를 상기 4개의 게이트 쇼팅바(GS1, GS2, GS3, GS4)의 수 만큼 순차적으로 반복 연결한다.
예를 들어, 상기 제 1 게이트 쇼팅바(GS1) 에는 첫 번째 게이트 패드인(G1), 다섯 번째 게이트 패드(G5), 아홉 번째 게이트 패드(G9) 순서로 연결되고, 상기 제 2 게이트 쇼팅바(GS2)에는 두 번째, 여섯 번째, 열 번째(G2, G6, G10..) 순서로 연결된다.
그리고 상기 제 1, 제 2, 제 3, 제 4 게이트 쇼팅바(GS1, GS2, GS3, GS4)는 각각의 게이트 패드부(414) 단위로 형성되고, 인접한 게이트 패드에 형성된 제 1, 제, 2, 제 3, 제 4 게이트 쇼팅바(GS1, GS2, GS3, GS4)와 전기적으로 단절되어 있다.
또한, 상기 데이터 패드부(416) 영역에 형성된 제 1, 제 2, 제 3, 제 4, 제 5, 제 6 데이터 쇼팅바(DS1, DS2, DS3, DS4, DS5, DS6)는 각각의 데이터 패드부(416) 단위로 형성되어 있고, 인접한 데이터 패드 영역에 형성된 제 1, 제 2, 제 3 데이터 쇼팅바(DS1, DS2, DS3)와 전기적으로 단절되어 있다.
그리고 상기 제 1, 제 2, 제 3, 제 4, 제 5, 제 6 데이터 쇼팅바(DS1, DS2, DS3, DS4, DS5, DS6)은 상기 엑티브 영역(400b)에 형성된 6개의 데이터 패드들(D1, D2, D3, D4, D5, D6,..)들을 제 1, 제 2, 제 3, 제 4, 제 5, 제 6 군 단위로 구분하여(도면에서는 RGBRGB픽셀 단위)로 순차적으로 연결하였다.
즉, 6개의 데이터 쇼팅바(DS1, DS2, DS3, DS4, DS5,DS6)는 상기 데이터 패드부(416) 영역에 형성된 데이터 패드들(D1, D2, D3, D4,..)중 상기 6개의 데이터 쇼팅바(DS1, DS2, DS3, DS4, DS5, DS6)의 수 만큼 순차적으로 반복 연결한다.
예를 들면, 상기 제 1 데이터 쇼팅바(DS1)와는 첫 번째, 7번째..데이터 패드(D1, D7,..)와 연결되고, 상기 제 2 데이터 쇼팅바(DS2)와는 두 번째, 8번째..데이터 패드(D2, D8,..)와 연결되고, 상기 제 3 데이터 쇼팅바(DS3)와는 세 번째, 9번째,..데이터 패드(D3, D9,..)와 연결되고, 상기 제 4 데이터 쇼팅바(DS4)와는 네 번째, 10번째,..데이터 패드(D4, D10,..)와 연결되고, 상기 제 5 데이터 쇼팅바(DS5)와는 다섯 번째, 11번째,..데이터 패드(D5, D11,..)와 연결되고, 상기 제 6 데이터 쇼팅바(DS6)와는 여섯 번째, 12번째,..데이터 패드(D6, D12,..)와 연결된다.
상기 도 4에서 설명한 바와 같이, 데이터 패드(D1, D2, D3, D4,..)를 R, G, B 픽셀단위로 구분하되, 보다 많은 6개의 픽셀 단위로 구분하고 이를 쇼팅바로 묶음으로써, 다양한 검사신호를 인가할 수 있도록 하였다.
그래서, 상기와 같은 구조를 갖는 액정패널(400)은 도 3에서 설명한 바와 같이, 패드 단위로 쇼팅바들이 형성되어 있기 때문에 검사 마진을 확보할 뿐만 아니라, 검사 신호의 지연을 방지할 수 있다.
아울러, 데이터 패드(D1, D2, D3, D4,..)를 6개 단위로 구분하고 각각에 대하여 검사 신호를 인가하도록 함으로써, 보다 정밀한 검사를 할 수 있게된다.
즉, 상기 도 4보다 많은 수의 게이트 패드(G1, G2, G3,..)와 데이터 패드(D1, D2, D3, D4,..)를 구분함으로써, 핀 콘택 검사와 같이 LCD 구동 방식에 가까운 검사를 진행할 수 있다.
도 8은 본 발명에 따른 액정패널의 패드 구조에 따라 액정패널 검사 방법을 설명하기 위한 도면이다.
도 8에 도시한 바와 같이, 액정패널의 엑티브 영역에서 게이트 패드부들(GC1, GC2, GC3, GC4)과 데이터 패드부들(DC1, DC2, DC3, DC4, DC5, DC6, DC7, DC8)중 원하는 패드부들에 검사 신호를 인가하여 원하는 부분에 대해서만 불량 검사를 진행할 수 있도록 하였다.
즉, 상기 도 3, 4, 5와 같이 게이트 패드부와 데이터 패드부 각각에 대응되도록 쇼팅바가 형성되어 있고, 각 패드부 영역에 쇼팅바들은 인접한 패드 영역에 형성된 쇼팅바들과 전기적으로 연결되어 있지 않기 때문에 검사의 자유도가 높아진다.
따라서, 액정패널의 패드 영역에 형성된 모든 쇼팅바들에 검사 핀을 콘택시킨 다음, 검사 신호를 인가하여 아드/이브, 2게이트3데이터(2G3D). 4게이트6데이터(4G6D) 방식으로 엑티브 전 영역에 대하여 검사를 진행할 수 있다.
뿐만 아니라, 원하는 게이트 패드부와 데이터 패드부만을 선택하고, 선택된 게이트 패드부와 데이터 패드부에 대응되는 블록에 대해서만 검사를 진행할 수 있다.
예를 들어, 도 6에서는 2번째 게이트 패드부(GC2, GC3)와 세 번째 게이트 패드부, 3번째, 4번째, 5번째, 6번째 데이터 패드부(DC3, DC4, DC5, DC6)를 선택하고, 선택된 패드 영역에 형성된 쇼팅바에 검사신호를 인가함으로써, 특정 블록에 대해서만 검사를 진행하고 있다(빗금친부분블럭).
이와 같이, 본 발명에서는 쇼팅바를 패드 단위로 형성함으로써, 신호 지연에 의한 라인 디펙트 검출 불량을 방지하였고, 검사자가 원하는 블록에 대하여 선택적으로 검사를 진행할 수 있도록 하였다.
이상에서 자세히 설명된 바와 같이, 본 발명은 액정패널에 형성되는 쇼팅바들을 각각의 패드부 단위로 독립적으로 형성함으로써, 검사 자유도를 향상시킨 효과가 있다.
또한, 종래 쇼팅바 검사에서 빈번히 발생하던 신호 지연 문제를 해결한 효과가 있다.
본 발명은 상기한 실시 예에 한정되지 않고, 이하 청구 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (20)

  1. 절연기판의 일측 패드 영역 상에 배치된 게이트 패드들;
    상기 게이트 패드들을 복수개의 그룹으로 묶은 복수개의 게이트 패드부;
    상기 복수개의 게이트 패드부들 각각에 배치된 복수개의 게이트 쇼팅바;
    절연기판의 타측 패드 영역 상에 배치된 데이터 패드들;
    상기 데이터 패드들을 복수개의 그룹으로 묶은 복수개의 데이터 패드부; 및
    상기 복수개의 데이터 패드부들 각각에 배치된 복수개의 데이터 쇼팅바를 포함하는 액정표시장치.
  2. 제 1 항에 있어서, 상기 복수개의 게이트 쇼팅바는, 상기 게이트 패드부들 각각에 배치된 복수개의 게이트 패드들중 홀수번째 게이트 패드들을 연결한 아드 게이트 쇼팅바와, 짝수번째 게이트 패드들을 연결한 이븐 게이트 쇼팅바를 포함하는 것을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서, 상기 복수개의 데이터 쇼팅바는, 상기 데이터 패드부들 각각에 배치된 복수개의 데이터 패드들중 홀수번째 데이터 패드들을 연결한 아드 데이터 쇼팅바와, 짝수번째 데이터 패드들을 연결한 이븐 데이터 쇼팅바를 포함하는 것을 특징으로 하는 액정표시장치.
  4. 제 1 항에 있어서, 상기 복수개의 게이트 쇼팅바는, 상기 게이트 패드부들 각각에 배치된 복수개의 게이트 패드들을 4개의 군단위로 나누고, 이들 각각을 연결한 4개의 게이트 쇼팅바들을 포함하는 것을 특징으로 하는 액정표시장치.
  5. 제 1 항에 있어서, 상기 복수개의 데이터 쇼팅바는, 상기 데이터 패드부들 각각에 배치된 복수개의 데이터 패드들을 3개의 군단위로 나누고, 이들 각각을 연결한 3개의 게이트 쇼팅바들을 포함하는 것을 특징으로 하는 액정표시장치.
  6. 제 5 항에 있어서, 상기 3개의 군단위는 각각 R, G, B 픽셀과 대응되는 데이터 패드들인 것을 특징으로 하는 액정표시장치.
  7. 제 1 항에 있어서, 상기 복수개의 데이터 쇼팅바는, 상기 데이터 패드부들 각각에 배치된 복수개의 데이터 패드들을 6개의 군단위로 나누고, 이들 각각을 연결한 6개의 쇼팅바들을 포함하는 것을 특징으로 하는 액정표시장치.
  8. 제 7 항에 있어서, 상기 6개의 군단위중 첫번째 3개의 군단위는 각각 R, G, B 픽셀과 대응되는 데이터 패드들이고, 두번째 3개의 군단위는 각각 R, G, B 픽셀과 대응되는 데이터 패드들인 것을 특징으로 하는 액정표시장치.
  9. 게이트 패드들을 복수개의 그룹으로 묶은 복수개의 게이트 패드부 각각에 배치된 복수개의 게이트 쇼팅바를 콘택하는 단계;
    데이터 패드들을 복수개의 그룹으로 묶은 복수개의 데이터 패드부 각각에 배치된 복수개의 데이터 쇼팅바를 콘택하는 단계; 및
    상기 적어도 하나 이상의 게이트 쇼팅바와 적어도 하나 이상의 데이터 쇼팅바에 구동신호를 인가함으로써, 액정표시장치를 검사하는 단계를 포함하는 액정표시장치 검사방법.
  10. 제 9 항에 있어서, 상기 복수개의 게이트 쇼팅바는, 상기 게이트 패드부들 각각에 배치된 복수개의 게이트 패드들중 홀수번째 게이트 패드들을 연결한 아드 게이트 쇼팅바와, 짝수번째 게이트 패드들을 연결한 이븐 게이트 쇼팅바를 포함하는 것을 특징으로 하는 액정표시장치 검사방법.
  11. 제 9 항에 있어서, 상기 복수개의 데이터 쇼팅바는, 상기 데이터 패드부들 각각에 배치된 복수개의 데이터 패드들중 홀수번째 데이터 패드들을 연결한 아드 데이터 쇼팅바와, 짝수번째 데이터 패드들을 연결한 이븐 데이터 쇼팅바를 포함하는 것을 특징으로 하는 액정표시장치 검사방법.
  12. 제 9 항에 있어서, 상기 복수개의 게이트 쇼팅바는, 상기 게이트 패드부들 각각에 배치된 복수개의 게이트 패드들을 4개의 군단위로 나누고, 이들 각각을 연결한 4개의 게이트 쇼팅바들을 포함하는 것을 특징으로 하는 액정표시장치 검사방법.
  13. 제 9 항에 있어서, 상기 복수개의 데이터 쇼팅바는, 상기 데이터 패드부들 각각에 배치된 복수개의 데이터 패드들을 3개의 군단위로 나누고, 이들 각각을 연결한 3개의 게이트 쇼팅바들을 포함하는 것을 특징으로 하는 액정표시장치 검사방법.
  14. 제 9 항에 있어서, 상기 복수개의 데이터 쇼팅바는, 상기 데이터 패드부들 각각에 배치된 복수개의 데이터 패드들을 6개의 군단위로 나누고, 이들 각각을 연결한 6개의 쇼팅바들을 포함하는 것을 특징으로 하는 액정표시장치 검사방법.
  15. 기판 상에 게이트 패드들과 게이트 전극들을 형성하는 단계;
    상기 게이트 패드들을 복수개의 그룹으로 묶은 복수개의 게이트 패드부들 각각에 배치된 복수개의 게이트 쇼팅바를 형성하는 단계;
    상기 기판 상에 데이터 패드들과 박막 트랜지스터들을 형성하는 단계; 및
    상기 데이터 패드들을 복수개의 그룹으로 묶은 복수개의 데이터 패드부들 각각에 배치된 복수개의 데이터 쇼팅바를 형성하는 단계를 포함하는 액정표시장치 제조방법.
  16. 제 15 항에 있어서, 상기 복수개의 게이트 쇼팅바는, 상기 게이트 패드부들 각각에 배치된 복수개의 게이트 패드들중 홀수번째 게이트 패드들을 연결한 아드 게이트 쇼팅바와, 짝수번째 게이트 패드들을 연결한 이븐 게이트 쇼팅바를 포함하는 것을 특징으로 하는 액정표시장치 제조방법.
  17. 제 15 항에 있어서, 상기 복수개의 데이터 쇼팅바는, 상기 데이터 패드부들 각각에 배치된 복수개의 데이터 패드들중 홀수번째 데이터 패드들을 연결한 아드 데이터 쇼팅바와, 짝수번째 데이터 패드들을 연결한 이븐 데이터 쇼팅바를 포함하는 것을 특징으로 하는 액정표시장치 제조방법.
  18. 제 15 항에 있어서, 상기 복수개의 게이트 쇼팅바는, 상기 게이트 패드부들 각각에 배치된 복수개의 게이트 패드들을 4개의 군단위로 나누고, 이들 각각을 연결한 4개의 게이트 쇼팅바들을 포함하는 것을 특징으로 하는 액정표시장치 제조방법.
  19. 제 15 항에 있어서, 상기 복수개의 데이터 쇼팅바는, 상기 데이터 패드부들 각각에 배치된 복수개의 데이터 패드들을 3개의 군단위로 나누고, 이들 각각을 연결한 3개의 게이트 쇼팅바들을 포함하는 것을 특징으로 하는 액정표시장치 제조방법.
  20. 제 15 항에 있어서, 상기 복수개의 데이터 쇼팅바는, 상기 데이터 패드부들 각각에 배치된 복수개의 데이터 패드들을 6개의 군단위로 나누고, 이들 각각을 연결한 6개의 쇼팅바들을 포함하는 것을 특징으로 하는 액정표시장치 제조방법.
KR1020040118331A 2004-12-31 2004-12-31 액정표시장치 , 그 제조방법 및 액정표시장치 검사방법 KR100663029B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040118331A KR100663029B1 (ko) 2004-12-31 2004-12-31 액정표시장치 , 그 제조방법 및 액정표시장치 검사방법
US11/319,400 US8054440B2 (en) 2004-12-31 2005-12-29 Liquid crystal display, manufacturing method thereof, and method for testing liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040118331A KR100663029B1 (ko) 2004-12-31 2004-12-31 액정표시장치 , 그 제조방법 및 액정표시장치 검사방법

Publications (2)

Publication Number Publication Date
KR20060077851A KR20060077851A (ko) 2006-07-05
KR100663029B1 true KR100663029B1 (ko) 2006-12-28

Family

ID=36640000

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040118331A KR100663029B1 (ko) 2004-12-31 2004-12-31 액정표시장치 , 그 제조방법 및 액정표시장치 검사방법

Country Status (2)

Country Link
US (1) US8054440B2 (ko)
KR (1) KR100663029B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104218042B (zh) * 2014-09-02 2017-06-09 合肥鑫晟光电科技有限公司 一种阵列基板及其制备方法、显示装置
KR102235248B1 (ko) 2014-10-20 2021-04-05 삼성디스플레이 주식회사 표시 장치
WO2016140281A1 (ja) * 2015-03-02 2016-09-09 シャープ株式会社 アクティブマトリクス基板、及びそれを備えた表示装置
CN112888997A (zh) * 2019-09-29 2021-06-01 京东方科技集团股份有限公司 阵列基板及其制作方法、母板以及显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6014191A (en) * 1996-07-16 2000-01-11 Samsung Electronics Co., Ltd. Liquid crystal display having repair lines that cross data lines twice and cross gate lines in the active area and related repairing methods
KR100281058B1 (ko) 1997-11-05 2001-02-01 구본준, 론 위라하디락사 액정표시장치
KR100494685B1 (ko) * 2000-12-30 2005-06-13 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 패널내 배선의 결함 테스트 방법
KR100443539B1 (ko) 2002-04-16 2004-08-09 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100895311B1 (ko) * 2002-11-19 2009-05-07 삼성전자주식회사 액정 표시 장치 및 그 검사 방법
JP4583052B2 (ja) * 2004-03-03 2010-11-17 株式会社 日立ディスプレイズ アクティブマトリクス型表示装置
KR100831306B1 (ko) * 2004-03-17 2008-05-22 엘지디스플레이 주식회사 액정표시소자
TWI300543B (en) * 2004-06-01 2008-09-01 Au Optronics Corp Liquid crystal display panel having a cell test structure and method for making the same

Also Published As

Publication number Publication date
KR20060077851A (ko) 2006-07-05
US20060146274A1 (en) 2006-07-06
US8054440B2 (en) 2011-11-08

Similar Documents

Publication Publication Date Title
CN100576029C (zh) 液晶显示板和具有其的液晶显示装置
US8023059B2 (en) Array substrate of liquid crystal display, method of repairing same, and liquid crystal display
KR100338830B1 (ko) 액티브 매트릭스 기판의 집합 기판, 및 그 제조 방법 및 그 검사 방법
KR100860193B1 (ko) 액정 표시 패널
KR101137863B1 (ko) 박막트랜지스터 어레이 기판
US7633469B2 (en) Electro-optical device substrate, electro-optical device, and testing method
KR100479525B1 (ko) 다수의 어레이셀을 포함하는 액정표시장치용 기판 및 이의 제조방법
CN111158177B (zh) 检测结构、显示面板、检测装置及检测***
KR20030051923A (ko) 라인 온 글래스형 신호라인 검사를 위한 액정표시패널
KR100828294B1 (ko) 액정표시장치용 기판 및 이를 이용한 액정표시장치 제조방법
JP2001324721A (ja) 液晶表示装置及びその製造方法
KR100663029B1 (ko) 액정표시장치 , 그 제조방법 및 액정표시장치 검사방법
CN113448131A (zh) 显示面板及其测试方法
CN108121125B (zh) 显示装置不良解析方法
KR100930429B1 (ko) 액정표시장치의 패드 구조
KR101294230B1 (ko) 액정표시장치용 어레이 기판
KR101157248B1 (ko) 액정표시장치의 ｍｐｓ 검사배선 구조
JP3843661B2 (ja) 電気光学装置の製造方法及び電気光学装置の検査方法
US20240201547A1 (en) Liquid crystal panel and method for manufacturing liquid crystal display device
US20240087492A1 (en) Display substrate, test method for the same and display device
JPH10268273A (ja) 液晶表示基板
JP2005084233A (ja) 表示装置および表示装置の製造方法
KR101165473B1 (ko) 액정패널 및 그 제조방법
JP2024086493A (ja) 液晶パネルおよび液晶表示装置の製造方法
JPH0569430B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191113

Year of fee payment: 14