DE102004002223B4

DE102004002223B4 - Verfahren zur Herstellung einer Halbleitervorrichtung

Info

Publication number: DE102004002223B4
Application number: DE102004002223A
Authority: DE
Inventors: Je-min Suwon Park; Yoo-sang Suwon Hwang
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2003-01-16
Filing date: 2004-01-15
Publication date: 2011-01-13
Anticipated expiration: 2024-01-16
Also published as: CN1519917A; US6929999B2; JP4663244B2; KR20040065816A; KR100505667B1; US20040147114A1; GB0400866D0; JP2004221595A; DE102004002223A1; CN100481392C; GB2399681A; GB2399681B

Abstract

Verfahren zur Herstellung einer Halbleitervorrichtung, welches die folgenden Schritte umfasst:
Ausbilden von Gateleitungen (200) auf einem Halbleitersubstrat (100);
Ausbilden einer ersten Isolierschicht (300) zwischen den Gateleitungen (200);
Ausbilden von ersten Kontaktflecken (410), die mit Speicherknotenpunkten verbunden werden, und von zweiten Kontaktflecken (450), die mit Bitleitungen verbunden werden, zwischen den Gateleitungen (200) und in der ersten Isolierschicht (300), um diese elektrisch mit einer Oberfläche des Halbleitersubstrats (100) zu verbinden; danach
Ausbilden einer zweiten Isolierschicht (510), die über den ersten und den zweiten Kontaktflecken (410, 450) liegt, auf der ersten Isolierschicht (300);
Ausbilden von bandförmigen Bitleitungen (600) auf der zweiten Isolierschicht (510), wobei sich die Bitleitungen (600) über den Gateleitungen (200) erstrecken und elektrisch mit den zweiten Kontaktflecken (450) durch die zweite Isolierschicht (510) hindurch verbunden sind;
Ausbilden einer dritten Isolierschicht (530), die über den Bitleitungen (600) liegt;
Ausbilden von bandförmigen Öffnungen (531) entsprechend einem...

Description

HINTERGRUND DER ERFINDUNG
1. Gebiet der Erfindung
Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Halbleitervorrichtung nach dem Anspruch 1.
2. Beschreibung des Standes der Technik
Aus der US 6 396 096 B1 ist ein Design-Layout für eine Speicherzellenstruktur bekannt, bei der eine maximale Kanallänge an den aktiven Bereichen erreicht wird, jedoch der Kontaktbereich von Kondensatorkontakten nicht eingeschränkt wird. Das Design-Layout einer Halbleiterspeicherstruktur umfasst daher Wortleitungen, Bitleitungen und Speicherzellen in einem Halbleitersubstrat, wobei die Speicherzellen einen Transfer-Gate-Transistor mit einer Sourcezone und einer Drainzone und einer Gateelektrode in dem Substrat ausgebildet sind. Ferner umfasst diese bekannte Speicherzellenstruktur einen gestapelten Speicherzellenkondensator, einen Wortleitungsabschnitt, der die Gateelektrode kontaktiert, einen Wortleitungs-Gateleitungsabschnitt, der ein Teil von einer der Wortleitungen bildet, mit einem Bitleitungskontakt zu der Sourcezone, wobei der Bitleitungskontakt die Sourcezone mit einer der Bitleitungen verbindet, und mit einem Kondensatorkontakt zwischen dem Kondensator und der Drainzone. Dabei sind wenigstens eine der Zellen, der Bitleitungskontakt und der Kondensatorkontakt in einem Abstand voneinander positioniert, der größer ist als zu dem Bitleitungskontakt zu einem nächstliegenden Kontakt einer anderen der Zellen und der größer ist als der Abstand von dem Kondensatorkontakt zu dem am dichtesten liegenden Kontakt der anderen der Zellen.
Aus der US 2003/1268 A1 ist eine Halbleitervorrichtung mit einem zylinderförmigen Kondensator und auch ein Verfahren zur Herstellung derselben bekannt. Die Halbleitervorrichtung enthält dielektrische Schichtmuster, die auf einem Halbleitersubstrat ausgebildet sind. Die dielektrischen Schichtmuster erstrecken sich bis zur gleichen Höhe in einer Zellenzone als auch in einer peripheren Schaltungszone des Halbleitersubstrats und definieren ein Loch in der Zellenzone. Eine untere Elektrode eines zylinderförmigen Kondensators ist so ausgebildet, dass sie den Boden des Loches unter Bildung eines vorbestimmten Spaltes zwischen der Außenwand der unteren Elektrode und der Seitenwand des Loches kontaktiert. Eine dielektrische Schicht ist auf den dielektrischen Schichtmustern und der unteren Elektrode auf der Zellenzone ausgebildet. Eine obere Elektrode ist auf der dielektrischen Schicht ausgebildet. Bei der Herstellung dieser bekannten Halbleitervorrichtung wird ein zylinderförmiger Kondensator in der Zellenzone hergestellt und zwar ohne Erzeugung einer Stufendifferenz zwischen der Zellenzone und der peripheren Schaltungszone.
US 6,383,866 B1 offenbart ein Verfahren zum Herstellen einer Halbleitervorrichtung, bei dem längliche Kontaktflecken für Speicherkondensatoren entlang einem zick-zack-förmig verlaufenden Band angeordnet sind, sodass jeweils zwei zueinander benachbarte Kontaktflecken eine zueinander verdrehte Längsachse aufweisen.
Mit dem Fortschritt in der Technik zur Herstellung von Halbleitervorrichtungen haben die Größen von Transistoren abgenommen und die Integrationsdichte der Halbleitervorrichtungen hat zugenommen. Somit haben auch die Größen von Kontaktkörpern, die für eine elektrische Verbindung von Schichten verwendet werden, ebenfalls abgenommen. Darüber hinaus haben bei dynamischen Speichervorrichtungen mit wahlfreiem Zugriff (DRAMs), bei denen Kondensatoren in einer 8F2-Typ geraden aktiven Zone ausgebildet werden, komplizierter mit Reduzierung der Kontaktgröße. Bei einem typischen DRAM sind in einer Ebene Speicherknotenpunkte vom geradlinigen Typ eines Kondensators in einer Längsrichtung einer aktiven Zone angeordnet.
Um eine erforderliche Kapazität zu erreichen, enthält ein typischer DRAM einen Kondensator mit zylinderförmigen Speicherknotenpunkten, von denen sowohl die Innen- als auch die Außenflächen verwendet werden können. Jedoch erfordern hochintegrierte DRAM-Vorrichtungen mit einer reduzierten Designauslegung die Ausbildung eines Kondensators, der eine ausreichende kritische Bodenabmessung (CD) besitzt. Somit hat die Suche nach DRAM-Vorrichtungen, die eine ausreichende Kapazität sicherstellen, Fortschritte gemacht. Ein Beispiel ist in der US 5,378,906 A offenbart.
Da der Boden eines Speicherknotenpunktes eines Kondensators eine reduzierte CD-Abmessung hat, wird die Ausbildung von zylinderförmigen Speicherknotenpunkten, die nicht schief stehen, sehr kompliziert. Das Schiefstehen oder das Kollabieren der Speicherknotenpunkte führt zu Kontaktausfällen oder Kontaktfehlern zwischen benachbarten Speicherknotenpunkten, was zu 2-Bit-Ausfällen führt. Zylinderförmige Speicherknotenpunkte, die als geradliniger Typ angeordnet sind, sind sehr dazu geeignet, schräg auszufallen oder zu kollabieren.
Um das schräge Ausbilden oder Kollabieren der Speicherelektroden zu verhindern, ist entweder eine Erhöhung der Boden-CDs der Speicherelektroden oder eine Reduzierung der Höhe der Elektrode erforderlich. Wenn jedoch die Designregel der Vorrichtungen festgelegt ist, ist eine Erhöhung der Boden-CD-Abmessung, damit diese größer wird als es der Designregel entspricht, sehr schwierig. Auch ist es bei Speicherknotenpunkten, die eine kleine Höhe aufweisen, unmöglich, die gewünschte Kapazität zu erzielen.
Unter Einbeziehung der oben erläuterten Einschränkungen besteht der beste Weg, um ein Kollabieren der Speicherknotenpunkte zu überwinden, darin, die Anordnung der Speicherknotenpunkte zu ändern. Das Zusammenfallen der Speicherknotenpunkte ist eng mit dem sehr schmalen Intervall zwischen benachbarten Speicherknotenpunkten verknüpft, die als geradliniger Typ angeordnet sind. Demzufolge kann das Ändern der Anordnung der Querschnittsgestalt der Speicherknotenpunkte eine Lösung für das Kollabieren der Speicherknotenpunkte darstellen. Nichtsdestoweniger ist eine Änderung der Anordnung der Speicherknotenpunkte bei einem geradlinigen Typ einer aktiven Zonenstruktur extrem schwierig, bei der sich die aktiven Zonen in einer Richtung erstrecken.
Bei solch einer aktiven Zonenstruktur vom geradlinigen Typ wird die Ausbildung oder die Ausrichtung von Kontaktkörpern, die für eine elektrische Verbindung der aktiven Zonen und der Speicherknotenpunkte erforderlich sind, sehr einfach, da sich aktive Zonen und Speicherknotenpunkte normalerweise einander auf einem Halbleitersubstrat überlappen. Wenn jedoch die Anordnung der Speicherknotenpunkte geändert wird, überlappen sich die Speicherknotenpunkte und die aktiven Zonen nicht mehr miteinander. In diesem Fall können die Kontaktkörper, die für eine elektrische Verbindung der Speicherknotenpunkte und der aktiven Zonen verwendet werden, nicht mehr einfach ausgebildet oder ausgerichtet werden. Als ein Ergebnis kann eine elektrische Verbindung zwischen den Speicherknotenpunkten und den aktiven Zonen nicht in ausreichender Weise sichergestellt werden.
Die Ausführungsformen der vorliegenden Erfindung richten sich gegen diese Nachteile des Standes der Technik.
ZUSAMMENFASSUNG DER ERFINDUNG
Die der Erfindung zugrundeliegende Aufgabe besteht darin ein Verfahren zur Herstellung einer Halbleitervorrichtung der eingangs genannten Art zu schaffen, welches zu verbesserten Kontaktkörpern führt, die sich in der Richtung der Bitleitungen erstrecken, um eine zuverlässigere elektrische Verbindung zwischen den aktiven Zonen und den Speicherknotenpunkten sicherzustellen.
Diese Aufgabe wird erfindungsgemäß durch die im Anspruch 1 aufgeführten Merkmale gelöst.
Besonders vorteilhafte Ausgestaltungen und Weiterbildungen des erfindungsgemäßen Verfahrens ergeben sich aus den Unteransprüchen.
Um das Zusammenfallender zylinderförmigen Speicherknotenpunkte zu überwinden, wird die Anordnung der Querschnittsgestalt der Speicherknotenpunkte geändert, um eine erhöhte CD-Abmessung der Böden der Speicherknotenpunkte sicherzustellen. Es können somit die Speicherknotenpunkte in einer Zick-Zack-Art positioniert werden, und zwar relativ zu den aktiven Zonen einer Halbleitervorrichtung.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Die oben dargestellten und weitere Merkmale und Vorteile der Erfindung ergeben sich klarer aus der detaillierten Beschreibung von bevorzugten Ausführungsformen unter Hinweis auf die beigefügten Zeichnungen, in denen zeigen:
1A, 2A, 3A, 4A, 5A, 6A, 7A, 8A und 9A Draufsichten, die ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform der Erfindung veranschaulichen;
1B, 2B, 3B, 4B, 5B, 6B, 7B, 8B und 9B Querschnittsansichten entlang den Linien 1-1', 2-2', 3-3', 4-4', 5-5', 6-6', 7-7', 8-8' und 9-9' in den jeweiligen 1A bis 9A; und
9C eine Querschnittsansicht entlang der Linie 9-9' in 9A.
DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
Die Erfindung wird nun vollständiger unter Hinweis auf die beigefügten Zeichnungen beschrieben, in denen bevorzugte Ausführungsformen der Erfindung gezeigt sind.
Bei der vorliegenden Erfindung werden in einer Querschnittsansicht Speicherelektroden in der Gestalt von quadratischen Zylindern ausgebildet. Auch sind Speicherknotenpunkte in einer Zick-Zack-Weise in Längsrichtung einer Bitleitung und zu einer Längenrichtung einer Wortleitung angeordnet. In diesem Fall ist es schwierig, einen ausreichenden Überlappungsabschnitt zwischen dem Speicherknotenpunkt und einer aktiven Zone eines Halbleitersubstrats sicherzustellen, obwohl die Speicherknotenpunkte Zick-Zack-Abschnitte oder geneigte Abschnitte in einer Längsrichtung der Bitleitungen sicherstellen. Demzufolge kann eine zuverlässige elektrische Verbindung zwischen der aktiven Zone und den Speicherknotenpunkten nicht erreicht werden.
Gemäß den Ausführungsformen der Erfindung erstrecken sich Speicherknotenpunkt-Kontaktkörper in einer Längsrichtung der Bitleitungen und durchlaufen oder durchqueren den unzureichenden Ausrichtungsrandbereich (alignment margin). Die Speicherknotenpunkt-Kontaktkörper können mit den Speicherknotenpunkten in Kontakt gebracht werden, die Zick-Zack-Abschnitte in der Richtung der Bitleitungen aufweisen, wobei eine ausreichende Zwischenschicht gebildet wird. Somit wird eine zuverlässige elektrische Verbindung zwischen der aktiven Zone und den Speicherknotenpunkten ermöglicht.
Spezifischer ausgedrückt, enthält eine Verbindungsstruktur, die für eine elektrische Verbindung der Speicherknotenpunkte eines Kondensators mit einem Halbleitersubstrat erforderlich ist, eingegrabene Kontakte (BCs), das heißt Speicherknotenpunkt-Kontaktkörper als auch BC-Anschlussfleck, welche die Oberfläche einer aktiven Zone des Halbleitersubstrats kontaktieren bzw. berühren. Selbst wenn hierbei die Speicherknotenpunkte in einer Zick-Zack-Form in Längsrichtung der Bitleitungen oder Wortleitungen angeordnet sind (z. B. den Gateleitungen), das heißt, selbst wenn die Speicherknotenpunkte in einer Richtung diagonal zur Längsrichtung der Bitleitungen oder Wortleitungen angeordnet sind, erstrecken sich die Speicherknotenpunkt-Kontaktkörper in einer Längsrichtung der Bitleitungen, um ausreichende Kontaktbereiche zwischen den Speicherknotenpunkten und den Speicherknotenpunkt-Kontaktkörpern sicherzustellen.
Gemäß den Ausführungsformen der Erfindung werden zur Ausbildung solcher Speicherknotenpunkt-Kontaktkörper Zick-Zack-Bandtypöffnungen ohne Verwendung von zusätzlichen Schichten ausgebildet, um die Speicherknotenpunkt-Kontaktkörper so zuführen, dass sie sich in einer Längsrichtung der Bitleitungen erstrecken. In einem Fall, bei dem die Zick-Zack-Bandtyp-Öffnungen ausgebildet werden, kann eine fotolithographischer Prozess zur Ausbildung der Öffnungen durchgeführt werden, und zwar unter erleichterten Bedingungen oder relativ niedrigwertigen Bedingungen für die Prozessgrenze und die Auflösung. Auch wenn eine leitende Schicht, welche die Öffnungen ausfüllt, in einzelne Speicherknotenpunkt-Kontaktkörper aufgetrennt wird, kann ein ausreichender Prozessgrenzbereich bei Anwendung eines Selbstausricht-Kontaktprozesses (SAC) sichergestellt werden.
Ferner werden die Öffnungen unter Verwendung eines „taper etch”-Vorganges (nachfolgend Abfas-Ätzvorgang genannt) zum Erzielen von schrägen Seitenwänden ausgebildet. Dies ermöglicht ein Verhindern eines Kurzschlusses zwischen den Speicherknotenpunkt-Kontaktkörpern und Kontaktkörpern, das heißt direkten Kontakten (DCs) und direkten Kontaktanschlüssen bzw. Kontaktflecken (pads) (DC), die für eine elektrische Verbindung der Bitleitungen mit einer aktiven Zone eines Halbleitersubstrats erforderlich sind. Auch kann der Kontaktbereich zwischen den Speicherknotenpunkt-Kontaktkörpern und dem Speicherknotenpunkt maximiert werden.
Gemäß den Ausführungsformen der Erfindung können, da die Speicherknotenpunkt-Kontaktkörper sich in einer Längsrichtung der Bitleitungen erstrecken, wenn die Speicherknotenpunkte in einer Richtung diagonal zu der Längsrichtung der Bitleitungen oder Gateleitungen angeordnet werden, ausreichende Kontaktbereiche zwischen den Speicherknotenpunkt-Kontaktkörpern und den Speicherknotenpunkten sichergestellt werden. Demzufolge können in einer Draufsicht die Speicherknotenpunkte neu angeordnet werden und in der Gestalt von quadratischen Zylindern ausgebildet werden. Als ein Ergebnis wird es möglich, einen ausreichenden Intervall zwischen den Speicherknotenpunkten sicherzustellen, um Kollabierausfälle zwischen den Speicherknotenpunkten zu verhindern.
Es wird nun im folgenden eine Ausführungsform der Erfindung mehr in Einzelheiten unter Hinweis auf die anhängenden Zeichnungen beschrieben.
Die 1A bis 8A, 1B bis 8B und 9A bis 9C sind schematische Querschnittsansichten, die ein Verfahren zur Herstellung einer Halbleitervorrichtung veranschaulichen, die einen Kontaktkörper enthält, der sich in der Richtung einer Bitleitung erstreckt, um mit einem Speicherknotenpunkt Kontakt zu schließen, gemäß einer Ausführungsform der Erfindung.
1A zeigt eine schematische Draufsicht, welche aktive Zonen 110 auf einem Halbleitersubstrat wiedergibt. 1B zeigt eine schematische Querschnittsansicht entlang der Linie 1-1' in 1A.
Gemäß den 1A und 1B wird eine Vorrichtungs-Isolierzone 150 unter Verwendung einer Vorrichtungs-Isoliertechnik ausgebildet, wie beispielsweise einer Grabenisolation, und zwar in einem Halbleitersubstrat 100, um aktive Zonen 110 festzulegen. Während die Vorrichtungs-Isolierzone 150 aktive Zonen 110 festlegen kann, die eine Vielfalt an Gestalten haben können, und zwar im Einklang mit einem Vorrichtungstyp, werden die aktiven Zonen 110 als gerader Typ ausgebildet, wie in 1A gezeigt ist. Eine Vorrichtungs-Isolationszone 150 kann aus einem Isoliermaterial, wie beispielsweise Siliziumoxid, zum Füllen der Gräben ausgebildet werden.
Danach können fotolithographische und Ionenimplantationsprozesse an dem Halbleitersubstrat 100 durchgeführt werden, um Quellen (wells) (nicht gezeigt) und Kanäle (nicht gezeigt) der Transistoren auszubilden.
2A zeigt eine schematische Draufsicht, welche die Ausbildung von Gateleitungen 200 auf dem Halbleitersubstrat 100 veranschaulicht, und 2B ist eine schematische Querschnittsansicht entlang der Linie 2-2' in 2A.
Gemäß den 2A und 2B werden eine Vielzahl an Gateleitungen 200 in einer Gestalt von Linien ausgebildet, so dass sie sich über die aktive Zone 110 erstrecken. Spezifischer ausgedrückt, wird eine Kissenoxidschicht (nicht gezeigt), die aus dem Ionenimplantationsprozess resultiert und auf der aktiven Zone 110 verbleibt, durch Feuchtätzen entfernt und es wird dann eine thermische Oxidschicht (nicht gezeigt) über der aktiven Zone 110 wachsen gelassen, um eine Gateoxidschicht 210 auszubilden. Die Dicke der Gateoxidschicht 210 kann entsprechend den Eigenschaften einer Vorrichtung variieren.
Als nächstes werden Gateschichten 220 und 230 und eine Gateabdeck-Isolierschicht 260 aufeinander folgend auf der Gateoxidschicht 210 ausgebildet. Die Gateschichten 220 und 230 können aus einem leitenden Material hergestellt werden. Beispielsweise wird eine leitende dotierte Polysiliziumschicht 220 in einer Dicke von etwa 100 nm und einer Metallsilizidschicht auf der dotierten Polysiliziumschicht 220 niedergeschlagen, um die Leitfähigkeit der resultierenden Gateschichten 220 und 230 zu verbessern. Als Metallsilizidschicht kann beispielsweise eine Wolframsilizidschicht 230 in einer Dicke von etwa 100 nm ausgebildet werden. Dann wird eine Abdeck-Isolierschicht 260 auf der Wolframsilizidschicht 230 ausgebildet, um eine Zerstörung oder Beschädigung der Gateschichten 220 und 230 während eines nachfolgenden Ätzprozesses zu verhindern. Die Abdeck-Isolierschicht 260 wird unter Verwendung von Siliziumnitrid bis zu einer Dicke von etwa 200 nm ausgebildet.
Anschließend werden die Abdeck-Isolierschicht 260 und werden die Gateschichten 220 und 230 sequentiell mit Hilfe von fotolithographischen und Ätzprozessen in ein Muster gebracht. Somit wird eine Vielzahl von Gateleitungen 200 ausgebildet, die sich über der aktiven Zone 110 erstrecken, wie in 2A gezeigt ist. Als nächstes werden fotolithographische und Ionenimplantationsprozesse unter Einbeziehung der Eigenschaften und Zonen von NMOS- oder PMOS-Transistoren durchgeführt, wodurch eine leicht dotierte Drainzone (LDD) eines Transistors gebildet wird.
Anschließend wird eine Isolierschicht niedergeschlagen, um die Isolierschichten 200 abzudecken, und wird dann geätzt, um auf diese Weise Gateabstandshalter 270 an den Seitenwänden der Gateleitung 200 auszubilden. Die Gateabstandshalter 270 können unter Verwendung von Siliziumnitrid ausgebildet werden, um eine Beschädigung der Seitenwände der Gateleitungen 200 zu verhindern.
3A zeigt eine schematische Draufsicht, die Kontaktanschlussflecke 410 und 450 veranschaulicht, und 3B ist eine schematische Querschnittsansicht entlang der Linie 3-3' in 3A.
Gemäß den 3A und 3B wird eine erste Isolierschicht 300 ausgebildet, um einen Spalt zwischen den Gateleitungen 200 zu füllen. Die erste Isolierschicht 300 kann durch Siliziumoxid gebildet werden, welches eine gute Spalt-Fülleigenschaft besitzt, wie beispielsweise hochdichtes Plasmaoxid (HDP) und Bor-Phosphor-Silikatglas (BPSG). Als nächstes wird die obere Oberfläche der ersten Isolierschicht 300 planiert. Der Planierungsprozess wird in bevorzugter Weise unter Anwendung eines chemisch-mechanischen Polierprozesses (CMP) durchgeführt.
Anschließend wird eine Vielzahl von Kontaktanschlussflecken 410 und 450 ausgebildet, und zwar unter Anwendung eines SAC-Prozesses in der ersten Isolierschicht 300. Die Kontaktanschlussflecke 410 und 450 können in erste Kontaktflecke 410 klassifiziert werden, das heißt eingegrabene Kontaktanschlussflecke (BC), die elektrisch mit Speicherknotenpunkten verbunden werden, und in zweite Kontaktanschlussflecke 450 klassifiziert werden, das heißt Direkt-Kontaktanschlussflecke (DC), die mit den Bitleitungen elektrisch verbunden werden. Die ersten Kontaktanschlußflecke 410 und die zweiten Kontaktanschlussflecke 450, die zwischen den Gateleitungen 210 gelegen sind, sind voneinander beabstandet angeordnet.
Beispielsweise umfaßt das Ausbilden der Kontaktanschlussflecke 410 und 450 das selektive Entfernen eines Abschnitts der ersten Isolierschicht 300, wobei die Bitleitungskontakte und die Speicherknotenpunktkontakte ausgebildet werden, und zwar unter Anwendung von fotolithographischen und selektiven Ätzprozessen, bis die aktive Zone 110 freigelegt ist, wodurch dann erste Kontaktlöcher ausgebildet werden. Die ersten Kontaktlöcher, die als Bandtyp ausgebildet werden können, können eine Vielzahl an Abschnitten freilegen, wo die Kontaktanschlussflecke 410 und 450 ausgebildet werden.
Mit anderen Worten können die ersten Kontaktlöcher zwei oder mehrere Gateleitungen 200 freilegen, die sich über die Gateleitungen 200 erstrecken, und können eine Vielzahl von Abschnitten der aktiven Zone 110 zwischen den Gateleitungen 200 freilegen. Die Ausbildung der ersten Kontaktlöcher vom Bandtyp schafft die Möglichkeit, die Freilegeinschränkungen des fotolithographischen Prozesses zu überwinden. Da die Größe des ersten Kontaktloches größer ist als diejenige von jedem der Kontaktanschlussflecke 410 und 450, kann der Prozessgrenzbereich bzw. Prozessgrenze, die zum Freilegen und zum Entwickeln eines Fotoresistmusters (nicht gezeigt) erforderlich ist, welches Muster zur Ausbildung des ersten Kontaktloches verwendet wird, erhöht oder erweitert werden.
Anschließend werden Fremdstoffionen in die freigelegten Abschnitte der aktiven Zone 110 implantiert, um die Reduzierung des Kontaktwiderstandes zwischen der aktiven Zone 110 und den Kontaktanschlussflecken 410 und 450, die später ausgebildet werden, zu unterstützen. Als nächstes wird ein leitendes Material wie ein Polysilizium enthaltende n-leitende Fremdstoffionen in einer Dicke von etwa 250 nm niedergeschlagen, um die ersten Kontaktlöcher auszufüllen. Dann wird die leitende Schicht unter Verwendung eines Rückätzprozesses oder eines CMP-Prozesses geätzt, bis die obere Oberfläche der Abdeck-Isolierschicht 260, die auf den Gateleitungen 200 angeordnet ist, freigelegt ist. Somit ist dann die leitende Schicht in jeweilige Kontaktanschlussflecke 410 und 450 aufgeteilt oder getrennt.
4A zeigt eine schematische Draufsicht auf die Bitleitungen 600 und 4B ist eine schematische Querschnittsansicht entlang der Linie 4-4' von 4A.
Gemäß den 4A und 4B wird eine zweite Isolierschicht 510 auf der ersten Isolierschicht 300 ausgebildet, um die Kontaktanschlussflecke 410 und 450 abzudecken. Die zweite Isolierschicht 510 wird so ausgebildet, um die ersten Kontaktanschlussfleeke 410 zu isolieren, das heißt die BC-Anschlussflecke von den Bitleitungen 600. Die zweite Isolierschicht 510 wird aus einem Isoliermaterial, wie beispielsweise Siliziumoxid, hergestellt.
Als nächstes wird ein zweites Kontaktloch 511 unter Anwendung von fotolithographischen und Ätzprozessen ausgebildet, wobei in die zweite Isolierschicht 510 eingedrungen wird, um die obere Oberfläche des zweiten Kontaktanschlussfleckes 460 freizulegen, das heißt den DC-Anschlussfleck. Das zweite Kontaktloch 511 wird so aufbereitet, dass ein zweiter Kontakt gebildet wird, das heißt ein DC-Kontakt. Als nächstes wird das zweite Kontaktloch 511 mit dem zweiten Kontakt, das heißt dem DC-Kontakt gefüllt, um die Bitleitung 600 elektrisch mit dem zweiten Kontaktanschlussfleck 450 zu verbinden. Es wird beispielsweise eine Sperr-Metallschicht 611 unter Verwendung von Titannitrid (TiN) niedergeschlagen und es wird eine leitende Metallschicht 651 unter Verwendung von Wolfram (W) niedergeschlagen. Dann werden die Sperr-Metallschicht 611 und die leitende Metallschicht 651 planiert, und zwar unter Anwendung eines Rückätzprozesses oder eines CMP-Prozesses, wodurch ein zweiter Kontakt 605 gebildet wird, der das zweite Kontaktloch 511 ausfüllt.
Nachfolgend wird eine Bitleitung 600 unter Anwendung eines bekannten Verfahrens ausgebildet, um diese elektrisch mit dem zweiten Kontakt 605 zu verbinden. Um beispielsweise die Bitleitung 600 auszubilden, werden eine Sperr-Metallschicht 610 und eine leitende Metallschicht 650 unter Verwendung von jeweils TiN und W niedergeschlagen und in ein Muster gebracht. Hierbei wird der zweite Kontakt 605, das heißt der DC-Kontakt, der das zweite Kontaktloch 511 ausfüllt, dazu verwendet, um die Bitleitung 600 und den zweiten Kontaktanschlussfleck 650 elektrisch zu verbinden.
Es wird eine Bitleitungs-Abdeck-Isolierschicht 660 unter Verwendung von Siliziumnitrid auf der Bitleitung 600 ausgebildet, während ferner auch Bitleitungs-Abstandshalter (nicht gezeigt) an den Seitenwänden der Bitleitung 600 niedergeschlagen werden. Die Abdeck-Isolierschicht 660 und die Abstandshalter werden ausgebildet, um eine Beschädigung der Bitleitung 600 während der nachfolgenden Ausbildung der Speicherknotenpunkt-Kontaktkörper, das heißt der BCs, zu verhindern.
5A zeigt eine schematische Draufsicht, welche die Ausbildung eines bandförmigen Fotoresistmusters auf einer dritten Isolierschicht 530 veranschaulicht, welche die Bitleitung 600 bedeckt, und 5B zeigt eine schematische Querschnittsansicht entlang der Linie 5-5' von 5A.
Gemäß den 5A und 5B wird die dritte Isolierschicht 530 so ausgebildet, um die Bitleitung 600 zu bedecken. Beispielsweise wird die dritte Isolierschicht 530 aus Siliziumoxid gebildet, mit einer guten Spalt-Fülleigenschaft, wie beispielsweise HDP-Oxid oder BPSG. Anschließend wird die Oberfläche der dritten Isolierschicht selektiv planiert. Der Planierungsprozess kann durch Anwenden eines CMP-Prozesses realisiert werden. Es wird ein Fotoresistmuster 710 auf der dritten Isolierschicht 530 ausgebildet. Das Fotoresistmuster 710 wird dazu verwendet, um fotolithographische und Ätzprozesse durchzuführen, um eine Öffnung auszubilden, die dazu verwendet wird, um einen BC-Kontakt herzustellen, das heißt einen Speicherknotenpunkt-Kontaktkörper. Das Fotoresistmuster 710 ist als Bandmuster auf der dritten Isolierschicht 530 ausgebildet, um einen Abschnitt der dritten Isolierschicht 530 freizulegen oder freizulassen, der eine Vielzahl von ersten Kontaktanschlussflecken 610 bedeckt, die in Reihen angeordnet sind.
Hierbei ist, wie in 5A dargestellt ist, das Fotoresistmuster 710 gebogen oder gekrümmt, so dass es eine konvexe Seitenwand besitzt, und zwar in einer Längsrichtung der Bitleitungen 600 an einem sich überlappenden Abschnitt des freigelegten Abschnitts und eines Abschnitts zwischen den Bitleitungen 600. Auch ist ein Abschnitt gegenüber der konvexen Seitenwand des freigelegten Abschnitts konkav in der gleichen Richtung gekrümmt. Auch wird der Abschnitt, der durch das Fotoresistmuster 710 freigelegt ist, in solcher Weise ausgebildet, dass der Abschnitt benachbart der konvexen Seitenwand und der Abschnitt benachbart der konkaven Seitenwand abwechselnd in einer Längsrichtung der Gateleitung 200 angeordnet werden.
Mit anderen Worten besitzt, wie in 5A gezeigt ist, das Fotoresistmuster 710 eine zick-zack-bandförmige Zone. Hierbei überlappt sich die zick-zack-bandförmige Zone mit dem Abschnitt zwischen den Bitleitungen 600. Um die freigelegte Zone in einer Gestalt eines Zick-Zack-Bandes auszubilden, wird auch das Fotoresistmuster 710 in der Gestalt eines zick-zack-förmigen Bandes ausgebildet.
Das zick-zack-bandförmige Fotoresistmuster 710 führt zu einer großen oder weiten Prozessgrenze bei dem fotolithographischen Prozess für die Musterausbildung des Fotoresistmusters 710. Das heißt, es wird möglich, das zuvor genannte Zick-Zack-Band-Fotoresistmuster 710 unter Verwendung eines Fotoresistprozesses herzustellen, bei dem die Auflösung niedriger ist als diejenige des fotolithographischen Prozesses zur Ausbildung eines Kontaktloches zur Freilegung von lediglich dem ersten Kontaktanschlussfleck 410. Somit kann eine ausreichende Prozessgrenze oder Grenzbereich, der für den fotolithographischen Prozess erforderlich ist, sichergestellt werden.
Das Fotoresistmuster 710 kann in solcher Weise ausgebildet werden, dass ein freigelegter Abschnitt der dritten Isolierschicht 530, welche den ersten Kontaktanschlussfleck 410 bedeckt, weiter oder breiter ist als die Breite des ersten Kontaktanschlussfleckes 410. Somit kann der fotolithographische Prozess zur Ausbildung des Fotoresistmusters 710 eine größere Auflösungsgrenze oder Prozessgrenze sicherstellen.
6A zeigt eine schematische Draufsicht, welche die Ausbildung einer Zick-Zack-Bandöffnung 531 veranschaulicht, wobei eine Vielzahl der ersten Kontaktanschlussflecke 410 freigelegt sind, und 6B ist eine schematische Querschnittsansicht entlang der Linie 6-6' von 6A.
Gemäß den 6A und 6B wird der freigelegte Abschnitt der dritten Isolierschicht 530 selektiv geätzt, und zwar unter Verwendung des Fotoresistmusters (710 von 5A) als eine Ätzmaske, wodurch eine Öffnung 531 vom Zick-Zack-Bandtyp ausgebildet wird. Wenn hierbei die dritte Isolierschicht 530 aus Siliziumoxid hergestellt wird, kann ein Trockenätzprozess angewendet werden. Der Ätzprozess wird so lange durchgeführt, bis die obere Oberfläche der ersten Kontaktanschlussflecke 410 freigelegt ist.
Die resultierende Öffnung 531 vom Zick-Zack-Bandtyp ist entlang der Gateleitung 200 angeordnet. Es sind demzufolge, wie in 6A gezeigt ist, die Vielzahl der ersten Kontaktanschlussflecke 410 in Reihen in dem Abschnitt freigelegt, der durch die Öffnung 531 vom Zick-Zack-Bandtyp freigelegt ist. Auch wird die Öffnung 531 vom Zick-Zack-Bandtyp über den Bitleitungen 600 ausgebildet, und zwar vorbeilaufend an den ersten Kontaktanschlussflecken 410. Die Seitenwände und die obere Oberfläche der Bitleitungen 600 sind, wie in 4B gezeigt ist, durch die Bitleitungs-Abstandshalter bzw. die Bitleitungs-Abdeck-Isolierschicht 660 geschützt. Da die Bitleitungs-Abdeck-Isolierschicht 660 und die Bitleitungs-Abstandshalter aus Siliziumnitrid gebildet sind, können die Bitleitungen 600 durch eine hohe Ätzselektivität geschützt werden.
Die Weite oder Breite der Öffnung 531 vom Zick-Zack-Bandtyp hängt von der Breite oder Weite des Abschnitts ab, der durch das Fotoresistmuster 710 freigelegt ist. Wie in 6A gezeigt ist, kann selbst dann, wenn eine Fehlausrichtung auftritt, die obere Oberfläche des ersten Kontaktanschlussfleckes 410 in ausreichender Weise freigelegt werden, da die Öffnung 531 in einer Längsrichtung der Bitleitung 600 vorspringt oder vorragt. Somit ermöglicht die Ausbildung der Öffnung 531 vom Zick-Zack-Bandtyp beispielsweise eine größere Overlay-Grenze.
Auch erstreckt sich die Öffnung 531, die abwechselnd in einer Längsrichtung der Bitleitung 600 gebogen oder gekrümmt ist, zu dem ersten Kontaktanschlussfleck 410 hin, z. B. einem oberen Abschnitt der Gateleitung 200, wie in 6B gezeigt ist. Das heißt, die Öffnung 531 legt einen Abschnitt frei, der exzentrisch zu dem oberen Abschnitt der Gateleitung 200 liegt, das heißt in einer Längsrichtung der Bitleitung 600. Wie in 5A dargestellt ist, ist das Zick-Zack-Band-Fotoresistmuster 710 abwechselnd auf beiden Seiten der Bitleitung 600 gekrümmt.
Hierbei kann sich, wie in 5A gezeigt ist, die durch das Fotoresistmuster 710 freigelegte Zone überlappen, so dass sie sich zu dem zweiten Kontaktanschlussfleck 450 hin erstreckt, der nicht durch die Öffnung 531 freigelegt sein sollte. Wenn sich die Zone, die durch das Fotoresistmuster 710 freigelegt ist, einmal zu dem oberen Abschnitt des zweiten Kontaktanschlussfleckes 450 oder einem benachbarten Abschnitt hin erstreckt, kann ein Speicherknotenpunkt-Kontaktkörper, das heißt ein BC-Kontakt, der die Öffnung 531 ausfüllt, maximal exzentrisch in einer Längsrichtung der Bitleitung 600 angeordnet werden, um eine erweiterte obere Oberfläche zu erreichen.
Wenn der Speicherknotenpunkt-Kontaktkörper die sich am weitesten erstreckende obere Oberfläche aufweist, kann der Kontaktbereich bzw. Kontaktfläche zwischen dem Speicherknotenpunkt-Kontaktkörper und dem Speicherknotenpunkt maximiert werden. Selbst wenn die Speicherknotenpunkte in einer diagonalen Richtung zur Längsrichtung der Gateleitung 200 angeordnet sind, kann eine ausreichende Kontaktfläche zwischen dem Speicherknotenpunkt und dem Speicherknotenpunkt-Kontaktkörper sichergestellt werden.
Die Öffnung 531 wird in bevorzugter Weise unter Anwendung einer Anfas-Ätzung geätzt, um den Boden der Öffnung 531 mit einem maximalen Abstand von dem zweiten Kontaktanschlussfleck 450 anzuordnen, das heißt zu verhindern, dass die Öffnung 531 den zweiten Kontaktanschlussfleck 450 freilegt. Das heißt, es werden die Seitenwände der Öffnung 541 in solcher Weise ausgebildet, dass der Boden-CD-Kontakt der Öffnung 531 geringer oder kleiner ist als der obere CD-Kontakt. Selbst wenn das Fotoresistmuster 710 die Überlappungszone zwischen dem Fotoresistmuster 710 und dem zweiten Kontaktanschlussfleck 450 freilegt, verhindert der Anfas-Ätzvorgang, dass der zweite Kontaktfleck 450 durch die Öffnung 531 freigelegt wird.
7A zeigt eine schematische Draufsicht, welche die Ausbildung einer leitenden Schicht 800 auf der dritten Isolierschicht 530' zum Ausfüllen der Öffnung 531 vom Zick-Zack-Bandtyp veranschaulicht, und 5B ist eine schematische Querschnittsansicht entlang der Linie 7-7' von Fig. A.
Gemäß den 7A und 7B wird eine leitende Schicht 800, z. B. eine leitende Polysiliziumschicht, auf der in ein Muster gebrachten dritten Isolierschicht 530' ausgebildet, um die Öffnung 531 vom Zick-Zack-Bandtyp auszufüllen. Die leitende Polysiliziumschicht kann unter Anwendung eines chemischen Dampfniederschlagsverfahrens (CVD) bis zu einer Dicke ausgebildet werden, die ausreichend ist, um die Öffnung 531 vom Zick-Zack-Bandtyp auszufüllen. Die leitende Schicht 800 oder die leitende Polysiliziumschicht erstreckt sich in bevorzugter Weise derart, dass sie die obere Oberfläche der dritten Isolierschicht 530' bedeckt. Die leitende Schicht 800 bedeckt die Bitleitung 600, die durch die Öffnung 531 vom Zick-Zack-Bandtyp freigelegt ist.
8A ist eine schematische Draufsicht, welche die Trennung der leitenden Schicht 800 in einzelne oder individuelle Speicherknotenpunkt-Kontaktkörper 810 veranschaulicht, und 8B ist eine schematische Querschnittsansicht entlang der Linie 8-8' von 8B.
Gemäß den 8A und 8B wird die leitende Schicht 800 planiert und wird in einzelne Speicherknotenpunkt-Kontaktkörper 810 getrennt, das heißt in BCs. Die leitende Schicht wird planiert unter Anwendung eines Ätzprozesses oder eines CMP-Prozesses. Hierbei wird der Planierungsprozess solange ausgeführt, bis die obere Oberfläche der Bitleitungs-Abdeck-Isolierschicht (660 von 4B) ausreichend freigelegt ist. Somit wird die leitende Schicht 800 in individuelle Speicherknotenpunkt-Kontaktkörper 810 getrennt.
Nachdem der Planierungsprozess so lange ausgeführt wurde, bis die Bitleitungs-Abdeck-Isolierschicht 660 freigelegt ist, wird die Trennung der Speicherknotenpunkt-Kontaktkörper 810 in einer Längsrichtung der Gateleitung 200 vervollständigt. Während des Planierungsprozesses wird auch die dritte Isolierschicht 530'' planiert, so dass dadurch deren Dicke reduziert wird. Da die Bitleitungs-Abdeck-Isolierschicht 660 aus Siliziumnitrid gebildet ist, kann die dritte Isolierschicht 530'' aus Siliziumoxid eine Ätzselektivität in bezug auf die Bitleitungs-Abdeck-Isolierschicht 660 aufweisen und kann planiert werden. Somit funktioniert die Bitleitungs-Abdeck-Isolierschicht 660 als ein Ätzstoppunkt oder ein Polierstoppunkt während des Planierungsprozesses.
Die resultierenden Speicherknotenpunkt-Kontaktkörper 810 verbinden elektrisch die Speicherknotenpunkte, die zu einem späteren Zeitpunkt ausgebildet werden, und die ersten Kontaktanschlussflecke 410. Gemäß den Ausführungsformen der Erfindung sind die Speicherknotenpunkte so angeordnet, dass sie zick-zack-förmig in der Längsrichtung der Bitleitung 600 verlaufen. Mit anderen Worten sind die Speicherknotenpunkte diagonal zueinander versetzt, und zwar entlang der Bitleitung 600. Die Speicherknotenpunkte überlappen teilweise die Bitleitung 600. Auch sind die Speicherknotenpunkte so angeordnet, dass sie zick-zack-förmig in einer Längsrichtung der Gateleitung 200 verlaufen, das heißt der Wortleitung. Mit anderen Worten sind die Speicherknotenpunkte diagonal voneinander entlang der Gateleitung 200 versetzt. Die Speicherknotenpunkte überlappen teilweise die Gateleitung 200.
Wenn jedoch die Speicherknotenpunkte in diagonalen Richtungen von den Bitleitungen 600 und der Gateleitung 200 angeordnet werden, ist das Zentrum des Speicherknotenpunktes nicht mit dem Zentrum des ersten Kontaktanschlussfleckes 410 ausgerichtet. Um damit die Möglichkeit zu schaffen, den Speicherknotenpunkt-Kontaktkörper 810 elektrisch mit dem Speicherknotenpunkt und dem ersten Kontaktanschlussfleck 410 zu verbinden, besitzt der Speicherknotenpunkt-Kontaktkörper 810 in bevorzugter Weise eine obere Oberfläche, die sich in einer Längsrichtung der Bitleitung 600 erstreckt.
Wie in den 7A und 7B gezeigt ist, ist der Speicherknotenpunkt-Kontaktkörper 810, der die Öffnung 531 vom Zick-Zack-Bandtyp füllt, ausgebildet, nachdem die Öffnung 531 vom Zick-Zack-Bandtyp sich in der Längsrichtung der Bitleitung 600 erstreckt. Damit besitzt die Öffnung 531 vom Zick-Zack-Bandtyp eine ausreichend erweiterte Gestalt in der Längsrichtung der Bitleitung 600.
Um nun erneut auf die 6A und 8A einzugehen, so besitzt die Öffnung 531 vom Zick-Zack-Bandtyp eine vorspringende Gestalt in der Längsrichtung der Bitleitung 600. Obwohl die vorspringende oder vorragende Erweiterung teilweise in 6A veranschaulicht ist, kann sich, solange der zweite Kontaktanschlussfleck 450 benachbart dem Boden der Öffnung 351 nicht freigelegt ist, die Öffnung 531 so erstrecken, dass sie sich mit der Zone der oberen Oberfläche des zweiten Kontaktanschlußfleckes 450 überlappt. Das heißt, es kann, da die Öffnung 531 unter Verwendung eines Abfas-Ätzprozesses ausgebildet wird, um schräge Seitenwände zu erhalten, der Boden des Speicherknotenpunkt-Kontaktkörpers 810, der die Öffnung 531 ausfüllt, oder schmaler ausgebildet sein als die obere Oberfläche desselben. Daher kann sich die obere Oberfläche des Speicherknotenpunkt-Kontaktkörpers 810 so erstrecken, dass sie sich mit der oberen Oberfläche des zweiten Kontaktanschlussfleckes 450 überlappt.
Um es zu ermöglichen, dass sich der Speicherknotenpunkt-Kontaktkörper 810 so erstreckt, dass er sich mit der oberen Oberfläche des zweiten Kontaktanschlussfleckes 450 überlappt, ist die Öffnung 531, wie in 6A gezeigt ist, in bevorzugter Weise in der Gestalt eines stärker gekrümmten oder gebogenen Zick-Zack-Bandes ausgebildet. Wenn das Fotoresistmuster (710 in 5A), welches für die Öffnung 531 verwendet wird, in einem spitzeren Winkel gebogen oder gekrümmt wird, als demjenigen, der in 5A gezeigt ist, kann sich die Öffnung 531 mehr in der Längsrichtung der Bitleitung 600 erstrecken. Dann kann sich auch die obere Oberfläche des Speicherknotenpunkt-Kontaktkörpers 810, der die Öffnung 531 ausfüllt, mehr in einer Längsrichtung der Bitleitung 600 erstrecken.
Selbst wenn die obere Weite oder Breite der Öffnung 531 sich übermäßig in der Längsrichtung der Bitleitung 600 erstreckt, macht es ein Abfas-Ätzvorgang möglich, zu verhindern, dass die Öffnung 531 den zweiten Kontaktanschlussfleck 450 freilegt.
Um erneut auf 8A einzugehen, so erstrecken sich die individuellen Speicherknotenpunkt-Kontaktkörper 810 in einer Längsrichtung der Gateleitung 200 und in einer Richtung entgegengesetzt zu den benachbarten Speicherknotenpunkt-Kontaktkörpern 810. Um diese Anordnung zu ermöglichen, wird die Öffnung 351 in der Gestalt eines Zick-Zack-Bandes ausgebildet, derart, dass der Biegepunkt des Zick-Zack-Bandes zwischen den Bitleitungen 600 positioniert ist.
9A zeigt eine schematische Draufsicht, welche die Ausbildung der Speicherknotenpunkte 900 veranschaulicht, und die 9B und 9C sind schematische Querschnittsansichten entlang der Linie 9-9' in 9A.
Gemäß den 9A, 9B und 9C wird der Speicherknotenpunkt 900 in der Gestalt eines Zylinders ausgebildet, der elektrisch mit dem Speicherknotenpunkt-Kontaktkörper 810 verbunden wird. Hierbei kann der Speicherknotenpunkt 900 eine kreisförmige oder quadratische Querschnittsgestalt haben. Selbst wenn ein quadratischer Speicherknotenpunkt 900 ursprüngliche designed wurde, kann der resultierende Speicherknotenpunkt 900 in der Gestalt eines Quadrats ausgebildet werden, und zwar mit abgerundeten Ecken.
Wie in 9A gezeigt ist, sind die Speicherknotenpunkte 900 in einer Richtung diagonal zu der Bitleitung 600 oder der Gateleitung 200 angeordnet. Somit sind die Speicherknotenpunkte 900 so angeordnet, dass sie zick-zack-förmig in der Richtung der Bitleitung 600 und in der Richtung der Gateleitung 200 verlaufen.
Da die Speicherknotenpunkte 900 in der oben beschriebenen Weise angeordnet sind, wird ein ausreichender Intervall zwischen den Speicherknotenpunkten 900 sichergestellt. Wenn demzufolge ein zylinderförmiger Speicherknotenpunkt-Kondensator (OCS) ausgebildet wird, kann ein Zusammenfallen oder ein 2-Bit-Ausfall oder -Fehler der Speicherknotenpunkte effektiv verhindert werden.
Die Speicherknotenpunkte 900 überlappen sich in ausreichender Weise mit den Speicherknotenpunkt-Kontaktkörpern 810. Da, wie oben beschrieben wurde, die Speicherknotenpunkt-Kontaktkörper 810 sich in ausreichender Weise in einer Längsrichtung der Bitleitung 600 erstrecken, können Kontaktbereiche oder Kontaktflächen zwischen den Speicherknotenpunkt-Kontaktkörpern 810 und dem Speicherknotenpunkt 900 in ausreichender Weise sichergestellt werden. Obwohl das Zentrum des Speicherknotenpunktes 900 wesentlich abweicht, das heißt wesentlich vom Zentrum des ersten Kontaktanschlussfleckes 410 versetzt ist, können die Speicherknotenpunkt-Kontaktkörper 810 bei der vorliegenden Ausführungsform eine sich stark erweiternde oder weiter erstreckende obere Oberfläche in der Längsrichtung der Bitleitung 600 aufweisen. Es wird dadurch möglich, eine ausreichende Kontaktfläche zwischen dem Speicherknotenpunkt-Kontaktkörper 810 und dem Speicherknotenpunkt 900 sicherzustellen.
Um dreidimensionale oder zylinderförmige Speicherknotenpunkte auszubilden, wie in 9B gezeigt ist, kann eine Form 950 als eine Opfer-Isolierschicht ausgebildet werden. Spezifischer ausgedrückt, wird eine Formungsschicht (mold layer) auf dem Speicherknotenpunkt-Kontaktkörper 810 und der dritten Isolierschicht 530'' bis zu einer Dicke von etwa 1500 nm ausgebildet.
Hierbei kann eine zusätzliche vierte Isolierschicht 910 als eine Pufferschicht unter der Formungsschicht ausgebildet sein. Die vierte Isolierschicht 910 kann eine Siliziumnitridschicht enthalten, die als eine Ätzstoppschicht verwendet wird, wenn eine Siliziumoxidschicht für eine Knotenpunkt-Abstützschicht und die Formungsschicht später entfernt werden. Die Siliziumnitridschicht für die Ätzstoppschicht kann bis zu einer Dicke von etwa 50 nm ausgebildet werden. Die Knotenpunkt-Abstützschicht kann selektiv weggelassen werden. Die Knotenpunkt-Abstützschicht wird in bevorzugter Weise in einer Dicke ausgebildet, die ausreichend ist, um den Speicherknotenpunkt-Kontaktkörper 810 zu bedecken, das heißt bis zu einer Dicke von etwa 10 nm bis 100 nm.
Die Formungsschicht, die auf der vierten Isolierschicht 910 ausgebildet wird, wird entfernt, nachdem der Speicherknotenpunkt 900 ausgebildet worden ist, und sie wird in bevorzugter Weise auf einer entfernbaren Isolierschicht ausgebildet. Beispielsweise kann die Formungsschicht 950 aus PE-TEOS hergestellt werden.
Nachdem die Formungsschicht niedergeschlagen worden ist, wird ein Abschnitt dort, wo der Speicherknotenpunkt 900 ausgebildet wird, selektiv unter Anwendung eines fotolithographischen und Ätzprozesses entfernt. Somit wird die Formungsschicht in ein Muster gebracht, bis die obere Oberfläche des Speicherknotenpunkt-Kontaktkörpers 810 freigelegt ist, so dass dadurch die Form 950 gebildet wird. Der Ätzprozess zur Ausbildung der Form 950 kann auf der Ätzstoppschicht vervollständigt werden, das heißt der Siliziumnitridschicht.
Anschließend wird eine leitende Schicht 901 auf der Form 950 ausgebildet und erstreckt sich in solcher Weise, dass die obere Oberfläche des freigelegten Speicherknotenpunkt-Kontaktkörpers 810 bedeckt wird. Die leitende Schicht 901 kann unter Verwendung von leitendem Polysilizium ausgebildet werden, und zwar in einer Dicke von etwa 40 nm bis 50 nm. In einem Metallisolator-Metallkondensator (MIM) kann die leitende Schicht 901 aus einer Metallschicht gebildet werden, die als eine Elektrode des MIM-Kondensators verwendet wird.
Eine Opfer-Isolierschicht (nicht gezeigt) wird auf der leitenden Schicht 901 bis zu einer Dicke von etwa 300 nm bis 600 nm niedergeschlagen und wird dann unter Anwendung eines Ätzprozesses oder eines CMP-Prozesses planiert, um die leitende Schicht in individuelle Speicherknotenpunkte 900 aufzutrennen, wie in 9C gezeigt ist. Um eine enge Trennung zu erreichen, wird der Planierprozess so lange durchgeführt, bis die obere Oberfläche der Form 950 freigelegt ist. Das heißt, es wird der Planierprozess so lange ausgeführt, bis die Opfer-Isolierschicht um ca. 100 nm bis 200 nm entfernt ist. Als nächstes werden die Opfer-Isolierschicht und die Form 950 selektiv entfernt, und zwar unter Anwendung eines Feuchtätzprozesses mit einer hohen Ätzselektivität in bezug auf Polysilizium und Siliziumoxide. Es wird somit ein zylinderförmiger Speicherknotenpunkt 900 gemäß der Darstellung nach 9C ausgebildet.
Wie oben beschrieben ist, kann gemäß der vorliegenden Erfindung eine Fehlausrichtung zwischen den Kontaktanschlussflecken und den Speicherknotenpunkten vermieden werden, die in einer Zick-Zack-Form in der Richtung der Bitleitungen oder Gateleitungen angeordnet sind. Es können somit Speicherknotenpunkt-Kontaktkörper in solcher Weise hergestellt werden, dass eine zuverlässige elektrische Verbindung zwischen den Speicherknotenpunkten und den Kontaktanschlussflecken sichergestellt wird.
Es kann in einer Ebene, wenn die Speicherknotenpunkte zick-zack-förmig in der Richtung der Bitleitungen oder Gateleitungen angeordnet sind, ein Kollabieren bzw. Zusammenfallen der Speicherknotenpunkte effektiv verhindert werden. Jedoch ist das Zentrum des Speicherknotenpunktes von dem Zentrum eines Kontaktanschlussfleckes versetzt, der mit einer aktiven Zone eines Halbleitersubstrats verbunden ist. Da sich gemäß den Ausführungsformen der Erfindung die Speicherknotenpunkt-Kontaktkörper in einer Längsrichtung der Bitleitungen erstrecken, und zwar durch die Verwendung von Öffnungen vom Zick-Zack-Bandtyp, kann der Speicherknotenpunkt elektrisch mit dem Kontaktanschlussfleck verbunden werden.
Nachdem auch gemäß den Ausführungsformen der Erfindung die Öffnung vom Zick-Zack-Bandtyp ausgebildet wurde und eine leitende Schicht hergestellt wurde, um die Öffnung auszufüllen, wird die leitende Schicht in einzelne oder individuelle Speicherknotenpunkt-Kontaktkörper getrennt, und zwar unter Verwendung eines SAC-Prozesses. Als ein Ergebnis kann ein ausreichender Prozessrandbereich bzw. Prozessgrenze während des fotolithographischen Prozesses und Ätzprozesses sichergestellt werden, um die Speicherknotenpunkt-Kontaktkörper herzustellen. Ferner sind zusätzliche Opfer-Schichten oder leitende Schichten nicht erforderlich, so dass eine Prozessvereinfachung und Massenproduktion möglich werden.
Auch können sich die Speicherknotenpunkt-Kontaktkörper in ausreichender Weise in einer Längsrichtung der Bitleitungen erstrecken. Selbst wenn somit die Zentren der Speicherknotenpunkte nicht mit denjenigen der BC-Anschlussflecke ausgerichtet sind, können die Speicherknotenpunkte in einer Ebene angeordnet werden. Das heißt, die Speicherknotenpunkte sind in einer Richtung diagonal zur Längsrichtung der Bitleitungen oder Gateleitungen angeordnet. Als ein Ergebnis kann ein ausreichender Intervall zwischen den Speicherknotenpunkten sichergestellt werden, so dass eine Überbrückungserscheinung zwischen den zylinderförmigen Speicherknotenpunkten verhindert wird.
Die Worte ”konkav” und ”konvex” sind manchmal strikt dazu verwendet, um gekrümmte Flächen zu beschreiben. Bei der oben beschriebenen Ausführungsform sind die Worte ”konkav” und ”konvex” jedoch dazu verwendet, um die Öffnungen 531 vom Bandtyp zu beschreiben, die eine im wesentlichen Zick-Zack-Gestalt haben. Die vorliegend verwendeten Bezeichnungen ”konkav” und ”konvex” haben somit eine breitere oder weitere Bedeutung gemäß ”einem nach innen Ragen” bzw. ”einem nach außen Ragen”. Diese Bedeutung trifft bei den Ausführungsformen zu, bei denen Öffnungen 531 vom Bandtyp mit geradlinigen Rändern realisiert sind, jedoch auch für Ausführungsformen mit Öffnungen vom serpentinenförmigen Bandtyp, die gekrümmte Ränder haben.
Gemäß den Ausführungsformen der Erfindung wird ein Verfahren zur Herstellung einer Halbleitervorrichtung mit Kontaktkörpern geschaffen, die sich in der Richtung der Bitleitungen erstrecken, um eine zuverlässige elektrische Verbindung zwischen den aktiven Zonen und den Speicherknotenpunkten sicherzustellen. Bei diesem Verfahren werden Speicherknotenpunkte so positioniert, dass sie zick-zack-förmig verlaufen. Als ein Ergebnis kann ein Kollabieren oder Zusammenfallen der zylinderförmigen Speicherknotenpunkte effektiv verhindert werden.

Claims

Verfahren zur Herstellung einer Halbleitervorrichtung, welches die folgenden Schritte umfasst: Ausbilden von Gateleitungen (200) auf einem Halbleitersubstrat (100); Ausbilden einer ersten Isolierschicht (300) zwischen den Gateleitungen (200); Ausbilden von ersten Kontaktflecken (410), die mit Speicherknotenpunkten verbunden werden, und von zweiten Kontaktflecken (450), die mit Bitleitungen verbunden werden, zwischen den Gateleitungen (200) und in der ersten Isolierschicht (300), um diese elektrisch mit einer Oberfläche des Halbleitersubstrats (100) zu verbinden; danach Ausbilden einer zweiten Isolierschicht (510), die über den ersten und den zweiten Kontaktflecken (410, 450) liegt, auf der ersten Isolierschicht (300); Ausbilden von bandförmigen Bitleitungen (600) auf der zweiten Isolierschicht (510), wobei sich die Bitleitungen (600) über den Gateleitungen (200) erstrecken und elektrisch mit den zweiten Kontaktflecken (450) durch die zweite Isolierschicht (510) hindurch verbunden sind; Ausbilden einer dritten Isolierschicht (530), die über den Bitleitungen (600) liegt; Ausbilden von bandförmigen Öffnungen (531) entsprechend einem zick-zack-gestalteten Band mit sich abwechselnden konkaven und konvexen Randabschnitten durch selektives Ätzen eines Abschnitts der dritten Isolierschicht (530), wobei die bandförmigen Öffnungen (531) sich in einer Längsrichtung der Gateleitungen (200) erstrecken und die ersten Kontaktflecke (410) freilegen; Ausbilden einer leitenden Schicht (800) auf der dritten Isolierschicht (530), um die bandförmigen Öffnungen (531) zu füllen, wobei die leitende Schicht (800) elektrisch mit den ersten Kontaktflecken (410) verbunden ist; Trennen der leitenden Schicht (800) in einzelne Speicherknotenpunkt-Kontaktkörper (810); und Ausbilden von Speicherknotenpunkten (900) auf den Speicherknotenpunkt-Kontaktkörpern (810).
Verfahren nach Anspruch 1, bei dem die bandförmigen Öffnungen (531) in Längsrichtung der Bitleitungen (600) gesehen ein Paar an vorspringenden Abschnitten und einen konkaven Abschnitt aufweisen, wobei der vorspringende Abschnitt dem konkaven Abschnitt zwischen den Bitleitungen (600) gegenüber liegt.
Verfahren nach Anspruch 1, bei dem die bandförmigen Öffnungen (531) gemäß einer Serpentinengestalt ausgebildet werden, wobei ein äußerster und ein innerster Rand der bandförmigen Öffnungen (531) zwischen den Bitleitungen (600) positioniert sind.
Verfahren nach Anspruch 1, bei dem die Öffnungen (531) einen Bodenabschnitt mit einer Breite aufweisen, die kleiner ist als die Breite eines oberen Abschnitts der Öffnungen (531), um dadurch schräge Seitenwände zu bilden.
Verfahren nach Anspruch 4, bei dem die Öffnungen (531) sich in solcher Weise erstrecken, dass sich der obere Abschnitt der Öffnungen (531) mit einem oberen Abschnitt der Gateleitungen (200) an den vorspringenden Abschnitten überlappt.
Verfahren nach Anspruch 3, bei dem sich die Öffnungen (531) in solcher Weise erstrecken, dass der obere Abschnitt der Öffnungen (531) sich teilweise mit einem oberen Abschnitt der zweiten Kontaktflecke (450) überlappt, zwischen denen jede Gateleitung (200) positioniert ist, und zwar an den vorspringenden Abschnitten.
Verfahren nach Anspruch 3, bei dem das Ausbilden der bandförmigen Öffnungen (531) die Verwendung eines Abfas-Ätzvorganges umfasst, um die Seitenwände der Öffnungen (531) schräg auszubilden.
Verfahren nach Anspruch 1, ferner mit den folgenden Schritten: Ausbilden einer Abdeckungs-Isolierschicht (660), um die Bitleitungen (600) abzudecken; und Ausbilden von Abstandshaltern, um die Seitenwände der Bitleitungen (600) zu bedecken.
Verfahren nach Anspruch 7, bei dem das Ausbilden der leitenden Schicht (800) das Planieren der leitenden Schicht (800) umfasst, bis die obere Oberfläche der Abdeckungs-Isolierschicht (660) freigelegt ist.
Verfahren nach Anspruch 1, bei dem das Ausbilden der Speicherknotenpunkte (900) auf den Speicherknotenpunkt-Kontaktkörpern (810) das Ausbilden von benachbarten Speicherknotenpunkten (900) umfasst, zwischen denen jede Bitleitung (600) positioniert ist, wobei die Speicherknotenpunkte (900) in einer Richtung diagonal zur Längsrichtung der Bitleitung (600) angeordnet sind.
Verfahren nach Anspruch 1, bei dem die Speicherknotenpunkte (900) in der Gestalt von Zylindern ausgebildet werden, deren Querschnitt kreisförmig oder in der Gestalt eines Quadrats mit abgerundeten Ecken ist.
Verfahren nach Anspruch 10, ferner mit einem Schritt gemäß Ausbilden einer Pufferschicht (910), um die unteren Seiten der zylinderförmigen Speicherknotenpunkte (900) zu bedecken.
Verfahren nach Anspruch 1, bei dem eine Rand-zu-Rand-Weite der bandförmigen Öffnungen (531) konstant ist und bei dem eine Position der Ränder der bandförmigen Öffnungen (531) entlang der Längsrichtung der Gateleitungen (200) variiert.
Verfahren nach Anspruch 2, bei dem die vorspringenden Abschnitte ein Dreieck aufweisen mit Spitzen, die zwischen den Bitleitungen (600) angeordnet sind.
Verfahren nach Anspruch 2, bei dem die vorspringenden Abschnitte benachbarte vorspringende Abschnitte umfassen, die in entgegen gesetzten Richtungen vorspringen, und bei dem jede Bitleitung (600) zwischen den benachbarten vorspringenden Abschnitten positioniert ist.
Verfahren nach Anspruch 2, bei dem der obere Abschnitt der Öffnungen (531) einen oberen Abschnitt der Gateleitungen (200) an den vorspringenden Abschnitten überlappt.
Verfahren nach Anspruch 2, bei dem der obere Abschnitt der Öffnungen (531) teilweise einen oberen Abschnitt der zweiten Kontaktflecke (450) an den vorspringenden Abschnitten überlappt.