DE10327945B4 - Halbleiterspeichervorrichtungen und Verfahren zur Herstellung derselben unter Verwendung von Seitenwandabstandshaltern - Google Patents

Halbleiterspeichervorrichtungen und Verfahren zur Herstellung derselben unter Verwendung von Seitenwandabstandshaltern Download PDF

Info

Publication number
DE10327945B4
DE10327945B4 DE10327945A DE10327945A DE10327945B4 DE 10327945 B4 DE10327945 B4 DE 10327945B4 DE 10327945 A DE10327945 A DE 10327945A DE 10327945 A DE10327945 A DE 10327945A DE 10327945 B4 DE10327945 B4 DE 10327945B4
Authority
DE
Germany
Prior art keywords
patterns
storage node
conductive
insulating
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10327945A
Other languages
English (en)
Other versions
DE10327945A1 (de
Inventor
Byung-Jun Park
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR10-2002-0036414A external-priority patent/KR100434506B1/ko
Priority claimed from KR10-2002-0037059A external-priority patent/KR100480602B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE10327945A1 publication Critical patent/DE10327945A1/de
Application granted granted Critical
Publication of DE10327945B4 publication Critical patent/DE10327945B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/033Making the capacitor or connections thereto the capacitor extending over the transistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48Data lines or contacts therefor
    • H10B12/482Bit lines
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48Data lines or contacts therefor
    • H10B12/488Word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

Halbleiterspeichervorrichtung, mit:
einem Halbleitersubstrat (100), in welchem Transistoren ausgebildet sind,
einer Zwischenebenen-Isolierschicht (150, 170) auf dem Halbleitersubstrat;
Speicherknotenpunkt-Kontaktpfropfen (185) in der Zwischenebenen-Isolierschicht (150, 170); und
Speicherknotenpunktelektroden (250; 280; 425; 625), welche die Speicherknotenpunkt-Kontaktpfropfen (185) kontaktieren;
wobei die Speicherknotenpunktelektroden (250) aus jeweils einer Vielzahl von parallelen leitenden Leitungsmustern (200, 201; 261; 410; 610) gebildet sind, die in vorbestimmten Intervallen getrennt sind und eine vorbestimmte Höhe aufweisen und sich entlang einer ersten Richtung in Aufsicht auf das Halbleitersubstrat (100) erstrecken; und
die Halbleiterspeichervorrichtung ferner Abstützvorrichtungen (240; 245; 440) aufweist, die zwischen den Speicherknotenpunktelektroden (250) eingefügt und dazwischen befestigt sind, wobei sich die Abstützvorrichtungen längs einer zweiten Richtung senkrecht zu der Erstreckungsrichtung der leitenden Leitungsmuster (200, 201; 261; 410; 610) der Speicherknotenpunktelektroden (250; 280; 425; 625) erstrecken.

Description

  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft Halbleiterspeichervorrichtungen und Verfahren zur Herstellung derselben, und betrifft speziell Speicherknotenpunkte für Halbleiterspeichervorrichtungen und Verfahren zur Herstellung derselben.
  • Hintergrund der Erfindung
  • Da Halbleiterspeichervorrichtung hoch integriert wurden, werden die Bereiche oder Flächenbereiche von Einheitszellen und die Abstände zwischen den Zellen reduziert. Es sind jedoch Kondensatoren mit einer großen Kapazität innerhalb kleiner Bereiche wünschenswert, um vorbestimmte Kapazitätswerte zu schaffen. Wie für Fachleute gut bekannt ist, enthalten Halbleiterspeichervorrichtungskondensatoren eine untere Elektrode, die auch als Speicherknotenpunktelektrode bezeichnet wird, eine obere Elektrode, die auch als Plattenelektrode bezeichnet wird, und eine dielektrische Schicht zwischen denselben. Herkömmliche Verfahren zur Sicherung von großen Kapazitätswerten der Kondensatoren umfassen ein hoch dielektrisches Material als dielektrische Schicht, wobei die Dicke einer dielektrischen Schicht reduziert ist, und/oder eine Vergrößerung des Flächenbereiches der Speicherknotenpunktelektroden der Kondensatoren.
  • Ein Verfahren zur Erhöhung des Flächenbereiches der Speicherknotenpunktelektroden umfaßt die Ausbildung von dreidimensionalen Speicherknotenpunktelektroden, beispielsweise zylinderförmige oder konkave Elektroden.
  • Aus der Druckschrift US 6 025 624 A ist eine Halbleiterspeichervorrichtung mit einem Kondensator bekannt, der eine längliche Speicherelektrode aufweist. Die Länge der Speicherelektrode weist vorzugsweise das Zweifache der Länge der typischen Zelle auf und kann mit Polysilizium mit halbkugelförmiger Körnung beschichtet sein, um die Oberfläche der Elektrode weiter zu vergrössern.
  • Aus der Druckschrift US 2002/0047201 A1 ist eine Halbleiterspeichervorrichtung bekannt, die eine Speicherknotenelektrode, eine Vielzahl von leitenden Leitungsmustern vorbestimmter Höhe, die in vorbestimmten Intervallen getrennt sind, und Stützschichten aufweist.
  • Aus der Druckschrift US 5 721 154 A ist ein DRAM bekannt, bei dem eine Kondensatoranordnung mit vier parallelen Rippen verwendet wird, um die Kapazität des Kondensators zu erhöhen.
  • Eine Speicherknotenpunktelektrode und ein Verfahren zu dessen Herstellung ist z. B. aus der Druckschrift US 6 329 683 B2 bekannt. 1 zeigt eine Querschnittsansicht, die eine solche aus der US 6 329 683 B2 bekannte, herkömmliche konkave Speicherknotenpunktelektrode veranschaulicht.
  • Gemäß 1 ist eine Zwischenebenen-Isolierschicht 12 auf einem Halbleitersubstrat 10 ausgebildet, die Schaltervorrichtungen (nicht gezeigt) enthält, wie beispielsweise MOS-Transistoren. Die Zwischenebenen-Isolierschicht 12 enthält Speicherknotenpunktkontaktpfropfen 14, die zum Verbinden oder Anschließen einer Sourcezone (nicht gezeigt) eines ausgewählten MOS-Transistors mit den Speicherknotenpunktelektroden 16 weit verbreitet bekannt sind, die in einem nachfolgenden Prozeß ausgebildet werden. Danach werden tassenförmig gestaltete konkave Speicherknotenpunktelektroden 16 auf den vorbestimmten Abschnitten der Speicherknotenpunktkontaktpfropfen 14 und der Zwischenebenen-Isolierschicht 12 ausgebildet. Ein Verfahren zur Herstellung der konkaven Speicherknotenpunktelektroden 16 verläuft wie folgt. Zuerst wird eine Formoxidschicht (nicht gezeigt) mit einer vorbestimmten Dicke auf der Zwischenebenen-Isolierschicht 12 niedergeschlagen, welche die Speicherknotenpunktkontaktpfropfen 14 enthält. Die Formoxidschicht wird in Lochgestalten so lange geätzt, bis die Speicherknotenpunktkontaktpfropfen 14 freigelegt sind, wodurch eine Zone zur Ausbildung der Speicherknotenpunktelektroden festgelegt wird. Danach wird eine leitende Schicht (nicht gezeigt) und eine Knotenpunktisolations-Isolierschicht (nicht gezeigt) nachfolgend auf der Formoxidschicht ausgebildet, um einen Kontakt mit den freigelegten Speicherknotenpunktkontaktpfropfen 14 herzustellen. Die leitende Schicht und die Knotenpunktisolations-Isolierschicht werden chemisch/mechanisch poliert, um die Oberfläche der Formoxidschicht freizulegen. Danach werden die Knotenpunktisolations-Isolierschicht und die Formoxidschicht mit Hilfe eines herkömmlichen Verfahrens beseitigt, so daß die konkaven Speicherknotenpunktelektroden 16 ausgebildet werden.
  • Jedoch können die konkaven Speicherknotenpunktelektroden, die mit Hilfe des oben beschriebenen Verfahrens hergestellt werden, mit den folgenden Problemen behaftet sein.
  • Um die Speicherknotenpunktelektroden mit großen Kapazitäten herzustellen, kann es erforderlich sein, die Höhe der Speicherknotenpunktelektroden innerhalb eines begrenzten Bereiches zu erhöhen. Zusätzlich kann es erforderlich werden, um die Höhe der Speicherknotenpunktelektroden zu vergrößern, die Dicke der Formoxidschicht zu vergrößern. Wenn in diesem Fall die Formoxidschicht geätzt wird, um die Zone zur Ausbildung der Speicherknotenpunktelektroden festzulegen, kann eine große Steigung an den Seitenwänden der Löcher entstehen und die kritische Abmessung der freigelegten Speicherknotenpunktkontaktlöcher kann reduziert werden. Demzufolge werden die unteren Abschnitte der dünnen und hohen Speicherknotenpunktelektroden schmaler, so daß die Speicherknotenpunktelektroden unstabil werden können. Zusätzlich kann der Abstand zwischen benachbarten Speicherknotenpunktelektroden reduziert werden, so daß es schwierig ist, eine Isolation zwischen den Speicherknotenpunktelektroden zu schaffen.
  • Ferner können auf Grund der thermischen Spannung, die bei nachfolgenden Prozessen erzeugt wird, einige der schwachen Speicherknotenpunktelektroden ausfallen oder brechen und es können Brücken zwischen Einheits-Speicherknotenpunktelektroden erzeugt werden, so daß dadurch Defekte in der Vorrichtung verursacht werden.
  • Zusammenfassung der Erfindung
  • Die zuvor beschriebenen Probleme im Stand der Technik können vermieden werden durch eine Halbleiterspeichervorrichtung nach Anspruch 1 und durch ein Verfahren zur Herstellung einer solchen Halbleiterspeichervorrichtung nach Anspruch 8. Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist eine Querschnittsansicht, die eine herkömmliche Halbleiterspeichervorrichtung mit konkaven Speicherknotenpunktelektroden veranschaulicht;
  • 2A bis 2D sind Draufsichten entsprechend von Herstellungsstufen einer Halbleiterspeichervorrichtung gemäß ersten Ausführungsformen der vorliegenden Erfindung;
  • 3A bis 3C sind Schnittansichten von Herstellungsstufen einer Halbleiterspeichervorrichtung gemäß den ersten Ausführungsformen der vorliegenden Erfindung;
  • 4 ist eine perspektivische Ansicht, die eine Halbleiterspeichervorrichtung gemäß den ersten Ausführungsformen der vorliegenden Erfindung veranschaulicht;
  • 5 ist eine Draufsicht, die eine abgewandelte Halbleiterspeichervorrichtung gemäß den ersten Ausführungsformen der vorliegenden Erfindung veranschaulicht;
  • 6A bis 6D sind Draufsichten von Herstellungsstufen einer Halbleiterspeichervorrichtung gemäß zweiten Ausführungsformen der vorliegenden Erfindung;
  • 7A und 7B sind Schnittansichten von Herstellungsstufen einer Halbleiterspeichervorrichtung gemäß zweiten Ausführungsformen der vorliegenden Erfindung;
  • 8 ist eine perspektivische Ansicht, die eine Halbleiterspeichervorrichtung gemäß den zweiten Ausführungsformen der vorliegenden Erfindung veranschaulicht;
  • 9 ist eine Draufsicht, die eine abgewandelte Halbleiterspeichervorrichtung gemäß den zweiten Ausführungsformen der vorliegenden Erfindung veranschaulicht;
  • 10A bis 10C sind Schnittansichten von Stufen bei der Herstellung einer Halbleiterspeichervorrichtung, die der Erläuterung dienen;
  • 11A bis 11D sind Draufsichten von Stufen bei der Herstellung einer Halbleiterspeichervorrichtung gemäß dritten Ausführungsformen der vorliegenden Erfindung;
  • 12A und 12B sind Schnittansichten von Stufen bei der Herstellung einer Halbleiterspeichervorrichtung gemäß den dritten Ausführungsformen der vorliegenden Erfindung;
  • 13 und 14 sind perspektivische Ansichten, die eine Halbleiterspeichervorrichtung gemäß den dritten Ausführungsformen der vorliegenden Erfindung veranschaulichen;
  • 15 ist eine Draufsicht, die eine modifizierte Halbleiterspeichervorrichtung gemäß den dritten Ausführungsformen der vorliegenden Erfindung veranschaulicht;
  • 16 ist eine Draufsicht, die eine andere modifizierte Halbleiterspeichervorrichtung gemäß den dritten Ausführungsformen der vorliegenden Erfindung veranschaulicht;
  • 17A und 17B sind Draufsichten von Stufen bei der Herstellung einer Halbleiterspeichervorrichtung gemäß vierten Ausführungsformen der vorliegenden Erfindung; und
  • 18 ist eine Draufsicht, die eine modifizierte Halbleiterspeichervorrichtung gemäß den vierten Ausführungsformen der vorliegenden Erfindung veranschaulicht.
  • Detaillierte Beschreibung
  • Die vorliegende Erfindung wird nun vollständig im folgenden unter Hinweis auf die beigefügten Zeichnungen beschrieben, in denen Ausführungsformen der Erfindung dargestellt sind. In den Zeichnungen sind die Dicke von Schichten und von Zonen der Klarheit halber übertrieben dargestellt. Gleiche Bezugszeichen bezeichnen durchgehend gleiche Elemente. Es sei darauf hingewiesen, daß dann, wenn ein Element, wie beispielsweise eine Schicht, eine Zone oder ein Substrat, so bezeichnet wird, daß es sich ”auf” oder ”über” einem anderen Element erstreckt, dieses Element direkt auf dem anderen Element vorhanden sein kann oder sich auch direkt auf dem anderen Element erstrecken kann oder auch unter Zwischenfügung von Elementen vorhanden sein kann. Wenn im Gegensatz dazu ein Element als ”direkt auf” oder als ”sich direkt darauf erstreckend”, und zwar in bezug auf ein anderes Element bezeichnet wird, so sind keine zwischenliegenden Elemente vorhanden.
  • Erste Ausführungsformen
  • Gemäß den 2A und 3A ist eine isolierende Schicht 110 in einer ausgewählten Zone eines Halbleitersubstrats 100 mit Hilfe eines herkömmlichen STI-Verfahrens ausgebildet, wodurch aktive Zonen 115 definiert sind, an denen die Vorrichtungen ausgebildet werden. Hierbei kann das Halbleitersubstrat 100 aus einem Siliziumsubstrat bestehen, welches P-Typ oder N-Typ Fremdstoffe enthält. Die aktiven Zonen 115, die beispielsweise in einer Stabgestalt ausgebildet sind, sind gemäß einem vorbestimmten Abstand in Reihen und Spalten beabstandet vorgesehen. Hierbei sind die aktiven Zonen 115 so angeordnet, daß sie sich mit jeder Reihe abwechseln. Mit anderen Worten entsprechen die Räume zwischen den benachbarten aktiven Zonen 115 den zentralen Abschnitten der aktiven Zonen der nachfolgenden Reihe in der Richtung der längeren Achse der aktiven Zonen 115. Hierbei stellen die zentralen Abschnitte der aktiven Zonen die Drainzonen dar.
  • Danach werden Wortleitungsstrukturen 120 auf dem Halbleitersubstrat 100 ausgebildet. Dabei erstrecken sich die Wortleitungsstrukturen 120 parallel zueinander, wobei sie jedoch senkrecht zu der längeren Achse der aktiven Zonen 115 verlaufen. Die Source- und Drainzonen (nicht gezeigt) sind in den aktiven Zonen 115 an beiden Seiten der Wortleitungsstrukturen 120 mit Hilfe eines herkömmlichen Verfahrens ausgebildet.
  • Eine erste Zwischenebenen-Isolierschicht 130 wird auf dem Halbleitersubstrat 100 ausgebildet, welches die Wortleitungsstrukturen 120 aufweist, und zwar an den Source- und Drainzonen. Es werden erste und zweite Kontaktflecken 140a und 140b, welche die Source- und Drainzonen kontaktieren und die gleiche Höhe wie die erste Zwischenebenen-Isolierschicht 130 haben, in der ersten Zwischenebenen-Isolierschicht 130 ausgebildet. Ein Verfahren zur Herstellung der ersten und der zweiten Kontaktflecken 140a und 140b soll nun beschrieben werden. Nachdem die erste Zwischenebenen-Isolierschicht 130 ausgebildet worden ist, wird die erste Zwischenebenen-Isolierschicht 130 geätzt, um die Source- und Drainzonen freizulegen. Eine leitende Schicht, beispielsweise eine dotierte Polysiliziumschicht wird niedergeschlagen, um die freigelegten Source- und Drainzonen zu kontaktieren, und es wird die leitende Schicht zurückgeätzt oder chemisch-mechanisch poliert, um dadurch die Oberfläche der ersten Zwischenebenen-Isolierschicht 130 freizulegen. Demzufolge werden die ersten und zweiten Kontaktflecken 140a und 140b ausgebildet. Hierbei kontaktieren die ersten und zweiten Kontaktflecken 140a und 140b jeweils die Drainzonen und die Sourcezonen.
  • Eine zweite Zwischenebenen-Isolierschicht 150 wird auf der ersten Zwischenebenen-Isolierschicht 130 ausgebildet und es werden Bitleitungsstrukturen 165 auf der zweiten Zwischenebenen-Isolierschicht 150 ausgebildet. Hierbei enthält die Bitleitungsstruktur 165 eine Bitleitung 160, eine Maskenschicht 162, die auf der Bitleitung 160 ausgebildet ist, und Abstandshalter 164, die an beiden Wänden der Bitleitung 160 und der Maskenschicht 162 ausgebildet sind. Die Maskenschichten 162 und die Abstandshalter 164, die beispielsweise in Form von Siliziumnitridschichten ausgebildet werden, werden so hergestellt, daß sie die Bitleitungen 160 umgeben, um dadurch selbst ausgerichtete Kontaktlöcher, wenn die Speicherknotenpunktkontaktlöcher hergestellt werden. Zusätzlich werden bei einigen Ausführungsformen die Bitleitungsstrukturen 165 so ausgebildet, daß sie senkrecht zu den Wortleitungsstrukturen 120 verlaufen, und daß die Bitleitungsstrukturen 165 auf der Isolierschicht 110 zwischen den aktiven Zonen 115 angeordnet sind, wobei sie jedoch zu der längeren Achse der aktiven Zonen parallel verlaufen. Hierbei werden, obwohl dies in den Zeichnungen nicht dargestellt ist, Bitleitungskontaktpfropfen zum Anschließen der ersten Kontaktflecke 140a und der Bitleitungsstrukturen 165 in der zweiten Zwischenebenen-Isolierschicht 150 ausgebildet, und zwar mit Hilfe eines herkömmlichen Verfahrens, bevor die Bitleitungsstrukturen 165 ausgebildet werden.
  • Es werden eine dritte Zwischenebenen-Isolierschicht 170 und Ätzstoppschichten 175 sequentiell auf der zweiten Zwischenebenen-Isolierschicht 150 ausgebildet, welche die Bitleitungsstrukturen 165 aufweist. Dabei können die ersten bis dritten Zwischenebenen-Isolierschichten 130, 150 und 170 beispielsweise in Form von Isolierschichten aus der Siliziumoxidschichtgruppe hergestellt werden. Die Ätzstoppschichten 175 werden aus isolierenden Schichten gebildet, beispielsweise aus Siliziumnitridschichten mit einer Ätzselektivität, die sich von den Ätzselektivitäten der zweiten und der dritten Zwischenebenen-Isolierschicht 150 und 170 unterscheidet. Die Ätzstoppschichten 175, die dritte Zwischenebenen-Isolierschicht 170 und die zweite Zwischenebenen-Isolierschicht 150 werden geätzt, um die zweiten Kontaktflecke 140b freizulegen, die Kontakt mit den Sourcezonen herstellen, so daß Speicherknotenpunktkontaktlöcher 180 gebildet werden. Hierbei werden die Speicherknotenpunktkontaktlöcher 180 mit Hilfe eines Selbstausrichtverfahrens unter Verwendung der Bitleitungsstrukturen 165 ausgebildet. Danach wird eine leitende Schicht, beispielsweise eine dotierte Polysiliziumschicht, niedergeschlagen, um die Speicherknotenpunktkontaktlöcher 180 in ausreichender Weise zu füllen, und es wird dann die dotierte Polysiliziumschicht chemisch-mechanisch poliert, um die Ätzstoppschichten 175 freizulegen. Demzufolge werden Speicherknotenpunktkontaktpfropfen 185 ausgebildet.
  • Es wird dann eine Formoxidschicht (mold oxide layer) auf den Speicherknotenpunktkontaktpfropfen 185 und den Ätzstoppschichten 175 bis zu einer vorbestimmten Dicke ausgebildet. Bei einigen Ausführungsformen wird die Formoxidschicht zum Bestimmen der Höhe der Speicherknotenpunktelektroden bis zu einer Höhe ausgebildet, die größer ist als die gewünschte Höhe der Speicherknotenpunktelektroden, und zwar um eine vorbestimmte Höhe, wobei in Betracht gezogen wird, daß die Formoxidschicht chemisch-mechanisch poliert wird, und zwar auf die vorbestimmte Höhe bei den vorliegenden Ausführungsformen. Die Formoxidschicht wird geätzt, um die Bitleitungsstrukturen 165 zu überlappen, so daß die Formoxidschichtmuster 190 ausgebildet werden. Hierbei können die Formoxidschichtmuster 190 in vorbestimmten Intervallen beispielsweise in einer Teilung oder in zwei Teilungen ausgebildet werden. Die Formoxidschichtmuster 190 von 2A werden in Zwei-Teilungsintervallen angeordnet und die Formoxidschichtmuster 190 von 5 werden in Ein-Teilungsintervallen angeordnet. In dieser Beziehung bedeuten die Formoxidschichtmuster 190 in den Zwei-Teilungsintervallen, daß zwei Speicherknotenpunktkontaktpfropfen 185 zwischen zwei benachbarten Formoxidschichtmustern 190 gelegen sind. Zusätzlich kann die Leitungsbreite der Formoxidschichtmuster 190 gleich sein mit oder kleiner sein als die Leitungsbreite der Bitleitungsstrukturen 165.
  • Gemäß 3B wird eine leitende Schicht für die Speicherknotenpunktelektroden, beispielsweise eine Polysiliziumschicht, auf den Ätzstoppschichten 175 niedergeschlagen, auf denen die Formoxidschichtmuster 190 ausgebildet sind. Als nächstes wird die Polysiliziumschicht anisotrop geätzt, um leitende Abstandshalter 200 aus Polysilizium an beiden Wänden der Formoxidschichtmuster 190 auszubilden. Es wird eine Isolierschicht auf der resultierenden Struktur niedergeschlagen und eine anisotrope Ätzung vorgenommen, um die Isolierabstandshalter 220 an den Seitenwänden der leitenden Abstandshalter 200 auszubilden. Durch wiederholtes Ausbilden der leitenden Abstandshalter 200 und der isolierenden Abstandshalter 220 werden die Räume zwischen den Formoxidschichtmustern 190 gefüllt. Damit die Einheitszellen getrennt werden, bestehen die letzten Abstandshalter, die zwischen den Formoxidschichtmustern 190 ausgebildet werden, das heißt die Abstandshalter, die an den Zentrumspunkten zwischen den Formoxidschichtmustern 190 ausgebildet werden, aus isolierenden Abstandshaltern 220. Zusätzlich werden leitende Abstandshalter 200 ausgebildet, um die Knotenpunktkontaktpfropfen 185 zu bilden. Bei den vorliegenden Ausführungsformen werden die Räume zwischen den Formoxidschichtmustern 190 dadurch gefüllt, indem die leitenden Abstandshalter 200 zweimal ausgebildet werden und indem die isolierenden Abstandshalter 220 zweimal ausgebildet werden; jedoch können die Weiten oder Breiten und die Zahl der leitenden Abstandshalter 200 und der isolierenden Abstandshalter 220 variieren.
  • Um nun auf die 2B und 3C einzugehen, so werden die oberen Oberflächen der Formoxidschichtmuster 190, der leitenden Abstandshalter 200 und der isolierenden Abstandshalter 220 chemisch-mechanisch poliert, um die oberen Oberflächen zu planieren, so daß die leitenden Leitungsmuster 201 und die isolierenden Leitungsmuster 221 und 225 zwischen den Formoxidschichtmustern 191 ausgebildet werden. Hierbei bezeichnet das Bezugszeichen 191 die Formoxidschichtmuster mit den planierten oberen Oberflächen. Und die leitenden Leitermuster 201 sind die leitenden Abstandshalter 220 mit den planierten oberen Oberflächen und die isolierenden Leitermuster 221 und 225 sind die isolierenden Abstandshalter 220 mit planierten oberen Oberflächen. Die leitenden Leitungsmuster 201 kontaktieren jeweils die Speicherknotenpunktkontaktpfropfen 185 und die isolierenden Leitungsmuster 221 und 225 isolieren die leitenden Leitungsmuster 201. Speziell trennen die isolierenden Leitungsmuster 225, die auf den Ätzstoppschichten 175 ausgebildet sind, die leitenden Leitungsmuster 201 um eine Teilung, das heißt der Größe der Einheitszellen, und zwar in einer Richtung parallel zu den Bitleitungsstrukturen 165, wobei sie jedoch auf die leitenden Leitungsmuster 201 isolieren. Bei den vorliegenden Ausführungsformen enthält jeder der Speicherknotenpunktkontaktpfropfen 185 beispielsweise zwei leitende Leitungsmuster 201 und ein isolierendes Leitungsmuster 221 dazwischen.
  • Gemäß 2C sind, um die Speicherknotenpunktelektroden festzulegen, Nuten 230 dadurch ausgebildet, indem Abschnitte der Formoxidschichtmuster 191 in Form gebracht werden, ebenso die leitenden Leitungsmuster 201 und die isolierenden Leitungsmuster 221 und 225. Hierbei erstrecken sich die Nuten 230 senkrecht zu der Erstreckungsrichtung der Formoxidschichtmuster 191, das heißt parallel zu den Wortleitungsstrukturen 120. Die Nuten 230 sind zwischen den Wortleitungsstrukturen 120 ausgebildet, auf denen die Drainzonen ausgebildet sind, um maximale Speicherknotenpunktelektrodenzonen sicherzustellen. Mit anderen Worten ist eine Anzahl von Wortleitungen 120 zwischen einer Anzahl von benachbarten Nuten 230 derart angeordnet, daß die Nuten 230 die Ätzstoppschichten 175 öffnen oder unterbrechen.
  • Gemäß den 2D und 4 wird eine Isolierschicht für die Abstützvorrichtungen niedergeschlagen, und es wird die isolierende Schicht bis zu einer Höhe geätzt, die kleiner ist als die Höhe der leitenden Leitungsmuster 201, um dadurch die Abstützvorrichtungen 240 zu bilden. Hierbei wird die isolierende Schicht für die Abstützvorrichtungen aus einer isolierenden Schicht gebildet, die eine Ätzselektivität besitzt, welche von den Ätzselektivitäten der Formoxidschichtmuster 191 und der isolierenden Leitungsmuster 221 und 225 verschieden ist. Die isolierende Schicht wird feucht geätzt, um die Abstützvorrichtungen 240 zu bilden.
  • Da die Abstützvorrichtungen 240 in den Nuten 230 ausgebildet sind, kreuzen die Abstützvorrichtungen 240 die leitenden Leitungsmuster 201, so daß die Abstützvorrichtungen 240 die leitenden Leitungsmuster 201 gemäß einer Zelle trennen. Ferner unterstützen oder haltern die Abstützvorrichtungen 240 die leitenden Leitungsmuster 201, wodurch verhindert wird, daß die leitenden Leitungsmuster 201 zu dem benachbarten leitenden Leitungsmuster 201 hinfallen oder sich zu diesen hinbiegen. Zusätzlich besitzen die Abstützvorrichtungen 240 eine Höhe kleiner als die Höhe der leitenden Leitungsmuster 201, um die Speicherknotenpunktelektrodenkapazität zu sichern.
  • Danach werden Formoxidschichtmuster 191 und die isolierenden Leitungsmuster 221 und 225 mit Hilfe eines herkömmlichen Feuchtätzverfahrens entfernt. Da hierbei die Formoxidschichtmuster 191 und die isolierenden Leitungsmuster 221 und 225 die Ätzselektivität besitzen, die von den Ätzselektivitäten der Ätzstoppschichten 175 und der Abstützvorrichtungen 240 verschieden ist, werden die Formoxidschichtmuster 191 und die isolierenden Leitungsmuster 221 und 225 selektiv entfernt. Somit werden die Speicherknotenpunktelektroden 250, die aus der Vielzahl der leitenden Leitungsmuster 201 gebildet sind, vollständig ausgebildet.
  • Die Speicherknotenpunktelektroden 250 gemäß der vorliegenden Ausführungsform sind aus einer Vielzahl von leitenden Leitungsmustern 201 gebildet, die eine feine Leitungsbreite besitzen, um dadurch den Flächenbereich der Speicherknotenpunktelektroden 250 zu vergrößern. Zusätzlich trennen die Abstützvorrichtungen 240 die Speicherknotenpunktelektroden 250 und stützen diese ab, und zwar entsprechend einer Zelle, um dadurch zu verhindern, daß die Speicherknotenpunktelektroden 250 zu den benachbarten Speicherknotenpunktelektroden 250 hinfallen oder sich zu diesen hinbiegen. Ferner erstrecken sich, wie in 2D gezeigt ist, die Speicherknotenpunktelektroden 250 zu den Zonen entsprechend den Drainzonen (nicht gezeigt) hin, als auch zu den Zonen mit den Bitleitungsstrukturen 165, um dadurch den Flächenbereich der Speicherknotenpunktelektroden 250 zu erhöhen.
  • Zweite Ausführungsform
  • Gemäß den 6A und 7A wird eine Isolierschicht 110 auf einem Halbleitersubstrat 100 ausgebildet, wie dies bei der ersten Ausführungsform gezeigt ist, um aktive Zonen 115 zu definieren. Es werden Wortleitungsstrukturen 120 auf dem Halbleitersubstrat 100 in der folgenden Weise ausgebildet. Nach einem nachfolgenden Niederschlagen einer Gateisolierschicht 121, von Wortleitungen 123 und einer harten Maskenschicht 125, werden die Schichten in ein Muster geformt, so daß sie senkrecht zu der längeren Achse der aktiven Zonen 115 verlaufen. Es werden Wortleitungsabstandshalter 127 an den Seitenwänden der in ein Muster gebrachten harten Maskenschichten 125 und der Wortleitungen 123 ausgebildet, und zwar mit Hilfe eines herkömmlichen Verfahrens, um die Wortleitungsstrukturen 120 herzustellen. Hierbei werden die harten Maskenschichten 125 und die Wortleitungsabstandshalter 127 aus Siliziumnitridschichten mit einer Ätzselektivität hergestellt, die von der Ätzselektivität einer Zwischenebenen-Isolierschicht in Form einer Siliziumoxidschichtgruppe verschieden ist, die zu dem Zweck ausgebildet wird, um sich selbst ausrichtende Kontaktlöcher bei einem nachfolgenden Prozeß auszubilden. Zusätzlich erstrecken sich die Wortleitungsstrukturen 120 in solcher Weise, daß sie parallel zueinander sind und es ist eine Anzahl von Wortleitungsstrukturen 120 an jeder aktiven Zone 115 angeordnet. Es werden Source- und Drainzonen (nicht gezeigt), eine erste Zwischenebenen-Isolierschicht 130, Kontaktflecken 140a und 140b, eine zweite Zwischenebenen-Isolierschicht 170, Ätzstoppschichten 175 und Speicherknotenpunktkontaktflecken 185 in den aktiven Zonen 115 auf beiden Seiten der Wortleitungsstrukturen 120 mit Hilfe des Verfahrens ausgebildet, welches bei der ersten Ausführungsform veranschaulicht ist.
  • Es wird eine Formoxidschicht auf den Speicherknotenpunktkontaktpfropfen 185 und den Ätzstoppschichten 175 bis zu einer vorbestimmten Dicke ausgebildet. Wie oben beschrieben ist, wird die Formoxidschicht zum Bestimmen der Höhe der Speicherknotenpunktelektroden bis zu einer Höhe ausgebildet, die größer ist als die gewünschte Höhe der Speicherknotenpunktelektroden, und zwar um eine vorbestimmte Höhe. Der Abschnitt der Formoxidschicht wird geätzt, um die Speicherknotenpunktkontaktpfropfen 185 freizulegen, wodurch dann die Formoxidschichtmuster 195 gebildet werden. Bei den vorliegenden Ausführungsformen sind die Formoxidschichtmuster 195 so angeordnet, daß sie parallel zu den Wortleitungsstrukturen 120 verlaufen, während sie jedoch die Drainzonen der aktiven Zonen 115 überlappen. Darüber hinaus können die Formoxidschichtmuster 195 in vorbestimmten Intervallen, beispielsweise gemäß einer Teilung oder gemäß zwei Teilungen, ausgebildet werden. Die Formoxidschichtmuster 195 von 6A sind in Zwei-Teilungsintervallen angeordnet. Hierbei bedeuten die Formoxidschichtmuster 195 in Zwei-Teilungsintervallen, daß zwei Speicherknotenpunktkontaktpfropfen 185 zwischen zwei benachbarten Formoxidschichtmustern 195 gelegen sind, und die Formoxidschichtmuster 195 in einem Ein-Teilungsintervall bedeutet, daß ein Speicherknotenpunktkontaktpfropfen 185 zwischen zwei benachbarten Formoxidschichtmustern 195 gelegen ist.
  • Gemäß den 6B und 7B wird eine leitende Schicht für die Speicherknotenpunktelektroden, beispielsweise eine dotierte Polysiliziumschicht, auf den Ätzstoppschichten 175 niedergeschlagen, auf welchen die Formoxidschichtmuster 195 ausgebildet sind, wie dies bei der ersten Ausführungsform gezeigt ist. Die Polysiliziumschicht wird anisotrop geätzt, um leitende Abstandshalter (nicht gezeigt) aus Polysilizium an beiden Wänden der Formoxidschichtmuster 195 auszubilden. Es wird eine isolierende Schicht auf der resultierenden Struktur niedergeschlagen und anisotrop geätzt, um isolierende Abstandshalter (nicht gezeigt) an den Seitenwänden der leitenden Abstandshalter auszubilden. Durch wiederholtes Ausbilden von leitenden Abstandshaltern und isolierenden Abstandshaltern werden die Zwischenräume zwischen den Formoxidschichtmustern 195 ausgefüllt. Hierbei kontaktieren die leitenden Abstandshalter die Speicherknotenpunktkontaktpfropfen 185 und die letzten Abstandshalter bestehen aus isolierenden Abstandshaltern. Die letzten Abstandshalter werden an den Ätzstoppschichten 175 zwischen den Speicherknotenpunktkontaktpfropfen 185 ausgebildet und die letzten Abstandshalter können eine relativ größere Leitungsbreite oder Leitungsweite als die anderen isolierenden Abstandshalter aufweisen. Bei den vorliegenden Ausführungsformen wird jeder der Abstandshalter zwischen den Formoxidschichtmustern 195 ausgefüllt, indem die leitenden Abstandshalter viermal und indem die isolierenden Abstandshalter viermal ausgebildet werden; es können jedoch die Breiten oder Weiten und auch die Zahl der leitenden Abstandshalter und der isolierenden Abstandshalter gesteuert werden.
  • Die oberen Oberflächen der Formoxidschichtmuster 195, der leitenden Abstandshalter und die isolierenden Abstandshalter werden chemisch-mechanisch poliert, um leitende Leitungsmuster 261 und isolierende Leitungsmuster 271 und 275 zwischen den Formoxidschichtmustern 196 auszubilden. Hierbei bezeichnet das Bezugszeichen 196 die Formoxidschichtmuster mit den planierten oberen Oberflächen. Die leitenden Leitungsmuster 261, die aus den leitenden Abstandshaltern mit den planierten oberen Oberflächen bestehen, kontaktieren die Speicherknotenpunktkontaktpfropfen 185. Die isolierenden Leitungsmuster 271 an den Speicherknotenpunktkontaktpfropfen 185, die aus den isolierenden Abstandshaltern 220 mit den planierten oberen Oberflächen bestehen, isolieren die leitenden Leitungsmuster 261. Zusätzlich isolieren die isolierenden Leitungsmuster 275, die auf den Ätzstoppschichten 175 ausgebildet sind, die leitenden Leitungsmuster 261 und trennen die leitenden Leitungsmuster 261 in einer Richtung parallel zu den Wortleitungsstrukturen 120 um eine Teilung, das heißt eine Zelleneinheit. Bei der vorliegenden Erfindung kontaktieren vier Leitungsmuster 261 jeden der Speicherknotenpunktkontaktpfropfen 185.
  • Um gemäß 6C die Speicherknotenpunktelektroden in jeder Zelle festzulegen, werden Nuten 235 ausgebildet, indem Abschnitte der Formoxidschichtmuster 196 in ein Muster gebracht werden, ebenso die leitenden Leitungsmuster 261 und die isolierenden Leitungsmuster 271 und 275. Hierbei werden die Nuten 235 so ausgebildet, daß sie die Bitleitungsstrukturen 165 überlappen. Demzufolge trennen die Nuten 235 und die isolierenden Abstandshalter 275 die leitenden Leitungsmuster 261 in Einheiten der Einheitszelle.
  • Gemäß den 6D und 8 wird eine isolierende Schicht für die Abstützvorrichtungen niedergeschlagen, um die Nuten 235 in ausreichender Weise zu füllen, und es wird die isolierende Schicht bis auf eine Höhe geätzt, die kleiner ist als die Höhe der leitenden Leitungsmuster 261, um die Abstützvorrichtungen 245 zu bilden. Bei einigen Ausführungsformen wird die isolierende Schicht, die in die Nuten 235 eingefüllt wird, aus einer isolierenden Schicht mit einer Ätzselektivität gebildet, die von den Ätzselektivitäten der Formoxidschichtmuster 196 und der isolierenden Leitungsmuster 271 und 275 verschieden ist. Da die Abstützvorrichtungen 245 kreuzend durch die leitenden Leitungsmuster 261 verlaufen, trennen die Abstützvorrichtungen 245 die leitenden Leitungsmuster 261 entsprechend der Zelle. Darüber hinaus verhindern die Abstützvorrichtungen 245, daß die leitenden Leitungsmuster 261 sich zu den benachbarten leitenden Leitungsmustern 261 hin biegen oder auf diese fallen. Zusätzlich sind die Abstützvorrichtungen 245 bis zu einer Höhe ausgebildet, die kleiner ist als die Höhe der leitenden Leitungsmuster 261, um die Speicherknotenpunktelektrodenkapazität zu sichern.
  • Danach werden die Formoxidschichtmuster 196 und die isolierenden Leitungsmuster 271 und 275 mit Hilfe eines herkömmlichen Feuchtätzverfahrens entfernt. Da hierbei die Formoxidschichtmuster 196 und die isolierenden Leitungsmuster 271 und 275 eine Ätzselektivität besitzen, die verschieden ist von den Ätzselektivitäten der Ätzstoppschichten 175 und der Abstützvorrichtungen 245, werden die Formoxidschichtmuster 196 und die isolierenden Leitungsmuster 271 und 275 selektiv entfernt. Auf diese Weise werden die Speicherknotenpunktelektroden 280 vervollständigt.
  • Die Wirkungen der zweiten Ausführungsformen sind die gleichen wie diejenigen der ersten Ausführungsformen.
  • Die 10A bis 10C zeigen Schnittansichten von Stufen bei der Herstellung einer Halbleiterspeichervorrichtung (keine Ausführungsform der vorliegenden Erfindung). Die Beschreibung der Elemente, welche die gleichen sind wie bei den ersten und zweiten Ausführungsformen, wird nicht wiederholt und es sind die gleichen Bezugszeichen den gleichen Elementen zugeordnet wie bei den ersten und den zweiten Ausführungsformen. Darüber hinaus enthalten die vorliegenden Ausführungsformen ein Verfahren zum Ausbilden von Speicherknotenpunktelektroden, wobei die Prozesse bis hin zur Ausbildung der Formoxidschichtmuster die gleichen sind wie die Prozesse der ersten Ausführungsformen, so daß die Beschreibung mit den nachfolgenden Prozessen beginnt.
  • Um auf 10A einzugehen, so wird eine erste leitende Schicht 310 für die Speicherknotenpunktelektroden auf den Ätzstoppschichten 175 ausgebildet, auf denen die Formoxidschichtmuster 190 ausgebildet sind. Danach wird eine isolierende Schicht 320 auf der ersten leitenden Schicht 310 niedergeschlagen.
  • Die erste leitende Schicht 310 und die isolierende Schicht 320 werden anisotrop geätzt, um erste leitende Abstandshalter 311 und isolierende Abstandshalter 321 auszubilden, wie in 10B gezeigt ist. Es wird eine zweite leitende Schicht 330 für die Speicherknotenpunktelektroden auf der resultierenden Struktur niedergeschlagen. Hierbei kontaktieren die ersten leitenden Abstandshalter 311 die Speicherknotenpunktkontaktpfropfen 185.
  • Als nächstes wird die zweite leitende Schicht 330 anisotrop geätzt und es werden zweite leitende Abstandshalter (nicht gezeigt) an den Seitenwänden der isolierenden Abstandshalter 321 ausgebildet. Dabei kontaktieren die zweiten leitenden Abstandshalter die Speicherknotenpunktkontaktpfropfen 185, während sie die Seitenwände der ersten leitenden Abstandshalter 311 kontaktieren. Wie in 10C gezeigt ist, wird die Oberfläche der resultierenden Struktur chemisch-mechanisch poliert, um erste leitende Leitungsmuster 312 zu bilden, die aus den ersten leitenden Abstandshaltern 311 und den zweiten leitenden Leitungsmustern 332 gebildet sind, welche aus den zweiten leitenden Abstandshaltern gebildet sind. Hierbei werden die ersten leitenden Leitungsmuster 312 in eine L-Gestalt geformt und Abschnitte der zweiten leitenden Leitungsmuster 332 kontaktieren die unteren Abschnitte der ersten leitenden Leitungsmuster 312. Danach werden die isolierenden Abstandshalter 321 und die Formoxidschichtmuster 190 mit Hilfe eines herkömmlichen Feuchtätzverfahrens entfernt. Demzufolge werden Speicherknotenpunktelektroden 300 aus den ersten und zweiten leitenden Leitungsmustern 312 und 332 gebildet.
  • Hierbei werden die Speicherknotenpunktelektroden 300 aus zwei leitenden Leitungsmustern gebildet; jedoch können die Breiten oder Weiten und die Zahlen der leitenden Leitungsmuster variieren.
  • Darüber hinaus wird die Formoxidschicht so ausgebildet, daß sie parallel zu den Bitleitungsstrukturen verläuft; jedoch kann die Formoxidschicht so ausgebildet werden, daß sie parallel zu den Wortleitungsstrukturen verläuft, wie dies bei den zweiten Ausführungsformen gezeigt ist.
  • Dritte Ausführungsformen
  • Die 12A und 12B sind Schnittansichten entlang der Schnittlinien C-C' der 11A bzw. 11B.
  • Die Beschreibung der Elemente, welche die gleichen sind wie bei den ersten und zweiten Ausführungsformen, wird nicht wiederholt und es sind gleiche Bezugszeichen für die gleichen Elemente der ersten und zweiten Ausführungsformen zugeordnet. Darüber hinaus sind bei den vorliegenden Ausführungsformen die Prozesse bis hin zu der Ausbildung der Speicherknotenpunktkontaktpfropfen die gleichen wie die Prozesse bei den ersten und zweiten Ausführungsformen und die Beschreibung beginnt daher mit den nachfolgenden Prozessen.
  • Gemäß den 11A und 12A wird eine Formoxidschicht auf den Speicherknotenpunktkontaktpfropfen 185 und den Ätzstoppschichten 175 bis zu einer vorbestimmten Dicke ausgebildet. Dabei kann die Formoxidschicht zum Bestimmen der Höhe der Speicherknotenpunktelektroden bis zu der gewünschten Höhe der Speicherknotenpunktelektroden ausgebildet werden. Danach werden Abschnitte der Formoxidschicht trocken geätzt, um eine Vielzahl von Formoxidschichtmustern 400 zu bilden. Hierbei werden die Formoxidschichtmuster 400 beispielsweise in Intervallen von einer Teilung ausgebildet, werden jedoch in der Gestalt von Wellen in einer Draufsicht hergestellt. Mit anderen Worten sind Rippenabschnitte X1 der Formoxidschichtmuster 400 zwischen den Speicherknotenpunktkontaktpfropfen 185 und den Talabschnitten X2 der Formoxidschichtmuster 400 an den Drainzonen gelegen, die den ersten Kontaktpfropfen 140a entsprechen, oder an einer Isolationsschicht 110 entsprechend den Drainzonen. Wenn die Rippenabschnitte X1 der wellenförmig gestalteten Formoxidschichtmuster 400 angeschlossen werden, werden geradlinige Leitungen ausgebildet. Darüber hinaus verlaufen bei einigen Ausführungsformen die geradlinigen Leitungen parallel zu den Bitleitungsstrukturen 165.
  • Wie in den 11B und 12B gezeigt ist, wird eine leitende Schicht 410 für die Speicherknotenpunktelektroden, beispielsweise eine dotierte Polysiliziumschicht, auf den Ätzstoppschichten 175 niedergeschlagen, auf denen die wellenförmig gestalteten Formoxidschichtmuster 400 ausgebildet sind, und es wird eine Pufferisolierschicht 420 auf der leitenden Schicht 410 für die Speicherknotenpunktelektroden niedergeschlagen. Danach wird ein chemisch-mechanischer Poliervorgang durchgeführt, um die Formoxidschichtmuster 400 freizulegen. Damit verbleibt die leitende Schicht 410 für die Speicherknotenpunktelektroden in einer Zone zurück, die durch die Formoxidschichtmuster 400 definiert ist. Hierbei besitzen die Seitenwände der verbleibenden leitenden Schicht 410 für die Speicherknotenpunktelektroden die gleiche Wellengestalt wie die Formoxidschichtmuster 400.
  • Als nächstes werden, wie in den 11C und 13 gezeigt ist, Nuten 430 ausgebildet, indem Abschnitte der Formoxidschichtmuster 400 trocken geätzt werden, ebenso Abschnitte der leitenden Schicht 410 für die Speicherknotenpunktelektroden und der isolierenden Schicht 420, um die Speicherknotenpunktelektroden um eine Zelle zu trennen. Hierbei werden die Nuten 430 zwischen den Wortleitungsstrukturen 120 ausgebildet, an welchen die Drainzonen (nicht gezeigt) ausgebildet sind, wobei sie senkrecht zu der Erstreckungsrichtung der Formoxidschichtmuster 400 verlaufen, das heißt in der Richtung der Bitleitungsstrukturen. Es ist zu bevorzugen, daß die Nuten 430 durch die Talabschnitte X2 der Formoxidschichtmuster 400 hindurch verlaufen.
  • Danach wird, wie in 11D und 14 gezeigt ist, eine isolierende Schicht für die Abstützvorrichtungen niedergeschlagen, um die Nuten 430 in ausreichender Weise zu füllen. Hierbei kann die isolierende Schicht für die Abstützvorrichtungen aus dem gleichen Material wie die Ätzstoppschichten 175 ausgebildet werden, beispielsweise als Siliziumnitridschicht. Die isolierende Schicht wird feucht oder trocken geätzt, und zwar bis auf eine vorbestimmte Dicke, so daß die isolierende Schicht, die in den Nuten 430 verbleibt, und zwar in einer Höhe kleiner als die Höhe der leitenden Schicht 410 für die Speicherknotenpunktelektroden oder die Formoxidschichtmuster 400. Demzufolge werden die Abstützvorrichtungen 440 ausgebildet.
  • Die Formoxidschichtmuster 400 und die isolierende Schicht 420 werden mit Hilfe eines herkömmlichen Feuchtätzverfahrens entfernt, um Speicherknotenpunktelektroden 425 zubilden. Da hierbei die Ätzstoppschichten 175 auf der resultierenden Struktur auf dem Halbleitersubstrat 100 ausgebildet sind und da die Ätzselektivität der Abstützvorrichtungen 440 verschieden ist von den Ätzselektivitäten der Formoxidschichtmuster 400 und der isolierenden Schicht 420, werden lediglich die Formoxidschichtmuster 400 und die isolierende Schicht 420 selektiv entfernt. Es werden somit die Speicherknotenpunktelektroden 425 in Einheiten von jeder Zelle festgelegt. Mit anderen Worten werden die Speicherknotenpunktelektroden 425 in Einheiten von jeder Zelle durch die Abstützvorrichtungen 440 in einer Richtung parallel zu den Wortleitungen getrennt. Darüber hinaus werden die Abstützvorrichtungen 440 in spezifischen Intervallen ausgebildet und stützen somit die Speicherknotenpunktelektroden 425 ab, die in wellenförmig gestaltete Leitungsmuster ausgebildet werden. Daher werden die schmalen und hohen Speicherknotenpunktelektroden 425 daran gehindert, zu den benachbarten Speicherknotenpunktelektroden 425 hinzufallen.
  • Gemäß den vorliegenden Ausführungsformen ist der Flächenbereich der Speicherknotenpunktelektroden 425, da die Speicherknotenpunktelektroden 425 in einer Wellengestalt ausgebildet sind, vergrößert. Zusätzlich wird der Flächenbereich der Speicherknotenpunktelektroden 425 weiter erhöht, da sich die Speicherknotenpunktelektroden 425 zu den Drainzonen oder den Zonen entsprechend den Drainzonen hin erstrecken.
  • Da ferner die Abstützvorrichtungen 440 so ausgebildet sind, daß sie die Speicherknotenpunktelektroden 425 in Einheiten von jeder Zelle trennen, ist die Neigung der Speicherknotenpunktelektroden 425 reduziert bzw. wird verhindert, daß sie sich zu benachbarten Speicherknotenpunktelektroden 425 hin biegen oder zu diesen hin fallen.
  • Hierbei können die Formoxidschichtmuster durch Ändern der Intervalle der Welle, wie in 15 dargestellt ist, ausgebildet werden.
  • Gemäß 15 werden die Formoxidschichtmuster 450 in der Gestalt von Wellen in einer Draufsicht ausgebildet. Hierbei werden Dachabschnitte X3 und Talabschnitte X4 so ausgebildet, daß sie zwischen den Speicherknotenpunktkontaktpfropfen 185 gelegen sind. In diesem Fall sind die Linien, die durch Verbinden der Dachabschnitte X3 gebildet werden, und die Linien, die durch Verbinden der Talabschnitte X4 gebildet werden, zueinander um einen vorbestimmten Abstand parallel, der weiter ist als die Breite oder Weite der aktiven Zonen.
  • Wenn die Wellengestalt der Formoxidschichtmuster 450 geändert wird, wird die gleiche Wirkung erzielt.
  • Darüber hinaus können die Formoxidschichtmuster 500, wie in 16 gezeigt ist, in Intervallen von zwei Teilungen angeordnet werden. Mit anderen Worten sind die Formoxidschichtmuster 500 in Intervallen von zwei Teilungen angeordnet, wie bei der ersten Ausführungsform gezeigt ist, wobei sie in der Gestalt von Wellen in Draufsicht ausgebildet sind. Beispielsweise können bei den Formoxidschichtmustern 500 Dachabschnitte X1 zwischen den Speicherknotenpunktkontaktpfropfen 185 gelegen sein, und die Talabschnitte X2 können auf den Drainzonen gelegen sein, das heißt den ersten Kontaktzonen, oder auf einer isolierenden Schicht 110 entsprechend den Drainzonen. Wenn die Formoxidschichtmuster 500 in Intervallen mit zwei Teilungen ausgebildet werden, wird die gleiche Wirkung erzielt.
  • Zusätzlich können die Speicherknotenpunktelektroden 425 mit Hilfe des Verfahrens gemäß den 10A bis 10A ausgebildet werden.
  • Vierte Ausführungsformen
  • Die 17A und 17B zeigen Draufsichten von Stufen bei der Herstellung einer Halbleiterspeichervorrichtung gemäß vierten Ausführungsformen der vorliegenden Erfindung. Die Prozesse, die bis hin zur Ausbildung der Ätzstoppschichten 175 ausgeführt werden, sind die gleichen wie die Prozesse der ersten und zweiten Ausführungsformen, so daß die Beschreibung mit den nachfolgenden Prozessen beginnt.
  • Gemäß 17A werden Formoxidschichtmuster 600 in der Gestalt von Wellen in einer Draufsicht auf den Ätzstoppschichten 175 ausgebildet. Hierbei können die Formoxidschichtmuster 600 beispielsweise in Intervallen von einer Teilung ausgebildet werden. Mit anderen Worten verlaufen die Linien, die durch Verbinden der Dachabschnitte X5 oder der Talabschnitte X6 der Formoxidschichtmuster 600 gebildet werden, im wesentlichen parallel zu den Wortleitungsstrukturen 120. Darüber hinaus werden die Formoxidschichtmuster 600 so ausgebildet, um jeden der Speicherknotenpunktkontaktpfropfen 185 zwischen den benachbarten Formoxidschichtmustern 600 auf den gleichen Linien oder Leitungen freizulegen. Die Formoxidschichtmuster 600 werden auf Zonen ohne die Speicherknotenpunktkontaktpfropfen ausgebildet, das heißt auf den Drainzonen und auf einer Isolierschicht 110 entsprechend den Drainzonen.
  • Es werden eine Vielzahl von leitenden Leitungsmustern 610 und isolierenden Leitungsmustern 620 abwechselnd zwischen den Formoxidschichtmustern 600 ausgebildet. Hierbei werden eine Vielzahl von leitenden Leitungsmustern 610 und isolierenden Leitungsmustern 620 in Wellen ausgebildet, und zwar entsprechend den wellenförmig gestalteten Formoxidschichtmustern 600. In diesem Fall werden die leitenden Leitungsmuster 610 und die isolierenden Leitungsmuster 620 mit Hilfe der oben beschriebenen Verfahren hergestellt.
  • Wie in 17B gezeigt ist, werden Abschnitte der Formoxidschichtmuster 600, der leitenden Leitungsmuster 610 und der isolierenden Leitungsmuster 620 geätzt, um Nuten 630 auszubilden. Die Nuten 630 werden auf Zonen ausgebildet, welche die Bitleitungsstrukturen 165 überlappen, um dadurch die leitenden Leitungsmuster 610 in Einheiten von jeder Zelle zu trennen. Hierbei sind die leitenden Leitungsmuster 610 in Einheiten von jeder Zelle definiert, und zwar durch die Nuten 630 und die Formoxidschichtmuster 600, und es werden die leitenden Leitungsmuster 610 in Wellen ausgebildet, wobei eine Kontaktierung mit den Speicherknotenpunktkontaktpfropfen 185 erfolgt.
  • Danach werden Abstützvorrichtungen (nicht gezeigt) in den Nuten 630 mit Hilfe des oben beschriebenen Verfahrens ausgebildet. Die Formoxidschichtmuster 600 und die isolierenden Leitungsmuster 620 werden geätzt, um Speicherknotenpunktelektroden 625 zu bilden.
  • Wenn die Formoxidschichtmuster 600 so ausgebildet werden, daß sie parallel zu den Wortleitungsstrukturen 120 verlaufen, kann dieselbe Wirkung erzielt werden.
  • Wie in 18 gezeigt ist, kann dieselbe Wirkung dadurch erzielt werden, indem die Formoxidschichtmuster 700 in Wellen in Intervallen gemäß zwei Teilungen ausgebildet werden.
  • Wie oben beschrieben ist, werden gemäß den Ausführungsformen nach der vorliegenden Erfindung Speicherknotenpunktelektroden in einer Vielzahl von Leitungsmustertypen mit einer feinen Leitungsbreite oder -weite hergestellt. Somit kann der Flächenbereich der Speicherknotenpunktelektroden zunehmen. Zusätzlich werden Abstützvorrichtungen, die an einer isolierenden Schicht ausgebildet sind, so hergestellt, daß sie senkrecht zu der Erstreckungsrichtung der Leitungsmuster der Speicherknotenpunktelektroden verlaufen. Daher trennen die Abstützvorrichtungen die Speicherknotenpunktelektroden in Einheiten von jeder Zelle und die Abstützvorrichtungen stützen die Speicherknotenpunktelektroden ab, wodurch verhindert wird, daß sie Speicherknotenpunktelektroden auf die benachbarten Speicherknotenpunktelektroden fallen oder sich zu diesen hin biegen, wobei dieser Vorgang zumindest reduziert wird.
  • Ferner können die Zonen für die Ausbildung der Speicherknotenpunktelektroden erhöht werden, so daß der Flächenbereich der Speicherknotenpunktelektroden erhöht werden kann.

Claims (20)

  1. Halbleiterspeichervorrichtung, mit: einem Halbleitersubstrat (100), in welchem Transistoren ausgebildet sind, einer Zwischenebenen-Isolierschicht (150, 170) auf dem Halbleitersubstrat; Speicherknotenpunkt-Kontaktpfropfen (185) in der Zwischenebenen-Isolierschicht (150, 170); und Speicherknotenpunktelektroden (250; 280; 425; 625), welche die Speicherknotenpunkt-Kontaktpfropfen (185) kontaktieren; wobei die Speicherknotenpunktelektroden (250) aus jeweils einer Vielzahl von parallelen leitenden Leitungsmustern (200, 201; 261; 410; 610) gebildet sind, die in vorbestimmten Intervallen getrennt sind und eine vorbestimmte Höhe aufweisen und sich entlang einer ersten Richtung in Aufsicht auf das Halbleitersubstrat (100) erstrecken; und die Halbleiterspeichervorrichtung ferner Abstützvorrichtungen (240; 245; 440) aufweist, die zwischen den Speicherknotenpunktelektroden (250) eingefügt und dazwischen befestigt sind, wobei sich die Abstützvorrichtungen längs einer zweiten Richtung senkrecht zu der Erstreckungsrichtung der leitenden Leitungsmuster (200, 201; 261; 410; 610) der Speicherknotenpunktelektroden (250; 280; 425; 625) erstrecken.
  2. Halbleiterspeichervorrichtung nach Anspruch 1, bei der die leitenden Leitungsmuster in Aufsicht in geraden Linien ausgebildet sind.
  3. Halbleiterspeichervorrichtung nach Anspruch 1, bei der die leitenden Leitungsmuster in Aufsicht in der Gestalt von Wellen ausgebildet sind.
  4. Halbleiterspeichervorrichtung nach Anspruch 2, bei der die Abstützvorrichtungen (200; 245; 440) eine Höhe aufweisen, die kleiner ist als die Höhe der Leitungsmuster.
  5. Halbleiterspeichervorrichtung nach Anspruch 2, bei der die Abstützvorrichtungen (200; 245; 440) aus isolierenden Schichten gebildet sind.
  6. Halbleiterspeichervorrichtung nach Anspruch 1, bei der Ätzstoppvorrichtungen (175) auf der Zwischenebenen-Isolierschicht (170) ausgebildet sind und bei der sich die Speicherknotenpunkt-Kontaktpfropfen zu den Oberflächen von jeder Ätzstoppvorrichtung (175) hin erstrecken.
  7. Halbleiterspeichervorrichtung nach Anspruch 1, bei der das Halbleitersubstrat (100) eine Vielzahl von aktiven Zonen enthält, ferner eine Vielzahl an Wortleitungsstrukturen (120) über die aktiven Zonen verlaufen, in den aktiven Zonen Source- und Drainzonen auf beiden Seiten der Wortleitungsstrukturen (120) ausgebildet sind und bei der eine Vielzahl von Bitleitungsstrukturen, welche die Wortleitungsstrukturen kreuzen, elektrisch an die Drainzonen angeschlossen sind und die Abstandshalter zwischen den aktiven Zonen passieren.
  8. Verfahren zur Herstellung einer Halbleiterspeichervorrichtung nach Anspruch 1, mit den folgenden Schritten: Herstellen eines Halbleitersubstrats (100); Ausbilden einer Zwischenebenen-Isolierschicht (150, 170) auf dem Halbleitersubstrat; Ausbilden einer Vielzahl an Speicherknotenpunkt-Kontaktpfropfen (185) in der Zwischenebenen-Isolierschicht (170) in spezifischen Intervallen, um die Speicherknotenpunkt-Kontaktpfropfen (185) freizulegen; Ausbilden von Formoxidschichtmustern (190; 195; 196; 600) auf der Zwischenebenen-Isolierschicht (150, 170); Auffüllen der Räume zwischen den Formoxidschichtmustern (190; 195; 196; 600) durch abwechselndes Ausbilden von leitenden Leitungsmustern (200, 201; 261; 610) und isolierenden Leitungsmustern (220, 221; 271; 620) an Seitenwänden der Formoxidschichtmuster (190; 195; 196; 600), so dass diese der Gestalt der Formoxidschichtmuster (190; 195; 196; 600) folgen und die leitenden Leitungsmuster (200; 201; 261; 610) sich entlang einer ersten Richtung in Aufsicht auf das Halbleitersubstrat erstrecken; Ausbilden von Nuten (230) senkrecht zu den Formoxidschichtmustern durch Ätzen von Abschnitten der Formoxidschichtmuster, der leitenden Leitungsmuster (200, 201; 261; 610) und der isolierenden Leitungsmuster (220, 221; 271; 620); Ausbilden von Abstützvorrichtungen (240; 245) in den Nuten (230; 235; 630); und Ausbilden von Speicherknotenpunktelektroden (250; 280; 625) durch selektives Entfernen der Formoxidschichtmuster und der isolierenden Leitungsmuster.
  9. Verfahren zur Herstellung einer Halbleiterspeichervorrichtung nach Anspruch 8, bei dem die Formoxidschichtmuster (190; 195; 196; 600) so ausgebildet werden, dass jeder der Speicherknotenpunkt-Kontaktpfropfen zwischen benachbarten Formoxidschichtmustern (190; 195; 196; 600) liegt.
  10. Verfahren zur Herstellung einer Halbleiterspeichervorrichtung nach Anspruch 8, bei dem die Formoxidschichtmuster (195; 196) so ausgebildet werden, dass zwei Speicherknotenpunkt-Kontaktpfropfen (185) zwischen benachbarten Formoxidschichtmustern (195; 196) liegen.
  11. Verfahren zur Herstellung einer Halbleiterspeichervorrichtung nach Anspruch 8, wonach die Formoxidschichtmuster in geraden Linien in Aufsicht ausgebildet werden.
  12. Verfahren zur Herstellung einer Halbleiterspeichervorrichtung nach Anspruch 8, bei dem die Formoxidschichtmuster in Draufsicht in der Gestalt von Wellen ausgebildet werden, um die leitenden Leitungsmuster in Aufsicht wellenförmig auszubilden.
  13. Verfahren zur Herstellung einer Halbleiterspeichervorrichtung nach Anspruch 8, wonach das Auffüllen der Räume zwischen den Formoxidschichtmustern unter Verwendung der leitenden Leitungsmuster und der isolierenden Leitungsmuster die folgenden Schritte umfasst: Ausbilden von leitenden Abstandshaltern an den Seitenwänden der Formoxidschichtmuster; Ausbilden von isolierenden Abstandshaltern an den Seitenwänden der leitenden Abstandshalter; Wiederholen des Schrittes gemäß der Ausbildung der leitenden Abstandshalter und der Ausbildung der isolierenden Abstandshalter wenigstens einmal; und chemisch-mechanisches Polieren der Formoxidschichtmuster, der leitenden Abstandshalter und der isolierenden Abstandshalter, um leitende Leitungsmuster und isolierende Leitungsmuster auszubilden.
  14. Verfahren zur Herstellung einer Halbleiterspeichervorrichtung nach Anspruch 13, wonach die leitenden Abstandshalter so ausgebildet werden, dass sie die Speicherknotenpunkt-Kontaktpfropfen kontaktieren.
  15. Verfahren zur Herstellung einer Halbleiterspeichervorrichtung nach Anspruch 13, wonach isolierende Abstandshalter zuletzt ausgebildet werden, wenn der Schritt der Ausbildung der leitenden Abstandshalter und der isolierenden Abstandshalter wiederholt wird.
  16. Verfahren zur Herstellung einer Halbleiterspeichervorrichtung nach Anspruch 8, wonach das Ausfüllen der Räume zwischen den Formoxidschichtmustern unter Verwendung der leitenden Leitungsmuster und der isolierenden Leitungsmuster folgende Schritte umfasst: Niederschlagen einer ersten leitenden Schicht auf der Zwischenebenen-Isolierschicht und den Formoxidschichtmustern; Ausbilden einer isolierenden Schicht auf der ersten leitenden Schicht; Ausbilden von ersten leitenden Abstandshaltern und von isolierenden Abstandshaltern durch anisotropes Ätzen der isolierenden Schicht und der ersten leitenden Schicht; Ausbilden von zweiten leitenden Abstandshaltern an den Seitenwänden der isolierenden Abstandshalter; und chemisch-mechanisches Polieren der Formoxidschichtmuster, der ersten leitenden Abstandshalter, der isolierenden Abstandshalter und der zweiten leitenden Abstandshalter.
  17. Verfahren zur Herstellung einer Halbleiterspeichervorrichtung nach Anspruch 8, bei dem die Ausbildung der Abstützvorrichtungen die folgenden Schritte umfasst: Niederschlagen einer isolierenden Schicht, um die Nuten in ausreichender Weise zu füllen; und Ätzen der isolierenden Schicht, so dass die isolierende Schicht in den Nuten zurück bleibt.
  18. Verfahren zur Herstellung einer Halbleiterspeichervorrichtung nach Anspruch 17, bei dem die isolierende Schicht durch ein Feuchtätzverfahren geätzt wird.
  19. Verfahren zur Herstellung einer Halbleiterspeichervorrichtung nach Anspruch 17, wonach die isolierende Schicht in solcher Weise geätzt wird, dass sie eine Höhe besitzt, die kleiner ist als die Höhe der leitenden Leitungsmuster.
  20. Verfahren zur Herstellung einer Halbleiterspeichervorrichtung nach Anspruch 17, bei dem die isolierende Schicht, welche die Abstützvorrichtungen bildet, eine Ätzselektivität besitzt, die von der Ätzselektivität der Formoxidschichtmuster und der isolierenden Leitungsmuster verschieden ist.
DE10327945A 2002-06-27 2003-06-20 Halbleiterspeichervorrichtungen und Verfahren zur Herstellung derselben unter Verwendung von Seitenwandabstandshaltern Expired - Fee Related DE10327945B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2002-0036414A KR100434506B1 (ko) 2002-06-27 2002-06-27 반도체 메모리 소자 및 그 제조방법
KR02/36414 2002-06-27
KR02/37059 2002-06-28
KR10-2002-0037059A KR100480602B1 (ko) 2002-06-28 2002-06-28 반도체 메모리 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
DE10327945A1 DE10327945A1 (de) 2004-01-15
DE10327945B4 true DE10327945B4 (de) 2010-09-02

Family

ID=27667605

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10327945A Expired - Fee Related DE10327945B4 (de) 2002-06-27 2003-06-20 Halbleiterspeichervorrichtungen und Verfahren zur Herstellung derselben unter Verwendung von Seitenwandabstandshaltern

Country Status (5)

Country Link
US (1) US6914286B2 (de)
JP (1) JP4794118B2 (de)
CN (1) CN100358145C (de)
DE (1) DE10327945B4 (de)
GB (1) GB2392311B (de)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100505667B1 (ko) * 2003-01-16 2005-08-03 삼성전자주식회사 스토리지 전극과 접촉하기 위해 비트 라인 방향으로확장된 콘택체를 포함하는 반도체 소자 제조 방법
KR20040078828A (ko) * 2003-03-05 2004-09-13 주식회사 하이닉스반도체 반도체소자의 캐패시터 형성방법
US7459362B2 (en) * 2005-06-27 2008-12-02 Micron Technology, Inc. Methods of forming DRAM arrays
KR100660880B1 (ko) * 2005-10-12 2006-12-26 삼성전자주식회사 복수의 스토리지 노드 전극들을 구비하는 반도체 메모리소자의 제조 방법
TW200905803A (en) * 2007-07-17 2009-02-01 Promos Technologies Inc Method of making planar-type bottom electrode for semiconductor device
KR100979243B1 (ko) 2008-04-29 2010-08-31 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
KR101469098B1 (ko) * 2008-11-07 2014-12-04 삼성전자주식회사 반도체 메모리 소자의 커패시터 형성방법
JP2010165742A (ja) * 2009-01-13 2010-07-29 Elpida Memory Inc 半導体装置および半導体装置の製造方法
KR20100092221A (ko) * 2009-02-12 2010-08-20 삼성전자주식회사 실린더형 커패시터 하부 전극을 포함하는 반도체 메모리 소자
US8507966B2 (en) 2010-03-02 2013-08-13 Micron Technology, Inc. Semiconductor cells, arrays, devices and systems having a buried conductive line and methods for forming the same
US9608119B2 (en) 2010-03-02 2017-03-28 Micron Technology, Inc. Semiconductor-metal-on-insulator structures, methods of forming such structures, and semiconductor devices including such structures
US9646869B2 (en) 2010-03-02 2017-05-09 Micron Technology, Inc. Semiconductor devices including a diode structure over a conductive strap and methods of forming such semiconductor devices
US8630114B2 (en) * 2011-01-19 2014-01-14 Macronix International Co., Ltd. Memory architecture of 3D NOR array
US8598621B2 (en) 2011-02-11 2013-12-03 Micron Technology, Inc. Memory cells, memory arrays, methods of forming memory cells, and methods of forming a shared doped semiconductor region of a vertically oriented thyristor and a vertically oriented access transistor
US8435859B2 (en) 2011-02-16 2013-05-07 Micron Technology, Inc. Methods of forming electrical contacts
US8952418B2 (en) 2011-03-01 2015-02-10 Micron Technology, Inc. Gated bipolar junction transistors
US8519431B2 (en) 2011-03-08 2013-08-27 Micron Technology, Inc. Thyristors
JP2012204560A (ja) 2011-03-25 2012-10-22 Elpida Memory Inc 半導体装置及びその製造方法
US8518812B2 (en) 2011-05-23 2013-08-27 Micron Technology, Inc. Methods of forming electrical contacts
US8772848B2 (en) 2011-07-26 2014-07-08 Micron Technology, Inc. Circuit structures, memory circuitry, and methods
US9699898B2 (en) * 2013-12-27 2017-07-04 Lg Chem, Ltd. Conductive film and method for manufacturing same
KR102185661B1 (ko) * 2014-02-07 2020-12-02 삼성전자주식회사 비트 라인 구조체 및 스토리지 컨택 플러그를 포함하는 반도체 소자
US9673054B2 (en) 2014-08-18 2017-06-06 Micron Technology, Inc. Array of gated devices and methods of forming an array of gated devices
US9209187B1 (en) 2014-08-18 2015-12-08 Micron Technology, Inc. Methods of forming an array of gated devices
US9224738B1 (en) 2014-08-18 2015-12-29 Micron Technology, Inc. Methods of forming an array of gated devices
KR101748949B1 (ko) * 2015-09-18 2017-06-21 서울대학교산학협력단 반도체 메모리 소자 및 이의 제조 방법
US10559568B1 (en) * 2018-09-10 2020-02-11 Nanya Technology Corporation Method for preparing semiconductor capacitor structure
KR20210103143A (ko) * 2020-02-13 2021-08-23 삼성전자주식회사 반도체 메모리 장치 및 이의 제조 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4203400A1 (de) * 1991-02-08 1992-08-13 Micron Technology Inc Auf einem siliziumsubstrat gebildeter speicherkondensator
US5721154A (en) * 1996-06-18 1998-02-24 Vanguard International Semiconductor Method for fabricating a four fin capacitor structure
US5854105A (en) * 1997-11-05 1998-12-29 Vanguard International Semiconductor Corporation Method for making dynamic random access memory cells having double-crown stacked capacitors with center posts
US5966600A (en) * 1997-11-21 1999-10-12 United Semiconductor Corp. DRAM process with a multilayer stack structure
US6025624A (en) * 1998-06-19 2000-02-15 Micron Technology, Inc. Shared length cell for improved capacitance
US20020047201A1 (en) * 2000-08-25 2002-04-25 Fujitsu Limited Semiconductor device with rare metal electrode
US6380576B1 (en) * 2000-08-31 2002-04-30 Micron Technology, Inc. Selective polysilicon stud growth

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0468566A (ja) 1990-07-09 1992-03-04 Fujitsu Ltd 半導体装置及びその製造方法
US5168073A (en) * 1991-10-31 1992-12-01 Micron Technology, Inc. Method for fabricating storage node capacitor having tungsten and etched tin storage node capacitor plate
JPH0697386A (ja) * 1992-09-17 1994-04-08 Fujitsu Ltd キャパシタの製造方法
US5753419A (en) 1995-09-18 1998-05-19 Texas Instruments Incorporated Increase dram node capacitance by etching rough surface
KR100213209B1 (ko) * 1996-07-29 1999-08-02 윤종용 반도체장치의 제조방법
JP2000049306A (ja) * 1998-07-29 2000-02-18 Hitachi Ltd 半導体装置およびその製造方法
TW519738B (en) * 2001-12-05 2003-02-01 Winbond Electronics Corp Extended type capacitor manufacturing method and device of memory

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4203400A1 (de) * 1991-02-08 1992-08-13 Micron Technology Inc Auf einem siliziumsubstrat gebildeter speicherkondensator
US5721154A (en) * 1996-06-18 1998-02-24 Vanguard International Semiconductor Method for fabricating a four fin capacitor structure
US5854105A (en) * 1997-11-05 1998-12-29 Vanguard International Semiconductor Corporation Method for making dynamic random access memory cells having double-crown stacked capacitors with center posts
US5966600A (en) * 1997-11-21 1999-10-12 United Semiconductor Corp. DRAM process with a multilayer stack structure
US6025624A (en) * 1998-06-19 2000-02-15 Micron Technology, Inc. Shared length cell for improved capacitance
US20020047201A1 (en) * 2000-08-25 2002-04-25 Fujitsu Limited Semiconductor device with rare metal electrode
US6380576B1 (en) * 2000-08-31 2002-04-30 Micron Technology, Inc. Selective polysilicon stud growth

Also Published As

Publication number Publication date
JP4794118B2 (ja) 2011-10-19
GB0314707D0 (en) 2003-07-30
CN1472813A (zh) 2004-02-04
JP2004031950A (ja) 2004-01-29
GB2392311A (en) 2004-02-25
GB2392311B (en) 2005-02-23
US20040000684A1 (en) 2004-01-01
DE10327945A1 (de) 2004-01-15
US6914286B2 (en) 2005-07-05
CN100358145C (zh) 2007-12-26

Similar Documents

Publication Publication Date Title
DE10327945B4 (de) Halbleiterspeichervorrichtungen und Verfahren zur Herstellung derselben unter Verwendung von Seitenwandabstandshaltern
DE102004031385B4 (de) Verfahren zur Herstellung von Stegfeldeffekttransistoren in einer DRAM-Speicherzellenanordnung, Feldeffekttransistoren mit gekrümmtem Kanal und DRAM-Speicherzellenanordnung
DE102004039660B4 (de) Halbleiterspeichervorrichtung und Verfahren zur Herstellung derselben
DE10235986B4 (de) Nichtflüchtige Speichervorrichtung mit einer schwebenden Trap-Speicherzelle und Verfahren zur Herstellung derselben
DE102005055853B4 (de) Auswahltransistor-Feld, Halbleiterspeicherbauelement und Verfahren zum Herstellen eines Auswahltransistor-Feldes
DE102004053095B4 (de) Herstellung von neigungsfreien, gestapelten Kondensatoren
DE102004003315B4 (de) Halbleitervorrichtung mit elektrischem Kontakt und Verfahren zur Herstellung derselben
DE102004002223B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE4424933C2 (de) Verfahren zur Herstellung einer dynamischen Speicherzelle
DE102005047989B4 (de) Halbleiterspeichervorrichtungen mit versetzten aktiven Regionen
DE4430771C2 (de) Verfahren zur Herstellung eines Kondensators für einen dynamischen Direktzugriffspeicher
DE19843979C1 (de) Speicherzellenanordnung mit ferroelektrischem oder dynamischen Speicherzellen und entsprechendes Herstellungsverfahren
DE4201520A1 (de) Verfahren zur herstellung einer dram-anordnung
DE102008008166A1 (de) Kondensatorstruktur eines Halbleiterbauelements und Verfahren zur Herstellung derselben
DE69733055T2 (de) Herstellungsverfahren für DRAM-Stapelkondensator
DE69628708T2 (de) Herstellungsverfahren für einen Stapelkondensator mit wellenförmiger Elektrode
DE102004043858A1 (de) Verfahren zur Herstellung einer Speicherzelle, einer Speicherzellenanordnung und Speicherzellenanordnung
DE10228717B4 (de) Verfahren zum Isolieren aktiver Bereiche von Halbleiterspeicherelementen und zum Isolieren von Elementgebieten eines Halbleiterwafers
WO2000019529A1 (de) Integrierte schaltungsanordnung mit vertikaltransistoren und verfahren zu deren herstellung
DE4210855A1 (de) Speicherelement fuer einen dram und herstellungsverfahren fuer einen dram
DE102005053509A1 (de) Verfahren zur Herstellung eines Halbleiterprodukts und Halbleiterprodukt
DE10223748B4 (de) Verfahren zum Ausbilden einer integrierten Speicherschaltungsanordnung
DE10351030A1 (de) Transistorstruktur, Speicherzelle, DRAM und Verfahren zur Herstellung einer Transistorstruktur in einem Halbleitersubstrat
DE102009016560B4 (de) Integrierte Schaltung mit Kondensator, Chip mit derselben und Verfahren zum Herstellen des Kondensators
DE10348200A1 (de) Halbleitervorrichtung mit einem Kondensator und Verfahren zur Herstellung desselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20120103