DE10115572A1 - Halbleiterprüfsystem mit Fehlerdatenspeicherverdichtung sowie Verfahren zur Speicherung von Fehlerdaten - Google Patents

Abstract

Die vorliegende Erfindung betrifft ein Halbleiterprüfsystem zum Prüfen eines Halbleiterbauteilprüflings (DUT), das in der Lage ist, durch Einsatz einer Verdichtungstechnologie Fehlerdaten in einem eine geringe Speicherkapazität aufweisenden Fehlerdatenspeicher zu speichern, sowie ein Verfahren zur Speicherung von Fehlerdaten unter Einsatz der Verdichtungstechnologie. Das Halbleiterprüfsystem enthält dabei die folgenden Bestandteile: einen Musterspeicher zur Speicherung von Musterdaten für die Erzeugung eines dem Bauteilprüfling zu dessen Prüfung zuzuführenden Prüfmusters, Mittel zur Bewertung eines Ausgangssignals des Bauteilprüflings durch einen Vergleich des Ausgangssignals mit einem SOLL-Signal und durch Erzeugung von Fehlerdaten bei einer Nichtübereinstimmung der Signale, einen Fehlerdatenspeicher zur Speicherung der auf eine Nichtübereinstimmung zwischen dem Ausgangssignal und dem SOLL-Signal zurückgehenden Fehlerdaten und Verdichtungsmittel, die in einer ersten Prüfoperation eine Vielzahl von Adressen des Musterspeichers einer einzigen Adresse des Fehlerdatenspeichers derart zuordnen, daß Fehlerdaten für jede der aus einer Vielzahl von Musterspeicheradressen bestehenden Gruppen mit einem bestimmten Verdichtungsverhältnis jeweils in einer entsprechenden Adresse des Fehlerdatenspeichers gespeichert werden, und die eine zweite Prüfoperation ohne Adressverdichtung zwischen Musterspeicher und Fehlerspeicher allein für eine aus einer Vielzahl von Musterspeicheradressen ...

Description

Die vorliegende Erfindung betrifft ein Halbleiterprüf­ system zum Prüfen von Halbleiterbauteilen, und insbe­ sondere ein Halbleiterprüfsystem, das eine Struktur aufweist und bei dem ein Verfahren zum Einsatz kommt, die bzw. das ein Speichern von Prüfergebnissen in einem Fehlerdatenspeicher in einer solchen Weise ermöglicht, daß sich die Kapazität des Fehlerdatenspeichers ohne Reduzierung der Menge an Prüfergebnisinformationen ver­ ringern läßt.

Beim Prüfen von Halbleiterbauteilen, wie etwa inte­ grierten Schaltungen und hochintegrierten Schaltungen, mit Hilfe eines Halbleiterprüfsystems, etwa eines Prüf­ geräts für integrierte Schaltungen, werden einem zu prüfenden integrierten Schaltungsbauteil von einem Prüfgerät für integrierte Schaltungen an seinen ent­ sprechenden Pins mit einer bestimmten Prüfzeitsteuerung Prüfsignale bzw. Prüfmuster zugeführt. Das Prüfgerät für integrierte Schaltungen empfängt vom integrierten Schaltungsbauteilprüfling in Antwort auf die Prüfsi­ gnale erzeugte Ausgangssignale. Die Ausgangssignale werden mit Hilfe eines Strobe-Signals mit einer be­ stimmten Zeitsteuerung abgetastet bzw. abgefragt und dann mit festgelegten Schwellenspannungen und zudem mit SOLL-Daten verglichen, um festzustellen, ob das inte­ grierte Schaltungsbauteil fehlerfrei arbeitet.

Herkömmlicherweise wird die jeweilige Zeitsteuerung der Prüfsignale und Strobe-Signale relativ zu einer Prüfge­ rätgeschwindigkeit oder einem Prüfgerätzyklus des Halb­ leiterprüfsystems festgelegt. Ein entsprechendes Prüf- system wird gelegentlich als zyklusgestütztes Prüfsy­ stem bezeichnet, wobei die Prüfdaten zur Erzeugung der Prüfsignale und Strobe-Signale für jeden Prüfyzklus Wellenformdaten, Zeitsteuerungsdaten und Vektoren um­ fassen. Zwar läßt sich mit einem zyklusgestützten Prüf­ system im Prüfsystem eine Speicherkapazitätseinsparung erzielen; die Wiedergabe der Prüfdaten und die Zuord­ nung der Prüfdaten zu den Prüfpins sind jedoch kompli­ ziert, was den Einsatz komplexer Hard- und Software er­ forderlich macht.

Ein anderer Prüfsystemtyp wird als ereignisgestütztes Prüfsystem bezeichnet. Hierbei werden die gewünschten Prüf- und Strobe-Signale mit Hilfe von aus einem Ereig­ nisspeicher stammenden Ereignisdaten direkt für die einzelnen Pins erzeugt. In einem ereignisgestützten Prüfsystem wird auf das Auftreten von Ereignissen Bezug genommen, bei denen es sich um jedwede Veränderung im Logikzustand der zur Prüfung eines Halbleiterbauteil­ prüflings heranzuziehenden Signale handelt. Diese Ver­ änderungen betreffen beispielsweise auf das Ansteigen bzw. Abfallen von Prüfsignalflanken oder die Zeitsteue­ rungsflanken von Strobe-Signalen. Zwar wird bei einem ereignisgestützten Prüfsystem unter Umständen eine grö­ ßere Datenspeicherkapazität benötigt; die Datenwieder­ gabe und -verarbeitung sind hier jedoch erheblich ein­ facher als im zyklusgestützten Prüfsystem. Das ereig­ nisgestützte Prüfsystem ist daher das für die Zukunft besser geeignete Prüfsystem, da es eine Einzelpinstruk­ tur bietet, die eine beliebige Zuordnung und unabhän­ gige Operation der einzelnen Pins erlaubt.

Die vorliegende Erfindung kann in vorteilhafter Weise beim ereignisgestützten Prüfsystem verwirklicht werden und wird im folgenden auch hauptsächlich unter Bezug­ nahme auf das ereignisgestützte Prüfsystem beschrieben. Allerdings ist die vorliegende Erfindung natürlich nicht auf den Einsatz bei ereignisgestützten Prüfgerä­ ten beschränkt; vielmehr ist die Grundidee der Erfin­ dung durchaus auf alle beliebigen Arten von Halbleiter­ prüfsystemen anwendbar.

Fig. 1 zeigt ein Schemadiagramm zur Darstellung des grundlegenden Aufbaus eines Halbleiterprüfsystems. Der grundlegende Aufbau des zyklusgestützten und des er­ wähnten ereignisgestützten Prüfsystems ist dabei iden­ tisch. Das in Fig. 1 gezeigte Prüfsystem umfaßt einen Hauptrechner 12, einen Musterspeicher 13, eine Ereig­ nis-Steuereinheit (bzw. einen Wellenformatierer) 14, eine Pin-Elektronik 15, einen Fehlerdatenspeicher (DFM) 16, einen Adreßgenerator 17 und einen Musterkomparator 18. Das in Fig. 1 gezeigte Halbleiterprüfsystem dient zur Bewertung eines mit der Pin-Elektronik 15 verbun­ denen Halbleiterbauteilprüflings (DUT) 19, bei dem es sich üblicherweise um eine integrierte Speicherschal­ tung, etwa einen Direktzugriffsspeicher (RAM) oder einen Flash-Speicher, oder eine integrierte Logikschal­ tung, beispielsweise einen Mikroprozessor oder einen digitalen Signalprozessor, bzw. eine integrierte Sy­ stemschaltung, beispielsweise einen Systemchip, han­ delt.

Als Hauptrechner 12 dient beispielsweise ein mit einem UNIX-Betriebssystem ausgestatteter Arbeitsplatz. Der Hauptrechner 12 fungiert als Benutzerschnittstelle, die es einem Benutzer ermöglicht, die Befehle für die Start- und Endoperationen der Prüfung einzugeben, Prüf­ programme und verschiedene Prüfbedingungen zu laden oder Prüfergebnisanalysen durchzuführen. Der Hauptrech­ ner 12 ist über den eine Schnittstelle bildenden (nicht dargestellten) Systembus mit einem Hardware-Prüfsystem verbunden.

Der Musterspeicher 13 speichert Musterdaten, beispiels­ weise Ereigniszeitsteuerungsdaten und Ereignistypdaten, für die Erzeugung der Prüfsignale (Prüfmuster) und der Strobe-Signale, während im Fehlerdatenspeicher (DFM) 16 vom Musterkomparator 18 gelieferte Prüfergebnisse, etwa Fehlerdaten des Bauteilprüflings 19, gespeichert wer­ den. Der Adreßgenerator 17 liefert während der Prüfope­ ration Adreßdaten für den Zugriff auf den Musterspei­ cher 13 und den Fehlerdatenspeicher (DFM) 16.

Die Ereignissteuereinheit 14 empfängt die Musterdaten vom Musterspeicher 13 und erzeugt Prüfsignale und Strobe-Signale auf der Grundlage der durch die Muster­ daten reproduzierten Ereignisse. Die so erzeugten Prüf- und Strobe-Signale werden dem Bauteilprüfling 19 über die Pin-Elektronik 15 zugeführt. Im wesentlichen be­ steht die Pin-Elektronik 15 aus einer größeren Anzahl von Baueinheiten, die jeweils eine Pin-Ansteuerung und einen analogen Komparator sowie Umschalter enthalten und der Herstellung von Eingabe- und Ausgabebeziehungen zum Bauteilprüfling DUT 19 dienen.

Ein durch das Prüfmuster ausgelöstes Antwortsignal vom Bauteilprüfling 19 wird durch einen in der Pin-Elektro­ nik 15 vorgesehenen analogen Komparator unter Berück­ sichtigung festgelegter Schwellenspannungsniveaus in ein Logiksignal umgewandelt. Das sich ergebende (die Bauteilprüflings-Ausgangsdaten bildende) Logiksignal wird durch den Musterkomparator 18 mit den von der Er­ eignissteuereinheit 14 gelieferten SOLL-Ausgangsdaten verglichen. Wird eine Nichtübereinstimmung zwischen den Bauteilprüflings-Ausgangsdaten und den SOLL-Ausgangsda­ ten entdeckt, so wird für die entsprechende Adresse des Musterspeichers 14 im Fehlerdatenspeicher (DFM) 16 eine Fehlerangabe gespeichert. Die Fehlerdaten (bzw. Feh­ lerangaben) können dabei durch den tatsächlichen Wert des Bauteilausgangspins am Abtast-Punkt oder aber auch nur durch ein einziges Bit, das "Prüfung bestanden" bzw. "versagt" anzeigt, gebildet werden.

Prüf- und Entwicklungsingenieure nutzen die Fehlerdaten im Fehlerdatenspeicher DFM 16 zur Analyse der Fehler­ freiheit des Bauteildesigns sowie der Bauteilfunktio­ nen. Üblicherweise entspricht die Kapazität des Fehler­ datenspeichers 16 dabei derjenigen des Musterspeichers 13. Der Zugriff auf den Musterspeicher 13 und den Fehlerdatenspeicher 16 erfolgt während der Bauteilprü­ fungsphase mit Hilfe derselben vom Adreßgenerator 17 gelieferten Adreßdaten. Während der auf die Bauteilprü­ fung folgenden Fehleranalyse liefert somit eine Fehler­ datenabfrage im Fehlerdatenspeicher 16 den Speicher­ platz derjeniger Musterdaten (für das Prüfsignal) im Musterspeicher 13, die den Fehler im Bauteilprüflings- Ausgangssignal hervorgerufen haben.

In Fig. 2 ist ein derartiges 1 : 1-Verhältnis zwischen dem Musterspeicher 13 und dem Fehlerdatenspeicher (DFM) 16 dargestellt. Wenn nun also beispielsweise ein Fehler am "Speicherplatz 2" im Fehlerdatenspeicher DFM 16 ent­ deckt wird, so weist dies darauf hin, daß das "Muster 2" im Musterspeicher den Fehler auslöst. Die Speicher­ plätze des Musterspeichers 13 und des Fehlerdatenspei­ chers weisen also eine 1 : 1-Beziehung auf. Ein derarti­ ges gemäß dem Stand der Technik aufgebautes System ist allerdings kostspielig, weil hier der Fehlerdatenspei­ cher dieselbe Kapazität aufweisen muß wie der Muster­ speicher.

Ein Beispiel für eine herkömmliche Lösung dieses Pro­ blems läßt sich dem Schemadiagramm gemäß Fig. 3 entneh­ men. Bei diesem Beispiel verwendet das Prüfsystem einen Fehlerdatenspeicher (DFM), dessen Kapazität viel gerin­ ger ist als die des Musterspeichers. Übersteigt die Prüfmusterlänge die Kapazität des Fehlerdatenspeichers, so muß das vom Musterspeicher kommende Prüfmuster der­ art in eine Vielzahl kleinerer Blöcke unterteilt wer­ den, daß jeder Prüfmusterblock eine Größe aufweist, die entweder der Fehlerdatenspeicherkapazität entspricht oder darunter liegt. Bei der Darstellung in Fig. 3 weist der Fehlerdatenspeicher eine Kapazität von N Speicher­ plätzen (Adressen) auf, so daß hier mehrere Prüfmuster­ blöcke voneinander getrennt generiert werden müssen, die jeweils den N Speicherplätzen des Musterspeichers entsprechen.

Dabei wird im einzelnen bei einer ersten Durchführung des Prüfprogramms das Prüfmuster mit Hilfe der Prüfmu­ sterspeicherplätze 1 bis N erzeugt, während der Fehler­ datenspeicher die Prüfergebnisse in seinen Speicher­ plätzen 1-N sammelt. Falls im Fehlerdatenspeicher ein Fehler entdeckt wird, läßt sich eine Fehleranalyse durchführen. Tritt kein Fehler auf, so wird die Prüfung mit dem nächsten Prüfmusterblock fortgesetzt, der eben­ falls N Speicherplätzen entspricht. Bei der zweiten Durchführung des Prüfprogramms wird dementsprechend nun das Prüfmuster der Speicherplätze von N+1 bis 2N er­ zeugt, während der Fehlerdatenspeicher wiederum die Prüfergebnisse in den Speicherplätzen 1 bis N spei­ chert. Auf diese Weise wird bei jedem Prüfprogramm­ durchlauf jedem von N Speicherplätzen des Musterspei­ chers jeweils eine Fehlerdatenspeicheradresse zugeord­ net. Es ist offensichtlich, daß diese herkömmliche Lö­ sung insofern einen Nachteil aufweist, als sich hier die zur Prüfung von Halbleiterbauteilen benötigte Zeit verlängert, und dies insbesondere, wenn auch noch eine Fehlerspeicheranalyse vorgenommen werden muß.

Der vorliegenden Erfindung liegt daher die Aufgabe zu­ grunde, ein Halbleiterprüfsystem zu beschreiben, das Mittel zur Speicherung von Fehlerinformationen über den Halbleiterbauteilprüfling in einem Fehlerdatenspeicher (DFM) umfaßt, dessen Speicherkapazität wesentlich ge­ ringer ist als die eines Musterspeichers.

Eine weitere Aufgabe der vorliegenden Erfindung ist es, ein Halbleiterprüfsystem zu beschreiben, das in der Lage ist, in einer ersten Prüfoperation Fehlerdaten über einen Halbleiterbauteilprüfling mit einem festge­ legten Verdichtungsverhältnis zu speichern, sodann eine Fehlerdatensuche durchzuführen und die zweite Prüfope­ ration ohne Verdichtung nur für einen bestimmten Be­ reich des Prüfmusters vorzunehmen, der den in der er­ sten Prüfoperation im Fehlerdatenspeicher entdeckten Fehlerdaten entspricht.

Zudem ist es eine Aufgabe der vorliegenden Erfindung, ein Halbleiterprüfsystem anzugeben, das es ermöglicht, Fehlerdaten über einen Halbleiterbauteilprüfling mit einem festgelegten Verdichtungsverhältnis unter Bezug­ nahme auf eine Anzahl von mit Hilfe der Prüfmuster aus dem Musterspeicher erzeugten Ereignissen zu speichern.

Schließlich liegt der Erfindung auch die Aufgabe zu­ grunde, ein Halbleiterprüfsystem anzugeben, das es er­ möglicht, Fehlerdaten über einen Halbleiterbauteilprüf­ ling mit einem festgelegten Verdichtungsverhältnis un­ ter Bezugnahme auf eine zeitliche Länge des mit Hilfe der Musterdaten aus dem Musterspeicher erzeugten Prüf­ musters zu speichern.

Die vorliegende Erfindung betrifft ein Halbleiterprüf­ system, das eine Struktur aufweist und bei dem ein Ver­ fahren zum Einsatz kommt, die bzw. das bei der Prüfung eines Halbleiterbauteilprüflings (DUT) eine Fehlerda­ tenspeicherverdichtung für die Erfassung von Fehlerda­ ten im Fehlerdatenspeicher (DFM) ermöglicht, indem ein Prüfsignal einem Bauteilprüfling zugeführt und ein Aus­ gangssignal des Bauteilprüflings gemäß der Zeitsteue­ rung eines Strobe-Signals bewertet wird. Stimmen die Ausgangsdaten des Bauteilprüflings nicht mit den SOLL- Daten überein, so werden Fehlerdaten im Fehlerdaten­ speicher gespeichert. Durch Einsatz eines neuartigen Verdichtungsverfahrens läßt sich dabei ein Fehlerdaten­ speicher verwenden, dessen Umfang sehr viel geringer ist als die Kapazität des Musterspeichers, in dem die zur Erzeugung der Prüfsignale dienenden Musterdaten ge­ speichert sind.

Das erfindungsgemäße Halbleiterprüfsystem enthält einen Musterspeicher zur Speicherung von Musterdaten für die Erzeugung eines dem Bauteilprüfling zu dessen Prüfung zuzuführenden Prüfmusters, Mittel zur Bewertung eines Ausgangssignals des Bauteilprüflings durch einen Ver­ gleich des Ausgangssignals mit einem SOLL-Signal und durch Erzeugung von Fehlerdaten bei einer Nichtüberein­ stimmung der Signale, einen Fehlerdatenspeicher zur Speicherung der auf eine Nichtübereinstimmung zwischen dem Ausgangssignal und dem SOLL-Signal zurückgehenden Fehlerdaten und Verdichtungsmittel, die in einer ersten Prüfoperation eine Vielzahl von Adressen des Muster­ speichers einer einzigen Adresse des Fehlerda­ tenspeichers derart zuordnen, daß Fehlerdaten für jede der aus einer Vielzahl von Musterspeicheradressen be­ stehenden Gruppen mit einem bestimmten Verdichtungsver­ hältnis jeweils in einer entsprechenden Adresse des Fehlerdatenspeichers gespeichert werden, und die eine zweite Prüfoperation ohne Adreßverdichtung zwischen Mu­ sterspeicher und Fehlerspeicher allein für eine aus ei­ ner Vielzahl von Musterspeicheradressen bestehenden Gruppe durchführen, für die im Fehlerspeicher Fehlerda­ ten ermittelt wurden.

Gemäß einem Aspekt der vorliegenden Erfindung wird das Verdichtungsverhältnis zwischen dem Musterspeicher und dem Fehlerdatenspeicher durch die Anzahl der mit Hilfe der Musterdaten aus dem Musterspeicher erzeugten Ereig­ nisse und eine Fehlerdatenspeicheradresse bestimmt. Da­ bei werden Mittel vorgesehen, die die Anzahl der durch das Prüfsystem erzeugten Ereignisse zählen, während im selben Zeitraum Fehlerdaten akkumuliert werden. Er­ reicht die Anzahl der Ereignisse einen durch das Ver­ dichtungsverhältnis vorgegebenen Wert, so werden die akkumulierten Fehlerdaten an den Fehlerdatenspeicher übertragen und an einem festgelegten Speicherplatz ge­ speichert.

Gemäß einem anderen Aspekt der vorliegenden Erfindung wird das Verdichtungsverhältnis zwischen dem Muster­ speicher und dem Fehlerdatenspeicher durch die zeitli­ che Länge eines mit Hilfe der Musterdaten aus dem Mu­ sterspeicher erzeugten Prüfmusters und einer Fehlerda­ tenspeicheradresse bestimmt. Dabei werden Mittel vorge­ sehen, die die zeitliche Länge des auf der Grundlage von Musterdaten aus dem Musterspeicher erzeugten Prüf­ musters messen, während für den gleichen Zeitraum Fehlerdaten akkumuliert werden. Erreicht die zeitliche Länge des Prüfmusters einen durch das Verdichtungsver­ hältnis vorgegebenen Wert, so werden wiederum die akku­ mulierten Fehlerdaten an den Fehlerdatenspeicher über­ tragen und an einem festgelegten Speicherplatz abge­ speichert.

Das erfindungsgemäße Halbleiterprüfsystem ermöglicht durch Einsatz des Verdichtungsverfahrens eine Erfassung von Fehlerinformationen über einen Bauteilprüfling in einem Fehlerdatenspeicher (DFM) geringer Kapazität. Ge­ mäß einem Aspekt der Erfindung werden die Fehlerdaten im Fehlerdatenspeicher dabei mit Hilfe eines Ereignis- Verdichtungsverfahrens erfaßt, wobei eine festgelegte Anzahl von mit Hilfe der Musterdaten aus dem Muster­ speicher erzeugten Ereignissen einer einzigen Adresse des Fehlerdatenspeichers zugewiesen wird. Gemäß einem anderen Aspekt werden die Fehlerdaten im Fehlerdaten­ speicher durch Einsatz eines Zeit-Verdichtungsverfah­ rens erfaßt, wobei eine festgelegte zeitliche Länge des mit Hilfe der Musterdaten aus dem Musterspeicher er­ zeugten Prüfmusters einer einzigen Adresse des Fehler­ datenspeichers zugewiesen wird. Wird nun im Verdich­ tungsmodus ein Fehler entdeckt, so wird eine zweite Prüfoperation für den entsprechenden Prüfmusterbereich, d. h. entweder in der entsprechenden Anzahl von Prüfmu­ sterereignissen oder dem entsprechenden Prüfmuster- Zeitabschnitt, durchgeführt, ohne daß hierbei eine Ver­ dichtung erfolgt, d. h. mit einem Verdichtungsverhältnis von "1", wodurch das Prüfsystem die Fehlerdaten in ei­ nem 1 : 1-Verhältnis zu einem Prüfsignal erfassen kann.

Im folgenden wird die vorliegende Erfindung unter Be­ zugnahme auf die beigefügte Zeichnung näher erläutert.

In der Zeichnung zeigen

Fig. 1 ein schematisches Blockschaltbild des grundlegenden Aufbaus eines mit einem Mu­ sterspeicher und einem Fehlerdatenspei­ cher ausgestatteten Halbleiterprüfsy­ stems;

Fig. 2 ein Schemadiagramm zur Darstellung eines Verhältnisses zwischen dem Musterspeicher und dem Fehlerdatenspeicher beim Stand der Technik;

Fig. 3 ein Schemadiagramm zur Darstellung eines Beispiels für die Operation des Muster­ speichers und des Fehlerdatenspeichers gemäß dem Stand der Technik bei Verwen­ dung eines Fehlerdatenspeichers mit redu­ zierter Speicherkapazität;

Fig. 4A ein Schemadiagramm zur Darstellung eines Beispiels für die Beziehung zwischen dem Musterspeicher und dem Fehlerdatenspei­ cher während der ersten Prüfoperation des Prüfsystems bei einem ersten erfindungs­ gemäßen Ausführungsbeispiel, bei dem ein Ereignis-Verdichtungsverfahren zum Ein­ satz kommt;

Fig. 4B ein Schemadiagramm zur Darstellung eines Beispiels für die Beziehung zwischen dem Musterspeicher und dem Fehlerdatenspei­ cher während der zweiten Prüfoperation des Prüfsystems beim ersten erfindungsge­ mäßen Ausführungsbeispiel, bei dem ein Ereignis-Verdichtungsverfahren zum Ein­ satz kommt;

Fig. 5 ein schematisches Blockschaltbild eines Beispiels für den Aufbau eines erfin­ dungsgemäßen Halbleiterprüfsystems zum Erfassen von Fehlerdaten in einem eine geringe Speicherkapazität aufweisenden Fehlerdatenspeicher;

Fig. 6 ein Blockschaltbild eines Beispiels für den Aufbau der Fehlerdatenspeicher-Steu­ erlogik und der Ereignis-Synchronisier­ vorrichtung des im Blockschaltbild gemäß Fig. 5 gezeigten erfindungsgemäßen Halb­ leiterprüfsystems;

Fig. 7A ein Schemadiagramm zur Darstellung eines Beispiels für die Beziehung zwischen dem Musterspeicher und dem Fehlerdatenspei­ cher während der ersten Prüfoperation des Prüfsystems bei einem zweiten erfindungs­ gemäßen Ausführungsbeispiel, bei dem ein Zeit-Verdichtungsverfahren zum Einsatz kommt;

Fig. 7B ein Schemadiagramm zur Darstellung eines Beispiels für die Beziehung zwischen dem Musterspeicher und dem Fehlerdatenspei­ cher während der zweiten Prüfoperation des Prüfsystems bei einem zweiten erfin­ dungsgemäßen Ausführungsbeispiel, bei dem ein Zeit-Verdichtungsverfahren zum Ein­ satz kommt;

Fig. 8 ein Blockschaltbild zur Darstellung eines Beispiels für den Aufbau der Fehlerdaten­ speicher-Steuerlogik und der Ereignis- Synchronisiervorrichtung beim zweiten Ausführungsbeispiel des erfindungsgemäßen Halbleiterprüfsystems; und

Fig. 9 ein Blockschaltbild zur Darstellung eines Beispiels für den Aufbau der Fehlerdaten­ speicher-Steuerlogik und der Ereignis- Synchronisiervorrichtung, die sowohl eine Ereignisverdichtungsfunktion gemäß dem ersten Ausführungsbeispiel als auch eine Zeitverdichtungsfunktion gemäß dem zwei­ ten Ausführungsbeispiel bieten und beim erfindungsgemäßen Halbleiterprüfsystem zum Einsatz kommen.

Im folgenden werden die bevorzugten Ausführungsbei­ spiele näher erläutert. Die Schemadiagramme gemäß der Fig. 4A und 4B zeigen das erste erfindungsgemäße Ausfüh­ rungsbeispiel, das sich auf ein Ereignis-Verdichtungs­ verfahren bezieht. Fig. 4A läßt sich dabei ein Beispiel für das Verhältnis zwischen dem Musterspeicher und dem Fehlerdatenspeicher (DFM) bei der ersten Prüfoperation entnehmen, während Fig. 4B die Beziehung zwischen dem Musterspeicher und dem Fehlerdatenspeicher bei der zweiten vom Prüfsystem durchgeführten Prüfoperation wiedergibt.

Gemäß dem ersten Ausführungsbeispiel erfolgt die Daten­ verdichtung unter Bezugnahme auf die Anzahl von durch das Prüfsystem erzeugten Ereignissen (Prüfmusterflanken), wobei die Ereignisse auf der Grundlage von Musterdaten aus dem Musterspeicher er­ zeugt werden. Bei dem in Fig. 4A gezeigten Beispiel wer­ den in der ersten Prüfoperation Fehlerinformationen, die jeweils einhundert (100) Ereignissen entsprechen, in einem einzigen Speicherplatz des Fehlerdatenspei­ chers akkumuliert, so daß bei diesem Beispiel das Ver­ dichtungsverhältnis "100" beträgt. In der zweiten, in Fig. 4B gezeigten Prüfoperation wird nur jeweils ein aus 100 Ereignissen bestehende Bereich, für den im Fehler­ datenspeicher während der ersten Prüfoperation ein Feh­ ler entdeckt wurde, erneut untersucht, ohne daß hierbei eine Verdichtung erfolgt.

Im einzelnen wird dabei, wie sich Fig. 4A entnehmen läßt, ein Speicherplatz (bzw. eine Adresse) "1" des Fehlerdatenspeichers Fehlerdaten zugeordnet, die wäh­ rend der Ereignisse 1 bis 99 entdeckt werden, während Fehlerdaten, die den Ereignissen 100 bis 199 entspre­ chen, einen Speicherplatz "2" im Fehlerdatenspeicher und den Ereignissen 200 bis 299 ein Speicherplatz "3" im Fehlerdatenspeicher zugeordnet wird usw. Auf diese Weise werden alle Fehler, die bei den einzelnen 100 Er­ eignisse umfassenden Gruppen jeweils auftreten, in ei­ nem Fehlerdatenspeicher als ein Fehler gespeichert. Da das Verdichtungsverhältnis bei dem dargestellten Bei­ spiel 100 beträgt, läßt sich hier als Fehlerdatenspei­ cher ein Speicher verwenden, dessen Umfang 100 mal ge­ ringer als der des Musterspeichers.

Bei diesem Beispiel wird nun davon ausgegangen, daß in der ersten Prüfoperation ein Fehler im Speicherplatz "2" des Fehlerdatenspeichers entdeckt wird. Da die Fehlerdaten im Fehlerdatenspeicher nur anzeigen, daß hier ein Fehler im Bereich der Ereignisse 100 bis 199 aufgetreten ist, ist zu diesem Zeitpunkt nicht bekannt, welches spezielle Ereignis den Fehler hervorruft. Um die genaue Beziehung zwischen dem Fehler und dem den Fehler hervorrufenden Ereignis zu bestimmen, wird nun die zweite Prüfoperation für die Ereignisse 100 bis 199 durchgeführt, wobei keine Verdichtung erfolgt, d. h. das Verdichtungsverhältnis zwischen dem Musterspeicher und dem Fehlerdatenspeicher beträgt dabei "1". Somit wird den 100 Ereignissen vom Ereignis 100 bis zum Ereignis 199 in einem 1 : 1-Verhältnis jeweils einer der Speicher­ plätze 1 bis 100 des Fehlerdatenspeichers zugeordnet, wie sich dies Fig. 4B entnehmen läßt, wodurch sich nun ermitteln läßt, welches bestimmte Ereignis einem Fehler entspricht.

Fig. 5 zeigt ein Beispiel für eine Struktur im in Fig. 1 gezeigten Halbleiterprüfsystem, die der Erzielung der beschriebenen Funktion dient. Bei diesem Beispiel weist das Halbleiterprüfsystem zwischen der Ereignis­ steuereinheit 13 und dem Fehlerdatenspeicher 16 eine Ereignis-Synchronisiervorrichtung 23 und eine Fehlerda­ tenspeicher-Steuerlogik (DFM-Steuerlogik) 25 auf. Die Ereignis-Synchronisiervorrichtung 23 steuert die Gesam­ toperation zur Speicherung der Fehlerdaten im Fehlerda­ tenspeicher und ermittelt dabei die Anzahl der von der Ereignissteuereinheit 13 empfangenen Ereignisse. Die Fehlerdatenspeicher-Steuerlogik 25 steuert den Zugriff auf den Fehlerdatenspeicher 16 auf der Grundlage der ermittelten Ereigniszahl und eines festgelegten Ver­ dichtungsverhältnisses, wobei sie durch die Ereignis- Synchronisiervorrichtung 23 gesteuert wird.

Fig. 6 zeigt ein detaillierteres Beispiel für den Aufbau der beim ersten erfindungsgemäßen Ausführungsbeispiel eingesetzten Fehlerdatenspeicher-Steuerlogik 25. Die Ereignis-Synchronisiervorrichtung 23 empfängt das durch die Ereignissteuereinheit 13 erzeugte Ereignis und steuert die Fehlerdatenspeicher-Steuerlogik 25. Die Er­ eignis-Synchronisiervorrichtung 23 empfängt zudem Ver­ gleichsergebnisse, etwa in Form von Fehlerdaten, vom (in Fig. 1 gezeigten) Musterkomparator 18. Bei diesem Beispiel umfaßt die Fehlerdatenspeicher-Steuerlogik 25 Fehlerakkumulatoren (FAs) 31 und 32, einen Multiplexer MUX 34, eine Fehlerdatenspeicher-Steuereinheit (DFM- Steuereinheit) 35, einen Rückzähler 36 und ein CR-Regi­ ster (Verdichtungsverhältnis-Register) 38. Bei diesem Beispiel werden zwei Fehlerakkumulatoren (FAs) 31 und 32 verwendet, die die über die Ereignis-Synchronisier­ vorrichtung 23 vom Musterkomparator zugeführten Fehler­ daten abwechselnd (in einem Setzvorgang) speichern. Die Fehlerdatenspeicher-Steuerlogik 25 steuert den Zugriff auf den Fehlerdatenspeicher 16 in einer Weise, daß wahlweise entweder die im Fehlerakkumulator FA 31 oder die im Fehlerakkumulator FA 32 akkumulierten Fehlerda­ ten im Fehlerdatenspeicher DFM 16 gespeichert werden, sobald die gezählte Ereigniszahl den durch das Verdich­ tungsverhältnis im CR-Register 38 festgelegten Wert er­ reicht.

Bei der Anordnung gemäß Fig. 6 gibt das CR-Register 38 dem Rückzähler 36 ein Verdichtungsverhältnis an, wobei es sich beispielsweise, wie beim Beispiel gemäß Fig. 4A, um "100" handelt. Das Verdichtungsverhältnis "100" wird in den Rückzähler 36 durch einen Ladebefehl von der Er­ eignis-Synchronisiervorrichtung 23 geladen, wobei der vorab eingestellte Wert "100" sodann bei jedem durch die Ereignis-Synchronisiervorrichtung 23 zugeführten Ereignis um eins zurückgezählt wird. Erreicht der vom Rückzähler 36 gezählte Wert null, d. h. wurden 100 Er­ eignisse von der in den Fig. 1 bzw. 5 dargestellten Er­ eignissteuereinheit 13 generiert, so sendet die Ereig­ nis-Synchronisiervorrichtung 23 ein Steuersignal an die Fehlerdatenspeicher-Steuereinheit 35, wodurch die Adreßdaten für den Fehlerdatenspeicher um eins erhöht werden. Gleichzeitig werden durch den Multiplexer 34 entweder die Fehlerdaten im Fehlerakkumulator FA 31 oder im Fehlerakkumulator FA 32 an der festgelegten Adresse im Fehlerdatenspeicher DFM 16 gespeichert.

Bei diesem Beispiel werden zwei Fehlerakkumulatoren (FA) 31 und 32 verwendet, um eine korrekte Fehlerda­ tenerfassung während der Übertragung der akkumulierten Fehlerdaten an den Fehlerdatenspeicher zu gewährlei­ sten. In Fällen, in denen sich eine solche Operation allerdings durch einen einzigen Akkumulator zufrieden­ stellend ausführen läßt, reicht natürlich ein einziger Akkumulator aus. Werden, wie beschrieben, zwei Fehler­ akkumulatoren (FA) eingesetzt, so liefert die Ereignis- Synchronisiervorrichtung 23 ein Auswahlsignal an den Multiplexer 34, das festlegt, welcher der Fehlerakkumu­ latoren FA die Daten an den Fehlerdatenspeicher DFM 16 übertragen soll. Der ausgewählt Fehlerakkumulator FA löscht sodann seinen Inhalt (Rücksetzvorgang), während der andere Fehlerakkumulator FA die Fehlerdaten für eine weitere 100 Ereignisse umfassende Gruppe akkumu­ liert (Setzvorgang). Durch Wiederholung dieses Ablaufs erhält man Fehlerdaten mit einem festgelegten Verdich­ tungsverhältnis, etwa "100" beim Beispiel gemäß Fig. 4A.

Wird im Fehlerdatenspeicher DFM 16 bei einer Gruppe aus 100 Ereignissen, beispielsweise bei der Darstellung ge­ mäß Fig. 4A bei der zweiten, 100 Ereignisse umfassenden Gruppe, nach der ersten Prüfoperation ein Fehler ent­ deckt, so wird nur für diese zweite, 100 Ereignisse um­ fassende Gruppe eine zweite Prüfoperation ohne Verdich­ tung, d. h. mit einem Verdichtungsverhältnis "1", durch­ geführt, wie sich dies Fig. 4B entnehmen läßt. Dabei liefert in der zweiten Prüfoperation das CR-Register 38 ein Verdichtungsverhältnis "1" an den Rückzähler 36, wodurch bei jeder Ereigniserzeugung die Adreßdaten für den Fehlerdatenspeicher 16 erhöht und Fehlerdaten an den Fehlerdatenspeicher übertragen werden. Somit werden die Fehlerdaten an den Adressen des Fehlerdatenspei­ chers in einem 1 : 1-Verhältnis zu den durch das Prüfsy­ stem erzeugten Ereignissen abgespeichert.

Das beschriebene Ereignis-Verdichtungsverfahren läßt sich bei Daten-Pins (Prüfgerätpins oder Prüfkanälen) effektiv einsetzen, denen alle dieselbe Anzahl an Er­ eignissen zugeführt wird. Wie aus dem Stand der Technik bereits bekannt ist, umfaßt ein Halbleiterprüfsystem zum Prüfen eines eine große Anzahl von Bauteilpins auf­ weisenden Halbleiterbauteils eine große Anzahl, d. h. beispielsweise mehrere hundert, Datenpins (Prüfgerätpins bzw. Prüfkanälen). Dabei weist jeder Pin eine Anordnung gemäß der Darstellung in Fig. 1 auf, so daß jeder Datenpin ein Prüfmuster an den entsprechenden Bauteilpin liefern kann. Da die den einzelnen Bauteil­ pins zuzuführenden Prüfmuster nicht immer identisch sind, kann sich die Anzahl der Ereignisse bei den ein­ zelnen Datenpins unterscheiden. In einem solchen Fall können bei dem beschriebenen Ereignis-Verdichtungsver­ fahren Fehler bei der Datenerfassung im Fehlerdaten­ speicher auftreten.

Das zweite erfindungsgemäße Ausführungsbeispiel dient daher zur Lösung dieses beim Ereignis-Verdichtungsver­ fahren gemäß dem ersten Ausführungsbeispiel auftreten­ den Problems. Das zweite Ausführungsbeispiel betrifft ein Zeit-Verdichtungsverfahren, wobei ein Prüfmuster in eine Vielzahl von Gruppen unterteilt wird, die jeweils dieselbe festgelegte zeitliche Länge aufweisen. Bei Da­ tenpins stellt die Prüfzeit einen gemeinsamen Parameter dar, d. h. unabhängig von der Anzahl der jedem Datenpin zugeführten Ereignisse starten und stoppen alle der gleichen Gruppe angehörenden Datenpins zur selben Zeit. Daher werden in einer ersten Prüfoperation bei dem er­ findungsgemäßen Zeit-Verdichtungsverfahren Fehlerdaten während eines festgelegten Zeitabschnitts des Prüfmu­ sters jeweils einem einzigen Speicherplatz im Fehlerda­ tenspeicher zugeordnet. Daraufhin wird in der zweiten Prüfoperation allein der Prüfmuster-Zeitabschnitt, bei dem eine Speicherung von Fehlerdaten im Fehlerdaten­ speicher aufgetreten ist, erneut geprüft, ohne daß da­ bei in der zweiten Prüfoperation eine Verdichtung vor­ genommen wird.

Ein entsprechendes Beispiel läßt sich den Fig. 7A und 7B entnehmen, die den Fig. 4A und 4B ähneln. In den Fig. 7A und 7B wird anstelle der Ereigniszahl ein Prüfmuster mit einer bestimmten zeitlichen Länge in eine Vielzahl von Gruppen unterteilt, die dann jeweils dieselbe zeit­ liche Länge aufweisen. So wird etwa das vom Musterspei­ cher kommende Prüfmuster gemäß Fig. 7A in mehrere Prüf­ muster unterteilt, die jeweils eine Musterzeitlänge von 100 Millisekunden (ms) aufweisen. Jedes 100 ms umfas­ sende Prüfmuster wird dabei einem einzigen Speicher­ platz (d. h. einer Adresse) im Fehlerdatenspeicher zuge­ ordnet.

In der ersten Prüfoperation werden dementsprechend Fehlerdaten für 100 ms des Prüfmusters im zugehörigen Speicherplatz (Adresse) des Fehlerdatenspeichers DFM 16 gespeichert. So werden beispielsweise die während des Prüfmusterzeitabschnitts 0-99 ms ermittelten Fehler­ daten im Speicherplatz "0" gespeichert, die während des Zeitabschnitts 100-199 ms des Prüfmusters entdeckten Fehlerdaten im Speicherplatz "1", die während des Zeit­ abschnitts 200-299 ms des Prüfmusters ermittelten Fehlerdaten im Speicherplatz "2" usw. Durch Wiederho­ lung dieses Ablaufs werden in der ersten Prüfoperation Fehlerdaten im Fehlerdatenspeicher für die gesamte Mu­ sterlänge abgespeichert.

Werden nun in irgendwelchen Speicherplätzen des Fehler­ datenspeichers Fehlerdaten entdeckt, so wird in der zweiten Prüfoperation nur der Prüfmusterzeitabschnitt, für den Fehlerdaten vorhanden sind, erneut eingesetzt, ohne daß hierbei eine Verdichtung erfolgt. Fig. 7B zeigt dabei das Verhältnis zwischen dem Prüfmuster-Zeitab­ schnitt und den Adressen des Fehlerdatenspeichers. Bei diesem Beispiel wird jeweils eine Adresse des Fehlerda­ tenspeichers einer Musterlänge von 1 ms zugeordnet, d. h. es erfolgt keine Verdichtung bzw. das Verdich­ tungsverhältnis beträgt "1". Somit läßt sich hier durch Untersuchung der in der zweiten Prüfoperation gewon­ nenen Fehlerdaten eine präzisere Fehleranalyse durch­ führen.

Fig. 8 zeigt ein detaillierteres Beispiel für den Aufbau der Fehlerdatenspeicher-Steuerlogik 2527 die im zweiten Ausführungsbeispiel der Erfindung zum Einsatz kommt.

Die Anordnung gemäß Fig. 8 entspricht dabei fast voll­ ständig derjenigen gemäß Fig. 6, wobei allerdings ein Zeitzähler 42 vorgesehen ist, d. h. anstelle des Rück­ zählers 36 gemäß Fig. 6 wird hier zur Messung der Zeit­ länge des Prüfmusters ein Zeitzähler 42 eingesetzt. Die Ereignis-Synchronisiereinheit 23 steuert wiederum die Gesamtoperation bei der Speicherung der Fehlerdaten im Fehlerdatenspeicher DFM während der ersten und zweiten Prüfoperation.

Das CR-Register 38 liefert ein Verdichtungsverhältnis an den Zeitzähler 42, der die Zeitlänge des Prüfmusters durch Zählen von Taktimpulsen mißt. Wenn dabei durch Überwachung des vom Zeitzähler 42 gezählten Werts das Erreichen der durch das Verdichtungsverhältnis vorgege­ benen Zeitlänge ermittelt wird, so sendet die Ereignis- Synchronisiervorrichtung 23 ein Steuersignal an die Fehlerspeicher-Steuereinheit 35, die daraufhin die Adreßdaten des Fehlerdatenspeichers DFM 16 zum Ein­ schreiben der über den Multiplexer 34 vom Fehlerakkumu­ lator (FA) 31 bzw. 32 gelieferten Daten erhöht.

Das Blockschaltbild gemäß Fig. 9 zeigt schließlich ein Beispiel für einen Aufbau einer Fehlerdatenspeicher- Steuerlogik, die sowohl eine Ereignisverdichtung gemäß dem ersten Ausführungsbeispiel als auch eine Zeitver­ dichtung gemäß dem zweiten Ausführungsbeispiel ermög­ licht und im erfindungsgemäßen Halbleiterprüfsystem Verwendung findet. Im Beispiel gemäß Fig. 9 sind sowohl der Rückzähler 36 zum Zählen der Anzahl der Ereignisse als auch der Zeitzähler 42 zur Messung der Prüfmuster- Zeitlänge vorgesehen. Das Beispiel gemäß Fig. 9 umfaßt zudem ein Modusregister 47 zur Auswahl des Ereignisver­ dichtungs- bzw. des Zeitverdichtungsmodus.

Vorzugsweise weist das Beispiel gemäß Fig. 9 zusätzlich noch einen Fehlerzähler 43 auf, der beispielsweise in der zweiten Prüfoperation die Anzahl der Fehlerdaten zählt. Durch einen solchen Fehlerzähler 43 läßt sich der gesamte Prüfvorgang beenden, wenn die Anzahl der Fehler ein vorbestimmtes Niveau erreicht, wodurch man bei der Prüfung eines fehlerhaften Bauteils Prüfzeit spart. Das Beispiel gemäß Fig. 9 umfaßt zudem ein Stop- Register 45 und ein Start-Register 46 zur Angabe des gewünschten Prüfmusterbereichs.

Das Halbleiterprüfsystem gemäß der vorliegenden Erfin­ dung ist durch Einsatz eines Verdichtungsverfahrens in der Lage, Fehlerinformationen über einen Bauteilprüf­ ling in einem eine geringe Kapazität aufweisenden Fehlerdatenspeicher (DFM) zu erfassen. Gemäß einem Aspekt werden die Fehlerdaten im Fehlerdatenspeicher in einem Ereignisverdichtungsverfahren erfaßt, bei dem eine festgelegte Anzahl von auf der Grundlage von Mu­ sterdaten aus dem Musterspeicher erzeugten Ereignissen einer einzigen Adresse des Fehlerdatenspeichers zuge­ ordnet wird, während gemäß einem anderen Aspekt die Fehlerdaten im Fehlerdatenspeicher in einem Zeitver­ dichtungsverfahren erfaßt werden, bei dem eine festge­ legte Zeitlänge des auf der Grundlage der Musterdaten aus dem Musterspeicher erzeugten Prüfmusters einer ein­ zigen Adresse im Fehlerdatenspeicher zugeordnet wird. Wird im Verdichtungsmodus ein Fehler entdeckt, so wird eine zweite Prüfoperation für den entsprechenden Be­ reich des Prüfmusters, d. h. entweder für die entspre­ chende Anzahl von Prüfmusterereignissen oder die ent­ sprechende Prüfmuster-Zeitlänge, ohne Verdichtung durchgeführt, wodurch das Prüfsystem die Fehlerdaten in einer 1 : 1-Beziehung zu einem Prüfsignal erfassen kann.

Claims (9)

1. Halbleiterprüfsystem zum Prüfen eines Halbleiterbau­ teilprüflings (DUT), wobei das Halbleiterprüfsystem die folgenden Bestandteile enthält:

• - einen Musterspeicher zur Speicherung von Muster­ daten für die Erzeugung eines dem Bauteilprüf­ ling zu dessen Prüfung zuzuführenden Prüfmusters;
• - Mittel zur Bewertung eines Ausgangssignals des Bauteilprüflings durch einen Vergleich des Aus­ gangssignals mit einem SOLL-Signal und durch Er­ zeugung von Fehlerdaten bei einer Nichtüberein­ stimmung der Signale;
• - einen Fehlerdatenspeicher zur Speicherung der auf eine Nichtübereinstimmung zwischen dem Aus­ gangssignal und dem SOLL-Signal zurückgehenden Fehlerdaten; und
• - Verdichtungsmittel, die in einer ersten Prüfope­ ration eine Vielzahl von Adressen des Muster­ speichers einer einzigen Adresse des Fehlerda­ tenspeichers derart zuordnen, daß Fehlerdaten für jede der aus einer Vielzahl von Musterspei­ cheradressen bestehenden Gruppen mit einem be­ stimmten Verdichtungsverhältnis jeweils in einer entsprechenden Adresse des Fehlerdatenspeichers gespeichert werden, und die eine zweite Prüfope­ ration ohne Adreßverdichtung zwischen Muster­ speicher und Fehlerspeicher allein für eine aus einer Vielzahl von Musterspeicheradressen beste­ henden Gruppe durchführen, für die im Fehler­ speicher Fehlerdaten ermittelt wurden.

2. Halbleiterprüfsystem nach Anspruch 1, wobei das Ver­ dichtungsverhältnis zwischen dem Musterspeicher und dem Fehlerdatenspeicher durch die Anzahl der mit Hilfe der Musterdaten aus dem Musterspeicher erzeug­ ten Ereignisse und einer Fehlerdatenspeicheradresse bestimmt wird.

3. Halbleiterprüfsystem nach Anspruch 1, wobei das Ver­ dichtungsverhältnis zwischen dem Musterspeicher und dem Fehlerdatenspeicher durch die zeitliche Länge eines mit Hilfe der Musterdaten aus dem Musterspei­ cher erzeugten Prüfmusters und einer Fehlerdaten­ speicheradresse bestimmt wird.

4. Halbleiterprüfsystem nach Anspruch 2, wobei die Ver­ dichtungsmittel die folgenden Bestandteile umfassen:

• - ein Register zur Angabe des Verdichtungsverhält­ nisses zwischen der Anzahl der Ereignisse jeder Prüfmustergruppe und der Adresse des Fehlerda­ tenspeichers;
• - einen Fehler-Akkumulator zur Akkumulation der Fehlerdaten, die während der durch das Verdich­ tungsverhältnis festgelegten Anzahl von Ereig­ nissen erzeugt werden;
• - einen Rückzähler, der jedesmal einen Rückzähl­ vorgang an der vom Register vorgegebenen, fest­ gelegten Anzahl von Ereignissen vornimmt, wenn er ein auf der Grundlage der aus dem Musterspei­ cher stammenden Musterdaten erzeugtes Ereignis empfängt;
• - eine Fehlerdatenspeicher-Steuereinheit zur Er­ zeugung von Adreßdaten für den Fehlerdatenspei­ cher und zur Steuerung von Schreib- und Leseope­ rationen des Fehlerdatenspeichers; sowie
• - eine Ereignis-Synchronisiervorrichtung, die zur Steuerung der Gesamtoperation beim Speichern der Fehlerdaten im Fehlerdatenspeicher die Fehlerda­ ten dem Fehlerakkumulator zuführt, Zähldaten des Rückzählers überwacht und jedesmal, wenn die Zähldaten des Rückzählers die durch das Verdich­ tungsverhältnis festgelegte Ereigniszahl errei­ chen, an die Fehlerdatenspeicher-Steuereinheit einen Befehl zur Speicherung der vom Fehlerakku­ mulator kommenden Fehlerdaten im Fehlerdaten­ speicher gibt.

5. Halbleiterprüfsystem nach Anspruch 4, wobei der Feh­ lerakkumulator aus zwei Akkumulatoren besteht, wel­ che die Fehlerdaten für die einzelnen, jeweils die festgelegte Anzahl von Ereignissen umfassenden Grup­ pen abwechselnd speichern, und wobei die Verdich­ tungsmittel zusätzlich einen Multiplexer enthalten, der auf der Grundlage eines Auswahlsignals von der Ereignis-Synchronisiervorrichtung bestimmt, welcher der beiden Akkumulatoren die Fehlerdaten zum Fehler­ datenspeicher senden soll.

6. Halbleiterprüfsystem nach Anspruch 3, wobei die Ver­ dichtungsmittel die folgenden Bestandteile umfassen:

• - ein Register zur Angabe des Verdichtungsverhält­ nisses zwischen einer zeitlichen Länge jeder einzelnen Prüfmustergruppen und einer Adresse des Fehlerdatenspeichers;
• - einen Fehlerakkumulator zur Akkumulation der während der durch das Verdichtungsverhältnis be­ stimmten zeitlichen Länge der einzelnen Prüfmu­ stergruppen erzeugten Fehlerdaten;
• - einen Zeitzähler, der auf der Grundlage des vom Register vorgegebenen, festgelegten Verdich­ tungsverhältnisses durch Zählen einer Anzahl von Taktimpulsen eine zeitliche Länge des Prüfmu­ sters mißt;
• - eine Fehlerdatenspeicher-Steuereinheit zur Er­ zeugung von Adreßdaten für den Fehlerdatenspei­ cher und zur Steuerung von Schreib- und Leseope­ rationen des Fehlerdatenspeichers; und
• - eine Ereignis-Synchronisiervorrichtung, die zur Steuerung der Gesamtoperation beim Speichern der Fehlerdaten im Fehlerdatenspeicher die Fehlerda­ ten dem Fehlerakkumulator zuführt, Zähldaten des Zeitzählers überwacht und jedesmal, wenn die Zähldaten des Zeitzählers der durch das Verdich­ tungsverhältnis vom Register vorgegebenen, fest­ gelegten zeitlichen Länge des Prüfmusters ent­ sprechen, an die Fehlerdatenspeicher-Steuerein­ heit einen Befehl zur Speicherung der vom Feh­ lerakkumulator kommenden Fehlerdaten im Fehler­ datenspeicher gibt.

7. Halbleiterprüfsystem nach Anspruch 6, wobei der Feh­ lerakkumulator aus zwei Akkumulatoren besteht, wel­ che die Fehlerdaten für die einzelnen, einer be­ stimmten zeitlichen Länge eines Prüfmusters entspre­ chenden Gruppen abwechselnd speichern, und wobei die Verdichtungsmittel zudem einen Multiplexer umfassen, der auf der Grundlage eines Auswahlsignals von der Ereignis-Synchronisiervorrichtung bestimmt, welcher der beiden Akkumulatoren die Fehlerdaten zum Fehler­ datenspeicher senden soll.

6. Halbleiterprüfsystem nach Anspruch 1, wobei die Ver­ dichtungsmittel die folgenden Bestandteile umfassen:

• - ein Register zur Angabe des Verdichtungsverhält­ nisses zwischen entweder einer Anzahl von Ereig­ nissen oder einer zeitlichen Länge jeder Prüfmu­ stergruppe und einer Adresse des Fehlerdaten­ speichers;
• - einen Fehlerakkumulator zur Akkumulation der Fehlerdaten, die während der durch das Verdich­ tungsverhältnis festgelegten Anzahl von Prüfmu­ ster-Ereignissen bzw. zeitlichen Länge des Prüf­ musters erzeugt wurden;
• - einen Rückzähler, der jedesmal eine Rückzählope­ ration an der vom Register vorgegebenen, festge­ legten Ereigniszahl vornimmt, wenn er ein auf der Grundlage der vom Musterspeicher kommenden Musterdaten erzeugtes Ereignis empfängt,
• - einen Zeitzähler, der durch Zählen einer Anzahl von Taktimpulsen die zeitliche Länge des Prüfmu­ sters entsprechend der vom Register vorgegebe­ nen, festgelegten zeitlichen Länge mißt;
• - ein Modus-Register, das anzeigt, ob es sich beim ausgewählten Verdichtungs-Modus um eine Ereig­ niszahl-Verdichtung oder um eine Zeitlängen-Ver­ dichtung handelt;
• - eine Fehlerdatenspeicher-Steuereinheit zur Er­ zeugung von Adreßdaten für den Fehlerdatenspei­ cher und zur Steuerung von Schreib- und Leseope­ rationen des Fehlerdatenspeichers; und
• - eine Ereignis-Synchronisiervorrichtung, die zur Steuerung der Gesamtoperation beim Speichern der Fehlerdaten im Fehlerdatenspeicher die Fehlerda­ ten dem Fehlerakkumulator zuführt, entsprechend dem ausgewählten Verdichtungs-Modus Zähldaten des Rückzählers oder den Zeitzähler überwacht und jedesmal, wenn die Zähldaten des Rückzählers bzw. der Zeitzähler den durch das Register vor­ gegebenen Wert erreichen bzw. erreicht, an die Fehlerdatenspeicher-Steuereinheit einen Befehl zur Speicherung der vom Fehlerakkumulator kom­ menden Fehlerdaten im Fehlerdatenspeicher gibt.

9. Verfahren zur Speicherung von beim Prüfen eines Halbleiterbauteilprüflings (DUT) ermittelten Fehler­ daten, wobei das Verfahren die folgenden Verfahrens­ schritte umfaßt:

• - Lesen von im Musterspeicher gespeicherten Mu­ sterdaten zur Erzeugung eines Prüfmusters, das dem Bauteilprüfling zur Prüfung des Bauteilprüf­ lings zugeführt wird;
• - Bewertung eines Ausgangssignals des Bauteilprüf­ lings durch Vergleich des Ausgangssignals mit einem SOLL-Signal und Erzeugung von Fehlerdaten, sofern die Signale nicht übereinstimmen;
• - Vorsehen eines Fehlerdatenspeichers zur Speiche­ rung der durch die Nichtübereinstimmung zwischen dem Ausgangssignal und dem SOLL-Signal hervorge­ rufenen Fehlerdaten; und
• - Zuordnen einer Vielzahl von Adressen des Muster­ speichers zu einer einzigen Adresse des Fehler­ datenspeichers in einer ersten Prüfoperation in einer Weise, daß Fehlerdaten, die jeweils für eine der aus einer Vielzahl von Musterspei­ cheradressen bestehenden Gruppe gewonnen werden, in einer entsprechenden Adresse des Fehlerdaten­ speichers mit einem festgelegten Verdichtungs­ verhältnis gespeichert werden, und Durchführen einer zweiten Prüfoperation allein für eine aus einer Vielzahl von Musterspei­ cheradressen bestehenden Gruppe, für die im Fehlerdatenspeicher Fehlerdaten ermittelt wur­ den, ohne daß hierbei eine Adreßverdichtung zwi­ schen dem Musterspeicher und dem Fehlerdaten­ speicher erfolgt.