DE10118141A1

DE10118141A1 - Anwendungsspezifisches ereignisgestütztes Halbleiter-Speicherprüfsystem

Info

Publication number: DE10118141A1
Application number: DE10118141A
Authority: DE
Inventors: Shigeru Sugamori
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 2000-04-14
Filing date: 2001-04-11
Publication date: 2001-10-18
Also published as: TWI232950B; US6314034B1; CN1321892A; JP2002006001A; KR20010098584A; CN1200281C; KR100506772B1

Abstract

Die vorliegende Erfindung betrifft ein zur Prüfung von Halbleiterbauteilen dienendes Halbleiterprüfsystem mit mehreren verschiedenen Prüfgerätmodulen und einem Algorithmus-Mustergenerator (ALPG) zur Erzeugung eines speziellen Algorithmus-Musters für einen bestimmten Speicher des Bauteilprüflings, wobei es sich beim Prüfsystem um ein kostengünstiges, anwendungsspezifisches Speicher-Prüfsystem handelt. Das erfindungsgemäße Halbleiterprüfsystem enthält dabei im einzelnen zwei oder mehr Prüfgerätmodule mit derselben oder einer jeweils unterschiedlichen Leistung, ein Algorithmus-Mustergenerator-Modul (ALPG-Modul) zur Erzeugung eines für einen Speicher eines Bauteilprüflings spezifischen Algorithmus-Musters, eine Prüfsystem-Zentraleinheit zur Aufnahme einer beliebigen Kombination aus Prüfgerätmodulen und ALPG-Modul, eine an der Prüfsystem-Zentraleinheit vorgesehene Prüf-Halterungsvorrichtung zur elektrischen Verbindung der Prüfgerätmodule mit einem Bauteilprüfling, ein an der Prüf-Halterungsvorrichtung zur Halterung des Bauteilprüflings vorgesehenes Performance-Board und einen Hauptrechner, der zur Steuerung der Gesamtoperation des Halbleiterprüfsystems durch einen Prüfgerätbus Daten mit den Prüfgerätmodulen austauscht.

Description

Die vorliegende Erfindung betrifft ein Halbleiterprüf system zum Prüfen integrierter Halbleiterschaltungen, beispielsweise einer hochintegrierten Schaltung (LSI), und dabei insbesondere ein kostengünstiges Halbleiter prüfsystem mit ereignisgestütztem Prüfgerätaufbau, das speziell zum Prüfen eines bestimmten Speicherbauteil typs ausgelegt ist. Das erfindungsgemäße ereignisge stützte Halbleiterspeicherprüfsystem wird durch eine beliebige Kombination aus einer Vielzahl von dieselben oder unterschiedliche Fähigkeiten aufweisenden Prüfge rätmodulen und einem Algorithmus-Mustererzeugungsmodul zur Erzeugung eines für die zu prüfenden Speicherbau teile spezifischen Algorithmus-Prüfmusters gebildet und stellt somit ein kostengünstiges Prüfsystem dar. Außer den Prüfgerätmodulen und dem Algorithmus-Mustererzeu gungsmodul, die in einer Zentraleinheit des Prüfsystems installiert sind, kann noch ein speziell auf den Spei cherprüfling ausgelegtes Funktionsmodul in einer Prüf- Halterungsvorrichtung vorgesehen sein, wodurch man ein Speicherprüfsystem erhält, das sowohl Speicherprüfungen als auch einen speziellen, mit der Speicherprüfung in Verbindung stehenden Prozeß durchführen kann.

Fig. 1 zeigt ein schematisches Blockschaltbild eines Beispiels für ein herkömmliches, zum Prüfen von (auch als "Bauteilprüfling" bzw. "DUT" bezeichneten) inte grierten Halbleiterschaltungen dienendes Halbleiter prüfsystem, das auch als Prüfgerät für integrierte Schaltungen bezeichnet wird.

Bei dem in Fig. 1 dargestellten Beispiel wird ein Prüf prozessor 11 verwendet, der speziell zur Steuerung der Operation des Prüfsystems über einen Prüfgerätbus im Halbleiterprüfsystem vorgesehen ist. Auf der Grundlage von durch den Prüfprozessor 11 bereitgestellten Muster daten liefert ein Mustergenerator 12 Zeitsteuerungsda ten und Wellenformdaten an einen Zeitsteuerungsgenera tor 13 bzw. einen Wellenformatierer 14. Der Wellenfor matierer 14 erzeugt mit Hilfe der vom Mustergenerator 12 kommenden Wellenformdaten und der vom Zeitsteue rungsgenerator 13 gelieferten Zeitsteuerungsdaten ein Prüfmuster, das durch eine Pin-Ansteuerung 15 einem Bauteilprüfling (DUT) 19 zugeführt wird.

Handelt es sich beim Bauteilprüfling (DUT) 19 um ein Speicherbauteil, so besteht das dem Bauteilprüfling zu geführte Prüfmuster aus Adreßdaten, Schreibdaten und Steuerdaten. Nachdem bestimmte Daten in bestimmte Adressen des Bauteilprüflings eingeschrieben wurden, werden die in den Adressen vorhandenen Daten ausgele sen, um festzustellen, ob die im Speicher vorhandenen Daten den geschriebenen Daten entsprechen.

Im einzelnen werden dabei die aus dem Bauteilprüfling 19 ausgelesenen Daten durch einen analogen Komparator 16 unter Bezugnahme auf ein bestimmtes Schwellenspan nungsniveau in ein Logiksignal umgewandelt. Das Logik signal wird durch einen Logikkomparator (bzw. Muster komparator) 17 mit vom Mustergenerator 12 bereitge stellten SOLL-Daten (d. h. den Schreibdaten) verglichen und das Ergebnis des Logikvergleichs wird zur späteren Fehleranalyse in einem Fehlerspeicher 18 entsprechend der Adresse des Bauteilprüflings 19 abgespeichert. Bei einer solchen Speicherprüfung kann es sich bei den Adreßdaten und den Schreibdaten zum Einschreiben und Auslesen in bzw. aus dem Speicherbauteilprüfling um ein Muster handeln, das mit Hilfe einer auf einem mathema tischen Algorithmus basierenden Sequenz erzeugt wurde. Der entsprechende Mustererzeugungs-Algorithmus wird da bei je nach dem physikalischen Aufbau und dem Ziel der Prüfung speziell für einen bestimmten Speicherbauteil prüfling ausgewählt.

Die erwähnte Schaltanordnung wird für jeden Prüfpin des Halbleiterprüfsystems vorgesehen. Da ein hochintegrier tes Halbleiterprüfsystem jedoch eine große Anzahl von beispielsweise zwischen 256 und 2.048 Prüfpins aufweist und dieselbe Anzahl an Schaltungsanordnungen gemäß Fig. 1 vorgesehen werden, handelt es sich bei einer tatsächlichen Halbleiterprüfsystem-Ausführung um ein sehr umfangreiches System. In Fig. 2 ist ein Beispiel für die äußere Erscheinung eines solchen Halbleiter prüfsystems dargestellt. Das Halbleiterprüfsystem um faßt im wesentlichen eine Zentraleinheit 22, einen Prüfkopf 24 und einen Arbeitsplatz 26.

Beim Arbeitsplatz 26 handelt es sich um einen Rechner, der beispielsweise über eine Benutzer-Graphikschnitt stelle (GUI) verfügt und so als eine Schnittstelle zwi schen dem Prüfsystem und einem Benutzer fungiert. Die Operationen des Prüfsystems sowie die Erzeugung und die Durchführung der Prüfprogramme werden jeweils durch den Arbeitsplatz 26 geleitet. Die Zentraleinheit 22 umfaßt eine große Anzahl von Prüfpins, die jeweils über einen Prüfprozessor 11, einen Mustergenerator 12, einen Zeit steuerungsgenerator 13, einen Wellenformatierer 14 und einen Komparator 17 verfügen, wie sich dies Fig. 1 ent nehmen läßt.

Der Prüfkopf 24 enthält eine große Anzahl gedruckter Leiterplatten, die jeweils die in Fig. 1 gezeigte Pin- Elektronik 20 aufweisen. Die Pin-Elektronik 20 umfaßt wiederum die Pin-Ansteuerung 15, den analogen Kompara tor 16 und (nicht dargestellte) Umschalter zum Wechsel der Pins des Bauteilprüflings. Der Prüfkopf 24 besitzt beispielsweise die Form eines Zylinders, in dem die die Pin-Elektronik 20 bildenden gedruckten Leiterplatten radial ausgerichtet sind. Auf einer oberen Außenfläche des Prüfkopfs 24 ist ein Bauteilprüfling 19 in einem etwa in der Mitte eines Performance-Boards 28 angeord neten Prüf-Stecksockel eingeschoben.

Zwischen der Pin-Elektronik 20 und dem Performance- Board 28 ist eine Pin-Halterung (Prüf-Halterungsvor richtung) 27 vorgesehen, die als Anschlußmechanismus zur Übertragung von elektrischen Signalen dient. Die Pin-Halterung 27 umfaßt eine große Anzahl von bei spielsweise durch Pogo-Pins gebildeten Anschlußelemen ten zur elektrischen Verbindung der Pin-Elektronik 20 mit dem Performance-Board 28. Der Bauteilprüfling 19 empfängt, wie erwähnt, ein Prüfmuster von der Pin-Elek tronik und erzeugt seinerseits ein Antwortausgangssi gnal.

Bei herkömmlichen Halbleiterprüfgeräten wurden bisher zur Erzeugung eines dem Bauteilprüfling zuzuführenden Prüfmusters Prüfdaten verwendet, die im sogenannten zy klusgestützten Format vorlagen. Beim zyklusgestützten Format werden alle Variablen des Prüfmusters für jeden Prüfzyklus (Prüfgerätgeschwindigkeit) des Halbleiter prüfsystems angegeben. Im einzelnen wird dabei das Prüfmuster für den jeweiligen Prüfzyklus durch Prüfda ten festgelegt, die Beschreibungen über den Prüfzyklus (bzw. die Prüfgerätgeschwindigkeit), die Wellenform (Art der Wellenform und Zeitsteuerungsflanken) und über Vektoren enthalten.

Während der Entwicklung des Bauteilprüflings in einer Umgebung zur rechnergestützten Entwurfsentwicklung (CAD-Umgebung) werden die gewonnenen Entwurfsdaten mit Hilfe der Durchführung einer Logiksimulation unter Ver wendung einer Prüfbank bewertet. Die hierbei durch die Prüfbank ermittelten Entwurfs-Bewertungsdaten liegen dabei allerdings in einem ereignisgestützten Format vor. Bei einem ereignisgestützten Format wird der Zeit punkt jeder Veränderung (d. h. jedes Ereignis) im jewei ligen Prüfmuster, beispielsweise ein Wechsel vom Logik zustand "0" zu "1" bzw. von "1" zu "0", in bezug zu ei nem verstrichenen Zeitraum definiert. Der verstrichene Zeitraum wird dabei beispielsweise als Länge einer Ab solutzeit ab einem bestimmten Referenzpunkt oder als Länge einer Relativzeit zwischen zwei aufeinanderfol genden Ereignissen angegeben.

Ein Vergleich zwischen der Erzeugung eines Prüfmusters unter Verwendung von zyklusgestützten Prüfdaten und der Erzeugung eines Prüfmusters unter Verwendung von ereig nisgestützten Prüfdaten läßt sich der US-Patentanmel dung 09/340,371 derselben Anmelderin entnehmen. Darüber hinaus wurde von derselben Anmelderin auch bereits die Verwendung eines neuartig konzipierten Halbleiterprüf systems in Form eines ereignisgestützten Prüfsystems vorgeschlagen. Einzelheiten über den Aufbau und die Operation des ereignisgestützten Prüfsystems finden sich in der US-Patentanmeldung Nr. 09/406,300 derselben Anmelderin.

Wie bereits erläutert wurde, ist in einem Halbleiter prüfsystem eine große Anzahl von gedruckten Leiterplat ten etc. vorgesehen, die der Anzahl der vorgesehenen Prüfpins zumindest entspricht, wodurch sich ein sehr umfangreiches Gesamtsystem ergibt. Bei dem herkömmli chen Halbleiterprüfsystem sind die gedruckten Leiter platten etc. im übrigen zueinander identisch.

Bei einem Hochgeschwindigkeits-Prüfsystem mit hoher Auflösung, das beispielsweise eine Prüf-Frequenz von 500 MHz und eine Zeitsteuerungspräzision von 80 Pikose kunden aufweist, besitzen dabei die gedruckten Leiter platten für alle Prüfpins dieselbe hohe Leistungsfähig keit, so das sie jeweils mit der genannten Prüf-Fre quenz und zeitsteuerungspräzision arbeiten können. Ein herkömmliches Halbleiterprüfsystem ist dabei zwangsläu fig sehr kostenintensiv. Da außerdem alle Prüfpins eine identische Schaltstruktur aufweisen, läßt sich mit ei nem derartigen Prüfsystem nur eine begrenzte Auswahl von Prüfungen durchführen.

Bei einem Halbleiterprüfsystem zum Prüfen von Speicher bauteilen ist nun beispielsweise ein Algorithmus-Mu stergenerator (ALPG) zur Erzeugung eines dem Speicher bauteilprüfling zuzuführenden Algorithmus-Prüfmusters so aufgebaut, daß er jede beliebige Art von Muster für alle erdenklichen Speicherbauteile erzeugen kann, wobei dann allerdings für das Speicherbauteil je nach Speicherbauteiltyp jeweils ein anderes Algorithmus-Mu ster am besten geeignet ist. Sollen nun aber nur be stimmte Speichertypen geprüft werden, so kommt es vor, daß ein derartiger Algorithmus-Mustergenerator Funktio nen aufweist, die nie für eine Prüfung eingesetzt wer den, so daß hier die Gesamtkosten unnötig hoch sind. Zudem erzeugt beim herkömmlichen Halbleiterspeicher prüfsystem der Algorithmus-Mustergenerator (ALPG) ein Algorithmus-Prüfmuster, das einem Bauteilprüfling di rekt zugeführt wird. In diesem Fall muß das Prüfmuster sehr schnell, d. h. mit einer der tatsächlichen Operati onsgeschwindigkeit des Speicherbauteilprüflings ent sprechenden Geschwindigkeit, erzeugt werden und der Al gorithmus-Mustergenerator (ALPG) dementsprechend für eine derartige Hochgeschwindigkeits-Algorithmus-Prüfmu stererzeugung ausgelegt sein, was die Kosten weiter er höht.

Wie bereits erwähnt, sind bei einem herkömmlichen Halb leiterprüfsystem in allen Prüfpins identische Schaltan ordnungen vorhanden, so daß es nicht möglich ist, mit einer unterschiedlichen Schaltungsanordnung zwei oder mehr unterschiedliche Prüfungen gleichzeitig durch zuführen. Einer der Gründe hierfür liegt darin, daß das Prüfsystem zur Erzeugung des Prüfmusters unter Verwen dung von zyklusgestützten Prüfdaten ausgelegt ist. Für die Prüfmustererzeugung mit Hilfe des zyklusgestützten Konzepts ist in der Regel eine komplexe Hard- und Soft ware nötig, wodurch es nahezu unmöglich wird, unter schiedliche Schaltanordnungen und eine zugehörige Soft ware im Prüfsystem vorzusehen, da dies die Komplexität des Prüfsystems noch zusätzlich erhöhen würde. Außerdem muß der Algorithmus-Mustergenerator (ALPG) aus den ge nannten Gründen zur Speicherbauteilprüfung eine hohe Betriebsgeschwindkeit erreichen und in der Lage sein, Prüfmuster für alle Speicherbauteiltypen zu erzeugen.

Zum besseren Verständnis der erwähnten Gründe wird im folgenden ein kurzer Vergleich zwischen der Prüfmuster erzeugung unter Einsatz von Prüfdaten im zyklusgestütz ten Format und der Prüfmustererzeugung unter Einsatz von Prüfdaten im ereignisgestützten Format unter Bezug nahme auf in Fig. 3 gezeigte Wellenformen vorgenommen. Ein genauerer Vergleich läßt sich den bereits erwähnten US-Patentanmeldungen derselben Anmelderin entnehmen.

Das in Fig. 3 dargestellte Beispiel betrifft einen Fall, bei dem ein Prüfmuster auf der Grundlage von Daten er zeugt wird, die in der während der Entwicklung der hochintegrierten Schaltung (LSI) durchgeführten Logik simulation gewonnen und in einer Speicherauszugsdatei 37 gespeichert wurden. Bei den Ausgangssignalen der Speicherauszugsdatei 37 handelt es sich um ereignisge stützte Daten, die die Veränderungen der Eingangs- und Ausgangssignale des entworfenen hochintegrierten Bau teils angeben und Beschreibungen 38 umfassen, welche in der rechten unteren Ecke in Fig. 3 gezeigt sind und bei spielsweise die Wellenformen 31 wiedergeben.

Bei diesem Beispiel wird davon ausgegangen, daß die beispielsweise durch die Wellenformen 31 dargestellten Prüfmuster mit Hilfe von Beschreibungen der genannten Art erzeugt werden. Die Wellenformen 31 geben dabei die an Pins (Prüfgerät-Pins bzw. Prüfkanälen) Sa bzw. Sb zu erzeugenden Prüfmuster wieder. Die ereignisgestützten Daten zur Beschreibung der Wellenformen umfassen Setz flanken San, Sbn und deren jeweilige Zeitsteuerung (beispielsweise den jeweiligen Zeitabstand zu einem Re ferenzpunkt) sowie Rücksetzflanken Ran, Rbn und deren jeweilige Zeitsteuerung.

Zur Erzeugung eines Prüfmusters, das in einem herkömm lichen zyklusgestützten Halbleiterprüfsystem eingesetzt werden soll, müssen die Prüfdaten in Prüfzyklen (Prüfgerätgeschwindigkeit), Wellenformen (Wellenformtypen und deren Flankenzeitsteuerung) sowie Vektoren aufgeteilt werden. Ein Beispiel für die ent sprechenden Beschreibungen läßt sich dem mittleren und linken Teil der Fig. 3 entnehmen. Beim zyklusgestützten Prüfmuster, das im linken Teil der Fig. 3 durch Wellen formen 33 dargestellt ist, wird ein Prüfmuster in die einzelnen Prüfzyklen (TS1, TS2 und TS3) unterteilt, um die Wellenformen und die jeweilige Zeitsteuerung (d. h. die Verzögerungszeit) für jeden Prüfzyklus festzulegen. Ein Beispiel für die Beschreibungsdaten für derartige Wellenformen, Zeitsteuerungen und Prüfzyklen ist in Form der Zeitsteuerungsdaten (Prüfplan) 36 angegeben, während die Vektordaten (Musterdaten) 35 ein Beispiel für die Logikzustände "1", "0" bzw. "Z" der jeweiligem Wellenform zeigen. In den Zeitsteuerungsdaten 36 gibt beispielsweise "rate" den Prüfzyklus an und legt dabei Zeitintervalle zwischen den Prüfzyklen fest, während die Wellenform ("wavekind") durch RZ (Rückkehr zu Null), NRZ (keine Rückkehr zu Null) und XOR (Exklusiv- ODER) definiert wird. Zudem wird die Zeitsteuerung ("timing") jeder Wellenform durch eine Verzögerungszeit ab einer bestimmten Flanke des jeweiligen Prüfzyklus angegeben.

Wie sich den obigen Erläuterungen entnehmen läßt, weist aufgrund der Tatsache, daß beim herkömmlichen Halblei terprüfsystem die Prüfmustererzeugung mit Hilfe eines zyklusgestützten Verfahrens erfolgt, die Hardware des Mustergenerators, des Zeitsteuerungsgenerators und des Wellenformatierers einen komplexen Aufbau auf, wobei dann auch die bei dieser Hardware eingesetzte Software entsprechend komplex sein muß. Außerdem ist es nicht möglich, an den Prüfpins gleichzeitig Prüfmuster für unterschiedliche Zyklen zu erzeugen, weil alle Prüfpins (wie etwa Sa und Sb beim obigen Beispiel) auf einen ge meinsamen Prüfzyklus festgelegt sind.

Somit werden beim herkömmlichen Halbleiterprüfsystem dieselben Schaltstrukturen bei allen Prüfpins einge setzt, während der Einbau von gedruckten Leiterplatten mit unterschiedlichen Schaltstrukturen in diesem Prüf system nicht möglich ist. Dies hat zur Folge, daß hier unterschiedliche Prüfungen, wie die Prüfung von analo gen und digitalen Blöcken, nicht gleichzeitig parallel durchgeführt werden können. Außerdem benötigt bei spielsweise ein Hochgeschwindigkeits-Prüfsystem zusätz lich auch eine Hardware-Anordnung für den Niedrigge schwindigkeitsbetrieb (beispielsweise eine Generier schaltung für eine hohe Spannung und große Amplitude sowie eine Treibersperrschaltung etc.), so daß sich die Hochgeschwindigkeitsleistung in einem solchen Prüfsy stem nicht wirklich verbessern läßt.

Hingegen ist es bei der Erzeugung eines Prüfmusters un ter Verwendung des ereignisgestützten Verfahrens nur notwendig, in einem Ereignisspeicher gespeicherte Setz- bzw. Rücksetzdaten sowie zugehörige Zeitsteuerungsdaten auszulesen, wozu bereits eine sehr einfach struktu rierte Hard- und Software genügen. Außerdem kann jeder Prüfpin unabhängig operieren, wobei er sich auf ein möglicherweise vorliegendes Ereignis und nicht auf den Prüfzyklus und verschiedene Arten damit verbundener Da ten stützt, so daß sich gleichzeitig Prüfmuster für verschiedene Funktionen und Frequenzbereiche erzeugen lassen.

Wie bereits erwähnt, wurde von derselben Anmelderin be reits der Einsatz eines ereignisgestützten Prüfsystems vorgeschlagen. Da die bei einem ereignisgestützten Prüfsystem verwendete Hard- und Software einen sehr einfachen Aufbau bzw. Inhalt aufweist, ist es hierbei möglich, ein Gesamtprüfsystem zu erzeugen, dessen Prüf pins unterschiedliche Arten von Hard- und Software um fassen. Außerdem kann dabei jeder Prüfpin unabhängig von den anderen Prüfpins arbeiten, so daß sich gleich zeitig zwei oder mehr in Funktion und Frequenzbereich unterschiedliche Prüfungen parallel durchführen lassen. Aufgrund seiner hohen Flexibilität ist ein ereignisge stütztes Prüfsystem somit in der Lage, einen Speicher block und einen Logikblock im Bauteilprüfling gleich zeitig einer Prüfung zu unterziehen. Darüber hinaus läßt sich ein kostengünstiges ereignisgestütztes Spei cherprüfsystem erzeugen, das speziell für einen be stimmten Speicherbauteilprüflingstyp und ein bestimmtes Prüfziel ausgelegt ist.

Der vorliegenden Erfindung liegt daher die Aufgabe zu grunde, ein Halbleiterprüfsystem zu beschreiben, das speziell für eine bestimmte Anwendung ausgelegt ist und hierfür den Prüfpins entsprechende Prügerätmodule mit unterschiedlichen Leistungen sowie in einer Prüf-Halte rungsvorrichtung ein für eine bestimmte Anwendung ein zusetzendes Funktionsmodul umfaßt.

Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, ein Halbleiterprüfsystem zu beschreiben, das eine beliebige Kombination von den Prüfpins entspre chenden Logikprüfgerätmodulen und Speicherprüfgerätmo dulen umfaßt und hierdurch in der Lage ist, unter schiedliche Funktionsbausteine einer integrierten Sy stemschaltung (Systemchip), die beispielsweise einen Zentraleinheitsbaustein und einen Speicherbaustein um faßt, gleichzeitig parallel zu prüfen.

Zudem ist es eine Aufgabe der vorliegenden Erfindung, ein einfaches und kostengünstiges Halbleiterspeicher prüfsystem zu beschreiben, dessen Aufbau sich dem Typ des zu prüfenden Speicherbauteils oder dem Zweck der Prüfung anpassen läßt, indem im Prüfsystem den Prüfpins entsprechende Prügerätmodule mit unterschiedlicher Lei stung sowie ein für eine bestimmte Anwendung ausgeleg tes Algorithmus-Mustergeneratormodul angeordnet werden. Der vorliegenden Erfindung liegt außerdem die Aufgabe zugrunde, ein einfaches und kostengünstiges Halbleiter speicherprüfsystem zu beschreiben, dessen Aufbau sich dem Typ des zu prüfenden Speicherbauteils oder dem Zweck der Prüfung anpassen läßt, indem im Prüfsystem den Prüfpins entsprechende Prüfgerätmodule mit unter schiedlicher Leistung sowie ein für eine bestimmte An wendung ausgelegtes Algorithmus-Mustergeneratormodul und ein eine spezielle Beziehung zum Speicherbauteil prüfling aufweisendes Funktionsmodul vorgesehen werden. Außerdem ist es eine Aufgabe der vorliegenden Erfin dung, ein einfaches und kostengünstiges Halbleiterspei cherprüfsystem zu beschreiben, dessen Aufbau sich dem Typ des zu prüfenden Speicherbauteils oder dem Zweck der Prüfung anpassen läßt, indem im Prüfsystem den Prüfpins entsprechende Prüfgerätmodule mit unterschied licher Leistung sowie ein Algorithmus-Mustergenerator modul vorgesehen werden, welches durch ein anwenderpro grammierbares Gate-Array (FPGA) gebildet wird.

Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, ein Halbleiterspeicherprüfsystem zu beschreiben, das den Prüfpins entsprechende Prüfgerätmodule mit un terschiedlicher Leistung umfaßt, wobei die Schnittstel lenspezifikation zwischen der Prüfsystem-Zentraleinheit und den Prüfgerätmodulen derart standardisiert ist, daß sich Prüfgerätmodule unterschiedlicher Pinzahl und Lei stung beliebig in der Zentraleinheit anordnen lassen.

Schließlich liegt der vorliegenden Erfindung auch die Aufgabe zugrunde, ein Halbleiterprüfsystem vorzusehen, das eine Prüfung eines Halbleiterbauteilprüflings ko stengünstig durchführen kann und dessen Fähigkeiten für zukünftige Anforderungen noch erweiterbar sind.

Das erfindungsgemäße Halbleiterspeicherprüfsystem um faßt zwei oder mehr Prüfgerätmodule mit unterschiedli cher Leistung, ein Algorithmus-Mustergeneratormodul (ALPG-Modul) zur Erzeugung eines für einen Speicherbau teilprüfling spezifischen Algorithmus-Prüfmusters, eine Prüfsystem-Zentraleinheit zur Aufnahme einer Kombina tion aus zwei oder mehr Prüfgerätmodulen und einem ALPG-Modul, eine an der Prüfsystem-Zentraleinheit vor gesehene Prüf-Halterungsvorrichtung zur elektrischen Verbindung der Prüfgerätmodule mit einem Bauteilprüf ling, ein in der Prüf-Halterungsvorrichtung angeordne tes Funktionsmodul zur Durchführung einer dem Speicher bauteilprüfling speziell angepaßten und auf das Prüfer gebnis der Speicherbauteilprüfung bezogenen Funktion und einen Hauptrechner, der zur Steuerung der Gesamt operation des Prüfsystems mit den Prüfgerätmodulen und dem ALPG-Modul über einen Prüfgerätbus Daten aus tauscht.

Beim erfindungsgemäßen Halbleiterspeicherprüfsystem kommt ein ALPG-Modul zum Einsatz, das allein dazu aus gelegt ist, die für den speziellen Speicherbauteil oder Prüfzweck benötigten Algorithmus-Muster zu erzeugen. Dementsprechend lassen sich erfindungsgemäß beliebige verschiedene Kombinationen aus Prüfgerätmodul und ALPG- Modul bilden, wodurch sich kostengünstig ein Prüfgerät speziell für einen bestimmten Speicherbauteilprüfling erzeugen läßt.

Beim erfindungsgemäßen Halbleiterspeicherprüfsystem wird das Funktionsmodul in der Prüf-Halterungsvorrich tung angeordnet, die eine elektrische Verbindung mit dem Prüfgerätmodul und dem Bauteilprüfling herstellt, wobei sich die Prüf-Halterungsvorrichtung je nach Bau teilprüfling oder Prüfzweck auch durch eine andere Prüf-Halterungsvorrichtung ersetzen läßt. Das Prüfge rätmodul besteht aus einer Vielzahl von Prüfgerät-Lei terplatten, die gemäß der Steuerung vom Hauptrechner jeweils ein Prüfmuster an einen entsprechenden Bauteil pin senden und ein Antwortausgangssignal vom Bauteil prüfling bewerten.

Bei dem erfindungsgemäßen Speicherprüfsystem ist das Funktionsmodul speziell für eine bestimmte Anwendung konstruiert und in der Prüf-Halterungsvorrichtung (Pinhalterung) installiert. Das Prüfsystem bietet somit sowohl eine für den Speicherbauteilprüfling spezifische Funktion als auch eine Funktion, die auf das Prüfergeb nis bezogen ist und beispielsweise in der Reparatur von Speicherzellen des Speicherbauteilprüflings besteht.

Durch die Möglichkeit, die Prüf-Halterungsvorrichtung je nach Speicherbauteilprüfling auszutauschen, läßt sich dementsprechend ein kostengünstiges Halbleiter prüfsystem mit einem einfachen Aufbau herstellen.

Bei dem erfindungsgemäßen Halbleiterprüfsystem können die Prüfpins jeweils unabhängig voneinander operieren, so daß hier zwei oder mehr Prüfpingruppen eine Prüfung an unterschiedlichen Bauteilen oder unterschiedlichen Bauteil-Blöcken gleichzeitig parallel durchführen kön nen. Somit lassen sich mehrere unterschiedliche Funkti onsblöcke (bzw. Bausteine) einer integrierten System chip-Schaltung, d. h. beispielsweise ein Logikbausteinen und ein Speicherbaustein, gleichzeitig parallel prüfen.

Aufgrund der modularen Struktur des erfindungsgemäßen Halbleiterprüfsystems läßt sich ein gewünschtes Prüfsy stem je nach Art des Bauteilprüflings und dem Ziel der Prüfung beliebig herstellen. Zudem läßt sich die Hard ware des ereignisgestützten Prüfsystems erheblich redu zieren, während sich die Prüfsystem-Software erheblich vereinfacht. Dabei lassen sich jeweils unterschiedliche Fähigkeiten und Leistungen aufweisende Prüfgerätmodule zusammen im selben Prüfsystem anordnen. Außerdem ist es möglich, den gesamten physikalischen Umfang des er eignisgestützten Prüfsystems erheblich zu verringern, was zu einer weiteren Kostenreduzierung sowie einer Verringerung der Aufstellfläche und damit verbundenen Kosteneinsparungen führt.

Im folgenden wird die vorliegende Erfindung unter Be zugnahme auf die beigefügte Zeichnung näher erläutert.

In der Zeichnung zeigen

Fig. 1 ein Blockschaltbild des grundlegenden Aufbaus eines (durch ein Prüfgerät für hochintegrierte Schaltungen gebilde ten) Halbleiterprüfsystems gemäß dem Stand der Technik;

Fig. 2 ein Schemadiagramm eines Beispiels für die äußere Erscheinung eines Halblei terprüfsystems gemäß dem Stand der Technik;

Fig. 3 ein Diagramm zum Vergleich eines Bei spiels für Beschreibungen zur Erzeu gung eines zyklusgestützten Prüfmu sters beim herkömmlichen Halbleiter prüfsystem mit einem Beispiel für Be schreibungen zur Erzeugung eines er eignisgestützten Prüfmusters beim er findungsgemäßen Halbleiterprüfsystem;

Fig. 4 ein Blockschaltbild eines Beispiels für eine Prüfsystemanordnung zur Prü fung eines Speicherbauteils mit Hilfe eines erfindungsgemäßen anwendungsspe zifischen ereignisgestützten Speicher prüfsystems;

Fig. 5 ein Blockschaltbild eines Beispiels für den Schaltungsaufbau bei einem an einer Ereignisprüfgerät-Leiterplatte vorgesehenen ereignisgestützten Prüf gerät, wobei die Leiterplatte in ein erfindungsgemäßes Prüfgerätmodul inte griert ist;

Fig. 6 ein Schemadiagramm, das den Aufbau ei nes Halbleiter-Prüfsystems aus mehre ren erfindungsgemäßen Prüfgerätmodulen zeigt, wobei das Prüfsystem Prüfpins umfaßt, die entsprechend ihrer unterschiedlichen Leistung in Gruppen unterteilt sind;

Fig. 7A ein Blockschaltbild eines Beispiels für ein Halbleiterprüfsystem zum Prü fen eines einen Speicher umfassenden Halbleiterbauteils;

Fig. 7B ein Blockschaltbild eines weiteren Beispiels eines Halbleiterprüfsystems zum Prüfen eines einen Speicher umfas senden Halbleiterbauteils;

Fig. 8 ein Blockschaltbild einer Anordnung zur Zuführung von Ereignisdaten zu ei nem Prüfgerätmodul zur Erzeugung eines Algorithmus-Musters durch das ALPG-Mo dul; und

Fig. 9 ein Schemadiagramm eines Beispiels für die äußere Erscheinung des erfindungs gemäßen auf dem Einsatz von Modulen basierenden Halbleiterprüfsystems.

Im folgenden wird das bevorzugte Ausführungsbeispiel der vorliegenden Erfindung unter Bezugnahme auf die Fig. 4 bis 9 näher erläutert. Das Blockschaltbild gemäß Fig. 4 zeigt einen grundlegenden Aufbau des erfindungs gemäßen Halbleiterprüfsystems zum Prüfen eines einen Speicherblock und einen Logikblock umfassenden Halblei terbauteils. Bei diesem Beispiel wird davon ausgegan gen, daß der Speicherblock im Halbleiterbauteilprüfling reparaturfähig ist, indem defekte Speicherzellen durch redundante Speicherzellen ersetzt werden, wodurch der Speicherblock sich selbst dann wiederherstellen läßt, wenn er defekte Speicherzellen umfaßt.

Beim erfindungsgemäßen Halbleiterprüfsystem ist ein Prüfkopf (bzw. eine Prüfgerät-Zentraleinheit) so ge staltet, daß sich darin wahlweise ein oder mehrere mo dulare Prüfgeräte (die im folgenden als "Prüfgerätmodule" bezeichnet werden) installieren las sen. Bei den zu installierenden Prüfgerätmodulen kann es dabei um eine der gewünschten Anzahl der Prüfgerät pins entsprechende Anzahl gleichartiger Prüfgerätmodule handeln; es können dabei aber auch unterschiedliche Prüfgerätmodule, etwa ein Hochgeschwindigkeitsmodul HSM und ein Niedriggeschwindigkeitsmodul LSM, miteinander kombiniert werden. Wenn bei einem Bauteilprüfling eine Speicherprüfung durchzuführen ist, so kann zusätzlich ein speziell für die Speicherprüfung ausgelegtes Prüf gerätmodul 135 im Prüfsystem vorgesehen werden, wie dies in Fig. 7 dargestellt ist.

Wie später unter Bezugnahme auf Fig. 6 noch genauer er läutert wird, umfaßt jedes Prüfgerätmodul mehrere - beispielsweise acht - Ereignisprüfgerät-Leiterplatten 43. Jede Ereignisprüfgerät-Leiterplatte enthält wie derum mehrere Ereignisprüfgeräte 66, deren Anzahl der jenigen der Prüfgerät-Pins entspricht, d. h. es werden beispielsweise 32 Ereignisprüfgeräte für 32 Prüfgerät- Pins vorgesehen. Beim Beispiel gemäß Fig. 4 ist die Er eignisprüfgerät-Leiterplatte 431 dabei für die Bauteil prüfung eines Speicherblocks zuständig, während andere Ereignisprüfgerät-Leiterplatten 43 eine Logikblock-Bau teilprüfung durchführen.

Beim Prüfsystem gemäß Fig. 4 wird die Vielzahl an Ereig nisprüfgerät-Leiterplatten 43 über einen Systembus 64 durch ein Prüfgerät-Steuerelement 41 gesteuert, welches durch einen Hauptrechner des Prüfsystems gebildet wird. Wie bereits erwähnt, können beispielsweise acht Ereig nisprüfgerät-Leiterplatten 43 in einem Prüfgerätmodul installiert sein. Ein erfindungsgemäßes Prüfsystem ist üblicherweise aus zwei oder mehr derartiger Prüfgerät module aufgebaut, wie sich dies zwar nicht Fig. 4, je doch Fig. 6 entnehmen läßt.

Beim Prüfsystem gemäß Fig. 4 führt die Ereignisprüfge rät-Leiterplatte 43 einem Bauteilprüfling 19 ein Prüf muster (Prüfsignal) zu und untersucht das durch das Prüfmuster hervorgerufene Antwortsignal vom Bauteil prüfling. Bei diesem Beispiel ist im Prüfsystem ein Re paraturmodul 48 vorgesehen, das entsprechend den Prü fergebnissen defekte Speicherzellen des Speicherbau teilprüflings durch Speicherzellen eines redundanten Speicherbereichs des Speicherbauteilprüflings ersetzt. Ein derartiges Funktionsmodul ist dabei in einer Prüf- Halterungsvorrichtung (Pinhalterung) des Prüfsystems installiert, worauf später noch genauer eingegangen wird.

Jede Ereignisprüfgerät-Leiterplatte 43 enthält bei spielsweise für 32 Kanäle ereignisgestützte Prüfgeräte 66 ₁ bis 66 ₃₂ sowie eine Schnittstelle 53, eine Zen traleinheit 67 und einen Speicher 68. Jedes Ereignis prüfgerät 66 entspricht einem Prüfgerätpin, wobei Er eignisprüfgeräte derselben Prüfgerät-Leiterplatte die selbe interne Struktur aufweisen. Bei diesem Beispiel umfaßt das Ereignis-Prüfgerät 66 einen Ereignisspeicher 60, eine Ereignis-Ausführeinheit 47, eine Pin-Ansteue rungs/Komparator-Einheit 61 und einen Prüfergebnisspei cher 57.

Der Ereignisspeicher 60 speichert Ereignisdaten zur Er zeugung eines Prüfmusters. Die Ereignis-Ausführeinheit 47 erzeugt das Prüfmuster auf der Grundlage der Ereig nisdaten vom Ereignisspeicher 60 und das Prüfmuster wird dem Bauteilprüfling (DUT) 19 durch die Pin-An steuerungs/Komparator-Einheit 61 zugeführt. Handelt es sich bei einem Prüfmuster für den Speicherblock des Bauteilprüflings um eine Algorithmus-Sequenz, so wird im Prüfsystem ein Algorithmus-Mustergeneratormodul (ALPG-Modul) vorgesehen (siehe Fig. 7). Das ALPG-Modul liefert dabei Ereignisdaten an den Ereignisspeicher zur Erzeugung des Algorithmus-Prüfmusters.

Das Blockschaltbild gemäß Fig. 5 zeigt eine detaillier tere Darstellung eines Beispiels für den Aufbau eines in der Ereignisprüfgerät-Leiterplatte 43 angeordneten ereignisgestützten Prüfgeräts 66, während sich eine ge nauere Beschreibung des ereignisgestützten Prüfsystems der bereits erwähnten US-Patentanmeldung Nr. 09/406,300 sowie der US-Patentanmeldung Nr. 09/259,401 derselben Anmelderin entnehmen läßt. Blöcke, die zu den in Fig. 4 gezeigten identisch sind, sind in Fig. 5 auch mit den selben Bezugsziffern gekennzeichnet.

Die Schnittstelle 53 und die Zentraleinheit 67 sind über den Systembus 64 mit der (in Fig. 4 gezeigten) Prüfgerät-Steuereinheit bzw. dem Hauptrechner 41 ver bunden. Die Schnittstelle 53 wird beispielsweise zur Übertragung von Daten von der Prüfgerät-Steuereinheit 41 an ein (nicht dargestelltes) Register in der Ereig nisprüfgerät-Leiterplatte eingesetzt, um das Ereignis prüfgerät den Eingabe-/Ausgabe-Pins des Bauteilprüf lings zuzuordnen. Wenn der Hauptrechner 41 hierfür bei spielsweise eine Gruppenzuordnungsadresse an den Systembus 64 sendet, so interpretiert die Schnittstelle 53 die Gruppenzuordnungsadresse und ermöglicht es da durch, die Daten vom Hauptrechner im Register der spe zifizierten Ereignisprüfgerät-Leiterplatte zu spei chern.

In jeder Ereignisprüfgerät-Leiterplatte 43 kann eine Zentraleinheit 67 vorgesehen sein, die die Operationen der Ereignisprüfgerät-Leiterplatte 43, einschließlich der Erzeugung von Ereignissen (Prüfmustern), der Bewer tung von Ausgangssignalen vom Bauteilprüfling und der Beschaffung von Fehlerdaten steuert. Dabei kann für jede Prüfgerät-Leiterplatte eine gesonderte Zentralein heit 67 oder auch eine Zentraleinheit 67 für mehrere Prüfgerät-Leiterplatten vorgesehen werden. Im übrigen muß auch nicht unbedingt eine Zentraleinheit 67 in der Ereignisprüfgerät-Leiterplatte 43 vorhanden sein, weil dieselben Steuerfunktionen für die Ereignisprüfgerät- Leiterplatten auch direkt durch die Prüfgerät- Steuereinheit 41 erfüllt werden können.

Bei der Adreßfolge-Steuereinheit 58 handelt es sich beispielsweise im einfachsten Fall um einen Programm- Zähler. Die Adreßfolge-Steuereinheit 58 steuert die Zu führung von Adressen zum Fehlerdatenspeicher 57 und zum Ereignisspeicher 60. Die Ereigniszeitsteuerungsdaten werden vom Hauptrechner als Prüfprogramm an den Ereig nisspeicher 60 übertragen und dort gespeichert.

Wie erwähnt, speichert der Ereignisspeicher 60 die Er eigniszeitsteuerungsdaten, welche die Zeitsteuerung der einzelnen Ereignisse (d. h. den Zeitpunkt, an dem sich der Logikzustand von "1" zu "0" bzw. von "0" zu "1" än dert) festlegen. Die Ereigniszeitsteuerungsdaten werden dabei beispielsweise in zwei Gruppen gespeichert, von denen eine die Daten umfaßt, die ein ganzzahliges Viel faches eines Referenztaktzyklus angeben, und die andere Gruppe aus den Daten besteht, die Bruchteile des Refe renztaktzyklus wiedergeben. Vor der Speicherung im Er eignisspeicher 60 werden die Ereigniszeitsteuerungsda ten vorzugsweise komprimiert.

Beim Beispiel gemäß Fig. 5 wird die in Fig. 4 gezeigte Ereignis-Ausführeinheit 47 durch eine Dekomprimierungs einheit 62, eine Zeitsteuerungzähl- und Skalierlogik 63 und einen Ereignisgenerator 64 gebildet. Die Dekompri mierungseinheit 62 dient zur Dekomprimierung (bzw. Wie derherstellung) der aus dem Ereignisspeicher 60 stam menden komprimierten Zeitsteuerungsdaten. Die Zeit steuerungszähl- und Skalierlogik 63 erzeugt Zeitlängen- Daten für jedes Ereignis, indem sie die Ereigniszeit steuerungsdaten summiert bzw. modifiziert. Die Zeitlän gen-Daten geben dabei die Zeitsteuerung jedes Ereignis ses in Form einer Zeitlänge (d. h. einer Verzögerungs zeit) gegenüber einem festgelegten Referenzpunkt an.

Schließlich erzeugt der Ereignisgenerator 64 ein Prüf muster auf der Grundlage der Zeitlängen-Daten und führt das Prüfmuster dem Bauteilprüfling (DUT) 19 durch die Pin-Ansteuerungs/Komparator-Einheit 61 zu. Mit Hilfe dieser Anordnung wird ein bestimmter Pin des Hauteil prüflings (DUT) 19 durch Bewertung seiner Antwortaus gangssignale geprüft. Wie sich Fig. 4 entnehmen läßt, besteht die Pin-Ansteuerungs/Komparator-Einheit 61 hauptsächlich aus einer Pin-Ansteuerung, die den jewei ligen Bauteilpin zur Zuführung des Prüfmusters ansteu ert, und einem Komparator, der ein Spannungsniveau ei nes durch das Prüfmuster hervorgerufenen Ausgangssi gnals des Bauteilpins bestimmt und das Ausgangssignal mit den SOLL-Logikdaten vergleicht.

Bei diesem kurz beschriebenen Ereignisprüfgerät werden das dem Bauteilprüfling zugeführte Eingabesignal und das mit dem Ausgangssignal des Bauteils zu verglei chende SOLL-Signal auf der Grundlage von Daten erzeugt, die im ereignisgestützten Format vorliegen. Beim ereig nisgestützten Format werden Informationen über die Zeitpunkte, an denen sich das Eingabesignal und das SOLL-Signal verändern, durch Aktionsinformationen (in Form von Setz- und/oder Rücksetzinformationen) und Zeitinformationen (über die Zeitlänge ab einem bestimm ten Zeitpunkt) wiedergegeben.

Wie bereits erwähnt, wird beim herkömmlichen Halblei terprüfsystem ein zyklusgestützes Verfahren eingesetzt, für das eine geringere Speicherkapazität benötigt wird, als dies bei einer ereignisgestützten Struktur der Fall ist. Beim zyklusgestützten Prüfsystem werden die Zeit informationen des Eingabesignals und des SOLL-Signals aus Zyklusinformationen (Geschwindigkeitssignal) und Informationen zur Verzögerungszeit gebildet. Die Akti onsinformationen des Eingabesignals und des SOLL-Si gnals werden aus Daten über den Wellenform-Modus sowie Musterdaten erzeugt. Bei dieser Anordnung können die Informationen über die Verzögerungszeit nur durch eine begrenzte Datenmenge gebildet werden. Zudem muß das Prüfprogramm zu einer flexiblen Erzeugung der Musterda ten viele Schleifen, Verzweigungen und/oder Unterpro gramme umfassen, so daß bei einem herkömmlichen Prüfsy stem komplexe Strukturen und Operationsvorgänge benö tigt werden.

Beim ereignisgestützten Prüfsystem kann hingegen auf die komplexen Strukturen und Operationsvorgänge her kömmlicher zyklusgestützter Prüfsysteme verzichtet wer den, wodurch sich die Anzahl der Prüfpins auf einfache Weise erhöhen und/oder die Integration von Prüfpins mit unterschiedlicher Leistung im selben Prüfsystem pro blemlos durchführen läßt. Obwohl beim ereignisgestützen Prüfsystem eine große Speicherkapazität benötigt wird, stellt eine entsprechende Erhöhung der Speicherkapazi tät doch kein wesentliches Problem dar, da heutzutage ohnehin laufend Speicher mit immer höherer Speicher dichte zu immer geringeren Kosten angeboten werden. Wie bereits erwähnt, können beim ereignisgestützten Prüfsystem alle Prüfpins bzw. alle Prüfpin-Gruppen un abhängig voneinander eine Prüfoperation durchführen. Wenn also mehrere unterschiedliche Arten von Prüfungen durchzuführen sind, wie dies etwa beim Prüfen einer in tegrierten Systemchip-Schaltung mit mehreren, etwa in Form eines Logikbausteins und eines Speicherbausteins vorliegenden Funktionsblöcken (Bausteinen) der Fall ist, so lassen sich diese unterschiedlichen Arten von Prüfungen gleichzeitig parallel vornehmen. Zudem können die Start- und Endzeitsteuerung derartiger unterschied licher Arten von Prüfungen unabhängig voneinander er folgen.

Das Schemadiagramm gemäß Fig. 6 zeigt den Aufbau eines Halbleiterprüfsystems aus mehreren Prüfgerätmodulen ge mäß der vorliegenden Erfindung, wobei das Prüfsystem Prüfpins umfaßt, die gemäß ihrer unterschiedlichen Lei stung gruppiert sind.

Dabei wird ein Prüfkopf 124 mit einer Anzahl von Prüf gerätmodulen versehen, die beispielsweise von der An zahl der Pins einer mit dem Prüfkopf verbundenen Prüf- Halterungsvorrichtung 127 und vom Typ des zu prüfenden Bauteils sowie der Anzahl der Pins des Bauteilprüflings abhängt. Wie später noch näher erläutert wird, ist die Spezifikation der Schnittstelle (d. h. des Anschlußele ments) zwischen der Prüf-Halterungsvorrichtung 127 und dem Prüfgerätmodul standardisiert, so daß jedes Prüfge rätmodul an jeder beliebigen Position im Prüfkopf (bzw. der System-Zentraleinheit) installiert werden kann.

Die Prüf-Halterungsvorrichtung 127 umfaßt eine große Anzahl von elastischen Anschlußelementen, wie etwa Pogo-Pins, zur elektrischen und mechanischen Verbindung der Prüfgerätmodule mit einem Performance-Board 128. Der Bauteilprüfling 19 wird in einen Prüf-Stecksockel am Performance-Board 128 eingesteckt und hierdurch elektrisch mit dem Halbleiterprüfsystem verbunden. In der Prüf-Halterungsvorrichtung 127 ist ein in den Fig. 7A und 7B gezeigtes, speziell auf die geplante Prü fung ausgelegtes Funktionsmodul (beispielsweise in Form eines Reparaturmoduls 48 zur Speicherreparatur) instal liert, was sich allerdings Fig. 6 nicht entnehmen läßt. Gemäß der vorliegenden Erfindung ist demgemäß die Prüf- Halterungsvorrichtung 127, beispielsweise unter Berück sichtigung des zu prüfenden Bauteil-Typs, speziell für die jeweilige Prüfanwendung konstruiert.

An der Prüf-Halterungsvorrichtung 127 wird ein Perfor mance-Board 128 vorgesehen. Ein Bauteilprüfling (DUT) 19 wird nun beispielsweise in einen Prüfsockel am Per formance-Board 128 eingeschoben und so mit dem Halblei terprüfsystem elektrisch verbunden. Wie bereits er wähnt, ist in der Prüf-Halterungsvorrichtung ein Spei cherreparaturmodul 48 gemäß Fig. 4 angeordnet, das al lerdings stattdessen auch, in ähnlicher Weise wie der Bauteilprüfling (DUT) 19, am Performance-Board 128 ge haltert werden kann.

Dem Reparaturmodul 48 werden Daten über die Struktur des redundanten Speicherbereichs des Speicherbauteil prüflings zugeführt. Wird nun durch die Speicherprüfung in einer Speicherzelle des Speicherbauteilprüflings ein Defekt entdeckt, so stellt das Reparaturmodul 48 den Speicherbauteilprüfling wieder her, indem es die de fekte Speicherzelle durch eine Speicherzelle des redun danten Speicherbereichs ersetzt. Dabei legt das Repara turmodul 48 eine effektive Vorgehensweise beim Aus tausch der Speicherzellen und der Durchführung des Re paraturvorgangs fest. Üblicherweise besteht ein solcher Reparaturvorgang darin, im Speicherbauteil auf der Grundlage der für das Speicherbauteil spezifizierten Regeln Schaltkreisstrukturen aufzutrennen. Da der Repa raturvorgang für einen bestimmten Speicherbauteilprüf ling das Auftrennen von Schaltkreisstrukturen mit Hilfe elektrischer Impulse umfaßt, ist vorzugsweise im Spei cherreparaturmodul 48 ein Treiber zur Erzeugung derar tiger elektrischer Impulse vorgesehen.

Jedes Prüfgerätmodul 125 weist eine bestimmte Anzahl von Pin-Gruppen auf. So sind in einem Hochgeschwindig keitsmodul HSM beispielsweise gedruckte Leiterplatten für 128 Prüfpins (bzw. Prüfkanäle) angeordnet, während ein Niedriggeschwindigkeitsmodul LSM gedruckte Leiter platten für 256 Prüfpins aufweist. Die Zahlenangaben dienen hier im übrigen nur als Beispiel, so daß auch andere Pinzahlen möglich sind.

Wie bereits erwähnt, umfaßt jede Leiterplatte des Prüf gerätmoduls ereignisgestützte Prüfgeräte, die jeweils Prüfmuster erzeugen und diese dem entsprechenden Pin des Bauteilprüflings 19 durch das Performance-Board 128 zuführen. Durch das Prüfmuster hervorgerufene Ausgangs signale des Bauteilprüflings 19 werden durch das Per formance-Board 128 an die Ereignisprüfgerät-Leiter platte im Prüfgerätmodul weitergeleitet, die sie mit den SOLL-Signalen vergleicht und so feststellt, ob der Bauteilprüfling einwandfrei arbeitet.

Jedes Prüfgerätmodul verfügt über eine Schnittstelle (Anschlußelement) 126. Das Anschlußelement 126 ent spricht dabei der standardisierten Spezifikation der Prüf-Halterungsvorrichtung 127, wobei in der standardi sierten Spezifikation der Prüf-Halterungsvorrichtung 127 beispielsweise der Aufbau der Anschlußpins, die Im pedanz der Pins, die Entfernung zwischen den Pins (d. h. der Pinabstand) und die jeweilige relative Ausrichtung der Pins zueinander für den geplanten Prüfkopf festge legt sind. Durch Einsatz einer mit der standardisierten Spezifikation übereinstimmenden Schnittstelle 126 (bzw. eines entsprechenden Anschlußelements) bei allen Prüf gerätmodulen lassen sich beliebige Prüfsysteme mit ei ner unterschiedlichen Kombination von Prüfgerätmodulen herstellen.

Durch die erfindungsgemäße Anordnung erhält man ein in Hinblick auf Kosten und Leistung optimales Prüfsystem, das dem zu prüfenden Bauteil angepaßt ist. Außerdem läßt sich die Leistung des Prüfsystems ggf. noch weiter verbessern, indem man eines oder mehrere der Prüfmodule ersetzt, wodurch sich auch die gesamte Lebensdauer des Systems erhöhen läßt. Darüber hinaus kann das erfin dungsgemäße Prüfsystem eine Vielzahl von Prüfmodulen umfassen, deren Leistung sich jeweils unterscheidet, so daß sich direkt durch Einsatz entsprechender Prüfmodule ein Prüfsystem mit der gewünschten Leistung herstellen läßt, wobei es auf einfache und direkte Weise möglich ist, die Prüfsystemleistung zu verbessern.

Die Blockschaltbilder gemäß den Fig. 7A und 7B zeigen Beispiele für ein Halbleiterprüfsystem, das zur Prüfung von Speicherbauteilen ausgelegt ist. Bei den in den Fig. 7A und 7B gezeigten Beispielen ist das Prüfsystem jeweils so gestaltet, daß ein Logikblock und ein Speicherblock im Bauteilprüfling gleichzeitig geprüft werden können. Außerdem ist bei den Beispielen der Fig. 7A und 7B in der Prüf-Halterungsvorrichtung 127 ein Reparaturmodul 132 angeordnet. Ein derartiges Funkti onsmodul wird gemäß einer speziellen Eigenschaft des Speicherbauteilprüflings ausgewählt. Wenn also der Speicherbauteilprüfling keinen redundanten Speicher zur Reparatur aufweist, so wird im Prüfsystem eine Prüf- Halterungsvorrichtung ohne Reparaturmodul 132 einge setzt. Zur Verbesserung der Ubersichtlichkeit ist die in Fig. 6 gezeigte Schnittstelle 126 hier nicht darge stellt. Außerdem wurden die Prüfgerätmodule 125 hier einfach mit TM bezeichnet, obwohl es sich dabei je nach dem Ziel der Prüfung sowohl um gleichartige als auch um unterschiedliche Module handeln kann.

Das in Fig. 7A gezeigte Halbleiterprüfsystem umfaßt Prüfgerätmodule 125 zur Logikprüfung, ein Prüfgerätmo dul 135 zur Speicherprüfung und ein Algorithmus-Muster generatormodul (ALPG-Modul) 137. Diese Module sind über die entsprechend der standardisierten Schnittstellen spezifikation gestaltete Schnittstelle 126 beliebig in Steckplätzen in der Zentraleinheit des Systems instal liert. Falls der Speicherbauteilprüfling zu Reparatur zwecken eine Redundanzstruktur aufweist, ist das Prüf system aufgrund des Vorhandenseins der mit dem Spei cherreparatur-Modul versehenen Prüf-Halterungsvorrich tung 127 in der Lage, sowohl einen Speicherprüfvorgang als auch einen Speicherreparaturvorgang durchzuführen.

Wie bereits erwähnt, wird bei diesem Beispiel das Prüf gerätmodul 125 zur Logikprüfung und das Prüfgerätmodul 135 zur Speicherprüfung eingesetzt. Im Grunde ist es dabei nicht nötig, unterschiedliche Prüfgerätmodule zur Logik- und Speicherprüfung einzusetzen. Allerdings un terscheiden sich die Anforderungen bei der Speicherprü fung von denen der Logikprüfung, so daß die Verwendung eines speziell für die Speicher- bzw. Logikprüfung aus gelegten Prüfgerätmoduls im Hinblick auf Kosten und Leistung effektiver ist.

Ein durch das Prüfgerätmodul 125 erzeugtes Prüfmuster wird dem Logikblock des Bauteilprüflings 19 durch die Prüf-Halterungsvorrichtung 127 und das Performance- Board 128 zugeführt. Das Prüfgerätmodul 125 vergleicht sodann ein durch den Logikblock des Bauteilprüflings (DUT) 19 in Antwort auf das Prüfmuster erzeugtes Aus gangssignal mit dem SOLL-Muster, um festzustellen, ob das Ausgangssignal fehlerhaft ist. Zudem wird ein durch das Prüfgerätmodul 135 erzeugtes Prüfmuster dem Speicherblock des Bauteilprüflings 19 durch die Prüf- Halterungsvorrichtung 127 und das Performance-Board 128 zugeführt, woraufhin die im Speicherblock gespeicherten Daten ausgelesen und vom Prüfgerätmodul 135 mit den SOLL-Daten verglichen werden, um festzustellen, ob der entsprechende Speicherplatz im Bauteilprüfling 19 einen Fehler aufweist.

Wird zum Prüfen des Speicherblocks des Bauteilprüflings 19 ein Prüfmuster verwendet, das eine bestimmte mathe matische Sequenz aufweist (d. h. ein Algoritbmus-Prüfmu ster), so liefert das ALPG-Modul 137 Ereignisdaten für die Erzeugung des Algorithmus-Prüfmusters an das Prüf gerätmodul 135. Das ALPG-Modul 137 ist so konstruiert, daß es nur die für die Erzeugung des Algorithmus-Mu sters für eine begrenzte Anzahl von Speicherbauteilty pen benötigten Ereignisdaten liefert, wodurch sich Ko sten und Abmessungen gering halten lassen. Bei der vor liegenden Anordnung wird das Algorithmus-Muster zum Einsatz für den bestimmten Speicherbauteilprüfling in Form einer Ereignisdatensequenz durch das Prüfgerätmo dul 135 erzeugt.

Ein Beispiel für die Struktur zur Zuführung der Ereig nisdaten vom ALPG-Modul 137 zum Prüfgerätmodul 135 zur Erzeugung des Algorithmus-Musters wird im folgenden nä her erläutert. Dem Blockschaltbild gemäß Fig. 8 läßt sich ein Beispiel für eine für solche Zwecke geeignete Struktur entnehmen. Das ALPG-Modul 137 speichert das Algorithmus-Muster im ereignisgestützten Format. Die Datenspeicherung kann dabei beispielsweise in einem Plattenspeicher mit mehreren Giga-Bytes oder mehreren zehn Giga-Bytes (bzw. zukünftig auch mehreren hundert Giga-Bytes) erfolgen. Es ist dabei möglich, eine Viel zahl kleiner Plattenspeicher in einer Plattenspeicher- Untereinheit derart anzuordnen, daß jeder kleine Plat tenspeicher einem Prüfpin des Prüfsystems entspricht. Stattdessen kann die Anzahl kleiner Plattenspeicher aber auch geringer sein, als die der Prüfsystem-Pins. Da heutzutage laufend Plattenspeicher höherer Kapazität und mit immer geringeren Abmessungen angeboten werden, läßt sich trotz der für das Algorithmus-Muster benötig ten großen Speicherkapazität bei dieser Struktur auch eine zukünftige noch größere Datenmenge leicht unter bringen.

Die vom Plattenspeicher stammenden Ereignisdaten werden an den im Prüfgerätmodul 135 angeordneten Ereignisgene rator 154 übertragen (der dem Ereignisspeicher 60 und der Ereignisausführeinheit 47 in Fig. 4 entspricht). Das vom Ereignisgenerator 154 erzeugte Algorithmus-Prüfmu ster wird dem Bauteilprüfling durch die Pin-Ansteuerung 152 zugeführt.

Vorzugsweise wird die erwähnte Plattenspeicher-Unter einheit 158 derart gestaltet, daß sie sich vom ALPG-Mo dul 137 abnehmen läßt. Bei einer solchen Anordnung kann das Algorithmus-Prüfmuster in den Plattenspeichern off line geschrieben werden, während die anderen Unterein heiten des ALPG-Moduls 137 im Einsatz sind, wodurch sich die Prüfeffizienz des Prüfsystems insbesondere dann verbessern läßt, wenn dieses Prüfsystem in der Herstellungsphase des Halbleiterbauteilprüflings Ver wendung findet. Bei einer Forschungs- und Entwicklungs anwendung kann das ALPG-Modul 137 dabei anstelle eines Plattenspeichers auch einen anderen Speichertyp umfas sen, um die Ereignisdaten für das Algorithmus-Muster in Echtzeit zu erzeugen.

Wie bereits erwähnt, können alle bei der Prüfung vor kommenden Signale mit Hilfe der Ereignszeitsteuerungda ten unter Einsatz der ereignisgestützten Prüfgerätmo dule verarbeitet werden, wobei die Ereignisdaten für das Algorithmus-Muster unter Verwendung von Platten speichern im ALPG-Modul vorliegen können.

Wie sich wiederum Fig. 7A entnehmen läßt, werden die Prüfergebnisdaten der Speicherbauteilprüfung auch an das Reparaturmodul 132 geleitet. Dem Reparaturmodul 132 werden zudem vorab Daten zugeführt, die die physikali sche Struktur und die Regeln für die Verwendung des re dundanten Speicherbereichs im Speicherbauteilprüfling betreffen. Auf der Grundlage der Prüfergebnisdaten be stimmt nun das Reparaturmodul 132 einen Reparatur-Algo rithmus für den Ersatz der defekten Speicherzelle durch eine Speicherzelle im redundanten Speicherbereich. Wie bereits erwähnt, erfolgt ein solcher Ersatz von Speicherzellen üblicherweise durch Auftrennen interner Schaltkreisstrukturen des Bauteilprüflings mit Hilfe von Laserimpulsen oder elektrischen Signalen. Wenn das Auftrennen der Strukturen durch elektrische Signale er folgt - wobei das Reparaturmodul 132 dann eine elektri sche Stromansteuerung umfaßt - läßt sich mit dem erfin dungsgemäßen Prüfsystem sowohl eine Prüfung als auch eine Reparatur des Speicherbauteilprüflings durchfüh ren.

Das in Fig. 7B gezeigte Beispiel für ein Halbleiterprüf system entspricht im wesentlichen dem Beispiel gemäß Fig. 7A, wobei allerdings geringfügige Unterschiede vor handen sind. Einer der Unterschiede besteht darin, daß das Speicherprüfgerätmodul 135 und das Algorithmus-Mu stererzeugungsmodul (ALPG-Modul) 137 durch Übertra gungsmittel, beispielsweise eine Daten-Cache-Pipeline 138 verbunden sind. Eine derartige Hochgeschwindig keits-Datenübertragung unter Einsatz einer modernen Steuertechnologie, beispielsweise in Form einer über lappenden und parallelen Durchführung, ist aus dem Stand der Technik bereits bekannt. Durch eine geeignete Einstellung der Anzahl der Stufen (Register) in der Pi peline 138 kann die Datenübertragungs-Geschwindigkeit vom ALPG-Modul 137 zum Prüfgerätmodul 135 erheblich ge ringer sein, als bei der Übertragung vom Prüfgerätmodul 135 zum Bauteilprüfling, was das Vorsehen eines ALPG- Moduls 137 kostengünstig macht.

Ein weiterer Unterschied besteht darin, daß das ALPG- Modul 137 ein anwenderprogrammierbares Gate-Array (FPGA) 139 umfaßt, das entweder eine Untereinheit des ALPG-Moduls 137 oder das ALPG-Modul 137 selbst bildet. Die in die FPGA-Untereinheit 139 zu ladenden Daten wer den dabei in ein Datenformat umgewandelt, das dem FPGA- Format entspricht, und sodann in die FPGA-Untereinheit 139 eingeschrieben.

Bei der beschriebenen Anordnung läßt sich ein speziel les Algorithmus-Muster für eine bestimmte Speicherbau teilprüfung durch das FPGA 139 kostengünstig erzeugen. Die Daten im FPGA werden dabei beispielsweise unter Verwendung von HDL (Hardwarebeschreibungssprache) ge schrieben. Fig. 7B zeigt zudem einen Fall, bei dem die Ereignisdaten vom ALPG-Modul 137 oder dem FPGA 139 zur Erzeugung des Algorithmus-Musters auf der Grundlage ei ner RTL-Modell-Datei 141 (Registerübertragungssprachen- Modelldatei) erzeugt werden. Eine solche RTL-Modell-Da tei wird dabei vom Entwicklungsingenieur eines Halblei terbauteils unter Verwendung einer üblicherweise unter Einsatz von HDL angegebenen Prüfbank 142 erzeugt.

Wie bereits erwähnt, wird bei der vorliegenden Erfin dung ein anwenderprogrammierbares ALPG verwendet, das ein Algorithmus-Muster speziell für die Speicherprüfung eines bestimmten Speicherbauteilprüflings erzeugen kann, während herkömmliche ALPGs für alle Arten von Al gorithmus-Mustern konstruiert sind. Dementsprechend ist es hier möglich, ein Speicherprüfsystem mit einfachem Aufbau kostengünstig herzustellen. Wie ebenfalls be reits erwähnt wurde, kann das erfindungsgemäße Prüfsy stem durch Einsatz einer mit dem Reparaturmodul 132 versehenen Prüf-Halterungsvorrichtung 127 außerdem einen Speicherreparaturvorgang durchführen, sofern der Speicherbauteilprüfling einen für eine Speicherrepara tur ausgelegten Aufbau besitzt.

Ein Beispiel für die äußere Erscheinung des erfindungs gemäßen Halbleiterprüfsystems läßt sich dem Schemadia gramm gemäß Fig. 9 entnehmen. Wie in Fig. 9 gezeigt ist, ist hierbei ein Hauptrechner (bzw. eine Systemzen traleinheit) 41 beispielsweise in Form eines eine Be nutzer-Graphikschnittstelle (GUI) umfassenden Arbeits platzes vorgesehen. Der Hauptrechner 41 dient dabei als Benutzerschnittstelle sowie als Steuerelement zur Steuerung der Gesamtoperation des Prüfsystems. Der Hauptrechner 41 und die interne Hardware des Prüfsy stems sind durch den (in den Fig. 4 und 5 gezeigten) Systembus 64 miteinander verbunden.

Beim erfindungsgemäßen ereignisgestützten Prüfsystem wird weder ein Mustergenerator noch ein Zeitsteuerungs generator benötigt, wie dies beim herkömmlichen, nach dem zyklusgestützten Konzept aufgebauten Prüfsystem der Fall ist. Es ist daher möglich, die physikalischen Ab messungen des gesamten Prüfsystems durch Installation aller modularen ereignisgestützten Prüfgeräte im Prüf kopf (bzw. der Prüfgerät-Zentraleinheit) 124 erheblich zu reduzieren.

Wie bereits erwähnt, kommt beim erfindungsgemäßen ereignisgestützten Halbleiterspeicherprüfsystem ein ALPG-Modul zum Einsatz, das zur Erzeugung nur eines be stimmten, für das spezifische Speicherbauteil oder den spezifischen Prüfzweck benötigten Algorithmus-Musters ausgelegt ist. Dementsprechend läßt sich bei der vor liegenden Erfindung durch die Bildung verschiedener wunschgemäßer Kombinationen aus Prüfgerätmodul und ALPG-Modul ein kostengünstiges Prüfsystem erzeugen, das speziell für ein zu prüfendes Speicherbauteil ausgelegt ist.

Beim erfindungsgemäßen Halbleiterprüfsystem wird das Funktionsmodul in der Prüf-Halterungsvorrichtung vorge sehen, die das Prüfgerätmodul mit dem Bauteilprüfling elektrisch verbindet, wobei sich eine solche Prüf-Hal terungsvorrichtung je nach Bauteilprüfling bzw. beab sichtigtem Prüfzweck auch durch eine andere Prüf-Halte rungsvorrichtung ersetzen läßt. Das Prüfgerätmodul be steht aus einer Vielzahl von Prüfgerät-Leiterplatten, wobei jede Prüfgerät-Leiterplatte gemäß der Steuerung durch den Hauptrechner ein Prüfmuster an einen entspre chenden Bauteilpin leitet und ein Antwortausgangssignal des Bauteilprüflings bewertet.

Beim erfindungsgemäßen ereignisgestützten Speicherprüf system wird das speziell für eine bestimmte Anwendung entwickelte Funktionsmodul in der Prüf-Halterungsvor richtung (Pin-Halterung) angeordnet. Somit läßt sich mit dem Prüfsystem sowohl eine speziell auf den Speicherbauteilprüfling als auch eine auf das Prüfer gebnis bezogene Funktion ausführen, wobei letztere etwa in der Reparatur der Speicherzellen des Speicherbau teilprüflings bestehen kann. Durch einen Austausch der Prüf-Halterungsvorrichtung je nach Speicherbauteilprüf ling läßt sich somit kostengünstig ein einfach aufge bautes Halbleiterspeicherprüfsystem erzeugen.

Beim erfindungsgemäßen Halbleiterprüfsystem kann jeder Prüfpin unabhängig von den anderen Prüfpins operieren, so daß zwei oder mehr Prüfpingruppen eine Prüfung un terschiedlicher Bauteile oder unterschiedlicher Bau teilblöcke gleichzeitig parallel durchführen können. Dementsprechend lassen sich in einer integrierten Sy stemchip-Schaltung mehrere unterschiedliche Funktions blöcke (bzw. Funktionsbausteine), beispielsweise ein Logikbaustein und ein Speicherbaustein, gleichzeitig einer parallelen Prüfung unterziehen.

Aufgrund des modularen Aufbaus des erfindungsgemäßen Halbleiterprüfsystems läßt sich ein gewünschtes Prüfsy stem je nach der Art des zu prüfenden Bauteils und dem Prüfzweck beliebig ausbilden. Zudem läßt sich hier die Hardware des Prüfsystems drastisch reduzieren, während sich die Software des Prüfsystems erheblich verein facht, wobei es dementsprechend auch möglich ist, Prüf gerätmodule mit unterschiedlichen Funktionen und Lei stungen zusammen in demselben Prüfsystem anzuordnen. Zudem läßt sich der gesamte physikalische Umfang des ereignisgestützten Prüfsystems erheblich verringern, was zu einer weiteren Kostenreduzierung sowie einer Verringerung der benötigten Aufstellfläche und einer damit verbundenen Kosteneinsparung führt.

Claims

1. Halbleiterspeicherprüfsystem, enthaltend

- zwei oder mehr Prüfgerätmodule mit identischer oder unterschiedlicher Leistung;
- ein Algorithmus-Mustergeneratormodul (ALPG-Mo dul) zur Erzeugung eines für einen Speicher ei nes Bauteilprüflings spezifischen Algorithmus- Prüfmusters;
- eine Prüfsystem-Zentraleinheit zur Aufnahme ei ner beliebigen Kombination aus Prüfgerätmodulen und ALPG-Modul;
- eine an der Prüfsystem-Zentraleinheit vorgese hene Prüf-Halterungsvorrichtung zur elektrischen Verbindung der Prüfgerätmodule mit einem Bau teilprüfling;
- ein an der Prüf-Halterungsvorrichtung vorgese henes Performance-Board zur Halterung des Bau teilprüflings; und
- einen Hauptrechner, der zur Steuerung der Gesam toperation des Halbleiterprüfsystems mit den im Prüfsystem vorgesehenen Prüfgerätmodulen über einen Prüfgerätbus Daten austauscht.

2. Halbleiterprüfsystem nach Anspruch 1, wobei die meh reren Prüfgerätmodule ein Logikprüfgerätmodul zur Durchführung einer Logikprüfung und ein Speicher prüfgerätmodul zur Durchführung einer Speicherprü fung des Bauteilprüflings umfassen, sofern der Bau teilprüfling eine Logik- und eine Speicherfunktion aufweist, wodurch die Logikprüfung und die Speicher prüfung gleichzeitig parallel erfolgen können.

3. Halbleiterprüfsystem nach Anspruch 1, weiterhin ent haltend ein in der Prüf-Halterungsvorrichtung vorge sehenes Funktionsmodul, das speziell für eine Funk tion des im Bauteilprüfling enthaltenen Speichers konstruiert wurde.

4. Halbleiterprüfsystem nach Anspruch 3, wobei das Funktionsmodul aus einem Speicherreparaturmodul be steht, das einen Reparatur-Algorithmus zur Durchfüh rung eines Speicherreparaturprozesses im Speicher festlegt.

5. Halbleiterprüfsystem nach Anspruch 1, wobei das ALPG-Modul aus einem anwenderprogrammierbaren Gate- Array (FPGA) besteht.

6. Halbleiterprüfsystem nach Anspruch 2, wobei das ALPG-Modul Ereignisdaten zur Erzeugung eines Algo rithmus-Musters mit Hilfe von durch eine Pipeline gebildeten Datenübertragungsmitteln zum Speicher prüfgerätmodul überträgt.

7. Halbleiterprüfsystem nach Anspruch 1, wobei die Spe zifikation zur Verbindung der Prüf-Halterungsvor richtung und des Prüfgerätmoduls standardisiert ist.

8. Halbleiterprüfsystem nach Anspruch 1, wobei eine An zahl von Prüfgerätpins den Prüfgerätmodulen variabel zugeordnet ist.

9. Halbleiterprüfsystem nach Anspruch 1, wobei dem Prüfgerätmodul eine Anzahl von Prüfgerätpins varia bel zugeordnet ist und diese Zuordnung von Prüfpins und ihre Modifikation durch Adreßdaten vom Haupt rechner geregelt werden.

10. Halbleiterprüfsystem nach Anspruch 1, wobei jedes Prüfgerätmodul eine Vielzahl von Ereignisprüfgerät- Leiterplatten umfaßt, die jeweils einer bestimmten Anzahl von Prüfpins zugeordnet sind.

11. Halbleiterprüfsystem nach Anspruch 1, wobei jedes Prüfgerätmodul eine interne Steuereinheit umfaßt und die interne Steuereinheit die Erzeugung eines Prüf musters durch das Prüfgerätmodul steuert und ein Ausgangssignal des Bauteilprüflings in Antwort auf Befehle vom Hauptrechner bewertet.

12. Halbleiterprüfsystem nach Anspruch 10, wobei jedes Prüfgerätmodul eine Vielzahl von Ereignisprüfgerät- Leiterplatten umfaßt und jede Ereignisprüfgerätlei terplatte eine interne Steuereinheit enthält, die die Erzeugung eines Prüfmusters durch das Prüfgerät modul und die Bewertung eines Ausgangssignal des Bauteilprüflings in Abhängigkeit von Befehlen vom Hauptrechner steuert.

13. Halbleiterprüfsystem nach Anspruch 1, wobei jedes Prüfgerätmodul eine Vielzahl von Ereignisprüfgerät- Leiterplatten umfaßt und jede Ereignisprüfgerät-Lei terplatte einem Prüfpin zugeordnet ist und aus den folgenden Bestandteilen besteht:

- einer Steuereinheit, die in Abhängigkeit von Be fehlen vom Hauptrechner die Erzeugung des Prüf musters durch das Prüfgerätmodul sowie die Be wertung eines Ausgangssignals des Bauteilprüf lings steuert;
- einem Ereignisspeicher zur Speicherung von Zeit steuerungsdaten für jedes Ereignis;
- einer Adreßfolge-Steuereinheit zur Zuführung von Adreßdaten zum Ereignisspeicher gemäß der Steue rung durch die Steuereinheit;
- Mitteln zur Erzeugung eines Prüfmusters auf der Grundlage von Zeitsteuerungsdaten vom Ereignis speicher; und
- einer Pin-Ansteuerungs/Komparator-Einheit zur Übertragung des Prüfmusters zum entsprechenden Pin des Bauteilprüflings und zum Empfang eines Antwortausgangssignals vom Bauteilprüfling.

14. Halbleiterprüfsystem, enthaltend

- zwei oder mehr Prüfgerätmodule, die jeweils die selbe oder eine unterschiedliche Leistung auf weisen;
- ein Algorithmus-Mustergenerator-Modul (ALPG-Mo dul) zur Erzeugung eines für einen Speicher ei nes Bauteilprüflings spezifischen Algorithmus- Musters;
- eine Prüfsystem-Zentraleinheit zur Aufnahme ei ner beliebigen Kombination aus Prüfgerätmodulen und ALPG-Modul;
- eine an der Prüfsystem-Zentraleinheit vorgese hene Prüf-Halterungsvorrichtung zur elektrischen Verbindung der Prüfgerätmodule mit einem Bau teilprüfling;
- ein Funktionsmodul, das in der Prüf-Halterungs vorrichtung zur Ausführung einer auf eine Eigen schaft des Speichers des Bauteilprüflings bezo genen Funktion vorgesehen ist;
- ein an der Prüf-Halterungsvorrichtung zur Halte rung des Bauteilprüflings vorgesehenes Perfor mance-Board; und
- einen Hauptrechner, der zur Steuerung der Gesam toperation des Prüfsystems durch einen Prüfge rätbus Daten mit den im Prüfsystem vorgesehenen Prüfgerätmodulen austauscht.