DE10055456A1

DE10055456A1 - Halbleiterprüfsystem zur Prüfung von Mischsignalbauteilen

Info

Publication number: DE10055456A1
Application number: DE10055456A
Authority: DE
Inventors: Shigeru Sugamori
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 1999-11-12
Filing date: 2000-11-09
Publication date: 2001-05-17
Also published as: TW569025B; KR100506774B1; JP4330266B2; KR20010051609A; JP2001174526A; US6536006B1

Abstract

Die vorliegende Erfindung betrifft ein Halbleiterprüfsystem zum Prüfen von Halbleiterbauteilen und insbesondere ein Halbleiterprüfsystem, das mehrere Arten unterschiedlicher Prüfgerätmodule umfaßt und eine äußerst schnelle und effiziente Prüfung einer analoge und digitale Signale aufweisenden integrierten Mischsignalschaltung ermöglicht. Das erfindungsgemäße Halbleiterprüfsystem enthält zwei oder mehrere eine jeweils unterschiedliche Leistungsfähigkeit besitzende Prüfgerätmodule, einen Prüfkopf zur Aufnahme der zwei oder mehreren eine unterschiedliche Leistungsfähigkeit besitzenden Prüfgerätmodule, am Prüfkopf vorgesehene Mittel zur elektrischen Verbindung der Prüfgerätmodule mit einem Bauteilprüfling, eine wahlweise vorzusehende Schaltung, die dem Bauteilprüfling entspricht und dann verwendet wird, wenn es sich beim Bauteilprüfling um eine integrierte Mischsignalschaltung mit analogen und digitalen Funktionen handelt, und einen Hauptrechner, der durch einen Prüfgerätbus zum Datenaustausch mit den Prüfgerätmodulen in Verbindung steht und so die Gesamtoperation des Prüfsystems steuert, wobei das erfindungsgemäße Halbleiterprüfsystem ein gleichzeitiges, paralleles Prüfen analoger und digitaler Funktionsblöcke einer integrierten Mischsignalschaltung ermöglicht. Jedes ereignisgestützte Prüfgerätmodul enthält eine Prüfgerät-Leiterplatte, die als ereignisgestütztes Prüfgerät ausgebildet ist.

Description

Die vorliegende Erfindung betrifft ein Halbleiterprüf system zur Prüfung von integrierten Halbleiterschaltun gen, beispielsweise von hochintegrierten Schaltungen (LSIs), und dabei insbesondere ein durch ereignisge stützte Prüfgeräte gebildetes Halbleiterprüfsystem, das eine Prüfung einer integrierten Mischsignalschaltung ausgesprochen schnell und effizient durchführen kann. Beim erfindungsgemäßen Halbleiterprüfsystem wird ein Prüfsystem durch beliebiges Kombinieren mehrerer Prüf gerätmodule mit identischer oder unterschiedlicher Lei stungsfähigkeit erzeugt, wobei jedes Prüfgerätmodul un abhängig von den anderen Modulen arbeitet, was eine gleichzeitige Prüfung von analogen und digitalen Si gnalblöcken des Bauteilprüflings ermöglicht.

Fig. 1 zeigt ein schematisches Blockschaltbild eines Beispiels für ein herkömmliches Halbleiterprüfsystem zum Prüfen einer (im folgenden auch als "integrierter Schaltungsbauteil", "hochintegrierter Bauteilprüfling" bzw. "Bauteilprüfling" bezeichneten) integrierten Halb leiterschaltung.

Beim in Fig. 1 dargestellten Beispiel wird als Prüfpro zessor 11 ein Prozessor verwendet, der speziell zur Steuerung der Operation des. Prüfsystems über einen Prüfgerätbus im Halbleiterprüfsystem vorgesehen ist. Auf der Grundlage von durch den Prüfprozessor 11 be reitgestellten Musterdaten liefert ein Mustergenerator 12 Zeitsteuerungsdaten und Wellenformdaten an einen Zeitsteuerungsgenerator 13 bzw. einen Wellenformatierer 14. Der Wellenformatierer 14 erzeugt mit Hilfe der vom Mustergenerator 12 kommenden Wellenformdaten und der vom Zeitsteuerungsgenerator 13 gelieferten Zeitsteue rungsdaten ein Prüfmuster, das durch einen Treiber 15 einem Bauteilprüfling (DUT) 19 zugeführt wird.

Ein durch das Prüfmuster hervorgerufenes Antwortsignal vom Bauteilprüfling DUT 19 wird mit Hilfe eines analo gen Komparators 16 in bezug zu einem vorbestimmten Schwellen-Spannungsniveau in ein Logiksignal umgewan delt. Das Logiksignal wird durch einen Logikkomparator 17 mit vom Mustergenerator 12 bereitgestellten SOLL- Wert-Daten verglichen und das Ergebnis des Logikver gleichs in einem Fehlerspeicher 18 entsprechend der Adresse des Bauteilprüflings 19 abgespeichert. Der Treiber 15, der analoge Komparator 16 und (nicht darge stellte) Umschalter zum Wechsel der Pins des Bauteil prüflings sind in einer Pin-Elektronik 20 angeordnet.

Eine Schaltanordnung gemäß der obigen Beschreibung ist an jedem Prüf-Pin des Halbleiterprüfsystems vorgesehen. Da ein umfangreiches Halbleiterprüfsystem über eine große Anzahl von beispielsweise zwischen 256 und 1.048 Prüf-Pins verfügt und dieselbe Anzahl von der Darstel lung in Fig. 1 entsprechenden Schaltanordnungen im Sy stem vorgesehen ist, handelt es sich bei einem Halbei terprüfsystem um ein sehr umfangreiches System. In Fig. 2 ist ein Beispiel für die äußere Erscheinung eines solchen Halbleiterprüfsystems dargestellt. Das Halblei terprüfsystem umfaßt im wesentlichen eine Zentralein heit 22, einen Prüfkopf 24 und einen Arbeitsplatz 26.

Beim Arbeitsplatz 26 handelt es sich um einen Rechner, der beispielsweise über eine Benutzer-Graphikschnitt stelle (GUI) verfügt und so als eine Schnittstelle zwischen dem Prüfsystem und einem Benutzer fungiert. Die Operationen des Prüfsystems sowie die Erzeugung und die Durchführung der Prüfprogramme werden jeweils durch den Arbeitsplatz 26 geleitet. Die Zentraleinheit 22 umfaßt eine große Anzahl von Prüfkanälen (bzw. Pins), die je weils über einen Prüfprozessor 11, einen Mustergenera tor 12, einen Zeitsteuerungsgenerator 13, einen Wellen formatierer 14 und einen Komparator 17 verfügen, wie sich dies Fig. 1 entnehmen läßt.

Der Prüfkopf 24 enthält eine große Anzahl gedruckter Leiterplatten, die jeweils die in Fig. 1 gezeigte Pin- Elektronik 20 aufweisen. Der Prüfkopf 24 besitzt bei spielsweise die Form eines Zylinders, in dem die die Pin-Elektronik bildenden gedruckten Leiterplatten ra dial ausgerichtet sind. Auf einer oberen Außenfläche des Prüfkopfs 24 ist ein Bauteilprüfling 19 in einem etwa in der Mitte eines Performance-Board 28 angeordne ten Prüf-Stecksockel eingeschoben.

Zwischen der Pin-Elektronik-Schaltung und dem Perfor mance-Board 28 ist ein Pin-Verbindungsmittel (Prüf-Ver bindungsmittel) 27 vorgesehen, das als Anschlußmecha nismus zur Übertragung von elektrischen Signalen dient. Das Pin-Verbindungsmittel 27 umfaßt eine große Anzahl von beispielsweise durch Pogo-Pins gebildeten Anschluß elementen zur elektrischen Verbindung der Pin-Elektro nikschaltungen mit dem Performance-Board. Der Bauteil prüfling 19 empfängt ein Prüfmustersignal von der Pin- Elektronik und erzeugt seinerseits ein Antwortausgangs signal.

Bei herkömmlichen Halbleiterprüfgeräten wurden bisher zur Erzeugung eines dem Bauteilprüfling zuzuführenden Prüfmusters Prüfdaten verwendet, die im sogenannten zy klusgestützten Format vorlagen. Beim zyklusgestützten Format werden alle Variablen des Prüfmusters für jeden Prüfzyklus (Prüfgerätgeschwindigkeit) des Halbleiter prüfsystems angegeben. Im einzelnen wird dabei das Prüfmuster für den jeweiligen Prüfzyklus durch Prüfda ten festgelegt, die Beschreibungen über den Prüfzyklus (bzw. die Prüfgerätgeschwindigkeit), die Wellenform (Art der Wellenform und Zeitsteuerungsflanken) und über Vektoren enthalten.

Während der Entwicklung des Bauteilprüflings in einer Umgebung zur rechnergestützten Entwurfsentwicklung (CAD-Umgebung) werden die gewonnenen Entwurfsdaten mit Hilfe der Durchführung einer Logiksimulation unter Ver wendung einer Prüfbank bewertet. Die hierbei durch die Prüfbank ermittelten Entwurfs-Bewertungsdaten liegen dabei allerdings in einem ereignisgestützten Format vor. Bei einem ereignisgestützten Format wird der Zeit punkt jeder Veränderung (d. h. jedes Ereignis) im jewei ligen Prüfmuster, beispielsweise ein Wechsel vom Logik zustand "0" zu "1" bzw. von "1" zu "0", in bezug zu ei nem verstrichenen Zeitraum definiert. Der verstrichene Zeitraum wird dabei beispielsweise als Länge einer Ab solutzeit ab einem bestimmten Referenzpunkt oder als Länge einer Relativzeit zwischen zwei aufeinanderfol genden Ereignissen angegeben.

Ein Vergleich zwischen der Erzeugung eines Prüfmusters unter Verwendung von zyklusgestützten Prüfdaten und der Erzeugung eines Prüfmusters unter Verwendung von ereig nisgestützten Prüfdaten läßt sich der US-Patentanmel dung 09/340,371 derselben Anmelderin entnehmen. Darüber hinaus wurde von derselben Anmelderin auch bereits die Verwendung eines neuartig konzipierten Halbleiterprüf systems in Form eines ereignisgestützten Prüfsystems vorgeschlagen. Einzelheiten über den Aufbau und die Operation des ereignisgestützten Prüfsystems finden sich in der US-Patentanmeldung Nr. 09/406,300 derselben Anmelderin.

Wie bereits erläutert wurde, wird bei einem Halbleiter prüfsystem eine große Anzahl von gedruckten Leiterplat ten bzw. entsprechenden Bauteilen vorgesehen, die der Anzahl der vorgesehenen Prüf-Pins zumindest entspricht, wodurch sich ein sehr umfangreiches Gesamtsystem er gibt. Bei dem herkömmlichen Halbleiterprüfsystem sind die gedruckten Leiterplatten bzw. die entsprechenden Bauteile im übrigen zueinander identisch.

Bei einem Hochgeschwindigkeits-Prüfsystem mit hoher Auflösung, das beispielsweise eine Prüf-Frequenz von 500 MHz und eine Zeitsteuerungspräzision von 80 Pikose kunden aufweist, besitzen die gedruckten Leiterplatten für alle Prüfpins dieselbe Leistungsfähigkeit, so das sie jeweils mit der genannten Prüf-Frequenz und Zeit steuerungspräzision arbeiten können. Ein herkömmliches Halbleiterprüfsystem ist dabei zwangsläufig sehr ko stenintensiv. Da außerdem alle Prüfpins eine identische Schaltstruktur aufweisen, läßt sich mit einem derarti gen Prüfsystem nur eine begrenzte Auswahl von Prüfungen durchführen.

Zu den prüfenden Bauteilen gehört aber beispielsweise auch ein Halbleiterbauteiltyp, der sowohl eine analoge als auch eine digitale Funktion aufweist. Typische Bei spiele hierfür sind etwa integrierte Audioschaltungen oder integrierte Datenübertragungsbauteile, die einen Analog-Digital-Wandler (A/D-Wandler), einen Digital- Analog-Wandler (D/A-Wandler) und eine digitale Signal verarbeitungsschaltung umfassen. Beim herkömmlichen Halbleiterprüfsystem läßt sich zu einem bestimmten Zeitpunkt jeweils nur ein Typ von Funktionstest durch führen. Bei der Prüfung der erwähnten integrierten Mischsignalschaltungen ist es daher notwendig, alle Funktionsblöcke gesondert nacheinander zu prüfen, wobei beispielsweise zuerst der A/D-Wandler, dann der D/A- Wandler und schließlich die digitale Signalverarbei tungschaltung einer Prüfung unterzogen wird.

Selbst wenn man ein Bauteil prüft, das nur aus Logik schaltungen besteht, so wird doch nur äußerst selten für alle Pins des Bauteilprüflings die höchste Prüflei stung benötigt. So arbeiten etwa bei einem typischen hochintegrierten Logikbauteilprüfling mit mehreren hun dert Pins nur einige wenige Pins tatsächlich mit der höchsten Geschwindigkeit, so daß auch nur für diese Pins ein Prüfsignal mit der höchsten Geschwindigkeit benötigt wird, während die übrigen mehreren hundert Pins jeweils mit einer wesentlich geringeren Geschwin digkeit arbeiten, so daß für diese Pins Prüfsignale mit niedriger Geschwindigkeit ausreichen. Dasselbe trifft auch auf einen Systemchip (SoC) zu, wobei es sich um ein modernes Halbleiterbauteil handelt, das große Auf merksamkeit erregt. Dementsprechend werden Hochge schwindigkeits-Prüfsignale also nur bei einer geringen Anzahl von Pins eines Systemchips benötigt, während für andere Pins Niedriggeschwindigkeits-Prüfsignale ausrei chen.

Da sich mit einem herkömmlichen Halbleiterprüfsystem unterschiedliche Arten von Prüfungen nicht gleichzeitig parallel durchführen lassen, weist dieses Prüfsystem den Nachteil auf, daß hier zur vollständigen Prüfung eines Mischsignalbauteils ein hoher Zeitaufwand erfor derlich ist. Außerdem ist dieses Prüfsystem kostenin tensiv, weil hier alle Prüfpins für eine hohe Leistung ausgelegt sind, die jedoch tatsächlich nur bei wenigen Prüfpins benötigt wird.

Einer der Gründe dafür, daß bei herkömmlichen Halblei terprüfsystemen alle Prüfpins die erwähnte identische Schaltanordnung aufweisen und es daher nicht möglich ist, mit unterschiedlichen Schaltanordnungen zwei oder mehr unterschiedliche Arten von Prüfungen gleichzeitig durchzuführen, geht darauf zurück, daß das Prüfsystem zur Erzeugung des Prüfmusters auf der Grundlage der zy klusgestützten Prüfdaten ausgelegt ist. Für die Erzeu gung eines Prüfmusters gemäß dem zyklusgestützten Kon zept wird nämlich in aller Regel eine komplexe Soft- und Hardware benötigt, weshalb es praktisch unmöglich ist, eine Software für unterschiedliche Schaltanordnun gen in das Prüfsystem zu integrieren, da hierdurch die Komplexität des Prüfsystems noch weiter erhöht würde.

Im folgenden wird zum besseren Verständnis des erwähn ten Grundes kurz die Prüfmuster-Erzeugung unter Verwen dung von zyklusgestützten Prüfdaten mit der Prüfmuster- Erzeugung unter Verwendung von ereignisgestützten Prüf daten unter Bezugnahme auf die in Fig. 3 gezeigten Wel lenformen verglichen. Eine genauere Beschreibung des Vergleichs läßt sich der bereits erwähnten US-Patentan meldungen derselben Anmelderin entnehmen.

Das in Fig. 3 dargestellte Beispiel betrifft einen Fall, bei dem ein Prüfmuster auf der Grundlage von Daten erzeugt wird, die in der während der Entwicklung der in tegrierten Schaltung durchgeführten Logiksimulation ge wonnen und in einer Speicherauszugsdatei 37 gespeichert wurden. Bei den Ausgangssignalen der Speicherauszugsda tei handelt es sich um ereignisgestützte Daten, die die Veränderungen der Eingangs- und Ausgangssignale des entworfenen hochintegrierten Bauteils (LSI-Bauteils) angeben und Beschreibungen 38 umfassen, welche in der rechten unteren Ecke in Fig. 3 gezeigt sind und bei spielsweise die Wellenformen 31 angeben.

Bei diesem Beispiel wird davon ausgegangen, daß die beispielsweise durch die Wellenformen 31 dargestellten Prüfmuster mit Hilfe von Beschreibungen der genannten Art erzeugt werden. Die Wellenformen 31 geben dabei die durch Pins (Prüfgerät-Pins bzw. Prüfkanäle) Sa bzw. Sb zu erzeugenden Prüfmuster wieder. Die ereignisgestütz ten Daten zur Beschreibung der Wellenformen umfassen Setzflanken San, Sbn und deren Zeitsteuerung (beispielsweise den jeweiligen Zeitabstand zu einem Re ferenzpunkt) sowie Rücksetzflanken Ran, Rbn und deren jeweilige Zeitsteuerung.

Zur Erzeugung eines Prüfmusters, das in einem herkömm lichen zyklusgestützten Halbleiterprüfsystem eingesetzt werden soll, müssen die Prüfdaten in Prüfzyklen (Prüfgerätgeschwindigkeit), Wellenformen (Wellenformtypen und deren Flankenzeitsteuerung) sowie Vektoren aufgeteilt werden. Ein Beispiel für die ent sprechenden Beschreibungen läßt sich dem mittleren und linken Teil der Fig. 3 entnehmen. Beim zyklusgestützten Prüfmuster, das im linken Teil der Fig. 3 durch Wellen formen 33 dargestellt ist, wird ein Prüfmuster in die einzelnen Zyklen (TS1, TS2 und TS3) unterteilt, um die Wellenformen und die jeweilige Zeitsteuerung (d. h. die Verzögerungszeit) für jeden Prüf-Zyklus festzulegen.

Ein Beispiel für die Beschreibungsdaten für derartige Wellenformen, Zeitsteuerungen und Prüfzyklen ist in Form der Zeitsteuerungsdaten (Prüfplan) 36 angegeben, während die Vektordaten (Musterdaten) 35 ein Beispiel für die Logikzustände "1", "0" bzw. "Z" der jeweiligem Wellenform zeigen. In den Zeitsteuerungsdaten 36 gibt beispielsweise "rate" den Prüfzyklus an und legt dabei Zeitintervalle zwischen den Prüfzyklen fest, während die Wellenform ("wavekind") durch RZ (Rückkehr zu Null), NRZ (keine Rückkehr zu Null) und XOR (Exklusiv- ODER) definiert wird. Zudem wird die Zeitsteuerung ("timing") jeder Wellenform durch eine Verzögerungszeit ab einer bestimmten Flanke des jeweiligen Prüfzyklus angegeben.

Wie sich den obigen Erläuterungen entnehmen läßt, weist aufgrund der Tatsache, daß beim herkömmlichen Halblei terprüfsystem die Prüfmustererzeugung mit Hilfe eines zyklusgestützten Verfahrens erfolgt, die Hardware des Mustergenerators, des Zeitsteuerungsgenerators und des Wellenformatierers einen komplexen Aufbau auf, wobei dann auch die bei dieser Hardware eingesetzte Software entsprechend komplex sein muß. Außerdem ist es nicht möglich, an Prüfpins gleichzeitig Prüfmuster für unter schiedliche Zyklen zu erzeugen, weil alle Prüfpins (wie etwa Sa und Sb beim obigen Beispiel) auf einen gemein samen Prüfzyklus festgelegt sind.

Somit werden beim herkömmlichen Halbleiterprüfsystem dieselben Schaltstrukturen bei allen Prüf-Pins einge setzt, während der Einbau von gedruckten Leiterplatten mit unterschiedlichen Schaltstrukturen in diesem Prüf system nicht möglich ist. Dies hat zur Folge, daß hier unterschiedliche Prüfungen, wie die Prüfung von analo gen und digitalen Blöcken nicht gleichzeitig parallel durchgeführt werden können. Außerdem benötigt bei spielsweise ein Hochgeschwindigkeits-Prüfsystem zusätz lich auch eine Hardware-Anordnung für den Niedrigge schwindigkeitsbetrieb (beispielsweise eine Generier schaltung für eine hohe Spannung und große Amplitude sowie eine Treibersperrschaltung etc.), wobei sich die Hochgeschwindigkeitsleistung in einem solchen Prüfsy stem nicht wirklich verbessern läßt.

Hingegen ist es bei der Erzeugung eines Prüfmusters un ter Verwendung des ereignisgestützten Verfahrens nur notwendig, in einem Ereignisspeicher gespeicherte Setz- bzw. Rücksetzdaten sowie zugehörige Zeitsteuerungsdaten auszulesen, wozu bereits eine sehr einfach struktu rierte Hard- und Software genügen. Außerdem kann jeder Prüf-Pin unabhängig operieren, wobei er sich auf ein möglicherweise vorliegendes Ereignis und nicht auf den Prüfzyklus stützt, so daß sich gleichzeitig Prüfmuster für verschiedene Funktionen und Frequenzbereiche erzeu gen lassen.

Wie bereits erwähnt, wurde von derselben Anmelderin be reits der Einsatz eines ereignisgestützten Prüfsystems vorgeschlagen. Da die bei einem ereignisgestützten Prüfsystem eingesetzte Hard- und Software einen sehr einfachen Aufbau bzw. Inhalt aufweist, ist es hierbei möglich, ein Gesamtprüfsystem mit unterschiedlichen Ar ten von Hard- und Software zu erzeugen. Außerdem kann dabei jeder Prüf-Pin unabhängig von den anderen Prüf- Pins arbeiten, so daß sich gleichzeitig zwei oder mehr in Funktion und Frequenzbereich unterschiedliche Prü fungen parallel durchführen lassen.

Somit liegt der vorliegenden Erfindung die Aufgabe zu grunde, ein Halbleiterprüfsystem zu beschreiben, das Prüfgerätmodule mit einer den Prüf-Pins jeweils ange paßten unterschiedlichen Leistungsfähigkeit umfaßt und hierdurch in der Lage ist, einen Mischsignalbauteil prüfling zu prüfen, indem es gleichzeitig eine paral lele Prüfung der analogen und der digitalen Funktion vornimmt.

Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, ein Halbleiterprüfsystem zu beschreiben, in dem sich Prüfgerätmodule mit unterschiedlicher Pinzahl und Leistungsfähigkeit beliebig in einer Prüfgerät-Zen traleinheit (bzw. einem Prüfkopf) anordnen lassen und bei dem die Spezifikation für die Verbindung zwischen den Prüfgerätmodulen und der Prüfgerät-Zentraleinheit standardisiert ist.

Außerdem liegt der vorliegenden Erfindung auch die Auf gabe zugrunde, ein Halbleiterprüfsystem zu beschreiben, in dem sich mehrere Prüfgerätmodule mit unterschiedli cher Leistungsfähigkeit beliebig anordnen lassen, wo durch das Prüfsystem in der Lage ist, eine Vielzahl verschiedenartiger zu prüfender funktionsspezifischer Blöcke gleichzeitig einer parallelen Prüfung zu unter ziehen.

Schließlich ist es auch eine Aufgabe der vorliegenden Erfindung, ein Halbleiterprüfsystem zu beschreiben, in dem sich mehrere Prüfgerätmodule mit unterschiedlicher Leistungsfähigkeit beliebig anordnen lassen, wodurch ein Prüfsystem entsteht, das eine ausreichende Prüflei stung zu geringen Kosten bietet und dessen Leistungsfä higkeit sich später auch noch erhöhen läßt.

Das erfindungsgemäße Halbleiterprüfsystem umfaßt zwei oder mehr Prüfgerätmodule mit unterschiedlicher Lei stungsfähigkeit, einen Prüfkopf zur Aufnahme der eine unterschiedliche Leistungsfähigkeit besitzenden zwei oder mehr Prüfgerätmodule, am Prüfkopf vorgesehene Mit tel zur elektrischen Verbindung der Prüfgerätmodule mit einem Bauteilprüfling, eine abhängig vom Bauteilprüf ling wahlweise vorzusehende Schaltung, die dann verwen det wird, wenn es sich beim Bauteilprüfling um eine in tegrierte Mischsignalschaltung mit analogen und digita len Funktionen handelt, sowie eine Zentraleinheit, die durch einen Prüfgerätbus zum Datenaustausch mit den Prüfgerätmodulen in Verbindung steht und so die Gesamt operation des Prüfsystems steuert. Die Prüfgerätmodule des einen Leistungstyps bieten dabei eine hohe Ge schwindigkeit und eine hohe Zeitsteuerungspräzision, während diejenigen eines anderen Leistungstyps eine niedrige Geschwindigkeit und eine geringe Zeitsteue rungspräzision besitzen.

Bei dem erfindungsgemäßen Halbleiterprüfsystem umfaßt jedes Prüfgerätmodul eine Vielzahl von Ereignisprüfge rät-Leiterplatten, wobei jede Prüfgerät-Leiterplatte gemäß der Steuerung durch die Zentraleinheit ein Prüf muster an einen entsprechenden Pin des Bauteilprüflings liefert und ein vom Bauteilprüfling kommendes Antwort ausgangssignal bewertet.

Da das erfindungsgemäße Halbleiterprüfsystem einen mo dularen Aufbau aufweist, kann ein gewünschtes Prüfsystem je nach Art des zu prüfenden Bauteils und dem Zweck der Prüfung beliebig gestaltet werden. Wenn es sich also beim Bauteilprüfling um eine integrierte Mischsignalschaltung handelt (die sowohl analoge als auch digitale Schaltungen enthält), so können die ana logen und die digitalen Schaltungen gleichzeitig paral lel geprüft werden. Ist der Bauteilprüfling eine inte grierte Hochgeschwindigkeits-Logikschaltung, bei der nur ein kleiner Teil der darin angeordneten Logikschal tungen tatsächlich mit hoher Geschwindigkeit arbeitet, so muß zur Prüfung einer solchen integrierten Hochge schwindigkeits-Logikschaltung auch nur eine geringe An zahl von Prüfgerät-Pins eine Hochgeschwindigkeitsprü fung durchführen. Beim erfindungsgemäßen Halbleiter prüfsystem ist die Spezifikation zur Verbindung des Prüfkopfs mit den Prüfgerätmodulen (d. h. die Schnitt stelle) standardisiert, so daß jedes mit der Standard- Schnittstelle versehene Prüfgerätmodul an jeder belie bigen Position im Prüfkopf installiert werden kann.

Wie bereits erwähnt, wird beim erfindungsgemäßen Halb leiterprüfstem das Prüfgerät-Modul (bzw. die Prüfgerät- Leiterplatte) durch eine ereignisgestützte Struktur ge bildet, wobei alle zur Durchführung der Prüfung notwen digen Informationen im ereignisgestützen Format vorlie gen. Somit kann hier, anders als beim Stand der Tech nik, auf Geschwindigkeitssignale, die die Startzeit steuerung jedes Prüfzylus angeben, sowie auf Musterge neratoren, die synchron mit dem Geschwindigkeitssignal arbeiten, verzichtet werden. Da das Vorsehen von Ge schwindigkeitssignalen und Mustergeneratoren nicht mehr nötig ist, kann jeder Prüf-Pin beim ereignisgestützten Prüfsystem unabhängig von den anderen Prüf-Pins arbei ten, wodurch sich unterschiedliche Arten von Prüfungen, wie etwa Prüfungen von analogen und von digitalen Schaltungen, gleichzeitig durchführen lassen.

Zudem läßt sich durch den ereignisgestützten Aufbau die Hardware beim ereignisgestützten Prüfsystem drastisch reduzieren, während sich die Software zur Steuerung der Prüfgerätmodule erheblich vereinfacht. Dementsprechend ist es möglich, den gesamten physischen Umfang des er eignisgestützten Prüfsystems zu verringern, was zu ei ner weiteren Kostenreduzierung sowie einer Verringerung der Aufstellfläche und damit verbundenen Kosteneinspa rungen führt.

Darüber hinaus lassen sich beim erfindungsgemäßen Halb leiterprüfsystem die in der Entwicklungsphase des Bau teils in der Umgebung zur elektronischen Entwurfsauto matisierung (EDA-Umgebung) gewonnenen Logiksimulations daten während der Bewertungsphase direkt zur Erzeugung des zur Bauteilprüfung dienenden Prüfmusters einsetzen, wodurch sich die Verfahrenszeit zwischen Entwurf und Bewertung des Bauteils erheblich verringert, was wie derum zu einer weiteren Reduzierung der Prüfkosten führt, während sich gleichzeitig die Effizienz der Prü fung erhöht.

Im folgenden wird die vorliegende Erfindung unter Be zugnahme auf die beigefügte Zeichnung näher erläutert. In der Zeichnung zeigen

Fig. 1 ein Blockschaltbild des grundlegenden Aufbaus eines (durch ein Prüfgerät für hochintegrierte Schaltungen gebilde ten) Halbleiterprüfsystems gemäß dem Stand der Technik;

Fig. 2 ein Schemadiagramm eines Beispiels für die äußere Erscheinung eines Halblei terprüfsystems gemäß dem Stand der Technik;

Fig. 3 ein Diagramm zum Vergleich eines Bei spiels für Beschreibungen zur Erzeu gung eines zyklusgestützten Prüfmu sters beim herkömmlichen Halbleiter prüfsystem mit einem Beispiel für Be schreibungen zur Erzeugung eines er eignisgestützten Prüfmusters beim er findungsgemäßen Halbleiterprüfsystem;

Fig. 4 ein Blockschaltbild eines Beispiels für eine Prüfsystemanordnung zur Prü fung einer integrierten Mischsignal schaltung mit Hilfe eines erfindungs gemäßen Halbleiterprüfsystems

Fig. 5 ein Blockschaltbild eines Beispiels für den Schaltungsaufbau bei einem an einer Ereignisprüfgerät-Leiterplatte vorgesehenen ereignisgestützten Prüf gerät, wobei die Leiterplatte in ein erfindungsgemäßes Prüfgerätmodul inte griert ist;

Fig. 6 ein Schemadiagramm, das den Aufbau ei nes Prüfsystems aus mehreren erfin dungsgemäßen Prüfgerätmodulen zeigt, wobei das Prüfsystems Prüfpins umfaßt, die entsprechend ihrer unterschiedlichen Leistung in Gruppen unterteilt sind;

Fig. 7 eine Schemadarstellung eines Beispiels für ein mehrere Ereignisprüfgerät-Lei terplatten umfassendes Prüfgerätmodul, das beim erfindungsgemäßen Halbleiter prüfgerät zum Einsatz kommt;

Figur B ein Schemadiagramm einer internen Struktur einer integrierten Mischsi gnalschaltung, die eine analoge und eine digitale Funktion umfaßt, sowie eines Konzepts zum parallelen Prüfen derartiger unterschiedlicher Funktio nen des Mischsignalbauteilprüflings durch das erfindungsgemäße Halbleiter prüfsystem;

Fig. 9A ein Schemadiagramm zur Darstellung des Ablaufs einer Mischsignalbauteil-Prü fung mit Hilfe eines herkömmlichen Halbleiterprüfsystems;

Fig. 9B ein Schemadiagramm zur Darstellung des Ablaufs einer Mischsignalbauteil-Prü fung mit Hilfe des erfindungsgemäßen Halbleiterprüfsystems; und

Fig. 10 ein Schemadiagramm eines Beispiels für die äußere Erscheinung des erfindungs gemäßen Halbleiterprüfsystems.

Im folgenden wird das bevorzugte Ausführungsbeispiel der vorliegenden Erfindung unter Bezugnahme auf die Fig. 4 bis 10 näher erläutert. Das Blockschaltbild gemäß Fig. 4 zeigt einen grundlegenden Aufbau des erfindungs gemäßen Halbleiterprüfsystems zum Prüfen einer inte grierten Analog/Digital-Mischsignalschaltung (bzw. in tegrierten Mischsignalschaltung). Beim erfindungsgemäße Halbleiterprüfsystem ist ein Prüfkopf (Prüfgerät-Zen traleinheit) so gestaltet, daß sich darin ein oder meh rere modulare Prüfgeräte (die im folgenden als "Prüfgerätmodule" bezeichnet werden) wahlweise in be liebiger Anordnung installieren lassen. Bei den zu in stallierenden Prüfgerätmodulen kann es dabei um eine der gewünschten Anzahl der Prüfgerätpins entsprechende Anzahl gleichartiger Prüfgerätmodule handeln; es können dabei aber auch unterschiedliche Prüfgerätmodule, etwa Hochgeschwindigkeitsmodule HSM und Niedriggeschwindig keitsmodule LSM miteinander kombiniert werden.

Wie später unter Bezugnahme auf die Fig. 6 und 7 noch genauer erläutert wird, umfaßt jedes Prüfgerätmodul mehrere - beispielsweise acht - Ereignisprüfgerät-Lei terplatten 43. Jede Ereignisprüfgerät-Leiterplatte ent hält wiederum mehrere Ereignisprüfgeräte 66, deren An zahl derjenigen der Prüfgerät-Pins entspricht, d. h. es werden beispielsweise 32 Ereignisprüfgeräte für 32 Prüfgerät-Pins vorgesehen. Beim Beispiel gemäß Fig. 4 ist die Ereignisprüfgerät-Leiterplatte 43 ₁ dabei für den analogen Teil der Bauteilprüfung zuständig, während andere Ereignisprüfgerät-Leiterplatten 43 den digitalen Teil der Bauteilprüfung durchführen.

Beim Prüfsystem gemäß Fig. 4 wird die Vielzahl an Ereig nisprüfgerät-Leiterplatten 43 über einen Systembus 64 durch ein Prüfgerät-Steuerelement 41 gesteuert, welches einen Hauptrechner des Prüfsystems bildet. Wie bereits erwähnt, können beispielsweise acht Ereignisprüfgerät- Leiterplatten 43 in einem Prüfgerätmodul installiert sein. Ein erfindungsgemäßes Prüfsystem ist üblicher weise aus zwei oder mehr derartiger Prüfgerätmodule aufgebaut, wie sich dies zwar nicht Fig. 4, jedoch Fig. 6 entnehmen läßt.

Beim Prüfsystem gemäß Fig. 4 führt die Ereignisprüfge rät-Leiterplatte 43 einem Bauteilprüfling 19 ein Prüf muster (Prüfsignal) zu und untersucht das durch das Prüfmuster hervorgerufene Antwortsignal vom Bauteil prüfling. Zum Prüfen der analogen Funktion des Bauteil prüflings kann gegebenenfalls eine Schaltung 48 im Prüfsystem vorgesehen werden. Diese wahlweise vorzuse hende Schaltung 48 umfaßt beispielsweise einen D/A- Wandler, einen A/D-Wandler und einen Filter.

Jede Ereignisprüfgerät-Leiterplatte 43 enthält bei spielsweise für 32 Kanäle ereignisgestützte Prüfgeräte 66 ₁ bis 66 ₃₂ sowie eine Schnittstelle 53, eine Zen traleinheit 67 und einen Speicher 68. Jedes Ereignis prüfgerät 66 entspricht einem Prüfgerätpin, wobei Er eignisprüfgeräte derselben Prüfgerät-Leiterplatte die selbe interne Struktur aufweisen. Bei diesem Beispiel umfaßt das Ereignis-Prüfgerät 66 einen Ereignisspeicher 60, eine Ereignis-Ausführeinheit 47, eine Trei ber/Komparator-Einheit 61 und einen Prüfergebnisspei cher 57.

Der Ereignisspeicher 60 speichert Ereignisdaten zur Er zeugung eines Prüfmusters. Die Ereignis-Ausführeinheit 47 erzeugt das Prüfmuster auf der Grundlage der Ereignisdaten vom Ereignisspeicher 60 und das Prüfmuster wird dem Bauteilprüfling durch die Treiber/Komparator- Einheit 61 zugeführt. Handelt es sich bei einem Einga bepin des Bauteilprüflings um einen analogen Eingang, so wandelt die erwähnte wahlweise vorzusehende Schal tung 48 das Prüfmuster mit Hilfe des in dieser Schal tung vorgesehenen D/A-Wandlers in ein analoges Signal um, wobei dieses analoge Prüfsignal sodann dem Bauteil prüfling zugeführt wird. Ein Ausgangssignal des Bau teilprüflings wird durch die Treiber/Komparator-Einheit 61 mit einem SOLL-Signal verglichen und das Ergebnis des Vergleichs im Prüfergebnisspeicher 57 gespeichert. Handelt es sich bei einem Ausgangssignal des Bauteil prüflings um ein analoges Signal, so wird dieses ana loge Signal, falls nötig, durch den A/D-Wandler der wahlweise vorzusehenden Schaltung 48 in ein digitales Signal umgewandelt.

Das Blockschaltbild gemäß Fig. 5 zeigt eine detaillier tere Darstellung eines Beispiels für den Aufbau eines in der Ereignisprüfgerät-Leiterplatte 43 angeordneten ereignisgestützten Prüfgeräts 66, während sich eine ge nauere Beschreibung eines ereignisgestützten Prüfsy stems sich der bereits erwähnten US-Patentanmeldungen Nr. 09/406,300 sowie der US-Patentanmeldung Nr. 09/259,401 derselben Anmelderin entnehmen läßt. Blöcke, die zu den in Fig. 4 gezeigten identisch sind, sind in Fig. 5 auch mit denselben Bezugsziffern gekenn zeichnet.

Die Schnittstelle 53 und die Zentraleinheit 67 sind über den Systembus 64 mit der Prüfgerät-Zentraleinheit (Hauptrechner) 41 verbunden. Die Schnittstelle 53 wird beispielsweise zur Übertragung von Daten von der Prüfgerät-Steuereinheit 41 an ein (nicht dargestelltes) Re gister in der Ereignisprüfgerät-Leiterplatte einge setzt, um die Ereignisprüfgeräte den Eingabe-/Ausgabe- Pins des Bauteilprüflings zuzuordnen. Wenn der Haupt rechner hierfür beispielsweise eine Gruppenzuordnungs adresse an den Systembus sendet, so interpretiert die Schnittstelle 53 die Gruppenzuordnungsadresse und er möglicht es dadurch, die Daten vom Hauptrechner in dem Register der spezifizierten Ereignisprüfgerät-Leiter platte zu speichern.

In jeder Ereignisprüfgerät-Leiterplatte kann eine Zen traleinheit 67 vorgesehen sein, die die Operationen der Ereignisprüfgerät-Leiterplatte, einschließlich der Er zeugung von Ereignissen (Prüfmustern), der Bewertung von Ausgangssignalen vom Bauteilprüfling und der Be schaffung von Fehlerdaten steuert. Dabei kann für jede Prüfgerät-Leiterplatte eine gesonderte Zentraleinheit 67 oder auch eine Zentraleinheit 67 für mehrere Prüfge rät-Leiterplatten vorgesehen sein. Im übrigen muß auch nicht unbedingt eine Zentraleinheit 67 in der Ereignis prüfgerät-Leiterplatte vorhanden sein, weil dieselben Steuerfunktionen auch direkt durch die Prüfgerät- Steuereinheit 41 für die Ereignisprüfgerät-Leiterplat ten erfüllt werden können.

Bei der Adreßfolge-Steuereinheit 58 handelt es sich beispielsweise im einfachsten Fall um einen Programm- Zähler. Die Adreßfolge-Steuereinheit 58 steuert die Zu führung von Adressen zum Fehlerdatenspeicher 57 und zum Ereignisspeicher 60. Die Ereigniszeitsteuerungsdaten werden vom Hauptrechner als Prüfprogramm an den Ereig nisspeicher 60 übertragen und dort gespeichert.

Wie erwähnt, speichert der Ereignisspeicher 60 die Er eigniszeitsteuerungsdaten, die die Zeitsteuerung der einzelnen Ereignisse (d. h. den Zeitpunkt, an dem sich der Logikzustand von "1" zu "0" bzw. von "0" zu "1" än dert) festlegen. Die Ereigniszeitsteuerungsdaten werden dabei beispielsweise in zwei Gruppen gespeichert, von denen eine die Daten umfaßt, die ein ganzzahliges Viel faches des Referenztaktzyklus angeben, und die andere Gruppe aus den Daten besteht, die Bruchteile des Refe renztaktzyklus betreffen. Vor der Speicherung im Ereig nisspeicher 60 werden die Ereigniszeitsteuerungsdaten vorzugsweise komprimiert.

Beim Beispiel gemäß Fig. 5 wird die in Fig. 4 gezeigte Ereignis-Ausführeinheit 47 durch eine Dekomprimierungs einheit 62, eine Zeitsteuerungzähl- und Skalierlogik 63 und einen Ereignisgenerator 64 gebildet. Die Dekompri mierungseinheit 62 dient zur Dekomprimierung (bzw. Wie derherstellung) der aus dem Ereignisspeicher 60 stam menden komprimierten Zeitsteuerungsdaten. Die Zeit steuerungszähl- und Skalierlogik 63 erzeugt Zeitab stand-Daten für jedes Ereignis, indem sie die Ereignis zeitsteuerungsdaten summiert bzw. modifiziert. Die Zeitabstand-Daten geben dabei die Zeitsteuerung jedes Ereignisses in Form eines zeitlichen Abstands (d. h. ei ner Verzögerungszeit) gegenüber einem festgelegten Re ferenzpunkt an.

Schließlich erzeugt der Ereignisgenerator 64 ein Prüf muster auf der Grundlage der Zeitabstand-Daten und führt das Prüfmuster dem Bauteilprüfling 19 durch die Treiber/Komparator-Einheit 61 zu. Mit Hilfe dieser An ordnung wird ein einzelner Pin des Bauteilprüflings 19 durch Bewertung seiner Antwortausgangssignale geprüft.

Wie sich Fig. 4 entnehmen läßt, besteht die Trei ber/Komparator-Einheit 61 hauptsächlich aus einem Trei ber, der den jeweiligen Bauteilpin zur Zuführung des Prüfmusters ansteuert, und einem analogen Komparator, der ein Spannungsniveau eines durch das Prüfmuster her vorgerufenen Ausgangssignals des Bauteilpins bestimmt und das Ausgangssignal mit den SOLL-Logikdaten ver gleicht.

Bei diesem kurz beschriebenen Ereignisprüfgerät werden das dem Bauteilprüfling zugeführte Eingabesignal und das mit dem Ausgangssignal des Bauteils zu verglei chende SOLL-Signal auf der Grundlage von Daten erzeugt, die im ereignisgestützten Format vorliegen. Beim ereig nisgestützten Format werden die Informationen über die Zeitpunkte, an denen sich das Eingabesignal und das SOLL-Signal verändern, durch Aktionsinformationen (in Form von Setz- und/oder Rücksetzinformationen) und Zeitinformationen (über den zeitlichen Abstand zu einem bestimmten Zeitpunkt) wiedergegeben.

Wie bereits erwähnt, wird beim herkömmlichen Halblei terprüfsystem ein zyklusgestützes Verfahren eingesetzt, für das eine geringere Speicherkapazität benötigt wird, als dies bei einer ereignisgestützten Struktur der Fall ist. Beim zyklusgestützten Prüfsystem werden die Zeit steuerungs-Informationen des Eingabesignals und des SOLL-Signals aus Zyklusinformationen (Geschwindigkeitssignalen) und Informationen zur Verzö gerungszeit gebildet. Die Aktionsinformationen des Ein gabesignals und des SOLL-Signals werden aus Daten über den Wellenformmodus sowie Musterdaten erzeugt. Bei die ser Anordnung können die Informationen über die Verzö gerungszeit nur durch eine begrenzte Datenmenge gebildet werden. Zudem muß das Prüfprogramm zu einer flexi blen Erzeugung der Musterdaten viele Schleifen bzw. Un terprogramme umfassen, so daß bei einem herkömmlichen Prüfsystem komplexe Strukturen und Operationsvorgänge benötigt werden.

Beim ereignisgestützten Prüfsystem kann auf die komple xen Strukturen und Operationsvorgänge herkömmlicher zy klusgestützter Prüfsysteme verzichtet werden, wodurch sich die Anzahl der Prüfpins auf einfache Weise erhöhen und/oder die Integration von Prüfpins mit unterschied licher Leistung im selben Prüfsystem problemlos durch führen läßt. Obwohl beim ereignisgestützen Prüfsystem eine große Speicherkapazität benötigt wird, stellt eine entsprechende Erhöhung der Speicherkapazität doch kein wesentliches Problem dar, da heutzutage ohnehin laufend Speicher mit immer höherer Speicherdichte zu immer ge ringeren Kosten angeboten werden.

Wie bereits erwähnt, können beim ereignisgestützten Prüfsystem alle Prüf-Pins jeder Prüfpin-Gruppe unabhän gig voneinander eine Prüfoperation durchführen. Wenn also eine Vielzahl unterschiedlicher Arten von Prüfun gen durchgeführt werden muß, wie dies etwa beim Prüfen eines Mischsignal-Bauteilprüflings mit analogen und di gitalen Signalen der Fall ist, so lassen sich diese un terschiedlichen Arten von Prüfungen gleichzeitig paral lel vornehmen. Zudem können die Start- und Endzeit steuerung derartiger unterschiedlicher Arten von Prü fungen unabhängig voneinander erfolgen.

Das Schemadiagramm gemäß Fig. 6 zeigt den Aufbau eines Halbleiterprüfsystems aus mehreren Prüfgerätmodulen ge mäß der vorliegenden Erfindung, wobei das Prüfsystem Prüf-Pins umfaßt, die gemäß ihrer unterschiedlichen Leistung gruppiert sind.

Dabei wird ein Prüfkopf 124 mit einer Anzahl von Prüf gerätmodulen versehen, die beispielsweise von der An zahl der Pins eines Prüf-Verbindungsmittels 127 und vom Typ des zu prüfenden Bauteils sowie der Anzahl der Pins des Bauteilprüflings abhängt. Wie später noch näher er läutert wird, ist die Spezifikation der Schnittstelle (d. h. des Anschlußelements) zwischen dem Prüf-Verbin dungsmittel und dem Prüfgerätmodul standardisiert, so daß jedes Prüfgerätmodul an jeder beliebigen Position im Prüfkopf installiert werden kann.

Das Prüf-Verbindungsmittel 127 umfaßt eine große Anzahl von elastischen Anschlußelementen, wie etwa Pogo-Pins, zur elektrischen und mechanischen Verbindung der Prüf gerätmodule mit einem Performance-Board 128. Der Bau teilprüfling 19 wird in einen Prüf-Stecksockel am Per formance-Board 128 eingesteckt und so elektrisch mit dem Halbleiterprüfsystem verbunden. Die in Fig. 4 ge zeigte, wahlweise vorzusehende Schaltung 48 zum Einsatz beim Prüfen von analogen Hauteilen kann je nach Spezi fikation des Bauteilprüflings am Performance-Board 128 ausgebildet sein.

Jedes Prüfgerätmodul weist eine bestimmte Anzahl von Pin-Gruppen auf. So sind in einem Hochgeschwindigkeits modul HSM beispielsweise gedruckte Leiterplatten für 128 Prüf-Pins (bzw. Prüfkanäle) angeordnet, während ein Niedriggeschwindigkeitsmodul LSM gedruckte Leiterplat ten für 256 Prüf-Pins aufweist. Die angegebenen Zahlen dienen hier im übrigen nur als Beispiel, so daß auch andere Pinzahlen möglich sind. Bei dem in Fig. 7 gezeigten Beispiel umfaßt das Prüfgerätmodul eine Grundein heit mit 256 Kanälen, die acht Ereignisprüfgerät-Lei terplatten 43 umfaßt, die wiederum jeweils beispiels weise 32 ereignisgestützte Prüfgeräte (Prüfkanäle) ent halten.

Wie bereits erwähnt, weist jede Leiterplatte des Prüf gerätmoduls ereignisgestützte Prüfgeräte auf, die je weils Prüfmuster erzeugen und diese dem entsprechenden Pin des Bauteilprüflings durch das Performance-Board 128 zuführen. Durch das Prüfmuster hervorgerufene Aus gangssignale des Bauteilprüflings 19 werden durch das Performance-Board 128 an die Ereignisprüfgerät-Leiter platte im Prüfgerätmodul weitergeleitet, die sie mit den SOLL-Signalen vergleicht und so feststellt, ob der Bauteilprüfling einwandfrei arbeitet.

Jedes Prüfgerätmodul verfügt über eine Schnittstelle (Anschlußelement) 126. Das Anschlußelement 126 ent spricht dabei der Standardspezifikation des Prüf-Ver bindungsmittels 127, wobei in der Standardspezifikation des Verbindungsmittels 127 beispielsweise der Aufbau der Anschlußpins, die Impedanz der Pins, die Entfernung zwischen den Pins (d. h. der Pinabstand) und die rela tive Ausrichtung der Pins zueinander für den geplanten Prüfkopf festgelegt sind. Durch Einsatz einer mit der Standardspezifikation übereinstimmenden Schnittstelle 126 (bzw. ein entsprechendes Anschlußelement) an allen Prüfgerätmodulen lassen sich beliebige Prüfsystem mit einer unterschiedlichen Kombination von Prüfgerätmodu len herstellen.

Durch die erfindungsgemäße Anordnung erhält man ein in Hinblick auf Kosten und Leistung optimales Prüfsystem, das dem zu prüfenden Bauteil angepaßt ist. Außerdem läßt sich die Leistung des Prüfsystems noch weiter ver bessern, indem man eines oder mehrere der Prüfmodule ersetzt, wodurch sich auch die gesamte Lebensdauer des Systems erhöhen läßt. Darüber hinaus kann das erfin dungsgemäße Prüfsystem eine Vielzahl von Prüfmodulen umfassen, deren Leistung sich jeweils unterscheidet, so daß sich die gewünschte Leistung des Prüfsystems direkt durch Verwendung entsprechender Prüfmodule erzielen läßt, wobei es auf einfache und direkte Weise möglich ist, die Prüfsystemleistung zu verbessern.

Das Blockschaltbild gemäß Fig. 8 zeigt ein grundlegendes Konzept zur parallelen Durchführung unterschiedlicher Arten von Prüfungen für ein analoge und digitale Funk tionen umfassendes Mischsignalbauteil 19 mit Hilfe des erfindungsgemäßen Halbleiterprüfsystems. Bei diesem Beispiel enthält das Mischsignalbauteil 19 eine A/D- Wandlerschaltung, eine Logikschaltung und eine D/A- Wandlerschaltung. Wie bereits erwähnt, ist es beim er findungsgemäßen Halbleiterprüfsystem möglich, Prüfungen für jede aus einer bestimmten Anzahl von Prüf-Pins be stehende Gruppe gesondert durchzuführen. Indem man die Prüfpin-Gruppen den entsprechenden Schaltungen des Mischsignalbauteils zuordnet, lassen sich diese Schal tungen dann gleichzeitig parallel prüfen.

Das Schemadiagramm gemäß Fig. 9A zeigt einen Prüfablauf beim Prüfen des Mischsignalbauteils mit Hilfe des her kömmlichen Halbleiterprüfsystems, während das Schema diagramm gemäß Fig. 9B den Ablauf beim Prüfen des Misch signalbauteils mit Hilfe des erfindungsgemäßen Halblei terprüfsystems wiedergibt. Beim Prüfen von integrierten Mischsignalbauteilen mit analogen und digitalen Schaltungen gemäß Figur B mit Hilfe des herkömmlichen Halblei terprüfsystems, muß die Prüfung seriell durchgeführt werden, wobei man also beispielsweise eine Prüfung vollständig durchführt und dann zur nächsten übergeht. Der für die vollständige Durchführung der Prüfung ins gesamt benötigte Zeitraum entspricht dabei der Summe der für jede einzelne Prüfung benötigten Zeiträume, wie dies in Fig. 9A gezeigt ist.

Hingegen lassen sich beim Prüfen einer integrierten Mischsignalschaltung gemäß Fig. 8 mit Hilfe des erfin dungsgemäßen Halbleiterprüfsystems die A/D-Wandler schaltung, die Logikschaltung und die D/A-Wandlerschal tung gleichzeitig parallel prüfen, wie sich dies Fig. 9B entnehmen läßt, wodurch sich bei der vorliegende Erfin dung die insgesamt für die Prüfung benötigte Zeit dra stisch reduziert. Da herkömmlicherweise das Prüfergeb nis der A/D-Wandlerschaltung bzw. D/A-Wandlerschaltung mit Hilfe bestimmter Formeln bewertet wird, ist in den Fig. 9A und 9B jeweils noch ein Berechnungszeitraum nach Durchführung der Prüfung der A/D- bzw. D/A-Schaltung angegeben.

Ein Beispiel für die äußere Erscheinung des erfindungs gemäßen Halbleiterprüfsystems läßt sich dem Schemadia gramm gemäß Fig. 10 entnehmen. Wie in Fig. 10 gezeigt ist, ist hierbei ein Hauptrechner (Systemzentraleinheit) 41 beispielsweise in Form eines eine Benutzer-Graphikschnittstelle (GUI) umfassenden Arbeitsplatzes vorgesehen. Der Hauptrechner dient dabei als Benutzerschnittstelle sowie als Steuerelement zur Steuerung der Gesamtoperation des Prüfsystems. Der Hauptrechner 41 und die interne Hardware des Prüfsystems sind durch den (in den Fig. 4 und 5 gezeigten) Systembus 64 miteinander verbunden.

Beim erfindungsgemäßen ereignisgestützten Prüfsystem wird weder ein Mustergenerator noch ein Zeitsteuerungs generator benötigt, wie dies beim herkömmlichen, nach dem zyklusgestützten Konzept arbeitenden Prüfsystem der Fall ist. Es ist daher möglich, die physischen Abmes sungen des gesamten Prüfsystems durch Installation al ler modularen ereignisgestützten Prüfgeräte im Prüfkopf (bzw. der Prüfgerät-Zentraleinheit) 124 erheblich zu reduzieren.

Wie bereits erwähnt, kann beim erfindungsgemäßen ereig nisgestützten Halbleiterprüfsystem jeder Prüf-Pin unab hängig von den anderen Prüf-Pins arbeiten. Eine Zuord nung der Prüfpin-Gruppen zu unterschiedlichen zu prü fenden Bauteile bzw. Blöcken ermöglicht dabei die gleichzeitige Prüfung von zwei oder mehr unterschiedli chen Bauteilen bzw. Blöcken. Dementsprechend können beim erfindungsgemäßen Halbleiterprüfsystem analoge und digitale Schaltungen eines Mischsignalbauteils gleich zeitig parallel geprüft werden.

Wie ebenfalls bereits erwähnt wurde, besteht beim er findungsgemäßen Halbleiterprüfsystem das Prüfgerät-Mo dul (bzw. die Prüfgerät-Leiterplatte) aus einer ereig nisgestützten Struktur, wobei alle zur Durchführung der Prüfung notwendigen Informationen im ereignisgestützen Format vorliegen. Somit kann hier, anders als beim Stand der Technik, auf Geschwindigkeitssignale, die die Startzeitsteuerung jedes Prüfzylus angeben, sowie auf Mustergeneratoren, die synchron mit dem Geschwindig keitssignal arbeiten, verzichtet werden. Da das Vorsehen von Geschwindigkeitssignalen und Mustergeneratoren nicht mehr nötig ist, kann jeder Prüf-Pin beim ereig nisgestützten Prüfsystem unabhängig von den anderen Prüf-Pins arbeiten, so daß sich unterschiedliche Arten von Prüfungen, etwa die Prüfung analoger und einer di gitaler Schaltungen, gleichzeitig durchführen lassen.

Da das erfindungsgemäße Halbleiterprüfsystem einen mo dularen Aufbau aufweist, läßt sich ein gewünschtes Prüfsystem je nach Art des zu prüfenden Bauteils und dem Zweck der Prüfung beliebig ausbilden. Zudem läßt sich die Hardware beim ereignisgestützten Prüfsystem drastisch reduzieren, während sich die Software des Prüfsystems erheblich vereinfacht, wobei sich Prüfge rätmodule mit unterschiedlichen Funktionen und Leistun gen zusammen in demselben Prüfsystem anordnen lassen. Wie sich Fig. 6 entnehmen läßt, ist es zudem möglich, den gesamten physischen Umfang des ereignisgestützten Prüfsystems erheblich zu verringern, was zu einer wei teren Kostenreduzierung sowie einer Verringerung der Aufstellfläche und einer damit verbundenen Kostenein sparung führt.

Claims

1. Halbleiterprüfsystem zum Prüfen eines Mischsignal bauteils, enthaltend

- zwei oder mehr eine jeweils unterschiedliche Leistungsfähigkeit besitzende Prüfgerätmodule;
- einen Prüfkopf zur Aufnahme der zwei oder mehr eine unterschiedliche Leistungsfähigkeit besit zenden Prüfgerätmodule;
- am Prüfkopf vorgesehene Mittel zur elektrischen Verbindung der Prüfgerätmodule mit einem Bau teilprüfling;
- eine abhängig vom Bauteilprüfling wahlweise vor zusehende Schaltung, die dann verwendet wird, wenn es sich beim Bauteilprüfling um eine inte grierte Mischsignalschaltung mit analogen und digitalen Funktionsblöcken handelt; und
- einen Hauptrechner, der durch einen Prüfgerätbus zum Datenaustausch mit den Prüfgerätmodulen in Verbindung steht und so die Gesamtoperation des Prüfsystems steuert;
- wobei eine gleichzeitige Prüfung der analogen und der digitalen Funktionsblöcke der integrier ten Mischsignalschaltung erfolgt.

2. Halbleiterprüfsystem nach Anspruch 1, wobei die Prüfgerätmodule des einen Leistungstyps eine hohe Geschwindigkeit und eine hohe Zeitsteuerungsauflösung und diejenigen eines anderen Leistungstyps eine niedrige Geschwindigkeit und eine geringe Zeitsteue rungsauflösung bieten.

3. Halbleiterprüfsystem nach Anspruch 1, wobei die Spe zifikation zur Verbindung der Prüfgerätmodule und die Mittel zur elektrischen Verbindung der Prüfge rätmodule mit dem Bauteilprüfling standardisiert sind.

4. Halbleiterprüfsystem nach Anspruch 1, wobei die Mit tel zur elektrischen Verbindung der Prüfgerätmodule mit dem Bauteilprüfling ein Performance-Board umfas sen, welches einen Mechanismus zur Halterung des Bauteilprüflings und mit einem Verbindungsmechanis mus zur Herstellung einer elektrischen Verbindung zwischen dem Performance-Board und den Prüfgerätmo dulen versehene Prüfverbindungsmittel aufweist.

5. Halbleiterprüfsystem nach Anspruch 1, wobei sich eine Anzahl von Prüfgerätpins dem Prüfgerätmodul va riabel zuordnen läßt.

6. Halbleiterprüfsystem nach Anspruch 1, wobei sich eine Anzahl von Prüfgerätpins dem Prüfgerätmodul va riabel zuordnen läßt und wobei die Zuordnung der Prüfpins sowie Änderungen dieser Zuordnung durch vom Hauptrechner gelieferte Adreßdaten geregelt werden.

7. Halbleiterprüfsystem nach Anspruch 1, wobei jedes Prüfgerätmodul eine Vielzahl von Ereignisprüfgerät- Leiterplatten umfaßt und jede Ereignisprüfgerät-Lei terplatte einer bestimmten Anzahl von Prüfpins zuge ordnet ist.

8. Halbleiterprüfsystem nach Anspruch 7, wobei jedes Prüfgerätmodul einer der Ereignisprüfgerät-Leiter platten entspricht.

9. Halbleiterprüfsystem nach Anspruch 1, wobei jedes Prüfgerätmodul ein internes Steuerelement umfaßt und das interne Steuerelement die Erzeugung eines Prüf musters durch das Prüfgerätmodul und die Bewertung eines Ausgangssignal des Bauteilprüflings gemäß vom Hauptrechner kommenden Befehlen steuert.

10. Halbleiterprüfsystem nach Anspruch 7, wobei jedes Prüfgerätmodul eine Vielzahl von Ereignisprüfgerät- Leiterplatten umfaßt und jede Ereignisprüfgerät-Lei terplatte ein internes Steuerelement aufweist, das die Erzeugung eines Prüfmusters durch das Prüfgerät modul und die Bewertung eines Ausgangssignal des Bauteilprüflings gemäß vom Hauptrechner kommenden Befehlen steuert.

11. Halbleiterprüfsystem nach Anspruch 1, wobei jedes Prüfgerätmodul eine Vielzahl von Ereignisprüfgerät leiterplatten umfaßt und jede Ereignisprüfgerät-Lei terplatte einem Prüfpin zugeordnet ist, und wobei jede Ereignisprüfgerät-Leiterplatte die folgenden Bestandteile enthält:

- ein Steuerelement, das in Abhängigkeit von Be fehlen vom Hauptrechner die Erzeugung der Prüf muster durch das Prüfgerätmodul und die Bewer tung eines Ausgangssignals des Bauteilprüflings steuert;
- einen Ereignisspeicher zur Speicherung von Zeit steuerungsdaten für jedes Ereignis;
- eine durch das Steuerelement gesteuerte Adreß folge-Steuereinheit zur Bereitstellung von Adreßdaten für den Ereignisspeicher;
- Mittel zur Erzeugung eines Prüfmusters auf der Grundlage der vom Ereignisspeicher gelieferten Zeitsteuerungsdaten; und
- eine Treiber-Komparator-Einheit zur Übertragung des Prüfmusters an einen entsprechenden Pin des Bauteilprüflings und zum Empfang eines Antwort ausgangssignals vom Bauteilprüfling.