DE10053878A1

DE10053878A1 - Halbleiterprüfsystem

Info

Publication number: DE10053878A1
Application number: DE10053878A
Authority: DE
Inventors: Shigeru Sugamori; Rochit Rajsuman
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 1999-11-05
Filing date: 2000-10-31
Publication date: 2001-06-28
Also published as: TW495617B; KR20010051448A; KR100506775B1; JP4143254B2; US6629282B1; JP2001166011A

Abstract

Die vorliegende Erfindung betrifft ein Halbleiterprüfsystem zum Prüfen von Halbleiterbauteilen und insbesondere ein Halbleiterprüfsystem, das mehrere verschiedene Arten von Prüfgerätmodulen umfaßt, wodurch sich auf einfache Weise unterschiedliche Halbleiterprüfsysteme herstellen lassen. Das Halbleiterprüfsystem enthält dabei zwei oder mehr eine unterschiedliche Leistungsfähigkeit besitzende Prüfgerätmodule, einen Prüfkopf zur Aufnahme der zwei oder mehr eine unterschiedliche Leistungsfähigkeit besitzenden Prüfgerätemodule, am Prüfkopf vorgesehene Mittel zur elektrischen Verbindung der Prüfgerätmodule mit einem Bauteilprüfling und einen Hauptrechner, der durch einen Prüfgerätbus zum Datenaustausch mit den Prüfgerätmodulen in Verbindung steht und so die Gesamtoperation des Prüfsystems steuert. Die Prüfgerätmodule des einen Leistungstyps bieten eine hohe Geschwindigkeit und eine hohe Zeitsteuerungspräzision, während die Prüfgerätmodule eines anderen Leistungstyps eine niedrige Geschwindigkeit und eine geringe Zeitsteuerungspräzision besitzen. Jedes Ereignisprüfgerätmodul umfaßt eine Prüfgerät-Leiterplatte, die als ereignisgestütztes Prüfgerät ausgelegt ist.

Description

Die vorliegende Erfindung betrifft ein Halbleiterprüf system zur Prüfung von integrierten Halbleiterschaltun gen, beispielsweise von hochintegrierten Schaltungen (LSI), und dabei insbesondere ein auf der Verwendung von Modulen basierendes Halbleiterprüfsystem, das eine Kombination aus verschiedenen Arten von modular aufge bauten Prüfvorrichtungen enthält, wodurch es auf einfa che Weise möglich ist, einen gewünschten Halbleiter prüfsystem-Typ zu erzeugen. Das erfindungsgemäße Halb leiterprüfsystem enthält dabei im übrigen eine kleine Anzahl von Hochgeschwindigkeits-Hochleistungs-Prüfvor richtungen (bzw. Prüfgerätmodulen) und eine große An zahl von Niedriggeschwindigkeits-Niedrigleistungs-Prüf vorrichtungen (bzw. Prüfgerätmodulen), die sich frei miteinander zu einem kostengünstigen Prüfsystem kombi nieren lassen. Beim erfindungsgemäßen Halbleiterprüfsy stem sind das Prüfgerätmodul und eine im Prüfgerätmodul verwendete Prüfgerät-Leiterplatte als ereignisgestütz tes Prüfgerät ausgebildet, das ereignisgestützte Prüf muster zum Prüfen einer integrierten Halbleiterschal tung erzeugt.

Fig. 1 zeigt ein schematisches Blockschaltbild eines Beispiels für ein herkömmliches Halbleiterprüfsystem zum Prüfen einer (im folgenden auch als "integrierter Schaltungsbauteil", "hochintegrierter Bauteilprüfling" bzw. "Bauteilprüfling" bezeichneten) integrierten Halb leiterschaltung.

Beim in Fig. 1 dargestellten Beispiel wird als Prüfpro zessor 11 ein Prozessor verwendet, der speziell zur Steuerung der Operation des Prüfsystems durch einen Prüfgerätbus im Halbleiterprüfsystem vorgesehen ist. Auf der Grundlage von durch den Prüfprozessor 11 be reitgestellten Musterdaten liefert ein Mustergenerator 12 Zeitsteuerungsdaten und Wellenformdaten an einen Zeitsteuerungsgenerator 13 bzw. einen Wellenformatierer 14. Der Wellenformatierer 14 erzeugt mit Hilfe der vom Mustergenerator 12 kommenden Wellenformdaten und der vom Zeitsteuerungsgenerator 13 gelieferten Zeitsteue rungsdaten ein Prüfmuster, das durch einen Treiber 15 einem Bauteilprüfling (DUT) 19 zugeführt wird.

Ein durch das Prüfmuster hervorgerufenes Antwortsignal vom Bauteilprüfling DUT 19 wird mit Hilfe eines analo gen Komparators 16 in bezug zu einem vorbestimmten Schwellen-Spannungsniveau in ein Logiksignal umgewan delt. Das Logiksignal wird durch einen Logikkomparator 17 mit vom Mustergenerator 12 bereitgestellten SOLL- Wert-Daten verglichen und das Ergebnis des Logikver gleichs in einem Fehlerspeicher 18 entsprechend der Adresse des Bauteilprüflings 19 abgespeichert. Der Treiber 15, der analoge Komparator 16 und (nicht darge stellte) Umschalter zum Wechsel der Pins des Bauteil prüflings sind in einer Pin-Elektronik 20 angeordnet.

Eine Schaltanordnung gemäß der obigen Beschreibung ist an jedem Prüf-Pin des Halbleiterprüfsystems vorgesehen. Da ein umfangreiches Halbleiterprüfsystem über eine große Anzahl von beispielsweise zwischen 256 und 1.048 Prüf-Pins und dieselbe Anzahl von in Fig. 1 dargestell ten Schaltanordnungen im System vorhanden ist, handelt es sich bei einem Halbeiterprüfsystem um ein sehr um fangreiches System. In Fig. 2 ist ein Beispiel für die äußere Erscheinung eines solchen Halbleiterprüfsystems dargestellt. Das Halbleiterprüfsystem umfaßt im wesentlichen eine Zentraleinheit 22, einen Prüfkopf 24 und einen Arbeitsplatz 26.

Beim Arbeitsplatz 26 handelt es sich um einen Rechner, der beispielsweise über eine Benutzer-Graphikschnitt stelle (GUI) verfügt und so als eine Schnittstelle zwi schen dem Prüfsystem und dem Benutzer fungiert. Die Operationen des Prüfsystems sowie die Erzeugung und die Durchführung der Prüfprogramme werden jeweils durch den Arbeitsplatz 26 geleitet. Die Zentraleinheit 22 umfaßt eine den Prüf-Pins entsprechende große Anzahl von Prüfkanälen, die jeweils, wie in Fig. 1 gezeigt, über einen Prüfprozessor 11, einen Mustergenerator 12, einen Zeitsteuerungsgenerator 13, einen Wellenformatierer 14 und einen Komparator 17 verfügen.

Der Prüfkopf 24 enthält eine große Anzahl gedruckter Leiterplatten, die jeweils die in Fig. 1 gezeigte Pin- Elektronik 20 aufweisen. Der Prüfkopf 24 besitzt bei spielsweise die Form eines Zylinders, in dem die die Pin-Elektronik bildenden gedruckten Leiterplatten ra dial ausgerichtet sind. Auf einer oberen Außenfläche des Prüfkopfs 24 ist ein Bauteilprüfling 19 in einem etwa in der Mitte eines Performance-Board 28 angeordne ten Prüf-Stecksockel gehaltert.

Zwischen der Pin-Elektronik-Schaltung und dem Perfor mance-Board 28 ist ein Pin-Verbindungsmittel (Prüf-Ver bindungsmittel) 27 vorgesehen, das als Anschlußmecha nismus zur Übertragung von elektrischen Signalen dient. Das Pin-Verbindungsmittel 27 umfaßt eine große Anzahl von beispielsweise durch Pogo-Pins gebildeten Anschluß elementen zur elektrischen Verbindung der Pin-Elektro nikschaltungen mit dem Performance-Board. Der Bauteilprüfling 19 empfängt ein Prüfmustersignal von der Pin- Elektronik und erzeugt seinerseits ein Antwortausgangs signal.

Bei herkömmlichen Halbleiterprüfgeräten wurden bisher zur Erzeugung eines dem Bauteilprüfling zuzuführenden Prüfmusters Prüfdaten verwendet, die im sogenannten zy klusgestützten Format vorlagen. Beim zyklusgestützten Format werden alle Variablen eines Prüfmusters für je den Prüfzyklus (Prüfgerätgeschwindigkeit) des Halblei terprüfsystems angegeben. Im einzelnen wird dabei das Prüfmuster für den jeweiligen Prüfzyklus durch Prüfda ten festgelegt, die Angaben über den Prüfzyklus (bzw. die Prüfgerätgeschwindigkeit), die Wellenform (Art der Wellenform und Zeitsteuerungsflanken) und über die Vek toren enthalten.

Während der Entwicklung des Bauteilprüflings in einer Umgebung zur rechnergestützten Entwurfsentwicklung wer den die gewonnenen Entwurfsdaten mit Hilfe der Durch führung einer Logiksimulation unter Verwendung einer Prüfbank bewertet. Die hierbei durch die Prüfbank er mittelten Entwurfs-Bewertungsdaten liegen dabei aller dings in einem ereignisgestützten Format vor. Bei einem ereignisgestützten Format wird der Zeitpunkt jeder Ver änderung (d. h. jedes Ereignis) in einem Prüfmuster, beispielsweise ein Wechsel vom Logikzustand "0" zu "1" bzw. von "1" zu "0", in bezug zu einem verstrichenen Zeitraum definiert. Der verstrichene Zeitraum wird da bei beispielsweise als eine Absolutzeit ab einem be stimmten Referenzpunkt oder als Relativzeit zwischen zwei aufeinanderfolgenden Ereignissen angegeben. Ein Vergleich zwischen der Erzeugung eines Prüfmusters unter Verwendung von zyklusgestützten Prüfdaten und der Erzeugung eines Prüfmusters unter Verwendung von ereig nisgestützten Prüfdaten läßt sich der US-Patentanmel dung 09/340,371 derselben Anmelderin entnehmen. Darüber hinaus wurde von derselben Anmelderin auch bereits die Verwendung eines neuartig konzipierten Halbleiterprüf systems in Form eines ereignisgestützten Prüfsystems vorgeschlagen. Einzelheiten über den Aufbau und die Operation dieses ereignisgestützten Prüfsystems finden sich in der US-Patentanmeldung Nr. 09/406,300 derselben Anmelderin.

Wie bereits erläutert wurde, wird bei einem Halbleiter prüfsystem eine große Anzahl von gedruckten Leiterplat ten bzw. entsprechenden Hauteilen vorgesehen, die der Anzahl der vorgesehenen Prüf-Pins zumindest entspricht, wodurch sich ein sehr umfangreiches Gesamtsystem er gibt. Bei einem herkömmlichen Halbleiterprüfsystem sind die gedruckten Leiterplatten bzw. die entsprechenden Bauteile im übrigen zueinander identisch.

Bei einem Hochgeschwindigkeits-Prüfsystem mit hoher Auflösung, das beispielsweise eine Prüf-Frequenz von 500 MHz und eine Zeitsteuerungspräzision von 80 Pikose kunden aufweist, besitzen die gedruckten Leiterplatten für alle Prüfpins dieselbe Leistungsfähigkeit, so das sie jeweils mit der genannten Prüf-Frequenz und Zeit steuerungspräzision arbeiten können. Ein herkömmliches Halbleiterprüfsystem ist dabei zwangsläufig sehr ko stenintensiv. Da außerdem alle Prüfpins eine identische Schaltstruktur aufweisen, läßt sich mit einem derarti gen Prüfsystem nur eine begrenzte Auswahl von Prüfungen durchführen.

Bei einem tatsächlich vorliegenden Bauteilprüfling wird allerdings kaum jemals die höchste Prüfleistung des Halbeiterprüfsystems tatsächlich auch für alle Pins des Bauteilprüflings benötigt. So arbeiten etwa bei einem typischen hochintegrierten Logikbauteilprüfling mit mehreren hundert Pins nur einige wenige Pins tatsäch lich mit der höchsten Geschwindigkeit, so daß auch nur für diese Pins ein Prüfsignal mit der höchsten Ge schwindigkeit benötigt wird, während die übrigen mehre ren hundert Pins jeweils mit einer wesentlich geringe ren Geschwindigkeit arbeiten, so daß für diese Pins Prüfsignale mit niedriger Geschwindigkeit ausreichen. Dasselbe trifft auch auf einen Systemchip (SoC) zu, wo bei es sich um ein modernes Halbleiterbauteil handelt, daß in der Industrie große Aufmerksamkeit erregt. Dementsprechend werden Hochgeschwindigkeits-Prüfsignale also nur bei einer geringen Anzahl von Pins eines Sy stemchips benötigt, während für andere Pins Niedrigge schwindigkeits-Prüfsignale ausreichen.

Ein herkömmliches Halbleiterprüfsystem bietet an allen Prüf-Pins eine hohe Prüfleistung, die jedoch nur für eine geringe Anzahl der Bauteilprüflings-Pins tatsäch lich benötigt wird und dabei die Kosten des Prüfsystems erhöht. Zudem umfaßt das herkömmliche Halbleiterprüfsy stem für alle Pins Schaltungen, die jeweils denselben Aufbau und dieselbe Leistungsfähigkeit aufweisen, so daß es nicht möglich ist, verschiedene Arten von Prü fungen gleichzeitig parallel durchzuführen.

Einer der Gründe dafür, daß bei herkömmlichen Halblei terprüfsystemen alle Prüfpins die erwähnte identische Schaltanordnung aufweisen und es daher nicht möglich ist, zwei oder mehr unterschiedliche Arten von Prüfun gen gleichzeitig durchzuführen, ist darauf zurückzufüh ren, daß das Prüfsystem zur Erzeugung des Prüfmusters auf der Grundlage der zyklusgestützten Prüfdaten ausge legt ist. Für die Erzeugung eines Prüfmusters gemäß dem zyklusgestützten Konzept wird nämlich in aller Regel eine komplexe Soft- und Hardware benötigt, weshalb es praktisch unmöglich ist, unterschiedliche Schaltanord nungen und eine zu den unterschiedlichen Schaltungen gehörende Software in das Prüfsystem zu integrieren, da hierdurch die Komplexität des Prüfsystems noch weiter erhöht würde.

Im folgenden wird zum besseren Verständnis des erwähn ten Grundes kurz die Prüfmuster-Erzeugung unter Verwen dung von zyklusgestützten Prüfdaten mit der Prüfmuster- Erzeugung unter Verwendung von ereignisgestützten Prüf daten unter Bezugnahme auf die in Fig. 3 gezeigten Wel lenformen verglichen. Eine genauere Beschreibung des Vergleichs läßt sich der bereits erwähnten US-Patentan meldung derselben Anmelderin entnehmen.

Das in Fig. 3 dargestellte Beispiel betrifft einen Fall, bei dem ein Prüfmuster auf der Grundlage von Daten er zeugt wird, die in der während der Entwicklung der in tegrierten Schaltung durchgeführten Logiksimulation ge wonnen und in einer Speicherauszugsdatei 37 gespeichert wurden. Bei den Ausgangssignalen der Speicherauszugsda tei handelt es sich um ereignisgestützte Daten, die die Veränderungen der Eingangs- und Ausgangssignale des entworfenen hochintegrierten Bauteils (LSI-Bauteils) angeben und die Beschreibungen 48 umfassen, welche in der rechten unteren Ecke in Fig. 3 gezeigt sind und bei spielsweise die Wellenformen 41 angeben.

Bei diesem Beispiel wird davon ausgegangen, daß die beispielsweise durch die Wellenformen 41 dargestellten Prüfmuster mit Hilfe von Beschreibungen der genannten Art erzeugt werden. Die Wellenformen 41 geben dabei die für Pins (Prüfgerät-Pins bzw. Prüfkanäle) Sa bzw. Sb zu erzeugenden Prüfmuster wieder. Die ereignisgestützten Daten zur Beschreibung der Wellenformen umfassen Setz flanken San, Sbn und deren Zeitsteuerung (beispielsweise den Zeitabstand zu einem Referenzpunkt) sowie Rücksetzflanken Ran, Rbn und deren Zeitsteuerung.

Zur Erzeugung eines Prüfmusters, das in einem herkömm lichen zyklusgestützten Halbleiterprüfsystem eingesetzt werden soll, müssen die Prüfdaten in Prüfzyklen (Prüfgerätgeschwindigkeit), Wellenformen (Wellenformtypen und deren Flankenzeitsteuerung) sowie Vektoren aufgeteilt werden. Ein Beispiel für die ent sprechenden Beschreibungen läßt sich dem mittleren und linken Teil der Fig. 3 entnehmen. Beim zyklusgestützten Prüfmuster, das im linken Teil der Fig. 3 durch Wellen formen 43 dargestellt ist, wird ein Prüfmuster in die einzelnen Zyklen (TS1, TS2 und TS3) unterteilt, um die Wellenformen und die jeweilige Zeitsteuerung (d. h. die Verzögerungszeit) für jeden Prüf-Zyklus festzulegen.

Ein Beispiel für die Beschreibungsdaten für derartige Wellenformen, Zeitsteuerungen und Prüfzyklen ist in Form der Zeitsteuerungsdaten (Prüfplan) 46 angegeben, während die Vektordaten (Musterdaten) 45 ein Beispiel für die Logikzustände "1", "0" bzw. "Z" der jeweiligem Wellenform zeigen. In den Zeitsteuerungsdaten 46 gibt beispielsweise "rate" den Prüfzyklus an und legt dabei Zeitintervalle zwischen den Prüfzyklen fest, während die Wellenform ("wavekind") durch RZ (Rückkehr zu Null), NRZ (keine Rückkehr zu Null) und XOR (Exklusiv- ODER) definiert wird. Zudem wird die Zeitsteuerung ("timing") jeder Wellenform durch eine Verzögerungszeit ab einer bestimmten Flanke des jeweiligen Prüfzyklus angegeben.

Wie sich den obigen Erläuterungen entnehmen läßt, weist aufgrund der Tatsache, daß beim herkömmlichen Halblei terprüfsystem die Prüfmustererzeugung mit Hilfe eines zyklusgestützten Verfahrens erfolgt, die Hardware des Mustergenerators, des Zeitsteuerungsgenerators und des Wellenformatierers einen komplexen Aufbau auf, wobei dann auch die bei dieser Hardware eingesetzte Software entsprechend komplex sein muß. Außerdem ist es nicht möglich, an Prüfpins gleichzeitig Prüfmuster für unter schiedliche Zyklen erzeugen, weil alle Prüfpins (wie etwa Sa und Sb beim obigen Beispiel) auf einen gemein samen Prüfzyklus festgelegt sind.

Somit werden beim herkömmlichen Halbleiterprüfsystem dieselben Schaltstrukturen bei allen Prüf-Pins einge setzt, während der Einbau von gedruckten Leiterplatten mit unterschiedlichen Schaltstrukturen in diesem Prüf system nicht möglich ist. Dies hat zur Folge, daß bei spielsweise ein Hochgeschwindigkeits-Prüfsystem zusätz lich auch eine Hardware-Anordnung für den Niedrigge schwindigkeitsbetrieb (beispielsweise eine Generier schaltung für eine hohe Spannung und große Amplitude sowie eine Treibersperrschaltung etc.) umfassen muß, wobei sich die Hochgeschwindigkeitsleistung nicht wirk lich verbessern läßt.

Hingegen ist es bei der Erzeugung eines Prüfmusters un ter Verwendung des ereignisgestützten Verfahrens nur notwendig, in einem Ereignisspeicher gespeicherte Setz- bzw. Rücksetzdaten sowie zugehörige Zeitsteuerungsdaten auszulesen, wozu bereits eine sehr einfach struktu rierte Hard- und Software genügen. Außerdem kann jeder Prüf-Pin unabhängig operieren, wobei er sich auf ein möglicherweise vorliegendes Ereignis und nicht auf den Prüfzyklus stützt, so daß sich gleichzeitig Prüfmuster für verschiedene Funktionen und Frequenzbereiche erzeu gen lassen.

Wie bereits erwähnt, wurde von derselben Anmelderin be reits der Einsatz eines ereignisgestützten Prüfsystems vorgeschlagen. Da die bei einem ereignisgestützten Prüfsystem eingesetzte Hard- und Software einen sehr einfachen Aufbau bzw. Inhalt aufweist, ist es hierbei möglich, ein Gesamtprüfsystem mit unterschiedlich aus geführter Hard- und Software zu erzeugen. Außerdem kann dabei jeder Prüf-Pin unabhängig von den anderen Prüf- Pins arbeiten, so daß sich gleichzeitig zwei oder mehr in Funktion und Frequenzbereich unterschiedliche Prü fungen parallel durchführen lassen.

Somit liegt der vorliegenden Erfindung die Aufgabe zu grunde, ein Halbleiterprüfsystem zu beschreiben, das Prüfgerätmodule mit einer den Prüf-Pins jeweils ange paßten unterschiedlichen Leistungsfähigkeit umfaßt.

Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, ein Halbleiterprüfsystem zu beschreiben, bei dem durch Standardisierung der Spezifikation für die Ver bindung zwischen den Prüfgerätmodulen und der Prüfge rät-Zentraleinheit Prüfgerätmodule mit unterschiedlicher Pinzahl und Leistungsfähigkeit in einer Prüfgerät- Zentraleinheit (bzw. einem Prüfkopf) beliebig instal liert werden können.

Eine weitere Aufgabe der vorliegenden Erfindung ist es, ein Halbleiterprüfsystem zu beschreiben, in dem Hochge schwindigkeits-Prüfgerätmodule und Niedriggeschwindig keits-Prüfgerätmodule beliebig angeordnet werden kön nen, wodurch das Prüfsystem in der Lage ist, eine Prü fung an einem Bauteilprüfling in zufriedenstellender Weise zu sehr geringen Kosten durchzuführen.

Weiterhin liegt dieser Erfindung die Aufgabe zugrunde, ein Halbleiterprüfsystem zu beschreiben, das über einen Prüfkopf verfügt, in dem Hochgeschwindigkeits-Prüfge rätmodule (Prüfgerät-Leiterplatten) und Niedrigge schwindigkeits-Prüfgerätmodule (Prüfgerät-Leiterplat ten) je nach Operationsgeschwindigkeit der jeweiligen Prüfgerätmodule in unterschiedlicher Weise angeordnet sind.

Schließlich ist es auch eine Aufgabe der vorliegenden Erfindung, ein Halbleiterprüfsystem zu beschreiben, das in der Lage ist, mit hoher Prüf-Effizienz und zu nied rigen Prüfkosten einen durch einen Systemchip mit einer Vielzahl darin integrierter funktionsspezifischer Bau steine gebildeten Bauteilprüfling zu prüfen.

Das erfindungsgemäße Halbleiterprüfsystem umfaßt zwei oder mehr Prüfgerätmodule mit unterschiedlicher Lei stungsfähigkeit, einen Prüfkopf zur Aufnahme der eine unterschiedliche Leistungsfähigkeit besitzenden zwei oder mehr Prüfgerätmodule, am Prüfkopf vorgesehene Mit tel zur elektrischen Verbindung der Prüfgerätmodule mit einem Bauteilprüfling sowie einen Hauptrechner, der durch einen Prüfgerätbus zum Datenaustausch mit den Prüfgerätmodulen in Verbindung steht und so die Gesamt operation des Prüfsystems steuert. Die Prüfgerätmodule des einen Leistungstyps bieten dabei eine hohe Ge schwindigkeit und eine hohe Zeitsteuerungspräzision, während diejenigen eines anderen Leistungstyps eine niedrige Geschwindigkeit und eine geringe Zeitsteue rungspräzision besitzen.

Beim erfindungsgemäßen Halbleiterprüfsystem umfaßt je des Prüfgerätmodul eine Vielzahl von Ereignisprüfgerät- Leiterplatten. Jede Prüfgerät-Leiterplatte liefert ge mäß der Steuerung durch den Hauptrechner ein Prüfmuster an einen entsprechenden Pin des Bauteilprüflings und bewertet ein vom Bauteilprüfling kommendes Antwortaus gangssignal.

Gemäß einem anderen Aspekt der vorliegenden Erfindung sind im Prüfkopf die eine hohe Geschwindigkeit und eine hohe Zeitsteuerungspräzision bietenden Prüfgerätmodule bzw. Prüfgerät-Leiterplatten näher an einem Prüf-Ver bindungsmittel und einem Performance-Board positio niert, als die eine niedrige Geschwindigkeit und eine geringe Zeitsteuerungspräzision bietenden Prüfgerätmo dule bzw. Prüfgerät-Leiterplatten.

Da das erfindungsgemäße Halbleiterprüfsystem einen mo dularen Aufbau aufweist, kann gemäß dem ersten Aspekt der vorliegenden Erfindung ein gewünschtes Prüfsystem je nach Art des zu prüfenden Bauteils und dem Zweck der Prüfung beliebig gestaltet werden. Handelt es sich beim Bauteilprüfling um eine integrierte Hochgeschwindig keits-Logikschaltung, bei der nur ein kleiner Teil der darin angeordneten Logikschaltungen tatsächlich mit ho her Geschwindigkeit arbeitet, so muß zur Prüfung einer solchen integrierten Hochgeschwindigkeits-Logikschal tung auch nur eine geringe Anzahl von Prüfgerät-Pins eine Hochgeschwindigkeitsprüfung durchführen. Beim er findungsgemäßen Halbleiterprüfsystem ist die Spezifika tion zur Verbindung des Prüfkopfs mit den Prüfgerätmo dulen (d. h. die Schnittstelle) standardisiert, so daß jedes mit der Standard-Schnittstelle versehene Prüfge rätmodul an jeder beliebigen Position im Prüfkopf in stalliert werden kann. Hierdurch ist es gemäß der vor liegenden Erfindung möglich, ein Hochgeschwindigkeits bauteil zu geringen Kosten zu prüfen, indem man eine große Anzahl von Niedriggeschwindigkeits-Prüfgerätmodu len mit einer geringen Anzahl von Hochgeschwindigkeits- Prüfgerätmodulen kombiniert.

Gemäß dem zweiten Aspekt der vorliegenden Erfindung werden, wie erwähnt, die Positionen, an denen die Prüf gerätmodule bzw. Leiterplatten im System gehaltert wer den, durch die jeweilige Operationsgeschwindigkeit be stimmt, wobei beispielsweise die Hochgeschwindigkeits- Hochpräzisions-Prüfgerätmodule bzw. -Prüfgerät-Leiter platten näher am Bauteilprüfling (und damit am Prüf- Verbindungsmittel und dem Performance-Board) positio niert werden, als die Niedriggeschwindigkeits-Niedrig präzisions-Prüfgerätmodule bzw. -Prüfgerät-Leiterplat ten. Beim zweiten Aspekt der Erfindung sind somit, an ders als beim ersten Aspekt, wo sich die Prüfgerätmo dule im System frei kombinieren lassen, die Positionen der Prüfgerät-Leiterplatten nicht beliebig austausch bar. Allerdings läßt sich bei diesem zweiten erfin dungsgemäßen Aspekt ein Prüfsystem mit einer gewünsch ten Leistungsfähigkeit kostengünstig herstellen.

Wie bereits erwähnt, wird beim erfindungsgemäßen Halb leiterprüfstem das Prüfgerät-Modul (bzw. die Prüfgerät- Leiterplatte) durch eine ereignisgestützte Struktur ge bildet, wobei alle zur Durchführung der Prüfung notwen digen Informationen im ereignisgestützen Format vorlie gen. Somit kann hier, anders als beim Stand der Tech nik, auf Geschwindigkeitssignale, die die Startzeit steuerung jedes Prüfzylus angeben, sowie auf Musterge neratoren, die synchron mit dem Geschwindigkeitssignal arbeiten, verzichtet werden. Da das Vorsehen von Ge schwindigkeitssignalen und Mustergeneratoren nicht mehr nötig ist, kann jeder Prüf-Pin beim ereignisgestützten Prüfsystem unabhängig von den anderen Prüf-Pins arbei ten. Zudem läßt sich durch den ereignisgestützten Auf bau die Hardware beim ereignisgestützten Prüfsystem drastisch reduzieren, während sich die Software zur Steuerung der Prüfgerätmodule erheblich vereinfacht. Dementsprechend ist es möglich, den gesamten physischen Umfang des ereignisgestützten Prüfsystems zu verrin gern, was zu einer weiteren Kostenreduzierung sowie ei ner Verringerung der Aufstellfläche und damit verbun denen Kosteneinsparungen führt.

Darüber hinaus lassen sich beim erfindungsgemäßen Halb leiterprüfsystem die in der Entwicklungsphase des Bau teils in der Umgebung zur elektronischen Entwurfsauto matisierung (EDA-Umgebung) gewonnenen Logiksimulations daten während der Bewertungsphase direkt zur Erzeugung des zur Bauteilprüfung dienenden Prüfmusters einsetzen, wodurch sich die Verfahrenszeit zwischen Entwurf und Bewertung des Bauteils erheblich verringert, was wie derum zu einer weiteren Reduzierung der Prüfkosten führt, während sich gleichzeitig die Effizienz der Prü fung erhöht.

Im folgenden wird die vorliegende Erfindung unter Be zugnahme auf die beigefügte Zeichnung näher erläutert. In der Zeichnung zeigen

Fig. 1 ein Blockschaltbild des grundlegenden Aufbaus eines (durch ein Prüfgerät für hochintegrierte Schaltungen gebilde ten) Halbleiterprüfsystems gemäß dem Stand der Technik;

Fig. 2 ein Schemadiagramm eines Beispiels für die äußere Erscheinung eines Halblei terprüfsystems gemäß dem Stand der Technik;

Fig. 3 ein Diagramm zum Vergleich eines Bei spiels für Beschreibungen zur Erzeu gung eines zyklusgestützten Prüfmu sters beim herkömmlichen Halbleiter prüfsystem mit einem Beispiel für Be schreibungen zur Erzeugung eines er eignisgestützten Prüfmusters beim er findungsgemäßen Halbleiterprüfsystem;

Fig. 4 ein Schemadiagramm zur Darstellung für den Aufbau eines Halbleiterprüfsy stems, wobei die Prüf-Pins durch den Einsatz einer Vielzahl erfindungsgemä ßer Prüfgerätmodule in unterschiedli che Leistungsgruppen unterteilt sind;

Fig. 5 ein Blockschaltbild eines Beispiels für den Schaltungsaufbau bei einem an einer Ereignisprüfgerät-Leiterplatte vorgesehenen ereignisgestützten Prüf gerät, wobei die Leiterplatte in ein erfindungsgemäßes Prüfgerätmodul inte griert ist;

Fig. 6 ein Schemadiagramm eines Beispiels für die äußere Erscheinung eines erfin dungsgemäßen Halbleiterprüfsystems;

Fig. 7 ein Blockschaltbild zur Darstellung eines Beispiels für den Aufbau eines erfindungsgemäßen Halbleiterprüfsy stems, das zum Prüfen eines beispiels weise durch eines Systemchip gebilde ten Bauteilprüflings eine Kombination einer Vielzahl von Prüfgerätmodulen (Prüfgerät-Leiterplatten) mit unter schiedlicher Prüfgerätgeschwindigkeit umfaßt und für den ereignisgestützten Betrieb ausgelegt ist; und

Fig. 8A und 8B Schemadiagramme von Beispielen für die Positionierung der eine jeweils unter schiedliche Leistungsfähigkeit aufwei senden Prüfgerät-Leiterplatten im Prüfkopf in Abhängigkeit vom jeweili gen Niveau der Prüfleistung.

Im folgenden wird das bevorzugte Ausführungsbeispiel der Erfindung unter Bezugnahme auf die Fig. 4 bis 8 nä her erläutert, wobei sich dem Schemadiagramm gemäß Fig. 4 ein erster Aspekt der Erfindung entnehmen läßt. Beim erfindungsgemäßen Halbleiterprüfsystem ist ein Prüfkopf (Prüfgerät-Zentraleinheit) so gestaltet, daß sich darin ein oder mehrere modulare Prüfgeräte (die im folgenden als "Prüfgerätmodule" bezeichnet werden) wahlweise in beliebiger Anordnung installieren lassen. Bei den zu installierenden Prüfgerätmodulen kann es da bei um eine der Anzahl der gewünschten Prüfgerätpins entsprechende Anzahl gleichartiger Prüfgerätmodule han deln; es können dabei aber auch unterschiedliche Prüf gerätmodule, etwa Hochgeschwindigkeitsmodule HSM und Niedriggeschwindigkeitsmodule LSM miteinander kombi niert sein.

Dabei wird ein Prüfkopf 124 mit einer Anzahl von Prüf gerätmodulen versehen, die beispielsweise von der An zahl der Pins eines Prüf-Verbindungsmittels 127 und vom Typ des zu prüfenden Bauteils sowie der Anzahl der Pins des Bauteilprüflings abhängt. Wie später noch näher er läutert wird, ist die Spezifikation der Schnittstellen (Anschlußelement) zwischen dem Prüf-Verbindungsmittel und dem Prüfgerätmodul standardisiert, so daß jedes Prüfgerätmodul an jeder beliebigen Position im Prüfkopf installiert werden kann.

Das Prüf-Verbindungsmittel 127 umfaßt eine große Anzahl von elastischen Anschlußelementen, wie etwa Pogo-Pins, zur elektrischen und mechanischen Verbindung der Prüf gerätmodule mit einem Performance-Board 128. Der Bau teilprüfling 19 wird in einen Prüf-Stecksockel am Per formance-Board 128 eingesteckt und so elektrisch mit dem Halbleiterprüfsystem verbunden.

Jedes Prüfgerätmodul weist eine bestimmte Anzahl von Pin-Gruppen auf. So sind in einem Hochgeschwindigkeits modul HSM beispielsweise gedruckte Leiterplatten für 128 Prüf-Pins (bzw. Prüfkanäle) angeordnet, während ein Niedriggeschwindigkeitsmodul LSM gedruckte Leiterplat ten für 256 Prüf-Pins aufweist. Die angegebenen Zahlen dienen hier im übrigen nur als Beispiel, so daß auch andere Pinzahlen möglich sind.

Beim Hochgeschwindigkeits-Prüfgerätmodul handelt es sich um ein Prüfgerätmodul mit einer hohen Operations geschwindigkeit, beispielsweise einer Prüf-Frequenz von 500 MHz oder 1,2 GHz, und einer hohen Zeitsteuerungs präzison von beispielsweise 80 Pikosekunden, während das Niedriggeschwindigkeits-Prüfmodul eine niedrige Operationsgeschwindigkeit, beispielsweise eine Prüf- Frequenz von 125 MHz, und eine Zeitsteuerungspräzision von 200 Pikosekunden aufweist.

Wie bereits erwähnt, umfaßt jede Leiterplatte im Prüf gerätmodul Ereignisprüfgeräte, die jeweils Prüfmuster erzeugen und den zugehörigen Pins des Bauteilprüflings durch das Performance-Board 128 zuführen. Durch das Prüfmuster hervorgerufene Ausgangssignale des Bauteil prüflings 19 werden durch das Performance-Board 128 an die Ereignisprüfgerät-Leiterplatte im Prüfgerätmodul weitergeleitet, wo sie mit SOLL-Signalen verglichen werden, um festzustellen, ob der Bauteilprüfling feh lerfrei oder fehlerhaft arbeitet.

Jedes Prüfgerätmodul verfügt über eine Schnittstelle (Anschlußelement) 126. Das Anschlußelement 126 ent spricht dabei der Standardspezifikation des Prüf-Ver bindungsmittels 127, wobei in der Standardspezifikation des Verbindungsmittels 127 beispielsweise der Aufbau der Anschlußpins, die Impedanz der Pins, die Entfernung zwischen den Pins (d. h. der Pinabstand) und die rela tive Ausrichtung der Pins zueinander für den geplanten Prüfkopf festgelegt sind. Durch Einsatz einer mit der Standardspezifikation übereinstimmenden (durch das An schlußelement gebildeten) Schnittstelle 126 an allen Prüfgerätmodulen lassen sich beliebige Prüfsysteme mit einer unterschiedlichen Kombination von Prüfgerätmodu len herstellen.

Durch die erfindungsgemäße Anordnung erhält man ein in Hinblick auf Kosten und Leistung optimales Prüfsystem, das dem zu prüfenden Bauteil angepaßt ist. Außerdem läßt sich die Leistung des Prüfsystems noch weiter ver bessern, indem man eines oder mehrere der Prüfmodule ersetzt, wodurch sich auch die gesamte Lebensdauer des Systems erhöhen läßt. Darüber hinaus kann das erfin dungsgemäße Prüfsystem eine Vielzahl von Prüfmodulen umfassen, deren Leistung sich jeweils unterscheidet, so sich aß die gewünschte Leistung des Prüfsystems direkt durch Verwendung entsprechender Prüfmodule erzielen läßt, wobei es auf einfache und direkte Weise möglich ist, die Prüfsystemleistung zu verbessern.

Ein Beispiel für die äußere Erscheinung des erfindungs gemäßen Halbleiterprüfsystems läßt sich dem Schemadia gramm gemäß Fig. 6 entnehmen. Wie in Fig. 6 gezeigt ist, ist hierbei ein Hauptrechner (Systemzentraleinheit) 62 beispielsweise in Form eines eine Benutzer-Graphik schnittstelle (GUI) umfassenden Arbeitsplatzes vorgese hen. Der Hauptrechner dient dabei als Benutzerschnitt stelle sowie als Steuerelement zur Steuerung der Gesam toperation des Prüfsystems. Der Hauptrechner 62 und die interne Hardware des Prüfsystems sind durch einen (in den Fig. 5 und 7 gezeigten) Systembus 64 miteinander verbunden.

Beim erfindungsgemäßen ereignisgestützten Prüfsystem wird weder ein Mustergenerator noch ein Zeitsteuerungs generator benötigt, wie dies beim herkömmlichen, nach dem zyklusgestützten Konzept arbeitenden Prüfsystem der Fall ist. Es ist daher möglich, die physischen Abmes sungen des gesamten Prüfsystems durch Installation al ler modularen ereignisgestützten Prüfgeräte im Prüfkopf (bzw. der Prüfgerät-Zentraleinheit) 124 erheblich zu reduzieren.

Das Blockschaltbild gemäß Fig. 5 zeigt ein Beispiel für den Aufbau einer im Prüfgerätmodul angeordneten Ereig nisprüfgerät-Leiterplatte 66. Eine genauere Beschrei bung eines ereignisgestützten Prüfsystems läßt sich den bereits erwähnten US-Patentanmeldungen Nr. 09/406,300 und Nr. 09/259,401 derselben Anmelderin entnehmen.

Mit der Prüfgerätzentraleinheit (bzw. dem Hauptrechner) 62 sind eine Schnittstelle 53 und eine Zentraleinheit (CPU) 67 über den Systembus 64 verbunden. Die Schnitt stelle 53 wird beispielsweise zur Übertragung von Daten vom Hauptrechner 62 an ein (nicht dargestelltes) Regi ster in der Ereignisprüfgerät-Leiterplatte eingesetzt, um das Ereignisprüfgerät den Eingabe-/Ausgabe-Pins des Bauteilprüflings zuzuordnen. Der Hauptrechner sendet hierfür beispielsweise eine Gruppenzuordnungsadresse an den Systembus 64, wobei die Schnittstelle 53 die Grup penzuordnungsadresse interpretiert und es so ermög licht, die Daten vom Hauptrechner in dem Register der spezifizierten Ereignisprüfgerät-Leiterplatte zu spei chern.

In jeder Ereignisprüfgerät-Leiterplatte kann eine Steuereinrichtung 67 vorgesehen sein, die die Operatio nen der Ereignisprüfgerät-Leiterplatte, einschließlich der Erzeugung von Ereignissen (Prüfmustern), der Bewer tung der Ausgangssignale vom Bauteilprüfling und der Beschaffung von Fehlerdaten steuert. Dabei kann für jede Prüfgerät-Leiterplatte eine gesonderte Steuerein richtung 67 oder auch eine Steuereinrichtung 67 für mehrere Prüfgerät-Leiterplatten vorgesehen sein. Im üb rigen muß auch nicht unbedingt eine Steuereinrichtung 67 in der Ereignisprüfgerät-Leiterplatte vorhanden sein, weil die dieselben Steuerfunktionen auch direkt durch den Hauptrechner 62 für die Ereignisprüfgerät- Leiterplatten erfüllt werden können.

Bei der Adreßfolge-Steuereinheit 58 handelt es sich beispielsweise im einfachsten Fall um einen Programm- Zähler. Die Adreßfolge-Steuereinheit 58 steuert die Zu führung von Adressen zum Fehlerdatenspeicher 57 und zum Ereignisspeicher 60. Die Ereigniszeitsteuerungsdaten werden vom Hauptrechner als Prüfprogramm an den Ereig nisspeicher 60 übertragen und dort gespeichert.

Wie erwähnt, speichert der Ereignisspeicher 60 die Er eigniszeitsteuerungsdaten, die die Zeitsteuerung der einzelnen Ereignisse (d. h. den Zeitpunkt, an dem sich der Logikzustand von "1" zu "0" bzw. von "0" zu "1" än dert) festlegen. Die Ereigniszeitsteuerungsdaten werden dabei beispielsweise in zwei Gruppen gespeichert, von denen eine die Daten umfaßt, die ein ganzzahliges Viel faches des Referenztaktzyklus angeben, und die andere Gruppe aus den Daten besteht, die Bruchteile des Refe renztaktzyklus betreffen. Vor der Speicherung im Ereig nisspeicher 60 werden die Ereigniszeitsteuerungsdaten vorzugsweise komprimiert.

Eine Dekomprimierungseinheit 62 dient zur Dekomprimie rung (bzw. Wiederherstellung) der aus dem Ereignisspei cher 60 stammenden komprimierten Zeitsteuerungsdaten. Eine Zeitsteuerungszähl- und Skalierlogik 63 erzeugt Zeitabstand-Daten für jedes Ereignis, indem sie die Er eigniszeitsteuerungsdaten summiert bzw. modifiziert. Die Zeitabstand-Daten geben dabei die Zeitsteuerung je des Ereignisses in Form eines zeitlichen Abstands (d. h. einer Verzögerungszeit) gegenüber einem festgelegten Referenzpunkt an.

Schließlich erzeugt ein Ereignisgenerator 64 ein Prüf muster auf der Grundlage der Zeitabstand-Daten und führt das Prüfmuster dem Bauteilprüfling 19 über eine Pin-Elektronik 61 zu. Mit Hilfe dieser Anordnung werden einzelne Pins des Bauteilprüflings 19 durch Bewertung ihrer Antwortausgangssignale geprüft. Die Pin-Elektro nik 61 besteht hauptsächlich aus einem Treiber, der die jeweiligen Bauteilpins zur Zuführung des Prüfmusters ansteuert, und einem analogen Komparator, der ein Span nungsniveau eines durch das Prüfmuster hervorgerufenen Ausgangssignals des Bauteilpins bestimmt, wie sich dies der Darstellung zum Stand der Technik gemäß Fig. 1 ent nehmen läßt.

Bei dem kurz beschriebenen Ereignisprüfgerät werden das dem Bauteilprüfling zugeführte Eingabesignal und das mit dem Ausgangssignal des Hauteils zu vergleichende SOLL-Signal auf der Grundlage von Daten erzeugt, die im ereignisgestützten Format vorliegen. Beim ereignisge stützten Format werden die Informationen über die Zeit punkte, an denen sich das Prüfsignal und das SOLL-Si gnal verändern, durch Aktionsinformationen (in Form von Setz- und/oder Rücksetzinformationen) und Zeitinforma tionen (über den zeitlichen Abstand zu einem bestimmten Zeitpunkt) wiedergegeben.

Wie bereits erwähnt, wird beim herkömmlichen Halblei terprüfsystem ein zyklusgestützes Verfahren eingesetzt, für das eine geringere Speicherkapazität benötigt wird, als dies bei einer ereignisgestützten Struktur der Fall ist. Heim zyklusgestützten Prüfsystem werden die Zeit steuerungs-Informationen des Eingabesignals und des SOLL-Signals aus Zyklusinformationen (d. h. Geschwindig keits- bzw. Synchronsignalen) und Informationen zur Verzögerungszeit gebildet. Die Aktionsinformationen des Eingabesignals und des SOLL-Signals werden aus Daten über den Wellenformmodus sowie Musterdaten erzeugt. Bei dieser Anordnung können die Informationen über die Ver zögerungszeit nur durch eine begrenzte Datenmenge ge bildet werden. Zudem muß das Prüfprogramm zu einer fle xiblen Erzeugung der Musterdaten viele Schleifen bzw. Unterprogramme umfassen, so daß bei einem herkömmlichen Prüfsystem komplexe Strukturen und Operationen benötigt werden.

Beim ereignisgestützten Prüfsystem kann auf die komple xen Strukturen und Operationsvorgänge herkömmlicher zy klusgestützter Prüfsysteme verzichtet werden, wodurch sich die Anzahl der Prüfpins leicht erhöhen und/oder die Integration von Prüfpins mit unterschiedlicher Lei stung im selben Prüfsystem problemlos durchführen läßt. Obwohl beim ereignisgestützen Prüfsystem eine große Speicherkapazität benötigt wird, stellt eine entspre chende Erhöhung der Speicherkapazität doch kein wesent liches Problem dar, da heutzutage ohnehin laufend Spei cher mit immer höherer Speicherdichte zu immer geringe ren Kosten angeboten werden.

Fig. 7 zeigt ein Beispiel für eine Situation, in der das erfindungsgemäße Halbleiterprüfsystem zur Prüfung eines Systemchips verwendet wird. Bei diesem Prüfsystem wird eine Vielzahl von Prüfgerätmodulen entsprechenden funk tionsspezifischen Bausteinen des Systemchips zugeord net, um jeden funktionsspezifischen Baustein sowie die Schnittstellen zwischen den Bausteinen und den System chip als Ganzes zu bewerten.

Wie bereits erwähnt, werden häufig zur Prüfung eines Hochgeschwindigkeits-Halbleiterbauteils nur bei einer geringen Anzahl von Bauteilpins tatsächlich Prüfsignale mit hoher Geschwindigkeit und hoher Zeitsteuerungsprä zision benötigt, während sich die übrigen Bauteilpins auch durch Prüfsignale mit niedriger Geschwindigkeit und geringer Zeitsteuerungspräzision zufriedenstellend prüfen lassen. Die vorliegende Erfindung ist zum Ein satz bei derartigen in der Bauteilprüfung auftretenden Situationen geeignet und ermöglicht dabei die Prüfung eines Bauteils zu geringen Kosten, mit hoher Leistung und somit mit hoher Effizienz.

Die Anordnung gemäß der vorliegenden Erfindung eignet sich außerdem auch zum Prüfen von modernen Halbleiter bauteilen, die über eingebaute Selbsttestfunktionen (BIST-Funktionen) verfügen. Ein derartiges Halbleiter bauteil mit BIST-Funktion umfaßt ein BIST-Steuerele ment, das beim Prüfen von internen Schaltungen als Schnittstelle zwischen den internen Schaltungen und ei nem externen Prüfgerät dient. Wie sich der Spezifika tion IEEE-1149.1 zu Grenzabtastungs-TAP-Steuerelementen entnehmen läßt, erfolgt die Datenübertragung zwischen dem BIST-Steuerelement und dem Prüfgerät durch eine aus fünf Pins gebildete Schnittstelle, wobei für diese Schnittstelle eine Hochgeschwindigkeits-Operation not wendig ist. Somit wird bei dem in Fig. 7 dargestellten Beispiel das hier eingesetzte Prüfmodul durch ein Schnittstellen-Pingruppen-Modul (IPG-Modul) gebildet.

Bei dem in Fig. 7 gezeigten Beispiel handelt es sich beim Prüfgerätmodul 66 ₁ um ein Niedriggeschwindigkeits modul (LSM), beim Prüfgerätmodul 66 ₂ um ein Hochge schwindigkeitsmodul (HSM), beim Prüfgerätmodul 66 ₃ um ein BIST-Schnittstellenmodul (IPG) und bei den Prüfge rätmodulen 66 ₄ und 66 ₅ jeweils um Niedriggeschwindig keitsmodule (LSM). Bei diesem Beispiel wird davon aus gegangen, daß an einem Mikroprozessor-Baustein im Sy stemchip ein Hochgeschwindgkeitstest durchgeführt wer den muß, während ein dem Prüfgerätmodul 66 ₃ entspre chender funktionsspezifischer Baustein die BIST-Funk tion aufweist. Die Anzahl der Pins für jedes Prüfgerät modul 66 wird entsprechend den Pins des Bauteilprüf lings (d. h. den funktionsspezifischen Bausteinen) ge wählt. Die Zuordnung der Pinzahlen läßt sich dabei ent sprechend der vom Hauptrechner kommenden Befehle vari ieren.

Bei der Bewertung des Systemchips mit Hilfe der in Fig. 7 gezeigten Anordnung wird nicht der Systemchip di rekt bewertet; vielmehr wird für jeden funktionsspezi fischen Baustein eine integrierte Siliziumschaltung vorgesehen, die durch das entsprechende Prüfgerätmodul geprüft wird. Die Systemzentraleinheit (bzw. Hauptrech ner) 62 liefert über den Systembus 64 an jedes Prüfge rätmodul Prüfbankdaten, die während der Entwurfsphase des Systemchips gewonnen wurden, wobei dann auf der Grundlage der Prüfbankdaten durch die Prüfgerätmodule Prüfmuster erzeugt werden. Eine genauere Beschreibung der Bewertung von Systemchipfunktionen läßt sich im üb rigen der US-Patentanmeldung Nr. 09/428,746 derselben Anmelderin entnehmen.

Das Schemadiagramm gemäß Fig. 8 zeigt einen zweiten Aspekt der vorliegenden Erfindung, wobei sich der Zeichnung ein Beispiel für die Anordnung der gedruckten Leiterplatten im Prüfkopf 224 des Halbleiterprüfsystems entnehmen läßt. Für ein Hochgeschwindigkeits-Prüfgerät modul (bzw. eine entsprechende Prüfgerät-Leiterplatte) mit sehr präziser Zeitsteuerung ist es nötig, die Länge des Signalpfades zwischen dem Prüfgerätmodul und dem Bauteilprüfling zu minimieren. Andererseits ist bei ei nem Niedriggeschwindigkeits-Prüfgerätmodul mit geringer Zeitsteuerungspräzision ein längerer Signalpfad zum Bauteilprüfling durchaus tragbar.

Wie sich den Fig. 8A und 8B entnehmen läßt, sind die Hochgeschwindgkeits-Prüfgerätmodule bzw. Hochgeschwin digkeits-Prüfgerät-Leiterplatten im Prüfkopf 224 an ei ner oberen Position angeordnet, während die Niedrigge schwindigkeits-Prüfgerätmodule sich in einer unteren Position im Prüfkopf 224 befinden. Bei dieser Anordnung läßt sich die Länge der Signalpfade zwischen den Hoch geschwindigkeits-Prüfgerätmodulen über ein Prüf-Verbin dungsmittel 227 zum Bauteilprüfling verringern, was die Durchführung von Hochgeschwindigkeits-Prüfoperationen ermöglicht.

Gemäß dem zweiten Aspekt der vorliegenden Erfindung wird, wie erwähnt, die jeweilige Position, an der die Prüfgerätmodule bzw. -leiterplatten im System gehaltert sind, aufgrund der jeweiligen Operationsgeschwindigkeit festgelegt. Bei diesem Beispiel lassen sich die Prüfge rätmodule nicht, wie beim ersten Aspekt, frei im System kombinieren und die Positionen der Prüfgerät-Leiter platten können nicht beliebig verändert werden, da die jeweilige Position der Prüfgerät-Leiterplatten ja auf der Grundlage der Operationsgeschwindigkeit der Prüfge rät-Leiterplatten unveränderlich festgelegt ist. Aller dings läßt sich gemäß dem zweiten Aspekt der vorliegen den Erfindung ein Prüfsystem mit der gewünschten Lei stung kostengünstig herstellen.

Da das erfindungsgemäße Halbleiterprüfsystem, wie be reits erwähnt, einen modularen Aufbau aufweist, kann ein gewünschtes Prüfsystem je nach Art des zu prüfenden Bauteils und dem Zweck der Prüfung beliebig gestaltet werden. Handelt es sich beim Bauteilprüfling um eine integrierte Hochgeschwindigkeits-Logikschaltung, bei der nur ein kleiner Teil der darin angeordneten Logik schaltungen tatsächlich mit hoher Geschwindigkeit ar beitet, so muß zur Prüfung einer solchen integrierten Hochgeschwindigkeits-Logikschaltung auch nur eine ge ringe Anzahl von Prüfgerät-Pins eine Hochgeschwindig keitsprüfung durchführen. Gemäß der vorliegenden Erfin dung ist es nun möglich, ein Hochgeschwindigkeitsbau teil zu geringen Kosten zu prüfen, indem man eine große Anzahl von Niedriggeschwindigkeits-Prüfgerätmodulen mit einer geringen Anzahl von Hochgeschwindigkeits-Prüfge rätmodulen kombiniert.

Außerdem wird beim erfindungsgemäßen Halbleiterprüfsy stem an das Prüfgerät-Modul (bzw. die Prüfgerät-Leiter platte) durch eine ereignisgestützte Struktur gebildet, wobei alle zur Durchführung der Prüfung notwendigen In formationen im ereignisgestützen Format vorliegen. So mit kann hier, anders als beim Stand der Technik, auf Geschwindigkeitssignale, die die Startzeitsteuerung je des Prüfzylus angeben, sowie auf Mustergeneratoren, die synchron mit dem Geschwindigkeitssignal arbeiten, ver zichtet werden. Da das Vorsehen von Geschwindigkeitssi gnalen und Mustergeneratoren nicht mehr nötig ist, kann jeder Prüf-Pin beim ereignisgestützten Prüfsystem unab hängig von den anderen Prüf-Pins arbeiten. Zudem läßt sich durch den ereignisgestützten Aufbau die Hardware beim ereignisgestützten Prüfsystem drastisch reduzie ren, während sich die Software zur Steuerung der Prüf gerätmodule erheblich vereinfacht. Dementsprechend ist es möglich, den gesamten physischen Umfang des ereig nisgestützten Prüfsystems zu verringern, was zu einer weiteren Kostenreduzierung sowie einer Verringerung der Aufstellfläche und damit verbundenen Kosteneinsparungen führt.

Claims

1. Halbleiterprüfsystem, enthaltend

- einen Prüfkopf zur Aufnahme von zwei oder mehr eine unterschiedliche Leistungsfähigkeit besit zenden Prüfgerätmodulen;
- am Prüfkopf vorgesehene Mittel zur elektrischen Verbindung der Prüfgerätmodule mit einem Bau teilprüfling; und
- einen Hauptrechner, der durch einen Prüfgerätbus zum Datenaustausch mit den Prüfgerätmodulen in Verbindung steht und so die Gesamtoperation des Prüfsystems steuert.

2. Halbleiterprüfsystem nach Anspruch 1, wobei die Prüfgerätmodule des einen Leistungstyps eine hohe Geschwindigkeit und eine hohe Zeitsteuerungspräzi sion und diejenigen eines anderen Leistungstyps eine niedrige Geschwindigkeit und eine geringe Zeitsteue rungspräzision bieten.

3. Halbleiterprüfsystem nach Anspruch 1, wobei die Spe zifikation zur Verbindung der Prüfgerätmodule und die Mittel zur elektrischen Verbindung der Prüfge rätmodule mit dem Bauteilprüfling standardisiert sind.

4. Halbleiterprüfsystem nach Anspruch 1, wobei die Mit tel zur elektrischen Verbindung der Prüfgerätmodule mit dem Bauteilprüfling ein Performance-Board umfas sen, welches einen Mechanismus zur Halterung des Bauteilprüflings und ein mit einem Verbindungsmecha nismus zur Herstellung einer elektrischen Verbindung zwischen dem Performance-Board und den Prüfgerätmo dulen versehenes Prüf-Verbindungsmittel aufweist.

5. Halbleiterprüfsystem nach Anspruch 1, wobei sich eine Anzahl von Prüfgerätpins dem Prüfgerätmodul va riabel zuordnen läßt.

6. Halbleiterprüfsystem nach Anspruch 1, wobei sich eine Anzahl von Prüfgerätpins dem Prüfgerätmodul va riabel zuordnen läßt und wobei die Zuordnung der Prüf-Pins sowie Änderungen dieser Zuordnung durch vom Hauptrechner gelieferte Adreßdaten geregelt wer den.

7. Halbleiterprüfsystem nach Anspruch 1, wobei jedes Prüfgerätmodul eine Vielzahl von Ereignisprüfgerät- Leiterplatten umfaßt und jede Ereignisprüfgerät-Lei terplatte einer bestimmten Anzahl von Prüf-Pins zu geordnet ist.

8. Halbleiterprüfsystem nach Anspruch 7, wobei jedes Prüfgerätmodul einer der Ereignisprüfgerät-Leiter platten entspricht.

9. Halbleiterprüfsystem nach Anspruch 1, wobei jedes Prüfgerätmodul ein internes Steuerelement umfaßt und das interne Steuerelement die Erzeugung eines Prüf musters durch das Prüfgerätmodul und die Bewertung eines Ausgangssignal des Bauteilprüflings gemäß vom Hauptrechner kommenden Befehlen steuert.

10. Halbleiterprüfsystem nach Anspruch 7, wobei jedes Prüfgerätmodul eine Vielzahl von Ereignisprüfgerät- Leiterplatten umfaßt und jede Ereignisprüfgerät-Lei terplatte ein internes Steuerelement aufweist, das die Erzeugung eines Prüfmusters durch das Prüfgerät modul und die Bewertung eines Ausgangssignal des Bauteilprüflings gemäß vom Hauptrechner kommenden Befehlen steuert.

11. Halbleiterprüfsystem nach Anspruch 2, wobei das eine hohe Geschwindigkeit und eine hohe Zeitsteuerungs präzision bietende Prüfgerätmodul innerhalb des Prüfkopfes näher an den Verbindungsmitteln positio niert ist, als das eine niedrige Geschwindigkeit und eine geringe Zeitsteuerungspräzision bietende Prüf gerätmodul.

12. Halbleiterprüfsystem nach Anspruch 3, wobei das eine hohe Geschwindigkeit und eine hohe Zeitsteuerungs präzision bietende Prüfgerätmodul innerhalb des Prüfkopfes näher an den Verbindungsmitteln positio niert ist, als das eine niedrige Geschwindigkeit und eine geringe Zeitsteuerungspräzision bietende Prüf gerätmodul.

13. Halbleiterprüfsystem nach Anspruch 1, wobei der Bau teilprüfling eine BIST-Funktion (eingebautes Selbst testverfahren) umfaßt und das mit einem im Bauteil prüfling vorgesehenen BIST-Steuerelement in Verbin dung stehende Prüfgerätmodul dem IEEE-1149-Standard entsprechende Signale erzeugt.

14. Halbleiterprüfsystem nach Anspruch 1, wobei jedes Prüfgerätmodul eine Vielzahl von Ereignisprüfgerät- Leiterplatten umfaßt und jede Ereignisprüfgerät-Lei terplatten einem Prüf-Pin zugeordnet ist und die folgenden Bestandteile aufweist:

- ein Steuerelement, das in Abhängigkeit von Be fehlen vom Hauptrechner die Erzeugung der Prüf muster durch das Prüfgerätmodul und die Bewer tung eines Ausgangssignals des Bauteilprüflings steuert;
- einen Ereignisspeicher zur Speicherung von Zeit steuerungsdaten für jedes Ereignis;
- eine durch das Steuerelement gesteuerte Adreß folge-Steuereinheit zur Bereitstellung von Adreßdaten für den Ereignisspeicher;
- Mittel zur Erzeugung eines Prüfmusters auf der Grundlage der vom Ereignisspeicher gelieferten Zeitsteuerungsdaten; und
- eine Pin-Elektronik zur Übertragung des Prüfmu sters an einen entsprechenden Pin des Bauteil prüflings und zum Empfang eines Antwortausgangs signals vom Bauteilprüfling.