DE19849743A1 - Verfahren zur Herstellung eines eingebetteten dynamischen Direktzugriffsspeichers - Google Patents

Verfahren zur Herstellung eines eingebetteten dynamischen Direktzugriffsspeichers

Info

Publication number
DE19849743A1
DE19849743A1 DE19849743A DE19849743A DE19849743A1 DE 19849743 A1 DE19849743 A1 DE 19849743A1 DE 19849743 A DE19849743 A DE 19849743A DE 19849743 A DE19849743 A DE 19849743A DE 19849743 A1 DE19849743 A1 DE 19849743A1
Authority
DE
Germany
Prior art keywords
layer
conductive layer
metal oxide
conductive
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19849743A
Other languages
English (en)
Inventor
Fu-Tai Liou
Water Lur
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW87110879A external-priority patent/TW379446B/zh
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Publication of DE19849743A1 publication Critical patent/DE19849743A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Ein Verfahren zur Herstellung eines eingebetteten DRAM ermöglicht es, Speicherschaltungsbereiche mit Logikschaltungsbereichen zu integrieren, so daß ihre Oberseiten auf der gleichen Höhe liegen. Es ermöglicht daher ein hohes Maß an Ebenheit in integrierten Schaltungen. Das Verfahren umfaßt das Ablagern einer Schicht aus hochschmelzendem Metalloxid über einem Kontaktloch mit hohem Seitenverhältnis. Danach wird durch selektives Behandeln mit einem Wasserstoffplasma oder mit heißem Wasserstoff ein Teil des abgelagerten hochschmelzenden Metalloxides auf dem Kontaktloch von nichtleitendem in leitendes Material umgewandelt. Das nicht mit einem Wasserstoffplasma oder heißem Wasserstoff behandelte hochschmelzende Metalloxid bleibt nichtleitend. Eine nichtleitende hochschmelzende Metalloxidschicht kann als dielektrische Schicht für einen DRAM-Kondensator verwendet werden.

Description

Die Erfindung betrifft ein Verfahren zur Herstellung eines dynamischen Direkt­ zugriffsspeicher (DRAM). Insbesondere betrifft die Erfindung ein Verfahren zur Herstellung eines eingebetteten DRAM.
Ein embedded DRAM bzw. ein bausteinintegriertes DRAM bzw. ein eingebettetes DRAM ist ein Typ einer integrierten Schaltung (IC), bei dem DRAM-Schaltungen und Logikschaltungen in einem Halbleitersubstrat miteinander kombiniert sind. Bei der Herstellung von Halbleiter-ICs besteht heute der Trend, Speicherzellen­ anordnungen mit Hochgeschwindigkeits-Logikschaltungselementen zu integrieren. Zum Beispiel enthalten alle diejenigen Mikroprozessoren oder digitalen Signalpro­ zessoren integrierte Schaltungen, die eingebettete Speicher beinhalten.
Gegenwärtig bemühen sich Halbleiterhersteller, die Funktionalität der Schaltungen zu vergrößern und dabei ihre Produktionskosten beizubehalten oder sogar zu ver­ mindern. Durch Miniaturisierung und Herstellung von Halbleiterschaltungen im Submikronbereich werden teilweise eine größere Funktionalität und verminderte Produktionskosten erreicht. Die Submikron-Technologie vermindert Funktionsver­ schlechterungen und Parasitärkapazitäten der Schaltung und ist daher dafür geeig­ net, die Schaltungsfunktionalität zu verbessern. Weiterhin ergeben sich mit der Sub­ mikron-Technologie kleinere Halbleiterchips. Ein kleinformatiger Chip arbeitet ähnlich wie ein großer Chip, so daß auf einem Siliziumwafer gegebener Größe mehr Siliziumchips hergestellt werden können. Daher sind die durchschnittlichen Produk­ tionskosten jedes Chips niedriger.
Ein anderer Weg, den Halbleiterhersteller beschreiten, führt zur Integration von Logikschaltungselementen mit Speicherschaltungen in einem Halbleiterchip. Dies hat den Vorzug, daß sowohl die Produktionskosten herabgesetzt werden, als auch, daß der Funktionsumfang der Schaltungen vergrößert wird. Die Integration verbes­ sert die Funktionalität, indem die Zeitverzögerung zum Senden von Signalen von einer Speicherschaltung in einem Teil eines Halbleiterchips an eine Logikschaltung in einem anderen Teil eines anderen Halbleiterchips vermindert wird. Indem Spei­ cher- und Logikschaltungen auf einen Halbleiterchip zusammengelegt werden, werden außerdem die Produktionskosten vermindert, da die meisten Fertigungspro­ zesse gemeinsam benutzt werden können.
Verschiedene Halbleiterhersteller haben versucht, ein Verfahren zur Integration von Logikschaltungen und Speicherschaltungen zusammen in einem einzelnen Chip bereitzustellen. Zum Beispiel haben Dennison et al. im US-Patent 5 292 677 ein Verfahren zur Herstellung von komplementären Metalloxid-Halbleiter(CMOS)- Schaltungen und dynamischem Direktzugriffsspeicher(DRAM)-Schaltungen auf einem einzelnen Halbleiterchip vorgeschlagen. Bei diesem Verfahren werden jedoch nicht viele gemeinsame Fertigungsschritte zur Herstellung dieser beiden Elemente angewendet, so daß die Produktionskosten nicht wesentlich beeinflußt werden. Außerdem umfaßt das Verfahren nicht die Herstellung von Hochleistungs- Logikschaltungen.
Zur Herstellung von Hochleistungs- und Hochgeschwindigkeits-Logikschaltungen und Speicherschaltungen zusammen auf einem einzigen Halbleiterchip müssen eine Anzahl von Fertigungsaspekten berücksichtigt werden. Meist konzentriert man sich auf die Bearbeitung entweder der Logikschaltungen oder der Speicher­ schaltungen. Beide Aspekte zusammen werden selten berücksichtigt.
Angesichts des Vorhergehenden besteht Bedarf nach einem verbesserten Verfah­ ren zur Integration von Logik- und Speicherschaltungen zusammen auf einem einzelnen Siliziumchip.
Aufgabe der Erfindung ist es, ein Verfahren zur Herstellung von eingebettetem Speicher zu schaffen, mit dem die Produktionskosten vermindert werden können.
Diese Aufgabe wird durch den unabhängigen Anspruch gelöst. Vorteilhafte Ausge­ staltungen ergeben sich aus den Unteransprüchen.
Die Erfindung beruht auf dem Grundgedanken, die Zahl der bei der Herstellung von Hochleistungs- und Hochgeschwindigkeits-Logikschaltungen gemeinsam benutzten Prozeßschritte zu vergrößern.
Die Erfindung liefert ein Verfahren zur Herstellung eines eingebetteten DRAM der­ art, daß die Oberseite der Speicherschaltungsbereiche und die Oberseite der Logik­ schaltungsbereiche auf der gleichen Höhe liegen, so daß das Maß an Ebenheit der integrierten Schaltung vergrößert wird.
Weiterhin liefert die Erfindung ein verbessertes Verfahren zur Herstellung eines ein­ gebetteten DRAM, bei dem eine Schicht aus hochschmelzendem Metalloxid über einem Kontaktloch mit hohem Seitenverhältnis abgelagert wird. Dann wird Wasser­ stoffplasma oder heißer Wasserstoff benutzt, um das abgelagerte hochschmelzende Metalloxid zu behandeln, so daß das hochschmelzende Metalloxid von "elektrisch nichtleitend" nach "elektrisch leitend" umgewandelt wird.
Weiterhin liefert die Erfindung ein verbessertes Verfahren zur Herstellung eines ein­ gebetteten DRAM, bei dem eine Schicht aus hochschmelzendem Metalloxid über einem Kontaktloch mit hohem Seitenverhältnis abgelagert wird. Danach wird Was­ serstoffplasma oder heißer Wasserstoff benutzt, um einen Teil des abgelagerten hochschmelzenden Metalloxides auf dem Kontaktloch zu behandeln. Der mit dem Wasserstoffplasma oder heißen Wasserstoff behandelte Teil des hochschmelzen­ den Metalloxides wird von "elektrisch nichtleitend" nach "elektrisch leitend" umge­ wandelt. Andererseits bleibt der nicht der Behandlung mit einem Wasserstoffplasma oder heißem Wasserstoff ausgesetzte Teil des hochschmelzenden Metalloxides nichtleitend und kann als dielektrische Schicht für einen DRAM-Kondensator benutzt werden.
Diese und weitere Vorteile erzielt man mit dem erfindungsgemäßen Verfahren zur Herstellung von eingebettetem DRAM, das folgendes umfaßt. Zuerst wird ein Substrat bereitgestellt, auf dem bereits ein Speicherschaltungsbereich und ein Logikschaltungsbereich definiert sind. Als nächstes werden im Speicherschaltungs­ bereich eine Vielzahl von Transfer-Feldeffekttransistoren gebildet, die jeweils einen ersten und einen zweiten Source/Drain-Bereich und eine erste Gate-Elektrode aufweisen. Zusätzlich werden im Logikschaltungsbereich eine Vielzahl von Logik- Feldeffekttransistoren gebildet, die jeweils einen dritten und einen vierten Sour­ ce/Drain-Bereich und eine zweite Gate-Elektrode aufweisen.
Danach wird eine erste Isolierschicht über dem Substrat gebildet, und anschließend wird die erste Isolierschicht strukturiert, um eine Vielzahl von ersten und zweiten Öffnungen im Speicherschaltungsbereich zu bilden, die die ersten und zweiten Source/Drain-Bereiche jedes Transfer-Feldeffekttransistors freilegen. Ähnlich werden im Logikschaltungsbereich eine Vielzahl von dritten Öffnungen gebildet, durch die jeweils mindestens ein leitender Bereich im Logikschaltungsbereich freigelegt ist.
Nachfolgend wird über der ersten Isolierschicht eine erste leitende Schicht gebildet. Die erste leitende Schicht bedeckt die ersten, die zweiten und die dritten Öffnungen, füllt diese Öffnungen aber nicht vollständig aus. Als nächstes wird über der ersten leitenden Schicht eine hochschmelzende Metalloxidschicht gebildet. Danach wird über der hochschmelzenden Metalloxidschicht eine Maskenschicht gebildet, die zumindest die ersten Öffnungen bedeckt und die zumindest die Bereiche über den zweiten Öffnungen und über den dritten Öffnungen unbedeckt läßt. Nachfolgend wird eine Behandlung mit Wasserstoff durchgeführt, um die freiliegende hoch­ schmelzende Metalloxidschicht in eine leitende Schicht umzuwandeln. Danach wird die Maskenschicht entfernt. Anschließend wird über der hochschmelzenden Metal­ loxidschicht eine zweite leitende Schicht gebildet. Die zweite leitende Schicht, die hochschmelzende Metalloxidschicht und die erste leitende Schicht werden dann strukturiert. Als Folge werden über jeder ersten Öffnung eine obere Elektrode, eine dielektrische Schicht und eine untere Elektrode eines Kondensators gebildet, und über jeder zweiten und dritten Öffnung werden eine erste bzw. eine zweite Kontakt­ verbindung gebildet.
Gemäß einer bevorzugten Ausführungsform der Erfindung kann die erste leitende Schicht strukturiert werden, bevor die hochschmelzende Metalloxidschicht gebildet wird. Zusätzlich kann die hochschmelzende Metalloxidschicht strukturiert werden, bevor die Behandlung mit Wasserstoff durchgeführt wird.
Gemäß einer weiteren Ausführungsform der Erfindung umfaßt das Verfahren zur Herstellung von eingebettetem DRAM weiterhin folgendes. Zuerst wird eine zweite Isolierschicht über der zweiten leitenden Schicht gebildet. Danach werden in der zweiten Isolierschicht eine Vielzahl von vierten Öffnungen gebildet, durch die die obere Elektrode jedes Kondensators freigelegt ist, und es werden in der zweiten Isolierschicht eine Vielzahl von fünften Öffnungen gebildet, durch die ein Teil der zweiten leitenden Schicht freigelegt ist, die elektrisch mit mindestens einer anderen leitenden Schicht verbunden ist. Als nächstes wird eine dritte leitende Schicht gebildet, die die vierten und die fünften Öffnungen ausfüllt und die die zweite Isolierschicht bedeckt. Nachfolgend wird die dritte leitende Schicht strukturiert, wobei eine Vielzahl von ersten Leitungen gebildet werden, die jeweils über eine vierte Öffnung mit einer Bezugsspannung und mit einer oberen Elektrode des Kondensators verbunden sind, und wobei außerdem eine Vielzahl von zweiten Leitungen gebildet werden, die jeweils über eine fünfte Öffnung mit mindestens einem leitenden Bereich verbunden sind.
In einer weiteren Ausführungsform der Erfindung umfaßt ein Verfahren zur Herstel­ lung von eingebettetem DRAM folgendes. Zuerst wird ein Substrat bereitgestellt, auf dem bereits ein Speicherschaltungsbereich und ein Logikschaltungsbereich definiert sind. Als nächstes wird im Speicherschaltungsbereich mindestens ein Transfer- Feldeffekttransistor gebildet, der einen ersten und einen zweiten Source/Drain- Bereich sowie eine erste Gate-Elektrode aufweist. Zusätzlich wird im Logik­ schaltungsbereich mindestens ein Feldeffekttransistor gebildet, der einen dritten und einen vierten Source/Drain-Bereich sowie eine zweite Gate-Elektrode aufweist.
Danach wird eine erste Isolierschicht über dem Substrat gebildet, und anschließend wird die erste Isolierschicht strukturiert, um eine erste Öffnung und eine zweite Öffnung im Speicherschaltungsbereich zu bilden, durch die der erste und der zweite Source/Drain-Bereich des Feldeffekttransistors freigelegt ist. Ähnlich wird im Logik­ schaltungsbereich eine dritte Öffnung gebildet, und zwar derart, daß durch die dritte Öffnung mindestens ein leitender Bereich im Logikschaltungsbereich freigelegt ist. Nachfolgend wird über der ersten Isolierschicht erste leitende Schicht gebildet. Die erste leitende Schicht füllt die erste, die zweite und die dritte Öffnung aus. Als nächstes wird über der- ersten leitenden Schicht eine hochschmelzende Metalloxid­ schicht abgelagert. Danach wird über der hochschmelzenden Metalloxidschicht eine Maskenschicht gebildet, die mindestens die erste Öffnung bedeckt und die minde­ stens die Bereiche über der zweiten Öffnung und der dritten Öffnung unbedeckt läßt.
Nachfolgend wird eine Behandlung mit Wasserstoff durchgeführt, um die freiliegen­ de hochschmelzende Metalloxidschicht in eine leitende Schicht umzuwandeln. Danach wird die Maskenschicht entfernt. Anschließend wird über der hochschmel­ zenden Metalloxidschicht eine zweite leitende Schicht gebildet. Die zweite leitende Schicht, die hochschmelzende Metalloxidschicht und die erste leitende Schicht werden dann strukturiert. Zuletzt werden über der ersten Öffnung eine obere Elektrode, eine dielektrische Schicht sowie eine untere Elektrode eines Kondensa­ tors gebildet, und über der zweiten Öffnung und dem dritten Öffnung werden eine erste bzw. eine zweite Kontaktverbindung gebildet.
Gemäß einer weiteren bevorzugten Ausführungsform der Erfindung umfaßt das Verfahren zur Herstellung eines eingebetteten DRAM weiterhin folgendes. Zuerst wird eine zweite Isolierschicht über der zweiten leitenden Schicht gebildet. Danach wird in der zweiten Isolierschicht eine vierte Öffnung gebildet, durch die die obere Elektrode eines Kondensators freigelegt ist, und in der zweiten Isolierschicht ist eine fünfte Öffnung gebildet, durch die ein Teil der zweiten leitenden Schicht freigelegt ist, die elektrisch mit mindestens einer leitenden Schicht verbunden ist. Als nächstes wird eine dritte leitende Schicht gebildet, die die vierte und die fünfte Öffnung ausfüllt und die die zweite Isolierschicht bedeckt. Nachfolgend wird die dritte leiten­ de Schicht strukturiert, wobei eine erste Leitung gebildet ist, die über eine vierte Öffnung mit einer Bezugsspannung und mit einer oberen Elektrode des Kondensa­ tors verbunden ist, und wobei außerdem eine zweite Leitung gebildet wird, die über eine fünfte Öffnung mit mindestens einem leitenden Bereich verbunden ist.
Weitere Merkmale und Vorteile der Erfindung ergeben sich aus der folgenden detail­ lierten Beschreibung der bevorzugten Ausführungsformen der Erfindung anhand von Beispielen, insbesondere gemäß den Zeichnungen, auf die Bezug genommen wird.
In der Zeichnung stellen Fig. 1A bis 1F Querschnittsansichten dar, die aufeinander­ folgende Fertigungsschritte bei der Herstellung von eingebettetem DRAM gemäß einer bevorzugten Ausführungsform der Erfindung veranschaulichen.
Wo es möglich ist, werden in der Zeichnung und in der Beschreibung die gleichen Bezugszeichen verwendet, um gleiche oder ähnliche Teile zu bezeichnen.
Hochschmelzende Metalloxide wie Titanoxid (TiO2), Tantalpentoxid (Ta2O5), Eisen­ oxid (Fe2O3) und Bariumtitanoxid (BaTiO3) sind Isolierstoffe mit großem Band ab­ stand. Wenn eine Behandlung mit Wasserstoffplasma oder heißem Wasserstoff durchgeführt wird, um in die Gebiete zwischen Metall-Ionen oder Sauerstoff- Leerstellen des hochschmelzenden Metalloxides Wasserstoff einzubringen, dann wird der Sauerstoffgehalt des hochschmelzenden Metalloxides kleiner. Das hoch­ schmelzende Metalloxid wird daher in ein n-leitendes Oxid umgewandelt. Mit anderen Worten wird das ursprüngliche hochschmelzende Metalloxid von einem Material mit isolierenden Eigenschaften in ein Material mit halbleitenden oder leitenden Eigenschaften umgewandelt. Der Reaktionsmechanismus ist in der folgenden Formel zusammengefaßt:
O2- 1/2 O2+2e⁻
Da die elektrische Leitfähigkeit des hochschmelzenden Metalloxides nach einer Behandlung mit Wasserstoffplasma oder heißem Wasserstoff von seinem Sauer­ stoffgehalt abhängt, kann das hochschmelzende Metalloxid zu einem halbleitenden oder leitenden Material gemacht werden. Weiterhin kann der bei Umwandlung des- hochschmelzenden Metalloxides in leitendes Material erhaltene Widerstandswert entsprechend eingestellt werden.
Verfahren in bezug auf die Umwandlung von hochschmelzendem Metalloxid in lei­ tendes Material findet man in einer Anzahl von Aufsätzen. Dazu gehört ein Aufsatz von Fu-Tai Liou (einem der Erfinder dieser Erfindung), veröffentlicht 1982 unter dem Titel "Semiconductor electrodes for photoelectrolysis" von der State University of New York (Einzelheiten sind auf Seite 151 gezeigt). Ein zweiter Aufsatz stammt von C. Y. Yang et al., veröffentlicht unter dem Titel "Solid electrochemical modification of semiconductors" in Solid State Communication, Band 43, Nr. 8, S. 633-636 (Einzel­ heiten sind auf Seite 633 gezeigt). Ein dritter Aufsatz, ebenfalls von Fu-Ta Liou et al., wurde veröffentlicht unter dem Titel "Photoelectrolysis at Fe2O3,TiO2 Hetero­ junction Electrode" in Journal of the Electrochemical Society, Band 129, Nr. 2, S. 342-345 (Einzelheiten sind auf Seite 342 gezeigt).
Die Erfindung macht von den in den oben genannten Aufsätzen vorgeschlagenen Techniken Gebrauch, um das Verfahren zur Herstellung eines eingebetteten DRAM zu verbessern. Ein besonders vorteilhaftes Merkmal der Erfindung besteht in der Ablagerung einer Schicht aus hochschmelzendem Metalloxid über einem Kontakt loch, das ein hohes Seitenverhältnis aufweist. Danach wird die elektrische Leitfähig­ keit der hochschmelzenden Metallschicht auf dem Kontaktloch durch eine Behand­ lung mit einem Wasserstoffplasma oder heißem Wasserstoff von "nichtleitend" nach "leitend" umgewandelt.
Fig. 1A bis 1F zeigen Querschnittsansichten, die aufeinanderfolgende Fertigungs­ schritte bei der Herstellung eines eingebetteten DRAM gemäß einer bevorzugten Ausführungsform der Erfindung veranschaulichen.
Wie in Fig. 1A gezeigt ist, wird zunächst ein Halbleitersubstrat 100 bereitgestellt. Das Halbleitersubstrat 100 kann in einen Speicherschaltungsbereich 101 und einen Logikschaltungsbereich 102 unterteilt sein. Der Speicherschaltungsbereich 101 enthält mindestens einen Transfer-Feldeffekttransistor (Transfer-FET) 103. Der Transfer-FET 103 enthält einen ersten und einen zweiten Source/Drain-Bereich 104, 105 sowie eine erste Gate-Elektrode 106. Der Logikschaltungsbereich 102 enthält wenigstens einen Logik-Feldeffekttransistor (Logik-FET) 107. Der Logik-FET 107 enthält einen dritten und einen vierten Source/Drain-Bereich 108, 109 sowie eine zweite Gate-Elektrode 110. Danach wird eine erste Isolierschicht 111 über dem Substrat 100 gebildet. Als nächstes wird die erste Isolierschicht 111 strukturiert, um eine erste Öffnung 112 und eine zweite Öffnung 113 über dem Speicher­ schaltungsbereich 101 zu bilden und um eine dritte Öffnung 114 über dem Logik­ schaltungsbereich 102 zu bilden. Durch die erste Öffnung 112 und durch die zweite Öffnung 113 sind der erste bzw. der zweiten Source/Drain-Bereich 104, 105 des Transfer-FET 103 freigelegt. Durch die dritte Öffnung 114 ist mindestens ein leiten­ der Bereich im Logikschaltungsbereich 102 freigelegt.
Der freiliegende leitende Bereich kann die Gate-Elektrode oder einer der Sour­ ce/Drain-Bereiche des Logik-FET sein. Zum Beispiel ist durch die dritte Öffnung der Source/Drain-Bereich 108 freigelegt, wie in Fig. 1A gezeigt ist. Nachfolgend wird über der ersten Isolierschicht 111 eine erste leitende Schicht 115 gebildet. Die erste leitende Schicht 115 kann zum Beispiel eine metallische Titanschicht, eine metalli­ sche Wolframschicht, eine Titannitridschicht oder eine Titan/Titannitrid-Schicht sein. Die erste leitende Schicht 115 bedeckt die Oberfläche der ersten, der zweiten bzw. der dritten Öffnung 112, 113 bzw. 114. Als nächstes wird über der ersten leitenden Schicht 115 eine hochschmelzende Metalloxidschicht 116 gebildet. Zur Herstellung der hochschmelzenden Metalloxidschicht 116 können Materialien wie Titanoxid (TiO2), Tantalpentoxid (Ta2O5), Eisenoxid (Fe2O3) und Bariumtitanoxid (BaTiO3) verwendet werden. In diesem Stadium ist die hochschmelzende Metalloxidschicht 116 noch eine Isolierschicht.
Die erste leitende Schicht 115 kann strukturiert werden, bevor die hochschmelzende Metalloxidschicht 116 über der ersten leitenden Schicht 115 gebildet wird. Wird die erste leitende Schicht 115 strukturiert, bevor das hochschmelzende Metalloxid abgelagert wird, bedecken nachfolgende Ablagerungen von hochschmelzendem Metalloxid den Rand der ersten leitenden Schicht 115.
Wie in Fig. 1B gezeigt, wird als nächstes über der hochschmelzenden Metalloxid­ schicht 116 eine Maskenschicht 117 gebildet. Die Maskenschicht 117 kann zum Beispiel eine Photolackschicht oder eine Diffusionsbarrierenschicht sein, die wenig­ stens die erste Öffnung 112 bedeckt sowie wenigstens die zweite Öffnung 113 und die dritte Öffnung 114 unbedeckt läßt. Eine Behandlung mit Wasserstoff, zum Beispiel eine Behandlung mit einem Wasserstoffplasma oder mit heißem Wasser­ stoff, wandelt dann die freiliegende hochschmelzende Metalloxidschicht 116 in eine leitende Schicht um. Nach der Behandlung mit Wasserstoff ist der freiliegende Teil der hochschmelzenden Metalloxidschicht 116 in eine leitende hochschmelzende Metalloxidschicht 116b umgewandelt, während die nicht freiliegende hochschmel­ zende Metalloxidschicht 116a nichtleitend bleibt. Zusätzlich kann die hochschmel­ zende Metalloxidschicht 116 strukturiert werden, bevor die Behandlung mit Wasser­ stoff durchgeführt wird.
Wie in Fig. 1D und 1E gezeigt ist, wird als nächstes die Maskenschicht 117 entfernt. Danach wird über der hochschmelzenden Metalloxidschicht 116 (116a und 116b) eine zweite leitende Schicht 118 gebildet, zum Beispiel metallisches Wolfram. Da­ nach wird über der zweiten leitenden Schicht 118 eine weitere Maskenschicht 119 gebildet. Die zweite leitende Schicht 118, die hochschmelzende Metalloxidschicht 116 und die erste leitende Schicht 115 werden unter Verwendung der Masken­ schicht 119 strukturiert. Als Folge werden über der ersten Öffnung 112 eine leitende Schicht 118a, eine nichtleitende Schicht 116a1 und eine leitende Schicht 115a gebildet. Die leitende Schicht 118a, die nichtleitende Schicht 116a1 und die leitende Schicht 115a sind jeweils die obere Elektrode, die dielektrische Schicht und die untere Elektrode eines Kondensators 120. Gleichzeitig werden über der zweiten Öffnung 113 bzw. über der dritten Öffnung 114 eine erste Kontaktverbindung 121 und eine zweite Kontaktverbindung 122 gebildet. Die erste Kontaktverbindung 121 umfaßt die zweite leitende Schicht 118a, die hochschmelzende Metalloxidschicht 116b1 und die erste leitende Schicht 115b. Die zweite Kontaktverbindung 122 umfaßt die zweite leitende Schicht 118c, die hochschmelzende Metalloxidschicht 116b2 und die erste leitende Schicht 115c. Zuletzt wird die Maskenschicht 119 entfernt.
Wie in Fig. 1E gezeigt, wird nachfolgend eine zweite Isolierschicht 123 über der zweiten leitenden Schicht 118 (118a, 118b und 118c) gebildet. Als nächstes wird in der zweiten Isolierschicht 123 eine vierte Öffnung 124 gebildet, durch die die obere Elektrode 118a des Kondensators freigelegt ist. In der Zwischenzeit wird in der zweiten Isolierschicht 123 eine fünfte Öffnung 125 gebildet, durch die ein Teil der zweiten leitenden Schicht 118 freigelegt ist, zum Beispiel die leitende Schicht 118b oder 118c. Die leitende Schicht 118b oder 118c ist elektrisch mit einem leitenden Bereich verbunden.
Wie in Fig. 1F gezeigt, wird als nächstes eine dritte leitende Schicht 126 über der vierten und der fünften Öffnung 124, 125 und der zweiten Isolierschicht 123 gebil­ det. Die dritte leitende Schicht 126 kann zum Beispiel eine Aluminiumschicht, eine Kupferschicht oder eine Aluminium-Kupfer-Legierung sein. Nachfolgend wird die dritte leitende Schicht 126 strukturiert, um eine erste Leitung 126a zu bilden, die der oberen Elektrode 118a des Kondensators über die vierte Öffnung 124 eine Bezugs­ spannung zuführt, zum Beispiel 1/2 VCC. Ähnlich wird eine zweite Leitung 126b oder 126c gebildet, die jeweils über die fünfte Öffnung 125 Verbindung mit mindestens einem leitenden Bereich hat.
Die Oberseite der oberen Elektrode und die Kontaktverbindungen, die mit dem obigen Verfahren hergestellt werden, liegen auf der gleichen relativen Höhe. Daher liegen der Speicherschaltungsbereich und der Logikschaltungsbereich ebenfalls ungefähr auf der gleichen relativen Höhe. Folglich wird das Maß an Ebenheit einer integrierten Schaltung beträchtlich vergrößert.
Weiterhin liefert die Erfindung ein Verfahren zur Herstellung eines eingebetteten DRAM durch Ablagern einer Schicht aus hochschmelzendem Metalloxid über einem Kontaktloch mit hohem Seitenverhältnis. Durch Behandlung mit einem Wasser­ stoffplasma oder mit heißem Wasserstoff wird dann ein Teil des abgelagerten hochschmelzenden Metalloxides auf dem Kontaktloch von nichtleitendem in leiten­ des Material umgewandelt, während der nicht auf diese Weise behandelte Teil des hochschmelzenden Metalloxides nichtleitend bleibt. Daher kann die unbehandelte hochschmelzende Metalloxidschicht als dielektrische Schicht für einen DRAM- Kondensator benutzt werden. Zusammengefaßt ermöglicht es die Erfindung, Speicherschaltungen und Logikschaltungen miteinander zu kombinieren, wodurch die Produktionskosten vermindert werden, während eine gute Oberflächenebenheit eines Siliziumwafers aufrechterhalten wird.
Der Fachmann erkennt, daß zahlreiche Modifizierungen und Änderungen an der Struktur der vorliegenden Erfindung vorgenommen werden können. In Anbetracht dessen soll die vorliegende Erfindung Modifizierungen und Änderungen mit abdec­ ken, die in den Schutzbereich der Patentansprüche und deren Äquivalente fallen.

Claims (30)

1. Verfahren zur Herstellung eines eingebetteten dynamischen Direktzugriffs­ speichers (DRAM), das die folgenden Schritte aufweist:
  • - Bereitstellen eines Substrats, das einen Speicherschaltungsbereich und einen Logikschaltungsbereich aufweist, wobei der Speicherschaltungsbereich eine Vielzahl von Transfer-Feldeffekttransistoren (Transfer-FETs) aufweist, die jeder einen ersten und einen zweiten Source/Drain-Bereich sowie eine erste Gate-Elektrode aufweisen, und wobei der Logikschaltungsbereich eine Vielzahl von Logik-Feldeffekttransistoren (Logik-FETs) aufweist, die jeder ei­ nen dritten und einen vierten Source/Drain-Bereich und eine zweite Gate- Elektrode aufweisen,
  • - Ausbilden einer ersten Isolierschicht über dem Substrat,
  • - Strukturieren der ersten Isolierschicht derart, daß eine Vielzahl von ersten und zweiten Öffnungen über dem Speicherschaltungsbereich und eine Viel­ zahl von dritten Öffnungen über dem Logikschaltungsbereich ausgebildet wird, wobei durch die erste und die zweite Öffnung die jeweiligen ersten und zweiten Source/Drain-Bereiche des Transfer-FET freigelegt sind, und wobei durch die dritte Öffnung mindestens einer der leitenden Bereiche im Logik­ schaltungsbereich freigelegt ist,
  • - Ausbilden einer ersten leitenden Schicht über der ersten Isolierschicht derart, daß die erste, die zweite und die dritte Öffnung bedeckt sind, ohne sie voll­ ständig auszufüllen,
  • - Ausbilden einer hochschmelzenden Metalloxidschicht über der ersten leiten­ den Schicht,
  • - Ausbilden einer Maskenschicht über der hochschmelzenden Metalloxid­ schicht, wobei die Maskenschicht mindestens die ersten Öffnungen bedeckt und mindestens die zweiten Öffnungen und die dritten Öffnungen unbedeckt läßt,
  • - Durchführen einer Behandlung mit Wasserstoff derart, daß die frei liegende hochschmelzende Metalloxidschicht in eine elektrisch leitende Schicht um­ gewandelt wird,
  • - Entfernen der Maskenschicht,
  • - Ausbilden einer zweiten leitenden Schicht über der hochschmelzenden Metalloxidschicht und
  • - Strukturieren der zweiten leitenden Schicht, der hochschmelzenden Metal­ loxidschicht und der ersten leitenden Schicht derart, daß über jeder ersten Öffnung jeweils eine obere Elektrode, eine dielektrische Schicht und eine untere Elektrode eines Kondensators ausgebildet sind und daß über der zweiten bzw. der dritten Öffnung eine erste bzw. eine zweite Kontakt­ verbindung ausgebildet sind.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Ausbilden der hochschmelzenden Metalloxidschicht das Ablagern eines Oxides umfaßt, das aus einer Gruppe ausgewählt ist, die Titanoxid (TiO2), Tantalpentoxid (Ta2O5), Eisenoxid (Fe2O3) und Bariumtitanoxid (BaTiO3) umfaßt.
3. Verfahren nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, daß das Ausbilden einer Maskenschicht das Ablagern eines Photolackmaterials zur Bil­ dung einer Photolackschicht oder das Ablagern eines Diffusionsbarrierenmate­ rials zur Bildung einer Diffusionsbarrierenschicht umfaßt.
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeich­ net, daß das Durchführen der Behandlung mit Wasserstoff unter Verwendung von Wasserstoffplasma oder heißem Wasserstoff erfolgt.
5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeich­ net, daß das Ausbilden der ersten leitenden Schicht das Ablagern von Titan oder Wolfram umfaßt.
6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeich­ net, daß das Ausbilden der ersten leitenden Schicht das Ablagern von Titanni­ trid umfaßt.
7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeich­ net, daß das Ausbilden der ersten leitenden Schicht das Ablagern von Titan und anschließend von Titannitrid umfaßt, wobei die Titanschicht zwischen das Sub­ strat und die Titannitridschicht gelegt wird.
8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeich­ net, daß das Ausbilden der zweiten leitenden Schicht das Ablagern von Wolfram umfaßt.
9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeich­ net, daß die Seitenränder der oberen Elektrode des Kondensators mit den Sei­ tenrändern der unteren Elektrode des Kondensators fluchtend ausgebildet wer­ den.
10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeich­ net, daß die erste leitende Schicht strukturiert wird, bevor die hochschmelzende Metalloxidschicht ausgebildet wird.
11. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeich­ net, daß die hochschmelzende Metalloxidschicht strukturiert wird, bevor die Be­ handlung mit Wasserstoff durchgeführt wird.
12. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeich­ net, daß nach dem Strukturieren der zweiten leitenden Schicht, der hoch­ schmelzenden Metalloxidschicht und der ersten leitenden Schicht die folgenden Schritte vorgesehen sind:
  • - Ausbilden einer zweiten Isolierschicht über der zweiten leitenden Schicht,
  • - Ausbilden einer Vielzahl von vierten Öffnungen in der zweiten Isolierschicht derart, daß die obere Elektrode des Kondensators freigelegt wird, und Aus­ bilden einer Vielzahl von fünften Öffnungen in der zweiten Isolierschicht der­ art daß ein Teil der zweiten leitenden Schicht freigelegt wird, die elektrisch mit mindestens einem leitenden Bereich verbunden ist,
  • - Ausbilden einer dritten leitenden Schicht über den vierten Öffnungen, den fünften Öffnungen und der zweiten Isolierschicht, und
  • - Strukturieren der dritten leitenden Schicht derart, daß eine Vielzahl von ersten Leitungen ausgebildet werden, über die der oberen Elektrode des Kondensators über die vierte Öffnung eine Bezugsspannung zuführbar ist, und daß eine Vielzahl von zweiten Leitungen ausgebildet werden, die jeweils über die fünfte Öffnung in Verbindung mit mindestens einem leitenden Be­ reich stehen.
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß die Bezugs­ spannung eine Spannung von 1/2 VCC umfaßt.
14. Verfahren nach Anspruch 12 oder Anspruch 13, dadurch gekennzeichnet, daß das Ausbilden der dritten leitenden Schicht das Ablagern von Aluminium, Kupfer oder einer Aluminium-Kupfer-Legierung umfaßt.
15. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeich­ net, daß sich der leitende Bereich auf den dritten oder den vierten Source/Drain- Bereich des Logik-FET oder auf die zweite Gate-Elektrode des Logik-FET be­ zieht.
16. Verfahren zur Herstellung eines eingebetteten dynamischen Direktzugriffs­ speichers (DRAM), das die folgenden Schritte aufweist:
  • - Bereitstellen eines Substrats, das einen Speicherschaltungsbereich und einen Logikschaltungsbereich aufweist, wobei der Speicherschaltungsbereich mindestens einen Transfer-Feldeffekttransistor (Transfer-FET) aufweist, der einen ersten und einen zweiten Source/Drain-Bereich sowie eine erste Gate- Elektrode aufweist, und wobei der Logikschaltungsbereich mindestens einen Logik-Feldeffekttransistor (Logik-FET) aufweist, der einen dritten und einen vierten Source/Drain-Bereich und eine zweite Gate-Elektrode aufweist,
  • - Ausbilden einer ersten Isolierschicht über dem Substrat,
  • - Strukturieren der ersten Isolierschicht derart, daß eine erste und eine zweite Öffnung über dem Speicherschaltungsbereich und eine dritte Öffnung über dem Logikschaltungsbereich ausgebildet wird, wobei durch die erste und die zweite Öffnung die jeweiligen ersten und zweiten Source/Drain-Bereiche des Transfer-FET freigelegt sind, und wobei durch die dritte Öffnung mindestens einer der leitenden Bereiche im Logikschaltungsbereich freigelegt ist,
  • - Ausbilden einer ersten leitenden Schicht über der ersten Isolierschicht derart, daß die erste, die zweite und die dritte Öffnung bedeckt sind, ohne sie voll­ ständig auszufüllen,
  • - Ausbilden einer hochschmelzenden Metalloxidschicht über der ersten leiten­ den Schicht,
  • - Ausbilden einer Maskenschicht über der hochschmelzenden Metalloxid­ schicht, wobei die Maskenschicht mindestens die erste Öffnung bedeckt und mindestens die zweite Öffnung und die dritte Öffnung unbedeckt läßt,
  • - Durchführen einer Behandlung mit Wasserstoff derart, daß die freiliegende hochschmelzende Metalloxidschicht in eine elektrisch leitende Schicht um­ gewandelt wird,
  • - Entfernen der Maskenschicht,
  • - Ausbilden einer zweiten leitenden Schicht über der hochschmelzenden Metalloxidschicht, und
  • - Strukturieren der zweiten leitenden Schicht, der hochschmelzenden Metal­ loxidschicht und der ersten leitenden Schicht derart, daß über der ersten Öff­ nung eine obere Elektrode, eine dielektrische Schicht und eine untere Elek­ trode eines Kondensators ausgebildet sind, und daß über der zweiten und der dritten Öffnung eine erste und eine zweite Kontaktverbindung ausgebildet sind.
17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß das Ausbilden der hochschmelzenden Metalloxidschicht das Ablagern eines Oxides umfaßt, das aus einer Gruppe ausgewählt ist, die Titanoxid (TiO2), Tantalpentoxid (Ta2O5), Eisenoxid (Fe2O3) und Bariumtitanoxid (BaTiO3) umfaßt.
18. Verfahren nach Anspruch 16 oder Anspruch 17, dadurch gekennzeichnet, daß das Ausbilden einer Maskenschicht das Ablagern eines Photolackmaterials zur Bildung einer Photolackschicht oder das Ablagern eines Diffusionsbarrieren­ materials zur Bildung einer Diffusionsbarrierenschicht umfaßt.
19. Verfahren nach einem der Ansprüche 16 bis 18, dadurch gekennzeichnet, daß das Durchführen der Behandlung mit Wasserstoff unter Verwendung von Was­ serstoffplasma oder heißem Wasserstoff erfolgt.
20. Verfahren nach einem der Ansprüche 16 bis 19, dadurch gekennzeichnet, daß das Ausbilden der ersten leitenden Schicht das Ablagern von Titan oder Wolf­ ram umfaßt.
21. Verfahren nach einem der Ansprüche 16 bis 20, dadurch gekennzeichnet, daß das Ausbilden der ersten leitenden Schicht das Ablagern von Titannitrid umfaßt.
22. Verfahren nach einem der Ansprüche 16 bis 21, dadurch gekennzeichnet, daß das Ausbilden der ersten leitenden Schicht weiterhin das Ablagern von Titan und anschließend von Titannitrid umfaßt, wobei die Titanschicht zwischen das Substrat und die Titannitridschicht gelegt wird.
23. Verfahren nach einem der Ansprüche 16 bis 22, dadurch gekennzeichnet, daß das Ausbilden der zweiten leitenden Schicht die Ablagerung von Wolfram um­ faßt.
24. Verfahren nach einem der Ansprüche 16 bis 23, dadurch gekennzeichnet, daß die Seitenränder der oberen Elektrode des Kondensators mit den Seitenrändern der unteren Elektrode des Kondensators fluchtend ausgebildet werden.
25. Verfahren nach einem der Ansprüche 16 bis 24, dadurch gekennzeichnet, daß die erste leitende Schicht strukturiert wird, bevor die hochschmelzende Metal­ loxidschicht ausgebildet wird.
26. Verfahren nach einem der Ansprüche 16 bis 25, dadurch gekennzeichnet, daß die hochschmelzende Metalloxidschicht strukturiert wird, bevor die Behandlung mit Wasserstoff durchgeführt wird.
27. Verfahren nach einem der Ansprüche 16 bis 26, dadurch gekennzeichnet, daß nach dem Strukturieren der zweiten leitenden Schicht, der hochschmelzenden Metalloxidschicht und der ersten leitenden Schicht die folgenden Schritte vorge­ sehen sind:
  • - Ausbilden einer zweiten Isolierschicht über der zweiten leitenden Schicht,
  • - Ausbilden einer vierten Öffnung in der zweiten Isolierschicht derart, daß die obere Elektrode des Kondensators freigelegt wird, und Ausbilden einer fünf­ ten Öffnung in der zweiten Isolierschicht derart, daß ein Teil der zweiten lei­ tenden Schicht freigelegt wird, die elektrisch mit mindestens einem leitenden Bereich verbunden ist,
  • - Ausbilden einer dritten leitenden Schicht über der vierten Öffnung, der fünften Öffnung und der zweiten Isolierschicht, und
  • - Strukturieren der dritten leitenden Schicht derart, daß eine erste Leitung ausgebildet wird, über die der oberen Elektrode des Kondensators über die vierte Öffnung eine Bezugsspannung zuführbar ist, und daß eine zweite Lei­ tung ausgebildet wird, die über die fünfte Öffnung in Verbindung mit minde­ stens einem leitenden Bereich steht.
28. Verfahren nach Anspruch 27, dadurch gekennzeichnet, daß die Bezugs­ spannung eine Spannung von 1/2 VCC umfaßt.
29. Verfahren nach Anspruch 27 oder Anspruch 28, dadurch gekennzeichnet, daß das Ausbilden der dritten leitenden Schicht das Ablagern von Aluminium, Kupfer oder einer Aluminium-Kupfer-Legierung umfaßt.
30. Verfahren nach einem der Ansprüche 16 bis 29, dadurch gekennzeichnet, daß sich der leitende Bereich auf den dritten oder den vierten Source/Drain-Bereich des Logik-FET oder auf die zweite Gate-Elektrode des Logik-FET bezieht.
DE19849743A 1998-07-06 1998-10-28 Verfahren zur Herstellung eines eingebetteten dynamischen Direktzugriffsspeichers Withdrawn DE19849743A1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
TW87110879A TW379446B (en) 1998-07-06 1998-07-06 Method of manufacturing embedded DRAMs
GB9822663A GB2342774B (en) 1998-07-06 1998-10-16 Method of manufacturing embedded dynamic random access memory
NL1010429A NL1010429C2 (nl) 1998-07-06 1998-10-29 Werkwijze voor het fabriceren van ingebed dynamisch willekeurig toegankelijk geheugen.

Publications (1)

Publication Number Publication Date
DE19849743A1 true DE19849743A1 (de) 2000-01-13

Family

ID=27269517

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19849743A Withdrawn DE19849743A1 (de) 1998-07-06 1998-10-28 Verfahren zur Herstellung eines eingebetteten dynamischen Direktzugriffsspeichers

Country Status (6)

Country Link
US (1) US6017790A (de)
JP (1) JP2000036572A (de)
DE (1) DE19849743A1 (de)
FR (1) FR2780812B1 (de)
GB (1) GB2342774B (de)
NL (1) NL1010429C2 (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140765A (ja) * 1997-07-16 1999-02-12 Toshiba Corp 半導体記憶装置及びその製造方法
US6140198A (en) * 1998-11-06 2000-10-31 United Microelectronics Corp. Method of fabricating load resistor
US6750495B1 (en) * 1999-05-12 2004-06-15 Agere Systems Inc. Damascene capacitors for integrated circuits
US6506643B1 (en) * 1999-06-11 2003-01-14 Sharp Laboratories Of America, Inc. Method for forming a damascene FeRAM cell structure
TW436986B (en) * 1999-06-14 2001-05-28 United Microelectronics Corp Embedded DRAM self-aligned contact with borderless contact and method for making the same
US6117725A (en) * 1999-08-11 2000-09-12 Taiwan Semiconductor Manufacturing Company Method for making cost-effective embedded DRAM structures compatible with logic circuit processing
US6248623B1 (en) * 1999-11-12 2001-06-19 United Microelectronics Corp. Method for manufacturing embedded memory with different spacer widths
US6498364B1 (en) 2000-01-21 2002-12-24 Agere Systems Inc. Capacitor for integration with copper damascene processes
US6261894B1 (en) * 2000-11-03 2001-07-17 International Business Machines Corporation Method for forming dual workfunction high-performance support MOSFETs in EDRAM arrays
US20050132549A1 (en) * 2001-11-16 2005-06-23 Wong-Cheng Shih Method for making metal capacitors with low leakage currents for mixed-signal devices
KR100456554B1 (ko) * 2002-01-04 2004-11-09 삼성전자주식회사 반도체 장치의 커패시터 및 그 제조 방법
US6833556B2 (en) 2002-08-12 2004-12-21 Acorn Technologies, Inc. Insulated gate field effect transistor having passivated schottky barriers to the channel
US7084423B2 (en) 2002-08-12 2006-08-01 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US6855639B1 (en) * 2003-08-01 2005-02-15 Intel Corporation Precise patterning of high-K films
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US7652923B2 (en) * 2007-02-02 2010-01-26 Macronix International Co., Ltd. Semiconductor device and memory and method of operating thereof
KR101872949B1 (ko) * 2011-05-17 2018-07-02 삼성전자주식회사 상변화 메모리 장치 및 이의 제조 방법
GB2526950B (en) 2011-11-23 2016-04-20 Acorn Tech Inc Improving metal contacts to group IV semiconductors by inserting interfacial atomic monolayers
US8823065B2 (en) * 2012-11-08 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
JP2015084418A (ja) * 2013-09-23 2015-04-30 株式会社半導体エネルギー研究所 半導体装置
CN104681535B (zh) * 2013-11-29 2017-09-29 台湾积体电路制造股份有限公司 半导体器件的接触件结构
US9620611B1 (en) 2016-06-17 2017-04-11 Acorn Technology, Inc. MIS contact structure with metal oxide conductor
WO2018094205A1 (en) 2016-11-18 2018-05-24 Acorn Technologies, Inc. Nanowire transistor with source and drain induced by electrical contacts with negative schottky barrier height
CN116234295B (zh) * 2021-12-08 2024-03-15 北京超弦存储器研究院 动态随机存储单元及其制备方法、动态随机存储器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4039698A (en) * 1976-01-23 1977-08-02 Bell Telephone Laboratories, Incorporated Method for making patterned platinum metallization
US4471004A (en) * 1983-04-28 1984-09-11 General Electric Company Method of forming refractory metal conductors of low resistivity
KR930009131B1 (ko) * 1991-04-24 1993-09-23 삼성전자 주식회사 초고집적 반도체 메모리장치의 제조방법
KR960005248B1 (ko) * 1991-10-24 1996-04-23 마쯔시다덴기산교 가부시기가이샤 반도체기억장치 및 그 제조방법
US5292677A (en) * 1992-09-18 1994-03-08 Micron Technology, Inc. Reduced mask CMOS process for fabricating stacked capacitor multi-megabit dynamic random access memories utilizing single etch stop layer for contacts
US5644151A (en) * 1994-05-27 1997-07-01 Nippon Steel Corporation Semiconductor memory device and method for fabricating the same
US5716875A (en) * 1996-03-01 1998-02-10 Motorola, Inc. Method for making a ferroelectric device
US5773314A (en) * 1997-04-25 1998-06-30 Motorola, Inc. Plug protection process for use in the manufacture of embedded dynamic random access memory (DRAM) cells
US5930618A (en) * 1997-08-04 1999-07-27 United Microelectronics Corp. Method of Making High-K Dielectrics for embedded DRAMS
US5858831A (en) * 1998-02-27 1999-01-12 Vanguard International Semiconductor Corporation Process for fabricating a high performance logic and embedded dram devices on a single semiconductor chip

Also Published As

Publication number Publication date
NL1010429C2 (nl) 2000-05-03
FR2780812A1 (fr) 2000-01-07
GB2342774A (en) 2000-04-19
US6017790A (en) 2000-01-25
GB2342774B (en) 2000-09-27
JP2000036572A (ja) 2000-02-02
FR2780812B1 (fr) 2000-08-18
GB9822663D0 (en) 1998-12-09

Similar Documents

Publication Publication Date Title
DE19849743A1 (de) Verfahren zur Herstellung eines eingebetteten dynamischen Direktzugriffsspeichers
DE19727232C2 (de) Analoges integriertes Halbleiterbauelement und Verfahren zu dessen Herstellung
DE4319070C2 (de) Halbleitervorrichtung mit einer Mehrschicht-Verbindungsstruktur und Herstellungsverfahren dafür
DE4127967C2 (de) MOS-Transistor mit Gate-Drain-Elektrodenüberlapp und Verfahren zu seiner Herstellung
DE19638684C2 (de) Halbleitervorrichtung mit einem Kontaktloch
DE10142580B4 (de) Verfahren zur Herstellung einer Grabenstrukturkondensatoreinrichtung
DE102008048651B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit zwei Kondensatoren
DE4420365C2 (de) Halbleiterbauelement-Isolierverfahren und integrierte Schaltungen für eine Speicheranordnung
DE102008006962B4 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit einem Kondensator im Metallisierungssystem
DE102005020060B4 (de) Verfahren zum Strukturieren eines Dielektrikums mit kleinem ε unter Anwendung einer Hartmaske
DE3339957A1 (de) Verfahren zur herstellung eines halbleiterbauelementes
DE10162979A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE19834917A1 (de) Verfahren zum Bilden von selbstausrichtenden Durchgängen in integrierten Schaltungen mit mehreren Metallebenen
DE4201506C2 (de) Verfahren zur Herstellung von DRAM-Speicherzellen mit Stapelkondensatoren mit Flossenstruktur
DE3311635A1 (de) Halbleiterbauelement und verfahren zu dessen herstellung
DE19719699A1 (de) Verfahren zur Bildung eines dynamischen Speichers mit hoher Dichte und wahlfreiem Zugang
DE4323961A1 (de) Halbleiterspeichervorrichtung
DE4028488A1 (de) Halbleiterspeichervorrichtung und verfahren zu ihrer herstellung
DE10161285A1 (de) Integriertes Halbleiterprodukt mit Metall-Isolator-Metall-Kondensator
DE4215001A1 (de) Halbleitervorrichtung und herstellungsverfahren dafuer
DE3038773C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit MOS-Transistoren und mit spannungsunabhängigen Kondensatoren
DE4203565C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
EP0373258B1 (de) Verfahren zur selbstjustierten Herstellung von Kontakten zwischen in übereinander angeordneten Verdrahtungsebenen einer integrierten Schaltung enthaltenen Leiterbahnen
DE102004028026B4 (de) Zweischichtige Metallhartmasken zur Verwendung in Dual-Damascene-Ätzschemata und Verfahren zur Bereitstellung der Metallhartmasken
DE10012198B4 (de) Zylindrisches Kondensatorbauelement mit innenseitigem HSG-Silicium und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8130 Withdrawal