CN1870857A - 被屏蔽的电子电路单元及其制造方法 - Google Patents

被屏蔽的电子电路单元及其制造方法 Download PDF

Info

Publication number
CN1870857A
CN1870857A CNA2006100850425A CN200610085042A CN1870857A CN 1870857 A CN1870857 A CN 1870857A CN A2006100850425 A CNA2006100850425 A CN A2006100850425A CN 200610085042 A CN200610085042 A CN 200610085042A CN 1870857 A CN1870857 A CN 1870857A
Authority
CN
China
Prior art keywords
multilager base
base plate
electronic circuit
sealing resin
circuit cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100850425A
Other languages
English (en)
Other versions
CN1870857B (zh
Inventor
古贺一正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Publication of CN1870857A publication Critical patent/CN1870857A/zh
Application granted granted Critical
Publication of CN1870857B publication Critical patent/CN1870857B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the PCB or at the walls of large holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49789—Obtaining plural product pieces from unitary workpiece

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

为了使电子电路单元的电屏蔽良好，使金属膜与接地用图案的连接可靠，提供一种被屏蔽的电子电路单元及其制造方法。为此，在本发明的电子电路单元中，金属膜(6)的结构如下：被设置在埋入设置有电子部件(4)的封固树脂部(5)的上表面部与相互相对的侧面部、以及多层基板(1)的相互相对的侧面的位置，连接于设置在多层基板的上表面、或多层基板的积层间的接地用图案(3)。根据该结构，与现有技术相比，利用金属膜进行的电屏蔽良好，且因为金属膜形成在封固树脂部的侧面部与多层基板的侧面，所以特别在通过电镀形成金属膜时，可不需要现有的盲状孔，电镀液的循环良好，从而能够得到金属膜与接地用图案的连接状态可靠的电子电路单元。

Description

被屏蔽的电子电路单元及其制造方法
技术领域
本发明涉及适合使用于电压控制器等的被屏蔽的电子电路单元及其制造方法。
背景技术
图36是现有的电子电路单元的主要部分截面图，图37是表示现有的电子电路单元的制造方法的主要部分截面图，接着，基于图36说明现有的电子电路单元的结构，在多层基板51设置有具有信号用图案52与接地用图案53的配线图案P1，该配线图案P1的信号用图案52被设置在多层基板51的上表面与积层间(积层内)，且具有设置在多层基板51的侧面的下方部的端子部52a，并且，接地用图案53被设置在多层基板51的上表面与下表面。
由芯片部件构成的电子部件54具有设置在两端部的第一、第二电极54a、54b，该电子部件54被载置于多层基板51的上表面，第一电极54a被锡焊于信号用图案52，并且第二电极54b被锡焊于接地用图案53，从而电子部件54被搭载于多层基板51的上表面。
由绝缘材料构成的封固树脂部55，在埋设有电子部件54的状态下，被设置在多层基板51的上表面，并且在该封固树脂部55设置有从上表面部至接地用的第二电极54b的盲状孔55a。
而且，进行电屏蔽的金属膜56被设置于封固树脂部55的上表面部、盲状孔55a的壁面、以及位于盲状孔55a的底部的第二电极54b，从而形成现有的电子电路单元。
在此虽然没有图示出，不过具有这样的结构的现有的电子电路单元，其多层基板51的下表面被载置于母基板，设置在多层基板51的侧面的端子部52a被锡焊于设置在母基板上的导电图案，从而现有的电子电路单元被面安装于母基板。
但是，因为现有的电子电路单元是进行电屏蔽的金属膜56只被设置在封固树脂部55的上表面部的结构，所以利用金属膜56来进行的电屏蔽不充分，而且因为金属膜56被设置在盲状孔55a内，所以特别是在金属膜56利用电镀来形成时，在盲状孔55a内的电镀液的循环不充分，从而金属膜56对第二电极54b的附着变得不可靠。
接着，基于图37说明现有的电子电路单元的制造方法，首先，准备用于形成多个多层基板51的集合基板57，在该集合基板57上对应于各个多层基板51来搭载电子部件54。
接着，在集合基板57的上表面埋设电子部件54，在第二电极54b的位置设置具有盲状孔55a的封固树脂部55，之后，设置形成在封固树脂部55的上表面部与盲状孔55a内的、且连接于第二电极54b的金属膜56，然后在相互紧邻的多层基板51间的位置，集合基板57与封固树脂部55在切断线S3的位置被切断，电子电路单元被各个地断开，从而完成现有的电子电路单元的制造。
但是，因为现有的电子电路单元的制造方法，进行电屏蔽的金属膜56只被设置在封固树脂部55的上表面部，所以利用金属膜56来进行的电屏蔽不充分，而且因为金属膜56被设置在盲状孔55a内，所以特别是在金属膜56利用电镀来形成时，在盲状孔55a内的电镀液的循环不充分，从而金属膜56对第二电极54b的附着变得不可靠。
因为现有的电子电路单元及其制造方法是进行电屏蔽的金属膜56只被设置在封固树脂部55的上表面部的结构，所以有如下问题：利用金属膜56来进行的电屏蔽不充分，而且因为金属膜56被设置在盲状孔55a内，所以特别是在金属膜56利用电镀来形成时，在盲状孔55a内的电镀液的循环不充分，从而金属膜56对第二电极54b的附着变得不可靠。
发明内容
因而，本发明的目的在于提供一种电屏蔽良好、金属膜与接地用图案的连接状态可靠的电子电路单元及其制造方法。
为了解决上述问题，本发明第一方面提供一种被屏蔽的电子电路单元，其结构如下：具有设置有配线图案的多层基板、被搭载于该多层基板的上表面的电子部件、以及在埋设有该电子部件的状态下设置于所述多层基板的上表面的由绝缘材料构成的封固树脂部，所述多层基板具有相互相对的两对侧面，并且所述配线图案具有设置在所述多层基板的上表面或者/以及积层间的接地用图案，所述封固树脂部具有上表面部与相互相对的两对侧面部，在所述封固树脂部的所述上表面部与相互相对的所述侧面部设置有金属膜，并且所述金属膜设置在所述多层基板的相互相对的所述侧面，且在所述侧面的位置连接于所述接地用图案。
并且，本发明第二方面提供一种被屏蔽的电子电路单元，其结构如下：所述金属膜被设置在所述封固树脂部的所述上表面部与相互相对的所述侧面部的整个面，并且与设置在所述多层基板的积层间的所述接地用图案相连接的所述金属膜，被设置在位于从所述多层基板的上表面至所述接地用图案之间的相互相对的所述侧面的整个面上。
并且，本发明第三方面提供一种被屏蔽的电子电路单元，其结构如下：所述配线图案具有所述接地用图案与信号用图案，所述信号用图案被设置在比所述接地用图案更位于上方的所述多层基板的积层间。
并且，本发明第四方面提供一种被屏蔽的电子电路单元，其结构如下：在所述多层基板具有连接导体，所述连接导体被设置为贯穿在从所述上表面到所述侧面的所述接地用图案所在的空间、且在所述侧面的位置连接于所述接地用图案，在该连接导体连接有所述金属膜。
并且，本发明第五方面提供一种被屏蔽的电子电路单元，其结构如下：在所述多层基板具有侧电极，所述侧电极被设置在从所述上表面至所述多层基板的下表面的凹状的所述侧面、且在所述凹状的侧面的位置连接于所述接地用图案，在该侧电极连接有所述金属膜。
并且，本发明第六方面提供一种被屏蔽的电子电路单元，其结构如下：在所述多层基板的下表面设置有连接于所述电子部件的端子部与所述接地用图案。
并且，本发明第七方面提供一种被屏蔽的电子电路单元的制造方法，其是如下的制造方法：准备本发明第二或者第三方面所述的电子电路单元与用于形成多个所述多层基板的集合基板，在所述集合基板设置了对应于各个所述多层基板而被搭载的所述电子部件与埋入设置有该电子部件的所述封固树脂部，之后，在相互紧邻的所述多层基板间的位置，在所述集合基板与所述封固树脂部上，在利用位于所述集合基板的下部侧的连结部来连结多个所述多层基板的状态下，从所述封固树脂部的上表面部至露出位于所述积层间的所述接地用图案的位置设置狭缝部，在所述封固树脂部利用所述狭缝部来形成相互相对的所述侧面部，并且，在所述多层基板利用所述狭缝部来形成相互相对的所述侧面的一部分，然后，在包括有所述狭缝部内的所述封固树脂部与所述集合基板设置连接于位于所述积层间的所述接地用图案的所述金属膜，其后，在所述集合基板、或者所述集合基板与所述封固树脂部，在相互紧邻的所述多层基板间的位置设置切断部，从而所述电子电路单元被各个地断开。
并且，本发明第八方面提供一种被屏蔽的电子电路单元的制造方法，其是如下的制造方法：准备本发明第四方面所述的电子电路单元与用于形成多个所述多层基板的集合基板，在所述集合基板设置了：对应于各个所述多层基板而被搭载的所述电子部件；被设置在相互紧邻的所述多层基板间、且用于使位于所述积层间的所述接地用图案露出的切割条槽；连接于所述接地用图案、且用于形成被填充于所述切割条槽内的所述连接导体的导体部；以及包括有该导体部上地埋入设置有所述电子部件的所述封固树脂部，之后，在相互紧邻的所述多层基板间的位置，在所述集合基板与所述封固树脂部上，在利用位于所述集合基板的下部侧的连结部来连结多个所述多层基板的状态下，从所述封固树脂部的上表面部至位于所述积层间的所述接地用图案的位置设置狭缝部，在所述封固树脂部利用所述狭缝部来形成相互相对的所述侧面部，并且，在所述多层基板利用所述狭缝部来形成相互相对的所述侧面的一部分，并且所述导体部被所述狭缝部分割，在所述狭缝部内形成有连接于所述接地用图案的所述连接导体，然后，在包括有所述狭缝部内的所述封固树脂部与所述集合基板设置连接于所述连接导体与位于所述积层间的所述接地用图案的所述金属膜，其后，在所述集合基板、或者所述集合基板与所述封固树脂部，在相互紧邻的所述多层基板间的位置设置切断部，从而所述电子电路单元被各个地断开。
并且，本发明第九方面提供一种被屏蔽的电子电路单元的制造方法，其是如下的制造方法：准备本发明第五方面所述的电子电路单元与用于形成多个所述多层基板的集合基板，在所述集合基板设置了：对应于各个所述多层基板而被搭载的所述电子部件；被设置于相互紧邻的所述多层基板间、且用于使位于所述积层间的所述接地用图案露出的、并用于形成所述凹状的侧面的贯通孔；连接于所述接地用图案、且用于形成在所述贯通孔内的壁面形成的所述侧电极的导电体；以及包括有所述贯通孔上地埋入设置有所述电子部件的所述封固树脂部，之后，在相互紧邻的所述多层基板间的位置，在所述集合基板与所述封固树脂部上，在利用位于所述集合基板的下部侧的连结部来连结多个所述多层基板的状态下，从所述封固树脂部的上表面至位于所述积层间的所述接地用图案所露出的位置设置狭缝部，在所述封固树脂部利用所述狭缝部来形成相互相对的所述侧面部，并且，在所述多层基板利用所述狭缝部来形成相互相对的所述侧面的一部分，并且所述贯通孔与所述导电体的一部分被所述狭缝部分割，在位于被分割的所述贯通孔内的所述凹状的侧面形成有连接于所述接地用图案的所述侧电极的一部分，然后，在包括有所述凹状的侧面与所述狭缝部内的所述封固树脂部与所述集合基板，设置连接于所述侧电极的一部分与位于所述积层间的所述接地用图案的所述金属膜，其后，在所述集合基板、或者所述集合基板与所述封固树脂部，在相互紧邻的所述多层基板间的位置设置切断部，从而所述电子电路单元被各个地断开。
并且，本发明第十方面提供一种被屏蔽的电子电路单元的制造方法，其是如下的制造方法：所述切断部以比所述狭缝部的宽度小的宽度尺寸来形成。
并且，本发明第十一方面提供一种被屏蔽的电子电路单元的制造方法，其是如下的制造方法：所述狭缝部，在已位于相互紧邻的所述多层基板间的状态下形成为格子状，在对应于所述狭缝部的位置而设置的所述连结部设置有所述切断部，从而所述电子电路单元被各个地断开。
并且，本发明第十二方面提供一种被屏蔽的电子电路单元的制造方法，其是如下的制造方法：所属金属膜通过电镀来形成。
发明效果
在本发明的电子电路单元中，因为形成了如下结构：金属膜被设置在埋入设置有电子部件的封固树脂部的上表面部与相互相对的侧面部、以及多层基板的相互相对的侧面的位置，且连接于设置在多层基板的上表面、或者多层基板的积层间的接地用图案，所以与现有的电子电路单元相比，利用金属膜而进行的电屏蔽良好，并且因为金属膜形成在封固树脂部的侧面部与多层基板的侧面，所以特别是在通过电镀来形成金属膜时，可以不需要现有的盲状孔，电镀液的循环良好，从而能够得到金属膜与接地用图案的连接状态可靠的电子电路单元。
并且，因为金属膜被设置于封固树脂部的上表面部与相互相对的侧面部的整个面，并且与设置在多层基板的积层间的接地用图案相连接的金属膜，被设置在位于从多层基板的上表面至接地用图案之间的相互相对的侧面的整个面上，所以能够得到利用金属膜而进行的电屏蔽进一步良好的电子电路单元。
并且，因为配线图案具有接地用图案与信号用图案，信号用图案被设置于比接地用图案更位于上方的多层基板的积层间，所以设置在比接地用图案更位于上方的多层基板的积层间的信号用图案可以利用金属膜而电屏蔽，从而能够得到屏蔽效果良好的电子电路单元。
并且，因为在多层基板具有连接导体，所述连接导体被设置为贯穿在从上表面到侧面的接地用图案所在的空间、且在侧面的位置连接于接地用图案，在该连接导体连接有金属膜，所以可以利用连接导体可靠地保持多层基板的侧面上的金属膜，并且能够得到金属膜的剥离少的电子电路单元。
并且，因为在多层基板具有侧电极，所述侧电极被设置在从上表面至多层基板的下表面的凹状的侧面、且在凹状的侧面的位置连接于接地用图案，在该侧电极连接有金属膜，所以可以利用侧电极可靠地保持多层基板的侧面上的金属膜，并且能够得到金属膜的剥离少的电子电路单元。
并且，因为在多层基板的下表面设置有连接于电子部件的端子部，所以可以进行电子电路单元的面安装，并且因为在多层基板的下表面设置有接地用图案，所以能够得到电屏蔽效果良好的电子电路单元。
并且，一种被屏蔽的电子电路单元的制造方法，其是如下的制造方法：具有电子电路单元与用于形成多个多层基板的集合基板，在集合基板设置了对应于各个多层基板而被搭载的电子部件与埋入设置有该电子部件的封固树脂部，之后，在相互紧邻的多层基板间的位置，在集合基板与封固树脂部上，在利用位于集合基板的下部侧的连结部来连结多个多层基板的状态下，从封固树脂部的上表面部至露出位于积层间的接地用图案的位置设置狭缝部，在封固树脂部利用狭缝部来形成相互相对的侧面部，并且，在多层基板利用狭缝部来形成相互相对的侧面的一部分，然后，在包括有狭缝部内的封固树脂部与集合基板设置连接于位于积层间的接地用图案的金属膜，其后，在集合基板、或者集合基板与封固树脂部，在相互紧邻的多层基板间的位置设置切断部，从而电子电路单元被各个地断开。
即，因为金属膜被设置在封固树脂部的上表面部与相互相对的侧面部的整个面，并且与设置在多层基板的积层间的接地用图案相连接的金属膜，被设置在位于从多层基板的上表面至接地用图案之间的相互相对的侧面的整个面，所以能够得到利用金属膜而进行的电屏蔽良好的电子电路单元，并且因为在封固树脂部与集合基板设置有狭缝部，所以特别是在通过电镀来形成金属膜时，电镀液的循环良好，从而能够得到金属膜与接地用图案的连接状态可靠的电子电路单元。
并且，一种被屏蔽的电子电路单元的制造方法，其是如下的制造方法：具有电子电路单元与用于形成多个多层基板的集合基板，在集合基板设置了：对应于各个多层基板而被搭载的电子部件；被设置在相互紧邻的多层基板间、且用于使位于积层间的接地用图案露出的切割条槽；连接于接地用图案、且用于形成被填充于切割条槽内的连接导体的导体部；以及包括有该导体部上地埋入设置有电子部件的封固树脂部，之后，在相互紧邻的多层基板间的位置，在集合基板与封固树脂部上，在利用位于集合基板的下部侧的连结部来连结多个多层基板的状态下，从封固树脂部的上表面部至位于积层间的接地用图案的位置设置狭缝部，在封固树脂部利用狭缝部来形成相互相对的侧面部，并且，在多层基板利用狭缝部来形成相互相对的侧面的一部分，并且导体部被狭缝部分割，在狭缝部内形成有连接于接地用图案的连接导体，然后，在包括有狭缝部内的封固树脂部与集合基板设置连接于连接导体与位于积层间的接地用图案的金属膜，其后，在集合基板、或者集合基板与封固树脂部，在相互紧邻的多层基板间的位置设置切断部，从而电子电路单元被各个地断开。
即，因为金属膜被设置在封固树脂部的上表面部与相互相对的侧面部的整个面，并且与设置在多层基板的积层间的接地用图案相连接的金属膜，被设置在位于从多层基板的上表面至接地用图案之间的相互相对的侧面的整个面，所以能够得到利用金属膜而进行的电屏蔽良好的电子电路单元，并且因为在封固树脂部与集合基板设置有狭缝部，所以特别是在通过电镀来形成金属膜时，电镀液的循环良好，从而能够得到金属膜与接地用图案的连接状态可靠的电子电路单元，并且，因为金属膜连接于连接导体，所以可以可靠地保持多层基板的侧面上的金属膜，并且能够得到金属膜的剥离少的电子电路单元。
并且，一种被屏蔽的电子电路单元的制造方法，其是如下的制造方法：具有电子电路单元与用于形成多个多层基板的集合基板，在集合基板设置了：对应于各个多层基板而被搭载的电子部件；被设置于相互紧邻的多层基板间、且用于使位于积层间的接地用图案露出的、并用于形成凹状的侧面的贯通孔；连接于接地用图案、且用于形成在贯通孔内的壁面形成的侧电极的导电体；以及包括有贯通孔上地埋入设置有电子部件的封固树脂部，之后，在相互紧邻的多层基板间的位置，在集合基板与所述封固树脂部上，在利用位于集合基板的下部侧的连结部来连结多个多层基板的状态下，从封固树脂部的上表面至位于积层间的接地用图案所露出的位置设置狭缝部，在封固树脂部利用狭缝部来形成相互相对的侧面部，并且，在多层基板利用狭缝部来形成相互相对的侧面的一部分，并且贯通孔与导电体的一部分被狭缝部分割，在位于被分割的贯通孔内的凹状的侧面形成有连接于接地用图案的侧电极的一部分，然后，在包括有凹状的侧面与狭缝部内的封固树脂部与集合基板，设置连接于侧电极的一部分与位于积层间的接地用图案的金属膜，其后，在集合基板、或者集合基板与封固树脂部，在相互紧邻的多层基板间的位置设置切断部，从而电子电路单元被各个地断开。
即，因为金属膜被设置在封固树脂部的上表面部与相互相对的侧面部的整个面，并且与设置在多层基板的积层间的接地用图案相连接的金属膜，被设置在位于从多层基板的上表面至接地用图案之间的相互相对的侧面的整个面，所以能够得到利用金属膜而进行的电屏蔽良好的电子电路单元，并且因为在封固树脂部与集合基板设置有狭缝部，所以特别是在通过电镀来形成金属膜时，电镀液的循环良好，从而能够得到金属膜与接地用图案的连接状态可靠的电子电路单元，并且，因为金属膜连接于侧电极，所以可以可靠地保持多层基板的侧面上的金属膜，并且能够得到金属膜的剥离少的电子电路单元。
并且，因为切断部以比狭缝部的宽度小的宽度尺寸形成，所以能够得到在切断集合基板时，设置在狭缝部的侧壁面的金属膜不剥离的电子电路单元。
并且，因为狭缝部在已位于相互紧邻的多层基板间的状态下形成为格子状，在对应于狭缝部的位置而设置的连结部设置切断部，从而电子电路单元被各个地断开，所以在断开电子电路单元时的集合基板的切断只在连结部进行即可，从而能够得到生产率高的电子电路单元。
并且，因为金属膜通过电镀来形成，所以容易形成金属膜，从而能够得到生产率高的电子电路单元。
附图说明
图1是本发明的电子电路单元的第一实施例的俯视图；
图2是图1的2-2线的截面图；
图3是表示本发明的电子电路单元的第一实施例的制造方法的第一工序的俯视图；
图4是表示本发明的电子电路单元的第一实施例的制造方法的第一工序的截面图；
图5是表示本发明的电子电路单元的第一实施例的制造方法的第二工序的截面图；
图6是表示本发明的电子电路单元的第一实施例的制造方法的第三工序的俯视图；
图7是表示本发明的电子电路单元的第一实施例的制造方法的第三工序的截面图；
图8是表示本发明的电子电路单元的第一实施例的制造方法的第四工序的截面图；
图9是表示本发明的电子电路单元的第一实施例的制造方法的第五工序的截面图；
图10是本发明的电子电路单元的第二实施例的俯视图；
图11是图10的11-11线的截面图；
图12是图10的12-12线的截面图；
图13是表示本发明的电子电路单元的第二实施例的制造方法的第三工序的俯视图；
图14是本发明的电子电路单元的第三实施例的俯视图；
图15是图14的15-15线的截面图；
图16是表示本发明的电子电路单元的第三实施例的制造方法的第一工序的俯视图；
图17是表示本发明的电子电路单元的第三实施例的制造方法的第一工序的截面图；
图18是表示本发明的电子电路单元的第三实施例的制造方法的第二工序的俯视图；
图19是表示本发明的电子电路单元的第三实施例的制造方法的第二工序的截面图；
图20是表示本发明的电子电路单元的第三实施例的制造方法的第三工序的截面图；
图21是表示本发明的电子电路单元的第三实施例的制造方法的第四工序的俯视图；
图22是表示本发明的电子电路单元的第三实施例的制造方法的第四工序的截面图；
图23是表示本发明的电子电路单元的第三实施例的制造方法的第五工序的截面图；
图24是表示本发明的电子电路单元的第三实施例的制造方法的第六工序的截面图；
图25是本发明的电子电路单元的第四实施例的俯视图；
图26是图25的26-26线的截面图；
图27是表示本发明的电子电路单元的第四实施例的制造方法的第一工序的俯视图；
图28是表示本发明的电子电路单元的第四实施例的制造方法的第一工序的截面图；
图29是表示本发明的电子电路单元的第四实施例的制造方法的第二工序的俯视图；
图30是表示本发明的电子电路单元的第四实施例的制造方法的第二工序的截面图；
图31是表示本发明的电子电路单元的第四实施例的制造方法的第三工序的截面图；
图32是表示本发明的电子电路单元的第四实施例的制造方法的第四工序的俯视图；
图33是表示本发明的电子电路单元的第四实施例的制造方法的第四工序的截面图；
图34是表示本发明的电子电路单元的第四实施例的制造方法的第五工序的截面图；
图35是表示本发明的电子电路单元的第四实施例的制造方法的第六工序的截面图；
图36是现有的电子电路单元的主要部分截面图；
图37是表示现有的电子电路单元的制造方法的主要部分截面图。
符号说明
1：多层基板
P：配线图案
2：信号用图案
2a：端子部
3：接地用图案
3a：端子部
4：电子部件
5：封固树脂部
6：金属膜
7：连接导体
8：侧电极
11：集合基板
11a：连结部
11b：切割条槽
11c：贯通孔
12：狭缝部
13：切断部
14：导体部
15：导电体
S1、S2：切断线
具体实施方式
说明本发明的电子电路单元及其制造方法的附图，图1是本发明的电子电路单元的第一实施例的俯视图，图2是图1的2-2线的截面图，图3是表示本发明的电子电路单元的第一实施例的制造方法的第一工序的俯视图，图4是表示本发明的电子电路单元的第一实施例的制造方法的第一工序的截面图，图5是表示本发明的电子电路单元的第一实施例的制造方法的第二工序的截面图，图6是表示本发明的电子电路单元的第一实施例的制造方法的第三工序的俯视图，图7是表示本发明的电子电路单元的第一实施例的制造方法的第三工序的截面图，图8是表示本发明的电子电路单元的第一实施例的制造方法的第四工序的截面图，图9是表示本发明的电子电路单元的第一实施例的制造方法的第五工序的截面图。
并且，图10是本发明的电子电路单元的第二实施例的俯视图，图11是图10的11-11线的截面图，图12是图10的12-12线的截面图，图13是表示本发明的电子电路单元的第二实施例的制造方法的第三工序的俯视图。
并且，图14是本发明的电子电路单元的第三实施例的俯视图，图15是图14的15-15线的截面图，图16是表示本发明的电子电路单元的第三实施例的制造方法的第一工序的俯视图，图17是表示本发明的电子电路单元的第三实施例的制造方法的第一工序的截面图，图18是表示本发明的电子电路单元的第三实施例的制造方法的第二工序的俯视图，图19是表示本发明的电子电路单元的第三实施例的制造方法的第二工序的截面图，图20是表示本发明的电子电路单元的第三实施例的制造方法的第三工序的截面图，图21是表示本发明的电子电路单元的第三实施例的制造方法的第四工序的俯视图，图22是表示本发明的电子电路单元的第三实施例的制造方法的第四工序的截面图，图23是表示本发明的电子电路单元的第三实施例的制造方法的第五工序的截面图，图24是表示本发明的电子电路单元的第三实施例的制造方法的第六工序的截面图。
并且，图25是本发明的电子电路单元的第四实施例的俯视图，图26是图25的26-26线的截面图，图27是表示本发明的电子电路单元的第四实施例的制造方法的第一工序的俯视图，图28是表示本发明的电子电路单元的第四实施例的制造方法的第一工序的截面图，图29是表示本发明的电子电路单元的第四实施例的制造方法的第二工序的俯视图，图30是表示本发明的电子电路单元的第四实施例的制造方法的第二工序的截面图，图31是表示本发明的电子电路单元的第四实施例的制造方法的第三工序的截面图，图32是表示本发明的电子电路单元的第四实施例的制造方法的第四工序的俯视图，图33是表示本发明的电子电路单元的第四实施例的制造方法的第四工序的截面图，图34是表示本发明的电子电路单元的第四实施例的制造方法的第五工序的截面图，图35是表示本发明的电子电路单元的第四实施例的制造方法的第六工序的截面图。
接着，基于图1、图2说明本发明的电子电路单元的结构，由陶瓷材料等绝缘材料构成的多层基板1以四方形的积层基板形成，在此省略了符号，不过是具有上表面、下表面、相互相对的两对侧面、以及积层间(积层内)的结构。
配线图案P具有信号用图案2与接地用图案3，该配线图案P的信号用图案2被设置在多层基板1的上表面与积层间(积层内)，且具有设置在多层基板1的下表面的多个端子部2a，并且，接地用图案3被设置在多层基板1的积层间(积层内)与下表面，且具有设置在多层基板1的下表面的端子部3a，并且位于积层间的接地用图案3成为在多层基板1的相互相对的侧面露出的状态。
而且，在此虽未图示，但是信号用图案2的端子部2a利用通孔等连接体而连接于设置在上表面或者积层间的信号用图案2，并且，在此虽未图示，但是接地用图案3的端子部3a利用通孔或者侧(side)电极等连接体而连接于设置在积层间的接地用图案3。
另外，在图2中，信号用图案2与接地用图案3被设置在积层间，但是该信号用图案2与接地用图案3也可以在几层的积层间，并且，也可以不在积层间设置信号用图案2与接地用图案3，而是在上表面与下表面的两层具有信号用图案2与接地用图案3的两面基板。
由芯片部件等构成的电子部件4在被载置于多层基板1的上表面的状态下，被锡焊于信号用图案2，并被搭载于多层基板1的上表面，以此形成希望的电路。
由绝缘材料构成的封固树脂部5覆盖电子部件4的整体，在埋设有该电子部件4的状态下，被设置于多层基板1的上表面整体，该封固树脂部5形成四棱柱状，在此省略了符号，形成为具有上表面部与相互相对的两对侧面部的结构，且封固树脂部5的侧面部与多层基板1的侧面形成为同一平面状态。
通过电镀等形成的金属膜6被设置在：封固树脂部5的上表面部的整面、封固树脂部5的相互相对的一对侧面部的整个面、以及位于从多层基板1的上表面至积层间的接地用图案3之间的多层基板1的相互相对的一对侧面的整面。
而且，金属膜6在多层基板1的侧面的位置，成为连接于接地用图案3的状态，成为进行位于多层基板1的上表面的电子部件4或者信号用图案2的电屏蔽的结构，从而形成本发明的电子电路单元。
在此虽未图示，但是具有这样的结构的本发明的电子电路单元，多层基板1的下表面被载置于母基板，设置在多层基板1的下表面的端子部2a、3a被锡焊于设置在母基板上的导电图案，从而本发明的电子电路单元被面安装于母基板。
另外，在上述实施例中，说明了金属膜6连接于设置在积层间的接地用图案3的电子电路单元，不过也可以将接地用图案3设置在多层基板1的上表面，该接地用图案3在多层基板1的侧面的位置连接于金属膜6。
并且，在上述实施例中，说明了位于积层间的信号用图案2比位于积层间的接地用图案3位于更为下方(下表面侧)的电子电路单元，不过也可以是：位于积层间的信号用图案2比位于积层间的接地用图案3位于更为上方(上表面侧)，位于积层间的信号用图案2也被金属膜6电屏蔽。
接着，基于图3～图9说明本发明的电子电路单元的第一实施例的制造方法，首先，如图3、图4所示，准备用于形成多个多层基板1的集合基板11，接着，在如图3、图4所示的第一工序中，电子部件4对应于各个多层基板1而被搭载(安装)于集合基板11。
接着，在图5所示的第二工序中，在集合基板11的上表面的整个面设置封固树脂部5来埋入设置电子部件4，之后，在图6、图7的第三工序中，在相互紧邻的多层基板1间(切断线S1)的位置，在集合基板11与封固树脂部5上，在利用位于集合基板11的下部侧的连结部11a来连结多个多层基板1的状态下，从封固树脂部5的上表面部至露出位于积层间的接地用图案3的位置设置狭缝部12，在封固树脂部5利用狭缝部12来形成相互相对的一对侧面部，并且，在多层基板1利用狭缝部12来形成相互相对的一对侧面的一部分。
在该第三工序中，多个狭缝部12形成为并列状态。
接着，在图8的第四工序中，在包括有狭缝部12内的封固树脂部5与集合基板11上通过电镀形成与位于积层间的接地用图案3连接的金属膜6。
在该第四工序中的金属膜6被形成在狭缝部12内的整面(封固树脂部5的侧面部与多层基板1的一部分的侧面、以及狭缝部12的底面)与封固树脂部5的上表面部。
接着，在图9的第五工序中，在相互紧邻的多层基板1间(参照图6的切断线S1、S2)的位置设置切断部13，从而电子电路单元被各个地断开。
该第五工序中的切断部13，以比狭缝部12的宽度小的宽度尺寸形成，在狭缝部12的底面的位置被切断，并且在切断线S1的位置切断连结部11a，并且，在切断线S2的位置切断封固树脂部5与集合基板11(没有狭缝部12的连结部11a)，从而完成本发明的电子电路单元的制造。
并且，图10～图12表示本发明的电子电路单元的第二实施例，说明该第二实施例，金属膜6被设置在：封固树脂部5的上表面部的整个面、封固树脂部5的相互相对的两对侧面部的整个面、以及位于从多层基板1的上表面至积层间的接地用图案3之间的多层基板1的相互相对的两对侧面的整个面。
即，金属膜6形成了如下结构：被设置在封固树脂部5的已露出的外表面的整个面、和从多层基板1的上表面至接地用图案3之间的侧面的整个面，利用金属膜6来进行多层基板1的上表面或者积层间的信号用图案2的电屏蔽。
其它的结构具有与上述第一实施例相同的结构，对相同的部件标注相同的附图标记，在此省略其说明。
另外，在上述第二实施例，说明了接地用图案3从多层基板1的两对侧面分别露出的电子电路单元，不过接地用图案3也可以从多层基板1的一个侧面、或者相互相对的一对侧面露出。
接着，基于图13、以及作为第一实施例的图3～图9来说明本发明的电子电路单元的第二实施例的制造方法，首先，如图3、图4所示，准备用于形成多个多层基板1的集合基板11，接着，在如图3、图4所示的第一工序中，电子部件4对应于各个多层基板1而被搭载(安装)于集合基板11，接着，在如图5所示的第二工序中，在集合基板11的上表面的整个面设置封固树脂部5来埋入设置电子部件4。
即，在第一、第二工序中，与第一实施例相同。
接着，在第三工序的图13中，在相互紧邻的多层基板1间(切断线S1、S2)的位置，在集合基板11与封固树脂部5上，在利用位于集合基板11的下部侧的连结部11a来连结多个多层基板1的状态下，从封固树脂部5的上表面部至露出位于积层间的接地用图案3的位置设置狭缝部12，在封固树脂部5利用狭缝部12来形成相互相对的两对侧面部，并且，在多层基板1利用狭缝部12来形成相互相对的两对侧面的一部分。
在该第二实施例的第三工序中，狭缝部12形成为格子状。
接着，在图8的第四工序中，在包括有狭缝部12内的封固树脂部5与集合基板11上通过电镀形成与位于积层间的接地用图案3连接的金属膜6。
在该第四工序中的金属膜6被形成在狭缝部12内的整个面(封固树脂部5的侧面部与多层基板1的一部分的侧面、以及狭缝部12的底面)与封固树脂部5的上表面部。
即，该第四工序与第一实施例相同。
接着，在第五工序的图9中，在相互紧邻的多层基板1间(参照图13的切断线S1、S2)的位置设置切断部13，从而电子电路单元被各个地断开。
该第五工序中的切断部13，以比狭缝部12的宽度小的宽度尺寸形成，在狭缝部12的底面的位置被切断，并且切断线S1、S2的位置的连结部11a被切断，从而完成本发明的电子电路单元的制造。
并且，图14、图15表示本发明的电子电路单元的第三实施例，说明该第三实施例，在多层基板1具有连接导体7，所述连接导体7被设置为贯穿在从多层基板1的上表面到侧面的接地用图案3所在的空间、且在侧面的位置连接于接地用图案3，在该连接导体7连接有金属膜6。
其它结构具有与上述第一实施例相同的结构，对相同部件标注相同的附图标记，在此省略其说明。
另外，在该第三实施例中，说明了金属膜6设置在封固树脂部5的上表面部与一对侧面部、以及多层基板1的一对侧面的电子电路单元，但是如图10～图12的第二实施例所示，金属膜6也可以被设置在封固树脂部5的已露出的外表面的整个面、与从多层基板1的上表面至接地用图案3之间的侧面的整个面。
接着，基于图16～图24说明本发明的电子电路单元的第三实施例的制造方法，首先，如图16、图17所示，准备用于形成多个多层基板1的集合基板11，其为了露出位于积层间的接地用图案3而具有设置在相互紧邻的多层基板1间(切断线S1)的切割条槽11b，接着，在如图16、图17所示的第一工序中，电子部件4对应于各个多层基板1而被搭载(安装)于集合基板11。
接着，在如图18、图19所示的第二工序中，由导电材料构成的导体部14被填充在切割条槽11b内，该导体部14连接于接地用图案3。
该导体部14形成为并列状态，并且用于形成后述的连接导体7。
接着，在图20的第三工序中，在集合基板11的上表面的整个面与导体部14的上表面设置封固树脂部5来埋入设置电子部件4。
接着，在图21、图22的第四工序中，在相互紧邻的多层基板1间(切断线S1)的位置，在集合基板11与封固树脂部5、以及导体部14上，在利用位于集合基板11的下部侧的连结部11a来连结多个多层基板1的状态下，从封固树脂部5的上表面部至露出位于积层间的接地用图案3的位置设置狭缝部12。
在该第四工序中，导体部14被狭缝部12分割，在狭缝部12内形成连接于接地用图案3的连接导体7，并且在封固树脂部5利用狭缝部12来形成相互相对的一对侧面部，并且，在多层基板1利用狭缝部12来形成相互相对的一对侧面的一部分。
接着，在图23的第五工序中，在包括有狭缝部12内的封固树脂部5与集合基板11上通过电镀形成连接于位于积层间的接地用图案3的金属膜6。
在该第五工序中的金属膜6附着于连接导体7的表面，并且被形成在狭缝部12内的整个面(封固树脂部5的侧面部与多层基板1的一部分的侧面、以及狭缝部12的底面)与封固树脂部5的上表面部。
接着，在第六工序的图24中，在相互紧邻的多层基板1间(参照图21的切断线S1、S2)的位置设置切断部13，从而电子电路单元被各个地断开。
该第六工序中的切断部13，以比狭缝部12的宽度小的宽度尺寸形成，在狭缝部12的底面的位置被切断，并且在切断线S1的位置切断连结部11a，并且在切断线S2的位置切断封固树脂部5与集合基板11(没有狭缝部12的连结部11a)，从而完成本发明的电子电路单元的制造。
另外，该第三实施例也可以如图13的第二实施例所述，狭缝部12形成为格子状。
并且，图25、图26表示本发明的电子电路单元的第四实施例，说明该第四实施例，在多层基板1具有侧(side)电极8，所述侧电极8被设置于从多层基板1的上表面至多层基板1的下表面的凹状的侧面、且在凹状的侧面的位置与接地用图案3相连接，在该侧电极8上连接有金属膜6。
其它结构具有与上述第一实施例相同的结构，对相同部件标注相同的附图标记，在此省略其说明。
另外，在该第四实施例中，说明了金属膜6设置在封固树脂部5的上表面部与一对侧面部、以及多层基板1的一对侧面的电子电路单元，不过如图10～图12的第二实施例所示，金属膜6也可以被设置在封固树脂部5的已露出的外表面的整个面、与从多层基板1的上表面至接地用图案3之间的侧面的整个面。
接着，基于图27～图35说明本发明的电子电路单元的第四实施例的制造方法，首先，如图27、图28所示，准备用于形成多个多层基板1的集合基板11，所述集合基板11为了露出位于积层间的接地用图案3而具有设置在相互紧邻的多层基板1间(切断线S1)的贯通孔11c，接着，在如图27、图28所示的第一工序中，电子部件4对应于各个多层基板1而被搭载(安装)于集合基板11。
接着，在如图29、图30所示的第二工序中，导电体15被设置在贯通孔11c的壁面，该导电体15连接于接地用图案3。
该导电体15被设置在设置于相互紧邻的多层基板1间的贯通孔11c的壁面，且用于形成后述的侧电极8。
接着，在图31的第三工序中，在集合基板11的上表面的整个面与贯通孔11c的上表面设置封固树脂部5来埋入设置电子部件4。
在该第三工序中，在贯通孔11c内***夹具(没有图式)，在贯通孔11c被堵塞的状态下来形成封固树脂部5。
接着，在图32、图33的第四工序中，在相互紧邻的多层基板1间(切断线S1)的位置，在集合基板11与封固树脂部5、以及导电体15上，在利用位于集合基板11的下部侧的连结部11a来连结多个多层基板1的状态下，从封固树脂部5的上表面部至露出位于积层间的接地用图案3的位置设置(至位于积层间的接地用图案3的位置)设置狭缝部12。
在该第四工序中，狭缝部12的宽度是比贯通孔11c的直径小的宽度尺寸，导电体15的上部的一部分被狭缝部12分割，在狭缝部12内形成连接于接地用图案3的侧电极8，并且在封固树脂部5利用狭缝部12来形成相互相对的一对侧面部，并且，在多层基板1利用狭缝部12来形成相互相对的一对侧面的一部分。
接着，在图34的第五工序中，在包括有狭缝部12内以及贯通孔11c内的封固树脂部5与集合基板11上通过电镀形成与位于积层间的接地用图案3连接的金属膜6。
在该第五工序中的金属膜6附着于侧电极8的表面，并且被形成在狭缝部12内的整个面(封固树脂部5的侧面部与多层基板1的一部分的侧面、以及狭缝部12的底面)与封固树脂部5的上表面部。
接着，在第六工序的图35中，在相互紧邻的多层基板1间(参照图32的切断线S1、S2)的位置设置切断部13，从而电子电路单元被各个地断开。
该第六工序中的切断部13，以比狭缝部12的宽度小的宽度尺寸形成，在狭缝部12的底面的位置被切断，并且在切断线S1的位置切断连结部11a，并且在切断线S2的位置切断封固树脂部5与集合基板11(没有狭缝部12的连结部11a)，从而完成本发明的电子电路单元的制造。
另外，该第四实施例也可以如图13的第二实施例所述，狭缝部12形成为格子状。

Claims (12)

1.一种被屏蔽的电子电路单元，其特征在于，
包括设置有配线图案的多层基板、被搭载于该多层基板的上表面的电子部件、以及在埋设有该电子部件的状态下设置于所述多层基板的上表面的由绝缘材料构成的封固树脂部，所述多层基板具有相互相对的两对侧面，并且所述配线图案具有设置在所述多层基板的上表面或者/以及积层间的接地用图案，所述封固树脂部具有上表面部与相互相对的两对侧面部，在所述封固树脂部的所述上表面部与相互相对的所述侧面部设置有金属膜，并且所述金属膜设置在所述多层基板的相互相对的所述侧面，且在所述侧面的位置连接于所述接地用图案。
2.如权利要求1所述的被屏蔽的电子电路单元，其特征在于，
所述金属膜被设置在所述封固树脂部的所述上表面部与相互相对的所述侧面部的整个面，并且与设置在所述多层基板的积层间的所述接地用图案相连接的所述金属膜，被设置在位于从所述多层基板的上表面至所述接地用图案之间的相互相对的所述侧面的整个面上。
3.如权利要求2所述的被屏蔽的电子电路单元，其特征在于，
所述配线图案具有所述接地用图案与信号用图案，所述信号用图案被设置在比所述接地用图案更位于上方的所述多层基板的积层间。
4.如权利要求2所述的被屏蔽的电子电路单元，其特征在于，
在所述多层基板具有连接导体，所述连接导体被设置为贯穿在从所述上表面到所述侧面的所述接地用图案所在的空间、且在所述侧面的位置连接于所述接地用图案，在该连接导体连接有所述金属膜。
5.如权利要求2所述的被屏蔽的电子电路单元，其特征在于，
在所述多层基板具有侧电极，所述侧电极被设置在从所述上表面至所述多层基板的下表面的凹状的所述侧面、且在所述凹状的侧面的位置连接于所述接地用图案，在该侧电极连接有所述金属膜。
6.如权利要求1所述的被屏蔽的电子电路单元，其特征在于，
在所述多层基板的下表面设置有连接于所述电子部件的端子部与所述接地用图案。
7.一种被屏蔽的电子电路单元的制造方法，是用于制造权利要求2所述的电子电路单元的制造方法，其特征在于，
准备用于形成多个所述多层基板的集合基板，在所述集合基板设置了对应于各个所述多层基板而被搭载的所述电子部件与埋入设置有该电子部件的所述封固树脂部，之后，在相互紧邻的所述多层基板间的位置，在所述集合基板与所述封固树脂部上，在利用位于所述集合基板的下部侧的连结部来连结多个所述多层基板的状态下，从所述封固树脂部的上表面部至露出位于所述积层间的所述接地用图案的位置设置狭缝部，在所述封固树脂部利用所述狭缝部来形成相互相对的所述侧面部，并且，在所述多层基板利用所述狭缝部来形成相互相对的所述侧面的一部分，然后，在包括有所述狭缝部内的所述封固树脂部与所述集合基板设置连接于位于所述积层间的所述接地用图案的所述金属膜，其后，在所述集合基板、或者所述集合基板与所述封固树脂部，在相互紧邻的所述多层基板间的位置设置切断部，从而所述电子电路单元被各个地断开。
8.一种被屏蔽的电子电路单元的制造方法，是用于制造权利要求4所述的电子电路单元的制造方法，其特征在于，
准备用于形成多个所述多层基板的集合基板，在所述集合基板设置了：对应于各个所述多层基板而被搭载的所述电子部件；被设置在相互紧邻的所述多层基板间、且用于使位于所述积层间的所述接地用图案露出的切割条槽；连接于所述接地用图案、且用于形成被填充于所述切割条槽内的所述连接导体的导体部；以及包括有该导体部上地埋入设置有所述电子部件的所述封固树脂部，之后，在相互紧邻的所述多层基板间的位置，在所述集合基板与所述封固树脂部上，在利用位于所述集合基板的下部侧的连结部来连结多个所述多层基板的状态下，从所述封固树脂部的上表面部至位于所述积层间的所述接地用图案的位置设置狭缝部，在所述封固树脂部利用所述狭缝部来形成相互相对的所述侧面部，并且，在所述多层基板利用所述狭缝部来形成相互相对的所述侧面的一部分，并且所述导体部被所述狭缝部分割，在所述狭缝部内形成有连接于所述接地用图案的所述连接导体，然后，在包括有所述狭缝部内的所述封固树脂部与所述集合基板设置连接于所述连接导体与位于所述积层间的所述接地用图案的所述金属膜，其后，在所述集合基板、或者所述集合基板与所述封固树脂部，在相互紧邻的所述多层基板间的位置设置切断部，从而所述电子电路单元被各个地断开。
9.一种被屏蔽的电子电路单元的制造方法，是用于制造权利要求5所述的电子电路单元的制造方法，其特征在于，
准备用于形成多个所述多层基板的集合基板，在所述集合基板设置了：对应于各个所述多层基板而被搭载的所述电子部件；被设置于相互紧邻的所述多层基板间、且用于使位于所述积层间的所述接地用图案露出的、并用于形成所述凹状的侧面的贯通孔；连接于所述接地用图案、且用于形成在所述贯通孔内的壁面形成的所述侧电极的导电体；以及包括有所述贯通孔上地埋入设置有所述电子部件的所述封固树脂部，之后，在相互紧邻的所述多层基板间的位置，在所述集合基板与所述封固树脂部上，在利用位于所述集合基板的下部侧的连结部来连结多个所述多层基板的状态下，从所述封固树脂部的上表面至位于所述积层间的所述接地用图案所露出的位置设置狭缝部，在所述封固树脂部利用所述狭缝部来形成相互相对的所述侧面部，并且，在所述多层基板利用所述狭缝部来形成相互相对的所述侧面的一部分，并且所述贯通孔与所述导电体的一部分被所述狭缝部分割，在位于被分割的所述贯通孔内的所述凹状的侧面形成有连接于所述接地用图案的所述侧电极的一部分，然后，在包括有所述凹状的侧面与所述狭缝部内的所述封固树脂部与所述集合基板，设置连接于所述侧电极的一部分与位于所述积层间的所述接地用图案的所述金属膜，其后，在所述集合基板、或者所述集合基板与所述封固树脂部，在相互紧邻的所述多层基板间的位置设置切断部，从而所述电子电路单元被各个地断开。
10.如权利要求7所述的被屏蔽的电子电路单元的制造方法，其特征在于，
所述切断部以比所述狭缝部的宽度小的宽度尺寸来形成。
11.如权利要求7所述的被屏蔽的电子电路单元的制造方法，其特征在于，
所述狭缝部，在已位于相互紧邻的所述多层基板间的状态下形成为格子状，在对应于所述狭缝部的位置而设置的所述连结部设置有所述切断部，从而所述电子电路单元被各个地断开。
12.如权利要求7所述的被屏蔽的电子电路单元的制造方法，其特征在于，
所属金属膜通过电镀来形成。
CN2006100850425A 2005-05-25 2006-05-22 被屏蔽的电子电路单元及其制造方法 Expired - Fee Related CN1870857B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005152561 2005-05-25
JP2005-152561 2005-05-25
JP2005152561A JP4614278B2 (ja) 2005-05-25 2005-05-25 電子回路ユニット、及びその製造方法

Publications (2)

Publication Number Publication Date
CN1870857A true CN1870857A (zh) 2006-11-29
CN1870857B CN1870857B (zh) 2011-06-15

Family

ID=37444379

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100850425A Expired - Fee Related CN1870857B (zh) 2005-05-25 2006-05-22 被屏蔽的电子电路单元及其制造方法

Country Status (4)

Country Link
US (1) US7478474B2 (zh)
JP (1) JP4614278B2 (zh)
CN (1) CN1870857B (zh)
TW (1) TW200701879A (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101840910A (zh) * 2009-03-16 2010-09-22 株式会社瑞萨科技 半导体器件及其制造方法
CN101276805B (zh) * 2007-06-15 2011-09-28 日月光半导体制造股份有限公司 具电磁干扰屏蔽功能的半导体封装构造及其制造方法
CN101409277B (zh) * 2007-09-27 2012-11-21 奥迪康有限公司 包括电磁屏蔽的smd元件的组件、方法及使用
CN105390453A (zh) * 2014-08-31 2016-03-09 天工方案公司 屏蔽应用的陶瓷基板的金属化的器件及方法
CN106413366A (zh) * 2015-07-31 2017-02-15 株式会社村田制作所 陶瓷布线基板、电子电路模块及电子电路模块的制造方法
CN107452691A (zh) * 2016-04-25 2017-12-08 Tdk株式会社 电子电路封装
CN108364933A (zh) * 2017-01-25 2018-08-03 株式会社迪思科 半导体封装的制造方法
CN109119380A (zh) * 2017-06-23 2019-01-01 Tdk株式会社 使用复合磁性密封材料的电子电路封装
TWI656543B (zh) * 2015-10-16 2019-04-11 日商村田製作所股份有限公司 Electronic parts
CN112449494A (zh) * 2019-08-27 2021-03-05 深南电路股份有限公司 一种印制电路板的制作方法

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005099331A1 (ja) * 2004-03-30 2005-10-20 Matsushita Electric Industrial Co., Ltd. モジュール部品およびその製造方法
US8959762B2 (en) 2005-08-08 2015-02-24 Rf Micro Devices, Inc. Method of manufacturing an electronic module
US8053872B1 (en) 2007-06-25 2011-11-08 Rf Micro Devices, Inc. Integrated shield for a no-lead semiconductor device package
US8062930B1 (en) 2005-08-08 2011-11-22 Rf Micro Devices, Inc. Sub-module conformal electromagnetic interference shield
US8434220B2 (en) 2007-06-27 2013-05-07 Rf Micro Devices, Inc. Heat sink formed with conformal shield
DE102007020656B4 (de) 2007-04-30 2009-05-07 Infineon Technologies Ag Werkstück mit Halbleiterchips, Halbleiterbauteil und Verfahren zur Herstellung eines Werkstücks mit Halbleiterchips
FI20070415L (fi) * 2007-05-25 2008-11-26 Elcoteq Se Suojamaadoitus
JP2009033114A (ja) * 2007-06-29 2009-02-12 Tdk Corp 電子モジュール、及び電子モジュールの製造方法
US20090002967A1 (en) * 2007-06-29 2009-01-01 Tdk Corporation Electronic module and fabrication method thereof
US8212339B2 (en) 2008-02-05 2012-07-03 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US7989928B2 (en) * 2008-02-05 2011-08-02 Advanced Semiconductor Engineering Inc. Semiconductor device packages with electromagnetic interference shielding
US8022511B2 (en) * 2008-02-05 2011-09-20 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8350367B2 (en) * 2008-02-05 2013-01-08 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
WO2009113267A1 (ja) * 2008-03-14 2009-09-17 パナソニック株式会社 半導体装置および半導体装置の製造方法
US8008753B1 (en) * 2008-04-22 2011-08-30 Amkor Technology, Inc. System and method to reduce shorting of radio frequency (RF) shielding
US8410584B2 (en) * 2008-08-08 2013-04-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US20100110656A1 (en) 2008-10-31 2010-05-06 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US20100207257A1 (en) * 2009-02-17 2010-08-19 Advanced Semiconductor Engineering, Inc. Semiconductor package and manufacturing method thereof
US8110902B2 (en) 2009-02-19 2012-02-07 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
CN101930969B (zh) * 2009-06-22 2012-06-13 日月光半导体制造股份有限公司 具有电磁干扰防护罩的半导体封装件
US8212340B2 (en) 2009-07-13 2012-07-03 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US8030750B2 (en) 2009-11-19 2011-10-04 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8378466B2 (en) 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
US8368185B2 (en) 2009-11-19 2013-02-05 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
JP2011216849A (ja) 2010-03-17 2011-10-27 Tdk Corp 電子回路モジュール部品及び電子回路モジュール部品の製造方法
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
TWI420644B (zh) * 2010-04-29 2013-12-21 Advanced Semiconductor Eng 具有遮蔽電磁干擾的半導體裝置封裝件
US8659912B2 (en) * 2010-05-10 2014-02-25 Biotronik Se & Co. Kg Shielding device for shielding an electronic component
KR101153536B1 (ko) * 2010-06-07 2012-06-11 삼성전기주식회사 고주파 패키지
TWI540698B (zh) 2010-08-02 2016-07-01 日月光半導體製造股份有限公司 半導體封裝件與其製造方法
US9137934B2 (en) 2010-08-18 2015-09-15 Rf Micro Devices, Inc. Compartmentalized shielding of selected components
US9007273B2 (en) 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
KR101179399B1 (ko) * 2010-10-04 2012-09-04 삼성전기주식회사 크로스토크를 저감하기 위한 인쇄회로기판
US8654537B2 (en) * 2010-12-01 2014-02-18 Apple Inc. Printed circuit board with integral radio-frequency shields
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
TWI525782B (zh) * 2011-01-05 2016-03-11 矽品精密工業股份有限公司 半導體封裝件及其製法
JP5365647B2 (ja) * 2011-02-09 2013-12-11 株式会社村田製作所 高周波モジュールの製造方法および高周波モジュール
JP5522080B2 (ja) * 2011-02-18 2014-06-18 コニカミノルタ株式会社 プリントシステムおよび画像形成装置
US8835226B2 (en) 2011-02-25 2014-09-16 Rf Micro Devices, Inc. Connection using conductive vias
US9627230B2 (en) 2011-02-28 2017-04-18 Qorvo Us, Inc. Methods of forming a microshield on standard QFN package
KR20120131530A (ko) * 2011-05-25 2012-12-05 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN103025137A (zh) 2011-09-26 2013-04-03 新科实业有限公司 电子部件模块及其制造方法
US8541883B2 (en) 2011-11-29 2013-09-24 Advanced Semiconductor Engineering, Inc. Semiconductor device having shielded conductive vias
JP2013161831A (ja) * 2012-02-01 2013-08-19 Mitsumi Electric Co Ltd 電子モジュール及びその製造方法
JP5974642B2 (ja) 2012-02-08 2016-08-23 ミツミ電機株式会社 電子部品モジュール及び製造方法
US9030841B2 (en) * 2012-02-23 2015-05-12 Apple Inc. Low profile, space efficient circuit shields
US8937376B2 (en) 2012-04-16 2015-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor packages with heat dissipation structures and related methods
US8786060B2 (en) 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US8704341B2 (en) 2012-05-15 2014-04-22 Advanced Semiconductor Engineering, Inc. Semiconductor packages with thermal dissipation structures and EMI shielding
US8653634B2 (en) 2012-06-11 2014-02-18 Advanced Semiconductor Engineering, Inc. EMI-shielded semiconductor devices and methods of making
US9153542B2 (en) 2012-08-01 2015-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package having an antenna and manufacturing method thereof
TWI448224B (zh) * 2012-09-24 2014-08-01 Universal Scient Ind Shanghai 電子模組以及其製造方法
US9978688B2 (en) 2013-02-28 2018-05-22 Advanced Semiconductor Engineering, Inc. Semiconductor package having a waveguide antenna and manufacturing method thereof
US9837701B2 (en) 2013-03-04 2017-12-05 Advanced Semiconductor Engineering, Inc. Semiconductor package including antenna substrate and manufacturing method thereof
US9129954B2 (en) 2013-03-07 2015-09-08 Advanced Semiconductor Engineering, Inc. Semiconductor package including antenna layer and manufacturing method thereof
US9172131B2 (en) 2013-03-15 2015-10-27 Advanced Semiconductor Engineering, Inc. Semiconductor structure having aperture antenna
JP6160147B2 (ja) * 2013-03-19 2017-07-12 Tdk株式会社 電子部品モジュールの製造方法、無電解メッキ方法及び無電解メッキ装置
KR101994714B1 (ko) * 2013-05-21 2019-07-01 삼성전기주식회사 고주파 모듈
US9807890B2 (en) 2013-05-31 2017-10-31 Qorvo Us, Inc. Electronic modules having grounded electromagnetic shields
CN103400825B (zh) * 2013-07-31 2016-05-18 日月光半导体制造股份有限公司 半导体封装件及其制造方法
US9232686B2 (en) * 2014-03-27 2016-01-05 Intel Corporation Thin film based electromagnetic interference shielding with BBUL/coreless packages
JP6091460B2 (ja) * 2014-04-11 2017-03-08 シマネ益田電子株式会社 電子部品の製造方法
DE112014007248T5 (de) * 2014-12-12 2017-08-31 Meiko Electronics Co., Ltd. Gekapseltes Schaltungsmodul und Herstellungsverfahren dafür
TWI651830B (zh) * 2015-02-17 2019-02-21 立昌先進科技股份有限公司 多功能小型化表面黏著型電子元件及其製法
US10321569B1 (en) * 2015-04-29 2019-06-11 Vpt, Inc. Electronic module and method of making same
EP3407379A4 (en) * 2016-01-22 2019-10-09 Toppan Printing Co., Ltd. SUBSTRATE FOR PACKAGING AND METHOD FOR PRODUCING THE SAID SUBSTRATE
US20170263565A1 (en) * 2016-03-14 2017-09-14 Stmicroelectronics Pte Ltd Integrated circuit (ic) package with a grounded electrically conductive shield layer and associated methods
CN109845413B (zh) * 2016-08-19 2022-07-05 奈科斯特金技术私人有限公司 用于制造印刷电路板的方法
US10825780B2 (en) * 2016-11-29 2020-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with electromagnetic interference protection and method of manufacture
WO2018211883A1 (ja) * 2017-05-18 2018-11-22 株式会社村田製作所 樹脂多層基板の製造方法、樹脂多層基板、および樹脂多層基板の実装構造
US11127689B2 (en) 2018-06-01 2021-09-21 Qorvo Us, Inc. Segmented shielding using wirebonds
US11219144B2 (en) 2018-06-28 2022-01-04 Qorvo Us, Inc. Electromagnetic shields for sub-modules
WO2020017547A1 (ja) * 2018-07-20 2020-01-23 株式会社村田製作所 モジュール
US11114363B2 (en) 2018-12-20 2021-09-07 Qorvo Us, Inc. Electronic package arrangements and related methods
US11515282B2 (en) 2019-05-21 2022-11-29 Qorvo Us, Inc. Electromagnetic shields with bonding wires for sub-modules
CN115312561A (zh) * 2019-12-24 2022-11-08 群创光电股份有限公司 电子装置
US11756894B2 (en) * 2020-05-20 2023-09-12 Qualcomm Incorporated Radio-frequency (RF) integrated circuit (IC) (RFIC) packages employing a substrate sidewall partial shield for electro-magnetic interference (EMI) shielding, and related fabrication methods
TWI774008B (zh) * 2020-06-19 2022-08-11 啟碁科技股份有限公司 封裝結構及其製造方法
RU2748423C1 (ru) * 2020-08-10 2021-05-25 федеральное государственное бюджетное образовательное учреждение высшего образования «Томский государственный университет систем управления и радиоэлектроники» Полосковая структура, защищающая от сверхкоротких импульсов в дифференциальном и синфазном режимах
RU2767975C1 (ru) * 2021-06-18 2022-03-22 федеральное государственное бюджетное образовательное учреждение высшего образования «Томский государственный университет систем управления и радиоэлектроники» Меандровая линия с лицевой связью и пассивным проводником, защищающая от сверхкоротких импульсов
RU2769104C1 (ru) * 2021-06-21 2022-03-28 федеральное государственное бюджетное образовательное учреждение высшего образования «Томский государственный университет систем управления и радиоэлектроники» Меандровая микрополосковая линия с двумя пассивными проводниками, защищающая от сверхкоротких импульсов

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5355016A (en) * 1993-05-03 1994-10-11 Motorola, Inc. Shielded EPROM package
JP4159636B2 (ja) * 1997-11-25 2008-10-01 シチズン電子株式会社 電子部品パッケージ及びその製造方法
JP2000100983A (ja) * 1998-09-24 2000-04-07 Kyocera Corp 電子部品収納用パッケージ
JP3714088B2 (ja) * 1999-02-18 2005-11-09 株式会社村田製作所 電子部品及びその製造方法
JP2001244688A (ja) 2000-02-28 2001-09-07 Kyocera Corp 高周波モジュール部品及びその製造方法
JP2003017851A (ja) * 2001-06-29 2003-01-17 Murata Mfg Co Ltd 多層セラミック基板の製造方法
JP3991658B2 (ja) * 2001-11-15 2007-10-17 株式会社村田製作所 電子部品および集合電子部品ならびに電子部品の製造方法
JP4178880B2 (ja) * 2002-08-29 2008-11-12 松下電器産業株式会社 モジュール部品
JP4662324B2 (ja) * 2002-11-18 2011-03-30 太陽誘電株式会社 回路モジュール
US7187060B2 (en) * 2003-03-13 2007-03-06 Sanyo Electric Co., Ltd. Semiconductor device with shield
JP4020874B2 (ja) * 2003-03-13 2007-12-12 三洋電機株式会社 半導体装置およびその製造方法
JP2005109306A (ja) * 2003-10-01 2005-04-21 Matsushita Electric Ind Co Ltd 電子部品パッケージおよびその製造方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101276805B (zh) * 2007-06-15 2011-09-28 日月光半导体制造股份有限公司 具电磁干扰屏蔽功能的半导体封装构造及其制造方法
CN101409277B (zh) * 2007-09-27 2012-11-21 奥迪康有限公司 包括电磁屏蔽的smd元件的组件、方法及使用
CN101840910A (zh) * 2009-03-16 2010-09-22 株式会社瑞萨科技 半导体器件及其制造方法
US10729001B2 (en) 2014-08-31 2020-07-28 Skyworks Solutions, Inc. Devices and methods related to metallization of ceramic substrates for shielding applications
CN105390453A (zh) * 2014-08-31 2016-03-09 天工方案公司 屏蔽应用的陶瓷基板的金属化的器件及方法
US11277901B2 (en) 2014-08-31 2022-03-15 Skyworks Solutions, Inc. Methods related to metallization of ceramic substrates for shielding applications
CN105390453B (zh) * 2014-08-31 2020-10-02 天工方案公司 屏蔽应用的陶瓷基板的金属化的器件及方法
CN106413366A (zh) * 2015-07-31 2017-02-15 株式会社村田制作所 陶瓷布线基板、电子电路模块及电子电路模块的制造方法
CN106413366B (zh) * 2015-07-31 2019-03-01 株式会社村田制作所 陶瓷布线基板、电子电路模块及电子电路模块的制造方法
TWI656543B (zh) * 2015-10-16 2019-04-11 日商村田製作所股份有限公司 Electronic parts
CN107452691B (zh) * 2016-04-25 2019-12-17 Tdk株式会社 电子电路封装
CN107452691A (zh) * 2016-04-25 2017-12-08 Tdk株式会社 电子电路封装
CN108364933A (zh) * 2017-01-25 2018-08-03 株式会社迪思科 半导体封装的制造方法
CN108364933B (zh) * 2017-01-25 2023-09-19 株式会社迪思科 半导体封装的制造方法
CN109119380A (zh) * 2017-06-23 2019-01-01 Tdk株式会社 使用复合磁性密封材料的电子电路封装
CN112449494A (zh) * 2019-08-27 2021-03-05 深南电路股份有限公司 一种印制电路板的制作方法
CN112449494B (zh) * 2019-08-27 2022-04-12 深南电路股份有限公司 一种印制电路板的制作方法

Also Published As

Publication number Publication date
JP4614278B2 (ja) 2011-01-19
TW200701879A (en) 2007-01-01
US20060266547A1 (en) 2006-11-30
TWI311904B (zh) 2009-07-01
JP2006332255A (ja) 2006-12-07
CN1870857B (zh) 2011-06-15
US7478474B2 (en) 2009-01-20

Similar Documents

Publication Publication Date Title
CN1870857A (zh) 被屏蔽的电子电路单元及其制造方法
CN1258308C (zh) 印刷电路板及其制造方法和半导体器件
CN1151542C (zh) 电子器件及其制造方法
CN1882224A (zh) 配线基板及其制造方法
CN1855451A (zh) 半导体装置及其制造方法
CN1578601A (zh) 内置半导体ic模块及其制造方法
CN1202697C (zh) 通孔填充方法
CN1182766C (zh) 经表面加工的电沉积铜箔及其制造方法和用途
CN100338978C (zh) 布线基板的制作方法
CN1138302C (zh) 半导体器件的制造方法和半导体器件的封装
CN1499595A (zh) 半导体装置及其制造方法
CN1873935A (zh) 配线基板的制造方法及半导体器件的制造方法
CN101066005A (zh) 多层布线基板及其制造方法
CN1835654A (zh) 配线基板及其制造方法
CN1750736A (zh) 包括嵌入式无源元件的印刷电路板及其制造方法
CN1946270A (zh) 印制线路板、多层印制线路板及其制造方法
CN1652663A (zh) 立体电子电路装置及其中继基板和中继框
CN1956183A (zh) 电子部件内置式基板及其制造方法
CN1720355A (zh) 电镀构造物及其制造方法
CN101039545A (zh) 布线电路基板及布线电路基板的连接结构
CN1574027A (zh) 布线电路板
CN1722370A (zh) 半导体装置的制造方法
CN1870259A (zh) 多层布线基片
CN1906984A (zh) 印刷电路板、印刷电路组件和电子设备
CN1471161A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan, Japan

Patentee after: Alpine Alpine Company

Address before: Tokyo, Japan, Japan

Patentee before: Alps Electric Co., Ltd.

CP01 Change in the name or title of a patent holder
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110615

Termination date: 20200522

CF01 Termination of patent right due to non-payment of annual fee