CN1151542C - 电子器件及其制造方法 - Google Patents

电子器件及其制造方法 Download PDF

Info

Publication number
CN1151542C
CN1151542C CNB981201075A CN98120107A CN1151542C CN 1151542 C CN1151542 C CN 1151542C CN B981201075 A CNB981201075 A CN B981201075A CN 98120107 A CN98120107 A CN 98120107A CN 1151542 C CN1151542 C CN 1151542C
Authority
CN
China
Prior art keywords
mentioned
hole
substrate
jie
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB981201075A
Other languages
English (en)
Other versions
CN1213844A (zh
Inventor
��˹��ŵ��
古川秀利
ʷ
野间淳史
田中毅
石田秀俊
上田大助
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1213844A publication Critical patent/CN1213844A/zh
Application granted granted Critical
Publication of CN1151542C publication Critical patent/CN1151542C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

一种电子器件及其制造方法是在基板上形成具有底部的介通孔后，在介通孔的至少侧壁上形成导电层。然后，为使导电层露出，将基板上介通孔形成侧的相反一侧的部分去除，对基板进行薄化处理。

Description

电子器件及其制造方法
技术领域
本发明涉及移动通讯器械等信息和通讯领域中使用的电子器件及其制造方法。
背景技术
近年，对携带电话或个人手持电话***(PHS)等移动通讯器械的需求急剧扩大，与此相对应移动通信器械所使用的频率从MHz频带扩展到GHz频带。在这些移动通信器械的接受信号部分或发射信号部分的频率变换电路或信号放大电路中，在高频带段具有高增益、低失真和低电流的砷化镓场效应晶体管(GaAsFET)得到广泛的应用。
GaAsFET是在半绝缘性基板上先形成GaAs，在组装时再将芯片用切片的方法切割而成。切割下来的各个芯片装配到配线框架上后，用金丝导线将GaAsFET的电极和配线框架连接起来，起导电目的。
然而，象这样结构的的FET工作在高频段时，由于金丝导线的电感成分的作用，会倒致FET增益下降的问题。
为了解决上述问题，有这样的解决方案(参考特开成6-5880号公报)，即在GaAs基板上形成介通孔(Via hole)，同时填充上导电层，借助于该导电层使得在GaAs上形成的FET的电极和配线框架之间实现电连接。按照这种方法，和用金丝导线的情况相比，寄生电感成分得到较大地抑制，可以防止PET增益下降。
下面，将参照图12(a)～(d)，对专利公开平成6-5880号公报中记述的具有介通孔的以往电子器件的制造方法进行说明。
首先，如图12(a)所示，在具有厚度为600μmGaAs的基板11的正表面上，形成具有活性层12、源电极13、漏电极14以及栅电极15的FET。然后，如图12(b)所示，研磨基板11的背面，将基板11的厚度减薄到数十μm～数百μm。
接下来，如图12(c)所示，在基板11的背面形成刻蚀掩膜16，其中刻蚀掩膜在和源电极13相对的位置有开口16a。使用该刻蚀掩膜16对基板11进行刻蚀，在基板11上形成深度至源电极13背面的介通孔17
再接下来，如图12(d)所示，除去刻蚀掩膜16后，在包括介通孔内壁和底面的基板11的整个背面全面地涂上一层电镀用覆层18，然后，通过电镀的方法在覆层18上电镀一层金属电极19，其中介通孔17也被填充。这样，源电极13和金属电极19之间实现了电接触，就得到了具有薄化基板11的电子器件。此外，电镀用覆层18使得金属电极19和基板11的接触更加紧密。
然而，象上述以往的电子器件的制造方法，对薄化基板11而言，由于使用刻蚀掩膜16来制造介通孔17，存在基板11容易断裂的问题。故，为了形成介通孔17，需要将薄化基板11输送到掩膜形成装置中以便制造刻蚀掩膜16以及输送到刻蚀装置中以便进行刻蚀处理。即需要将薄化后机械强度降低了的基板11输送到掩膜形成装置以及刻蚀装置中，在输送过程中容易造成基板11的断裂。所以，以往的这种电子器件制造方法存在有效利用率低的问题。
另外，为了在基板11上形成介通孔17，在基板11的背面，需要制备在源电极13的对应部分有开口16a的刻蚀掩膜16，此时，有工艺要求，需要将在基板11的正表面形成源电极13的位置和在基板11的背面形成的刻蚀掩膜16开口部分16a的位置对齐。为了将基板11的正表面一侧的源电极13和基板11背面的刻蚀掩膜16的开口部分16a的位置进行对齐，需要特殊的***装置，所以复杂和高难度的工艺是必要的。
基于上述分析，本发明的目的是，在基板上制备介通孔时，对于输送工序，避免基板断裂导致有效利用率的降低；同时撤销制备介通孔时的复杂定位工序。
为了达到上述目的，本发明的第1种电子器件制造方法包括，在基板的正面制备具有底部的介通孔的介通孔形成工序、至少在介通孔的侧壁上制备导电层的导电层形成工序和使导电层露出，将基板的介通孔形成的一侧的相反一侧的一部分除去、使基板减薄的基板薄化工序。
发明内容
本发明的提供了一种电子器件的制造方法，其特征在于具备下述的第1工序到第9工序；
第1工序用于在基板的正面形成电极层；
第2工序用于在包含上述电极层的上部的上述基板的正面整体涂上第1层电镀用覆层；
第3工序用于在上述第1层电镀用覆层上的介通孔形成区域、介通孔形成区域的周边区域以及上述电极层上的至少一部分区域堆集具有开口部分的绝缘膜；
第4工序用于在上述第1层电镀用覆层上及上述绝缘膜上，制备在上述介通孔形成区域有开口部分的刻蚀掩膜；
第5工序用于利用上述刻蚀掩膜对上述基板进行刻蚀，在上述第1层电镀用覆层以及上述基板上形成具有底部的介通孔；
第6工序用于在包括上述介通孔内部的上述刻蚀掩膜上涂上第2层电镀用覆层；
第7工序用于同时去除上述第2层电镀用覆层和上述刻蚀掩膜、但保存上述介通孔内部的上述第2层电镀用覆层；
第8工序以上述绝缘膜作为掩膜在上述第1层电镀用覆层和上述第2层电镀用覆层上电镀金属、在包括上述介通孔内部的上述绝缘膜开口部分形成金属层；
第9工序用于使上述金属层露出，而将上述基板在上述介通孔形成的一侧的相反一侧的部分除去，对上述基板进行薄化处理。
本发明还提供了一种电子器件的制造方法，其特征在于，具备：
在基板的第1正面上形成第1导电膜的工序；
在上述第1导电膜上形成具有第1开口部分的绝缘膜的工序；
在上述第1导电膜和上述绝缘膜上形成在上述第1开口部分内具有第2开口部分的保护膜的工序，
通过对上述基板使用上述保护膜进行刻蚀，在上述第1导电膜和上述基板上形成通孔的工序，
通过在上述通孔的侧壁及底部和上述保护膜上堆集第2导电膜之后除去上述保护膜来除去上述第2导电膜中的上述保护膜上被堆积的部分的工序，
通过在包含上述通孔的上述基板上的没有被上述绝缘膜覆盖的部分上有选择地进行电镀，在上述通孔的内部、在上述第1正面上的上述通孔的近旁形成具有电气检查用的扩张部分的导电层的工序，
对上述基板的上述第1正面和相反的一侧的第2正面进行研磨、直到露出上述导电层为止的工序。
本发明还提供了一种电子器件的制造方法，其特征在于，具备：
在基板的第1正面上形成FET的工序；
在上述基板的第1正面上形成通孔的工序；
在上述通孔的内部、在上述第1正面上的上述通孔的近旁形成具有电气的扩张部分的导电层的工序，
使用上述电气的扩张部分对上述FET进行检查的工序，
对上述基板的上述第1正面和相反的一侧的第2正面进行研磨、直到露出上述导电层为止的工序。
本发明还提供了一种电子装置，其特征在于，具备：
在基板上形成的电极层，
在上述基板的上述电极层的近旁设置的介通孔，
至少在上述介通孔的侧壁上形成的与上述电极层电气连接的导电层，
用与上述基板的正面平行的面所切的上述介通孔的断面形状具有180°以上的内角。
本发明还提供了一种电子装置，其特征在于，具备：
在基板的第1正面上形成的电极层，
在上述基板的第1正面的上述电极层的近旁设置的通孔，
至少在上述通孔的侧壁上形成的与上述电极层电气连接的导电层，
上述导电层具有探针可以接触的区域。
依据第1种电子器件制造方法，在基板的正面形成具有底部的介通孔后，至少在介通孔的侧壁上制备导电层，然后将基板的介通孔形成的一侧的相反一侧的一部分除去，使导电层露出，对基板进行减薄处理。因而，在基板上制备介通孔的工序以及在介通孔内制备导电层的工序，可以在基板没有进行薄化处理、机械强度得以保持的情况下进行，所以对薄化后的基板而言，没有将其输送到介通孔形成装置或导电层形成装置的工序需求。这样，可以防止将基板输送到上述装置时导致基板断裂的事情发生，和以往比较电子器件的有效利用率得到提高。
另外，在基板的正面和相反一侧的背面，没有必要形成刻蚀掩膜用来制备介通孔，为了使在基板背面形成的刻蚀掩膜的开口部分的位置和基板正面形成的电极层的位置对齐，以往的方法是必要的，但不需要特殊***装置来实施复杂的定位工序。
第1种电子器件制造方法，还包括在介通孔形成工序之前，在基板的正面的介通孔形成区域制备具有贯通孔的电极层的形成工序。介通孔形成工序最好包含：在包括电极层上部的基板正面上，制备在介通孔的形成区域具备开口部分的刻蚀掩膜的工序、利用刻蚀掩膜对基板进行刻蚀处理制备介通孔的工序。
这样，在基板的正面、介通孔形成区域形成了具备介通孔的电极层后，利用在介通孔形成区域有开口部分的刻蚀掩膜对基板进行刻蚀、制备介通孔，随后，因为要在介通孔的至少是侧壁上制备导电层，不需要用连线来连接电极层和导电层，可以减少工序步骤。
对于第1种电子器件制造方法，导电层形成工序最好包括向介通孔填充导电层的工序。这样，在基板的正面上形成的电极层等和导电层的连接就得到了保障。
对于第1种电子器件制造方法，导电层形成工序最好还包括利用电子束沉积法向侧壁部分、底部及在中央位置具有凹陷形状的部分制备导电层的工序。这样，可以在短时间内形成导电层。
在这种情况下，基板薄化工序最好包括使导电层的底部得以保存，而将基板上介通孔形成的一侧的相反一侧的部分除去的工序。
这样，导电层的底部得到保存，在基板的正面的相反一侧的背面制备背面侧电极层时，该背面侧电极层和导电层的接触面积增大，可以使背面侧电极层和导电层的接触电阻降低。
对于第1种电子器件制造方法，导电层形成工序最好包括，在介通孔的侧壁部分形成电镀覆层后、向电镀覆层的内侧填充导电层的工序。
这样，作为导电层材料，可以使用很难直接电镀到基板上的金属。拓宽了导电层所需材料的选择余地。
对于第1种电子器件制造方法，基板最好是砷化镓或磷化铟等III-V族化合物构成的半绝缘性基板。
由III-V族化合物构成的半绝缘性基板具有容易断裂的性质，然而根据第1种电子器件制造方法，即使在使用容易断裂的III-V族化合物构成的半绝缘性基板的情况下，也可以避免基板的断裂对基板进行薄化处理。
本发明的第2种电子器件制造方法包括下述的第1工序到第9工序。第1工序用于在基板的正面形成电极层；第2工序用于在基板的正面整体涂上第1层电镀用覆层；第3工序用于在第1层电镀用覆层上的介通孔形成区域、和介通孔形成区域的周边区域并列的电极层上的至少一部分区域堆集具有开口部分的绝缘膜；第4工序用于在第1层电镀用覆层上及绝缘膜上，制备在介通孔形成区域有开口部分的刻蚀掩膜；第5工序用于利用刻蚀掩膜对基板进行刻蚀、在第1层电镀用覆层以及基板上形成具有底部的介通孔；第6工序用于在包括介通孔内部的刻蚀掩膜上涂上第2层电镀用覆层；第7工序用于同时去除第2层电镀用覆层和刻蚀掩膜、但保存介通孔内部的第2层电镀用覆层；第8工序以绝缘膜作为掩膜在第1层电镀用覆层和第2层电镀用覆层上电镀金属、在包括介通孔内部的绝缘膜开口部分形成金属层；第9工序用于使金属层露出，而将基板在介通孔形成的一侧的相反一侧的部分除去，对基板进行薄化处理。
与第1种电子器件制造方法一样，依据第2种电子器件制造方法，在基板上制备介通孔的工序以及在介通孔内制备导电层的工序，可以在基板没有进行薄化处理、机械强度得以保持的情况下进行，所以对薄化后的基板而言，没有将其输送到介通孔形成装置或导电层形成装置的工序需求。这样，可以防止将基板输送到上述装置时导致基板断裂的事情发生，和以往比较电子器件的有效利用率得到提高。
另外，在基板的正面和相反一侧的背面，没有必要形成刻蚀掩膜用来制备介通孔，为了使在基板背面形成的刻蚀掩膜的开口部分的位置和基板正面形成的电极层的位置对齐，以往的方法是必要的，但不需要特殊***装置来实施复杂的定位工序。
特别是对于第2种电子器件制造方法而言，在介通孔形成区域以及与其周边区域并列的电极层上的至少一部分的区域，利用具有开口部分的绝缘膜作为掩膜实施金属电镀，在包括介通孔内部的绝缘膜的开口部分形成金属膜。这样，在基板的正面上形成的电极层和与之相连接的金属膜，扩展到了基板上介通孔形成区域的周边部分，所以可以将扩展到该周边部分的金属膜和检查用电极相连接，对电子器件的电学性能进行检查。因而，对介通孔形成后的电子器件的检查，可以在基板没有进行薄化处理、机械强度得以保持的情况下进行，这时对于电学性能不良的电子器件，就可以免去对基板进行无意义的薄化处理
对于第2种电子器件制造方法，第8工序最好包括在侧壁部分、底部及在中央位置具有凹陷形状的部分制备金属层的工序；第9工序最好包括使金属层底部保存，将基板在介通孔形成的一侧的相反一侧的部分除去的工序。
这样，在基板的正面的相反一侧的背面制备背面侧电极层时，该背面侧电极层和导电层的接触面积增大，可以使背面侧电极层和导电层的接触电阻降低。
本发明所涉及的第1种电子器件，具备在基板上形成的电极层、在基板上电极层的旁边形成的介通孔、在介通孔的至少侧壁上形成的用于和电极层进行电连接的导电层。介通孔的截面形状，最小限度有一部分具备180度以上的内角。
对于第1种电子器件，由于介通孔的截面形状，最小限度有一部分具备180度以上的内角，在介通孔内至少侧壁上形成的导电层和基板的接触面积增大、导电层和基板的密合性得以提高，这样导电层就不易从基板上剥离。
本发明所涉及的第2种电子器件，由在基板上形成的电极层、在基板上电极层的旁边形成的介通孔、在介通孔的至少侧壁上形成的用于和电极层进行电连接的导电层构成，具备和电极层有电连接的导电层。导电层具有可以和探针进行电接触的面积。
对于第2种电子器件，由于导电层具有可以和探针进行电接触的面积，导电层在基板的底面露出的部分可以和探针相连接对电子器件进行电学性能的检查。所以，对电子器件电学性能的检查，可以在基板背面的金属电极没有形成之前进行，这时对于电学性能不良的电子器件，就可以免去无意义地制备金属电极。
附图说明
下面对附图进行说明。
图1(a)～(f)、本发明实施例1所涉及电子器件制造方法的各工序的剖面图。
图2(a)～(f)、本发明实施例2所涉及电子器件制造方法的各工序的剖面图。
图3(a)～(f)、本发明实施例3所涉及电子器件制造方法的各工序的剖面图。
图4(a)～(f)、本发明实施例4所涉及电子器件制造方法的各工序的剖面图。
图5(a)～(f)、本发明实施例5所涉及电子器件制造方法的各工序的剖面图。
图6(a)～(c)、本发明实施例5所涉及电子器件制造方法的各工序的剖面图。
图7(a)～(f)、本发明实施例6所涉及电子器件制造方法的各工序的剖面图。
图8(a)～(e)、本发明实施例7所涉及电子器件制造方法的各工序的剖面图。
图9(a)～(c)、本发明实施例8所涉及电子器件制造方法的各工序的剖面图。
图10(a)～(c)、本发明实施例8所涉及电子器件制造方法的各工序的剖面图。
图11(a)、根据本发明实施例8所涉及电子器件制造方法得到的电子器件的剖面图。
图11(b)、根据本发明实施例8所涉及电子器件制造方法得到的电子器件的俯视图。
图12(a)～(d)、以往电子器件制造方法的各工序的剖面图。
具体实施方式
实施例1
以下，将参照图1(a)～(f)，对本发明实施例1所涉及的电子器件的制造方法加以说明。
首先，如图1(a)所示，在具有厚度为150μm GaAs的基板101的正面，使用保护掩膜进行选择性砷离子注入，然后进行活化热处理，形成0.2μm厚的活化层102。之后，在活化层102上，作成在源电极及漏电极形成区域具有开口部分的第1保护掩膜，接下来在该第1保护掩膜上依次堆集金和锗的合金膜以及金膜。将第1保护掩膜去除后，就形成了和活化层102具有欧姆接触的源电极103和漏电极104。另外，在活化层102上作成在栅电极形成区域有开口部分的的第2保护掩膜，然后在该第2保护掩膜上依次堆集0.05μm厚的的钛膜和0.5μm厚的铝膜，再将第2保护掩膜去除后，就形成了和活化层102有肖特基接触的栅电极105。这样，就由活化层102、源电极103、漏电极104和栅电极105构成FET。另外，源电极103与栅电极105以及漏电极105于栅电极105之间的间隔分别为1μm。
接下来，如图1(b)所示，在基板101的正面上，作成在介通孔(Viahole)形成区域具有开口部分106a的厚度为20μm的刻蚀掩膜106，然后利用该刻蚀掩膜106对基板101进行刻蚀处理，这样就在基板上形成了深度为200μm并且边缘为20μm具有底部的介通孔107。
下一步，如图1(c)所示，利用非电解电镀的方法等，例如使用白金将导电层108填充到介通孔107内部，然后除去刻蚀掩膜106。
下一步，如图1(d)所示，利用众所周知的印刷电路(制版)法，使源电极103和导电层108连接，同时作成厚度为0.5μm的金导线层109
下一步，如图1(e)所示，为使导电层108露出，把基板101的背面部分(介通孔107形成侧的相反一侧的部分)除去、对基板101进行薄化处理。
下一步，如图1(f)所示，在基板101的背面整体堆集一层金形成的金属电极110。这样，和源电极103相连接的连线层109和金属电极110，就通过在介通孔107内填充的导电层108实现了电连接。
对于实施例1，在基板101上制备介通孔107的形成工序以及在介通孔107内制备导电层108的填充工序，可以在基板101没有进行薄化处理、机械强度得以保持的情况下进行，所以对薄化后的基板101而言，可以防止将其输送到介通孔形成工序或导电层形成工序时导致基板101断裂的事情发生，和以往相比有效利用率得到提高。
另外，在基板101的背面，因为没有必要形成刻蚀掩膜用来制备介通孔107，为了使在基板101背面形成的刻蚀掩膜的开口部分的位置和基板101正面形成的源电极103的位置对齐而需要的利用特殊***装置的复杂定位工序现在也无必要。
实施例2
以下，将参照图2(a)～(f)，对本发明的实施例2所涉及的电子器件的制造方法加以说明。
首先，如图2(a)所示，在具有厚度为150μm GaAs的基板201的正面，实施选择性砷离子注入，然后进行活化热处理，形成0.2μm厚的活化层202。之后，和实施例1一样，作成和活化层202具有欧姆接触的源电极203和漏电极204，并且作成和活化层202有肖特基接触的栅电极205。这样，由活化层202、源电极203、漏电极204和栅电极205就构成了FET。
另外，在实施例2中源电极203和实施例1中的源电极103不同，在和栅电极205相对的一侧有一定的延伸，同时在介通孔形成区域有边缘为20μm的开口部分203a。
接下来，如图2(b)所示，在基板201的正面上，作成在介通孔形成区域具有开口部分206a的厚度为20μm的刻蚀掩膜206。其中206a和源电极203的开口部分203a相连通。
下一步，如图2(c)所示，利用刻蚀掩膜206对基板201进行刻蚀处理，这样就在基板201上形成深度为200μm并且边缘为20μm具有底部的介通孔207。其中介通孔207和源电极203的开口部分203a相连通。
下一步，如图2(d)所示，利用非电解电镀的方法等，例如使用白金将导电层208填充到介通孔207内部，然后除去刻蚀掩膜206。
下一步，如图2(e)所示，为使导电层208露出，把基板201的背面部分(介通孔207形成侧的相反一侧的部分)除去、对基板201进行薄化处理。
下一步，如图2(f)所示，在基板201的背面整体堆集一层金形成的金属电极209。这样，源电极203和金属电极209，就通过在介通孔207内填充的导电层208实现了电连接。
对于实施例2，在基板201上制备介通孔207的形成工序以及在介通孔207内制备导电层208的填充工序，可以在基板201没有进行薄化处理、机械强度得以保持的情况下进行，所以对薄化后的基板201而言，可以防止将其输送到介通孔形成工序或导电层形成工序时导致基板201断裂的事情发生，和以往相比有效利用率得到提高。
另外，在基板201的背面，因为没有必要形成刻蚀掩膜用来制备介通孔207，不需要利用特殊***装置的复杂定位工序来使背面刻蚀掩膜的开口部分和正面源电极定位。
另外，通过在源电极203的开口部分203a及介通孔207填充导电层208，源电极203能与金属电极209连接，因而在实施例1中是必要的，连接源电极103和导电层108的导电层109就变得不需要，与实施例1相比，本实施例的工序简化。
实施例3
以下，将参照图3(a)～(f)，对本发明的实施例3所涉及的电子器件的制造方法加以说明。
首先，如图3(a)所示，在具有厚度为150μm GaAs的基板301的正面，实施选择性砷离子注入，然后进行活化热处理，形成0.2μm厚的活化层302。之后，和实施例1一样，作成和活化层302具有欧姆接触的源电极303和漏电极304，并且作成和活化层302有肖特基接触的栅电极305。这样，由活化层302、源电极303、漏电极304和栅电极305就构成了FET。
另外，在实施例3中源电极303和实施例2中的情况一样，在和栅电极305相对的一侧有一定的延伸，同时在介通孔形成区域有开口部分303a。
接下来，如图3(b)所示，在基板301的正面上，作成具有开口部分306a的厚度为20μm的刻蚀掩膜306。其中306a和源电极303的开口部分303a相连通。然后利用刻蚀掩膜306对基板301进行刻蚀处理，这样就在基板301上形成深度为200μm并且边缘为20μm具有底部的介通孔307。其中介通孔307和源电极303的开口部分303a相连通。
下一步，如图3(c)所示，在刻蚀掩膜残存的状态下，利用具有一定入射角度电子束的辐照，将铟沉积在介通孔307的侧壁及底部，形成厚度为10nm的电镀用覆层308，然后除去刻蚀掩膜306。只在介通孔307的侧壁及底部保留下电镀用覆层308。
下一步，如图3(d)所示，利用非电解电镀的方法等，例如使用白金将导电层309填充到电镀用覆层308的内部。
下一步，如图3(e)所示，为使导电层309露出，把基板301的背面部分(介通孔307形成侧的相反一侧的部分)除去、对基板301进行薄化处理。
下一步，如图3(f)所示，在基板301的背面整体堆集一层金形成金属电极310。这样，源电极303和金属电极310，就通过在介通孔307内形成的电镀用覆层308及导电层309实现了电连接。
对于实施例3，在基板301上制备介通孔307的形成工序以及在介通孔307内制备导电层309的填充工序，可以在基板301没有进行薄化处理、机械强度得以保持的情况下进行，所以对薄化后的基板301而言，可以防止将其输送到介通孔形成工序或导电层形成工序时导致基板301断裂的事情发生，和以往相比有效利用率得到提高。
另外，在基板301的背面，因为没有必要形成刻蚀掩膜用来制备介通孔307，不需要利用特殊***装置的复杂定位工序来使背面刻蚀掩膜的开口部分和正面连线层定位。
此外，通过向源电极303的开口部分303a及介通孔307中填充导电层309，可以实现源电极303和金属电极310的连接，因而在实施例1中必需的用于连接源电极103和导电层108的连线层109在本实施例中已无必要，和实施例1相比工艺得到简化。
此外，在介通孔307的侧壁及底部形成电镀用覆层308后，因为是用非电解电镀的方法向电镀用覆层308的内部填充导电层309，所以用难以在基板301上直接电镀的金属例如金也可以作成导电层。
还有，在实施例3中，导电层309是用非电解电镀的方法形成的，作为替换其它的电镀法或蒸发沉积方法也是可行的。
实施例4
以下，将参照图4(a)～(f)，对本发明的实施例4所涉及的电子器件的制造方法加以说明。
首先，如图4(a)所示，在具有厚度为150μm GaAs的基板401的正面，实施选择性砷离子注入，然后进行活化热处理，形成0.2μm厚的活化层402。之后，和实施例1一样，作成和活化层402具有欧姆接触的源电极403和漏电极404，并且作成和活化层402有肖特基接触的栅电极405。这样，就由活化层402、源电极403、漏电极404和栅电极405构成了FET。
另外，在实施例4中源电极403和实施例1中的源电极103不同，在和栅电极405相对的一侧有一定的延伸，同时在介通孔形成区域有开口部分403a。
接下来，如图4(b)所示，在基板401的正面上，作成具有开口部分406a的厚度为20μm的刻蚀掩膜406。其中406a和源电极403的开口部分403a相连通。然后利用刻蚀掩膜406对基板401进行刻蚀处理，这样就在基板401上形成深度为200μm并且边缘为20μm具有底部的介通孔407。其中介通孔407和源电极403的开口部分403a相连通。
下一步，如图4(c)所示，将白金的金属微粒子在有机溶剂中胶化后形成悬浊液，整体涂在包括介通孔407内部的基板401上面。该悬浊液经干燥处理，有机溶剂被蒸发，这样在介通孔407内部以及基刻蚀掩膜406上就形成了金属微粒子层408。
下一步，如图4(d)所示，利用层剥离的方法将刻蚀掩膜406上的金属微粒子层408去除后，加热基板401，金属微粒子层408被烧结，这样在介通孔407内部由金属微粒子层408构成了导电层409。
下一步，如图4(e)所示，为使导电层409露出，把基板401的背面部分(介通孔407形成侧的相反一侧的部分)除去、对基板401进行薄化处理。
下一步，如图4(f)所示，在基板401的背面整体堆集一层金形成的金属电极410。这样，源电极403和金属电极410，就通过在介通孔407内填充的导电层409实现了电连接。
对于实施例4，在基板401上制备介通孔407的形成工序以及在介通孔407内制备导电层409的填充工序，可以在基板401没有进行薄化处理、机械强度得以保持的情况下进行，所以对薄化后的基板401而言，可以防止将其输送到介通孔形成工序或导电层形成工序时导致基板401断裂的事情发生，和以往相比有效利用率得到提高。
另外，在基板401的背面，因为没有必要形成刻蚀掩膜用来制备介通孔407，不需要利用特殊***装置的复杂定位工序来使背面刻蚀掩膜的开口部分和正面连线层定位。
此外，通过向源电极403的开口部分403a及介通孔407中填充导电层409，可以实现源电极403和金属电极410的连接，因而在实施例1中必需的用于连接源电极103和导电层108的连线层109在本实施例中已无必要，和实施例1相比工艺得到简化。
此外，当金属微粒子经溶胶化变成悬浊液，经刷涂、干燥处理形成金属微粒子层408后，该金属微粒子层408经烧结过程形成导电层409，和非电解电镀法生成导电层409的情况相比，该方法所需时间短并且非常简便。
实施例5
以下，将参照图5(a)～(f)以及图6(a)～(c)，对本发明的实施例5所涉及的电子器件的制造方法加以说明。
首先，如图5(a)所示，在具有厚度为150μm GaAs的基板501的正面，实施选择性砷离子注入，然后进行活化热处理，形成0.2μm厚的活化层502。之后，和实施例1一样，作成和活化层502具有欧姆接触的源电极503和漏电极504，并且作成和活化层502有肖特基接触的栅电极505。这样，就由活化层502、源电极503、漏电极504和栅电极505构成了FET。
接下来，如图5(b)所示，在基板501的正面上的介通孔形成区域，作成如图6(a)所示长度为5μm、具有十字形状开口部分506a的厚度为20μm的刻蚀掩膜506。然后利用刻蚀掩膜506对基板501进行刻蚀处理，这样就在基板501上形成深度为200μm、长度为5μm、截面形状为十字并且具有底部的介通孔507。
下一步，如图5(c)所示，利用非电解电镀的方法，例如使用白金将导电层508填充到介通孔507的内部，然后将刻蚀掩膜506去除。
下一步，如图5(d)所示，利用众所周知的印刷电路(制版)法，使源电极503和导电层508连接，同时作成厚度为0.5μm的金导线层509。
下一步，如图5(e)所示，为使导电层509露出，把基板501的背面部分(介通孔507形成侧的相反一侧的部分)除去、对基板501进行薄化处理。
下一步，如图5(f)所示，在基板501的背面整体堆集一层由金形成的金属电极510。这样，源电极503和金属电极510，就通过在介通孔507内填充的导电层508实现了电连接。
对于实施例5，在基板501上制备介通孔507的形成工序以及在介通孔507内制备导电层508的填充工序，可以在基板501没有进行薄化处理、机械强度得以保持的情况下进行，所以对薄化后的基板501而言，可以防止将其输送到介通孔形成工序或导电层形成工序时导致基板501断裂的事情发生，和以往相比有效利用率得到提高。
另外，在基板501的背面，因为没有必要形成刻蚀掩膜用来制备介通孔507，不需要利用特殊***装置的复杂定位工序来使背面刻蚀掩膜的开口部分和正面连线层定位。
另外，因为介通孔507的截面形状为十字，和介通孔507的截面形状为方形或圆形的情况相比，介通孔507周围的面积进而导电层508的侧面面积增大，即导电层508和基板501的接触面积增大。基于这个原因，本来GaAs基板501和金属的导电层508的密合性不良，由于导电层508和基板501的接触面积增大，导电层508和基板501的密合性得以提高，导电层508也就不易从基板501剥离。
另外，介通孔507的截面积进而导电层508的底面面积增大，导电层508在基板501底面露出的部分可以用作检查用电极，例如和探针相连接就可以检查FET的电学性能。因而，形成导电层508后的电子器件电学性能的检查可以在金属电极510形成之前进行，这时对于电学性能不良的电子器件，就可以免去无意义地制备金属电极510。
另外，用于制作介通孔507的刻蚀掩膜506的开口部分506a的截面形状不局限于十字形状，如图6(b)和图6(c)所示的星型或L型也是可行的。即介通孔507的截面形状，如果有180度以上的内角，则具体是什么形状都可以。
此外，连线层509用于连接源电极503和导电层508，作为代替方案，如实施例2～4中那样，源电极503的开口部分作成十字形状，向源电极503的开口部分和介通孔507内填充导电层508也是可行的。
实施例6
以下，将参照图7(a)～(f)，对本发明的实施例6所涉及的电子器件的制造方法加以说明。
首先，如图7(a)所示，在具有厚度为150μm GaAs的基板601的正面，实施选择性砷离子注入，然后进行活化热处理，形成0.2μm厚的活化层602。之后，和实施例1一样，作成和活化层602具有欧姆接触的源电极603和漏电极604，并且作成和活化层602有肖特基接触的栅电极605。这样，就由活化层602、源电极603、漏电极604和栅电极605构成了FET。
接下来，如图7(b)所示，在基板601的正面上的介通孔形成区域，作成具有开口部分606a的厚度为20μm的刻蚀掩膜606。然后利用刻蚀掩膜606对基板601进行刻蚀处理，这样就在基板601上形成深度为200μm并且具有底部的介通孔607。
下一步，如图7(c)所示，利用电子束沉积的方法，将白金沉积到介通孔607的侧壁部和底部，形成例如厚度为0.5μm的水筒状的导电层608，然后将刻蚀掩膜606去除。
下一步，如图7(d)所示，利用众所周知的印刷电路(制版)法，使源电极603和导电层608的侧壁部连接，同时作成厚度为0.5μm的金导线层609。
下一步，如图7(e)所示，为使导电层608的底部露出，把基板601的背面部分(介通孔607形成侧的相反一侧的部分)除去、对基板601进行薄化处理。
下一步，如图7(f)所示，在基板601的背面整体堆集一层由金形成的金属电极610。这样，和源电极603相连的连线层609和金属电极610，就通过在介通孔607内形成的导电层608实现了电连接。
对于实施例6，在基板601上制备介通孔607的形成工序以及在介通孔607内制备导电层608的形成工序，可以在基板601没有进行薄化处理、机械强度得以保持的情况下进行，所以对薄化后的基板601而言，可以防止将其输送到介通孔形成工序或导电层形成工序时导致基板601断裂的事情发生，和以往相比有效利用率得到提高。
另外，在基板601的背面，因为没有必要形成刻蚀掩膜用来制备介通孔607，不需要利用特殊***装置的复杂定位工序来使背面刻蚀掩膜的开口部分和正面连线层定位。
另外，在介通孔607的侧壁部及底部，是通过电子束沉积的方法形成导电层608，和非电解电镀法生成导电层608的情况相比，该方法所需时间短并且非常简便。
此外，导电层608具备底层部分，因此导电层608和金属电极610通过导电层608的底层部分实现连接，这样导电层608和金属电极610之间的接触阻抗得以降低。
还有，在介通孔607内部形成的导电层608的形状，作为水筒状的替代，使用有凹陷表面的短柱体也是可行的。
实施例7
以下，将参照图8(a)～(e)，对本发明的实施例7所涉及的电子器件的制造方法加以说明。
首先，如图8(a)所示，在具有厚度为150μm GaAs的基板701的正面，实施选择性砷离子注入，然后进行活化热处理，形成0.2μm厚的活化层702。之后，和实施例1一样，作成和活化层702具有欧姆接触的源电极703和漏电极704，并且作成和活化层702有肖特基接触的栅电极705。这样，就由活化层702、源电极703、漏电极704和栅电极705构成了FET。
其中，在实施例7中，源电极703和实施例2中的情况一样，在和栅电极705相对的一侧有一定的延伸，同时在介通孔形成区域有开口部分703a。
接下来，如图8(b)所示，在基板701的正面上的介通孔形成区域，作成具有开口部分706a的厚度为20μm的刻蚀掩膜706。其中源电极703的开口部分703a和刻蚀掩膜706的开口部分706a相连通。然后利用刻蚀掩膜706对基板701进行刻蚀处理，这样就在基板701上形成深度为200μm、一边长度为20μm并且具有底部的介通孔707。
下一步，如图8(c)所示，利用电子束沉积的方法或者电镀法等，将白金沉积到介通孔707的侧壁部和底部，形成例如厚度为0.5μm的水筒状的导电层708，然后将刻蚀掩膜706去除。
下一步，如图8(d)所示，为将导电层708的底部去除同时使其侧壁部分露出，把基板701的背面部分(介通孔707形成侧的相反一侧的部分)除去、对基板701进行薄化处理。
下一步，如图8(e)所示，在基板701的背面整体堆集一层由金形成的金属电极709。这样，源电极703和金属电极709，就通过在介通孔707内形成的导电层708实现了电连接。
对于实施例7，在基板701上制备介通孔707的形成工序以及在介通孔707内制备导电层708的形成工序，可以在基板701没有进行薄化处理、机械强度得以保持的情况下进行，所以对薄化后的基板701而言，可以防止将其输送到介通孔形成工序或导电层形成工序时导致基板701断裂的事情发生，和以往相比有效利用率得到提高。
另外，在基板701的背面，因为没有必要形成刻蚀掩膜用来制备介通孔707，不需要利用特殊***装置的复杂定位工序来使背面刻蚀掩膜的开口部分和正面连线层定位。
此外，通过在源电极703的开口部分703a及介通孔707内部形成导电层708，可以实现源电极703和金属电极709的连接，因而在实施例1中所必需的用于连接源电极103和导电层108的连线层109在本实施例中已无必要，和实施例1相比工艺得到简化。
此外，导电层708为筒状，不需填充到介通孔707的内部，因而形成导电层708所需时间可以缩短。
实施例8
以下，将参照图9(a)～(c)、图10(a)～(c)和图11(a)～(b)，对本发明的实施例8所涉及的电子器件的制造方法加以说明。
首先，如图9(a)所示，在具有厚度为150μm GaAs的基板801的正面，实施选择性砷离子注入，然后进行活化热处理，形成0.2μm厚的活化层802。之后，和实施例1一样，作成和活化层802具有欧姆接触的源电极803和漏电极804，并且作成和活化层802有肖特基接触的栅电极805。这样，就由活化层802、源电极803、漏电极804和栅电极805构成了FET。然后，通过蒸发或溅射的方法，在基板801上整体地形成第1电镀用覆层806。
接下来，如图9(b)所示，在第1电镀用覆层806上整体地堆集一层二氧化硅(SiO2)绝缘膜807，在该绝缘膜807上源一侧引线形成区域(相对于栅电极805，位于源电极803相反一侧的区域)作成第1开口部807a；在该绝缘膜807上漏一侧引线形成区域(相对于栅电极805，位于漏电极804相反一侧的区域)作成第2开口部807。
下一步，如图9(c)所示，在绝缘膜807上、包括基板801上作成在介通孔形成区域有开口部分808a的刻蚀掩膜808，然后利用刻蚀掩膜808对电镀用覆层806和基板801进行刻蚀处理，这样就在基板801上形成深度为200μm、一边长度为20μm并且具有底部的介通孔809。
下一步，如图10(a)所示，利用蒸发或溅射的方法，在包含介通孔809内部的刻蚀掩膜808上整体地形成第2电镀用覆层810。
下一步，如图10(b)所示，揭去刻蚀掩膜808、只有在介通孔809的壁部和底部才有残留的第2电镀用覆层810，以绝缘膜807作为掩材，通过电镀法在包括介通孔809内部的第1电镀用覆层806上以及第2电镀用覆层810上形成金属电镀层。由该金属电镀层在源一侧构成引线811A、在漏一侧构成引线811B。在这种情况下，源一侧的引线811A由介通孔809的侧壁部、底部及基板801的上表面部区域组成；漏一侧的引线811B由基板801的上表面部区域组成。
下一步，如图10(c)所示，为将源一侧的引线811A及第2电镀用覆层810的底部去除同时使源一侧的引线811A及第2电镀用覆层810的侧壁部分露出，把基板801的背面部分(介通孔809形成侧的相反一侧的部分)除去、对基板801进行薄化处理。
下一步，如图11(a)所示，在基板801的背面整体堆集一层由金形成的金属电极812。这样，如图11(a)、(b)所示，源电极803和金属电极812，就通过在介通孔809内形成的源一侧的引线811A实现了电连接。
对于实施例8，在基板801上制备介通孔809的形成工序以及在源、漏一侧形成引线811A、811B的形成工序，可以在基板801没有进行薄化处理、机械强度得以保持的情况下进行，所以对薄化后的基板801而言，可以防止将其输送到介通孔形成工序或引线形成工序时导致基板801断裂的事情发生，和以往相比有效利用率得到提高。
另外，在基板801的背面，因为没有必要形成刻蚀掩膜用来制备介通孔809，不需要利用特殊***装置的复杂定位工序来使背面刻蚀掩膜的开口部分和正面连线层定位。
此外，以绝缘膜807作为掩材通过电镀法可以制作由金属电镀层形成的源侧的引线811A和漏侧的引线811B，这样，与源电极803和金属电极812相连接的引线811A以及与漏电极804相连接的引线811B可以在同一电镀工序中形成，工序数可以得到大幅度降低。
另外，源侧的引线811A和漏侧的引线811B是制作在基板801的正面上，将其与检查用电极相连接就可以检查FET的电学性能。因而，介通孔809形成后的电子器件电学性能的检查可以在基板801没有进行薄化处理、机械强度得以保持的情况下进行，这时对于电学性能不良的电子器件，就可以免去无意义地对基板实施薄膜化处理。
此外，在实施例8中，源侧的引线811A在介通孔809的内部呈筒状，作为替代的方式，填充在介通孔809内部也是可行的。
此外，在实施例8中，所用到的刻蚀掩膜的材料，象光刻材料等那样，若不被刻蚀液腐蚀就可能是合适的材料。
此外，用于连接在基板表面形成的源电极和在基板背面形成的金属电极的导电层，可以是氧化铟等导电性金属氧化物、氮化钛等导电性金属氮化物或者是由它们组合成的具有多层结构的导电体层。
此外，作为基板，可以用砷化镓(GaAs)或磷化铟(InP)等III-V族化合物半导体基板、单晶硅基板、蓝宝石基板等绝缘性基板或者玻璃基板等非晶体基板，也可以用有半导体激光等其它器件单元的基板。
另外，作为基板的薄化方法，可以用研磨法或刻蚀法。

Claims (8)

1.一种电子器件的制造方法，其特征在于具备下述的第1工序到第9工序；
第1工序用于在基板的正面形成电极层；
第2工序用于在包含上述电极层的上部的上述基板的正面整体涂上第1层电镀用覆层；
第3工序用于在上述第1层电镀用覆层上的介通孔形成区域、介通孔形成区域的周边区域以及上述电极层上的至少一部分区域堆集具有开口部分的绝缘膜；
第4工序用于在上述第1层电镀用覆层上及上述绝缘膜上，制备在上述介通孔形成区域有开口部分的刻蚀掩膜；
第5工序用于利用上述刻蚀掩膜对上述基板进行刻蚀，在上述第1层电镀用覆层以及上述基板上形成具有底部的介通孔；
第6工序用于在包括上述介通孔内部的上述刻蚀掩膜上涂上第2层电镀用覆层；
第7工序用于同时去除上述第2层电镀用覆层和上述刻蚀掩膜、但保存上述介通孔内部的上述第2层电镀用覆层；
第8工序以上述绝缘膜作为掩膜在上述第1层电镀用覆层和上述第2层电镀用覆层上电镀金属、在包括上述介通孔内部的上述绝缘膜开口部分形成金属层；
第9工序用于使上述金属层露出，而将上述基板在上述介通孔形成的一侧的相反一侧的部分除去，对上述基板进行薄化处理。
2.根据权利要求1所述的电子器件的制造方法，其特征在于：
上述第8工序包括制备由侧壁部分和底部构成的、并且在中央位置具有凹陷的形状的金属层的工序；
上述第9工序包括使上述金属层的部分保存，将上述基板在上述介通孔形成的一侧的相反一侧的部分除去的工序。
3.根据权利要求1或2所述的电子器件的制造方法，其特征在于：
上述介通孔有具有180°以上的内角的多边形的形状。
4.一种电子器件的制造方法，其特征在于，具备：
在基板的第1正面上形成第1导电膜的工序；
在上述第1导电膜上形成具有第1开口部分的绝缘膜的工序；
在上述第1导电膜和上述绝缘膜上形成在上述第1开口部分内具有第2开口部分的保护膜的工序，
通过对上述基板使用上述保护膜进行刻蚀，在上述第1导电膜和上述基板上形成通孔的工序，
通过在上述通孔的侧壁及底部和上述保护膜上堆集第2导电膜之后除去上述保护膜来除去上述第2导电膜中的上述保护膜上被堆积的部分的工序，
通过在包含上述通孔的上述基板上的没有被上述绝缘膜覆盖的部分上有选择地进行电镀，在上述通孔的内部、在上述第1正面上的上述通孔的近旁形成具有电气检查用的扩张部分的导电层的工序，
对上述基板的上述第1正面和相反的一侧的第2正面进行研磨、直到露出上述导电层为止的工序。
5.一种电子器件的制造方法，其特征在于，具备：
在基板的第1正面上形成FET的工序；
在上述基板的第1正面上形成通孔的工序；
在上述通孔的内部、在上述第1正面上的上述通孔的近旁形成具有电气的扩张部分的导电层的工序，
使用上述电气的扩张部分对上述FET进行检查的工序，
对上述基板的上述第1正面和相反的一侧的第2正面进行研磨、直到露出上述导电层为止的工序。
6.根据权利要求4或5所述的电子器件的制造方法，其特征在于：
上述介通孔有具有180°以上的内角的多边形的形状。
7.一种电子装置，其特征在于，具备：
在基板上形成的电极层，
在上述基板的上述电极层的近旁设置的介通孔，
至少在上述介通孔的侧壁上形成的与上述电极层电气连接的导电层，
用与上述基板的正面平行的面所切的上述介通孔的断面形状具有180°以上的内角。
8.一种电子装置，其特征在于，具备：
在基板的第1正面上形成的电极层，
在上述基板的第1正面的上述电极层的近旁设置的通孔，
至少在上述通孔的侧壁上形成的与上述电极层电气连接的导电层，
上述导电层具有探针可以接触的区域。
CNB981201075A 1997-10-01 1998-09-29 电子器件及其制造方法 Expired - Fee Related CN1151542C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP268486/1997 1997-10-01
JP268486/97 1997-10-01
JP26848697 1997-10-01
JP183765/98 1998-06-30
JP183765/1998 1998-06-30
JP18376598A JP3184493B2 (ja) 1997-10-01 1998-06-30 電子装置の製造方法

Publications (2)

Publication Number Publication Date
CN1213844A CN1213844A (zh) 1999-04-14
CN1151542C true CN1151542C (zh) 2004-05-26

Family

ID=26502062

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB981201075A Expired - Fee Related CN1151542C (zh) 1997-10-01 1998-09-29 电子器件及其制造方法

Country Status (9)

Country Link
US (1) US6365513B1 (zh)
EP (1) EP0907206B1 (zh)
JP (1) JP3184493B2 (zh)
KR (1) KR100403481B1 (zh)
CN (1) CN1151542C (zh)
AU (1) AU741204B2 (zh)
CA (1) CA2249062C (zh)
DE (1) DE69840620D1 (zh)
TW (1) TW396387B (zh)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4438133B2 (ja) 1999-08-19 2010-03-24 シャープ株式会社 ヘテロ接合型バイポーラトランジスタおよびその製造方法
DE19946715C1 (de) * 1999-09-29 2001-05-03 Infineon Technologies Ag Verfahren zur dreidimensionalen Integration mikroelektronischer Systeme
JP3736607B2 (ja) * 2000-01-21 2006-01-18 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
FR2805709B1 (fr) * 2000-02-28 2002-05-17 Commissariat Energie Atomique Connexion electrique entre deux faces d'un substrat et procede de realisation
US6900534B2 (en) * 2000-03-16 2005-05-31 Texas Instruments Incorporated Direct attach chip scale package
JP4329235B2 (ja) * 2000-06-27 2009-09-09 セイコーエプソン株式会社 半導体装置及びその製造方法
US20020163072A1 (en) * 2001-05-01 2002-11-07 Subhash Gupta Method for bonding wafers to produce stacked integrated circuits
JP3834589B2 (ja) * 2001-06-27 2006-10-18 株式会社ルネサステクノロジ 半導体装置の製造方法
US7831151B2 (en) 2001-06-29 2010-11-09 John Trezza Redundant optical device array
US6753199B2 (en) * 2001-06-29 2004-06-22 Xanoptix, Inc. Topside active optical device apparatus and method
JP4770079B2 (ja) * 2001-07-12 2011-09-07 株式会社デンソー 半導体装置の製造方法
US8048774B2 (en) * 2001-10-01 2011-11-01 Electro Scientific Industries, Inc. Methods and systems for laser machining a substrate
AU2002365151A1 (en) * 2001-11-07 2003-07-09 The Board Of Trustees Of The University Of Arkansas Structure and process for packaging rf mems and other devices
DE10161043B4 (de) * 2001-12-12 2005-12-15 Infineon Technologies Ag Chipanordnung
ATE557419T1 (de) * 2002-03-19 2012-05-15 Seiko Epson Corp Verfahren zur herstellung eines halbleiterbauelements
JP2004031933A (ja) * 2002-05-09 2004-01-29 Konica Minolta Holdings Inc 有機薄膜トランジスタの製造方法及び、それにより製造された有機薄膜トランジスタと有機薄膜トランジスタシート
WO2003098632A2 (en) * 2002-05-16 2003-11-27 Nova Research, Inc. Methods of fabricating magnetoresistive memory devices
WO2004006382A1 (de) * 2002-07-02 2004-01-15 Robert Bosch Gmbh Elektrisches bauelement, insbesondere mikroelektronisches oder mikrroelektromechanisches hochfrequenzbauelement.
US6835589B2 (en) * 2002-11-14 2004-12-28 International Business Machines Corporation Three-dimensional integrated CMOS-MEMS device and process for making the same
JP2004186422A (ja) * 2002-12-03 2004-07-02 Shinko Electric Ind Co Ltd 電子部品実装構造及びその製造方法
JP4213478B2 (ja) * 2003-01-14 2009-01-21 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3690407B2 (ja) 2003-07-31 2005-08-31 セイコーエプソン株式会社 半導体装置の製造方法
US7345350B2 (en) 2003-09-23 2008-03-18 Micron Technology, Inc. Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias
US7101792B2 (en) 2003-10-09 2006-09-05 Micron Technology, Inc. Methods of plating via interconnects
KR100980353B1 (ko) * 2003-11-19 2010-09-07 유니버시티 오브 플로리다 리서치 파운데이션, 아이엔씨. 다공성 기판상에 패턴화된 전극을 접촉시키는 방법 및 이에의한 소자
US7316063B2 (en) 2004-01-12 2008-01-08 Micron Technology, Inc. Methods of fabricating substrates including at least one conductive via
JP2005303258A (ja) * 2004-03-16 2005-10-27 Fujikura Ltd デバイス及びその製造方法
CN101373747B (zh) * 2004-03-16 2011-06-29 株式会社藤仓 具有通孔互连的装置及其制造方法
JP2006066412A (ja) * 2004-08-24 2006-03-09 Mitsubishi Electric Corp 半導体装置および半導体装置製造方法
JP4311376B2 (ja) 2005-06-08 2009-08-12 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法、電子部品、回路基板及び電子機器
JP4250154B2 (ja) * 2005-06-30 2009-04-08 新光電気工業株式会社 半導体チップ及びその製造方法
US7307348B2 (en) * 2005-12-07 2007-12-11 Micron Technology, Inc. Semiconductor components having through wire interconnects (TWI)
US7271047B1 (en) * 2006-01-06 2007-09-18 Advanced Micro Devices, Inc. Test structure and method for measuring the resistance of line-end vias
ATE538496T1 (de) * 2006-03-27 2012-01-15 Koninkl Philips Electronics Nv Herstellungsmethode für eine niederohmige substratdurchgangsverbindung für halbleiterträger
US7474005B2 (en) * 2006-05-31 2009-01-06 Alcatel-Lucent Usa Inc. Microelectronic element chips
JP5168933B2 (ja) * 2007-02-16 2013-03-27 富士通株式会社 化合物半導体装置の製造方法
US8003525B2 (en) * 2007-06-29 2011-08-23 Fujitsu Limited Semiconductor device and method of manufacturing the same
KR100885924B1 (ko) 2007-08-10 2009-02-26 삼성전자주식회사 묻혀진 도전성 포스트를 포함하는 반도체 패키지 및 그제조방법
JP5431777B2 (ja) * 2009-04-20 2014-03-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8791016B2 (en) * 2012-09-25 2014-07-29 International Business Machines Corporation Through silicon via wafer, contacts and design structures
JP5983889B2 (ja) * 2013-09-27 2016-09-06 富士電機株式会社 半導体装置の製造方法
WO2017069460A2 (ko) * 2015-10-23 2017-04-27 (주)기가레인 고전자이동도 트랜지스터 및 그의 제조방법
WO2017069463A1 (ko) * 2015-10-23 2017-04-27 (주)기가레인 고전자이동도 트랜지스터 및 그의 제조방법
CN105470131A (zh) * 2015-12-30 2016-04-06 东莞市青麦田数码科技有限公司 一种制作砷化镓基hemt器件背孔的方法
CN107368215B (zh) * 2017-06-01 2020-12-01 昆山龙腾光电股份有限公司 触控面板及其制备方法、显示装置
CN111266934B (zh) * 2020-02-29 2021-06-25 湖南大学 一种离子束抛光单片集成Fabry-Pérot腔全彩滤光片大批量制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0215652A (ja) * 1988-07-01 1990-01-19 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5243498A (en) 1992-05-26 1993-09-07 Motorola, Inc. Multi-chip semiconductor module and method for making and testing
JPH065880A (ja) 1992-06-18 1994-01-14 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH07135210A (ja) 1993-11-10 1995-05-23 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH08279562A (ja) 1994-07-20 1996-10-22 Mitsubishi Electric Corp 半導体装置、及びその製造方法
JPH0846042A (ja) 1994-08-03 1996-02-16 Sanyo Electric Co Ltd バイアホールの形成方法
US5646067A (en) 1995-06-05 1997-07-08 Harris Corporation Method of bonding wafers having vias including conductive material

Also Published As

Publication number Publication date
CA2249062A1 (en) 1999-04-01
JP3184493B2 (ja) 2001-07-09
AU741204B2 (en) 2001-11-22
KR19990036781A (ko) 1999-05-25
JPH11168104A (ja) 1999-06-22
CA2249062C (en) 2005-01-11
DE69840620D1 (de) 2009-04-16
CN1213844A (zh) 1999-04-14
EP0907206A1 (en) 1999-04-07
TW396387B (en) 2000-07-01
KR100403481B1 (ko) 2004-01-28
EP0907206B1 (en) 2009-03-04
AU8787498A (en) 1999-04-22
US6365513B1 (en) 2002-04-02

Similar Documents

Publication Publication Date Title
CN1151542C (zh) 电子器件及其制造方法
CN1216419C (zh) 布线基板、具有布线基板的半导体装置及其制造和安装方法
CN1096116C (zh) 半导体器件及其制造方法
CN1288947C (zh) 多层布线基片及其制造方法
CN1471161A (zh) 半导体器件及其制造方法
CN1260789C (zh) 电路板,半导体装置制造方法,及电镀***
CN1251318C (zh) 半导体芯片、半导体装置和它们的制造方法以及使用它们的电路板和仪器
CN1870857A (zh) 被屏蔽的电子电路单元及其制造方法
CN1618133A (zh) 化合物半导体发光元件及其制造方法
CN1208830C (zh) 半导体芯片与布线基板及制法、半导体晶片、半导体装置
CN1717156A (zh) 电子部件的安装方法、半导体模块及半导体器件
CN1917149A (zh) 半导体器件的制造方法、半导体器件及电子设备
CN1855467A (zh) 半导体装置及其制造方法
CN1135618C (zh) 半导体装置及其制造方法
CN1873935A (zh) 配线基板的制造方法及半导体器件的制造方法
CN1882224A (zh) 配线基板及其制造方法
CN101066005A (zh) 多层布线基板及其制造方法
CN1812075A (zh) 半导体装置的制造方法、半导体装置、及叠层半导体装置
CN1441472A (zh) 半导体装置及其制造方法、电路板和电子仪器
CN1381070A (zh) 半导体器件及其制造方法、电路基板和电子装置
CN1976015A (zh) 半导体器件及其制造方法和半导体晶片
CN1241259C (zh) 电路装置的制造方法
CN1855451A (zh) 半导体装置及其制造方法
CN1392610A (zh) 半导体器件及其生产方法
CN1155072C (zh) 具有沟槽隔离结构的半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040526

Termination date: 20120929