JP2003017851A - 多層セラミック基板の製造方法 - Google Patents
多層セラミック基板の製造方法Info
- Publication number
- JP2003017851A JP2003017851A JP2001199253A JP2001199253A JP2003017851A JP 2003017851 A JP2003017851 A JP 2003017851A JP 2001199253 A JP2001199253 A JP 2001199253A JP 2001199253 A JP2001199253 A JP 2001199253A JP 2003017851 A JP2003017851 A JP 2003017851A
- Authority
- JP
- Japan
- Prior art keywords
- multilayer
- raw
- substrate
- conductor
- multilayer ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 267
- 239000000919 ceramic Substances 0.000 title claims abstract description 184
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 42
- 239000004020 conductor Substances 0.000 claims abstract description 107
- 239000002131 composite material Substances 0.000 claims abstract description 87
- 230000001629 suppression Effects 0.000 claims abstract description 59
- 238000000034 method Methods 0.000 claims abstract description 49
- 238000005245 sintering Methods 0.000 claims abstract description 32
- 239000000843 powder Substances 0.000 claims description 40
- 229910010272 inorganic material Inorganic materials 0.000 claims description 39
- 239000011147 inorganic material Substances 0.000 claims description 39
- 238000010304 firing Methods 0.000 claims description 23
- 238000007747 plating Methods 0.000 claims description 21
- 238000003825 pressing Methods 0.000 claims description 19
- 239000012671 ceramic insulating material Substances 0.000 claims description 16
- 238000010030 laminating Methods 0.000 claims description 12
- 230000000149 penetrating effect Effects 0.000 claims description 11
- 239000011521 glass Substances 0.000 claims description 9
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 229910001252 Pd alloy Inorganic materials 0.000 claims description 3
- 229910001260 Pt alloy Inorganic materials 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 238000005520 cutting process Methods 0.000 claims description 2
- 229910052709 silver Inorganic materials 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 15
- 230000008602 contraction Effects 0.000 abstract 3
- 238000003754 machining Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 239000002002 slurry Substances 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 7
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 6
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical compound CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 description 6
- 238000007772 electroless plating Methods 0.000 description 6
- 239000011174 green composite Substances 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 6
- 239000010931 gold Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 229910010293 ceramic material Inorganic materials 0.000 description 3
- 238000007606 doctor blade method Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 235000019219 chocolate Nutrition 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000000280 densification Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052863 mullite Inorganic materials 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000004014 plasticizer Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- 102100027207 CD27 antigen Human genes 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 101000914511 Homo sapiens CD27 antigen Proteins 0.000 description 1
- 101000917826 Homo sapiens Low affinity immunoglobulin gamma Fc region receptor II-a Proteins 0.000 description 1
- 101000917824 Homo sapiens Low affinity immunoglobulin gamma Fc region receptor II-b Proteins 0.000 description 1
- 101000650817 Homo sapiens Semaphorin-4D Proteins 0.000 description 1
- 101000777301 Homo sapiens Uteroglobin Proteins 0.000 description 1
- 102100029204 Low affinity immunoglobulin gamma Fc region receptor II-a Human genes 0.000 description 1
- 101100489867 Mus musculus Got2 gene Proteins 0.000 description 1
- 102100027744 Semaphorin-4D Human genes 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 102100031083 Uteroglobin Human genes 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 150000001298 alcohols Chemical class 0.000 description 1
- 229910052661 anorthite Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 229910052878 cordierite Inorganic materials 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- GWWPLLOVYSCJIO-UHFFFAOYSA-N dialuminum;calcium;disilicate Chemical compound [Al+3].[Al+3].[Ca+2].[O-][Si]([O-])([O-])[O-].[O-][Si]([O-])([O-])[O-] GWWPLLOVYSCJIO-UHFFFAOYSA-N 0.000 description 1
- JSKIRARMQDRGJZ-UHFFFAOYSA-N dimagnesium dioxido-bis[(1-oxido-3-oxo-2,4,6,8,9-pentaoxa-1,3-disila-5,7-dialuminabicyclo[3.3.1]nonan-7-yl)oxy]silane Chemical compound [Mg++].[Mg++].[O-][Si]([O-])(O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2)O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2 JSKIRARMQDRGJZ-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002576 ketones Chemical class 0.000 description 1
- 239000000395 magnesium oxide Substances 0.000 description 1
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 1
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 125000005395 methacrylic acid group Chemical group 0.000 description 1
- 239000011812 mixed powder Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 150000003021 phthalic acid derivatives Chemical class 0.000 description 1
- 229920000058 polyacrylate Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 229910052845 zircon Inorganic materials 0.000 description 1
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
- H01L21/481—Insulating layers on insulating parts, with or without metallisation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09145—Edge details
- H05K2201/09181—Notches in edge pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
- Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
- Y10T156/1062—Prior to assembly
- Y10T156/1074—Separate cutting of separate sheets or webs
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49128—Assembling formed circuit to base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base
- Y10T29/4916—Simultaneous circuit manufacturing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49163—Manufacturing circuit on or in base with sintering of base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49789—Obtaining plural product pieces from unitary workpiece
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Devices For Post-Treatments, Processing, Supply, Discharge, And Other Processes (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 無収縮プロセスおよび多数個取りの双方を採
用して多層セラミック基板を製造するにあたって、焼結
後の多層集合基板から複数の多層セラミック基板を得る
ための分割工程をより円滑に行なえるようにするととも
に、外部端子電極を良好な状態で能率的に形成できるよ
うにする。 【解決手段】 生の多層集合基板１５およびこれを挟む
ように配置されている収縮抑制層１９を備える、生の複
合積層体１１を作製するにあたって、分割線上であっ
て、導体１８を分断するように、貫通孔２２を設けると
ともに、分割線に沿って切り込み溝２３を設ける。焼成
後、収縮抑制層１９を除去した後、多層集合基板１５を
貫通孔２２および切り込み溝２３に沿って分割して得ら
れた多層セラミック基板の側面には、分断された貫通孔
２２の内面上に外部端子電極となる導体１８の一部が露
出している。
用して多層セラミック基板を製造するにあたって、焼結
後の多層集合基板から複数の多層セラミック基板を得る
ための分割工程をより円滑に行なえるようにするととも
に、外部端子電極を良好な状態で能率的に形成できるよ
うにする。 【解決手段】 生の多層集合基板１５およびこれを挟む
ように配置されている収縮抑制層１９を備える、生の複
合積層体１１を作製するにあたって、分割線上であっ
て、導体１８を分断するように、貫通孔２２を設けると
ともに、分割線に沿って切り込み溝２３を設ける。焼成
後、収縮抑制層１９を除去した後、多層集合基板１５を
貫通孔２２および切り込み溝２３に沿って分割して得ら
れた多層セラミック基板の側面には、分断された貫通孔
２２の内面上に外部端子電極となる導体１８の一部が露
出している。
Description
【０００１】
【発明の属する技術分野】この発明は、多層セラミック
基板の製造方法に関するもので、特に、複数の多層セラ
ミック基板を取り出すための多層集合基板を製造した
後、多層集合基板を分割することによって複数の多層セ
ラミック基板を取り出す、各工程を備える、多層セラミ
ック基板の製造方法に関するものである。
基板の製造方法に関するもので、特に、複数の多層セラ
ミック基板を取り出すための多層集合基板を製造した
後、多層集合基板を分割することによって複数の多層セ
ラミック基板を取り出す、各工程を備える、多層セラミ
ック基板の製造方法に関するものである。
【０００２】
【従来の技術】多層セラミック基板は、複数の積層され
たセラミック層を備えている。このような多層セラミッ
ク基板には、種々の形態の配線導体が設けられている。
配線導体としては、たとえば、多層セラミック基板の内
部において、セラミック層間の特定の界面に沿って延び
る内部導体膜が形成されたり、特定のセラミック層を貫
通するように延びるビアホール導体が形成されたり、ま
た、多層セラミック基板の外表面上において延びる外部
導体膜が形成されたりしている。
たセラミック層を備えている。このような多層セラミッ
ク基板には、種々の形態の配線導体が設けられている。
配線導体としては、たとえば、多層セラミック基板の内
部において、セラミック層間の特定の界面に沿って延び
る内部導体膜が形成されたり、特定のセラミック層を貫
通するように延びるビアホール導体が形成されたり、ま
た、多層セラミック基板の外表面上において延びる外部
導体膜が形成されたりしている。
【０００３】多層セラミック基板は、半導体チップ部品
やその他のチップ部品等を搭載し、これらの電子部品を
相互に配線するために用いられている。上述した配線導
体は、この相互配線のための電気的経路を与えている。
やその他のチップ部品等を搭載し、これらの電子部品を
相互に配線するために用いられている。上述した配線導
体は、この相互配線のための電気的経路を与えている。
【０００４】また、多層セラミック基板には、たとえば
コンデンサ素子やインダクタ素子のような受動部品が内
蔵されることがある。この場合には、上述した配線導体
としての内部導体膜やビアホール導体の一部によって、
これらの受動部品が与えられる。
コンデンサ素子やインダクタ素子のような受動部品が内
蔵されることがある。この場合には、上述した配線導体
としての内部導体膜やビアホール導体の一部によって、
これらの受動部品が与えられる。
【０００５】多層セラミック基板は、たとえば、移動体
通信端末機器の分野において、ＬＣＲ複合化高周波部品
として用いられたり、コンピュータの分野において、半
導体ＩＣチップのような能動素子とコンデンサやインダ
クタや抵抗のような受動素子とを複合化した部品とし
て、あるいは単なる半導体ＩＣパッケージとして用いら
れたりしている。
通信端末機器の分野において、ＬＣＲ複合化高周波部品
として用いられたり、コンピュータの分野において、半
導体ＩＣチップのような能動素子とコンデンサやインダ
クタや抵抗のような受動素子とを複合化した部品とし
て、あるいは単なる半導体ＩＣパッケージとして用いら
れたりしている。
【０００６】より具体的には、多層セラミック基板は、
ＰＡモジュール基板、ＲＦダイオードスイッチ、フィル
タ、チップアンテナ、各種パッケージ部品、複合デバイ
ス等の種々の電子部品を構成するために広く用いられて
いる。
ＰＡモジュール基板、ＲＦダイオードスイッチ、フィル
タ、チップアンテナ、各種パッケージ部品、複合デバイ
ス等の種々の電子部品を構成するために広く用いられて
いる。
【０００７】多層セラミック基板をより多機能化、高密
度化、高性能化するためには、上述したような配線導体
を高密度に配置することが有効である。
度化、高性能化するためには、上述したような配線導体
を高密度に配置することが有効である。
【０００８】しかしながら、多層セラミック基板を得る
ためには、必ず、焼成工程を経なければならないが、こ
のような焼成工程においては、セラミックの焼結による
収縮がＸ、ＹおよびＺの３方向に生じ、この収縮は多層
セラミック基板全体において均一に生じにくく、Ｘおよ
びＹ方向には、各々、０．４〜０．６％程度の寸法誤差
が生じ、また、多層セラミック基板に反りが生じる。そ
のため、外部導体膜の位置精度の低下、および内部配線
導体において不所望な変形や歪みあるいは断線がもたら
されることがある。このような配線導体において生じ得
る不具合は、上述のような配線導体の高密度化を阻害し
てしまう。
ためには、必ず、焼成工程を経なければならないが、こ
のような焼成工程においては、セラミックの焼結による
収縮がＸ、ＹおよびＺの３方向に生じ、この収縮は多層
セラミック基板全体において均一に生じにくく、Ｘおよ
びＹ方向には、各々、０．４〜０．６％程度の寸法誤差
が生じ、また、多層セラミック基板に反りが生じる。そ
のため、外部導体膜の位置精度の低下、および内部配線
導体において不所望な変形や歪みあるいは断線がもたら
されることがある。このような配線導体において生じ得
る不具合は、上述のような配線導体の高密度化を阻害し
てしまう。
【０００９】そこで、多層セラミック基板を製造するに
あたって、焼成工程において多層セラミック基板の主面
方向での収縮を実質的に生じさせないようにすることが
できる、いわゆる無収縮プロセスを適用することが提案
されている。
あたって、焼成工程において多層セラミック基板の主面
方向での収縮を実質的に生じさせないようにすることが
できる、いわゆる無収縮プロセスを適用することが提案
されている。
【００１０】無収縮プロセスによる多層セラミック基板
の製造方法においては、セラミック絶縁材料として、た
とえば１０００℃以下の温度で焼結可能な低温焼結セラ
ミック材料粉末が用意されるとともに、上述の低温焼結
セラミック材料粉末の焼結温度では焼結しない、収縮抑
制用として機能する無機材料粉末が用意される。そし
て、焼成することによって目的とする多層セラミック基
板となる生の積層体を作製するにあたっては、低温焼結
セラミック材料を含み、かつ積層された、複数のセラミ
ックグリーン層を挟むように、無機材料粉末を含む収縮
抑制層が配置され、また、セラミックグリーン層に関連
して、配線導体が設けられる。
の製造方法においては、セラミック絶縁材料として、た
とえば１０００℃以下の温度で焼結可能な低温焼結セラ
ミック材料粉末が用意されるとともに、上述の低温焼結
セラミック材料粉末の焼結温度では焼結しない、収縮抑
制用として機能する無機材料粉末が用意される。そし
て、焼成することによって目的とする多層セラミック基
板となる生の積層体を作製するにあたっては、低温焼結
セラミック材料を含み、かつ積層された、複数のセラミ
ックグリーン層を挟むように、無機材料粉末を含む収縮
抑制層が配置され、また、セラミックグリーン層に関連
して、配線導体が設けられる。
【００１１】上述のようにして得られた生の積層体は、
次いで、焼成される。この焼成工程において、セラミッ
クグリーン層と収縮抑制層との界面部分に厚み２〜３μ
ｍ程度の反応層が生じ、この反応層がセラミックグリー
ン層と収縮抑制層とを接着するように作用する。また、
収縮抑制層に含まれる無機材料粉末は実質的に焼結しな
いため、収縮抑制層においては、収縮が実質的に生じな
い。このようなことから、収縮抑制層がセラミックグリ
ーン層を拘束し、それによって、セラミックグリーン層
は、Ｚ方向すなわち厚み方向にのみ実質的に収縮する
が、ＸおよびＹ方向すなわち主面方向での収縮が抑制さ
れる。その結果、生の積層体を焼成して得られた多層セ
ラミック基板において不均一な変形がもたらされにくく
なり、また、反りも軽減され、そのため、配線導体にお
いて前述のような不具合がもたらされにくくすることが
でき、配線導体の高密度化を可能にする。
次いで、焼成される。この焼成工程において、セラミッ
クグリーン層と収縮抑制層との界面部分に厚み２〜３μ
ｍ程度の反応層が生じ、この反応層がセラミックグリー
ン層と収縮抑制層とを接着するように作用する。また、
収縮抑制層に含まれる無機材料粉末は実質的に焼結しな
いため、収縮抑制層においては、収縮が実質的に生じな
い。このようなことから、収縮抑制層がセラミックグリ
ーン層を拘束し、それによって、セラミックグリーン層
は、Ｚ方向すなわち厚み方向にのみ実質的に収縮する
が、ＸおよびＹ方向すなわち主面方向での収縮が抑制さ
れる。その結果、生の積層体を焼成して得られた多層セ
ラミック基板において不均一な変形がもたらされにくく
なり、また、反りも軽減され、そのため、配線導体にお
いて前述のような不具合がもたらされにくくすることが
でき、配線導体の高密度化を可能にする。
【００１２】上述した収縮抑制層は、焼成後において、
除去される。
除去される。
【００１３】他方、多層セラミック基板を製造するに際
して、その製造効率を高めるため、所定の分割線に沿っ
て分割されることによって複数の多層セラミック基板を
取り出すことができるようにされた多層集合基板を作製
し、この多層集合基板を上述の分割線に沿って分割する
ことによって、複数の多層セラミック基板を一挙に得よ
うとする方法、いわゆる多数個取りによる方法が採用さ
れている。
して、その製造効率を高めるため、所定の分割線に沿っ
て分割されることによって複数の多層セラミック基板を
取り出すことができるようにされた多層集合基板を作製
し、この多層集合基板を上述の分割線に沿って分割する
ことによって、複数の多層セラミック基板を一挙に得よ
うとする方法、いわゆる多数個取りによる方法が採用さ
れている。
【００１４】また、このような多数個取りによる方法に
おいて、多層集合基板の分割を能率的に行なえるように
するため、多層集合基板には、所定の分割線に位置に沿
うように、切り込み溝が設けられていることが好まし
い。切り込み溝が設けられていると、いわゆるチョコレ
ートブレイク態様に基づいて多層集合基板を折り曲げる
だけで、多層集合基板を所定の分割線に沿って分割する
ことができる。
おいて、多層集合基板の分割を能率的に行なえるように
するため、多層集合基板には、所定の分割線に位置に沿
うように、切り込み溝が設けられていることが好まし
い。切り込み溝が設けられていると、いわゆるチョコレ
ートブレイク態様に基づいて多層集合基板を折り曲げる
だけで、多層集合基板を所定の分割線に沿って分割する
ことができる。
【００１５】このような多数個取りによる方法であって
も、当然、焼成工程における収縮が多層集合基板全体に
おいて均一に生じにくく、ＸおよびＹ方向に関して寸法
誤差が生じたり、多層集合基板に反りが生じたりする。
そのため、多数個取りによる方法に対しても、前述した
無収縮プロセスを適用することが好ましい。
も、当然、焼成工程における収縮が多層集合基板全体に
おいて均一に生じにくく、ＸおよびＹ方向に関して寸法
誤差が生じたり、多層集合基板に反りが生じたりする。
そのため、多数個取りによる方法に対しても、前述した
無収縮プロセスを適用することが好ましい。
【００１６】特許第２８５６０４５号公報には、図１９
に示すような未焼成の状態すなわち生の状態の多層集合
基板１ならびにこれを挟むように配置される第１および
第２の収縮抑制層２および３を備える、生の複合積層体
４において、分割線５に沿って切り込み溝６が設けられ
たものが記載されている。
に示すような未焼成の状態すなわち生の状態の多層集合
基板１ならびにこれを挟むように配置される第１および
第２の収縮抑制層２および３を備える、生の複合積層体
４において、分割線５に沿って切り込み溝６が設けられ
たものが記載されている。
【００１７】なお、図１９においては、生の多層集合基
板１に関連して設けられる配線導体については図示を省
略しており、また、厚み方向寸法が誇張されて図示され
ている。
板１に関連して設けられる配線導体については図示を省
略しており、また、厚み方向寸法が誇張されて図示され
ている。
【００１８】生の多層集合基板１は、たとえば低温焼結
セラミック材料粉末のようなセラミック絶縁材料粉末を
含む複数のセラミックグリーン層７を備えており、これ
らセラミックグリーン層７は、積層された複数のセラミ
ックグリーンシートによって与えられる。
セラミック材料粉末のようなセラミック絶縁材料粉末を
含む複数のセラミックグリーン層７を備えており、これ
らセラミックグリーン層７は、積層された複数のセラミ
ックグリーンシートによって与えられる。
【００１９】収縮抑制層２および３は、上述のセラミッ
ク絶縁材料粉末の焼結温度では焼結しない無機材料粉末
を含んでいる。第１および第２の収縮抑制層２および３
の各々は、たとえば、無機材料粉末を含む無機材料グリ
ーンシート８を所定枚数積層することによって得られ
る。
ク絶縁材料粉末の焼結温度では焼結しない無機材料粉末
を含んでいる。第１および第２の収縮抑制層２および３
の各々は、たとえば、無機材料粉末を含む無機材料グリ
ーンシート８を所定枚数積層することによって得られ
る。
【００２０】生の複合積層体４を得るため、まず、生の
多層集合基板１が作製される。そして、生の多層集合基
板１の少なくとも一方の主面側に、切り込み溝６が形成
される。切り込み溝６の形成にあたって、複数のセラミ
ックグリーン層７の互いの間での位置ずれが生じないよ
うにするため、切り込み溝６の形成工程の前に、生の多
層集合基板１は、積層方向にプレスされる。
多層集合基板１が作製される。そして、生の多層集合基
板１の少なくとも一方の主面側に、切り込み溝６が形成
される。切り込み溝６の形成にあたって、複数のセラミ
ックグリーン層７の互いの間での位置ずれが生じないよ
うにするため、切り込み溝６の形成工程の前に、生の多
層集合基板１は、積層方向にプレスされる。
【００２１】次に、生の多層集合基板１を挟むように、
無機材料グリーンシート８が積層されることによって、
第１および第２の収縮抑制層２および３が設けられ、そ
れによって、生の複合積層体４が得られる。
無機材料グリーンシート８が積層されることによって、
第１および第２の収縮抑制層２および３が設けられ、そ
れによって、生の複合積層体４が得られる。
【００２２】この生の複合積層体４全体は、次いで、積
層方向に再びプレスされる。
層方向に再びプレスされる。
【００２３】次に、生の複合積層体４は、セラミックグ
リーン層７に含まれるセラミック絶縁材料粉末が焼結す
るが収縮抑制層２および３に含まれる無機材料粉末は焼
結しない条件下で焼成される。これによって、第１およ
び第２の収縮抑制層２および３によって挟まれた焼結後
の多層集合基板１が得られる。
リーン層７に含まれるセラミック絶縁材料粉末が焼結す
るが収縮抑制層２および３に含まれる無機材料粉末は焼
結しない条件下で焼成される。これによって、第１およ
び第２の収縮抑制層２および３によって挟まれた焼結後
の多層集合基板１が得られる。
【００２４】次いで、収縮抑制層２および３が除去さ
れ、それによって、焼結後の多層集合基板１が取り出さ
れる。
れ、それによって、焼結後の多層集合基板１が取り出さ
れる。
【００２５】次に、焼結後の多層集合基板１は、切り込
み溝６に沿って分割され、それによって、複数の多層セ
ラミック基板が取り出される。
み溝６に沿って分割され、それによって、複数の多層セ
ラミック基板が取り出される。
【００２６】また、特開２０００−１７６９２８号公報
には、生の多層集合基板およびこれを挟むように配置さ
れる収縮抑制層を備える、生の複合積層体において、そ
の両主面から切り込み溝をそれぞれ設け、その後、切り
込み溝を覆うようにさらに収縮抑制層を形成したもの
を、焼成し、焼結後に収縮抑制層を除去し、焼結後の多
層集合基板を取り出し、この多層集合基板を切り込み溝
に沿って分割することが記載されている。
には、生の多層集合基板およびこれを挟むように配置さ
れる収縮抑制層を備える、生の複合積層体において、そ
の両主面から切り込み溝をそれぞれ設け、その後、切り
込み溝を覆うようにさらに収縮抑制層を形成したもの
を、焼成し、焼結後に収縮抑制層を除去し、焼結後の多
層集合基板を取り出し、この多層集合基板を切り込み溝
に沿って分割することが記載されている。
【００２７】
【発明が解決しようとする課題】しかしながら、特許第
２８５６０４５号公報に記載された方法では、生の複合
積層体４を得るための積層工程の途中で、切り込み溝６
を形成するといった異種の工程を割り込ませなければな
らないので、積層工程および切り込み溝形成工程を能率
的に進めることが困難であり、その結果、多層セラミッ
ク基板の生産性が低下する。
２８５６０４５号公報に記載された方法では、生の複合
積層体４を得るための積層工程の途中で、切り込み溝６
を形成するといった異種の工程を割り込ませなければな
らないので、積層工程および切り込み溝形成工程を能率
的に進めることが困難であり、その結果、多層セラミッ
ク基板の生産性が低下する。
【００２８】他方、特開２０００−１７６９２８号公報
に記載された方法では、生の複合積層体の両主面に切り
込み溝が設けられるので、焼結後の多層集合基板におい
ても、その両主面上に切り込み溝が残された状態とする
ことができるので、複数の多層セラミック基板を取り出
すための分割を円滑に進めることができるが、生の複合
積層体の両主面上に設けられた切り込み溝を覆うよう
に、さらに収縮抑制層を形成する必要があり、工程が煩
雑となる。
に記載された方法では、生の複合積層体の両主面に切り
込み溝が設けられるので、焼結後の多層集合基板におい
ても、その両主面上に切り込み溝が残された状態とする
ことができるので、複数の多層セラミック基板を取り出
すための分割を円滑に進めることができるが、生の複合
積層体の両主面上に設けられた切り込み溝を覆うよう
に、さらに収縮抑制層を形成する必要があり、工程が煩
雑となる。
【００２９】また、上述した２つの公報は、いずれも、
多層セラミック基板の側面上に外部端子電極を形成する
ための方法については、何ら記載していない。
多層セラミック基板の側面上に外部端子電極を形成する
ための方法については、何ら記載していない。
【００３０】多層セラミック基板の小型化かつ配線の高
密度化に伴って、このような外部端子電極は、その位置
および幅等の寸法に関して、高い精度をもって形成され
ることがより強く望まれるようになってきている。なぜ
なら、このような精度が低下すると、複数の外部端子電
極が設けられる場合には、隣り合うもの相互間で電気的
に短絡したり、多層セラミック基板を実装するマザーボ
ードとの電気的接続が適正に達成されなかったりするこ
とがあるからである。特に、複数の外部端子電極にめっ
きが施される場合、めっき膜の異常析出が生じると、隣
り合う外部端子電極間での電気的短絡の問題がより深刻
になる。
密度化に伴って、このような外部端子電極は、その位置
および幅等の寸法に関して、高い精度をもって形成され
ることがより強く望まれるようになってきている。なぜ
なら、このような精度が低下すると、複数の外部端子電
極が設けられる場合には、隣り合うもの相互間で電気的
に短絡したり、多層セラミック基板を実装するマザーボ
ードとの電気的接続が適正に達成されなかったりするこ
とがあるからである。特に、複数の外部端子電極にめっ
きが施される場合、めっき膜の異常析出が生じると、隣
り合う外部端子電極間での電気的短絡の問題がより深刻
になる。
【００３１】そこで、この発明の目的は、上述のような
問題を解消し得る、多層セラミック基板の製造方法を提
供しようとすることである。
問題を解消し得る、多層セラミック基板の製造方法を提
供しようとすることである。
【００３２】
【課題を解決するための手段】この発明は、いわゆる無
収縮プロセスおよび多数個取りによって、多層セラミッ
ク基板を製造しようとする方法に向けられるものであっ
て、簡単に言えば、生の複合積層体の少なくとも生の多
層集合基板の部分に貫通孔を設けることによって、焼結
後の多層集合基板の分割を容易にするとともに、必要に
応じて、貫通孔の内面を利用して、外部端子電極を高い
位置精度および寸法精度をもって形成できるようにする
ことを特徴としている。
収縮プロセスおよび多数個取りによって、多層セラミッ
ク基板を製造しようとする方法に向けられるものであっ
て、簡単に言えば、生の複合積層体の少なくとも生の多
層集合基板の部分に貫通孔を設けることによって、焼結
後の多層集合基板の分割を容易にするとともに、必要に
応じて、貫通孔の内面を利用して、外部端子電極を高い
位置精度および寸法精度をもって形成できるようにする
ことを特徴としている。
【００３３】より詳細には、この発明は、複数の積層さ
れたセラミック層を備える、多層セラミック基板を製造
する方法に向けられ、次のような工程を備えることを特
徴としている。
れたセラミック層を備える、多層セラミック基板を製造
する方法に向けられ、次のような工程を備えることを特
徴としている。
【００３４】まず、セラミック絶縁材料を含みかつ焼成
されることによって複数のセラミック層となる複数のセ
ラミックグリーン層を有する生の多層集合基板を備え、
焼成後において所定の分割線に沿ってそれぞれ分割され
ることによって複数の多層セラミック基板を取り出すこ
とができるようにされていて、セラミック絶縁材料粉末
の焼結温度では焼結しない無機材料粉末を含む収縮抑制
層が生の多層集合基板を積層方向に挟むように配置さ
れ、少なくとも生の多層集合基板には、その積層方向に
それぞれ貫通する複数の貫通孔が分割線上に設けられて
いる、生の複合積層体が作製される。
されることによって複数のセラミック層となる複数のセ
ラミックグリーン層を有する生の多層集合基板を備え、
焼成後において所定の分割線に沿ってそれぞれ分割され
ることによって複数の多層セラミック基板を取り出すこ
とができるようにされていて、セラミック絶縁材料粉末
の焼結温度では焼結しない無機材料粉末を含む収縮抑制
層が生の多層集合基板を積層方向に挟むように配置さ
れ、少なくとも生の多層集合基板には、その積層方向に
それぞれ貫通する複数の貫通孔が分割線上に設けられて
いる、生の複合積層体が作製される。
【００３５】次いで、上述の生の複合積層体は、セラミ
ック絶縁材料粉末が焼結するが、無機材料粉末が焼結し
ない条件下で焼成される。これによって、収縮抑制層に
よって挟まれた焼結後の多層集合基板が得られる。
ック絶縁材料粉末が焼結するが、無機材料粉末が焼結し
ない条件下で焼成される。これによって、収縮抑制層に
よって挟まれた焼結後の多層集合基板が得られる。
【００３６】次いで、収縮抑制層が除去される。これに
よって、焼結後の多層集合基板が取り出される。
よって、焼結後の多層集合基板が取り出される。
【００３７】次に、焼結後の多層集合基板を分割線に沿
って分割される。これによって、分断された貫通孔を側
面上に位置させている複数の多層セラミック基板が取り
出される。
って分割される。これによって、分断された貫通孔を側
面上に位置させている複数の多層セラミック基板が取り
出される。
【００３８】好ましくは、生の複合積層体を作製する工
程では、セラミックグリーン層となるセラミックグリー
ンシートおよび収縮抑制層となる無機材料グリーンシー
トをそれぞれ用意し、複数のセラミックグリーンシート
を積層するとともに、複数のセラミックグリーンシート
を積層方向に挟むように、無機材料グリーンシートを積
層するようにされる。
程では、セラミックグリーン層となるセラミックグリー
ンシートおよび収縮抑制層となる無機材料グリーンシー
トをそれぞれ用意し、複数のセラミックグリーンシート
を積層するとともに、複数のセラミックグリーンシート
を積層方向に挟むように、無機材料グリーンシートを積
層するようにされる。
【００３９】上述した実施態様において、複数のセラミ
ックグリーンシートの特定のものには、得られた多層セ
ラミック基板にキャビティを設けるためのキャビティ用
貫通部が形成されていてもよい。
ックグリーンシートの特定のものには、得られた多層セ
ラミック基板にキャビティを設けるためのキャビティ用
貫通部が形成されていてもよい。
【００４０】また、好ましくは、前述した貫通孔を設け
るため、生の複合積層体を作製する工程において、生の
多層集合基板と収縮抑制層とが一体化された状態で貫通
孔を設けるようにされる。
るため、生の複合積層体を作製する工程において、生の
多層集合基板と収縮抑制層とが一体化された状態で貫通
孔を設けるようにされる。
【００４１】なお、生の複合積層体を作製するにあたっ
て、前述したように、セラミックグリーンシートと無機
材料グリーンシートとを積層する方法が適用される場合
には、セラミックグリーンシートに透孔を設けておき、
複数の透孔の連なりによって、貫通孔を与えるようにし
てもよい。
て、前述したように、セラミックグリーンシートと無機
材料グリーンシートとを積層する方法が適用される場合
には、セラミックグリーンシートに透孔を設けておき、
複数の透孔の連なりによって、貫通孔を与えるようにし
てもよい。
【００４２】この発明において、貫通孔を利用して外部
端子電極を形成しようとする場合、好ましくは、次のよ
うな実施態様が採用される。
端子電極を形成しようとする場合、好ましくは、次のよ
うな実施態様が採用される。
【００４３】すなわち、生の多層集合基板として、得よ
うとする多層セラミック基板の外部端子電極となるべき
導体を内部に配置したものが用意され、生の複合積層体
を作製する工程において、この導体は、その一部が貫通
孔の内面上に露出する状態とされる。したがって、多層
集合基板を分割することによって得られた複数の多層セ
ラミック基板の側面上であって、分断された貫通孔の内
面上には、外部端子電極を与えるように導体の一部が外
部に向かって露出する状態となる。
うとする多層セラミック基板の外部端子電極となるべき
導体を内部に配置したものが用意され、生の複合積層体
を作製する工程において、この導体は、その一部が貫通
孔の内面上に露出する状態とされる。したがって、多層
集合基板を分割することによって得られた複数の多層セ
ラミック基板の側面上であって、分断された貫通孔の内
面上には、外部端子電極を与えるように導体の一部が外
部に向かって露出する状態となる。
【００４４】上述した実施態様に係る生の複合積層体を
作製する工程では、貫通孔が、導体を分断するように設
けられることが好ましい。
作製する工程では、貫通孔が、導体を分断するように設
けられることが好ましい。
【００４５】導体は、生の多層集合基板の積層方向に貫
通するように配置されていても、生の多層集合基板の積
層方向の一部においてのみ延びるように配置されていて
もよい。
通するように配置されていても、生の多層集合基板の積
層方向の一部においてのみ延びるように配置されていて
もよい。
【００４６】この発明によれば、上述の外部端子電極と
なる導体に対して、分割前の多層集合基板の状態で、無
電解めっきのような湿式めっきを施すことが可能であ
る。すなわち、収縮抑制層を除去した後、多層集合基板
を分割する前に、焼結後の多層集合基板に対して湿式め
っきを施せば、貫通孔の内面に露出する導体の表面にめ
っき膜を析出させることができるなお、外部端子電極を
形成するため、焼成工程の後、多層集合基板を分割する
ことによって得られた複数の多層セラミック基板の側面
上であって、分断された貫通孔の内面上に、導体を設け
るようにしてもよい。
なる導体に対して、分割前の多層集合基板の状態で、無
電解めっきのような湿式めっきを施すことが可能であ
る。すなわち、収縮抑制層を除去した後、多層集合基板
を分割する前に、焼結後の多層集合基板に対して湿式め
っきを施せば、貫通孔の内面に露出する導体の表面にめ
っき膜を析出させることができるなお、外部端子電極を
形成するため、焼成工程の後、多層集合基板を分割する
ことによって得られた複数の多層セラミック基板の側面
上であって、分断された貫通孔の内面上に、導体を設け
るようにしてもよい。
【００４７】外部端子電極となるべき導体は、好ましく
は、導電性ペーストによって与えられる。
は、導電性ペーストによって与えられる。
【００４８】また、導体は、Ａｇ、Ａｇ−Ｐｔ合金、Ａ
ｇ−Ｐｄ合金、Ｃｕ、ＡｕおよびＮｉから選ばれた少な
くとも１種を主成分とするものであることが好ましい。
ｇ−Ｐｄ合金、Ｃｕ、ＡｕおよびＮｉから選ばれた少な
くとも１種を主成分とするものであることが好ましい。
【００４９】この発明において、貫通孔は、任意の断面
形状をとることができるが、多層集合基板の分割性をよ
り向上させるためには、貫通孔は、その断面が長手形状
であり、かつ分割線の延びる方向に長手方向を向けてい
ることが好ましい。
形状をとることができるが、多層集合基板の分割性をよ
り向上させるためには、貫通孔は、その断面が長手形状
であり、かつ分割線の延びる方向に長手方向を向けてい
ることが好ましい。
【００５０】複数の多層セラミック基板を得るための多
層集合基板の分割をより容易にするため、通常、分割線
に沿って切り込み溝が設けられる。この発明では、切り
込み溝を設ける場合、次のような実施態様がある。
層集合基板の分割をより容易にするため、通常、分割線
に沿って切り込み溝が設けられる。この発明では、切り
込み溝を設ける場合、次のような実施態様がある。
【００５１】すなわち、生の複合積層体を作製する工程
において、分割線の位置に沿い、かつ少なくとも一方の
収縮抑制層を厚み方向に貫通しながら生の多層集合基板
の厚みの一部にまで届く深さをもって、生の複合積層体
を切り込み溝を設ける工程が実施される。この場合、多
層集合基板を分割する工程は、切り込み溝に沿って多層
集合基板を分割するように実施される。
において、分割線の位置に沿い、かつ少なくとも一方の
収縮抑制層を厚み方向に貫通しながら生の多層集合基板
の厚みの一部にまで届く深さをもって、生の複合積層体
を切り込み溝を設ける工程が実施される。この場合、多
層集合基板を分割する工程は、切り込み溝に沿って多層
集合基板を分割するように実施される。
【００５２】生の複合積層体を作製する工程において、
生の複合積層体を積層方向にプレスする工程が実施され
る場合、切り込み溝を設ける工程は、プレスする工程の
後に実施されることが好ましい。
生の複合積層体を積層方向にプレスする工程が実施され
る場合、切り込み溝を設ける工程は、プレスする工程の
後に実施されることが好ましい。
【００５３】また、生の積層体を作製する工程におい
て、貫通孔が設けられる場合には、この貫通孔を設ける
工程は、上述のプレスする工程の後に実施されることが
好ましい。
て、貫通孔が設けられる場合には、この貫通孔を設ける
工程は、上述のプレスする工程の後に実施されることが
好ましい。
【００５４】また、より好ましくは、プレスする工程の
後、切り込み溝を設ける工程が前に、かつ貫通孔を設け
る工程が後にそれぞれ実施され、生の複合積層体を作製
する工程において、切り込み溝を設ける工程と貫通孔を
設ける工程との間に、生の複合積層体を、上述のプレス
する工程での圧力より高い圧力でプレスする高圧プレス
工程が実施される。
後、切り込み溝を設ける工程が前に、かつ貫通孔を設け
る工程が後にそれぞれ実施され、生の複合積層体を作製
する工程において、切り込み溝を設ける工程と貫通孔を
設ける工程との間に、生の複合積層体を、上述のプレス
する工程での圧力より高い圧力でプレスする高圧プレス
工程が実施される。
【００５５】切り込み溝は、次のような段階で設けられ
てもよい。すなわち、多層集合基板を分割する工程にお
いて、分割線の位置に沿って、焼結後の多層集合基板に
切り込み溝を設け、この切り込み溝をに沿って多層集合
基板を分割するようにしてもよい。
てもよい。すなわち、多層集合基板を分割する工程にお
いて、分割線の位置に沿って、焼結後の多層集合基板に
切り込み溝を設け、この切り込み溝をに沿って多層集合
基板を分割するようにしてもよい。
【００５６】また、この発明において、セラミックグリ
ーン層は、ガラスまたは結晶化ガラスを含むことが好ま
しい。
ーン層は、ガラスまたは結晶化ガラスを含むことが好ま
しい。
【００５７】
【発明の実施の形態】図１ないし図７は、この発明の第
１の実施形態を説明するためのものである。ここで、図
１ないし図６は、多層セラミック基板を製造する途中の
段階で得られる複合積層体１１に対して施される種々の
工程を示している。図１、図３および図５は、複合積層
体１１を示す平面図であり、図２、図４および図６は、
複合積層体１１の一部を拡大して示す断面図である。ま
た、図７は、図１ないし図６に示した各工程を経て得ら
れた多層セラミック基板１２を示す平面図である。
１の実施形態を説明するためのものである。ここで、図
１ないし図６は、多層セラミック基板を製造する途中の
段階で得られる複合積層体１１に対して施される種々の
工程を示している。図１、図３および図５は、複合積層
体１１を示す平面図であり、図２、図４および図６は、
複合積層体１１の一部を拡大して示す断面図である。ま
た、図７は、図１ないし図６に示した各工程を経て得ら
れた多層セラミック基板１２を示す平面図である。
【００５８】なお、図２、図４および図６においては、
前述した図１９の場合と同様、厚み方向寸法が誇張され
て図示されており、また、外部端子電極となる導体を除
く配線導体の図示が省略されている。
前述した図１９の場合と同様、厚み方向寸法が誇張され
て図示されており、また、外部端子電極となる導体を除
く配線導体の図示が省略されている。
【００５９】複合積層体１１から得ようとする多層セラ
ミック基板１２は、図７に示すように、複数の積層され
たセラミック層１３（最も上に位置するもののみが図示
されている。）を備えている。図１ないし図６に示すよ
うに、生の複合積層体１１は、セラミック絶縁材料を含
みかつ焼成されることによって上述の複数のセラミック
層１３となる複数のセラミックグリーン層１４を有する
生の多層集合基板１５を備えている。
ミック基板１２は、図７に示すように、複数の積層され
たセラミック層１３（最も上に位置するもののみが図示
されている。）を備えている。図１ないし図６に示すよ
うに、生の複合積層体１１は、セラミック絶縁材料を含
みかつ焼成されることによって上述の複数のセラミック
層１３となる複数のセラミックグリーン層１４を有する
生の多層集合基板１５を備えている。
【００６０】セラミックグリーン層１４の積層構造は、
たとえば、セラミックグリーンシートを積層することに
よって得られるもので、セラミックグリーンシートは、
たとえば、セラミック絶縁材料粉末に、バインダ、可塑
剤および溶剤等を加えて、ボールミル等によって混合す
ることによってスラリーとし、このスラリーをドクター
ブレード法等の方法によってシート状に成形することに
よって得られる。
たとえば、セラミックグリーンシートを積層することに
よって得られるもので、セラミックグリーンシートは、
たとえば、セラミック絶縁材料粉末に、バインダ、可塑
剤および溶剤等を加えて、ボールミル等によって混合す
ることによってスラリーとし、このスラリーをドクター
ブレード法等の方法によってシート状に成形することに
よって得られる。
【００６１】上述のセラミック絶縁材料粉末としては、
従来の多層セラミック基板において用いられる通常のセ
ラミック絶縁材料粉末を用いることができる。たとえ
ば、アルミナ粉末を用いることができ、さらに、たとえ
ば、軟化点６００〜８００℃の非晶質ガラス、結晶化温
度６００〜１０００℃の結晶化ガラス等を含んでいても
よい。また、セラミック絶縁材料として、アルミナの
他、ジルコン、ムライト、コージェライト、アノーサイ
ト、シリカ等を用いてもよい。
従来の多層セラミック基板において用いられる通常のセ
ラミック絶縁材料粉末を用いることができる。たとえ
ば、アルミナ粉末を用いることができ、さらに、たとえ
ば、軟化点６００〜８００℃の非晶質ガラス、結晶化温
度６００〜１０００℃の結晶化ガラス等を含んでいても
よい。また、セラミック絶縁材料として、アルミナの
他、ジルコン、ムライト、コージェライト、アノーサイ
ト、シリカ等を用いてもよい。
【００６２】バインダとしては、たとえば、ポリビニル
ブチラール、メタクリルポリマー、アクリルポリマー等
を用いることができ、可塑剤としては、たとえば、フタ
ル酸の誘導体等を用いることができる。さらに、溶剤と
しては、たとえば、アルコール類、ケトン類、塩素系有
機溶剤等を用いることができる。
ブチラール、メタクリルポリマー、アクリルポリマー等
を用いることができ、可塑剤としては、たとえば、フタ
ル酸の誘導体等を用いることができる。さらに、溶剤と
しては、たとえば、アルコール類、ケトン類、塩素系有
機溶剤等を用いることができる。
【００６３】セラミックグリーンシートは、所定の大き
さに切断された後、積層され、それによって、図１およ
び図２に示すように、積層されたセラミックグリーン層
１４を備える生の多層集合基板１５が作製される。セラ
ミックグリーンシートの厚みについては、特に制限はな
いが、２５〜２００μｍ程度であることが好ましい。生
の多層集合基板１５は、焼成後において、格子状に配列
された所定の分割線１６に沿って分割されることによっ
て複数の多層セラミック基板１２を取り出すことができ
るようにされている。
さに切断された後、積層され、それによって、図１およ
び図２に示すように、積層されたセラミックグリーン層
１４を備える生の多層集合基板１５が作製される。セラ
ミックグリーンシートの厚みについては、特に制限はな
いが、２５〜２００μｍ程度であることが好ましい。生
の多層集合基板１５は、焼成後において、格子状に配列
された所定の分割線１６に沿って分割されることによっ
て複数の多層セラミック基板１２を取り出すことができ
るようにされている。
【００６４】生の多層集合基板１５には、得ようとする
多層セラミック基板１２の外部端子電極１７（図７参
照）となるべき導体１８が内部に配置されている。この
実施形態では、導体１８は、図１によく示されているよ
うに、断面形状が長方形であり、分割線１６を跨ぐよう
に位置されている。また、導体１８は、図２によく示さ
れているように、生の多層集合基板１５の積層方向に貫
通するように配置されている。
多層セラミック基板１２の外部端子電極１７（図７参
照）となるべき導体１８が内部に配置されている。この
実施形態では、導体１８は、図１によく示されているよ
うに、断面形状が長方形であり、分割線１６を跨ぐよう
に位置されている。また、導体１８は、図２によく示さ
れているように、生の多層集合基板１５の積層方向に貫
通するように配置されている。
【００６５】導体１８は、好ましくは、導電性ペースト
によって与えられる。そして、導体１８を形成するた
め、セラミックグリーン層１４となるセラミックグリー
ンシートに、積層前の段階で、透孔を設け、そこに導電
性ペーストを充填することが行なわれる。なお、積層状
態の生の多層集合基板１５を得た後、そこに貫通する透
孔を設け、この透孔に導電性ペーストを充填するように
してもよい。
によって与えられる。そして、導体１８を形成するた
め、セラミックグリーン層１４となるセラミックグリー
ンシートに、積層前の段階で、透孔を設け、そこに導電
性ペーストを充填することが行なわれる。なお、積層状
態の生の多層集合基板１５を得た後、そこに貫通する透
孔を設け、この透孔に導電性ペーストを充填するように
してもよい。
【００６６】また、図示しないが、積層前のセラミック
グリーンシートに対して、必要に応じて、配線導体とな
るべき導体膜を導電性ペーストのスクリーン印刷等によ
って形成したり、ビアホール導体のための透孔を設けた
り、この透孔に導電性ペーストを充填したりする工程も
実施される。
グリーンシートに対して、必要に応じて、配線導体とな
るべき導体膜を導電性ペーストのスクリーン印刷等によ
って形成したり、ビアホール導体のための透孔を設けた
り、この透孔に導電性ペーストを充填したりする工程も
実施される。
【００６７】上述した導体１８ならびに配線導体となる
べき導体膜およびビアホール導体は、好ましくは、Ａ
ｇ、Ａｇ−Ｐｔ合金、Ａｇ−Ｐｄ合金、Ｃｕ、Ａｕおよ
びＮｉから選ばれた少なくとも１種を主成分として構成
される。
べき導体膜およびビアホール導体は、好ましくは、Ａ
ｇ、Ａｇ−Ｐｔ合金、Ａｇ−Ｐｄ合金、Ｃｕ、Ａｕおよ
びＮｉから選ばれた少なくとも１種を主成分として構成
される。
【００６８】また、生の複合積層体１１において、生の
多層集合基板１５を積層方向に挟むように、第１および
第２の収縮抑制層１９および２０が配置されている。こ
れら収縮抑制層１９および２０は、前述したセラミック
グリーン層１４に含まれるセラミック絶縁材料粉末の焼
結温度では焼結しない無機材料粉末を含んでいる。
多層集合基板１５を積層方向に挟むように、第１および
第２の収縮抑制層１９および２０が配置されている。こ
れら収縮抑制層１９および２０は、前述したセラミック
グリーン層１４に含まれるセラミック絶縁材料粉末の焼
結温度では焼結しない無機材料粉末を含んでいる。
【００６９】たとえば、セラミックグリーン層１４に含
まれるセラミック絶縁材料粉末として、その焼結温度が
１１００℃以下のものを用いる場合には、収縮抑制層１
９および２０に含まれる無機材料粉末としては、たとえ
ば、アルミナ、酸化ジルコニア、窒化アルミニウム、窒
化硼素、ムライト、酸化マグネシウム、炭化珪素等の粉
末を用いることができる。なお、これらの無機材料粉末
の粒度が粗すぎると、得られた多層セラミック基板の表
面粗さが粗くなるため、平均粒径０．５〜４μｍ程度で
あることが好ましい。
まれるセラミック絶縁材料粉末として、その焼結温度が
１１００℃以下のものを用いる場合には、収縮抑制層１
９および２０に含まれる無機材料粉末としては、たとえ
ば、アルミナ、酸化ジルコニア、窒化アルミニウム、窒
化硼素、ムライト、酸化マグネシウム、炭化珪素等の粉
末を用いることができる。なお、これらの無機材料粉末
の粒度が粗すぎると、得られた多層セラミック基板の表
面粗さが粗くなるため、平均粒径０．５〜４μｍ程度で
あることが好ましい。
【００７０】収縮抑制層１９および２０は、上述したよ
うな無機材料粉末を含む無機材料グリーンシート２１を
積層することによって得られる。無機材料グリーンシー
ト２１の作製方法は、前述したセラミックグリーン層１
４のためのセラミックグリーンシートの場合と実質的に
同様である。また、無機材料グリーンシート２１の厚み
は、特に制限はないが、１０〜２００μｍ程度であるこ
とが好ましい。第１および第２の収縮抑制層１９および
２０の各々の厚みは、積層される無機材料グリーンシー
ト２１の積層数によって調整することができる。
うな無機材料粉末を含む無機材料グリーンシート２１を
積層することによって得られる。無機材料グリーンシー
ト２１の作製方法は、前述したセラミックグリーン層１
４のためのセラミックグリーンシートの場合と実質的に
同様である。また、無機材料グリーンシート２１の厚み
は、特に制限はないが、１０〜２００μｍ程度であるこ
とが好ましい。第１および第２の収縮抑制層１９および
２０の各々の厚みは、積層される無機材料グリーンシー
ト２１の積層数によって調整することができる。
【００７１】このように、生の多層集合基板１５を積層
方向に挟むように第１および第２の収縮抑制層１９およ
び２０が配置されている、生の複合積層体１１を得た
後、この生の複合積層体１１全体が積層方向にプレスさ
れる。
方向に挟むように第１および第２の収縮抑制層１９およ
び２０が配置されている、生の複合積層体１１を得た
後、この生の複合積層体１１全体が積層方向にプレスさ
れる。
【００７２】このプレスは、生の複合積層体１１を、以
後の工程において取り扱う際、セラミックグリーン層１
４相互のずれを生じにくくするためだけでなく、多層集
合基板１５に備えるセラミックグリーン層１４相互間、
収縮抑制層１９および２０に備える無機材料グリーンシ
ート２１相互間ならびに多層集合基板１５と収縮抑制層
１９および２０との間での密着性を高めるためのもので
あり、そのため、このプレスに際しては、たとえば面圧
５０ＭＰａ以上といった比較的高い圧力が適用される。
また、プレスに際しては、４０〜９０℃の温度が付与さ
れる。
後の工程において取り扱う際、セラミックグリーン層１
４相互のずれを生じにくくするためだけでなく、多層集
合基板１５に備えるセラミックグリーン層１４相互間、
収縮抑制層１９および２０に備える無機材料グリーンシ
ート２１相互間ならびに多層集合基板１５と収縮抑制層
１９および２０との間での密着性を高めるためのもので
あり、そのため、このプレスに際しては、たとえば面圧
５０ＭＰａ以上といった比較的高い圧力が適用される。
また、プレスに際しては、４０〜９０℃の温度が付与さ
れる。
【００７３】次に、図３および図４に示すように、生の
複合積層体１１における少なくとも生の多層集合基板１
５には、その積層方向にそれぞれ貫通する複数の貫通孔
２２が分割線１６上に設けられる。この実施形態では、
貫通孔２２は、生の多層集合基板１５だけでなく、収縮
抑制層１９および２０をも貫通するように設けられてい
る。
複合積層体１１における少なくとも生の多層集合基板１
５には、その積層方向にそれぞれ貫通する複数の貫通孔
２２が分割線１６上に設けられる。この実施形態では、
貫通孔２２は、生の多層集合基板１５だけでなく、収縮
抑制層１９および２０をも貫通するように設けられてい
る。
【００７４】貫通孔２２は、たとえば円形の断面形状を
有しており、前述した導体１８を貫通する位置に設けら
れる。これによって、導体１８は、その一部が貫通孔２
２の内面上に露出する状態とされる。また、この実施形
態では、貫通孔２２を設けることによって、導体１８は
分断される。
有しており、前述した導体１８を貫通する位置に設けら
れる。これによって、導体１８は、その一部が貫通孔２
２の内面上に露出する状態とされる。また、この実施形
態では、貫通孔２２を設けることによって、導体１８は
分断される。
【００７５】なお、貫通孔２２を設けるにあたって、セ
ラミックグリーン層１４となるべきセラミックグリーン
シートに透孔を予め設けておき、これら透孔の連なりに
よって貫通孔２２を与えるようにしてもよい。この場合
には、貫通孔２２は、生の多層集合基板１５のみを貫通
するように設けられることになる。
ラミックグリーン層１４となるべきセラミックグリーン
シートに透孔を予め設けておき、これら透孔の連なりに
よって貫通孔２２を与えるようにしてもよい。この場合
には、貫通孔２２は、生の多層集合基板１５のみを貫通
するように設けられることになる。
【００７６】また、貫通孔２２を設けるにあたって、生
の複合積層体１１における収縮抑制層１９および２０の
いずれか一方がない状態、すなわち、生の多層集合基板
１５と収縮抑制層１９および２０のいずれか一方とが一
体化された状態で、その積層方向に貫通するように貫通
孔２２を設け、その後、収縮抑制層１９および２０のい
ずれか残った方を生の多層集合基板１５上に配置するよ
うにしてもよい。
の複合積層体１１における収縮抑制層１９および２０の
いずれか一方がない状態、すなわち、生の多層集合基板
１５と収縮抑制層１９および２０のいずれか一方とが一
体化された状態で、その積層方向に貫通するように貫通
孔２２を設け、その後、収縮抑制層１９および２０のい
ずれか残った方を生の多層集合基板１５上に配置するよ
うにしてもよい。
【００７７】次に、図５および図６に示すように、生の
積層体１１における分割線１６の位置に沿って、切り込
み溝２３が設けられる。この切り込み溝２３は、図５に
よく示されているように、格子状に配列されている。切
り込み溝２３の形成には、たとえば、カッター刃を生の
複合積層体１１の表面に押し当てたり、回転刃で切り込
む方法等を採用することができる。
積層体１１における分割線１６の位置に沿って、切り込
み溝２３が設けられる。この切り込み溝２３は、図５に
よく示されているように、格子状に配列されている。切
り込み溝２３の形成には、たとえば、カッター刃を生の
複合積層体１１の表面に押し当てたり、回転刃で切り込
む方法等を採用することができる。
【００７８】切り込み溝２３は、第１の収縮抑制層１９
を厚み方向に貫通しかつ生の多層集合基板１５の厚みの
一部にまで届く深さをもって設けられる。この深さは、
たとえば、生の多層集合基板１５の厚みの１／１０〜４
／１０程度まで届くようにされる。なお、切り込み溝２
３は、第１の収縮抑制層１９側の切り込み溝２３の位置
に対応させて、第２の収縮抑制層２０側にも設けられて
もよい。
を厚み方向に貫通しかつ生の多層集合基板１５の厚みの
一部にまで届く深さをもって設けられる。この深さは、
たとえば、生の多層集合基板１５の厚みの１／１０〜４
／１０程度まで届くようにされる。なお、切り込み溝２
３は、第１の収縮抑制層１９側の切り込み溝２３の位置
に対応させて、第２の収縮抑制層２０側にも設けられて
もよい。
【００７９】次に、貫通孔２２および切り込み溝２３が
設けられた生の複合積層体１１は、焼成工程に付され
る。この焼成工程においては、セラミックグリーン層１
４に含まれるセラミック絶縁材料粉末のみが焼結し、収
縮抑制層１９および２０に含まれる無機材料粉末が焼結
しない条件が適用される。また、複合積層体１１の焼成
にあたっては、これをトレーに載せて焼成することが行
なわれるが、トレーとしては、たとえば、通常のアルミ
ナ板からなるものを用いることができる。また、トレー
として、通気性の良好な気孔率の高いアルミナ板からな
るものを使用してもよい。
設けられた生の複合積層体１１は、焼成工程に付され
る。この焼成工程においては、セラミックグリーン層１
４に含まれるセラミック絶縁材料粉末のみが焼結し、収
縮抑制層１９および２０に含まれる無機材料粉末が焼結
しない条件が適用される。また、複合積層体１１の焼成
にあたっては、これをトレーに載せて焼成することが行
なわれるが、トレーとしては、たとえば、通常のアルミ
ナ板からなるものを用いることができる。また、トレー
として、通気性の良好な気孔率の高いアルミナ板からな
るものを使用してもよい。
【００８０】焼成工程において、収縮抑制層１９および
２０に含まれる無機材料粉末は実質的に焼結しないた
め、収縮抑制層１９および２０においては、収縮が実質
的に生じない。そのため、収縮抑制層１９および２０が
生の多層集合基板１５を拘束し、それによって、生の多
層集合基板１５は、厚み方向にのみ実質的に収縮する
が、主面方向での収縮が抑制される。その結果、焼結後
の多層集合基板１５において不均一な変形等がもたらさ
れにくくなる。
２０に含まれる無機材料粉末は実質的に焼結しないた
め、収縮抑制層１９および２０においては、収縮が実質
的に生じない。そのため、収縮抑制層１９および２０が
生の多層集合基板１５を拘束し、それによって、生の多
層集合基板１５は、厚み方向にのみ実質的に収縮する
が、主面方向での収縮が抑制される。その結果、焼結後
の多層集合基板１５において不均一な変形等がもたらさ
れにくくなる。
【００８１】このように、第１および第２の収縮抑制層
１９および２０によって挟まれた焼結後の多層集合基板
１５を得た後、たとえばブラシ等を用いて、収縮抑制層
１９および２０が除去され、それによって、焼結後の多
層集合基板１５が取り出される。
１９および２０によって挟まれた焼結後の多層集合基板
１５を得た後、たとえばブラシ等を用いて、収縮抑制層
１９および２０が除去され、それによって、焼結後の多
層集合基板１５が取り出される。
【００８２】次に、焼結後の多層集合基板１５に対し
て、無電解めっきのような湿式めっきが施され、それに
よって、貫通孔２２の内面に露出する導体１８の表面に
めっき膜を析出させる工程が実施される。より具体的に
は、無電解めっきによって、導体１８の表面に、たとえ
ば、ニッケルめっき膜が形成され、その上に、金めっき
膜が形成される。
て、無電解めっきのような湿式めっきが施され、それに
よって、貫通孔２２の内面に露出する導体１８の表面に
めっき膜を析出させる工程が実施される。より具体的に
は、無電解めっきによって、導体１８の表面に、たとえ
ば、ニッケルめっき膜が形成され、その上に、金めっき
膜が形成される。
【００８３】次に、焼結後の多層集合基板１５が、切り
込み溝２３に沿って分割され、それによって、図７に示
すような目的とする複数の多層セラミック基板１２が取
り出される。
込み溝２３に沿って分割され、それによって、図７に示
すような目的とする複数の多層セラミック基板１２が取
り出される。
【００８４】この多層セラミック基板２１の側面２４上
であって、分断された貫通孔２２の内面上には、外部端
子電極１７を与えるように導体１８の一部が外部に向か
って露出している。
であって、分断された貫通孔２２の内面上には、外部端
子電極１７を与えるように導体１８の一部が外部に向か
って露出している。
【００８５】以上、この発明をまず第１の実施形態に関
連して説明したが、この発明の範囲内において、その
他、種々の変形例が可能である。
連して説明したが、この発明の範囲内において、その
他、種々の変形例が可能である。
【００８６】たとえば、第１の実施形態では、切り込み
溝２３は、断面Ｖ字状の形態をなしていたが、たとえば
断面Ｕ字状等の他の形態であってもよく、少なくとも焼
成後に複合積層体１１を取り扱う際、不用意に割れが生
じにくい形態であれば、どのような形態であってもよ
い。
溝２３は、断面Ｖ字状の形態をなしていたが、たとえば
断面Ｕ字状等の他の形態であってもよく、少なくとも焼
成後に複合積層体１１を取り扱う際、不用意に割れが生
じにくい形態であれば、どのような形態であってもよ
い。
【００８７】また、図１等に示すように、複合積層体１
１は、実質的に正方形の平面形状を有していたが、隣り
合う辺の長さが互いに異なる長方形の平面形状を有して
いてもよい。
１は、実質的に正方形の平面形状を有していたが、隣り
合う辺の長さが互いに異なる長方形の平面形状を有して
いてもよい。
【００８８】また、第１の実施形態では、生の多層集合
基板１５の内部に、外部端子電極１７となるべき導体１
８が予め配置されていたが、これに代えて、焼結後の多
層集合基板１５を分割することによって得られた多層セ
ラミック基板１２の側面２４上であって、分断された貫
通孔２２の内面上に、外部端子電極１７となる導電性ペ
ーストのような導体を付与するようにしてもよい。導電
性ペーストが付与される場合には、その後、導電性ペー
ストを焼き付けるための工程および必要なめっき工程が
実施される。
基板１５の内部に、外部端子電極１７となるべき導体１
８が予め配置されていたが、これに代えて、焼結後の多
層集合基板１５を分割することによって得られた多層セ
ラミック基板１２の側面２４上であって、分断された貫
通孔２２の内面上に、外部端子電極１７となる導電性ペ
ーストのような導体を付与するようにしてもよい。導電
性ペーストが付与される場合には、その後、導電性ペー
ストを焼き付けるための工程および必要なめっき工程が
実施される。
【００８９】また、第１の実施形態では、生の複合積層
体１１を積層方向にプレスした後、貫通孔２２をまず設
け、その後に、切り込み溝２３を設けるようにしたが、
貫通孔２２を設ける工程と切り込み溝２３を設ける工程
とを逆の順序で実施してもよい。
体１１を積層方向にプレスした後、貫通孔２２をまず設
け、その後に、切り込み溝２３を設けるようにしたが、
貫通孔２２を設ける工程と切り込み溝２３を設ける工程
とを逆の順序で実施してもよい。
【００９０】上述のように、逆の順序で実施される場
合、切り込み溝２３を設ける工程の前に実施されるプレ
ス工程は、たとえば１００ＭＰａ以下といった比較的低
い圧力での仮プレスとし、その後、切り込み溝２３を設
けた後、貫通孔２２を設ける工程の前に、たとえば５０
ＭＰａ以上といった比較的高い圧力であって、上述した
仮プレスでの圧力より高い圧力で本プレスすることが好
ましい。
合、切り込み溝２３を設ける工程の前に実施されるプレ
ス工程は、たとえば１００ＭＰａ以下といった比較的低
い圧力での仮プレスとし、その後、切り込み溝２３を設
けた後、貫通孔２２を設ける工程の前に、たとえば５０
ＭＰａ以上といった比較的高い圧力であって、上述した
仮プレスでの圧力より高い圧力で本プレスすることが好
ましい。
【００９１】また、第１の実施形態では、切り込み溝２
３は、焼成前の生の複合積層体１１に対してこれを設け
るようにしたが、焼結後の多層集合基板１５に切り込み
溝を設け、この切り込み溝に沿って多層集合基板１５を
分割するようにしてもよい。この場合、通常は、収縮抑
制層１９および２０を除去した後の多層集合基板１５に
切り込み溝が設けられることになるが、焼成後であっ
て、収縮抑制層１９および２０が除去される前の複合積
層体１１に対して切り込み溝を設ける工程を実施しても
よい。
３は、焼成前の生の複合積層体１１に対してこれを設け
るようにしたが、焼結後の多層集合基板１５に切り込み
溝を設け、この切り込み溝に沿って多層集合基板１５を
分割するようにしてもよい。この場合、通常は、収縮抑
制層１９および２０を除去した後の多層集合基板１５に
切り込み溝が設けられることになるが、焼成後であっ
て、収縮抑制層１９および２０が除去される前の複合積
層体１１に対して切り込み溝を設ける工程を実施しても
よい。
【００９２】また、第１の実施形態では、生の複合積層
体１１を作製するにあたって、セラミックグリーン層１
４となるセラミックグリーンシートならびに収縮抑制層
１９および２０となる無機材料グリーンシート２１をそ
れぞれまず用意し、これらを積層する工程を採用した
が、セラミックグリーンシートや無機材料グリーンシー
ト２１を予め用意することなく、セラミックグリーン層
１４となるべきセラミックスラリーや収縮抑制層１９お
よび２０となるべき無機材料スラリーを、印刷等によっ
て付与することを繰り返して、積層構造を得るようにし
てもよい。
体１１を作製するにあたって、セラミックグリーン層１
４となるセラミックグリーンシートならびに収縮抑制層
１９および２０となる無機材料グリーンシート２１をそ
れぞれまず用意し、これらを積層する工程を採用した
が、セラミックグリーンシートや無機材料グリーンシー
ト２１を予め用意することなく、セラミックグリーン層
１４となるべきセラミックスラリーや収縮抑制層１９お
よび２０となるべき無機材料スラリーを、印刷等によっ
て付与することを繰り返して、積層構造を得るようにし
てもよい。
【００９３】また、第１の実施形態では、貫通孔２２
は、導体１８を分断するように設けられたが、必ずしも
導体１８を分断する必要はなく、たとえば、貫通孔２２
が導体１８の中心からずれた位置に設けられるなどし
て、単に、貫通孔２２の内面上に導体１８の一部が露出
するように設けられることもある。
は、導体１８を分断するように設けられたが、必ずしも
導体１８を分断する必要はなく、たとえば、貫通孔２２
が導体１８の中心からずれた位置に設けられるなどし
て、単に、貫通孔２２の内面上に導体１８の一部が露出
するように設けられることもある。
【００９４】また、第１の実施形態では、導体１８の断
面形状が長方形であり、貫通孔２２の断面形状が円形で
あったが、これらの形状については、種々に変更するこ
とができる。また、導体１８および貫通孔２２が設けら
れる位置や数についても、目的とする多層セラミック基
板の設計に応じて、種々に変更することができる。
面形状が長方形であり、貫通孔２２の断面形状が円形で
あったが、これらの形状については、種々に変更するこ
とができる。また、導体１８および貫通孔２２が設けら
れる位置や数についても、目的とする多層セラミック基
板の設計に応じて、種々に変更することができる。
【００９５】これらについて、図８ないし図１１を参照
しながらより具体的に説明する。なお、図８ないし図１
１は、第１の実施形態における図５に相当する図であっ
て、これら図面において、図５に示した要素に相当する
要素には同様の参照符号を付し、重複する説明は省略す
る。
しながらより具体的に説明する。なお、図８ないし図１
１は、第１の実施形態における図５に相当する図であっ
て、これら図面において、図５に示した要素に相当する
要素には同様の参照符号を付し、重複する説明は省略す
る。
【００９６】図８に示した第２の実施形態では、図１に
示した導体１８と同様、断面形状が長方形の導体１８が
設けられるが、これを分断するように、長方形の断面形
状を有する貫通孔２２が設けられる。
示した導体１８と同様、断面形状が長方形の導体１８が
設けられるが、これを分断するように、長方形の断面形
状を有する貫通孔２２が設けられる。
【００９７】図９に示した第３の実施形態では、導体１
８の断面形状は円形であり、これを分断するように、長
方形の断面形状を有する貫通孔２２が設けられる。特
に、図９に示した貫通孔２２の断面形状は長手形状であ
り、この長手方向は、分割線１６すなわち切り込み溝２
３の延びる方向に向けられている。このようにすること
によって、切り込み溝２３に沿う分割をより円滑に進め
ることができるようになる。
８の断面形状は円形であり、これを分断するように、長
方形の断面形状を有する貫通孔２２が設けられる。特
に、図９に示した貫通孔２２の断面形状は長手形状であ
り、この長手方向は、分割線１６すなわち切り込み溝２
３の延びる方向に向けられている。このようにすること
によって、切り込み溝２３に沿う分割をより円滑に進め
ることができるようになる。
【００９８】図１０に示した第４の実施形態では、円形
の断面を有する導体１８が設けられ、これを分断するよ
うに、楕円ないしは長円の断面形状を有する貫通孔２２
が設けられる。この実施形態においても、貫通孔２２
は、その断面が長手形状であり、かつ分割線１６すなわ
ち切り込み溝２３の延びる方向に長手方向を向けてい
る。
の断面を有する導体１８が設けられ、これを分断するよ
うに、楕円ないしは長円の断面形状を有する貫通孔２２
が設けられる。この実施形態においても、貫通孔２２
は、その断面が長手形状であり、かつ分割線１６すなわ
ち切り込み溝２３の延びる方向に長手方向を向けてい
る。
【００９９】図１１に示した第５の実施形態では、実質
的に正方形の断面形状を有する導体１８が設けられ、こ
れを分断するように、長方形の断面形状を有する貫通孔
２２が設けられている。また、この実施形態では、導体
１８および貫通孔２２は、分割線１６すなわち切り込み
溝２３の縦方向に延びるものと横方向に延びるものとの
交差部に位置されている。したがって、焼結後の多層集
合基板１５を分割して多層セラミック基板を得たとき、
この多層セラミック基板の４つの角の部分に外部端子電
極が形成されることになる。
的に正方形の断面形状を有する導体１８が設けられ、こ
れを分断するように、長方形の断面形状を有する貫通孔
２２が設けられている。また、この実施形態では、導体
１８および貫通孔２２は、分割線１６すなわち切り込み
溝２３の縦方向に延びるものと横方向に延びるものとの
交差部に位置されている。したがって、焼結後の多層集
合基板１５を分割して多層セラミック基板を得たとき、
この多層セラミック基板の４つの角の部分に外部端子電
極が形成されることになる。
【０１００】なお、特に図示しないが、１つの複合積層
体ないしは多層集合基板に、互いに異なる断面形状を有
する複数種類の導体１８を混在させても、互いに異なる
断面形状を有する複数種類の貫通孔２２を混在させても
よい。
体ないしは多層集合基板に、互いに異なる断面形状を有
する複数種類の導体１８を混在させても、互いに異なる
断面形状を有する複数種類の貫通孔２２を混在させても
よい。
【０１０１】図１２および図１３は、この発明の第６の
実施形態を説明するための、第１の実施形態における図
５および図６にそれぞれ相当する図である。図１２およ
び図１３において、図５および図６に示す要素に相当す
る要素には同様の参照符号を付し、重複する説明は省略
する。
実施形態を説明するための、第１の実施形態における図
５および図６にそれぞれ相当する図である。図１２およ
び図１３において、図５および図６に示す要素に相当す
る要素には同様の参照符号を付し、重複する説明は省略
する。
【０１０２】この第６の実施形態は、キャビティ２５を
備える多層セラミック基板を製造しようとすることを特
徴としている。このようにキャビティ２５を形成するた
め、生の多層集合基板１５に備える複数のセラミックグ
リーン層１４となるべき複数のセラミックグリーンシー
トの特定のものには、キャビティ用貫通部２６が形成さ
れているものが用いられる。
備える多層セラミック基板を製造しようとすることを特
徴としている。このようにキャビティ２５を形成するた
め、生の多層集合基板１５に備える複数のセラミックグ
リーン層１４となるべき複数のセラミックグリーンシー
トの特定のものには、キャビティ用貫通部２６が形成さ
れているものが用いられる。
【０１０３】また、キャビティ２５の開口側に位置する
第１の収縮抑制層１９にも、キャビティ２５に連通する
貫通部２７が設けられることが好ましい。なぜなら、プ
レス工程において、キャビティ２５の底面部にまでプレ
ス作用を及ぼすことが容易になるためである。
第１の収縮抑制層１９にも、キャビティ２５に連通する
貫通部２７が設けられることが好ましい。なぜなら、プ
レス工程において、キャビティ２５の底面部にまでプレ
ス作用を及ぼすことが容易になるためである。
【０１０４】キャビティ２５が設けられる場合、焼結後
の多層集合基板１５は、キャビティ２５の部分で不用意
に割れてしまうという不都合に遭遇することがある。そ
のため、複数の多層セラミック基板を得るために多層集
合基板１５を分割するための切り込み溝２３は、比較的
深く形成することが好ましい。この切り込み溝２３の深
さは、多層集合基板１５の厚みの７／１０程度まで届く
ようにされることがある。
の多層集合基板１５は、キャビティ２５の部分で不用意
に割れてしまうという不都合に遭遇することがある。そ
のため、複数の多層セラミック基板を得るために多層集
合基板１５を分割するための切り込み溝２３は、比較的
深く形成することが好ましい。この切り込み溝２３の深
さは、多層集合基板１５の厚みの７／１０程度まで届く
ようにされることがある。
【０１０５】図１４は、この発明の第７の実施形態を説
明するための図６に相当する図である。図１４におい
て、図６に示す要素に相当する要素には同様の参照符号
を付し、重複する説明は省略する。
明するための図６に相当する図である。図１４におい
て、図６に示す要素に相当する要素には同様の参照符号
を付し、重複する説明は省略する。
【０１０６】図６等を参照して説明した第１の実施形態
等においては、導体１８は、生の多層集合基板１５の積
層方向に貫通するように配置されていたが、この第７の
実施形態では、導体１８は、生の多層集合基板１５の積
層方向の一部においてのみ延びるように配置されてい
る。
等においては、導体１８は、生の多層集合基板１５の積
層方向に貫通するように配置されていたが、この第７の
実施形態では、導体１８は、生の多層集合基板１５の積
層方向の一部においてのみ延びるように配置されてい
る。
【０１０７】この実施形態によれば、多層セラミック基
板をマザーボード上に実装するとき、消費される半田の
量を低減することができるばかりでなく、形成される半
田フィレットの高さをより低くすることができ、かつ、
一定にすることが容易である。したがって、この多層セ
ラミック基板が高周波用途に向けられるとき、半田フィ
レットによって与えられるインダクタンス成分のばらつ
きを低減することができる。
板をマザーボード上に実装するとき、消費される半田の
量を低減することができるばかりでなく、形成される半
田フィレットの高さをより低くすることができ、かつ、
一定にすることが容易である。したがって、この多層セ
ラミック基板が高周波用途に向けられるとき、半田フィ
レットによって与えられるインダクタンス成分のばらつ
きを低減することができる。
【０１０８】図１５は、この発明の第８の実施形態を説
明するための図６に相当する図である。図１５におい
て、図６に示した要素に相当する要素には同様の参照符
号を付し、重複する説明は省略する。
明するための図６に相当する図である。図１５におい
て、図６に示した要素に相当する要素には同様の参照符
号を付し、重複する説明は省略する。
【０１０９】この第８の実施形態は、貫通孔２２に関連
して、外部端子電極となるべき導体が設けられていない
ことを特徴としている。このように、導体が設けられて
いない場合であっても、貫通孔２２の存在は、焼結後の
多層集合基板１５の分割線１６に沿う分割を円滑に行な
えるという効果を少なくとも発揮させることができる。
して、外部端子電極となるべき導体が設けられていない
ことを特徴としている。このように、導体が設けられて
いない場合であっても、貫通孔２２の存在は、焼結後の
多層集合基板１５の分割線１６に沿う分割を円滑に行な
えるという効果を少なくとも発揮させることができる。
【０１１０】この実施形態の場合には、外部端子電極を
設ける必要があるならば、前述したように、焼結後の多
層集合基板１５を分割することによって得られた多層セ
ラミック基板の側面上であって、分断された貫通孔２２
の内面上に、導電性ペーストを付与するなどして、外部
端子電極を形成するための導体を設けるようにすればよ
い。
設ける必要があるならば、前述したように、焼結後の多
層集合基板１５を分割することによって得られた多層セ
ラミック基板の側面上であって、分断された貫通孔２２
の内面上に、導電性ペーストを付与するなどして、外部
端子電極を形成するための導体を設けるようにすればよ
い。
【０１１１】図１５に示したような導体と関連しない貫
通孔２２は、前述した各実施形態における導体１８と関
連して設けられた貫通孔２２と混在させることもでき
る。この場合には、図１５に示したような態様の貫通孔
２２は、専ら良好な分割性を得るために設けられ、分割
線１６に沿って適当数配列させてもよい。
通孔２２は、前述した各実施形態における導体１８と関
連して設けられた貫通孔２２と混在させることもでき
る。この場合には、図１５に示したような態様の貫通孔
２２は、専ら良好な分割性を得るために設けられ、分割
線１６に沿って適当数配列させてもよい。
【０１１２】次に、この発明による効果を確認するため
に実施した実験例について説明する。
に実施した実験例について説明する。
【０１１３】
【実験例】（実施例）ＳｉＯ2 、Ａｌ2 Ｏ3 、Ｂ2 Ｏ3
およびＣａＯの各粉末を混合した結晶化ガラス粉末と、
アルミナ粉末とを等重量比率で混合した。この混合粉末
１００重量部に対して、ポリビニルブチラールを１５重
量部、イソプロピルアルコールを４０重量部、およびト
ルエンを２０重量部それぞれ加え、ボールミルによって
２４時間混合して、スラリーとした。
およびＣａＯの各粉末を混合した結晶化ガラス粉末と、
アルミナ粉末とを等重量比率で混合した。この混合粉末
１００重量部に対して、ポリビニルブチラールを１５重
量部、イソプロピルアルコールを４０重量部、およびト
ルエンを２０重量部それぞれ加え、ボールミルによって
２４時間混合して、スラリーとした。
【０１１４】次いで、このスラリーを、ドクターブレー
ド法によってシート状に成形することによって、厚み１
２０μｍのセラミックグリーンシートを作製した。
ド法によってシート状に成形することによって、厚み１
２０μｍのセラミックグリーンシートを作製した。
【０１１５】他方、アルミナ粉末１００重量部に対し
て、ポリビニルブチラールを１５重量部、イソプロピル
アルコールを４０重量部、およびトルエン２０重量部そ
れぞれ加え、ボールミルによって２４時間混合してスラ
リーとした。
て、ポリビニルブチラールを１５重量部、イソプロピル
アルコールを４０重量部、およびトルエン２０重量部そ
れぞれ加え、ボールミルによって２４時間混合してスラ
リーとした。
【０１１６】次いで、このスラリーを、ドクターブレー
ド法によってシート状に成形することによって、厚み１
２０μｍの無機材料グリーンシートを作製した。
ド法によってシート状に成形することによって、厚み１
２０μｍの無機材料グリーンシートを作製した。
【０１１７】次に、前述した６枚のセラミックグリーン
シートを積層するとともに、その上下に、無機材料グリ
ーンシートを２枚ずつ積層して、図１および図２に示す
ように、生の多層集合基板１５を第１および第２の収縮
抑制層１９および２０によって挟んだ構造を有する生の
複合積層体１１を得、これを、その平面寸法が１３５ｍ
ｍ角となるようにカットした。
シートを積層するとともに、その上下に、無機材料グリ
ーンシートを２枚ずつ積層して、図１および図２に示す
ように、生の多層集合基板１５を第１および第２の収縮
抑制層１９および２０によって挟んだ構造を有する生の
複合積層体１１を得、これを、その平面寸法が１３５ｍ
ｍ角となるようにカットした。
【０１１８】なお、この生の複合積層体１１に備える生
の多層集合基板１５には、外部端子電極１７（図７参
照）となるべき導体１８が内部に配置されており、セラ
ミックグリーンシートとしては、このような導体１８が
導電性ペーストによって形成されたものを用いた。
の多層集合基板１５には、外部端子電極１７（図７参
照）となるべき導体１８が内部に配置されており、セラ
ミックグリーンシートとしては、このような導体１８が
導電性ペーストによって形成されたものを用いた。
【０１１９】次に、生の複合積層体１１を金型に挿入
し、面圧１００ＭＰａの圧力および６０℃の温度でプレ
スした。
し、面圧１００ＭＰａの圧力および６０℃の温度でプレ
スした。
【０１２０】次に、図３および図４に示すように、分割
線１６上に貫通孔２２を、パンチングによって設けた。
この貫通孔２２によって、導体１８は分断され、導体１
８の一部は、貫通孔２２の内面上に露出する状態とされ
た。
線１６上に貫通孔２２を、パンチングによって設けた。
この貫通孔２２によって、導体１８は分断され、導体１
８の一部は、貫通孔２２の内面上に露出する状態とされ
た。
【０１２１】次に、図５および図６に示すように、生の
複合積層体１１の一方の主面に、カッター刃を押し当て
て、深さ３５０μｍであって断面Ｖ字状の切り込み溝２
３を、格子状に配列しながら、主面全域にわたって形成
した。なお、隣り合う切り込み溝間の間隔を、１０ｍｍ
とした。
複合積層体１１の一方の主面に、カッター刃を押し当て
て、深さ３５０μｍであって断面Ｖ字状の切り込み溝２
３を、格子状に配列しながら、主面全域にわたって形成
した。なお、隣り合う切り込み溝間の間隔を、１０ｍｍ
とした。
【０１２２】次いで、辺方向における単位長さあたりの
反り量が０．０５％以下の平坦度を有する、気孔率７０
％のアルミナ板からなるトレー上に、生の複合積層体１
１を置き、６００℃の温度で３時間加熱した後、９００
℃の温度で１時間加熱することによって、複合積層体１
１における多層集合基板１５の部分のみを焼結させた。
反り量が０．０５％以下の平坦度を有する、気孔率７０
％のアルミナ板からなるトレー上に、生の複合積層体１
１を置き、６００℃の温度で３時間加熱した後、９００
℃の温度で１時間加熱することによって、複合積層体１
１における多層集合基板１５の部分のみを焼結させた。
【０１２３】次いで、この焼結後の多層集合基板１５の
両面にある収縮抑制層１９および２０をブラシで擦るこ
とによって、これら収縮抑制層１９および２０を除去
し、表面に切り込み溝２３が残された多層集合基板１５
を得た。
両面にある収縮抑制層１９および２０をブラシで擦るこ
とによって、これら収縮抑制層１９および２０を除去
し、表面に切り込み溝２３が残された多層集合基板１５
を得た。
【０１２４】次に、多層集合基板１５に対して無電解ニ
ッケルめっきおよび無電解金めっきを施した。これによ
って、貫通孔２２の内面に露出する導体１８の表面にニ
ッケルめっき膜および金めっき膜を良好に析出させるこ
とができた。
ッケルめっきおよび無電解金めっきを施した。これによ
って、貫通孔２２の内面に露出する導体１８の表面にニ
ッケルめっき膜および金めっき膜を良好に析出させるこ
とができた。
【０１２５】また、この多層集合基板１５の特定の方向
における単位長さあたりの最大反り量を測定したとこ
ろ、０．１０％しかなかった。
における単位長さあたりの最大反り量を測定したとこ
ろ、０．１０％しかなかった。
【０１２６】次に、多層集合基板１５の分割線１６に沿
う分割をチョコレートブレイクに基づいて実施して、図
７に示すような多層セラミック基板１２を得た。この分
割工程において、得られた多層セラミック基板１２には
割れや欠けが生じていなかった。
う分割をチョコレートブレイクに基づいて実施して、図
７に示すような多層セラミック基板１２を得た。この分
割工程において、得られた多層セラミック基板１２には
割れや欠けが生じていなかった。
【０１２７】（比較例１）上記実施例と同様の操作を経
て、セラミックグリーンシートおよび無機材料グリーン
シートを作製した。
て、セラミックグリーンシートおよび無機材料グリーン
シートを作製した。
【０１２８】次に、６枚のセラミックグリーンシートを
積層し、生の多層集合基板を得た後、これを金型に挿入
し、面圧５０ＭＰａの圧力および６０℃の温度で仮プレ
スした。図１６および図１７には、この生の多層集合基
板３１が図示されている。生の多層集合基板３１は、実
施例における多層集合基板１５の場合と同様、複数のセ
ラミックグリーン層３２を備え、外部端子電極となるべ
き導体３３を内部に配置したものである。
積層し、生の多層集合基板を得た後、これを金型に挿入
し、面圧５０ＭＰａの圧力および６０℃の温度で仮プレ
スした。図１６および図１７には、この生の多層集合基
板３１が図示されている。生の多層集合基板３１は、実
施例における多層集合基板１５の場合と同様、複数のセ
ラミックグリーン層３２を備え、外部端子電極となるべ
き導体３３を内部に配置したものである。
【０１２９】次に、生の多層集合基板３１の一方の主面
に、カッター刃を押し当てて、分割線３４に沿って、深
さ３５０μｍであって断面Ｖ字状の切り込み溝３５を、
格子状に配列しながら、主面全域にわたって形成した。
なお、隣り合う切り込み溝３５間の間隔を、１０ｍｍと
した。
に、カッター刃を押し当てて、分割線３４に沿って、深
さ３５０μｍであって断面Ｖ字状の切り込み溝３５を、
格子状に配列しながら、主面全域にわたって形成した。
なお、隣り合う切り込み溝３５間の間隔を、１０ｍｍと
した。
【０１３０】次に、切り込み溝３５を形成した生の多層
集合基板３１を、平面寸法が１３５ｍｍ角となるように
カットし、その上下に、同じく平面寸法が１３５ｍｍ角
となるようにカットした無機材料グリーンシート３６を
２枚ずつ積層して、生の多層集合基板３１を第１および
第２の収縮抑制層３７および３８によって挟んだ構造を
有する生の複合積層体３９とした後、この生の複合積層
体３９を再び金型に挿入し、面圧１００ＭＰａの圧力お
よび６０℃の温度でプレスした。
集合基板３１を、平面寸法が１３５ｍｍ角となるように
カットし、その上下に、同じく平面寸法が１３５ｍｍ角
となるようにカットした無機材料グリーンシート３６を
２枚ずつ積層して、生の多層集合基板３１を第１および
第２の収縮抑制層３７および３８によって挟んだ構造を
有する生の複合積層体３９とした後、この生の複合積層
体３９を再び金型に挿入し、面圧１００ＭＰａの圧力お
よび６０℃の温度でプレスした。
【０１３１】次に、実施例の場合と同様の条件で焼成工
程を実施し、次いで、実施例の場合と同様の方法によっ
て、収縮抑制層３７および３８を除去し、表面に切り込
み溝３５が形成された焼結後の多層集合基板３１を得
た。
程を実施し、次いで、実施例の場合と同様の方法によっ
て、収縮抑制層３７および３８を除去し、表面に切り込
み溝３５が形成された焼結後の多層集合基板３１を得
た。
【０１３２】この多層集合基板３１の特定の方向におけ
る単位長さあたりの最大反り量を測定したところ、０．
１０％というように、実施例と同程度の反り量であっ
た。
る単位長さあたりの最大反り量を測定したところ、０．
１０％というように、実施例と同程度の反り量であっ
た。
【０１３３】次に、多層集合基板３１を切り込み溝３５
に沿って分割したところ、得られた多層セラミック基板
において割れや欠けが生じたり、導体３３の部分での分
割が円滑に進まず、導体３３が分割箇所の片側に取られ
たりといった不具合が生じた。
に沿って分割したところ、得られた多層セラミック基板
において割れや欠けが生じたり、導体３３の部分での分
割が円滑に進まず、導体３３が分割箇所の片側に取られ
たりといった不具合が生じた。
【０１３４】また、多層集合基板３１の状態では、導体
３３の表面にめっき膜を析出させるべく無電解めっきを
行なうことはできなかった。
３３の表面にめっき膜を析出させるべく無電解めっきを
行なうことはできなかった。
【０１３５】なお、この比較例１において実施された方
法は、前述した特許第２８５６０４５号公報に記載され
た方法に相当している。
法は、前述した特許第２８５６０４５号公報に記載され
た方法に相当している。
【０１３６】（比較例２）前述の実施例と同様の操作を
経て、セラミックグリーンシートおよび無機材料グリー
ンシートを作製した。
経て、セラミックグリーンシートおよび無機材料グリー
ンシートを作製した。
【０１３７】次に、図１８に示すように、６枚のセラミ
ックグリーンシートを積層することによって、積層され
たセラミックグリーン層４１を備える生の多層集合基板
４２を得るとともに、その上下に、無機材料グリーンシ
ート４３を２枚ずつ積層することによって、生の多層集
合基板４２を第１および第２の収縮抑制層４４および４
５によって挟んだ構造を有する生の複合積層体４６を作
製した。
ックグリーンシートを積層することによって、積層され
たセラミックグリーン層４１を備える生の多層集合基板
４２を得るとともに、その上下に、無機材料グリーンシ
ート４３を２枚ずつ積層することによって、生の多層集
合基板４２を第１および第２の収縮抑制層４４および４
５によって挟んだ構造を有する生の複合積層体４６を作
製した。
【０１３８】なお、生の複合積層体４６に備える多層集
合基板４２には、図１８に示すように、導体４７が導電
性ペーストの充填によって配置されている。
合基板４２には、図１８に示すように、導体４７が導電
性ペーストの充填によって配置されている。
【０１３９】次に、生の複合積層体４６を、金型に挿入
し、面圧１００ＭＰａの圧力および６０℃の温度でプレ
スした。
し、面圧１００ＭＰａの圧力および６０℃の温度でプレ
スした。
【０１４０】次に、生の複合積層体４６の第２の収縮抑
制層４５側の主面に、カッター刃を押し当てて、深さ３
５０μｍであって断面Ｖ字状の切り込み溝４８を、格子
状に配列しながら、この主面全域にわたって形成した。
なお、隣り合う切り込み溝４８間の間隔を、１０ｍｍと
した。
制層４５側の主面に、カッター刃を押し当てて、深さ３
５０μｍであって断面Ｖ字状の切り込み溝４８を、格子
状に配列しながら、この主面全域にわたって形成した。
なお、隣り合う切り込み溝４８間の間隔を、１０ｍｍと
した。
【０１４１】他方、生の複合積層体４６の第１の収縮抑
制層４４側の主面には、ダイシングブレードを用いて、
深さ３５０μｍおよび幅３００μｍのスリット状の切り
込み溝４９を形成した。
制層４４側の主面には、ダイシングブレードを用いて、
深さ３５０μｍおよび幅３００μｍのスリット状の切り
込み溝４９を形成した。
【０１４２】これら切込み溝４８および４９は、分割線
５０上に位置するものである。
５０上に位置するものである。
【０１４３】次いで、収縮抑制層４４および４５と同じ
組成の無機材料粉末を含む無機材料ペースト５１をスリ
ット状の切り込み溝４９に流し込んだ。
組成の無機材料粉末を含む無機材料ペースト５１をスリ
ット状の切り込み溝４９に流し込んだ。
【０１４４】次に、実施例の場合と同様の条件で焼成工
程を実施し、次いで、実施例の場合と同様の方法によっ
て、収縮抑制層４４および４５を除去し、表面に切り込
み溝４８および４９が残された焼結後の多層集合基板４
２を得た。
程を実施し、次いで、実施例の場合と同様の方法によっ
て、収縮抑制層４４および４５を除去し、表面に切り込
み溝４８および４９が残された焼結後の多層集合基板４
２を得た。
【０１４５】この多層集合基板４２の特定の方向におけ
る単位長さあたりの最大反り量を測定したところ、０．
１０％というように、実施例と同程度の反り量であっ
た。
る単位長さあたりの最大反り量を測定したところ、０．
１０％というように、実施例と同程度の反り量であっ
た。
【０１４６】次に、多層集合基板４２を切り込み溝４８
および４９が位置する分割線５０に沿って分割したとこ
ろ、良好な分割性を得ることができた。
および４９が位置する分割線５０に沿って分割したとこ
ろ、良好な分割性を得ることができた。
【０１４７】しかしながら、比較例２では、切り込み溝
４９が貫通しておらず、めっき液の円滑な流通が期待で
きないため、多層集合基板４２の状態で、導体４７の表
面にめっき膜を析出させるべく無電解めっきを良好に施
すことができなかった。
４９が貫通しておらず、めっき液の円滑な流通が期待で
きないため、多層集合基板４２の状態で、導体４７の表
面にめっき膜を析出させるべく無電解めっきを良好に施
すことができなかった。
【０１４８】なお、この比較例２において実施された方
法は、前述した特開２０００−１７６９２８号公報に記
載された方法に類似している。
法は、前述した特開２０００−１７６９２８号公報に記
載された方法に類似している。
【０１４９】
【発明の効果】以上のように、この発明によれば、生の
多層集合基板ならびにこれを挟むように配置されている
収縮抑制層を備える、生の複合積層体を作製するにあた
って、多層集合基板から複数の多層セラミック基板を取
り出すための分割線上に複数の貫通孔が少なくとも生の
多層集合基板を貫通するように設けられているので、焼
結後の多層集合基板において、不所望な変形や歪み等を
生じにくくすることができるばかりでなく、分割線に沿
う分割を円滑に進めることができる。
多層集合基板ならびにこれを挟むように配置されている
収縮抑制層を備える、生の複合積層体を作製するにあた
って、多層集合基板から複数の多層セラミック基板を取
り出すための分割線上に複数の貫通孔が少なくとも生の
多層集合基板を貫通するように設けられているので、焼
結後の多層集合基板において、不所望な変形や歪み等を
生じにくくすることができるばかりでなく、分割線に沿
う分割を円滑に進めることができる。
【０１５０】そのため、多層集合基板の大面積化を図る
ことが可能となり、その結果、多層セラミック基板の生
産効率を高めることができるとともに、分割工程におい
て多層セラミック基板に割れや欠けが生じにくくするこ
とができるので、多層セラミック基板の生産の歩留まり
を向上させることができる。
ことが可能となり、その結果、多層セラミック基板の生
産効率を高めることができるとともに、分割工程におい
て多層セラミック基板に割れや欠けが生じにくくするこ
とができるので、多層セラミック基板の生産の歩留まり
を向上させることができる。
【０１５１】また、分割後の多層セラミック基板の側面
上には、分断された貫通孔を位置させた状態とすること
ができる。この側面上に位置する分断された貫通孔は、
その内側に外部端子電極を形成するために有利に用いる
ことができる。このような外部端子電極は、分断された
貫通孔によって与えられる凹部内に位置されるので、そ
の位置および幅に関して高い精度をもって形成されるこ
とができ、多層セラミック基板の小型化および配線の高
密度化に有利に対応することができる。また、外部端子
電極に対してめっきを施す場合、めっき膜の異常析出が
生じても、隣り合う外部端子電極間で電気的短絡がもた
らされにくくすることができる。
上には、分断された貫通孔を位置させた状態とすること
ができる。この側面上に位置する分断された貫通孔は、
その内側に外部端子電極を形成するために有利に用いる
ことができる。このような外部端子電極は、分断された
貫通孔によって与えられる凹部内に位置されるので、そ
の位置および幅に関して高い精度をもって形成されるこ
とができ、多層セラミック基板の小型化および配線の高
密度化に有利に対応することができる。また、外部端子
電極に対してめっきを施す場合、めっき膜の異常析出が
生じても、隣り合う外部端子電極間で電気的短絡がもた
らされにくくすることができる。
【０１５２】また、前述したような良好な分割性が得ら
れる効果は、多層セラミック基板にキャビティが設けら
れる場合、キャビティの部分で割れやすいため、より重
要な意義を与え得るものである。
れる効果は、多層セラミック基板にキャビティが設けら
れる場合、キャビティの部分で割れやすいため、より重
要な意義を与え得るものである。
【０１５３】この発明の特徴となる貫通孔を、生の多層
集合基板と収縮抑制層とが一体化された生の複合積層体
を貫通する状態で設けるようにすれば、貫通孔を能率的
に設けることができる。
集合基板と収縮抑制層とが一体化された生の複合積層体
を貫通する状態で設けるようにすれば、貫通孔を能率的
に設けることができる。
【０１５４】また、生の多層集合基板が、得ようとする
多層セラミック基板の外部端子電極となるべき導体を内
部に配置しており、この導体は、貫通孔が設けられたと
き、その一部が貫通孔の内面上に露出する状態とされ、
焼結後の多層集合基板を分割することによって得られた
複数の多層セラミック基板の側面上であって、分断され
た貫通孔の内面上に、導体の一部が外部端子電極を与え
るように外部に向かって露出するようにすれば、外部端
子電極となるべき導体を、前述したような効果を発揮す
る凹部内に位置させることができるとともに、貫通孔を
設ける意義を、良好な分割性を得るためだけでなく、外
部端子電極を形成するためのものともすることができ、
貫通孔の多機能化を図ることができる。しかも、外部端
子電極の形成を能率的に行なうことができる。
多層セラミック基板の外部端子電極となるべき導体を内
部に配置しており、この導体は、貫通孔が設けられたと
き、その一部が貫通孔の内面上に露出する状態とされ、
焼結後の多層集合基板を分割することによって得られた
複数の多層セラミック基板の側面上であって、分断され
た貫通孔の内面上に、導体の一部が外部端子電極を与え
るように外部に向かって露出するようにすれば、外部端
子電極となるべき導体を、前述したような効果を発揮す
る凹部内に位置させることができるとともに、貫通孔を
設ける意義を、良好な分割性を得るためだけでなく、外
部端子電極を形成するためのものともすることができ、
貫通孔の多機能化を図ることができる。しかも、外部端
子電極の形成を能率的に行なうことができる。
【０１５５】上述の場合、導体が、生の多層集合基板の
積層方向の一部においてのみ延びるように配置されてい
ると、得られた多層セラミック基板をマザーボード上に
実装するために用いられる半田の付与量を低減できると
ともに、半田フィレットの高さを、導体の積層方向の寸
法によって規定することができ、したがって、高周波用
途に向けられるとき、半田フィレットによって与えられ
るインダクタンス成分のばらつきを低減することができ
る。
積層方向の一部においてのみ延びるように配置されてい
ると、得られた多層セラミック基板をマザーボード上に
実装するために用いられる半田の付与量を低減できると
ともに、半田フィレットの高さを、導体の積層方向の寸
法によって規定することができ、したがって、高周波用
途に向けられるとき、半田フィレットによって与えられ
るインダクタンス成分のばらつきを低減することができ
る。
【０１５６】また、貫通孔の内面に露出するように外部
端子電極となるべき導体が設けられていると、多層集合
基板の状態で、無電解めっきのような湿式めっきを施
し、導体の表面にめっき膜を析出させることができ、外
部端子電極にめっき膜を形成するための工程の能率化を
図ることができる。
端子電極となるべき導体が設けられていると、多層集合
基板の状態で、無電解めっきのような湿式めっきを施
し、導体の表面にめっき膜を析出させることができ、外
部端子電極にめっき膜を形成するための工程の能率化を
図ることができる。
【０１５７】また、この発明において、生の複合積層体
を作製するにあたって、分割線の位置に沿い、かつ少な
くとも一方の収縮抑制層を厚み方向に貫通しながら生の
多層集合基板の厚みの一部にまで届く深さをもって、生
の複合積層体に切り込み溝を設けるようにすれば、焼成
後において、多層集合基板を分割して複数の多層集合基
板を得るための工程において、一層良好な分割性を与え
ることができる。
を作製するにあたって、分割線の位置に沿い、かつ少な
くとも一方の収縮抑制層を厚み方向に貫通しながら生の
多層集合基板の厚みの一部にまで届く深さをもって、生
の複合積層体に切り込み溝を設けるようにすれば、焼成
後において、多層集合基板を分割して複数の多層集合基
板を得るための工程において、一層良好な分割性を与え
ることができる。
【０１５８】また、上述のような切り込み溝を設ける場
合、これを設けるための工程を、生の複合積層体を得る
ための積層工程の途中で割り込ませる必要がないので、
積層工程および切り込み溝の形成工程を能率的に進める
ことができる。
合、これを設けるための工程を、生の複合積層体を得る
ための積層工程の途中で割り込ませる必要がないので、
積層工程および切り込み溝の形成工程を能率的に進める
ことができる。
【０１５９】また、切り込み溝を設ける工程および貫通
孔を設ける工程が、生の複合積層体を積層方向にプレス
する工程の後に実施されると、生の多層集合基板に備え
るセラミックグリーン層相互間、ならびに多層集合基板
と収縮抑制層との間での密着性が高められた状態で、こ
れら切り込み溝および貫通孔を設けることができるの
で、切り込み溝および貫通孔を適正な状態で確実に設け
ることができる。
孔を設ける工程が、生の複合積層体を積層方向にプレス
する工程の後に実施されると、生の多層集合基板に備え
るセラミックグリーン層相互間、ならびに多層集合基板
と収縮抑制層との間での密着性が高められた状態で、こ
れら切り込み溝および貫通孔を設けることができるの
で、切り込み溝および貫通孔を適正な状態で確実に設け
ることができる。
【０１６０】また、この発明において、生の多層集合基
板に備えるセラミックグリーン層が、ガラスまたは結晶
化ガラスを含むとき、生の多層集合基板の比較的低温で
の焼結が可能となるので、収縮抑制層に含まれる無機材
料粉末の選択の幅を広げることができる。
板に備えるセラミックグリーン層が、ガラスまたは結晶
化ガラスを含むとき、生の多層集合基板の比較的低温で
の焼結が可能となるので、収縮抑制層に含まれる無機材
料粉末の選択の幅を広げることができる。
【図１】この発明の第１の実施形態による製造方法を実
施して多層セラミック基板を製造する途中の段階で得ら
れる生の複合積層体１１を一部破断して示す平面図であ
る。
施して多層セラミック基板を製造する途中の段階で得ら
れる生の複合積層体１１を一部破断して示す平面図であ
る。
【図２】図１に示した生の複合積層体１１の一部を拡大
して示す断面図である。
して示す断面図である。
【図３】図１に示した生の複合積層体１１に対して貫通
孔２２が設けられた状態を示す平面図である。
孔２２が設けられた状態を示す平面図である。
【図４】図３に示した生の複合積層体１１の一部を拡大
して示す断面図である。
して示す断面図である。
【図５】図３に示した生の複合積層体１１に対して切り
込み溝２３を設けられた状態を示す平面図である。
込み溝２３を設けられた状態を示す平面図である。
【図６】図５に示した生の複合積層体１１の一部を拡大
して示す断面図である。
して示す断面図である。
【図７】図５に示した多層集合基板１５から得られた多
層セラミック基板２１を拡大して示す平面図である。
層セラミック基板２１を拡大して示す平面図である。
【図８】この発明の第２の実施形態を説明するための図
５に相当する図である。
５に相当する図である。
【図９】この発明の第３の実施形態を説明するための図
５に相当する図である。
５に相当する図である。
【図１０】この発明の第４の実施形態を説明するための
図５に相当する図である。
図５に相当する図である。
【図１１】この発明の第５の実施形態を説明するための
図５に相当する図である。
図５に相当する図である。
【図１２】この発明の第６の実施形態を説明するための
図５に相当する図である。
図５に相当する図である。
【図１３】図１２に示した生の複合積層体１１の一部を
拡大して示す断面図である。
拡大して示す断面図である。
【図１４】この発明の第７の実施形態を説明するための
図６に相当する図である。
図６に相当する図である。
【図１５】この発明の第８の実施形態を説明するための
図６に相当する図である。
図６に相当する図である。
【図１６】比較例１において作製した生の複合積層体３
９を一部破断して示す平面図である。
９を一部破断して示す平面図である。
【図１７】図１６に示した生の複合積層体３９の一部を
拡大して示す断面図である。
拡大して示す断面図である。
【図１８】比較例２において作製した生の複合積層体４
６の一部を拡大して示す断面図である。
６の一部を拡大して示す断面図である。
【図１９】この発明にとって興味ある従来の生の複合積
層体４の一部を拡大して示す断面図である。
層体４の一部を拡大して示す断面図である。
１１ 複合積層体
１２ 多層セラミック基板
１３ セラミック層
１４ セラミックグリーン層
１５ 多層集合基板
１６ 分割線
１７ 外部端子電極
１８ 導体
１９，２０ 収縮抑制層
２１ 無機材料グリーンシート
２２ 貫通孔
２３ 切り込み溝
２４ 側面
２５ キャビティ
２６ キャビティ用貫通部
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０５Ｋ 1/09 Ｈ０５Ｋ 3/00 Ｘ
3/00 3/40 Ｄ
Ｂ２８Ｂ 11/00 Ｚ
3/40 Ｈ０１Ｌ 23/12 Ｄ
Ｆターム(参考） 4E351 AA07 BB01 BB31 BB33 BB35
BB47 CC06 CC11 CC31 DD05
DD06 DD19 DD21 DD22 EE01
GG01 GG16
4G055 AA08 AC01 AC09 BA32 BA43
BA83 BB05 BB17
5E317 AA22 AA24 BB13 BB14 BB15
BB18 CC22 CC32 CC33 CD27
CD32 GG01 GG09 GG16
5E338 AA03 AA18 BB13 BB28 BB32
BB48 BB65 EE26 EE31
5E346 AA02 AA12 AA15 AA22 AA32
AA42 AA51 BB16 CC16 EE24
EE27 EE29 FF07 GG05 GG08
GG09 HH31
Claims (20)
- 【請求項１】 複数の積層されたセラミック層を備え
る、多層セラミック基板を製造する方法であって、 セラミック絶縁材料粉末を含みかつ焼成されることによ
って複数の前記セラミック層となる複数のセラミックグ
リーン層を有する生の多層集合基板を備え、焼成後にお
いて所定の分割線に沿ってそれぞれ分割されることによ
って複数の前記多層セラミック基板を取り出すことがで
きるようにされていて、前記セラミック絶縁材料粉末の
焼結温度では焼結しない無機材料粉末を含む収縮抑制層
が前記生の多層集合基板を積層方向に挟むように配置さ
れ、少なくとも前記生の多層集合基板には、その積層方
向にそれぞれ貫通する複数の貫通孔が前記分割線上に設
けられている、生の複合積層体を作製する工程と、 前記生の複合積層体を、前記セラミック絶縁材料粉末が
焼結するが前記無機材料粉末が焼結しない条件下で焼成
し、それによって、前記収縮抑制層によって挟まれた焼
結後の前記多層集合基板を得る工程と、 前記収縮抑制層を除去し、それによって、焼結後の前記
多層集合基板を取り出す工程と、 焼結後の前記多層集合基板を前記分割線に沿って分割
し、それによって、分断された前記貫通孔を側面上に位
置させている複数の前記多層セラミック基板を取り出す
工程とを備える、多層セラミック基板の製造方法。 - 【請求項２】 前記生の複合積層体を作製する工程は、
前記セラミックグリーン層となるセラミックグリーンシ
ートおよび前記収縮抑制層となる無機材料グリーンシー
トをそれぞれ用意する工程と、複数の前記セラミックグ
リーンシートを積層するとともに、複数の前記セラミッ
クグリーンシートを積層方向に挟むように、前記無機材
料グリーンシートを積層する工程とを含む、請求項１に
記載の多層セラミック基板の製造方法。 - 【請求項３】 複数の前記セラミックグリーンシートの
特定のものには、得られた前記多層セラミック基板にキ
ャビティを設けるためのキャビティ用貫通部が形成され
ている、請求項２に記載の多層セラミック基板の製造方
法。 - 【請求項４】 前記生の複合積層体を作製する工程は、
前記生の多層集合基板と前記収縮抑制層とが一体化され
た状態で前記貫通孔を設ける工程を含む、請求項１ない
し３のいずれかに記載の多層セラミック基板の製造方
法。 - 【請求項５】 前記セラミックグリーンシートを用意す
る工程は、前記セラミックグリーンシートに透孔を設け
る工程を含み、前記貫通孔は、複数の前記透孔の連なり
によって与えられる、請求項２または３に記載の多層セ
ラミック基板の製造方法。 - 【請求項６】 前記生の多層集合基板は、得ようとする
前記多層セラミック基板の外部端子電極となるべき導体
を内部に配置しており、前記生の複合積層体を作製する
工程において、前記導体は、その一部が前記貫通孔の内
面上に露出する状態とされ、前記多層集合基板を分割す
る工程によって得られた複数の前記多層セラミック基板
の側面上であって、分断された前記貫通孔の内面上に
は、前記外部端子電極を与えるように前記導体の一部が
外部に向かって露出している、請求項１ないし５のいず
れかに記載の多層セラミック基板の製造方法。 - 【請求項７】 前記生の複合積層体を作製する工程にお
いて、前記貫通孔は、前記導体を分断するように設けら
れる、請求項６に記載の多層セラミック基板の製造方
法。 - 【請求項８】 前記導体は、前記生の多層集合基板の積
層方向に貫通するように配置されている、請求項６また
は７に記載の多層セラミック基板の製造方法。 - 【請求項９】 前記導体は、前記生の多層集合基板の積
層方向の一部においてのみ延びるように配置されてい
る、請求項６または７に記載の多層セラミック基板の製
造方法。 - 【請求項１０】 前記収縮抑制層を除去する工程の後で
あって、前記多層集合基板を分割する工程の前に、焼結
後の前記多層集合基板に対して湿式めっきを施し、前記
貫通孔の内面に露出する前記導体の表面にめっき膜を析
出させる工程をさらに備える、請求項６ないし９のいず
れかに記載の多層セラミック基板の製造方法。 - 【請求項１１】 前記多層集合基板を分割する工程によ
って得られた複数の前記多層セラミック基板の側面上で
あって、分断された前記貫通孔の内面上に、外部端子電
極を形成するための導体を設ける工程をさらに備える、
請求項１ないし５のいずれかに記載の多層セラミック基
板の製造方法。 - 【請求項１２】 前記導体は、導電性ペーストによって
与えられる、請求項６ないし１１のいずれかに記載の多
層セラミック基板の製造方法。 - 【請求項１３】 前記導体は、Ａｇ、Ａｇ−Ｐｔ合金、
Ａｇ−Ｐｄ合金、Ｃｕ、ＡｕおよびＮｉから選ばれた少
なくとも１種を主成分とする、請求項６ないし１２のい
ずれかに記載の多層セラミック基板の製造方法。 - 【請求項１４】 前記貫通孔は、その断面が長手形状で
あり、かつ前記分割線の延びる方向に長手方向を向けて
いる、請求項１ないし１３のいずれかに記載の多層セラ
ミック基板の製造方法。 - 【請求項１５】 前記生の複合積層体を作製する工程
は、前記分割線の位置に沿い、かつ少なくとも一方の前
記収縮抑制層を厚み方向に貫通しながら前記生の多層集
合基板の厚みの一部にまで届く深さをもって、前記生の
複合積層体に切り込み溝を設ける工程を含み、前記多層
集合基板を分割する工程は、前記切り込み溝に沿って前
記多層集合基板を分割するように実施される、請求項１
ないし１４のいずれかに記載の多層セラミック基板の製
造方法。 - 【請求項１６】 前記生の複合積層体を作製する工程
は、前記生の複合積層体を積層方向にプレスする工程を
含み、前記切り込み溝を設ける工程は、前記プレスする
工程の後に実施される、請求項１５に記載の多層セラミ
ック基板の製造方法。 - 【請求項１７】 前記貫通孔を設ける工程は、前記生の
複合積層体を作製する工程において、前記プレスする工
程の後に実施される、請求項１６に記載の多層セラミッ
ク基板の製造方法。 - 【請求項１８】 前記プレスする工程の後、前記切り込
み溝を設ける工程が前に、かつ前記貫通孔を設ける工程
が後にそれぞれ実施され、前記生の複合積層体を作製す
る工程は、前記切り込み溝を設ける工程と前記貫通孔を
設ける工程との間に、前記生の複合積層体を、前記プレ
スする工程での圧力より高い圧力でプレスする高圧プレ
ス工程を備える、請求項１７に記載の多層セラミック基
板の製造方法。 - 【請求項１９】 前記多層集合基板を分割する工程は、
前記分割線の位置に沿って、焼結後の前記多層集合基板
に切り込み溝を設ける工程を含み、前記切り込み溝に沿
って前記多層集合基板を分割するように実施される、請
求項１ないし１４のいずれかに記載の多層セラミック基
板の製造方法。 - 【請求項２０】 前記セラミックグリーン層は、ガラス
または結晶化ガラスを含む、請求項１ないし１９のいず
れかに記載の多層セラミック基板の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001199253A JP2003017851A (ja) | 2001-06-29 | 2001-06-29 | 多層セラミック基板の製造方法 |
| US10/183,497 US6938332B2 (en) | 2001-06-29 | 2002-06-28 | Method for manufacturing multilayer ceramic substrates |
| CNB021412464A CN1242661C (zh) | 2001-06-29 | 2002-06-28 | 制造多层陶瓷基板的方法 |
| KR10-2002-0036782A KR100451949B1 (ko) | 2001-06-29 | 2002-06-28 | 다층 세라믹 기판의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001199253A JP2003017851A (ja) | 2001-06-29 | 2001-06-29 | 多層セラミック基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003017851A true JP2003017851A (ja) | 2003-01-17 |
Family
ID=19036568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001199253A Pending JP2003017851A (ja) | 2001-06-29 | 2001-06-29 | 多層セラミック基板の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6938332B2 (ja) |
| JP (1) | JP2003017851A (ja) |
| KR (1) | KR100451949B1 (ja) |
| CN (1) | CN1242661C (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003090987A1 (fr) * | 2002-04-26 | 2003-11-06 | Murata Manufacturing Co., Ltd. | Procede de fabrication de corps stratifie ceramique |
| JP2005093846A (ja) * | 2003-09-19 | 2005-04-07 | Murata Mfg Co Ltd | 多層セラミック基板の製造方法および多層セラミック基板 |
| WO2005034592A1 (ja) * | 2003-10-06 | 2005-04-14 | Sanyo Electric Co., Ltd. | 積層セラミックス基板及びその製造方法 |
| WO2005039263A1 (ja) * | 2003-10-17 | 2005-04-28 | Hitachi Metals, Ltd. | 多層セラミック基板及びその製造方法並びにこれを用いた電子機器 |
| JP2007129325A (ja) * | 2005-11-01 | 2007-05-24 | Seiko Instruments Inc | 圧電振動子、発振器、電波時計、電子機器、圧電振動子用ウエハ体及び圧電振動子の製造方法 |
| JP2007250900A (ja) * | 2006-03-16 | 2007-09-27 | Shinko Electric Ind Co Ltd | 多層配線基板の製造方法 |
| WO2008075686A1 (ja) * | 2006-12-18 | 2008-06-26 | Koa Corporation | 配線基板およびその製造方法 |
| CN101859746B (zh) * | 2009-04-07 | 2012-06-27 | 宏齐科技股份有限公司 | 用双面切割以形成导电通道的导电基板结构及其制作方法 |
| JP2016174085A (ja) * | 2015-03-17 | 2016-09-29 | 京セラ株式会社 | 電子部品収納用パッケージおよびその製造方法 |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW562737B (en) * | 2000-11-27 | 2003-11-21 | Murata Manufacturing Co | Method of manufacturing ceramic multi-layer substrate, and unbaked composite laminated body |
| US6426470B1 (en) * | 2001-01-17 | 2002-07-30 | International Business Machines Corporation | Formation of multisegmented plated through holes |
| JP2003110238A (ja) * | 2001-09-28 | 2003-04-11 | Murata Mfg Co Ltd | ガラスセラミック多層基板の製造方法 |
| DK1543727T3 (da) * | 2003-12-19 | 2007-06-25 | Kraft Foods R & D Inc | Voks-coatet ost |
| CN100411155C (zh) * | 2004-01-27 | 2008-08-13 | 株式会社村田制作所 | 层叠型电子元器件及其制造方法 |
| JP4421910B2 (ja) * | 2004-01-29 | 2010-02-24 | 日本碍子株式会社 | 熱処理用トレー及びそれを用いたセラミック製品の製造方法 |
| DE102004020329A1 (de) * | 2004-04-26 | 2005-11-10 | Epcos Ag | Elektrische Funktionseinheit und Verfahren zu deren Herstellung |
| SG119230A1 (en) * | 2004-07-29 | 2006-02-28 | Micron Technology Inc | Interposer including at least one passive element at least partially defined by a recess formed therein method of manufacture system including same and wafer-scale interposer |
| JP3956965B2 (ja) * | 2004-09-07 | 2007-08-08 | 日立エーアイシー株式会社 | チップ部品型発光装置及びそのための配線基板 |
| US7653054B2 (en) * | 2005-03-28 | 2010-01-26 | Cisco Technology, Inc. | Zone based quality of service in a fibre channel fabric |
| JP4614278B2 (ja) * | 2005-05-25 | 2011-01-19 | アルプス電気株式会社 | 電子回路ユニット、及びその製造方法 |
| US7344679B2 (en) * | 2005-10-14 | 2008-03-18 | International Business Machines Corporation | Method and apparatus for point of care osmolarity testing |
| TWM295791U (en) * | 2006-02-22 | 2006-08-11 | Walsin Technology Corp | Chip-type passive element substrate |
| JP4938471B2 (ja) * | 2006-04-13 | 2012-05-23 | アルプス電気株式会社 | グリーンシートのスルーホール加工装置およびスルーホール加工方法 |
| KR100989342B1 (ko) * | 2006-05-29 | 2010-10-25 | 가부시키가이샤 무라타 세이사쿠쇼 | 세라믹 다층기판의 제조 방법 |
| CN101347058B (zh) * | 2006-08-07 | 2010-09-22 | 株式会社村田制作所 | 陶瓷多层基板的制造方法 |
| TW200815310A (en) * | 2006-09-29 | 2008-04-01 | Delta Electronics Inc | Fabricating method for ceramic thin plate |
| TW200815309A (en) * | 2006-09-29 | 2008-04-01 | Delta Electronics Inc | Ceramic substrate and fabricating method thereof |
| EP2173148B1 (en) * | 2007-08-29 | 2013-01-09 | Murata Manufacturing Co. Ltd. | Ceramic multilayer substrate |
| KR100887127B1 (ko) * | 2007-11-23 | 2009-03-04 | 삼성전기주식회사 | 적층 세라믹 기판의 제조방법 |
| JP4475365B2 (ja) * | 2008-03-03 | 2010-06-09 | 株式会社村田製作所 | セラミック基板の製造方法およびセラミック基板 |
| KR101004942B1 (ko) * | 2008-08-29 | 2010-12-28 | 삼성전기주식회사 | 다층 세라믹 기판 제조방법 |
| US8056199B2 (en) * | 2008-10-21 | 2011-11-15 | Tdk Corporation | Methods of producing multilayer capacitor |
| KR101046006B1 (ko) * | 2008-10-23 | 2011-07-01 | 삼성전기주식회사 | 무수축 다층 세라믹 기판의 제조방법 |
| JP5168096B2 (ja) * | 2008-11-12 | 2013-03-21 | Ｔｄｋ株式会社 | セラミック基板および電子部品の製造方法 |
| KR20110019536A (ko) * | 2009-08-20 | 2011-02-28 | 삼성전기주식회사 | 세라믹 기판 및 그 제조방법 |
| JP5567445B2 (ja) * | 2010-10-08 | 2014-08-06 | スタンレー電気株式会社 | セラミック多層配線基板の製造方法 |
| JP5777997B2 (ja) * | 2011-03-07 | 2015-09-16 | 日本特殊陶業株式会社 | 電子部品検査装置用配線基板およびその製造方法 |
| JP5798435B2 (ja) | 2011-03-07 | 2015-10-21 | 日本特殊陶業株式会社 | 電子部品検査装置用配線基板およびその製造方法 |
| JP5780169B2 (ja) * | 2011-03-14 | 2015-09-16 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法 |
| CN103066029B (zh) * | 2012-12-13 | 2015-07-15 | 日月光半导体(上海)有限公司 | 封装基板条构造及其制造方法 |
| CN106031317B (zh) * | 2014-02-28 | 2019-02-15 | 株式会社村田制作所 | 陶瓷基板以及模块器件的制造方法 |
| KR101963274B1 (ko) * | 2014-10-10 | 2019-03-28 | 삼성전기주식회사 | 다층 세라믹 기판 및 그 제조 방법 |
| CN107266067B (zh) * | 2017-06-14 | 2022-08-09 | 东莞华晶粉末冶金有限公司 | 一种层状复合陶瓷板、制作方法及移动终端设备 |
| US10660209B2 (en) * | 2017-11-14 | 2020-05-19 | International Business Machines Corporation | Thin film capacitors for core and adjacent build up layers |
| DE102018131605A1 (de) | 2018-12-10 | 2020-06-10 | Tdk Electronics Ag | Substrat und Verfahren zur Herstellung des Substrats |
| CN111511129B (zh) * | 2020-04-15 | 2021-06-04 | 深圳市景旺电子股份有限公司 | 一种不对称板的制作方法 |
| CN113754457B (zh) * | 2021-09-27 | 2024-02-23 | 惠州市芯瓷半导体有限公司 | 一种多层板及制作方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0582881B1 (en) * | 1992-07-27 | 1997-12-29 | Murata Manufacturing Co., Ltd. | Multilayer electronic component, method of manufacturing the same and method of measuring characteristics thereof |
| JP2729731B2 (ja) * | 1992-09-11 | 1998-03-18 | 株式会社住友金属エレクトロデバイス | セラミックス多層基板の製造方法 |
| JPH06112612A (ja) * | 1992-09-29 | 1994-04-22 | Sumitomo Metal Ind Ltd | セラミックス多層基板及びその製造方法 |
| JP3351043B2 (ja) * | 1993-09-10 | 2002-11-25 | 松下電器産業株式会社 | 多層セラミック基板の製造方法 |
| JP2856045B2 (ja) | 1993-09-27 | 1999-02-10 | 住友金属鉱山株式会社 | セラミック基板の製造方法 |
| WO1996039298A1 (en) * | 1995-06-06 | 1996-12-12 | Sarnoff Corporation | Method for the reduction of lateral shrinkage in multilayer circuit boards on a support |
| JPH09246723A (ja) * | 1996-03-11 | 1997-09-19 | Sumitomo Kinzoku Electro Device:Kk | 低温焼成セラミック回路基板 |
| US5858145A (en) * | 1996-10-15 | 1999-01-12 | Sarnoff Corporation | Method to control cavity dimensions of fired multilayer circuit boards on a support |
| JPH1154886A (ja) * | 1997-08-05 | 1999-02-26 | Ngk Spark Plug Co Ltd | 配線基板の多数個取り基板及びその製造方法 |
| JP2000176928A (ja) | 1998-12-14 | 2000-06-27 | Sumitomo Metal Mining Co Ltd | セラミック配線基板の製造方法 |
| JP2000299561A (ja) * | 1999-04-15 | 2000-10-24 | Matsushita Electric Ind Co Ltd | セラミック多層基板の製造方法 |
| JP2000315841A (ja) * | 1999-04-28 | 2000-11-14 | Kyocera Corp | 電子部品用セラミックス基板 |
-
2001
- 2001-06-29 JP JP2001199253A patent/JP2003017851A/ja active Pending
-
2002
- 2002-06-28 US US10/183,497 patent/US6938332B2/en not_active Expired - Lifetime
- 2002-06-28 CN CNB021412464A patent/CN1242661C/zh not_active Expired - Lifetime
- 2002-06-28 KR KR10-2002-0036782A patent/KR100451949B1/ko active IP Right Grant
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7156935B2 (en) * | 2002-04-26 | 2007-01-02 | Murata Manufacturing Co., Ltd. | Method of manufacturing ceramic laminated body |
| GB2395366A (en) * | 2002-04-26 | 2004-05-19 | Murata Manufacturing Co | Method of manufacturing ceramic laminated body |
| WO2003090987A1 (fr) * | 2002-04-26 | 2003-11-06 | Murata Manufacturing Co., Ltd. | Procede de fabrication de corps stratifie ceramique |
| GB2395366B (en) * | 2002-04-26 | 2005-10-05 | Murata Manufacturing Co | Method for manufacturing ceramic composites |
| JP2005093846A (ja) * | 2003-09-19 | 2005-04-07 | Murata Mfg Co Ltd | 多層セラミック基板の製造方法および多層セラミック基板 |
| JP4696443B2 (ja) * | 2003-09-19 | 2011-06-08 | 株式会社村田製作所 | 多層セラミック基板の製造方法 |
| WO2005034592A1 (ja) * | 2003-10-06 | 2005-04-14 | Sanyo Electric Co., Ltd. | 積層セラミックス基板及びその製造方法 |
| US7440256B2 (en) | 2003-10-06 | 2008-10-21 | Sanyo Electric Co., Ltd. | Laminated ceramic substrate and manufacturing method therefor |
| WO2005039263A1 (ja) * | 2003-10-17 | 2005-04-28 | Hitachi Metals, Ltd. | 多層セラミック基板及びその製造方法並びにこれを用いた電子機器 |
| JP2007129325A (ja) * | 2005-11-01 | 2007-05-24 | Seiko Instruments Inc | 圧電振動子、発振器、電波時計、電子機器、圧電振動子用ウエハ体及び圧電振動子の製造方法 |
| JP2007250900A (ja) * | 2006-03-16 | 2007-09-27 | Shinko Electric Ind Co Ltd | 多層配線基板の製造方法 |
| WO2008075686A1 (ja) * | 2006-12-18 | 2008-06-26 | Koa Corporation | 配線基板およびその製造方法 |
| JP2008153441A (ja) * | 2006-12-18 | 2008-07-03 | Koa Corp | 配線基板およびその製造方法 |
| CN101859746B (zh) * | 2009-04-07 | 2012-06-27 | 宏齐科技股份有限公司 | 用双面切割以形成导电通道的导电基板结构及其制作方法 |
| JP2016174085A (ja) * | 2015-03-17 | 2016-09-29 | 京セラ株式会社 | 電子部品収納用パッケージおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100451949B1 (ko) | 2004-10-08 |
| US6938332B2 (en) | 2005-09-06 |
| KR20030003072A (ko) | 2003-01-09 |
| CN1242661C (zh) | 2006-02-15 |
| CN1395464A (zh) | 2003-02-05 |
| US20030000079A1 (en) | 2003-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003017851A (ja) | 多層セラミック基板の製造方法 | |
| KR100862537B1 (ko) | 세라믹 기판의 제조방법 및 비소성 세라믹 기판 | |
| JP2000138455A (ja) | セラミック多層基板の製造方法 | |
| JP4867276B2 (ja) | セラミック基板の製造方法 | |
| CN104589738A (zh) | 多层陶瓷基板及其制造方法 | |
| US6942833B2 (en) | Ceramic multilayer substrate manufacturing method and unfired composite multilayer body | |
| US20030062111A1 (en) | Method of manufacturing glass ceramic multilayer substrate | |
| KR101175412B1 (ko) | 적층형 세라믹 전자부품의 제조방법 | |
| JP4581903B2 (ja) | セラミック電子部品の製造方法 | |
| KR100748238B1 (ko) | 무수축 세라믹 기판 및 그 제조방법 | |
| JPH10308584A (ja) | セラミック多層基板およびその製造方法 | |
| JP4765330B2 (ja) | 積層型電子部品を内蔵した多層配線基板及び多層配線基板の製造方法 | |
| JP4595199B2 (ja) | 多層セラミック基板の製造方法 | |
| JP4038616B2 (ja) | 多層セラミック基板の製造方法 | |
| JP4110536B2 (ja) | 多層セラミック集合基板および多層セラミック集合基板の製造方法 | |
| JP4089356B2 (ja) | 多層セラミック基板の製造方法 | |
| JP4458999B2 (ja) | 多数個取り配線基板、電子部品収納用パッケージおよび電子装置 | |
| JP4228701B2 (ja) | 多層セラミック基板の製造方法 | |
| JP4645962B2 (ja) | 多層セラミック基板 | |
| JP2004165343A (ja) | 積層型セラミック電子部品およびその製造方法 | |
| JP2002368421A (ja) | 多層セラミック基板の製造方法および多層セラミック基板 | |
| JP4303539B2 (ja) | 多数個取り配線基板 | |
| JP6258679B2 (ja) | 配線基板および電子装置 | |
| KR100780220B1 (ko) | 무수축 세라믹 기판의 제조방법 | |
| KR100887112B1 (ko) | 무수축 세라믹 기판의 제조방법 및 이에 의해 제조된 다층세라믹 기판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050929 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051018 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060314 |