CN1138302C - 半导体器件的制造方法和半导体器件的封装 - Google Patents

半导体器件的制造方法和半导体器件的封装 Download PDF

Info

Publication number
CN1138302C
CN1138302C CNB961179139A CN96117913A CN1138302C CN 1138302 C CN1138302 C CN 1138302C CN B961179139 A CNB961179139 A CN B961179139A CN 96117913 A CN96117913 A CN 96117913A CN 1138302 C CN1138302 C CN 1138302C
Authority
CN
China
Prior art keywords
mentioned
hole
interarea
metal forming
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB961179139A
Other languages
English (en)
Other versions
CN1160984A (zh
Inventor
�ɱ߼���
渡边正树
泽井章能
����һ
鸣泷喜一
桥本知明
安永雅敏
柴田润
关博司
藏渕和彦
浅井胜乘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Engineering Corp
Mitsubishi Electric Corp
Original Assignee
Renesas Semiconductor Engineering Corp
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Engineering Corp, Mitsubishi Electric Corp filed Critical Renesas Semiconductor Engineering Corp
Publication of CN1160984A publication Critical patent/CN1160984A/zh
Application granted granted Critical
Publication of CN1138302C publication Critical patent/CN1138302C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48233—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

课题是使形成于印刷基板式球状网络阵列的印刷基板上的布线间隔变窄。解决方法是使布线层20a，22a比现有技术形成得薄一个不进行电镀的厚度那么一个量。另外，布线层19a，23a由于只有一层镀层，故比现有技术形成得薄。形成得薄的布线层19a，20a，22a，23a，变成为易于使布线间隔形成得狭窄。

Description

半导体器件的制造方法 和半导体器件的封装
本发明涉及具有印刷基板式球状网格阵列(ball grid array，以下称之为BGA)封装的半导体器件的制造方法和半导体器件的封装，特别是涉及具有把多个印刷布线基板叠层起来构成的印刷基板式BGA封装的半导体器件的制造方法和半导体器件的封装。
图57的断面图示出了现有的半导体器件的构成。在图57中，1是具有印刷基板式BGA封装的半导体器件，2是设于半导体器件1内的芯片，3是载置芯片2的型芯(slug)，4是把芯片2粘结到型芯3上的芯片粘结树脂，5是设于芯片2的周围且在其一侧的主面上已粘结上型芯3的框架，6是粘结框架5和型芯3的粘接剂，7是形成于框架5的另一侧的主面上的焊锡球，8是用于把芯片2和框架5之间电连起来的金丝，9是在框架5的中央部分形成的用于收纳芯片2的空腔，10是用于把空腔9填平以把芯片2密封起来的密封树脂，11是一个防护堤。它被形成为在框架5的另一侧的主面上把开口部分围起来防止密封树脂10的流出。
框架5用半固化片17(pre-preg)构成，半固化片17用于把叠层后的2个双面印刷基板15，16粘结起来。双面印刷基板15在绝缘基板18的两面上具有布线层19，20。另外，双面印刷基板16在绝缘基板21的两面上有布线层22，23。
在双面印刷基板15，16的两侧的布线层19，20之间以及布线层22，23之间用填隙式通孔(interstitial-via-hole)进行布线。而在双面印刷基板15，16之间用过渡孔24进行布线。
这样一来，在搭载半导体器件1的电路板和芯片2之间的信号和电源的来往将介以金丝8和布线层19，20，22，23和过渡孔24、填隙式通孔25以及焊锡球7等等进行。
其次，用图43～图57，对示于图57的现有的印刷基板式BGA封装的制造方法进行说明。
首先准备在两面上层压上铜箔的双面印刷板15(参看图43)。
其次，形成贯通双面印刷基板15的用作填隙式通孔的孔32(参看图44)。接着，采用对已形成了孔32的双面印刷基板15镀铜以形成镀铜层33的办法，形成填隙式通孔25(参看图45)。再如图46所示，用树脂34把填隙式通孔25填满以消除贯通双面印刷基板15的间隙。其次，使双面印刷基板15的布线层20图形化(参看图47)。
此外，经与示于从图43到图47的工序相同的工序，在形成用树脂34填满的填隙式通孔25的同时，准备其布线层22已图形化了的双面印刷基板16(参看图48)。在双面印刷基板16上边有铜箔35，36及在其上边形成的镀铜层37。
其次，用半固化片17把示于图47的双面印刷基板15和示于图48的双面印刷基板16粘结起来，形成作为双面印刷基板15和双面印刷基板16的集合体的叠层印刷基板38(参看图49)。在叠层印刷基板38的中央部分的双面印刷板15，16之间，设有用来形成示于图57的空腔9的空洞39。在叠层印刷基板38的已***了半固化板17的区域41上形成贯通叠层印刷基板38的孔40(参看图50)。接着，采用对已形成了孔40的叠层印刷基板38施行铜电镀以形成镀铜层42的办法、形成过渡孔24(参看图51)。为了镀铜，把叠层基板38浸入镀液中。但是，这时因为填隙式通孔25已施行过填埋树脂之类的处置，空洞39被密封了起来，故镀液不会侵入空洞39中去。
其次，如图52所示用树脂43把过渡孔24填埋起来。接着使布线层19形成图形(参看图53)。同时，除掉空洞39的上部区域44上的布线层19的铜箔30和铜镀层33，42。接着，用拔根器对上部区域44内的绝缘基板18开口以形成开口部分45。开口之后进行镀镍和镀金以在镀铜层37，42的上边形成镍-金镀层46(参看图54)。
其次，如图55所示，使布线层23形成图形。与此同时，除掉位于空洞39的下部区域47上的铜箔35和镀铜层37，42。接下来，如图56所示用在下部区域47内形成开口部分48的办法完成框架5并用粘结剂6把型芯3粘结到该框架5上。
用粘芯片的树脂4把芯片2粘结到型芯3上并用金丝8把芯片2与镀镍-金层46之间连接起来。在粘贴上防护堤11之后，向空腔9内填埋密封树脂10进行封装的密封。之后，在布线层19的镍-金镀层46的上边形成焊锡球7，印刷基板式BGA封装就完成了(参看图57)。
由于现有的半导体器件及其制造方法像以上那样地构成，且由于在布线层20，22的铜箔31，36的上边形成了镀铜层33，37，在布线层19和23的铜箔30，37的上边二重地形成镀铜层33或37与镀铜层42，故存在着布线层19，20，22和23变厚且难于减小在布线层19，20，22和23上形成的图形步距这样的问题。
对于这一问题，用图58，59进行说明。图58是一断面图，它示出了在已用铜箔52和镀铜层51形成了布线层50A的情况下以最小步距形成了图形时的状态。已形成的图形具有由图形化的条件所决定的规定的倾斜(角)53。在图58中55是所需最小限度的图形之间的间隔，54是图形的步距。59是一断面图，它示出了仅用铜箔52形成了布线层50B的情况下以最小步距形成了图形时的状态。和图58的图形的断面一样，图59的图形也具有由图形化的条件决定的规定的倾斜(角)53。在图59中，55是所需最低限度的图形之间的间隔，56是图形的步距。就如比较图58和图59之后就会知道的那样，和步距56相比步骤54变宽、因而当布线层的厚度增加时，使布线图形作成窄步距就会变得困难。
此外，作为施行电镀的工序，由于必须分开来进行过渡孔24和填隙式通孔25的电镀，故存在着制造工序多的问题。
再有，在制造工序中，在形成过渡孔24时由于必须把叠层印刷基板38浸入电镀液中去，故存在着不能省略用树脂填满填隙式通孔25的工序的问题。
本发明就是为了解决上述那些问题而创造出来的，目的是在用于形成填隙式通孔的电镀中使之不在铜箔上形成电镀层以便容易制造窄步距的图形。本发明的再一个目的是得到一种具有可以省去用树脂填埋填隙式通孔的工序的印刷基板式BGA封装的半导体器件的制造方法。
本发明第1方面的半导体器件的制造方法具有下述工序：准备第1印刷基板的工序，该第1印刷基板具有绝缘基板、在该绝缘基板的第1主面上形成的第1金属箔和在第2主面上形成的第2金属箔，并形成了贯通上述第1金属箔后达到上述第2金属箔，同时用该第2金属箔作为盖的第1孔；留下把上述第1孔盖起来的区域使上述第2金属箔图形化的工序；把规定的构件粘结到上述绝缘基板的上述第2主面上使之形成面对把上述第1孔盖了起来的区域且已被密封的空洞的工序；对上述第1孔施行电镀，形成把上述第1和第2金属箔连起来的第1导电通路的工序；在形成上述第1导电通路之后，形成达到面对包括上述第1印刷基板与上述规定构件的集合体的上述空洞的开口部分的工序。
本发明第2方面的半导体器件的制造方法被构成为在本发明第1方面的半导体器件的制造方法中，上述准备第1印刷基板的工序具有在上述绝缘基板的上述第1主面上形成上述第1金属箔的工序、形成贯通上述绝缘基板与上述第1金属箔的上述第1孔的工序和把上述第2金属箔层压到上述绝缘基板的上述第2主面上的工序。
本发明第3方面的半导体器件的制造方法被构成为在本发明第1方面的半导体器件的制造方法中，上述准备第1印刷基板的工序具有在上述第1和2主面上分别设置上述第1和第2金属箔的上述绝缘基板的工序、在应该形成上述第1孔的区域上使上述第1金属箔图形化的工序和从已图形化了的上述第1金属箔一侧照射激光光线的工序。
本发明第4方面的半导体器件的制造方法的特征是在本发明第1、第2或第3方面的半导体器件的制造方法中，上述规定构件包括与上述绝缘基板的上述第2主面粘结的具有第1主面、第2主面和在该第2主面上形成的第3金属箔的叠层体，且在形成上述第1导电通路的工序之前还具备有形成从上述第3金属箔贯通到上述第1金属箔的第2孔的工序，在形成上述第1导电通路的的工序中，同时形成把上述第3金属箔与上述第1金属箔连起来的第2导电通路。
本发明第5方面的半导体器件的制造方法被构成为在本发明第4方面的半导体器件的制造方法中，上述叠层体含有具有已形成了上述第3金属箔的第1主面、第2主面以及在该第2主面上形成的第4金属箔的第2印刷基板，且在形成上述第1导电通路的工序之前还具有形成第3孔的工序，该第3孔面对上述第1印刷基板，贯通上述第3金属箔到达第4金属箔，同时第4金属箔被用作它的一个盖。
本发明第6方面的半导体器件的制造方法的特征是在本发明第4方面的半导体器件的制造方法中，上述叠层体具有绝缘基体，该绝缘基体在第1主面上有上述第3金属箔，同时在第2主面上有凹下部分，上述叠层体在第1主面上有第4金属箔，同时在第2主面上有第5金属箔，上述叠层体经下述工序形成。这些工序是：准备第2印刷基板的工序，在它上边已形成了贯通上述第4金属箔到达上述第5金属箔同时用该第5金属箔作为盖子的第3孔；留下第3孔上已盖起来的区域使上述第5金属箔图形化的工序；把上述绝缘基体的上述第2主面与上述第2印刷基板的第2主面粘结起来的工序；对上述第3孔施行电镀以形成连接上述第4和第5金属箔的第3导电通路的工序。
本发明第7方面的半导体器件的制造方法的特征是在本发明第1到第6方面的任一半导体器件的制造方法中，上述第1孔包括狭缝状的孔。
本发明第8方面的半导体器件的制造方法被构成为在本发明第7方面的半导体器件的制造方法中，上述形成开口部分的工序具有下述工序：留下上述狭缝状的孔的外壁，将其内壁削掉使该狭缝状的孔的底部断面露出来的工序；把上述狭缝状的孔的上述外壁的上部用锪孔(ザグリ)加工削去的工序；以及在上述狭缝状的孔的上述底部上边形成焊盘的工序。
本发明第9方面的半导体器件的封装是一种具有已叠层后的多个双面印刷基板使形成用来载置半导体芯片的空腔的部分变成为中空的半导体器件的封装，且上述多个双面印刷布线基板之中至少一个被构成为具有：具有第1和第2主面以及从上述第1主面贯通往第2主面的贯通孔的绝缘基板；被配设于上述绝缘基板的上述第1主面上并具有与上述贯通孔一致的开口部分的第1金属箔；被配置于上述绝缘板的上述第2主面上并具有将变成上述贯通孔的盖的区域的第2金属箔；被配置于上述贯通孔内并把上述第1金属箔和上述第2金属箔连接起来的金属布线。
本发明第10方面的半导体器件的封装的特征是在第9发明的半导体器件的封装中，上述贯通孔包括狭缝状的孔。
本发明第11方面的半导体器件的封装是一种具有把用于载置半导体芯片的空腔围起来的、叠层形成的多个两面印刷基板的半导体器件的封装，且上述多个两面印刷布线基板之中至少有一个被构成为具备有：具有第1和第2主面以及用于构成上述空腔的开口部分的绝缘基板；已配设于上述绝缘基板的上述第1主面上的第1布线层；已配设于上述绝缘基板的上述第2主面上的第2布线层；已设于上述第1布线层上的第1焊盘和已设于上述第2布线层上的第2焊盘。
本发明第12方面的半导体器件的封装是一种具有叠层形成的多个双面印刷基板的半导体器件的封装，该封装使用于载置半导体芯片的空腔的部分变成为中空、且上述多个双面印刷布线基板之内至少有一个被构成为具备有：具有第1和第2主面以及从上述第1主面贯通往第2主面的狭缝状的贯通孔的绝缘基板；配设于上述绝缘基板的上述第1主面上并具有与上述贯通孔一致的开口部分的第1布线层；被配设于上述绝缘基板的上述第2主面上并具有与上述贯通孔一致的开口部分的第2布线层和被配设于上述贯通孔内并把上述第1布线层与第2布线层之间连起来的金属布线。
如以上所说明的那样，倘采用本发明第1方面的半导体器件的制造方法，则被构成为具备：留下给第1孔加上盖的区域使第2金属箔形成图形的工序和把规定的构件粘结到绝缘基板的第2主面上使得形成一个面对给第1孔加上盖的区域且已被密封的空洞的工序，并具有可以对薄的导电体层形成图形、可以减小已形成图形的布线之间的步距的效果，因为在形成第1导电通路时不在第2金属箔上施行电镀，只对第2金属箔进行图形化。
倘采用本发明第2方面的半导休装置的制造方法，则被构成为具备有：在绝缘基板的第1主面上形成第1金属箔的工序；形成贯通绝缘基板和第1金属箔的第1孔的工序；把第2金属箔层压到绝缘基板的第2主面上的工序，且可以改动现有的工序的顺序来实现，故具有可以容易地准备第1印刷基板的效果。
倘采用本发明第3方面的半导体器件的制造方法，则被构成为具有：准备在第1和第2主面上分别设置第1和第2金属箔的绝缘基板的工序；在应该形成第1孔的区域上使第1金属箔图形化的工序；和从已图形化的第1金属箔一侧照射激光光线的工序，故具有可以应用在两面上设置了金属箔的绝缘基板，且可容易地准备第1印刷基板的效果。
倘采用本发明第4方面的半导体器件的制造方法，由于在形成第1导电通路的工序中同时形成连接第3金属箔和第1金属箔的第2导电通路，故与分别形成第1和第2导电通路的工序比较具有可以去掉用于形成导电通路的电镀等的工序、缩短制造工序的效果。
倘采用本发明第5方面的半导体器件的制造方法，则由于被构成为在形成第1导电通路的工序之前具有形成面对第1印刷基板，贯通第3金属箔到达第4金属箔同时用第4金属箔作为盖的第3孔的工序，所以可以在第1孔上形成第1导电通路的同时在第3孔上形成导电通路，故具有可以缩短制造工序的效果。
倘采用本发明第6方面的半导体器件的制造方法，则由于应用了通过使绝缘基体和第2印刷基板粘结起来而形成的叠层体、且在绝缘基体与第2印刷基板之间形成了空洞，故具有可以在绝缘基体上设置支持盖的部分的同时，还可以获得可以用第2印刷基板的第2主面的已图形化了的第5金属箔进行压焊的半导体器件的效果。
倘采用本发明第7方面的半导体器件的制造方法，由于第1孔是狭缝状的孔，故具有可以降低填隙式通孔的电阻值的效果。
倘采用本发明第8方面的半导体器件的制造方法，由于在用留下狭缝状的孔的外壁一直削到其内壁使该狭缝状的孔的底部断面露出来的工序，和用于削掉狭缝状的孔的外壁的上部使狭缝状的孔底部露出来的锪孔加工工序而露出来的狭缝状的孔的外壁和底部上边形成焊盘，故具有可以在与绝缘基板的第1主面和第2主面相当的高度上形成焊盘，且借助于使焊盘的高度不同而使制造变得容易的效果。
倘采用本发明第9方面的半导体器件的封装，则由于被构成为具备有设置于绝缘基板的第2主面上且将成为贯通孔的盖的区域的第2金属箔，因此，绝缘基板的第1和第2主面之间已被隔断，故具有在比如说进行第1金属箔的电镀等等之际不会使第2金属箔曝露于电镀液之类的液体或气体之中。因而可以得到容易制造的半导体器件的封装的效果。
倘采用本发明第10方面的半导体器件的封装，由于把狭缝状的孔作为贯通孔并在其上边进行金属布线，故具有可以减小金属布线电阻值的效果。
倘采用本发明第11方面的半导体器件的封装，由于第1和第2焊盘不论哪一个都设于第1主面一侧，但是，第1和第2焊盘的高度差一个绝缘基板的厚度这么一个量，故具有可以减小被压焊上去的金丝短路的可能性的效果。
倘采用本发明第12方面的半导体器件的封装，由于设于贯通孔内并把第1布线层与第2布线层之间连接起来的金属布线变成为狭缝状，故具有可以减小第1布线层和第2布线层之间的连接电阻的效果。
下面对附图进行说明。
图1是实施形态1的半导体器件的一制造工序的断面图。
图2是实施形态1的半导体器件的一制造工序的断面图。
图3是实施形态1的半导体器件的一制造工序的断面图。
图4是实施形态1的半导体器件的一制造工序的断面图。
图5是实施形态1的半导体器件的一制造工序的断面图。
图6是实施形态1的半导体器件的一制造工序的断面图。
图7是实施形态1的半导体器件的一制造工序的断面图。
图8是实施形态1的半导体器件的一制造工序的断面图。
图9是实施形态1的半导体器件的一制造工序的断面图。
图10是实施形态1的半导体器件的一制造工序的断面图。
图11是实施形态1的半导体器件的一制造工序的断面图。
图12是实施形态1的半导体器件的一制造工序的断面图。
图13是实施形态1的半导体器件的一制造工序的断面图。
图14是实施形态1的半导体器件的一制造工序的断面图。
图15是实施形态1的半导体器件的构成的斜视图。
图16是实施形态1的半导体器件的构成的俯视图。
图17是实施形态1的半导体器件的构成的俯视图。
图18是实施形态2的半导体器件的一制造工序的断面图。
图19是实施形态2的半导体器件的一制造工序的断面图。
图20是实施形态2的半导体器件的一制造工序的断面图。
图21是实施形态2的半导体器件的一制造工序的断面图。
图22是实施形态2的半导体器件的一制造工序的断面图。
图23是实施形态2的半导体器件的一制造工序的断面图。
图24是实施形态2的半导体器件的一制造工序的断面图。
图25是实施形态2的半导体器件的一制造工序的断面图。
图26是实施形态2的半导体器件的一制造工序的断面图。
图27是实施形态2的半导体器件的一制造工序的断面图。
图28是实施形态2的半导体器件的一制造工序的断面图。
图29是实施形态2的半导体器件的一制造工序的断面图。
图30是实施形态2的半导体器件的一制造工序的断面图。
图31是实施形态2的半导体器件的一制造工序的断面图。
图32是实施形态2的半导体器件的一制造工序的断面图。
图33是实施形态2的半导体器件的一制造工序的断面图。
图34是用来说明实施形态3的半导体器件的俯视图。
图35是用来说明实施形态3的半导体器件的俯视图。
图36是实施形态3的半导体器件的构成的俯视图。
图37是实施形态4的半导体器件的一制造工序的断面图。
图38是实施形态4的半导体器件的一制造工序的断面图。
图39是实施形态4的半导体器件的一制造工序的断面图。
图40是实施形态5的半导体器件的一制造工序的断面图。
图41是实施形态5的半导体器件的一制造工序的断面图。
图42是实施形态5的半导体器件的一制造工序的断面图。
图43是现有的半导体器件的一制造工序的断面图。
图44是现有的半导体器件的一制造工序的断面图。
图45是现有的半导体器件的一制造工序的断面图。
图46是现有的半导体器件的一制造工序的断面图。
图47是现有的半导体器件的一制造工序的断面图。
图48是现有的半导体器件的一制造工序的断面图。
图49是现有的半导体器件的一制造工序的断面图。
图50是现有的半导体器件的一制造工序的断面图。
图51是现有的半导体器件的一制造工序的断面图。
图52是现有的半导体器件的一制造工序的断面图。
图53是现有的半导体器件的一制造工序的断面图。
图54是现有的半导体器件的一制造工序的断面图。
图55是现有的半导体器件的一制造工序的断面图。
图56是现有的半导体器件的一制造工序的断面图。
图57是现有的半导体器件的一制造工序的断面图。
图58是用来说明半导体器件的布线的厚度与间隔的关系的断面图。
图59是用来说明半导体器件的布线的厚度与间隔的关系的断面图。
实施形态
实施形态1
以下对本发明的实施形态1的半导体器件的制造方法进行说明。图1到图14的断面图分别示出了半导体器件的制造的一个工序。顺次历经从图1所示的工序到图14所示的工序就将完成实施形态1的半导体器件。
首先，如图1所示，准备已在绝缘基板18的一侧的主面上形成了铜箔30的印刷基板15b。印刷基板15b是由铜箔和绝缘基板构成的一种叠层体。如图2所示，形成贯通该印刷基板15b的填隙式通孔用的孔60。
其次，把铜箔31a层压到绝缘基板18的另一侧的主面上，形成双面印刷基板15a(参看图3)。接着如图4所示，使布线层20a的铜箔31a图形化。这时已形成为孔60的盖的区域61的铜箔31a留下来不被刻蚀。这时，由于被图形化的布线层20a仅仅由铜箔31a构成，故与示于图47的布线层20的图形相比，可把布线图形的步距变窄。
此外，经历与示于图1到图4的工序相同的工序形成填隙式通孔所用的孔62的同时准备布线层22a已图形化的双面印刷基板16a(参看图5)。但是，已经形成了填隙式通孔所用的孔62的区域63的铜箔36a留了下来。已被图形化了的布线层22a仅仅由铜箔36a构成，故与示于图48的图形化的布线层22相比布线图形的步距可以作得窄。
其次，用半固化片17把示于图4的双面印刷基板15a和示于图5的双面印刷基板16a粘接起来，形成作为双面印刷基板15a与双面印刷基板16a的集合体的叠层印刷基板38a(参看图6)。在叠层印刷基板38a的中央部分的双面印刷基板15a和16a之间不***半固化片17，而设置用于形成空腔的空洞39。在叠层印刷基板38a的已***了半固化片17的区域64上形成贯通叠层印刷基板38a的孔65(参看图7)。接下来，在已形成了孔65的叠层印刷基板38a上镀铜以形成镀铜层66，以这种办法形成过渡孔24和填隙式通孔25a(参看图8)。这时，铜箔31a和36a用以前就有的清洗技术在与镀层66相接触的面上使金属面露出来，这是不言而喻的。为了镀铜，把叠层印刷基板38a浸入电镀液中。但是，如图7所示，由于填隙式通孔所用的孔60，62为铜箔31a和36a盖了起来，空洞已被密封，故电镀液不会浸入空洞39里边去。
其次，如图9所示，用树脂67把过渡孔24和填隙式通孔25a填埋起来。接着使布线层19a图形化(参看图10)。这时，位于空洞39的上部区域44上的铜箔30和镀铜层66也被除掉。这时，将被图形化的布线层19a的厚度与示于图53的要被图形化时的现有的布线层19相比，变薄了与铜镀层42相当的量，故微细的图形的制作变得容易了。
接下来，用拔根器对上部区域44内的绝缘基板18开口以形成开口部分45。开口之后施行镍-金电镀，在镀铜层36a，66的上边形成镍-金镀层69(图11)。
其次，如图12所示，使布线层23a图形化。这时，位于空洞39的下部区域47上的铜箔35和镀铜层66被除掉。被图形化的布线层23a由铜箔35和镀铜层66构成，和示于图55的被图形化的现有的布线层23相比变薄了一个镀铜层42的厚度这么一个量。因此，布线层23a的图形的微细变得容易了。
接下来，如图13所示，在下部区域47内形成开口部分48以完成框架5a、并用粘结剂6粘结型芯3。
如图14所示，把芯片2用粘管芯树脂4粘到型芯3上，并用金丝8把芯片2与镍-金镀层69之间连起来。在粘贴上防护堤11之后，向空腔9内填埋密封树脂10以对封装进行密封。之后，在布线层19a的镍-金镀层的上边形成焊锡球7，有印刷基板式BGA封装的半导体器件1a就完成了。
图15是示于图14的印刷基板式BGA封装的构成的斜视图。在图15中，已省掉了示于图14中的树脂10或者是注入树脂10之前的状态。在图15中，与图14相同的标号是与图14的同一部分相当的部分。此外，图16是图15中所示的印刷基板式BGA封装的中央部分放大后的俯视图。在图16中，70a、70b是设于上层台阶73上，用于供给电源电压和接地电压的电源-地环，71是为了对齐压焊点位置而设置为从电源-地环70a，70b突出出来的金丝压焊焊盘、72a是设于框架5a的下一层台阶74上的金丝压焊焊盘、72b是设于框架5a的上层台阶73上的金丝压焊焊盘、75是设于下层台阶74上，用来供给电源电压或接地电压的电源-地平面、76是为了对齐压焊点位置而设置为从电源-地平面75突出出来的金丝压焊焊盘，除此之外与图14标以相同的标号的是与图14的同一标号的部分相同的部分。图17是示于图15的印刷基板式BGA封装的另一种形态的俯视图，它与图16具有不一样的压焊点位置。示于图17的印刷基板式BGA封装的特征是不设置金丝压焊焊盘71和76，且把丝焊(金丝压焊)的压焊点位置设置于环上。对于示于图16或图17的这两种构成的任一种构成的印刷基板式BGA封装，不用说自然可以应用到实施形态1中所示的发明中去。
如以上所述，采用实施形态1的半导体的制造方法的话，由于在图10和图12的工序中，对用布线层19a，23a的铜箔30和镀铜层66或者铜箔35和镀铜层66所形成的薄层进行图形化，故变得易于微细化。此外，在示于图4或图5的布线层20a，22a的刻蚀中，在铜箔31a和36a的上边也没有形成镀铜层，故可以形成比现有技术更微细的图形。
对示于从图1到图14的制造工序与从图43到图57的制造工序进行比较。在现有的工序中过渡孔24和填隙式通孔25的形成和树脂的埋入在过渡孔24和填隙式通孔25中分别地进行。对此，在从图1到图14的工序中，对于过渡孔24和填隙式通孔25a，其形成和树脂的埋入同时地进行，故缩短了工序。
此外，与现有的半导体器件相比，实施形态1的半导体器件由于在填隙式通孔25a中铜箔31a和36a已变成了盖，故两面印刷基板的两个面之间可以隔断，可以防止制造时电镀液的浸入，故制造变得容易了。
还有，用树脂填埋双面印刷基板16a的填隙式通孔25a的工序在不必在该填隙式通孔25a上的导体图形上进行丝焊的情况下和不必涂敷阻焊剂等的情况下，略去也没关系。另外，用树脂填埋过渡孔24和双面印刷基板15a的填隙式通孔25a的工序在不必进行涂敷阻焊剂等等的情况下也可以略去。在把示于图8的全部树脂填埋工序都略去的情况下，还可以进一步缩短工序。
实施形态2
其次，用图18到图33对本发明的实施形态2的半导体器件的制造方法进行说明。依次历经从示于图18的工序到示于图33的工序就会完成实施形态2的半导体器件。
首先历经与图1～图4所示的相同的工序，准备图18所示的那种双面印刷基板80。双面印刷基板80被构成为具备绝缘基板81、并在绝缘基板81的一侧的主面上形成已图形化了的铜箔82、在另一侧的主面上形成铜箔83。在形成贯通铜箔83和绝缘基板81的孔84的区域85上留下铜箔82以形成孔84的盖。
其次如图19所示，作成在一侧的主面上形成了铜箔88，在另一侧的主面上形成了凹下部分89的绝缘基体87。
接下来，用半固化片91把图18的双面印刷基板80的一侧的主面和图19的绝缘基体87的另一侧的主面粘结起来以形成叠层印刷基板90(参看图20)。其次，本叠层印刷基板也是由绝缘基体和绝缘基板及铜箔构成的一种叠层体。在叠层印刷基板90的中央部分上设有空洞92。进行叠层印刷基板90的镀铜处理，在铜箔83的上边和铜箔88的上边形成铜镀层93。此外，连孔84上也形成铜镀层93并用它形成连接铜箔82，83的填隙式通孔94(参看图21)。这时，如图20所示，填隙式通孔所用的孔84被铜箔82盖了起来，故电镀液不会浸入空洞92中去。
其次，如图22所示，用树脂95把填隙式通孔94填埋起来。接下来，如图23所示，把使用铜箔83和镀铜层93构成的布线层96图形化。这时，处于空洞92的下侧的区域97处的铜箔83和镀铜层93也同时被去掉(参看图24)。
准备进行与示于图18的双面印刷基板80同样的处理的双面印刷基板100。双面印刷基板100被构成为具有绝缘基板101，并在绝缘基板101的一侧的主面上形成了已图形化了的铜箔102，在另一侧的主面上形成了铜箔103。在要形成贯通铜箔103和绝缘基板101的孔104的区域105上剩下了用于形成孔104的盖的铜箔102。
用半固化片107把图24的双面印刷基板100的一侧的主面与构成图23的叠层印刷基板90的两面印刷基板80的另一侧的主面粘结起来以形成作为叠层印刷基板90与双面印刷基板100的集合体的叠层印刷基板106(参看图25)。在叠层印刷基板106的中央部分的双面印刷基板100与叠层印刷基板90之间，不***半固化片107，而设有用来形成空腔的空洞108。在叠层印刷基板106的已经***了半固化片91，107的区域上，形成贯通叠层印刷基板106的孔109(参看图26)。接着，对已形成了孔109的叠层印刷基板106进行镀铜以形成镀铜层112，籍此形成过渡孔110和填隙式通孔111(参看图27)。在该工序中，为了镀铜，把叠层印刷基板106浸入电镀液中去。但是，如图26所示，填隙式通孔所用的孔104被铜箔102盖了起来，空洞108已被密封，故电镀液不会浸入空洞92和108里边去。
其次，如图28所示，用树脂113填埋过渡孔110和填隙式通孔111。接着，使布线层114图形化(参看图29)。这时，除过渡孔110及其周围外的区域115处的铜箔88和镀铜层92，113都被去掉。
接着，对上部区域116进行锪孔加工，边形成盖支持部分122的安装盖的部分边进行开口。再在绝缘基板81上形成开口部分117。开口之后，进行镍-金电镀、在铜箔82，102和镀铜层112的上边形成镍-金镀层118(参看图30)。
其次，如图31所示，使双面基板100的另一侧的主面一侧的布线层120图形化。这时，位于要形成空腔的区域的下部区域119上的铜箔103和镀铜层112被去掉。将被图形化的布线层120由铜箔103和镀铜层112构成，与示于图55的那样被图形化时的现有的布线层23比较变薄了一个镀铜层42那么厚的一个量。因此，布线层102的图形的微细化会变得容易。
接着，如图32所示，在下部区域119内形成开口部分121籍以完成框架5b，并用粘结剂6粘结型芯3。
用粘管芯树脂4把芯片2粘到型芯3上边，并用金丝8把芯片2与镍-金镀层118之间连起来。用屏蔽树脂131粘贴上盖130进行封装的密封。之后，在布线层122的镍-金镀层118的上边形成焊锡球7，具有印刷基板式BGA封装的半导体器件1b就完成了。
采用以上的工序，可以同时进行用于形成填隙式通孔111和过渡孔110的镀铜，这和分别进行填隙式通孔和过渡孔的形成的现有技术相比可以减少一次电镀工序。为此，可以缩短印刷基板式BGA封装的制造工序。
在上述实施形态2的说明中，举出的例子是填隙式通孔94，111和过渡孔110全都用树脂95，113填埋了起来的例子。因为填隙式通孔94，在用半固化片107粘结叠层印刷基板90和双面印刷基板100的时候也可以用半固化片107填埋，故也可不用树脂95填埋。借助于可以省掉用树脂95进行填埋的工序，印刷基板式BGA封装的制造工序还可进一步缩短。
此外，用树脂113填埋间隙式通孔111的工序，如果没有必要在已形成于其上边的导体图形上进行丝焊以及没有必要涂敷阻焊剂等等则也可省掉。用树脂113填埋过渡孔110的工序在没有必要在过渡孔110上涂敷阻焊剂时也可以省去。这样一来，在省掉用图28表示的树脂填埋工序的情况下，就可以缩短印刷基板式BGA封装的制造工序。借助于去掉与树脂95和113有关的所有的树脂填埋工序，可以削减造价。
此外，对于铜箔82，102在被图形化之前一次也未进行过镀铜，而对铜箔83，103则只镀过一次铜。因此，形成于框架5b的绝缘基板81，101的两侧的布线层120，123～125比现有技术变薄，适于形成狭窄步距的导体图形。
还有，在上述实施形态2的说明中，对于使2块双面印刷基板80，100进行叠层的情况作了说明，但是，通过附加上准备与示于图18的双面印刷基板80相同的双面印刷基板，并在图25的工序之前，如图20～图23所示，把该新准备好了的双面印刷基板粘接到双面印刷基板80上并反复进行同样的工序，再准备新的双面印刷基板并反复进行同样的工序这样的步骤，对更多的双面印刷基板进行叠层是可能的。经这样处理而构成的印刷基板式BGA封装的制造方法也可收到与用实施形态2的制造工序所构成的印刷基板式BGA封装的制造方法相同的效果。
实施形态3
其次对本发明的实施形态3的半导体器件及其制造方法用图34～图36进行说明。
图34，图35是一俯视图，它们示出了比如说实施形态1的图4中所示出的工序中的铜箔的构成。示于图34的铜箔140与图4的铜箔30相当，示于图35的铜箔142，143与图4的铜箔31a相当。
另外，也可以把图34，图35看作是比如说示于实施形态2的图18的工序中的铜箔的构成的俯视图。在这种情况下，图34的铜箔140相当于图18的铜箔82、图35的铜箔142，143相当于图18的铜箔83。
图34的铜箔140备有填隙式通孔所用的圆形的孔141。图35的铜箔142，143上供有电源电压Vdd和接地电压GND。因此，在铜箔142，143之间设有用于进行绝缘的挖空部分145。此外，还设有挖空部分144，用于与过渡孔等等进行选择性连接。
但是，若用多个小的填隙式通孔把铜箔140，142连接起来则填隙式通孔的电感将变大。
于是把在示于实施形态1的半导体器件中，示于图2的开填隙式通孔所用的孔60工序改变成如图36所示那样在收容半导体芯片2的部分的周围开狭缝状的填隙式通孔所用的孔147的工序，就可以制造具有狭缝状的填隙式通孔的印刷基板式BGA。这样一来，借助于把填隙式通孔的形状作成为狭缝状，就可以降低填隙式通孔的电感。
即便是在图4或图5的双面印刷基板15a，16a中也可同样地设置狭缝状的填隙式通孔并在把布线层20a或布线层23a作成为电源平面或接地平面的情况下，还可以进一步降低接地线的电感。
此外，通过把示于实施形态2的半导体器件中，准备已开有示于图18的填隙式通孔所用的孔84的双面印刷基板80的工序改变成如图36所示的那样在收容半导体芯片2的部分的周围开狭缝状的填隙式通孔所用的孔147的工序的办法，就可以制造具有狭缝状的填隙式通孔的印刷基板或BGA。
在把在图33的绝缘基板81或101上形成的填隙式通孔作成为狭缝状的同时，把布线层120或布线层124作成为电源平面或接地平面的情况下，还可作成为使电源或接地线的电感进一步降低的电特性优良的构造。
实施形态4
其次，对本发明的实施形态4的半导体器件的制造方法用图37到图39进行说明。在图37中，38b是叠层印刷基板，150是已形成于绝缘基板18上的狭缝状的填隙式通孔、其余的与图10同一标号的部分相当于图10的同一标号部分。狭缝状的填隙式通孔150可以像在实施形态4中已说明过的那样地形成。准备图37所示的那样的叠层印刷基板38b。图37的填隙式通孔150是比如说已示于图36中的狭缝状的填隙式通孔147那样的通孔。
其次，在叠层印刷基板38b的上部用锪孔加工法形成开口部分45a。开口部分45a的端部被形成为削去了填隙式通孔150的侧壁的一侧。因此，在开口部分45a形成之后。填隙式通孔150的底部和另一侧的侧壁留了下来。其次，用立铣刀等进行锪孔加工削掉另一侧的侧壁和与之导通的布线层19a的导体图形，使得剩下填隙式通孔150的底部。
在通孔的底部的上边也形成镍-金镀层69(参看图38)，且该通孔的底部将用作布线层20a的金丝压焊焊盘。之所以通过用进行这样的锪孔加工就可以把填隙式通孔150用作焊盘，是因为填隙式通孔150有底部的缘故。在图39中，示出的是把该底部用作金丝压焊焊盘而连接上金丝8时的半导体器件的断面。此外，能够把该底部用作金丝压焊焊盘的主要因素是填隙式通孔150为狭缝状的形状。
把图39的半导体器件的断面图和图14的半导体器件的断面进行比较就可看出，可以在半导体器件的厚度方向上拓宽连接到布线层19a，20a上的金丝8的间隔、可以防止这些金丝8的短路。
实施形态5
其次，用图40～图42对本发明的实施形态5的半导体器件的制造方法进行说明。示于图40～图42的工序是取代示于实施形态1的图1～图3的工序的工序。如图40所示，首先，准备双面印刷基板160。其次，在一侧的铜箔30上进行图形化，并除掉将形成填隙式通孔所用的孔的区域161的铜箔30(参看图41)。接着，如图42所示，从铜箔30一侧照射激光光线以形成填隙式通孔所用的孔162。
这样一来，通过形成填隙式通孔所用的孔162，就可以把层压铜箔31的工序与层压铜箔30的工序同时进行。
在实施形态5的说明中，举出的例子是置换实施形态1的半导体器件的制造工序的一部分的例子，但实施形态5的工序也可以用到实施形态2中去，并可收到与上述实施形态相同的效果。
另外，在上述各实施形态的说明中，给出的是使用铜箔的例子，但即使是使用别的金属箔也可收到与上述实施形态相同的效果。

Claims (12)

1.一种半导体器件的制造方法，具备下述工序：
准备工序，准备具有绝缘基板(18，101)、已形成于该绝缘基板的第1主面上的第1金属箔(30，103)、和已形成于第2主面上的第2金属箔(31a，102)，并已形成了贯通上述第1金属箔到达上述第2金属箔同时用该第2金属箔作为盖的第1孔(60，104，147，150)的第1印刷基板(15a，100)；
图形化工序，留下已给上述第1孔加上盖的区域(61，105)，使上述第2金属箔图形化；
粘结工序，把叠层体(16a，90)粘结到上述绝缘基板的上述第2主面上，使之形成面对作为上述第1孔的盖的区域且已被密封起来的空洞(39，108)；
导电通路形成工序，对上述第1孔施行电镀以形成连接上述第1和第2金属箔的第1导电通路(25a，111)；
开口部分形成工序，在形成上述第1导电通路的工序之后，对于包括上述第1印刷基板和上述叠层体的集合体，形成达到上述空洞的开口部分(45，116和117)。
2.权利要求1所述的半导体器件的制造方法，上述准备第1印刷基板(15a)的工序包括下述工序：
在上述绝缘基板(18)的上述第1主面上形成上述第1金属箔(30)的工序；
形成贯通上述绝缘基板和上述第1金属箔的上述第1孔(60)的工序；
把上述第2金属箔(31a)层压到上述绝缘基板的上述第2主面上去的工序。
3.权利要求1所述的半导体器件的制造方法，上述第1印刷基板(15a，100)的准备工序包括下述工序：
准备在上述第1和第2主面上分别设有上述第1金属箔(30)和第2金属箔(31a)的上述绝缘基板的工序；
在应该形成上述第1孔(162)的区域(161)上使上述第1金属箔(30)图形化的工序；
从已图形化的上述第1金属箔一侧照射激光光线的工序。
4.权利要求1、2或3所述的半导体器件的制造方法，其特征是：
上述叠层体(16a，90)为含有具有与上述绝缘板(18，101)的上述第2主面进行粘结的第1主面、第2主面及已形成于该第2主面上的第3金属箔(35，93)的叠层体(16a，90)；
在形成上述第1导电通路(25a，111)的工序之前还具备有形成从上述第3金属箔贯通往上述第1金属箔的第2孔(65，109)的工序；
在上述形成第1导电通路的工序中，同时形成连接上述第3金属箔和上述第1金属箔的第2导电通路(24，170)。
5.权利要求4所述的半导体器件的制造方法，
上述叠层体(16a)为含有具有已形成了上述第3金属箔(35)的第1主面、第2主面和已形成于该第2主面上的第4金属箔(36a)的第2印刷基板(16a)；
在形成上述第1导电通路的工序之前，还具备有对于上述第1印刷基板(15a)，形成贯通上述第3金属箔到达上述第4金属箔，同时用第4金属箔作为盖的第3孔(62)的工序。
6.权利要求4所述的半导体器件的制造方法，其特征是：
上述叠层体(90)历经下述工序形成：
准备第2印刷基板(80)的工序，该第2印刷基板具有在第1主面上具有上述第3金属箔(88)，同时在第2主面上具有凹下部分的绝缘基体(86)和在第1主面上形成的第4金属箔(83)，同时具有在第2主面上形成的第5金属箔(82)，并形成了贯通上述第4金属箔到达上述第5金属箔同时用该第5金属箔作为盖的第3孔(84)；
图形化工序，留下作为上述第3孔(84)的盖的区域(85)使上述第5金属箔图形化；
粘结工序，把上述绝缘基体(86)的上述第2主面和上述第2印刷基板(80)的第2主面粘接起来；
第3导电通路(94)形成工序，用于对上述第3孔(84)施行电镀以形成连接上述第4和第5金属箔的第3导电通路。
7.权利要求1所述的半导体器件的制造方法，其特征是上述第1孔包括狭缝状的孔(147，150)。
8.权利要求7所述的半导体器件的制造方法，上述形成开口部分(45a)的工序备有下述工序：
留下上述狭缝状的孔(150)的外壁削去其内壁使该狭缝状的孔的底部断面露出来的工序；
用锪孔加工法削去上述狭缝状的孔的上述外壁的上部的工序；
在上述狭缝状的孔的上述底部上边形成焊盘(69)的工序。
9.一种半导体器件的封装，
在具备多个双面印刷基板的半导体器件的封装(1a)中，上述多个双面印刷基板被叠层为，待形成用于载置半导体芯片(2)的空腔(9)的部分成为中空，
上述多个双面印刷基板中的至少有一个具备：
绝缘基板(18)，具有第1和第2主面以及从上述第1主面贯通往第2主面的贯通孔(60)；
第1金属箔(30)，被配设于上述绝缘基板的上述第1主面上并具有与上述贯通孔一致的开口部分；
第2金属箔(31)，被配设于上述绝缘基板的上述第2主面上，并具有将成为上述贯通孔的盖的区域；
金属布线(66)，被配设于上述贯通孔内，用于连接上述第1金属箔和上述第2金属箔。
10.权利要求9所述的半导体器件的封装，上述贯通孔(60)包括狭缝状的孔(147，150)。
11.一种半导体器件的封装，
在具备把用于载置半导体芯片(2)的空腔围起来的、叠层形成的多个双面印刷基板的半导体器件的封装中，
上述多个双面印刷基板之内的至少一个具有：
具有第1和第2主面及用于构成上述空腔的开口部分(45a)的绝缘基板(18)；
已被配设到上述绝缘基板的上述第1主面上的第1布线层(19a)；
已被配设到上述绝缘基板的上述第2主面上的第2布线层(20a)；
已被设置于上述第1布线层上的第1焊盘(69)；
已被设置于上述第2布线层的上述第1主面一侧的第2焊盘(69)。
12.一种半导体器件的封装，
在具备多个双面印刷基板的半导体器件的封装中，上述多个双面印刷基板被叠层为，待形成用于载置半导体芯片的空腔的部分成为中空，
上述多个双面印刷基板之中至少一个具备：
具有第1和第2主面以及从上述第1主面贯通往第2主面的狭缝状的贯通孔(147)的绝缘基板；
被配设于上述绝缘基板的上述第1主面上，并具有与上述贯通孔一致的开口部分的第1布线层(146)；
被配设于上述绝缘基板的上述第2主面上，并具有与上述贯通孔一致的开口部分(144)的第2布线层(142)；
被配设于上述贯通孔内，连接在上述第1布线层与上述第2布线层之间的金属布线。
CNB961179139A 1996-03-28 1996-12-23 半导体器件的制造方法和半导体器件的封装 Expired - Fee Related CN1138302C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP074571/96 1996-03-28
JP8074571A JPH09266268A (ja) 1996-03-28 1996-03-28 半導体装置の製造方法および半導体装置のパッケージ
JP074571/1996 1996-03-28

Publications (2)

Publication Number Publication Date
CN1160984A CN1160984A (zh) 1997-10-01
CN1138302C true CN1138302C (zh) 2004-02-11

Family

ID=13551031

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB961179139A Expired - Fee Related CN1138302C (zh) 1996-03-28 1996-12-23 半导体器件的制造方法和半导体器件的封装

Country Status (6)

Country Link
US (2) US6005289A (zh)
JP (1) JPH09266268A (zh)
KR (1) KR100213857B1 (zh)
CN (1) CN1138302C (zh)
DE (1) DE19650296A1 (zh)
TW (1) TW332962B (zh)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1043921A4 (en) * 1997-11-19 2007-02-21 Ibiden Co Ltd MULTILAYER PRINTED PCB AND METHOD FOR THE PRODUCTION THEREOF
US6172419B1 (en) * 1998-02-24 2001-01-09 Micron Technology, Inc. Low profile ball grid array package
EP1990833A3 (en) 2000-02-25 2010-09-29 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
CN1901181B (zh) 2000-09-25 2012-09-05 揖斐电株式会社 半导体元件及其制造方法、多层印刷布线板及其制造方法
JP3634735B2 (ja) * 2000-10-05 2005-03-30 三洋電機株式会社 半導体装置および半導体モジュール
DE10065722B9 (de) * 2000-12-29 2004-09-09 Robert Bosch Gmbh Verfahren zur Herstellung einer elektrischen Verbindung und Vorrichtung mit einer elektrischen Verbindung
JP2002343899A (ja) * 2001-05-17 2002-11-29 Sharp Corp 半導体パッケージ用基板、半導体パッケージ
KR100396796B1 (ko) * 2001-07-27 2003-09-02 삼성전기주식회사 고성능 ｂｇａ 기판의 제조방법 및 상기 방법에 적용되는지그
US7021520B2 (en) 2001-12-05 2006-04-04 Micron Technology, Inc. Stacked chip connection using stand off stitch bonding
KR100430001B1 (ko) * 2001-12-18 2004-05-03 엘지전자 주식회사 다층기판의 제조방법, 그 다층기판의 패드 형성방법 및 그다층기판을 이용한 반도체 패키지의 제조방법
US6608376B1 (en) * 2002-03-25 2003-08-19 Lsi Logic Corporation Integrated circuit package substrate with high density routing mechanism
US7894203B2 (en) * 2003-02-26 2011-02-22 Ibiden Co., Ltd. Multilayer printed wiring board
JP4591809B2 (ja) * 2003-06-27 2010-12-01 エルピーダメモリ株式会社 微細化に対応したメモリアレイ領域のレイアウト方法
TWI220307B (en) * 2003-10-15 2004-08-11 Benq Corp Thermal enhanced package structure and its formation method
US7453141B2 (en) * 2005-02-18 2008-11-18 Shinko Electric Industries Co., Ltd. Semiconductor device package, method of manufacturing the same, and semiconductor device
KR100743020B1 (ko) * 2006-09-19 2007-07-26 삼성전기주식회사 패키지용 인쇄회로기판 및 그 제조방법
KR100772113B1 (ko) * 2006-09-28 2007-11-01 주식회사 하이닉스반도체 입체 인쇄회로 기판
TW200906263A (en) * 2007-05-29 2009-02-01 Matsushita Electric Ind Co Ltd Circuit board and method for manufacturing the same
US8188379B2 (en) * 2008-07-04 2012-05-29 Unimicron Technology Corp. Package substrate structure
US20110147069A1 (en) * 2009-12-18 2011-06-23 International Business Machines Corporation Multi-tiered Circuit Board and Method of Manufacture
US8510936B2 (en) * 2009-12-29 2013-08-20 Subtron Technology Co., Ltd. Manufacturing method of package carrier
CN102860144B (zh) * 2010-02-12 2016-03-02 Lg伊诺特有限公司 具有腔的pcb及其制造方法
JP2013243340A (ja) 2012-04-27 2013-12-05 Canon Inc 電子部品、実装部材、電子機器およびこれらの製造方法
JP5885690B2 (ja) * 2012-04-27 2016-03-15 キヤノン株式会社 電子部品および電子機器
JP6296687B2 (ja) 2012-04-27 2018-03-20 キヤノン株式会社 電子部品、電子モジュールおよびこれらの製造方法。
JP5903337B2 (ja) * 2012-06-08 2016-04-13 新光電気工業株式会社 半導体パッケージ及びその製造方法
CN203015273U (zh) * 2012-12-24 2013-06-19 奥特斯(中国)有限公司 印制电路板
JP5960633B2 (ja) * 2013-03-22 2016-08-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
TWI492258B (zh) * 2013-05-10 2015-07-11 Darfon Electronics Corp 發光鍵盤及其導光板模組與製造方法
EP3075006A1 (de) 2013-11-27 2016-10-05 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Leiterplattenstruktur
AT515101B1 (de) 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
US11523520B2 (en) 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
AT515447B1 (de) 2014-02-27 2019-10-15 At & S Austria Tech & Systemtechnik Ag Verfahren zum Kontaktieren eines in eine Leiterplatte eingebetteten Bauelements sowie Leiterplatte
CN106470523B (zh) * 2015-08-19 2019-04-26 鹏鼎控股(深圳)股份有限公司 柔性电路板及其制作方法
CN107404804B (zh) * 2016-05-20 2020-05-22 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法
US10982633B2 (en) 2017-07-03 2021-04-20 Continental Automotive Systems, Inc. Fuel pump solenoid assembly method
KR102063470B1 (ko) * 2018-05-03 2020-01-09 삼성전자주식회사 반도체 패키지
FR3093271B1 (fr) * 2019-02-25 2021-11-05 Safran Electronics & Defense Carte électronique comprenant des composants dans des cavités et des plages de brasage partagées
WO2020196746A1 (ja) * 2019-03-26 2020-10-01 三菱マテリアル株式会社 絶縁回路基板
WO2020262077A1 (ja) * 2019-06-27 2020-12-30 株式会社村田製作所 電子部品モジュール
CN114793394A (zh) * 2021-01-25 2022-07-26 碁鼎科技秦皇岛有限公司 封装电路结构及其制作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5315072A (en) 1992-01-27 1994-05-24 Hitachi Seiko, Ltd. Printed wiring board having blind holes
US5352926A (en) * 1993-01-04 1994-10-04 Motorola, Inc. Flip chip package and method of making
US5490324A (en) 1993-09-15 1996-02-13 Lsi Logic Corporation Method of making integrated circuit package having multiple bonding tiers
JP3598525B2 (ja) * 1993-09-27 2004-12-08 イビデン株式会社 電子部品搭載用多層基板の製造方法
JPH07202069A (ja) * 1993-12-30 1995-08-04 Ibiden Co Ltd 電子部品搭載装置及びその製造方法
JP3617073B2 (ja) * 1994-03-25 2005-02-02 イビデン株式会社 電子部品搭載用基板及びその製造方法
JPH07273241A (ja) * 1994-03-31 1995-10-20 Matsushita Electric Works Ltd チップキャリア
US5524339A (en) * 1994-09-19 1996-06-11 Martin Marietta Corporation Method for protecting gallium arsenide mmic air bridge structures
US5622588A (en) * 1995-02-02 1997-04-22 Hestia Technologies, Inc. Methods of making multi-tier laminate substrates for electronic device packaging
JP3292798B2 (ja) 1995-10-04 2002-06-17 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
DE19650296A1 (de) 1997-10-02
JPH09266268A (ja) 1997-10-07
TW332962B (en) 1998-06-01
KR970067822A (ko) 1997-10-13
KR100213857B1 (ko) 1999-08-02
US6005289A (en) 1999-12-21
CN1160984A (zh) 1997-10-01
US6256875B1 (en) 2001-07-10

Similar Documents

Publication Publication Date Title
CN1138302C (zh) 半导体器件的制造方法和半导体器件的封装
CN1187806C (zh) 电路装置的制造方法
CN1237854C (zh) 使用含氟聚合物复合衬底来制造微波多功能模块的方法
CN1236658C (zh) 单片陶瓷电子元件及其制造方法和电子器件
CN1258777C (zh) 高密度电感器及其制造方法
CN1797758A (zh) 具有半－刻蚀键合焊盘和切割电镀线的bga封装及其制造方法
CN1208830C (zh) 半导体芯片与布线基板及制法、半导体晶片、半导体装置
CN1241259C (zh) 电路装置的制造方法
CN1499595A (zh) 半导体装置及其制造方法
CN1946270A (zh) 印制线路板、多层印制线路板及其制造方法
CN1723556A (zh) 可叠置的半导体器件及其制造方法
CN1694603A (zh) 印制电路板的电解镀金方法
CN1750737A (zh) 其上安装有芯片封装模块的印刷电路板及其制造方法
CN1779951A (zh) 半导体器件及其制造方法
CN1518080A (zh) 电子元件封装结构及其制造方法
CN1750736A (zh) 包括嵌入式无源元件的印刷电路板及其制造方法
CN1976015A (zh) 半导体器件及其制造方法和半导体晶片
CN1705108A (zh) 电路装置及其制造方法
CN1906984A (zh) 印刷电路板、印刷电路组件和电子设备
CN1835654A (zh) 配线基板及其制造方法
CN1611002A (zh) 结构高度低的封装元器件及制造方法
CN1768559A (zh) 多层印刷电路板
CN1253662A (zh) 半导体元件装配用基板及其制造方法和半导体器件
CN1832152A (zh) 半导体封装及制造方法
CN1578601A (zh) 内置半导体ic模块及其制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee