CN1855726A - 锁相环电路和压控振荡器 - Google Patents
锁相环电路和压控振荡器 Download PDFInfo
- Publication number
- CN1855726A CN1855726A CNA2006100751311A CN200610075131A CN1855726A CN 1855726 A CN1855726 A CN 1855726A CN A2006100751311 A CNA2006100751311 A CN A2006100751311A CN 200610075131 A CN200610075131 A CN 200610075131A CN 1855726 A CN1855726 A CN 1855726A
- Authority
- CN
- China
- Prior art keywords
- voltage
- linear amplifier
- controlled oscillator
- coarse adjustment
- coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title description 4
- 230000009977 dual effect Effects 0.000 claims description 5
- 230000004044 response Effects 0.000 claims description 4
- 230000008859 change Effects 0.000 description 15
- 238000000034 method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000007850 degeneration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005764 inhibitory process Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000006880 cross-coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
- H03L7/0898—Details of the current generators the source or sink current values being variable
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种改进的压控振荡器电路和锁相环电路。例如，压控振荡器包括第一线性放大器，所述第一线性放大器从输入电压产生粗调电压，第二线性放大器，所述第二线性放大器从输入电压产生微调电压，以及压控振荡器，包括耦合到第一线性放大器的粗调输入，耦合到第二线性放大器的微调输入，以及时钟信号输出，其中时钟信号输出上的信号频率作为输入电压的函数是可变的。这样的压控振荡器电路可以运用在锁相环电路中。
Description
技术领域
本发明一般地涉及锁相环电路，更具体的说，涉及使用持续自动调谐的电感-电容压控振荡器的锁相环电路。
背景技术
锁相环电路不仅应用于无线和有线通信***中，还用于其它应用和环境中。由于环形振荡器与LC振荡器相比具有更差的噪声性能，因此基于电感-电容压控振荡器(LC-VCO)的锁相环(PLL)是符合严格抖动要求的一种方法。
然而，在专用集成电路(ASIC)中使用LC-VCO不如在无线应用中使用得那么广泛。主要原因之一就在于这种振荡器的窄调谐范围，它使得在ASIC环境中获得随工艺、电压和温度的改变锁定范围的特定PLL变得困难了。在LC-VCO设计中符合目标频率范围和振荡条件极大地依赖于无源元件，即，电感和变容二极管的精确的模型到硬件的相互关系(model-to-hardware correlation)。
解决在低噪声和调谐范围之间折衷的方法是使用自校准的多频带VCO，参见，例如，刊登在2001年3月的IEEE Journal of Solid-StateCircuits，第36卷，第424-431页的T.-H.Lin等人的“900-MHz 2.5-mACMOS Frequency Synthesizer with an Automatic SC Tuning Loop”，以及刊登在2000年10月的IEEE Journal of Solid-State Circuits，第35卷，第1436-1444页的W.Wilson等人的“CMOS Self-calibrating FrequencySynthesizer”，其公开的内容以引用的形式包含在本说明书中。
如图1所示，对于LC-VCO来说，通常使用可数字编程的变容二极管阵列12。通过使多个粗调变容二极管具有足够的频率重叠，可以获得相对较宽的调谐范围而不降低相位噪声性能。使用频带切换LC-VCO的问题是可能带来随温度的大幅度的增益变化。即使随工艺改变的中心频移可以在***初始化过程中校准(通过校准逻辑14)，随温度的中心频率漂移需要由PLL来调节而不切换频带。否则，***时钟将会在正常工作期间有突然的频率变化。
如图2所示，分离的粗调曲线仍然需要为每一个频带进行仔细的VCO设计。除非为VCO增益线性化配备附加的复杂补偿电路，否则大幅度的VCO增益变化对PLL性能是有害的。
发明内容
本发明提供一种改进的压控振荡器电路和锁相环电路。
例如，在本发明的一个方面，压控振荡器电路包括第一线性放大器，所述第一线性放大器从输入电压产生粗调电压，第二线性放大器，所述第二线性放大器从输入电压产生微调电压，以及压控振荡器，包括耦合到第一线性放大器的粗调输入，耦合到第二线性放大器的微调输入，以及时钟信号输出，其中时钟信号输出上的信号频率作为输入电压的函数是可变的。
压控振荡器可以进一步包括耦合到粗调输入的粗调变容二极管，耦合到微调输入的微调变容二极管。压控振荡器还可以进一步包括与变容二极管并联的电感，以及耦合到变容二极管和电感的晶体管。所述第一线性放大器可以包括低通滤波器。在所述第一线性放大器中的低通滤波器可以包括至少一个电容和至少一个电阻。所述第一线性放大器可以包含比第二线性放大器更高的增益。
在一个实施例中，压控振荡器可以包括包含有差分粗调变容二极管和差分微调变容二极管的差分输入压控振荡器，所述第一线性放大器可以包括差分输出，并且所述第二线性放大器可以包括差分输出。
在本发明的另一个方面，锁相环电路包括双输入压控振荡器，其具有粗调输入、微调输入和时钟信号输出，其中，所述时钟信号输出上的信号具有由输入信号控制的变化的频率，分频器，被耦合以便接收所述压控振荡器的输出并且响应于所述压控振荡器的输出来提供分频输出信号，相频检测器，将基准时钟与分频器的输出时钟进行比较并产生电荷泵控制电压，电荷泵，耦合到所述相频检测器，用于从电荷泵控制电压产生环路滤波器控制电流，环路滤波器，耦合到所述电荷泵，用于从环路滤波器控制电流产生环路滤波器电压。锁相环电路还包括粗调线性放大器，耦合到所述环路滤波器上，用于从环路滤波器电压产生压控振荡器粗调电压，以及微调线性放大器，耦合到所述环路滤波器，用于从环路滤波器电压产生压控振荡器微调电压。锁相环电路还可以包括可数字编程的电荷泵电流，以及电荷泵电流，其变化与环路滤波器中的电阻的变化成反比。
在本发明的另一方面中，压控振荡器电路包括粗调线性放大器，该线性放大器从输入电压产生粗调电压；以及耦合到粗调线性放大器上的压控振荡器，其中所述压控振荡器包括响应于粗调电压的单个粗调变容二极管，以便不需要可数字编程的变容二极管阵列来提供压控振荡器电路的粗调。
本发明的这些以及其它目的、特征和优点将在下面结合附图进行的对示意实施例的详细说明中变得更加清楚。
附图说明
图1是示出频带切换LC-VCO的示意图；
图2是示出在不同温度下频带切换LC-VCO的示例调谐曲线的示意图；
图3是示出根据本发明的实施例使用持续自动调谐LC-VCO的锁相环的示意图；
图4是示出根据本发明的实施例用于PLL的单输入双路VCO电路的示意图；
图5是示出根据本发明的实施例用于PLL的线性放大器电路的示意图；
图6是示出根据本发明的实施例的全差分单输入双路LC-VCO的方框图；以及
图7是示出根据本发明的实施例使用可编程电荷泵电流的增强的PLL带宽控制的方框图。
具体实施方式
正如将要阐述的，本发明的原理是通过消除用于粗频率校准的数字逻辑宏(如，图1中的校准逻辑)而使用持续自动调谐的(自动调谐的)PLL来在锁相环(PLL)设计中提供用于减少带宽变化的技术。根据本发明的原理，电感-电容压控振荡器(LC-VCO)采用由模拟控制电压控制的单个粗调变容二极管。这与图1中所示的需要可数字编程的变容二极管阵列的LC-VCO形成了反差。
根据本发明，PLL具有粗调通路的高开环增益。这样，微调变容二极管的输入电压范围可以在整个频带上被最小化，从而获得了提高的VCO增益的线性。粗调环路的高开环增益同样最小化了PLL的静态相位偏移。已经在有线通信***中采用了双输入VCO，参见，如，刊登在2002年2月的ISSCC，第252-253页的H.Noguchi等人的“9.9G-10.8Gb/s Rate-adaptive Clock and Data Recovery with NoExternal Reference Clock for WDM Optical Fiber Transmission”，以及刊登在2004年5月的IEEE Journal of Solid-State Circuits，第39卷，第795-803页的Y.Moon等人的“Quard 0.6-3.2Gb/s/channelInterference-free CMOS Transceiver Backplane Serial Link”，其公开的内容以引用的形式包含在本说明书中。根据本发明的原理，线性放大器的两个输入由相同的控制电压控制。这样，根据该示意性实施例，将VCO看作是单输入双路VCO。单输入双路LC-VCO在获得与环形VCO相比更好的噪声性能的同时，提供了具有线性增益的无缝调谐范围。
图3是代表本发明的实施例的具有持续自动调谐LC-VCO 32的PLL的方框图。PLL整体被标识为20。可以将PLL 20实现为使用公知的互补金属氧化物半导体(CMOS)制造方法或其它兼容的半导体芯片技术的集成电路。
如所示的，将基准频率(FREF)提供给相频检测器22的输入。基准频率可以例如，通过诸如晶体振荡器的振荡器来提供。相频检测器(PFD)22将基准时钟和分频器的输出时钟相比较，并且产生适当的电荷泵控制电压。电荷泵(CP)24从电荷泵控制电压产生环路滤波器控制电流，并且耦合到电荷泵上的环路滤波器(LPF)26从环路滤波器控制电流产生环路滤波器电压。线性放大器28，30将差分环路滤波器输出转换成单端电压来控制VCO 32，该VCO 32具有输出(FVCO)作为PLL20的输出。VCO 32的输出被提供给分频器34。
LC-VCO 32采用由模拟控制电压控制的单个粗调变容二极管，而不具有可数字编程的变容二极管阵列。将粗调通路中的线性放大器(LA2)28设计成比微调通路中的线性放大器(LA1)30具有更高的增益。这样，可以在整个频带上使输入电压范围最小化，从而获得了提高的VCO增益的线性。在环路滤波器26中减少的电压范围同样放宽了对电荷泵24的设计，这是因为它最小化了由沟道长度调制效应引起的在电流镜中的电流错配。这样，粗调环路的高开环增益同样最小化了PLL的静态相位偏移。根据本发明的原理，线性放大器28，30的两个输入由相同的控制电压控制。这样，可以将具有线性放大器28，30的VCO 32看作是单输入双路VCO(如图3中参考数字31所标识的)。
下面将阐述本发明的原理与传统的具有频带切换LC-VCO的PLL相比所具有的一些优点。
首先，本发明的原理消除了如图1所示的在粗调校准中所需的数字逻辑宏14。
第二，微调变容二极管的减少的控制电压范围提供了线性VCO增益，同时也提供了在宽调谐范围上的最小VCO增益变化。这样，本发明的原理提供了在PLL中获得基本上恒定的带宽的方法。
第三，在环路滤波器26中的减少的电压范围通过放宽电荷泵的设计，从而提高了PLL的静态相位偏移性能。
第四，由于粗调通路提高了频率采集，因此粗调通路提高了PLL的稳定时间。
最后，由于具有无缝调谐范围，PLL可以向通过扩展频谱来调制的基准时钟提供大的频率偏差，这在一些应用中用于减少电磁干扰是必须的。
图4阐述了单输入双路VCO 31的电路实现。包含有经由电阻36-1耦合到单个大变容二极管35上的高增益线性放大器28的粗调通路提供了宽调谐范围。仅仅作为例子，这里的“大”可以意味着与粗调变容二极管有关的电容值是与微调变容二极管有关的电容值的20倍甚至更多，然而，本发明的原理并不局限于此。包含有经由电阻36-2耦合到微调变容二极管37上的低增益线性放大器30的微调通路最小化了VCO的灵敏度。由此，可以获得宽调谐范围而不增加VCO的增益。换句话说，可以获得宽调谐范围而不降低相位噪声性能。VCO 32包括产生负阻来与积累型(accumulation-mode)变容二极管35、37和绕线电感39产生谐振的一对交叉耦合的CMOS反相器33-1，33-2。可以优化CMOS反相器的比率以达到最小相位噪声。同样在图4中示出的还有偏置晶体管23。
在图5中，根据示意实施例示出了线性放大器电路。可以用这样的线性放大器来实现图3中的线性放大器28、30的每一个，正如下面所阐述的，它们之间只有很小的差别。
使用源级退化(source degeneration)的简单差分放大器(标识为电路29)来最小化来自活动设备的噪声影响，并且获得线性增益。可以使用P沟道金属氧化物半导体(PMOS)晶体管实现差分输入级来减少闪烁噪声影响。串联电阻36用于隔离VCO切换节点和线性放大器之间的控制电压。在粗调环路中的线性放大器28具有非常窄的带宽和较高的直流(dc)增益。这样在粗调环路中的线性放大器的输出上使用附加的低通滤波电路38。带宽必需足够的窄，以免干扰PLL环路动态特性(dynamics)。仅仅作为例子，这里，“足够的窄”可以意味着比PLL带宽至少窄十倍，然而，本发明的原理并不局限于此。由于线性放大器28放置在环路滤波器26之后，因此来自串联电阻的热噪声影响将受到PLL开环增益的抑制。粗调线性放大器28的输出是敏感的单端节点，因此应该做布局设计以最小化衬底噪声耦合(substrate noise coupling)。
在图6中，示出了全差分单输入双路VCO(标识为31’)的另一种实现。VCO电路31’使用具有差分输出的线性放大器42、44和具有差分输入的VCO 40，以电阻组36-3和36-4耦合信号，从而减少可能的噪声耦合。仅仅作为例子，可以采用例如2005年2月的ISSCC，第416-417页的J.Kim等人的“44GHz Differentially Tuned VCO with 4GHz TuningRange in 0.12um SOI CMOS”中所描述的差分输入VCO，其公开的内容以引用的形式包含在本说明书中。在粗调通路中的敏感模拟节点能够对由电源和衬底噪声耦合引起的确定性抖动(DJ)作出贡献。以全差分方式，线性放大器42、44的输出能提供对电源噪声和衬底噪声的共模抑制(common-mode rejection)。
最后转到图7，图7根据示意实施例示出了在PLL 20中增强的带宽控制。该增强型PLL用20’标识。在该示意实施例中，电荷泵24具有可数字编程的电流输出，并且以自动或者自适应的方式被控制，从而分频器34的不同分割比率设定合适的电荷泵电流值以维持恒定的PLL带宽。
在所示的示意实施例中，分频器34的分割比N可以通过“SEL”信号数字地选择。当PLL 20’具有过阻尼环路动态特性时，环路带宽与电荷泵电流成正比，与分频器34的分割比成反比。这样，根据各自分割比的增加或减小将电荷泵的电流相应增加或减小可以使因不同的分割比导致的带宽变化最小化。
这样，由于PLL带宽取决于电荷泵的电流与N的比值，因此可以设置电荷泵电流来补偿不同的分割比。所以，当通过SEL信号改变分割比N时，也成正比地改变了电荷泵电流。
对减少PLL带宽变化的进一步的改进包括：当PLL 20的环路滤波器26完全集成到半导体芯片上时，使电荷泵偏流(Icp)与集成的电阻变化成反比。由于集成的电阻的电阻值R随温度和工艺变化的差别很大，因此在环路滤波器26中的电阻变化将引起的较大的PLL带宽变化。由于在PLL电荷泵中的相位检测器增益是由电荷泵电流和环路滤波器中的电阻值的乘积来决定的，因此使电荷泵偏流与电阻变化成反比使得相位检测器增益随温度和工艺变化保持稳定。由此，最小化了随温度和工艺变化引起的环路带宽的波动。
一种产生与集成的电阻的变化成反比的电荷泵电流的方法是使用静态基准电压(quiet reference voltage)，如具有集成电阻的带隙(bandgap)基准电压来实现偏流电路。由于偏流由几乎恒定的基准电压产生，因此它的变化完全依赖于电阻，并且这样的变化是与电阻变化成反比的。由于本发明的原理提供高线性VCO增益，因此图7中所示的实施例通过具有恒定的VCO增益和恒定的相位检测器增益，使得减少了PLL带宽对于温度和工艺变化的敏感性，并且不管具有自动电荷泵电流控制的分频器34的分割比如何，都可以保持这样的带宽。
其它被认为是在本发明范围内的改变包括将电路元件替代为等价功能的电路，如使用基于电流的电路或电流控制电路，而不是电压控制电路。类似的，可以采用不同类型的分频器、相位检测器、电荷泵和线性放大器。
本发明是针对特定实施例示出并描述的。然而，本领域的普通技术人员应该知道到可以在不背离本发明的精髓和范围的条件下作出各种改变。本发明的范围并非由前面的描述，而是由附带的权利要求书来限定。所有权利要求的等价物的含义和范围内的变化都被包含在本发明的范围之内。
Claims (15)
1.一种压控振荡器电路，包括：
第一线性放大器，所述第一线性放大器从输入电压产生粗调电压；
第二线性放大器，所述第二线性放大器从输入电压产生微调电压；以及
压控振荡器，包括耦合到第一线性放大器的粗调输入，耦合到第二线性放大器的微调输入，以及时钟信号输出，其中时钟信号输出上的信号频率作为输入电压的函数是可变的。
2.如权利要求1所述的压控振荡器电路，其中所述压控振荡器进一步包括：
耦合到粗调输入的粗调变容二极管；以及
耦合到微调输入的微调变容二极管。
3.如权利要求1所述的压控振荡器电路，其中所述压控振荡器进一步包括：
与变容二极管并联的电感；以及
耦合到变容二极管和电感的晶体管。
4.如权利要求1所述的压控振荡器电路，其中所述第一线性放大器包括低通滤波器。
5.如权利要求4所述的压控振荡器电路，其中所述第一线性放大器中的低通滤波器包括至少一个电容和至少一个电阻。
6.如权利要求1所述的压控振荡器电路，其中所述第一线性放大器包含比第二线性放大器更高的增益。
7.如权利要求1所述的压控振荡器电路，其中：
所述压控振荡器包括包含有差分粗调变容二极管和差分微调变容二极管的差分输入压控振荡器；
所述第一线性放大器包括差分输出；以及
所述第二线性放大器包括差分输出。
8.一种锁相环电路，包括：
双输入压控振荡器，其具有粗调输入、微调输入和时钟信号输出，其中，所述时钟信号输出上的信号具有由输入信号控制的变化的频率；
分频器，被耦合以便接收所述压控振荡器的输出并且响应于所述压控振荡器的输出来提供分频输出信号；
相频检测器，将基准时钟与分频器的输出时钟进行比较并产生电荷泵控制电压；
电荷泵，耦合到所述相频检测器，用于从电荷泵控制电压产生环路滤波器控制电流；
环路滤波器，耦合到所述电荷泵，用于从环路滤波器控制电流产生环路滤波器电压；
粗调线性放大器，耦合到所述环路滤波器，用于从环路滤波器电压产生压控振荡器粗调电压；以及
微调线性放大器，耦合到所述环路滤波器，用于从环路滤波器电压产生压控振荡器微调电压。
9.如权利要求8所述的锁相环电路，其中所述双输入压控振荡器包括：
耦合到粗调线性放大器的粗调变容二极管；
耦合到微调线性放大器的微调变容二极管；
与变容二极管并联的电感；以及
耦合到变容二极管和电感的晶体管。
10.如权利要求8所述的锁相环电路，其中所述粗调线性放大器包括低通滤波器。
11.如权利要求10所述的锁相环电路，其中所述粗调线性放大器中的低通滤波器包括至少一个电容和至少一个电阻。
12.如权利要求8所述的锁相环电路，其中所述粗调线性放大器包含比微调线性放大器更高的增益。
13.如权利要求8所述的锁相环电路，其中：
所述双输入压控振荡器包括包含有差分粗调变容二极管和差分微调变容二极管的差分输入压控振荡器；
所述粗调线性放大器包括差分输出；以及
所述微调线性放大器包括差分输出。
14.如权利要求8所述的锁相环电路，进一步包括：
可数字编程的电荷泵电流；以及
电荷泵电流，其变化与环路滤波器中的电阻的变化成反比。
15.一种压控振荡器电路，包括：
粗调线性放大器，所述线性放大器从输入电压产生粗调电压；以及
耦合到所述粗调线性放大器的压控振荡器；
其中，所述压控振荡器包括响应于粗调电压的单个粗调变容二极管，以便不需要可数字编程的变容二极管阵列来提供压控振荡器电路的粗调。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/113,856 US7268630B2 (en) | 2005-04-25 | 2005-04-25 | Phase-locked loop using continuously auto-tuned inductor-capacitor voltage controlled oscillator |
| US11/113,856 | 2005-04-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1855726A true CN1855726A (zh) | 2006-11-01 |
Family
ID=37186229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2006100751311A Pending CN1855726A (zh) | 2005-04-25 | 2006-04-24 | 锁相环电路和压控振荡器 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7268630B2 (zh) |
| CN (1) | CN1855726A (zh) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8107582B2 (en) | 2008-08-12 | 2012-01-31 | Beken Corporation | Methods and apparatus for digital clock recovery |
| CN101803197B (zh) * | 2007-09-14 | 2012-09-05 | 高通股份有限公司 | 无线通信装置中具有杂波减少的振荡器信号产生 |
| CN102801416A (zh) * | 2011-05-27 | 2012-11-28 | 联咏科技股份有限公司 | 锁相回路电路 |
| CN102177656B (zh) * | 2008-10-08 | 2016-08-31 | 高通股份有限公司 | 时钟净化锁相环 |
| CN107005244A (zh) * | 2017-02-08 | 2017-08-01 | 香港应用科技研究院有限公司 | 通过溢出计数器的减少计数使用查找表搜索的直接调制合成器的增益校准 |
| CN108011631A (zh) * | 2017-12-19 | 2018-05-08 | 建荣半导体（深圳）有限公司 | 工作时钟生成方法、时钟源及芯片 |
| CN108303016A (zh) * | 2018-02-05 | 2018-07-20 | 叶志刚 | 一种超高精度位移量的测量方法 |
| CN109818612A (zh) * | 2019-01-10 | 2019-05-28 | 复旦大学 | 一种应用于毫米波通信***的频率源 |
| CN110572154A (zh) * | 2018-06-05 | 2019-12-13 | 円星科技股份有限公司 | 用于环路电路的基于电压调节器的环路滤波器以及环路滤波方法 |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8143957B2 (en) * | 2006-01-11 | 2012-03-27 | Qualcomm, Incorporated | Current-mode gain-splitting dual-path VCO |
| US7382199B2 (en) * | 2006-02-03 | 2008-06-03 | Nanoamp Solutions, Inc. | Methods for auto-calibration and fast tuning of voltage controlled oscillators in phase-lock loops |
| US7602258B2 (en) * | 2007-07-31 | 2009-10-13 | Seiko Epson Corporation | Circuits, systems, and methods for a voltage controlled oscillator with coarse, fine, and center tuning |
| US8005447B2 (en) * | 2007-10-29 | 2011-08-23 | Broadcom Corporation | Method and apparatus for providing a dual-loop phase lock loop |
| US8035452B2 (en) * | 2008-03-28 | 2011-10-11 | International Business Machines Corporation | Structure for transforming an input voltage to obtain linearity between input and output functions and system and method thereof |
| US7741919B2 (en) * | 2008-05-02 | 2010-06-22 | International Business Machines Corporation | Architecture for maintaining constant voltage-controlled oscillator gain |
| US8073414B2 (en) | 2008-06-27 | 2011-12-06 | Sirf Technology Inc. | Auto-tuning system for an on-chip RF filter |
| JP2010041275A (ja) * | 2008-08-04 | 2010-02-18 | Toshiba Corp | Ｐｌｌ回路 |
| US8279992B1 (en) * | 2008-11-24 | 2012-10-02 | Nvidia Corporation | Adaptive bandwidth clock and data recovery circuit and method |
| US8222965B1 (en) * | 2009-09-18 | 2012-07-17 | Dust Networks, Inc. | Radio frequency modulator |
| US20110090020A1 (en) * | 2009-10-15 | 2011-04-21 | Reeser Glen O | Voltage Controlled SAW Oscillator with Phase Shifter |
| GB2475514A (en) | 2009-11-20 | 2011-05-25 | Aeroflex Internat Ltd | Phase locked loop with coarse tuning circuit operated by a cycle slip detector |
| US8339165B2 (en) * | 2009-12-07 | 2012-12-25 | Qualcomm Incorporated | Configurable digital-analog phase locked loop |
| US8446191B2 (en) * | 2009-12-07 | 2013-05-21 | Qualcomm Incorporated | Phase locked loop with digital compensation for analog integration |
| EP2609681B1 (en) * | 2010-08-24 | 2015-07-22 | Marvell World Trade Ltd. | Low noise cmos ring oscillator |
| US8698566B2 (en) * | 2011-10-04 | 2014-04-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Phase locked loop calibration |
| US9008253B2 (en) * | 2012-10-23 | 2015-04-14 | Novatek Microelectronics Corp. | Control method for selecting frequency band and related clock data recovery device |
| US9425736B2 (en) * | 2014-01-02 | 2016-08-23 | International Business Machines Corporation | Variable capacitor structure |
| US10069502B2 (en) * | 2014-07-31 | 2018-09-04 | Samsung Display Co., Ltd. | Method for PPL and CDR designs for achieving specific bandwidth and phase margin requirements |
| US10374511B2 (en) * | 2015-01-29 | 2019-08-06 | The Regents Of The University Of California | Switched capacitor DC-to-DC converter and power conversion control methods |
| US9543891B2 (en) * | 2015-04-09 | 2017-01-10 | Texas Instruments Incorporated | Low-power low-phase-noise oscillator |
| US10200189B1 (en) * | 2016-05-25 | 2019-02-05 | Spatiallink Corporation | Dual-mode low-power low-jitter noise phased locked loop system |
| US9954543B1 (en) | 2017-02-08 | 2018-04-24 | Hong Kong Applied Science and Technology Research Institute Company, Limited | Fast coarse tune and fine tune calibration for a synthesizer by multi-curve calibration within a target window |
| CN107820681B (zh) * | 2017-02-08 | 2021-03-02 | 香港应用科技研究院有限公司 | 目标窗口内多曲线校准的合成器的快速粗调和精调校准 |
| EP3376666A1 (fr) * | 2017-03-14 | 2018-09-19 | STMicroelectronics (ALPS) SAS | Dispositif d'oscillateur local à faible consommation |
| KR102493467B1 (ko) * | 2017-08-16 | 2023-01-31 | 삼성전자 주식회사 | 버랙터 회로를 포함하는 발진장치 및 이의 동작 방법 |
| CN109525245B (zh) * | 2018-11-07 | 2023-04-25 | 深圳扬兴科技有限公司 | 一种可编程振荡器 |
| CN109547017A (zh) * | 2018-12-29 | 2019-03-29 | 西安智多晶微电子有限公司 | 一种应用于fpga的双环路锁相环模拟核心电路及锁相环 |
| US10727847B1 (en) | 2019-02-07 | 2020-07-28 | International Business Machines Corporation | Digital control of a voltage controlled oscillator frequency |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4684904A (en) * | 1986-01-06 | 1987-08-04 | The United States Of America As Represented By The Secretary Of The Air Force | Low phase noise two port voltage controlled oscillator |
| JPH07176952A (ja) * | 1993-12-20 | 1995-07-14 | Sony Corp | 発振器 |
| US6215835B1 (en) * | 1997-08-22 | 2001-04-10 | Lsi Logic Corporation | Dual-loop clock and data recovery for serial data communication |
| JP2002223129A (ja) * | 2001-01-25 | 2002-08-09 | Hitachi Kokusai Electric Inc | プリディストーション方式増幅器及び包絡線検出装置 |
| US6946924B2 (en) * | 2002-08-14 | 2005-09-20 | International Business Machines Corporation | Low noise voltage controlled oscillator |
| US6882237B2 (en) * | 2003-04-30 | 2005-04-19 | Zarlink Semiconductor Inc. | Capture range control mechanism for voltage controlled oscillators |
| US6933789B2 (en) * | 2003-11-13 | 2005-08-23 | Skyworks Solutions, Inc. | On-chip VCO calibration |
| US7049852B2 (en) * | 2004-02-02 | 2006-05-23 | Melanson John L | Fractional-integer phase-locked loop system with a fractional-frequency-interval phase frequency detector |
-
2005
- 2005-04-25 US US11/113,856 patent/US7268630B2/en not_active Expired - Fee Related
-
2006
- 2006-04-24 CN CNA2006100751311A patent/CN1855726A/zh active Pending
-
2007
- 2007-04-11 US US11/734,011 patent/US20070176694A1/en not_active Abandoned
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101803197B (zh) * | 2007-09-14 | 2012-09-05 | 高通股份有限公司 | 无线通信装置中具有杂波减少的振荡器信号产生 |
| US8107582B2 (en) | 2008-08-12 | 2012-01-31 | Beken Corporation | Methods and apparatus for digital clock recovery |
| CN101651456B (zh) * | 2008-08-12 | 2012-03-21 | 博通集成电路（上海）有限公司 | 时钟信号恢复的电路 |
| CN102177656B (zh) * | 2008-10-08 | 2016-08-31 | 高通股份有限公司 | 时钟净化锁相环 |
| CN102801416A (zh) * | 2011-05-27 | 2012-11-28 | 联咏科技股份有限公司 | 锁相回路电路 |
| CN102801416B (zh) * | 2011-05-27 | 2015-03-04 | 联咏科技股份有限公司 | 锁相回路电路 |
| CN107005244A (zh) * | 2017-02-08 | 2017-08-01 | 香港应用科技研究院有限公司 | 通过溢出计数器的减少计数使用查找表搜索的直接调制合成器的增益校准 |
| CN107005244B (zh) * | 2017-02-08 | 2020-05-05 | 香港应用科技研究院有限公司 | 通过溢出计数器的减少计数使用查找表搜索的直接调制合成器的增益校准 |
| CN108011631A (zh) * | 2017-12-19 | 2018-05-08 | 建荣半导体（深圳）有限公司 | 工作时钟生成方法、时钟源及芯片 |
| CN108303016A (zh) * | 2018-02-05 | 2018-07-20 | 叶志刚 | 一种超高精度位移量的测量方法 |
| CN110572154A (zh) * | 2018-06-05 | 2019-12-13 | 円星科技股份有限公司 | 用于环路电路的基于电压调节器的环路滤波器以及环路滤波方法 |
| CN110572154B (zh) * | 2018-06-05 | 2022-11-25 | 円星科技股份有限公司 | 用于环路电路的基于电压调节器的环路滤波器以及环路滤波方法 |
| CN109818612A (zh) * | 2019-01-10 | 2019-05-28 | 复旦大学 | 一种应用于毫米波通信***的频率源 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7268630B2 (en) | 2007-09-11 |
| US20060238261A1 (en) | 2006-10-26 |
| US20070176694A1 (en) | 2007-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1855726A (zh) | 锁相环电路和压控振荡器 | |
| US8564340B2 (en) | Dual phase-locked loop circuit and method for controlling the same | |
| EP2033318B1 (en) | Continuous gain compensation and fast band selection in a multi-standard, multi-frequencey synthesizer | |
| US7030688B2 (en) | Low-pass filter for a PLL, phase-locked loop and semiconductor integrated circuit | |
| US7170358B2 (en) | Voltage controlled oscillator, and PLL circuit and wireless communication apparatus using the same | |
| US7573347B2 (en) | Digitally controlled oscillator device and method for generating an oscillating signal with a digitally controlled phase locked loop | |
| US7902929B2 (en) | Analogue self-calibration method and apparatus for low noise, fast and wide-locking range phase locked loop | |
| US8207795B2 (en) | Delay cell of ring oscillator and associated method | |
| US9236872B2 (en) | Voltage-controlled oscillator, signal generation apparatus, and electronic device | |
| US20080238495A1 (en) | Frequency synthesizer and wireless communication device utilizing the same | |
| US20080272838A1 (en) | Self-Calibration of Continuous-time Filters and Systems Comprising Such Filters | |
| US7688155B2 (en) | Variable capacitor circuit having linear capacitance variation and voltage controlled oscillator using the same | |
| US7263336B2 (en) | Device, system and method to provide different bias voltages and common tuning voltage | |
| CN113300705B (zh) | 锁相环电路和信号处理设备 | |
| US7230503B1 (en) | Imbalanced differential circuit control | |
| US20100308926A1 (en) | Method and apparatus for integrating a fll loop filter in polar transmitters | |
| US20090295492A1 (en) | Biased varactor networks and methods to use the same | |
| US20070241834A1 (en) | Frequency fine- tuning circuit and voltage-controlled oscillator including the same | |
| US20230387920A1 (en) | Phase-locked loop circuit using hybrid loop calibration scheme and adaptively updated lookup tables and associated clock generating method | |
| JP2006042338A (ja) | 線形容量を有する電圧制御発振器 | |
| KR20180131017A (ko) | 광대역 fmcw를 지원하는 이중 경로를 가진 주파수 합성기 | |
| US7825737B1 (en) | Apparatus for low-jitter frequency and phase locked loop and associated methods | |
| CN116961646B (zh) | 一种低噪声具有温度补偿的锁相环 | |
| US7116178B2 (en) | Voltage-controlled oscillator with gain proportional to operating frequency | |
| US10629755B1 (en) | Staggered-bias varactor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20061101 |