CN101803197B - 无线通信装置中具有杂波减少的振荡器信号产生 - Google Patents

无线通信装置中具有杂波减少的振荡器信号产生 Download PDF

Info

Publication number
CN101803197B
CN101803197B CN2008801067904A CN200880106790A CN101803197B CN 101803197 B CN101803197 B CN 101803197B CN 2008801067904 A CN2008801067904 A CN 2008801067904A CN 200880106790 A CN200880106790 A CN 200880106790A CN 101803197 B CN101803197 B CN 101803197B
Authority
CN
China
Prior art keywords
frequency
pll
signal
frequency channels
channels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008801067904A
Other languages
English (en)
Other versions
CN101803197A (zh
Inventor
金宏善
金进旭
张刚
杰里米·达恩·邓沃斯
蒂莫西·保罗·帕尔斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN101803197A publication Critical patent/CN101803197A/zh
Application granted granted Critical
Publication of CN101803197B publication Critical patent/CN101803197B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/193—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number the frequency divider/counter comprising a commutable pre-divider, e.g. a two modulus divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1072—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the charge pump, e.g. changing the gain
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Transceivers (AREA)
  • Superheterodyne Receivers (AREA)
  • Transmitters (AREA)

Abstract

本发明描述用于在无线通信装置中产生振荡器信号的技术。锁相环路(PLL)可用以产生用于选定频率信道的振荡器信号。对于不同频率信道，不同PLL设定可用于PLL中的块。所述不同PLL设定可针对不同PLL环路带宽、不同电荷泵电流的量、与高分频比及低分频比的不同集合相关联的不同频率方程、与不同预分频比及/或不同整数分频比相关联的不同频率划分方案、用于超外差接收器或发射器的高侧注入或低侧注入及/或用于例如振荡器等一个或一个以上电路块的不同供应电压。可针对每一频率信道选择PLL设定的适当集合，使得可减少归因于杂波的不利影响。

Description

无线通信装置中具有杂波减少的振荡器信号产生
本申请案主张2007年9月14日所申请的标题为“无线通信装置中具有杂波减少的LO信号产生(LO SIGNAL GENERATION WITH SPUR MITIGATION IN A WIRELESSCOMMUNICATION DEVICE)”的美国临时申请案第60/972,721号(所述案已转让给本案受让人且以引用的方式并入本文中)及2007年9月28日所申请的标题为“无线通信装置中具有杂波减少的LO信号产生(LO SIGNAL GENERATION WITH SPURMITIGATION IN A WIRELESS COMMUNICATION DEVICE)”的美国临时申请案第60/976,285号(所述案已转让给本案受让人且以引用的方式并入本文中)的优先权。
技术领域
本发明大体来说涉及电子学，且更明确地说涉及用于在无线通信装置中产生振荡器信号的技术。
背景技术
无线通信装置(例如，蜂窝式电话)可具有发射器及接收器以支持与无线通信***的双向无线电通信。对于数据发射，发射器可以一个或一个以上发射本机振荡器(LO)信号升频转换输出基带信号以获得经升频转换的信号。发射器可进一步滤波并放大经升频转换的信号以获得输出射频(RF)信号且接着可经由无线信道将此信号发射到无线***中的基站。对于数据接收，接收器可接收来自基站的信号且获得接收的RF信号。接收器可放大、滤波并以一个或一个以上接收LO信号降频转换所接收的RF信号以获得输入基带信号。可基于振荡器信号来产生LO信号，振荡器信号可通过无线装置中的振荡器而产生。
无线装置通常包括各种模拟电路以调节发射器及接收器中的模拟信号。模拟电路可包括放大器、混频器、滤波器、锁相环路(PLL)、LO产生器等。模拟电路可对具有小信号电平的模拟信号进行操作。因此，应使模拟电路暴露于尽可能少的噪声，以便保持信号质量并实现良好性能。
无线装置通常还包括数字电路来以数字方式处理正被发射及/或接收的数据。数字电路可包括处理器、存储器、控制器等，其可基于时钟而操作。数字电路通常具有大信号摆动并产生大量包括杂波(spur)的数字噪声。杂波为处于特定频率或音调的不合需要的信号且产生于无线装置中。杂波可通过时钟，通过在时钟与振荡器信号之间混频等而产生。来自数字电路的杂波可由于数字电路的大且急剧的信号摆动而具有大电平。
来自数字电路的杂波可以各种方式使模拟电路的性能降级。第一，用以产生用于由模拟电路进行频率转换的LO信号的振荡器信号可含有杂波，其接着可使正被接收或发射的所要信号降级。第二，杂波可与带外信号分量混频且产生可使所要信号的信杂比(SNR)降级的带内噪声。第三，当模拟电路与数字电路集成于同一集成电路(IC)中时杂波可归因于衬底或封装耦合路径而在接收器输入及/或发射器输出处在所关注的频带中出现，且因此使所要信号的SNR降级。
为减轻归因于杂波的不利影响，模拟电路可与数字电路隔离，此接着可减少来自数字电路的杂波与模拟电路的耦合。此隔离可通过以下动作而实现：(i)在分离的印刷电路板或印刷电路板的分离区段上实施模拟电路及数字电路或(ii)在一个或一个以上模拟集成电路(IC)裸片上实施模拟电路且在一个或一个以上数字IC裸片上实施数字电路。然而，归因于设计工具的限制，可能难以实现所要隔离量或甚至难以预测可实现的隔离量。此外，可能需要集成模拟电路与数字电路(例如，在同一IC裸片上)，以便减小尺寸及成本。因而，高度需要可减少杂波的不利影响的技术。
发明内容
本文描述用于以不均匀频率编程来在无线通信装置中产生振荡器信号以减少杂波的有害影响的技术。PLL可用以产生用于选定频率信道的振荡器信号。PLL可包括相位频率检测器、电荷泵、环路滤波器及分频器。在不均匀频率编程的情况下，对于不同频率信道，不同PLL设定可用于PLL中的各种块。通常，PLL设定可针对影响振荡器信号的产生的任一参数。可针对每一频率信道选择PLL设定的适当集合，使得可减少杂波的不利影响并可实现频率信道的良好性能。
在一方面中，可支持不同PLL环路带宽，且可针对每一频率信道选择适当PLL环路带宽。当杂波处于环路带宽外时可选择窄环路带宽，以便使杂波衰减。当处于环路带宽外的杂波未以有问题的频率存在时可使用较宽环路带宽，以便较好地抑制非寄生噪声源(例如，振荡器)。可(例如)通过调整电荷泵电流的量来改变环路带宽。
在另一方面中，可支持不同频率方程，且可针对每一频率信道选择适当频率方程。不同频率方程可与分数N型分频器中的高分频比及低分频比的不同集合相关联。对于不同频率方程可存在不同杂波及/或不同杂波电平。可针对每一频率信道选择具有在杂波方面的良好性能的频率方程。
在又一方面中，可支持不同频率划分方案，且可针对每一频率信道选择适当频率划分方案。不同频率划分方案可与不同预分频比及/或不同整数分频比相关联。对于不同频率划分方案可存在不同杂波及/或不同杂波电平。可针对每一频率信道选择具有在杂波方面的良好性能的频率划分方案。
在又一方面中，在超外差接收器或发射器中，可针对频率信道而选择高侧注入或低侧注入。LO信号处于针对高侧注入高于选定频率信道且针对低侧注入低于选定频率信道的频率。高侧注入及低侧注入可与不同杂波及/或不同杂波电平相关联。高侧注入或低侧注入可基于杂波方面的性能而选择。
在又一方面中，对于给定电路块可支持不同供应电压，且针对每一频率信道，可针对电路块而选择适当供应电压。在一个设计中，针对振荡器可使用不同供应电压。高供应电压可用于增加振荡器信号摆动，此可减少归因于杂波的不利影响。当不存在大杂波时可使用低供应电压以便节省功率。
不同PLL设定还可针对其它参数。下文更详细地描述本发明的各种方面及特征。
附图说明
图1展示支持不同***的无线通信装置。
图2展示无线装置的框图。
图3展示直接转换接收器的框图。
图4展示超外差接收器的框图。
图5展示直接转换发射器的框图。
图6展示超外差发射器的框图。
图7展示频率合成器中的PLL的框图。
图8展示PLL内的分频器的设计的框图。
图9展示PLL内的分频器的另一设计的框图。
图10展示针对不同频率信道的PLL设定的表。
图11展示用于产生频率信道的振荡器信号的过程。
具体实施方式
图1展示能够与不同无线通信***及网络通信的无线通信装置110。常可互换地使用术语“***”与“网络”。在图1中所示的实例中，无线装置110可能够与无线广域网络(WWAN)120、无线局域网络(WLAN)130、无线个域网络(WPAN)140、卫星定位***(SPS)150及广播***160通信。通常，无线装置110可能够与任何数目的***及网络、任何类型的***及网络及一个或一个以上***及网络的任一组合通信。
WWAN 120提供对于例如城市、州或整个国家的大地理区域的通信覆盖。WWAN120可为码分多址(CDMA)网络、时分多址(TDMA)网络、频分多址(FDMA)网络、正交频分多址(OFDMA)网络、单载波FDMA(SC-FDMA)网络等。CDMA网络可实施例如cdma2000、通用陆上无线电接入(UTRA)等的无线电技术。cdma2000涵盖IS-2000、IS-95及IS-856标准。UTRA包括宽带CDMA(W-CDMA)及CDMA的其它变体。TDMA网络可实施例如全球移动通信***(GSM)、数字高级移动电话***(D-AMPS)等的无线电技术。OFDMA***可实施例如演进UTRA(E-UTRA)、超移动宽带(UMB)、IEEE 802.16(WiMAX)、IEEE 802.20、Flash-
Figure GPA00001049638600041
等的无线电技术。UTRA及E-UTRA为通用移动电信***(UMTS)的部分。3GPP长期演进(LTE)为UMTS的即将出现的版本，其使用E-UTRA。所述各种网络、无线电技术及标准在此项技术中为已知的。
WLAN 130提供对于例如建筑物、住宅等的中等地理区域的通信覆盖。WLAN 130可实施例如IEEE 802.11族标准、高性能无线电局域网络(Hiperlan)等中的任一者的无线电技术。WPAN 140提供对于小地理区域的通信覆盖。WPAN 140可实施蓝牙(Bluetooth)，其为采用为IEEE 802.15标准的短程无线电技术。
卫星定位***150可为美国全球定位***(GPS)、俄罗斯格洛纳斯(GLONASS)***、欧洲伽利略(Galileo)***或某其它卫星定位***。GPS为24个适当间隔的卫星加上某些绕地球轨道而行的备用卫星的群集。每一GPS卫星发射允许地球上的接收器基于对于足够数目的卫星(通常为四个)的测量及这些卫星的已知位置而准确地估计所述接收器的位置的经编码信号。广播***160可为MediaFLO***、手持式数字视频广播(DVB-H)***、用于陆上电视广播的集成服务数字广播(ISDB-T)***、数字多媒体广播(DMB)***或某其它广播***。
无线装置110可为固定的或移动的且还可被称为移动台、用户设备、终端、台、订户单元等。无线装置110可为蜂窝式电话、个人数字助理(PDA)、无线调制解调器、手持式装置、膝上型计算机、无绳电话等。如图1中所示，无线装置110可在任一给定时刻与WWAN 120中的基站122、WLAN 130中的接入点132及/或WPAN 140中的耳机142双向通信。无线装置110还可在任一给定时刻接收来自SPS 150中的卫星152及/或广播***160中的广播台162的信号。无线装置110可针对每一***基于所述***使用的无线电技术处理接收的信号及/或产生发射信号。
图2展示无线装置110的设计的框图。在此设计中，无线装置110包括收发器214，所述收发器214具有用于WWAN 120的接收器220a及发射器230a、用于WLAN 130的接收器220b及发射器230b、用于WPAN 140的接收器220c及发射器230c、用于SPS150的接收器220d及用于广播***160的接收器220e。每一接收器220可处理相关联***的所接收信号且将输入基带信号提供到数字处理器250。每一发射器230可接收来自数字处理器250的输出基带信号且产生用于相关联***的发射信号。天线切换模块212将接收器220a到220e及发射器230a到230c耦合到天线210a及210b。模块212可包括一个或一个以上开关、双工器(duplexer)、同向双工器(diplexer)等以将接收的信号从天线210路由到接收器220且将发射信号从发射器230路由到天线210。通常，无线装置110可包括用于任何数目的***及频带的任何数目的天线、任何数目的接收器及任何数目的发射器。
数字处理器250可包括用于数据发射及接收以及其它功能的各种处理单元。举例来说，数字处理器250可包括一个或一个以上数字信号处理器(DSP)、精简指令集计算机(RISC)处理器、中央处理单元(CPU)等。控制器/处理器260可控制无线装置110处的操作。存储器262可存储用于无线装置110的程序码及数据。数据处理器250、控制器/处理器260及/或存储器262可实施于一个或一个以上专用集成电路(ASIC)及/或其它IC上。
参考振荡器268产生具有相对精确的频率fref的参考信号。振荡器268可为晶体振荡器(XO)、电压控制晶体振荡器(VCXO)、温度补偿晶体振荡器(TCXO)、电压控制TCXO(VC-TCXO)或某其它类型振荡器。频率合成器270接收参考信号并产生振荡器信号。LO产生器272接收来自频率合成器270的振荡器信号并产生用于接收器220及发射器230的LO信号。频率合成器270可包括任何数目的PLL以产生任何数目的振荡器信号。时钟产生器274还接收参考信号并产生用于数字处理器250、控制器/处理器260及存储器262的时钟。接收器220a到220e、发射器230a到230c、振荡器268、频率合成器270及/或LO产生器272的全部或部分可实施于一个或一个以上射频集成电路(RFIC)、混频信号IC、ASIC等上。
通常，发射器或接收器可以超外差架构或直接转换架构来实施。在超外差架构中，在多级中于射频(RF)与基带之间对信号进行频率转换，例如，在一级中从RF频率转换到中间频率(IF)，且接着在接收器的另一级中从IF频率转换到基带。在直接转换架构(其还被称为零IF(ZIF)架构)中，在一级中于RF与基带之间对信号进行频率转换。超外差架构与直接转换架构可使用不同电路块且/或具有不同要求。
每一***可操作于一个或一个以上频带中的一个或一个以上频率信道上。频率信道还可被称为CDMA信道、RF信道等。对于cdma2000，每一频率信道具有1.23MHz的带宽及以30KHz光栅或增量定位的中心频率。对于W-CDMA，每一频率信道具有3.84MHz的带宽及以200KHz光栅定位的中心频率。对于GSM，每一频率信道具有200KHz的带宽及以200KHz光栅定位的中心频率。每一频率信道的中心频率及带宽可视***而定。
图3展示直接转换接收器220x的设计的框图，所述设计可用于图2中的接收器220a到220e中的任一者。在接收器220x内，低噪声放大器(LNA)310放大来自天线切换模块212的所接收信号VRX且提供经放大信号。滤波器312对经放大信号进行滤波以使在所关注频带中的信号分量通过并移除带外噪声及不合需要的信号。混频器314以来自LO产生器272的LO信号VRX_LO将经滤波的信号降频转换并提供经降频转换的信号。选择LO信号的频率(fRX_LO)，使得选定频率信道中的所要信号经降频转换到基带或近基带。
可变增益放大器(VGA)316以可变增益放大经降频转换的信号并提供具有所要信号电平的信号。低通滤波器318对来自VGA 316的信号进行滤波以使在选定频率信道中的所要信号通过并移除可由降频转换过程产生的噪声及不合需要的信号。放大器(Amp)320放大并缓冲来自滤波器318的信号并将输入基带信号VIN提供到数字处理器250。
图4展示超外差接收器220y的设计的框图，所述设计还可用于图2中的接收器220a到220e中的任一者。在接收器220y内，所接收信号VRX通过LNA 410放大、通过滤波器412滤波且通过混频器414以来自LO产生器272的第一LO信号VRX_LO1从RF降频转换到IF。可选择第一LO信号的频率(fRX_LO1)，使得在选定频率信道中的所要信号经降频转换到特定IF频率。
来自混频器414的IF信号通过VGA 416放大、通过滤波器418滤波且通过混频器420以来自LO产生器272的第二LO信号VRX_LO2从IF降频转换到基带或近基带。第二LO信号的频率(fRX_LO2)视IF频率而定。来自混频器420的经降频转换的信号通过滤波器422滤波且通过放大器424放大以获得提供到数字处理器250的输入基带信号VIN。
图5展示直接转换发射器230x的设计的框图，所述设计可用于图2中的发射器230a到230c中的任一者。在发射器230x内，输出基带信号VOUT通过放大器510放大、通过低通滤波器512滤波以移除由数/模转换产生的图像、通过VGA 514放大且通过混频器516以来自LO产生器272的LO信号VTX_LO从基带升频转换到RF。经升频转换的信号通过带通滤波器518滤波以移除由升频转换所产生的图像且进一步通过功率放大器(PA)520放大以产生发射信号VTX。
图6展示超外差发射器230y的设计的框图，所述设计还可用于图2中的发射器230a到230c中的任一者。在发射器230y内，输出基带信号VOUT通过放大器610放大、通过低通滤波器612滤波、通过VGA 614放大且通过混频器616以来自LO产生器272的第一LO信号VTX_LO1从基带升频转换到IF。IF信号通过滤波器618滤波、通过VGA 620放大且通过混频器622以来自LO产生器272的第二LO信号VTX_LO2从IF升频转换到RF。经升频转换的信号通过带通滤波器624滤波且进一步通过功率放大器626放大以产生发射信号VTX。
图3到图6展示一些实例发射器及接收器设计。通常，发射器或接收器中的信号的调节可通过放大器、滤波器、混频器等的一个或一个以上级来执行。这些电路块可不同于图3到图6中所示的配置而经布置。此外，可使用图3到图6中未展示的其它电路块来调节发射器及接收器中的信号。还可省略图3到图6中的一些电路块。举例来说，可省略图3及图4中的滤波器312及412，且LNA的输出可直接耦合到混频器。
图7展示频率合成器700的设计的框图，所述设计可用于图2中的频率合成器270。频率合成器700包括PLL 702及VCO 740。VCO 740产生具有频率fVCO的VCO信号，所述频率由来自PLL 702中的环路滤波器730的控制信号VCTRL所确定。
在PLL 702内，分频器750在频率上使VCO信号除以因数Rk且提供反馈信号。通常，Rk可为整数值或非整数值且可如下文所描述来确定。相位频率检测器(PFD)710接收来自振荡器268的参考信号及来自分频器750的反馈信号。检测器710将两个信号的相位进行比较且提供指示两个信号之间的相位差/误差的检测器信号。电荷泵720产生与所检测相位误差成比例的误差信号ICP。环路滤波器730对误差信号进行滤波且提供用于VCO 740的控制信号。环路滤波器730调整控制信号，使得反馈信号的相位及频率经锁定到参考信号的相位及频率。环路滤波器730具有可经选择以实现PLL 702的所要闭合环路响应的频率响应。举例来说，可基于获取及追踪性能与噪声性能之间的折中选择环路滤波器730的频率响应。
LO产生器760可用于图2中的LO产生器272。LO产生器760可接收来自VCO 740的VCO信号且提供具有频率fLO的LO信号。LO产生器760可包括缓冲器、分频器、正交分路器等。在一个设计中，VCO 740以LO频率操作，使得fVCO＝fLO。在另一设计中，VCO 740以LO频率的S倍操作，使得fVCO＝S·fLO，且可在频率上使VCO信号除以整数因数S以获得LO信号。
电压调节器770可产生用于VCO 740的供应电压VDD_VCO、用于分频器750的供应电压VDD_DIV及可能地用于频率合成器700内的其它块的其它供应电压。通常，电压调节器770可产生用于频率合成器700内的任何数目块的任何数目的供应电压。
图7展示PLL 702及频率合成器700的实例设计。PLL 702及频率合成器700还可包括不同及/或额外块。PLL 702内的每一块可以数字电路、模拟电路或两者的组合来实施。
在图7中所示的设计中，可基于相应控制来控制PLL 702或频率合成器700内的各种块以实现良好性能。PFD_Control可调整相位频率检测器710的增益。CP_Control可调整经由电荷泵720内的电流源722a及722b的电流的量，此将改变电荷泵的增益。LF_Control可调整环路滤波器730内的电路组件(例如，电容器)的值。VCO_Control可调整VCO 740内的电路组件(例如，电容器)的值以实现所要振荡频率。Divider_Control可选择适当总分频比Rk且确定分频器750的配置，如下文所描述。VR_Control可设定用于VCO 740、分频器750等的供应电压。通常，频率合成器可包括用于频率合成器内的一个或一个以上块的一个或一个以上控制。频率合成器可包括图7中所示的控制的全部或子集且还可包括图7中未展示的其它控制。
图7展示分别用于产生一个VCO信号及一个LO信号的频率合成器700及LO产生器760。多个频率合成器及多个LO产生器760可同时用于产生多个VCO信号及多个LO信号。举例来说，对于图4中的超外差接收器220y，两个频率合成器700可用以产生两个VCO信号，且两个LO产生器可用以产生在频率fRX_LO1及fRX_LO2下的两个LO信号。LO频率fRX_LO1可能可变且视选定频率信道而定，而LO频率fRX_LO2可处于固定IF频率。通常，任何数目的频率合成器700及任何数目的LO产生器760可用以产生任何数目的VCO信号及任何数目的LO信号，其可针对任何数目的接收器及发射器。
频率合成器700可支持用于一个或一个以上***及一个或一个以上频带的多个频率信道。每一频率信道具有特定中心频率。频率合成器700可经控制以产生适当VCO信号，所述VCO信号可由LO产生器760使用以产生在适当频率下且具有针对选定频率信道的所要特性的LO信号。举例来说，所要VCO频率fVCO可通过选择分频器750的适当总分频比Rk而获得。所要VCO信号特性可通过控制相位频率检测器710的增益、电荷泵720中的电流的量、环路滤波器730的组件值、分频器750的配置及/或用于VCO740、分频器750等的供应电压而获得。
无线装置110中的模拟电路及数字电路可彼此紧密接近地实施。举例来说，模拟电路及数字电路可实施于同一印刷电路板或同一IC裸片上。随着IC制造技术的改进，可通过已主要用于数字电路的互补金属氧化物半导体(CMOS)技术来设计高频(例如，GHz)模拟电路。此接着可允许模拟电路与数字电路集成于同一IC裸片上。然而，数字电路通常产生大量杂波，其可经由衬底及/或其它机构耦合到模拟电路。杂波可不利地影响模拟电路的性能且使得其难以集成模拟电路与数字电路。
杂波可以各种方式产生于无线装置110中。杂波可由无线装置110内的时钟产生且可出现于这些时钟的谐波处。举例来说，可基于来自振荡器268的参考信号而产生时钟，且fref的谐波处的杂波可普遍存在于无线装置110内。高频时钟(例如，以数百MHz计)可由时钟产生器274产生且被提供到数字处理器250及其它数字电路。杂波接着可存在于高频时钟的谐波处。杂波还可通过时钟谐波与VCO频率的混频来产生。举例来说，杂波可以频率fVCO±n·fref产生，其中n为参考信号的第n阶谐波。如果LO频率是通过使VCO频率除以因数S而获得，则杂波可以频率fVCO/S±n·fref产生。无线装置110因而可具有处于特定频率(例如，处于时钟谐波)的固定杂波以及处于基于选定频率信道的VCO频率fVCO及PLL的配置而确定的频率的信道相关杂波。
频率编程指PLL或频率合成器内的各种块的用以获得VCO信号的所要频率及特性的编程。PLL可支持多个频率信道且可针对所有所支持频率信道以类似方式来编程。举例来说，所有频率信道对于PLL内的所有块可具有相同设定(除分频器750中的总分频比Rk外)。在此状况下，一些所支持的频率信道可观测到归因于杂波的过度降级，而其它频率信道可不经历杂波问题。
在一方面中，不均匀频率编程可用以针对无线装置11O所支持的频率信道避免杂波或减小杂波电平。在不均匀频率编程的情况下，对于不同频率信道，不同设定可用于PLL或频率合成器内的块。可针对每一频率信道选择PLL设定的适当集合，使得可减少归因于杂波的不利影响且可实现频率信道的良好性能。可以以下内容中的一者或一者以上来支持不均匀频率编程：
·不同PLL环路带宽的使用，
·不同频率方程的使用，
·不同频率划分方案的使用，
·超外差架构的高侧注入或低侧注入的使用，及
·针对频率合成器内的块的不同供应电压的使用。
在一方面中，可基于杂波的频率位置来调整PLL环路带宽。PLL可经设计以具有标称环路带宽(例如，数十KHz)，其可基于获取及追踪性能与噪声性能之间的折中来选择。如果杂波位于环路带宽以外，则可减少环路带宽以实现对杂波的较多拒斥。较小环路带宽可通过减少相位频率检测器710的增益、减少来自电荷泵720的电流的量、选择环路滤波器730的较大电容器值等而获得。相反，如果位于环路带宽内的杂波是归因于杂波与VCO的直接耦合，则可增加环路带宽以减少来自VCO的频带内增益，此接着可减小杂波电平。较大环路带宽可通过增加相位频率检测器710的增益、增加来自电荷泵720的电流的量、选择环路滤波器730的较小电容器值等而获得。适当环路带宽可针对每一频率信道基于对于所述频率信道所观测到的杂波而选择。环路带宽选择可基于计算机模拟、经验测量、现场测试等。
图8展示分频器750a的框图，为图7中的PLL 702内的分频器750的一设计。在分频器750a内，整数分频器810在频率上使VCO信号除以整数因数Mk，Mk可等于1、2、3、4等。分频比Mk可针对频率信道k而可配置且可通过M_Select信号来选择。切换器812基于P_Select信号将分频器810的输出路由到T个预分频器(prescaler)814a到814t中的一者，其中T可为任一整数值。每一预分频器814可在任一给定时刻在频率上使来自分频器810的信号除以因数U或U+1，其中针对不同预分频器，U可不同。举例来说，预分频器814a可除以8或9(对于U1＝8)等，且预分频器814t可除以4或5(对于UT＝4)。多路复用器(Mux)816将来自选定预分频器814的经预分频信号路由到分数N型分频器818。经预分频信号具有频率fPRE，频率fPRE可表示为：
f PRE = f VCO M k · P k , 方程(1)
其中fVCO为VCO信号的频率，且
Pk为经选择用于频率信道k的预分频器的预分频比。
VCO信号可由LO产生器760使用以产生处于LO频率的LO信号。LO频率fLO视频率信道k的中心频率而定且可对应于图3中的LO信号VRX_LO的fRX_LO、图4中的LO信号VRX_LO1的fRX_LO1、图5中的LO信号VTX_LO的fTX_LO或图6中的LO信号VTX_LO2的fTX_LO2。
预分频比Pk视选定预分频器的分频比Uk及Uk+1以及使用每一分频比的时间百分比而定。举例来说，如果用于频率信道k的选定预分频器对于W个循环中的V个循环除以Uk+1且对于剩余W-V个循环除以Uk，则预分频比可给定为Pk＝Uk+W/V。V及W可为固定值或可视频率信道k而定。
分频器818基于来自∑-Δ(sigma-delta)调制器830的分频器选择信号在频率上使来自多路复用器816的经预分频信号除以整数因数NL或NH。分频器818可对于一些时间除以NL且对于剩余时间除以NH以获得反馈信号的所要频率。
在一个设计中，分频器控制单元832接收选定频率信道且确定分频器818的分频比Nk，分频比Nk可表示为：
N k = f PRE f ref . 方程(2)
频率信道k的分频比Nk在整数值NL与NH之间的范围内变动，或NL≤Nk≤NH。分频比Nk可基于NL及NH而表示为如下：
Nk＝(1-Frack)·NL+Frack·NH，                        方程(3)
其中Frack为使用NH的时间百分比，且(1-Frack)为使用NL的时间百分比。Frack可经确定为如下：
Frac k = ( N k - N L N H - N L ) . 方程(4)
举例来说，如果Nk＝NH，则Frack＝1，始终使用NH，且不使用NL。
分频器控制单元832可接收指示针对频率信道k的NL及NH的值的N_Select信号。单元832可如方程(4)中所示而确定Frack且接着将Frack量化为L位。L可经选择以实现所要频率分辨率且可等于10、16、23等。单元832将L位Frack提供到∑-Δ调制器830。
∑-Δ调制器830接收L位Frack且针对分频器818产生分频器选择信号。在一个设计中，分频器选择信号为1位的控制，其指示分频器818除以NL或NH。举例来说，分频器选择信号上的逻辑低(′0′)可对应于除以NL，且分频器选择信号上的逻辑高(′1′)可对应于除以NH。分频器选择信号上的一的百分比是通过Frack来确定。然而，一以使得量化噪声经移位到较高频率且对于来自VCO 740的VCO信号实现良好相位噪声特性的方式分布在分频器选择信号上。图8展示∑-Δ调制器830针对分频器818在NL与NH之间选择的使用。还可以其它方式进行针对分频器818的对NL或NH的选择。
图9展示分频器750b的框图，分频器750b为图7中的PLL 702内的分频器750的另一设计。在分频器750b内，切换器910将VCO信号路由到T个分频器链912a到912t中的一者。每一分频器链912包括除以整数值M的整数分频器914、除以U或U+1的预分频器916及除以NL或NH的分数N型分频器918。多路复用器920提供来自选定分频器链912的信号作为反馈信号。
在一个设计中，可联合确定针对频率信道k的预分频比Pk及分频比Nk，如下：
Z k = N k · P k = f VCO M k · f ref , 方程(5)
其中Zk为对于频率信道k，选定分频器链912中的预分频器916与分数N型分频器918两者的组合分频比。Zk可在整数值ZL与ZH之间的范围内变动，或ZL≤Zk≤ZH。ZL可经界定为ZL＝NL+Uk，且ZH可经界定为ZH＝NH+Uk+1。还可以其它方式界定ZL及ZH。
可基于ZL及ZH将组合分频比Zk表示为如下：
Zk＝(1-Frack)·ZL+Frack·ZH，                    方程(6)
其中Frack为使用ZH的时间百分比，且(1-Frack)为使用ZL的时间百分比。可将Frack确定为如下：
Frac k = ( Z k - Z L Z H - Z L ) . 方程(7)
分频器控制单元932可接收频率信道及针对频率信道k的N_Select信号。单元932可如方程(7)中所示而确定Frack且接着将Frack量化为L位。∑-Δ调制器930可接收来自单元930的L位Frack且产生选定分频器链912中的预分频器916与分频器918两者的分频器选择信号。
图8及图9展示分频器750的两个实例设计。通常，分频器750可以具有固定或可配置整数分频器、固定或可配置预分频器及固定或可配置分数N型分频器的各种设计来实施。可共同或独立地控制针对每一频率信道的整数分频器、预分频器及分数N型分频器。
在另一方面中，可针对每一所支持频率信道界定多个频率方程。组合方程(1)到(3)，可将频率方程表示为：
fVCO＝Mk·Pk·[(1-Frack)·NL+Frack·NH]·fref。        方程(8)
类似地，组合方程(5)与(6)，可将频率方程表示为：
fVCO＝Mk·[(1-Frack)·ZL+Frack·ZH]·fref。            方程(9)
可在方程(8)中以NL及NH的值的不同集合或在方程(9)中以ZL及ZH的值的不同集合来界定针对每一频率信道的多个频率方程。在一个设计中，如果
Figure GPA00001049638600131
(其中
Figure GPA00001049638600132
为底限算子(floor operator))，则可以NL＝N及NH＝N+1来界定第一频率方程，可以NL＝N及NH＝N+2来界定第二频率方程，可以NL＝N-1及NH＝N+1来界定第三频率方程，可以NL＝N-1及NH＝N+2来界定第四频率方程等。作为一实例，如果对于图8中的设计，Nk＝8.7，则N＝8且可以分频器818除以8或9来界定第一频率方程，可以分频器818除以8或10来界定第二频率方程，可以分频器818除以7或10来界定第三频率方程且可以分频器818除以7或11来界定第四频率方程。通常，可针对NL与NH之间的Δ或Δ＝NH-NL的不同值(其中在以上设计中Δ等于1、2、3及4)界定不同频率方程。对于每一频率方程，除以NL的时间百分比及除以NH的时间百分比是通过Frack来确定，Frack是视分频比Nk以及NL及NH的值而定。可由N_Select信号来指示针对选定频率信道的NL及NH的值，可将N_Select信号提供到单元832及分频器818。
在另一设计中，∑-Δ调制器830或930接收来自分频器控制单元832或932的L位Frack且产生用于分频器818或918的Q位分频器选择信号，其中Q可为大于一的任一整数值。分频器818或918可使经预分频信号除以如由Q位分频器选择信号所确定的2Q个可能整数分频比中的一者。可针对不同Q值界定不同频率方程。还可以其它方式来界定不同频率方程。
不同频率方程可提供关于杂波的不同性能。在一个设计中，一个频率方程(例如，其中Δ＝1)可用作默认频率方程。对于以默认频率方程观测到归因于杂波的过度降级的每一频率信道，可评估剩余频率方程中的每一者。可针对频率信道选择提供关于杂波及可能的其它因素的最佳性能的频率方程。可通过例如SNR、误差向量量值(EVM)、位误差率(BER)、包误差率(PER)等的各种量度来量化性能。EVM为调制符号归因于发射LO信号中的误差的量值及相位误差的测量，其中误差可归因于杂波。通常，在某些偏移频率下对于较大Δ值，LO信号的相位噪声可能较差，但归因于杂波减少的改进可能不只偏移相位噪声的降级，且可改进性能。
在又一方面中，不同频率划分方案可为可用的，且可针对每一频率信道选择适当频率划分方案。频率划分方案包括用于在频率上划分VCO信号的每一分频比的特定值。在图8及图9中所示的设计中，频率信道k的总分频比Rk可表示为：
R k = f VCO f ref = M k · P k · N k . 方程(10)
频率划分方案是通过分频比Mk、Pk及Nk中的每一者的特定值来界定。对于给定值Rk，可通过Mk、Pk及Nk的值的不同集合来界定不同频率划分方案。在一个设计中，T个不同频率划分方案可以T个预分频比P1到PT来界定。可针对每一预分频比相应地修改Nk。作为实例，对于给定VCO频率fVCO，8/9及4/5的预分频比导致不同经预分频信号频率fPRE，其又导致不同分频比Nk。在另一设计中，不同频率划分方案可以不同整数分频比Mk来界定。Mk的较大值导致选定预分频器操作于较低频率下，此可节省功率。通常，针对频率信道k可以Pk的不同值及/或Mk的不同值来界定不同频率划分方案。对于Pk及Mk的值的每一集合，可选择Nk以获得频率信道k的所要的总分频比Rk。
不同频率划分方案可具有不同杂波及/或不同杂波电平。可针对每一频率信道选择频率划分方案以实现所述频率信道的良好性能。在一个设计中，默认值的集合可用于Pk及Mk。对于以Pk及Mk的值的默认集合观测到归因于杂波的过度降级的每一频率信道，可评估Pk及Mk的值的其它可能集合。可针对频率信道选择提供良好性能(例如，最低杂波电平)的频率划分方案。
在又一方面中，高侧LO信号或低侧LO信号可用于超外差接收器或发射器中的频率转换以避免杂波。对于图4中的超外差接收器220y，可通过混频器414以LO信号VRX_LO1将所接收信号从RF降频转换到IF。此LO信号的频率针对高侧注入高于选定频率信道且针对低侧注入低于选定频率信道。用于高侧注入及低侧注入的LO信号的频率可表示为：
fRX_LO1_HS＝fCH+fIF，及                    方程(11)
fRX_LO1_LS＝fCH-fIF，
其中，fIF为IF频率，
fCH为选定频率信道的中心频率，
fRX_LO1_HS为用于高侧注入的LO频率，且
fRX_LO1_LS为用于低侧注入的LO频率。
可通过选择总分频比Rk的适当值而获得高侧LO信号及低侧LO信号。对于每一频率信道，可将高侧LO信号情况下的杂波电平与低侧LO信号情况下的杂波电平进行比较。可针对频率信道选择具有较低杂波电平的LO信号。
在又一方面中，不同供应电压可用于VCO 740、分频器750及/或PLL 700中的其它块，以便减少杂波的不利影响。VCO 740可在多个可能供应电压(例如，1.8伏(V)、2.0V、2.2V等)中的一者下操作。低供应电压可节省功率而高供应电压可增加VCO信号摆动。***在某些偏移频率(例如，对于GSM，400KHz及1.8MHz)下可具有严格规范。当大杂波位置远离PLL环路带宽时，调整PLL环路带宽可具有边际影响。替代地，增加VCO 740的供应电压可增加VCO信号摆动，其接着可使VCO信号的转变边缘尖锐并减少归因于杂波的影响。当需要时(例如，当充分高电平的杂波位于具有严格规范的频率范围内时)可使用较大VCO供应电压。在其它情况下可使用较低VCO供应电压以节省功率。通常，VCO信号摆动可通过调整VCO供应电压、VCO偏置电流、具有固定VCO供应电压的偏置电阻器等或其任一组合来调整。
分频器750的全部或部分可在多个可能供应电压中的一者下操作。整数分频器、预分频器、分数N型分频器、∑-Δ调制器及/或分频器控制单元可为大杂波的来源。对于可为大杂波的来源的每一块，用于所述块的供应电压可经控制以减少由块产生的杂波的量值。可变供应电压可施加于整数分频器、预分频器、分数N型分频器、∑-Δ调制器、分频器控制单元或其任一组合。可变供应电压可视选定频率信道而定。
图10展示不均匀频率编程情况下的不同频率信道的PLL设定的表1000的设计。表1000可针对由无线装置110支持的所有频率信道而产生且可包括用于每一所支持的频率信道的一个条目或行。频率信道可针对特定***中的下行链路(接收器)或上行链路(发射器)。表1000还可包括用于不同PLL设定的列，所述PLL设定可针对PLL内的电路块以及PLL外部的电路块(例如，VCO)。在图10中所示的设计中，表1000包括用于PLL环路带宽的一个列、用于频率方程的一个列(例如，如表1000中所示的分频比NL及NH，或分频比ZL及ZH)、用于频率划分方案的一个列(例如，分频比Mk及Pk)、用以指示低侧注入或高侧注入的一个列、用于总分频比Rk的一个列及用于VCO供应电压的一个列。对于每一频率信道，可针对每一行中的所述参数选择适当值以实现所述频率信道的良好性能。对于每一频率信道，可经由用于相位频率检测器710的PFD_Control、用于电荷泵720的CP_Control及/或用于环路滤波器730的LF_Control而获得所要PLL环路带宽。
对于每一频率信道，总分频比Rk可经选择以获得所要LO频率。对于超外差接收器或发射器，还可基于是选择高侧注入还是低侧注入用于频率信道而选择Rk。对于每一频率信道，可基于从所有可用频率方程中选择用于所述频率信道的频率方程而获得分频比NL及NH(或ZL及ZH)。对于每一频率信道，可基于从所有可用频率划分方案中选择用于所述频率信道的频率划分方案而获得分频比Pk及/或Mk。可经由分频器_Control将NL、NH、Pk及Mk的值提供到分频器750。对于每一频率信道，可从多个可用供应电压中选择VCO供应电压，且可通过VR_Control来指示选定供应电压。
图10展示可用以存储不均匀频率编程情况下的不同频率信道的PLL设定的表的设计。可省略低侧注入或高侧注入列及总分频比列，因为这些列中的信息可并入于分频比NL、NH、Pk及Mk中。通常，可使用任一数据结构存储所支持的频率信道的PLL设定。
图11展示用于产生振荡器信号(例如，VCO信号)的过程1100的设计。可从多个频率信道中选择频率信道(框1112)。每一频率信道可与除总分频比Rk外的至少一个参数的PLL设定的集合相关联，总分频比Rk可针对不同频率信道而固有地不同。多个频率信道可与PLL设定的至少两个不同集合相关联。可(例如)从频率编程表(例如图10中的表1000)确定选定频率信道的PLL设定的集合(框1114)。可基于PLL设定的集合产生选定频率信道的振荡器信号(框1116)。
选定频率信道的PLL设定的集合可包含选择多个PLL环路带宽中的一者的设定。PLL内的一个或一个以上块可经设定以实现选定频率信道的PLL环路带宽。选定频率信道的PLL设定的集合可包含选择电荷泵电流的多个不同量中的一者的设定。可基于选定频率信道的电荷泵电流的量产生VCO的控制信号。
选定频率信道的PLL设定的集合可包含选择多个频率方程中的一者的分频器设定，其可与高分频比及低分频比的不同集合相关联。可以选定频率信道的高分频比及低分频比的集合来编程分频器。分频器接着可基于高分频比及低分频比的此集合在频率上划分振荡器信号。
选定频率信道的PLL设定的集合可包含选择用于在频率上划分振荡器信号的多个频率划分方案中的一者的频率划分设定。多个频率划分方案可与不同预分频比、不同整数分频比等相关联。可基于选定频率信道的预分频比及/或整数分频比来在频率上划分振荡器信号。
选定频率信道的PLL设定的集合可包含选择LO信号的高侧注入或低侧注入的设定，LO信号可基于而振荡器信号而产生。如果选择高侧注入，则可以高于选定频率信道的频率产生LO信号，或如果选择低侧注入，则可以低于选定频率信道的频率产生LO信号。
选定频率信道的PLL设定的集合可包含选择用于电路块(例如，VCO、分频器等)的多个供应电压中的一者的设定。经选择用于选定频率信道的供应电压可经产生并施加到电路块。选定频率信道的PLL设定的集合可包含关于电路块的偏置电流控制的设定。经选择用于选定频率信道的偏置电流控制可经产生并施加到电路块。通常，PLL设定可选择多个偏置方案中的一者用于电路块，且多个偏置方案可对应于电路块的不同供应电压或不同偏置电流或两者。
多个频率信道的PLL设定的集合还可针对不同及/或额外参数。
本文描述的振荡器信号产生技术可提供某些优势。第一，通过针对不同频率信道使用不同PLL设定，对于每一频率信道可减少归因于杂波的不利影响，且可实现良好性能。第二，所述技术可允许数字电路与模拟电路集成于同一IC裸片上，此可减小成本、尺寸等。
在另一方面中，不均匀频率编程可用以控制无线装置110中的发射器及/或接收器的操作。可基于选定频率信道来控制发射器或接收器的各种参数。对于接收器，可基于选定频率信道而设定LNA偏置电流及/或增益、混频器偏置电流及/或增益、滤波器带宽、VGA增益等。对于发射器，可基于选定频率信道而设定PA偏置电流及/或增益、混频器偏置电流及/或增益、滤波器带宽、VGA增益等。在不均匀频率编程的情况下，对于不同频率信道，不同设定可用于发射器或接收器内的块。可针对每一频率信道选择收发器设定的适当集合以实现所述频率信道的良好性能。每一频率信道因而可与发射器或接收器中的至少一个参数(除总分频比Rk外)的收发器设定的集合相关联。不同频率信道可与收发器设定的至少两个不同集合相关联。针对选定频率信道的收发器设定的集合可应用于发射器或接收器。
本文所描述的技术可通过各种方式来实施。举例来说，所述技术可以硬件、固件、软件或其组合来实施。对于硬件实施方案，本文所描述的各种块可实施于一个或一个以上ASIC、DSP、数字信号处理装置(DSPD)、可编程逻辑装置(PLD)、现场可编程门阵列(FPGA)、处理器、控制器、微控制器、微处理器、电子装置、经设计以执行本文所描述的功能的其它电子单元、计算机或其组合上。
本文所描述的电路(例如，频率合成器270及700、LO产生器272及760、PLL 702等)可实施于IC、RFIC、混频信号IC、ASIC、印刷电路板(PCB)等上。电路还可以例如CMOS、N沟道MOS(N-MOS)、P沟道MOS(P-MOS)、双极结晶体管(BJT)、双极CMOS(BiCMOS)、硅锗(SiGe)、砷化镓(GaAs)等的各种IC处理技术来制造。
技术的某些方面可通过执行本文所描述的功能的固件及/或软件(例如，例如程序、函数等的模块)来实施。固件及/或软件指令/代码可存储于存储器(例如，图2中的存储器262)中并由处理器(例如，处理器260)来执行。存储器可实施于处理器内或处理器外部。固件及/或软件指令/代码还可存储于计算机/处理器可读媒体(例如，随机存取存储器(RAM)、只读存储器(ROM)、非易失性随机存取存储器(NVRAM)、可编程只读存储器(PROM)、电可擦除PROM(EEPROM)、快闪存储器、软性磁盘、压缩光盘(CD)、数字化通用光盘(DVD)、磁性或光学数据存储装置等)中。指令/代码可通过一个或一个以上处理器可执行且可使所述处理器执行本文所描述的功能性的某些方面。
实施本文所描述的技术的设备可为独立装置或可为较大装置的部分。装置可为：(i)独立IC；(ii)一个或一个以上IC的集合，其可包括用于存储数据及/或指令的存储器IC；(iii)例如RF接收器(RFR)或RF发射器/接收器(RTR)的RFIC；(iv)例如移动台调制解调器(MSM)的ASIC；(v)可嵌入于其它装置中的模块；(vi)接收器、蜂窝式电话、无线装置、手持机或移动单元；(vii)等。
提供本发明的前述描述以使任何所属领域的技术人员能够制造或使用本发明。所属领域的技术人员将易于了解对本发明的各种修改，且本文所界定的一般原理可在不脱离本发明的范围的情况下应用于其它变化形式。因此，不希望将本发明限于本文所描述的实例及设计，而是赋予其与本文所揭示的原理及新颖特征相一致的最广泛范围。

Claims (24)

1.一种用于无线通信的设备，其包含：
锁相环路PLL，其用以产生用于从多个频率信道中选择的频率信道的振荡器信号，每一频率信道与除总分频比外的至少一个参数的PLL设定的集合相关联，所述多个频率信道与PLL设定的至少两个不同集合相关联，且所述PLL基于所述选定频率信道的所述PLL设定的集合而操作；
存储器，其用以存储所述多个频率信道的PLL设定的表，所述PLL设定包括PLL环路带宽设定、频率方程设定、频率划分方案、低侧注入设定或高侧注入设定、总分频比设定以及VCO偏置设定。
2.根据权利要求1所述的设备，其中所述选定频率信道的所述PLL设定的集合包含选择多个PLL环路带宽中的一者的设定。
3.根据权利要求1所述的设备，其中所述PLL包含电荷泵，且其中所述选定频率信道的所述PLL设定的集合包含选择电荷泵电流的多个不同量中的一者的设定。
4.根据权利要求1所述的设备，其中所述选定频率信道的所述PLL设定的集合包含选择用于在频率上划分所述振荡器信号的多个频率方程中的一者的分频器设定。
5.根据权利要求4所述的设备，其中所述多个频率方程与高分频比及低分频比的不同集合相关联，且其中所述分频器设定指示用于在频率上划分所述振荡器信号的高分频比及低分频比的特定集合。
6.根据权利要求1所述的设备，其中所述选定频率信道的所述PLL设定的集合包含选择用于在频率上划分所述振荡器信号的多个频率划分方案中的一者的频率划分设定。
7.根据权利要求6所述的设备，其中所述多个频率划分方案与不同预分频比相关联，且其中所述频率划分设定指示用于在频率上划分所述振荡器信号的特定预分频比。
8.根据权利要求6所述的设备，其中所述多个频率划分方案与不同整数分频比相关联，且其中所述频率划分设定指示用于在频率上划分所述振荡器信号的特定整数分频比。
9.根据权利要求1所述的设备，其中所述选定频率信道的所述PLL设定的集合包含选择基于所述振荡器信号而产生的本机振荡器LO信号的高侧注入或低侧注入的设定，且其中所述LO信号具有对于高侧注入高于所述选定频率信道且对于低侧注入低于所述选定频率信道的频率。
10.根据权利要求1所述的设备，其中所述选定频率信道的所述PLL设定的集合包含针对用以产生所述振荡器信号的振荡器选择多个偏置方案中的一者的设定，所述多个偏置方案对应于所述振荡器的不同供应电压或不同偏置电流或两者。
11.根据权利要求1所述的设备，其中所述多个频率信道包含多个码分多址(CDMA)信道及多个全球移动通信***(GSM)信道中的至少一者。
12.一种集成电路，其包含；
相位频率检测器，其用于接收参考信号及反馈信号且提供指示所述参考信号与所述反馈信号之间的相位差的检测器信号；
电荷泵，其用于基于所述检测器信号而产生误差信号；
环路滤波器，其用于对所述误差信号进行滤波且提供用于振荡器的控制信号；
分频器，其用于接收来自所述振荡器的振荡器信号、在频率上划分所述振荡器信号，且提供所述反馈信号，其中所述相位频率检测器、所述电荷泵、所述环路滤波器及所述分频器中的至少一者具有针对除总分频比外的参数的多个设定，所述多个设定对于多个频率信道中的每一者是可选择的；以及
存储器，其用以存储所述多个频率信道的PLL设定的表，所述PLL设定包括PLL环路带宽设定、频率方程设定、频率划分方案、低侧注入设定或高侧注入设定、总分频比设定以及VCO偏置设定。
13.根据权利要求12所述的集成电路，其中所述分频器包含分数N型分频器，所述分数N型分频器具有针对用以在频率上划分所述振荡器信号的高分频比及低分频比的不同集合的多个设定。
14.根据权利要求12所述的集成电路，其中所述分频器具有针对多个预分频器的多个设定，且其中所述多个预分频器中的一者被选择用于每一频率信道以在频率上划分所述振荡器信号。
15.根据权利要求12所述的集成电路，其中所述分频器包含整数分频器，其具有针对用以在频率上划分所述振荡器信号的不同整数分频比的多个设定。
16.根据权利要求12所述的集成电路，其中所述电荷泵具有针对电荷泵电流的不同量的多个设定。
17.一种用于降低杂波电平的方法，其包含：
从多个频率信道中选择一频率信道，每一频率信道与针对除总分频比外的至少一个参数的锁相环路PLL设定的集合相关联，所述多个频率信道与PLL设定的至少两个不同集合相关联；
在存储器的表中存储PLL设定的集合以降低所选择的频率信道的杂波电平，所述PLL设定包括PLL环路带宽设定、频率方程设定、频率划分方案、低侧注入设定或高侧注入设定、总分频比设定以及VCO偏置设定；以及
基于所述PLL设定的集合产生针对所述选定频率信道的振荡器信号。
18.根据权利要求17所述的方法，其中所述选定频率信道的所述PLL设定的集合包含选择高分频比及低分频比的多个集合中的一者的设定，且其中所述产生针对所述选定频率信道的所述振荡器信号包含：
以针对所述选定频率信道的高分频比及低分频比的集合来对分频器进行编程，以及
基于所述高分频比及低分频比的集合在频率上划分所述振荡器信号。
19.根据权利要求17所述的方法，其中所述选定频率信道的所述PLL设定的集合包含选择多个预分频比中的一者的设定，且其中所述产生针对所述选定频率信道的所述振荡器信号包含基于所述选定频率信道的预分频比来在频率上划分所述振荡器信号。
20.根据权利要求17所述的方法，其中所述选定频率信道的所述PLL设定的集合包含选择高侧注入或低侧注入的设定，且其中所述产生针对所述选定频率信道的所述振荡器信号包含：
产生所述振荡器信号以在针对所述选定频率信道选择高侧注入的情况下获得具有比所述选定频率信道高的频率的本机振荡器LO信号，以及
产生所述振荡器信号以在选择低侧注入的情况下获得具有比所述选定频率信道低的频率的LO信号。
21.根据权利要求17所述的方法，其中所述选定频率信道的所述PLL设定的集合包含选择电荷泵电流的多个不同量中的一者的设定，且其中所述产生针对所述选定频率信道的所述振荡器信号包含基于所述选定频率信道的电荷泵电流的量而产生用于振荡器的控制信号，所述振荡器产生所述振荡器信号。
22.根据权利要求17所述的方法，其中所述选定频率信道的所述PLL设定的集合包含针对用以产生所述振荡器信号的振荡器选择多个供应电压中的一者的设定，所述方法进一步包含：
将被选择用于所述选定频率信道的供应电压施加到所述振荡器。
23.一种用于无线通信的设备，其包含；
用于从多个频率信道中选择一频率信道的装置，每一频率信道与除总分频比外的至少一个参数的锁相环路PLL设定的集合相关联且经选取以降低杂波效应，所述多个频率信道与PLL设定的至少两个不同集合相关联；
用于在存储器的表中存储PLL设定的集合以降低所选择的频率信道的杂波电平的装置，所述PLL设定包括PLL环路带宽设定、频率方程设定、频率划分方案、低侧注入设定或高侧注入设定、总分频比设定以及VCO偏置设定；以及
用于基于所述PLL设定的集合产生针对所述选定频率信道的振荡器信号的装置。
24.一种用于无线通信的设备，其包含；
控制器，其经配置以确定从多个频率信道中选择的一频率信道，确定收发器设定的集合以降低所选择的频率信道的杂波电平，且将所述选定频率信道的收发器设定的所述集合应用于发射器或接收器，其中每一频率信道与针对所述发射器或接收器中除总分频比外的至少一个参数的收发器设定的集合相关联，所述多个频率信道与收发器设定的至少两个不同集合相关联；
存储器，其用以存储所述多个频率信道的收发器设定的表，所述收发器设定包括PLL环路带宽设定、频率方程设定、频率划分方案、低侧注入设定或高侧注入设定、总分频比设定以及VCO偏置设定。
CN2008801067904A 2007-09-14 2008-09-11 无线通信装置中具有杂波减少的振荡器信号产生 Expired - Fee Related CN101803197B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US97272107P 2007-09-14 2007-09-14
US60/972,721 2007-09-14
US97628507P 2007-09-28 2007-09-28
US60/976,285 2007-09-28
US11/868,824 2007-10-08
US11/868,824 US8044723B2 (en) 2007-09-14 2007-10-08 Oscillator signal generation with spur mitigation in a wireless communication device
PCT/US2008/076085 WO2009036221A1 (en) 2007-09-14 2008-09-11 Oscillator signal generation with spur mitigation in a wireless communication device

Publications (2)

Publication Number Publication Date
CN101803197A CN101803197A (zh) 2010-08-11
CN101803197B true CN101803197B (zh) 2012-09-05

Family

ID=40044001

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801067904A Expired - Fee Related CN101803197B (zh) 2007-09-14 2008-09-11 无线通信装置中具有杂波减少的振荡器信号产生

Country Status (9)

Country Link
US (1) US8044723B2 (zh)
EP (1) EP2198518A1 (zh)
JP (1) JP5054195B2 (zh)
KR (1) KR101168617B1 (zh)
CN (1) CN101803197B (zh)
BR (1) BRPI0816681A2 (zh)
CA (1) CA2698268A1 (zh)
TW (1) TW200926608A (zh)
WO (1) WO2009036221A1 (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8073416B2 (en) * 2007-10-25 2011-12-06 Qualcomm Incorporated Method and apparatus for controlling a bias current of a VCO in a phase-locked loop
US8630593B2 (en) * 2008-08-26 2014-01-14 Freescale Semiconductor, Inc. Semiconductor device, wireless communication device and method for generating a synthesized frequency signal
US7956696B2 (en) * 2008-09-19 2011-06-07 Altera Corporation Techniques for generating fractional clock signals
TWI380597B (en) * 2009-04-08 2012-12-21 Univ Nat Taiwan Signal generating circuits
US8604840B2 (en) 2009-06-25 2013-12-10 Qualcomm Incorporated Frequency synthesizer noise reduction
US20110299644A1 (en) * 2010-06-08 2011-12-08 Bing Xu Emission Suppression for Wireless Communication Devices
US9344100B2 (en) * 2010-10-05 2016-05-17 Qualcomm Incorporated Reconfigurable local oscillator for optimal noise performance in a multi-standard transceiver
ES2428335T3 (es) * 2010-12-22 2013-11-07 Telefonaktiebolaget L M Ericsson (Publ) Métodos y receptor para el posicionamiento de señales espurias relativas a un reloj
US8384485B2 (en) 2011-04-29 2013-02-26 Smsc Holdings S.A.R.L. Reducing spurs in injection-locked oscillators
US8755479B2 (en) * 2011-11-04 2014-06-17 Broadcom Corporation Minimization of spurs generated from a free running oscillator
WO2013161148A1 (ja) * 2012-04-27 2013-10-31 パナソニック株式会社 受信装置
JP5727968B2 (ja) * 2012-05-29 2015-06-03 旭化成エレクトロニクス株式会社 電流制御回路およびこれを用いたｐｌｌ回路
CN102882623B (zh) * 2012-07-26 2014-11-19 哈尔滨工业大学 基于fpga的可配置的时钟频率合成装置
US9374121B2 (en) * 2012-08-30 2016-06-21 Qualcomm Incorporated Transceiver with super-heterodyne and zero intermediate frequency (ZIF) topologies
US9263990B2 (en) * 2013-05-21 2016-02-16 Qualcomm Incorporated Impedance transformer for use with a quadrature passive CMOS mixer
DE102014210747B4 (de) * 2014-02-12 2023-11-16 Rohde & Schwarz GmbH & Co. Kommanditgesellschaft Phasenregelschleife mit Varaktor in Mikrosystemtechnik
US9615369B2 (en) * 2014-05-14 2017-04-04 Qualcomm Incorporated Avoiding spurious responses with reconfigurable LO dividers
CN104242929B (zh) * 2014-09-01 2018-09-25 长沙景嘉微电子股份有限公司 一种带调制深度补偿的频率调制***
US9473146B2 (en) * 2015-02-03 2016-10-18 Micron Technology, Inc. Apparatuses and methods for low power counting circuits
US9712176B1 (en) * 2016-06-10 2017-07-18 Silicon Laboratories Inc. Apparatus for low power signal generator and associated methods
US20190244062A1 (en) * 2018-02-04 2019-08-08 KaiKuTek Inc. Gesture recognition method, gesture recognition system, and performing device therefore
US10177873B1 (en) * 2018-05-04 2019-01-08 Qualcomm Incorporated Concurrent support for multiple frequency bands for satellite navigation signals
CN110311674B (zh) * 2019-06-28 2023-07-14 西安紫光国芯半导体有限公司 用于抑制锁相环输出时钟杂散的控制方法及电路
US11082079B2 (en) * 2019-08-08 2021-08-03 Anokiwave, Inc. Spur mitigation in a heterodyne upconversion system
US11539383B2 (en) 2020-11-23 2022-12-27 Swiftlink Technologies Co., Ltd. Bidirectional image-rejection active array with reduced LO requirement
US11543890B2 (en) * 2021-03-22 2023-01-03 KaiKuTek Inc. Custom gesture collection and recognition system having machine learning accelerator

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5999353A (en) * 1989-10-30 1999-12-07 Hitachi, Ltd. Magnetic disk storage apparatus with phase sync circuit having controllable response characteristic
CN1272002A (zh) * 1999-04-28 2000-11-01 日本电气株式会社 使用电荷泵的锁相环频率合成器
US6188288B1 (en) * 1999-01-12 2001-02-13 Radiocom Corporation Fully integrated digital frequency synthesizer
US6917815B2 (en) * 2001-03-14 2005-07-12 California Institute Of Technology Concurrent dual-band receiver architecture
CN1855726A (zh) * 2005-04-25 2006-11-01 国际商业机器公司 锁相环电路和压控振荡器
CN101030781A (zh) * 2006-01-17 2007-09-05 三星电子株式会社 具有降低的频率误差的西格马－德尔塔n分锁相环

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5631587A (en) * 1994-05-03 1997-05-20 Pericom Semiconductor Corporation Frequency synthesizer with adaptive loop bandwidth
JP3327028B2 (ja) * 1995-02-14 2002-09-24 松下電器産業株式会社 周波数シンセサイザ
JPH11150735A (ja) * 1997-11-14 1999-06-02 Toshiba Corp 信号発生回路
JP2001016103A (ja) 1999-06-30 2001-01-19 Toshiba Corp Ｐｌｌシンセサイザ
DE19946200A1 (de) * 1999-09-27 2001-05-03 Infineon Technologies Ag Phasenregelkreis
JP3360667B2 (ja) 1999-12-01 2002-12-24 日本電気株式会社 位相同期ループの同期方法、位相同期ループ及び該位相同期ループを備えた半導体装置
US6441660B1 (en) * 2001-02-02 2002-08-27 Broadcom Corporation High speed, wide bandwidth phase locked loop
US6583675B2 (en) * 2001-03-20 2003-06-24 Broadcom Corporation Apparatus and method for phase lock loop gain control using unit current sources
WO2003032514A2 (en) * 2001-10-11 2003-04-17 Sirf Technologies, Inc. RF CONVERTER WITH MULTIPLE MODE FREQUENCY SYNTHESIZER COMPATIBLE WITH A 48 Fo GPS BASEBAND PROCESSOR
US7272374B2 (en) * 2004-06-30 2007-09-18 Silicon Laboratories Inc. Dynamic selection of local oscillator signal injection for image rejection in integrated receivers
US7230505B2 (en) * 2005-04-04 2007-06-12 Freescale Semiconductor, Inc. Voltage controlled oscillator with gain control
US7772930B2 (en) * 2006-04-06 2010-08-10 Broadcom Corporation Calibration techniques for phase-locked loop bandwidth

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5999353A (en) * 1989-10-30 1999-12-07 Hitachi, Ltd. Magnetic disk storage apparatus with phase sync circuit having controllable response characteristic
US6188288B1 (en) * 1999-01-12 2001-02-13 Radiocom Corporation Fully integrated digital frequency synthesizer
CN1272002A (zh) * 1999-04-28 2000-11-01 日本电气株式会社 使用电荷泵的锁相环频率合成器
US6917815B2 (en) * 2001-03-14 2005-07-12 California Institute Of Technology Concurrent dual-band receiver architecture
CN1855726A (zh) * 2005-04-25 2006-11-01 国际商业机器公司 锁相环电路和压控振荡器
CN101030781A (zh) * 2006-01-17 2007-09-05 三星电子株式会社 具有降低的频率误差的西格马－德尔塔n分锁相环

Also Published As

Publication number Publication date
US8044723B2 (en) 2011-10-25
EP2198518A1 (en) 2010-06-23
KR101168617B1 (ko) 2012-08-03
CA2698268A1 (en) 2009-03-19
JP5054195B2 (ja) 2012-10-24
CN101803197A (zh) 2010-08-11
JP2010539809A (ja) 2010-12-16
KR20100052562A (ko) 2010-05-19
US20090072912A1 (en) 2009-03-19
WO2009036221A1 (en) 2009-03-19
TW200926608A (en) 2009-06-16
BRPI0816681A2 (pt) 2015-03-17

Similar Documents

Publication Publication Date Title
CN101803197B (zh) 无线通信装置中具有杂波减少的振荡器信号产生
US7742785B2 (en) Reference signal generation for multiple communication systems
JP5762980B2 (ja) 複数の同調ループを有する周波数シンセサイザ
KR100579680B1 (ko) 이동 전화기에서 간략화된 기준 주파수 분포
US7266352B2 (en) Multiple band RF transmitters and receivers having independently variable RF and IF local oscillators and independent high-side and low-side RF local oscillators
KR101686154B1 (ko) Ｇｐｓ를 포함하는 다기능 셀률러 애플리케이션에서 원하는 수의 레퍼런스 소스들을 최소화시키기 위한 시스템 및 송수신기 클럭킹
JP4083116B2 (ja) 低漏洩局部発振器システム
US7583946B2 (en) Wireless communication system and method using clock swapping during image rejection calibration
KR100819363B1 (ko) 다채널 수신기들에서의 자동 주파수 제어 프로세싱
US20080233892A1 (en) Method and system for an integrated vco and local oscillator architecture for an integrated fm transmitter and fm receiver
CN1640027A (zh) 具有室内单元中的粗调谐器的宽带多信道低噪声抑制变换器/发送器结构的******地面站
CN1640134A (zh) 具有受控上行链路传输的宽带多信道低噪声抑制变换器/发送器结构的******地面站
US6484014B1 (en) Reduced component frequency plan architecture for dual band transceiver
CN1640028A (zh) 具有利用稳频公共振荡器的宽带多信道低噪声抑制变换器/发送器结构的******地面站
US20100189194A1 (en) Frequency generation circuit
US7313379B2 (en) Generation of a self-correcting local oscillation
US7376396B2 (en) Ratiometric transmit path architecture for communication systems
US10218449B2 (en) Frequency/phase synthesizer noise cancellation
RU2454792C2 (ru) Формирование сигнала генератора колебаний с подавлением паразитных пиков в устройстве беспроводной связи
CN1630279B (zh) 具有非理想合成器信道间隔的发射机和接收机中的频率偏置校正
JP2001523911A (ja) デュアル・バンド移動体電話内のトランシーバ・アーキテクチャ
US8630593B2 (en) Semiconductor device, wireless communication device and method for generating a synthesized frequency signal

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120905

Termination date: 20190911