CN107820681B - 目标窗口内多曲线校准的合成器的快速粗调和精调校准 - Google Patents

目标窗口内多曲线校准的合成器的快速粗调和精调校准 Download PDF

Info

Publication number
CN107820681B
CN107820681B CN201780000082.1A CN201780000082A CN107820681B CN 107820681 B CN107820681 B CN 107820681B CN 201780000082 A CN201780000082 A CN 201780000082A CN 107820681 B CN107820681 B CN 107820681B
Authority
CN
China
Prior art keywords
curve
vco
value
calibration
target window
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780000082.1A
Other languages
English (en)
Other versions
CN107820681A (zh
Inventor
陈达夫
郑士源
李昀龙
郑宏志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hong Kong Applied Science and Technology Research Institute ASTRI
Original Assignee
Hong Kong Applied Science and Technology Research Institute ASTRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/427,292 external-priority patent/US9954543B1/en
Application filed by Hong Kong Applied Science and Technology Research Institute ASTRI filed Critical Hong Kong Applied Science and Technology Research Institute ASTRI
Publication of CN107820681A publication Critical patent/CN107820681A/zh
Application granted granted Critical
Publication of CN107820681B publication Critical patent/CN107820681B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/19—Monitoring patterns of pulse trains
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明提供的锁相环(PLL)有一个具有曲线选择输入的多曲线压控振荡器(VCO)，其调节VCO内的电容，从而调节VCO增益。校准单元产生一个曲线选择值到VCO。通过使用曲线选择位的二进制搜索，粗校准选择一个中心曲线CC值。在精校准期间，对围绕中心曲线的目标窗口内的所有曲线，计数并存储VCO输出的脉冲数。将存储的脉冲计数与特定频率的理想脉冲计数进行比较，将最匹配脉冲计数的曲线选择值施加到VCO。目标窗口比所有可能的曲线小得多，因此仅在几条曲线上执行校准，从而减少校准时间。位于VCO之前的开关断开环路，以便更快地进行开环校准。脉冲被数字计数，无需昂贵的模拟比较器。

Description

目标窗口内多曲线校准的合成器的快速粗调和精调校准
【技术领域】
本发明涉及锁相环(PLL)，特别涉及对PLL时钟合成器的多曲线压控振荡器(VCO)的校准。
【背景技术】
无线通信***通常需要精确的时钟，其被调制以携带数据。可以使用带有压控振荡器(VCO)的锁相环(PLL)来生成时钟，压控振荡器(VCO)将输入电压转换成输出时钟，其频率取决于输入电压的频率。
一些通信标准采用多个频率，并且可以从一个频道跳到另一个频道，以避免传输干扰或其它阻碍。因此，VCO可能需要运行在一个较宽的频率范围上，并需要一个大增益。较大的VCO增益通常需要大的芯片面积，因此需要更高的制造成本和高功率。
图1A是多曲线VCO的运行图。提供宽频范围低增益VCO的解决方案是使用多曲线VCO。VCO可以使用多运行曲线20中的一个运行曲线进行工作。随着VCO中内部电容C增加，会选择较低的一个运行曲线20，如选中曲线22。当中心电压VC被施加作为VCO的输入电压时，所选择的曲线22有一个中心频率FC。随着电容C增加，会选择具有较低中心频率FC的一个较低运行曲线20。
由于存在多条运行曲线20，与仅有一条曲线22的情况相比，就有更宽的频率范围。如果单条运行曲线必须覆盖所有频率，那么多条运行曲线中每条运行曲线20的斜率会更平坦。低斜率是低VCO增益的视觉表示。
图1B显示一个多曲线电感器-电容器VCO。LC振荡器有变容二极管以连续地控制VCO的振荡频率适于曲线20。电感器90、92和可变电容器94、96可以是二进制加权或温度计编码并加载交叉耦合n沟道晶体管76、78，其源电流由灌电流74(current sink)提供。
电容器阵列70、72将电容负载添加到LC振荡器以产生一个多曲线VCO输出。电容器阵列70、72可以是二进制加权电容器阵列，其二进制输入可以选择可变电容器的电容值。
图1C显示一个多曲线环形振荡器VCO。反相器12、14、16以环形连接，将OUT振荡至高和低。可变电容器10减慢了逆变器12的输出，增加了环路延迟并降低了OUT的频率。可变电容器10可以是一个二进制加权电容器阵列，其二进制输入可以选择可变电容器10的电容值。也可以添加其它可变电容器10到反相器14、16的输出以减慢其输出。
图1D显示一个具有二进制加权源电流的多曲线VCO。反相器17、18、19以环形连接，将OUT振荡至高和低。通过使用开关84选择一些二进制加权供电的p沟道晶体管82，驱动电流到反相器17、18、19，提供可变离散电流。与灌电流60串联的偏置p沟道晶体管62为晶体管82提供栅极偏压。可变电流源68还可以通过p沟道晶体管66、64调整电流。
来自晶体管82的离散电流的增加会导致反相器17、18、19输出电阻的降低和频率OUT的增加。可变离散电流源可以二进制加权的，通过使用开关84，利用一个二进制输入选择电流源值。
当使用一个多曲线VCO时，需要一些机制来选择哪个运行曲线20被选择为选中曲线22。当正在使用的频率变化时，选中曲线22也改变为另一条运行曲线20。由于运行曲线20使用的频率通常彼此接近，在运行曲线20之间几乎没有间隔，并且过程、电源电压和温度(PVT)变化可以远大于频率间隔。一条曲线的中心频率FC可能随PVT显着变化。因此，可以在正常运行之前首先校准所有曲线的中心频率FC。然而，可能存在多条运行曲线20，如26或64条，并且校准所有这些曲线需要太多时间，会导致不希望的启动延迟。
随着***预热，PVT会持续变化，迫使重新校准和更多延迟。由于运行曲线20有一个浅斜率，当中心频率FC随PVT偏移时，在无线信道目标频率附近的运行是不可能的。
一些***是闭环的，其中PLL环路滤波器在校准期间保持连接到VCO输入。这是不希望的，因为需要额外的环路建立时间。开环***在校准期间将PLL环路滤波器从VCO输入断开，产生更快的校准时间。
期望有一种具有开环校准***的多曲线VCO PLL。不校准所有运行曲线的校准***是令人期望的，这样能减少校准时间。一种非常精确的校准***也是令人期望的，其能够快速地选择一组运行曲线用于更精确的校准，而不需要校准所有运行曲线。不需要精确模拟比较器的校准单元是令人期待的。一种低功率和小面积校准单元是令人期待的。
【附图说明】
图1A显示一个多曲线VCO的运行曲线图。
图1B-1D显示各种类型的多曲线VCO。
图2显示为多曲线VCO粗选一个运行曲线窗口的示意图。
图3显示粗校准的结果。
图4显示精校准。
图5显示一个具有多曲线VCO的粗校准和精校准的时钟合成器的框图。
图6是图5多曲线PLL的粗校准和精校准流程图。
图7显示粗校准期间二进制搜索的示意图。
图8是一个快速PVT角的粗校准期间二进制搜索的示意图。
图9是一个慢速过程角的粗校准期间二进制搜索的示意图。
【具体实施方式】
本发明涉及用于PLL的多曲线VCO校准的改进。以下描述使本领域普通技术人员能够制作和使用如在上下文中的特定应用及其要求的所提供的本发明。对优选实施例的各种修改对于本领域技术人员将是显而易见的，并且在此定义的一般原理可以用于其它实施例。因此，本发明不旨在限于所示和所述的特定实施例，而是符合与在此所披露的原理和新颖特征一致的最宽范围。
图2显示为多曲线VCO粗选一个运行曲线窗口的示意图。不是校准所有的运行曲线，发明人仅校准一个子集的运行曲线。由收发器选择的频道有一个特定频率，其与粗选曲线32的中心频率FCS最为密切匹配。然而，因为是粗选，所以可能选择了一个错误的运行曲线30。当执行更精确的校准时，与粗选曲线32相邻的一条曲线可以是与该特定频率的最佳匹配。
那些靠近粗选曲线32的运行曲线30被选择用于进一步的校准。这些附近的曲线形成目标窗口34，其包括粗选曲线32，以及在粗选曲线32上方B条附近曲线和下方B条附近曲线，总共有2B+1条曲线。B可以是从1到(2N-1)/2的任何整数，用于粗选曲线32的较不精确粗略选择。
在该简单示例里，在运行曲线30中，有26条运行曲线30，由曲线选择值来标识，从最高频率曲线的000000到最低频率曲线111111。因此，总共有64条运行曲线30。当B为4时，在目标窗口34里有9条曲线，因此仅需要精确校准64条中的9条或仅需要精确校准14％的运行曲线30。目标窗口34外的其它55个曲线不被校准。校准时间显着减少，因为仅14％的运行曲线30被精校准。
图3显示粗校准的结果。粗校准选择粗选曲线32，然后在粗选择曲线32的每一侧上增加B条运行曲线30以形成目标窗口34。
精校准非常精确地测量目标窗口34中2B+1条曲线中每条曲线的中心频率FC。在正常运行期间，VCO输入电压会在中心电压VC周围的VL和VH之间变化，使得VCO的输出频率发生变化。在目标窗口34的所有2B+1个曲线周围绘制边界框36。尽管在粗校准中PVT变化和不精确可能导致粗选曲线32不是通过精校准选中的曲线，但是，如果B足够大，精校准选中的曲线将来自目标窗口34的2B+1条曲线范围内，在边界框36内。
目标窗口34中曲线的曲线选择值是从011100到100100，其中粗选曲线32的值是1000000。从000000到011011以及从100101到111111的运行曲线30未被考虑用于精校准，从而节省校准时间。因此，一旦粗校准确定它们是在目标窗口34之外，则大多数运行曲线30不会被精校准。
图4显示精校准。在精校准期间，曲线选择值CS(5：0)被施加到VCO以设置其内部电容和延迟，并仔细测量VCO的输出频率。通过在一个长时间段(例如4微秒μs)内计数VCO输出的脉冲，测量输出频率。
目标窗口34里2B+1条曲线中的每条曲线的曲线选择值被施加到VCO，并在4微秒内计数其输出脉冲。每条曲线的计数被存储在寄存器中。例如，在目标窗口34的中间的粗选曲线32有一个曲线选择值100000，并在其4微秒的精校准期间测量到9771个脉冲。目标窗口34里的下一条曲线的曲线选择值是100001，并测量到9769个脉冲。然后下一条曲线的曲线选择值是100010，并测量到9764个脉冲。
测量的脉冲数从目标窗口34底部的曲线选择值100100的9757变化到目标窗口34顶部的曲线选择值011100的9789。应注意，脉冲计数并不是精确地均匀间隔的。一些相邻曲线的计数有相差3，而其它相邻曲线的计数有相差4或甚至5。一些间隔小至2。这种变化是由于运行曲线30的非线性。也可能存在测量时的不精确，或来自VCO的抖动。
在图4，对目标窗口34内2B+1个曲线选择值中的每个曲线选择值，存储测量的脉冲计数。然后，将来自收发器的特定频率转换为一个4微秒周期的理想脉冲计数。例如，当收发器指定要使用2440MHz时，2440MHz的理想脉冲计数为9760。将该理想脉冲计数与存储的测量脉冲计数(目标窗口34里的曲线)进行比较。最接近的匹配计数为9761，相差1，而下一个最接近的测量计数9764和9757与理想计数9760有更大的差值，分别为4和3。因此，选中曲线选择值100011，因为其测量的脉冲计数9761最接近理想计数9760。
收发器可能会跳跃或跳到一个不同的频率，例如为了避免干扰。有时，跳到一个仍在目标窗口34内的附近频率。例如，收发器从2440MHz跳到2445MHz。新频率2445MHz有一个理想脉冲计数9780，其最接近曲线选择值011110的9781。新的曲线选择值被施加到VCO以促使频率从2440MHz跳至2445MHz。不需要重新校准，因为新频率仍在目标窗口34内。
特定频率可以跳到2447MHz，仍然在目标窗口34内。粗选曲线32的100000可能是2445MHz，但是一旦执行精校准，2445MHz的最佳匹配是曲线011110，其距离通过粗校准首先选择的中间曲线有2条曲线间隔。
图5显示一个具有多曲线VCO的粗校准和精校准的时钟合成器的框图。锁相环(PLL)由相位-频率检测器42、电荷泵44、环路滤波器46、开关60、VCO 40和多模分频器52形成。来自VCO 40的输出时钟FOUT被多模分频器52分频，并通过相位-频率检测器42与基准时钟FREF进行比较。比较结果使电荷泵44能够对环路滤波器46进行充电或放电，环路滤波器46调节VCO 40的输入电压。VCO 40对其输入电压上的变化做出响应，调节输出时钟FOUT的频率。
特定中心频率FCS是由一个无线标准来确定的，诸如从2400MHz至2480MHz的蓝牙，其中心频率FCS为2440MHz。Σ-Δ调制器48产生信号，其高频脉动(dither)多模分频器52使用的除数，从而可以获得分数除数值，尽管多模分频器52使用整数除数。整数除数如N和N+1可以在几个周期上平均化，以获得一个期望的分数除数，并且允许从FREF生成一个更任意值FOUT。因为两个整数除数值由Σ-Δ调制器48和多模式分频器52交替，PLL环路消除了这些变化。
当指定一个新的频率时，FCHAN发生变化，使多模分频器52改变其除数，使Σ-Δ调制器48改变其脉动周期。FOUT＝FREF×N，其中N是多模除数比，其有整数部分n和分数部分f(因此N＝n.f)。例如，当FREF是32MHz并且期望的FOUT是2440MHz时，那么2440M＝32M×N，或N＝76.25。整数部分n可以被输入到多模分频器52，而小数部分f被应用到Σ-Δ调制器48。小数部分f是FCHAN除以2B，其中B是Σ-Δ调制器48的位宽度，例如17。因此当FCHAN是32768时，小数部分可以是.25。
在另一个示例里，如果将FCHAN调整为49152，则当FREF为32MHz时，输出频率FOUT变为2444MHz。
在校准期间，开关60将到VCO 40的电压输入连接到基准电压VREF。与环路滤波器46的连接在校准模式期间被开关60断开。因此，在开环配置中执行校准。开环配置是令人期望的，因为校准建立时间不取决于整个PLL环路的长延迟。
校准单元50通过对脉冲计数来测量FOUT的频率。分频器54将FOUT除以K，其中K是至少为1的实数。分频器54的除以K的输出比FOUT更慢，使计数器56能够更慢地且以更少的功率运行。全数字计数器比模拟比较器有更小的面积、功耗和成本，并且不易受到过程变化的影响。
在校准模式期间有限状态机(FSM)58控制运行顺序。在粗校准期间，FSM 58执行二进制搜索程序以调整曲线选择值并测试连续位，从曲线选择值的MSB开始，以LSB结束。当每个连续的曲线选择值都被测试时，计数器56的脉冲计数被FSM 58读取，用于确定被测试的曲线选择值的二进制位是否应该是1或0。例如，当VCO过快、且测量频率太高时，脉冲计数将高于特定中心频率FCS的理想脉冲计数。FSM 58将强制曲线选择值的当前位为1，以选择一个较慢的频率曲线。然后以类似方式测试曲线选择值里的下一较低有效位。一旦已经用这种方式测试了曲线选择值里的所有位，曲线选择的最终值会是粗选曲线32(图3)的标识符。
在精校准期间，FSM 58在经过4微秒周期之后从计数器56读取计数值，并将该值与在4微秒期间被施加到VCO 40的曲线选择值CS(5:0)一起存储。然后FSM 58递增、递减或以其它方式改变施加到VCO 40的曲线选择值，计数器56计数另一个4微秒周期的脉冲，并存储那个曲线选择值。通过以类似方式计数脉冲来精校准目标窗口34内的所有运行曲线。
FSM 58可以将特定频率的理想计数值与在精校准期间存储的计数值进行比较。将最匹配的曲线选择值应用到VCO 40，开关60闭合以将环路滤波器46连接到VCO 40，允许发生正常的闭环PLL运行。
图6是图5的多曲线PLL的粗校准和精校准的流程图。在步骤102，开关60断开以将基准电压VREF连接到VCO 40，从而打开PLL环路。在步骤104，执行粗校准，使用二进制搜索方法来找到粗选曲线32的曲线选择值CS(5：0)，其是最接近收发器的特定频率FCS的中心频率FC的中心曲线CC。粗选曲线32的脉冲数可以在粗校准结束时(步骤104)进行计数，或作为精校准的一部分(步骤106)。
在步骤106精校准，从粗校准步骤104接收粗选曲线32的曲线选择值。该曲线选择值被增加B次、复位、然后递减B次以对目标窗口34中2B+1条曲线中每条曲线生成曲线选择值。对这些2B+1条曲线的每条曲线(或者2B条曲线，如果在步骤104期间更早测量了粗选曲线32)，计数和存储一个4微秒周期内的脉冲数。
在步骤108，将特定信道频率转换为一个4微秒周期的脉冲数，并将该理想脉冲数与存储的2B+1条曲线的脉冲计数进行比较。选择其脉冲计数和理想脉冲计数最匹配的曲线选择值，并将其施加到VCO 40。在步骤110，开关60断开VREF，并将环路滤波器46的电压施加到VCO 40的输入。使用由粗校准和精校准选择的曲线，开始正常闭环操作。
图7显示在粗校准期间二进制搜索的示意图。在本示例中，特定频率FCS为2.44GHz，并且VCO具有典型的过程、电压和温度条件。在这些典型条件下，对于曲线选择值100000的中间曲线，VCO输出一个频率为2.44GHz的FOUT时钟。
当粗校准开始时，FSM施加值100000到VCO 40的曲线选择输入上，以测试MSB＝1。计数4微秒的FOUT脉冲，并且FSM 58从计数器56读取一个对应于2.44GHz的理想计数值。由于测量的计数值等于理想计数值，所以MSB被设置为1，并在测试其它位时保持高电平。
接下来测试第二MSB。FSM将其设置为1，较低位设置为0，对施加到VCO 40的曲线选择，测试值110000。VCO的结果频率为2.32GHz，其有计数值小于2.44GHz特定频率的理想计数值。由于测量的计数值(2.32GHz)小于理想计数值(2.44GHz)，所以被测试的第二MSB位被设置为0，并在测试其它位时保持低电平。
接下来测试第三MSB。FSM将其设置为1，较低位设置为0，对施加到VCO 40的曲线选择，测试值101000。VCO的结果频率为2.38GHz，其计数值小于2.44GHz特定频率的理想计数值。由于测量的计数值(2.38GHz)小于理想计数值(2.44GHz)，所以被测试的第三MSB位被设置为0，并在测试其它位时保持低电平。
接下来测试第四MSB CS(2)。FSM将其设置为1，较低位设置为0，对施加到VCO 40的曲线选择，测试值100100。VCO的结果频率为2.41GHz，其计数值小于2.44GHz特定频率的理想计数值。由于测量的计数值(2.41GHz)小于理想计数值(2.44GHz)，所以被测试的CS(2)位被设置为0，并在测试其它位时保持低电平。
对具有低于FCS的频率的位CS(1)和CS(0)，重复该过程，使它们被设置为0。曲线选择CS(5：0)的最终值是100000。CS(5：0)的值是中心曲线CC，粗选曲线32(图3)。该最终值最后被应用到VCO 40，以允许测量和存储其计数值。因此，粗选曲线32的精校准可以在粗校准结束时执行。测量的计数对应于2.44GHz特定频率的理想计数。
图8显示一个快速PVT角(fast PVT corner)的粗校准期间的二进制搜索的示意图。在该示例中，特定频率FCS是2.44GHz，但是VCO具有快速的过程、电压和温度条件。在这些快速条件下，对曲线选择值为100000的中间曲线，VCO输出一个更快频率2.5GHz的FOUT时钟。
当粗校准开始时，FSM将值100000应用到VCO 40的曲线选择输入上，以测试MSB＝1。计数4微秒的FOUT脉冲，并且FSM 58从计数器56读取一个比2.44GHz对应理想计数值大的计数值。由于测量的计数值(2.50GHz)大于理想计数值(2.44GHz)，MSB CS(5)被设置为1，并在测试其它位时保持高电平。
接下来测试第二MSB CS(4)。FSM将其设置为1，较低位设置为0，对施加到VCO 40的曲线选择，测试值110000。VCO的结果频率为2.38GHz，其计数值小于2.44GHz特定频率的理想计数值。由于测量的计数值(2.38GHz)小于理想计数值(2.44GHz)，被测试的第二MSB位被设置为0，并在测试其它位时保持低电平。
接下来测试第三MSB CS(3)。FSM将其设置为1，较低位设置为0，对施加到VCO 40的曲线选择，测试值101000。VCO的结果频率是2.44GHz，其计数值小于或等于2.44GHz特定频率的理想计数值。由于测量的计数值(2.44GHz)等于理想计数值(2.44GHz)，被测试的第三MSB位被设置为0，并在测试其它位时保持低电平。
接下来测试第四MSB CS(2)。FSM将其设置为1，较低位设置为0，对施加到VCO 40的曲线选择，测试值100100。VCO的结果频率为2.47GHz，其计数值大于2.44GHz特定频率的理想计数值。由于测量的计数值(2.47GHz)大于理想计数值(2.44GHz)，因此被测试的CS(2)位被设置为1，并在测试其它位时保持高电平。
对具有高于FCS的频率的位CS(1)和CS(0)，重复该过程，使得它们被设置为1。曲线选择CS(5：0)的最终值是100111。粗选曲线32的最终值(CC)最终被施加到VCO 40，以允许测量和存储其计数值。
由于100111是一个低于中间曲线100000的运行曲线(图2)，通过选择一个具有较慢频率的曲线来补偿快速VCO。通过使用一个较慢运行曲线，实现2.44GHz特定频率。
图9显示一个缓慢工艺角(slow process corner)的粗校准期间二进制搜索的示意图。在该示例中，特定频率FCS是2.44GHz，但VCO具有缓慢的工艺、电压和温度条件。在这些缓慢条件下，对曲线选择值为100000的中间曲线，VCO输出一个较慢频率2.38GHz的FOUT时钟。
当粗校准开始时，FSM将值100000应用到VCO 40的曲线选择输入上，以测试MSB＝1。计数4微秒的FOUT脉冲，并且FSM 58从计数器56读取一个比2.44GHz对应理想计数值小的计数值。由于测量的计数值(2.38GHz)小于理想计数值(2.44GHz)，MSB CS(5)被设置为0，并在测试其它位时保持低电平。
接下来测试第二MSB CS(4)。FSM将其设置为1，较低位设置为0，对施加到VCO 40的曲线选择，测试值010000。VCO的结果频率是2.5GHz，其计数值大于2.44GHz特定频率的理想计数值。由于测量的计数值(2.5GHz)大于理想计数值(2.44GHz)，被测试的第二MSB位被设置为1，并在测试其它位时保持高电平。
接下来测试第三MSB CS(3)。FSM将其设置为1，较低位设置为0，对施加到VCO 40的曲线选择，测试值011000。VCO的结果频率为2.44GHz，其计数值大于或等于2.44GHz特定频率的理想计数值。由于测量的计数值(2.44GHz)等于理想计数值(2.44GHz)，被测试的第三MSB位被设置为1，并在测试其它位时保持高电平。
接下来测试第四MSB CS(2)。FSM将其设置为1，较低位设置为0，对施加到VCO 40的曲线选择，测试值011100。VCO的结果频率为2.41GHz，其计数值小于2.44GHz特定频率的理想计数值。由于测量的计数值(2.41GHz)小于理想计数值(2.44GHz)，被测试的CS(2)位被设置为0，并在测试其它位时保持低电平。
对小于FCS的频率的位CS(1)和CS(0)，重复该过程，使得它们被设置为0。曲线选择CS(5：0)的最终值CC是011000。该最终值最后被施加到VCO 40，以允许测量和存储其计数值。
由于011000是一个高于中间曲线100000(图2)的运行曲线，通过选择一个更快频率的曲线来补偿慢VCO。通过使用一个更快的运行曲线，实现2.44GHz特定频率。
总校准时间是脉冲测量周期的一个函数。对于一个4微秒脉冲测量周期的精校准和粗校准，6位的二进制搜索需要6×4微秒，而精校准2B+1条曲线需要(2B+1)×4微秒，总共为(6+2B)×4微秒。如果B＝8，该值是88微秒。中心曲线已经在粗微调时进行计数。校准完成后实现PLL锁定和开关60闭合PLL环路的时间约为25微秒。闭环校准需要25微秒的倍数，而不是4微秒的倍数。校准所有64条运行曲线将需要64x4微秒或256微秒。因此，仅仅精校准目标窗口34，将校准时间从256微秒减少到92微秒，这是一个非常显着的改进。
【其它实施方式】
发明人设想了几个其它实施例。例如，虽然已经显示了一种多模分频器52，但是可以替换为一个正常分频器，这取决于所需的输入和输出频率。Σ-Δ调制器48和多模分频器52可以被替换为一个整数N分频器，或者在一些实施例中可以被删除。开关60可以用MOS晶体管开关或双极晶体管来实施。
本***可用于各种应用，例如RF采样***、BLE、WIFI、RFID标签等。
虽然在多曲线VCO的实施例中已经显示了一种可变电容器，但是可以使用其它可变的延迟机制，诸如可变电阻器、可变电容器、可变滤波器网络、多路复用的延迟级等。来自环路滤波器的VCO输入电压可以施加到反相器的电源节点。可以改变反相器的数量和类型，并且可以使用一对交叉耦合反相级，而不是三个或一些其它奇数个反相器。LC振荡器，VCO的输入，可以连接到变容二极管以控制曲线20的振荡频率。
虽然已经显示了4微秒时间周期用于精校准的脉冲计数，但可以用其它时间周期来代替。较短的时间周期能够减少校准时间，但较不精确。长时间段能够进行更精确的测量，但延长了校准时间。粗校准和精校准不用4微秒，也可以使用不同的时间段。在二进制搜索期间，较短的时间段可以用于MSB，而更长、更精确的时间段可以用于LSB。对不同时间段，可以调整理想脉冲计数。
不是直接计数VCO输出脉冲，而是可以将VCO输出除以K，对于目标窗口34中每条曲线，存储除以K的脉冲计数。还可以将特定频道的理想脉冲计数转换以对应除以K的值。在存储之前或之后可以修改脉冲计数，诸如被移位、被除、被乘或它们的倒数。
不是仅有一个目标窗口34，而是可以存在2个或更多个目标窗口34，存储它们的曲线选择和脉冲计数值。例如，一个无线标准可以指定几个可以使用的频率，校准多个目标窗口34以允许在这些频率之间跳频。当一个新的目标窗口34被校准时，先前目标窗口34的测量可以保持存储，从而允许收发器在未来时间跳回到旧频率，而不需要重新校准。
如果所有曲线需要重新校准，那么较短的校准时间允许更多的频率校准。校准可以每天多次进行，可以在温度变化之后或者根据上电序列周期性地触发。
尽管已经显示了曲线选择值与频率的反向关系，其中000000对应最高频率运行曲线，111111对应最低频率运行曲线，但是可以反转，比如000000对应最低频率，而111111对应最高频率。然后，对曲线选择值的这种改变设定，调整例行程序。
用于精校准中心曲线CC、粗选曲线32的脉冲计数，可以在粗校准结束时执行，如图7-9所示，或者可以在精校准期间执行。一旦确定了CC，则可以认为完成了粗校准，并且精校准可以从对粗选曲线32的脉冲计数开始。接着，图7-9内的最后周期实际上是精校准的开始。
虽然已经显示了FSM 58，但是可以使用其它类型的序列发生器或控制器，如硬件、固件或混合控制器。基准电压VREF可以是一个诸如VDD/2的固定电压，或者可以通过使用带隙基准、分压器或其它基准生成器产生。
可在各个节点处添加额外组件，例如电阻器、电容器、电感器、晶体管、缓冲器等，并且还可以出现寄生组件。利用额外晶体管或以其它方式，可以实现启用和禁用电路。可以添加通栅晶体管(Pass-gate transistor)或传输门用于隔离。可以添加逆向或额外缓冲。单独电源和接地可用于某些组件。可以添加不同滤波器。可以使用低电平有效信号而不是高电平有效信号。
可以在各个节点处添加额外组件用作各种目的，诸如用于断电模式的截止开关、电压移位器、用于设置A.C.工作点的偏移电流等。可以使用差分放大器替换反相器。可以使用各种基准电压或虚拟电源，而不是硬接地。
虽然已经描述了二进制搜索，但可以替换其它编码，例如十进制或格雷码。数字值可以符合这些其它数字***，例如八进制数而不是二进制数。值可以被补充或反转。可以调整位的数目。可以替换使用各种计数器，如脉动计数器或同步计数器。
本发明背景部分可以包含有关本发明问题或环境的背景信息，而不是由其他人描述的现有技术。因此，背景部分包括的材料并不是申请人对现有技术的承认。
在此所述的任何方法或过程是机器实施的或计算机实施的，并且旨在由机器、计算机或其它装置执行，不是没有这种机器辅助的情况下仅由人执行。所生成的有形结果可以包括报告或者在显示器设备(诸如计算机监视器、投影装置、音频生成装置和相关媒体装置)上的其它机器生成的显示，并且可以包括也是机器生成的硬拷贝打印输出。计算机控制其它机器是另一个有形结果。
所述任何优点和益处可能不适用于本发明的所有实施例。在单词“装置”之前的一个或多个单词，是旨在便于对权利要求要素的引用，并且不旨在传达结构限制。这种装置加功能的权利要求旨在不仅覆盖这里描述的用于执行功能及其结构等同物的结构，而且覆盖等效结构。例如，虽然钉子和螺钉具有不同的构造，但是它们是等同的结构，因为它们都执行紧固的功能。信号通常是电信号，但可以是光信号，如可以通过光纤线路传送的信号。
为了说明和描述，以上已经呈现了本发明实施例的描述。其并不旨在穷举或将本发明限制为所公开的精确形式。鉴于上述教导，许多修改和变化是可能的。旨在本发明的范围不受该详细描述的限制，而是由所附的权利要求限制。

Claims (19)

1.一种多曲线合成器，包括：
相位检测器，其比较基准时钟和反馈时钟；
电荷泵，被所述相位检测器激活；
环路滤波器，其由所述电荷泵进行充电和放电；
压控振荡器VCO，其有一个VCO电压输入和一个曲线选择输入，所述VCO电压输入确定VCO输出的频率，对于一个给定电压的VCO电压输入，所述曲线选择输入从多个运行曲线中选择一个选中运行曲线，使得所述VCO能够输出不同频率的VCO输出；
开关，其在正常模式期间将所述环路滤波器连接到所述VCO电压输入，在校准模式期间断开所述环路滤波器，且将基准电压施加到所述VCO电压输入，其中所述多曲线合成器在所述校准模式期间以开环模式运行；
反馈分频器，其将所述VCO输出除以一个除数以产生所述反馈时钟；
校准单元，其有一个脉冲计数器，在一个时间周期内接收所述VCO输出并生成脉冲计数；
在所述校准单元里的控制器，其对施加到所述VCO的曲线选择输入上的曲线选择值，执行二进制搜索程序，以确定一个中心曲线选择值，所述中心曲线选择值粗略匹配一个特定频率；
所述控制器还用于执行精校准程序，其将一个子集的曲线选择值施加到所述VCO的曲线选择输入上，所述子集的曲线选择值在围绕所述中心曲线选择值的一个目标窗口里，并对所述目标窗口内的每个曲线选择值，从所述脉冲计数器读取一个所述时间周期的脉冲计数；和
所述控制器将所述特定频率的理想脉冲计数与所述精校准程序期间读取的脉冲计数进行比较，以找到一个最匹配的脉冲计数，所述控制器将产生所述最匹配脉冲计数的一个曲线选择值施加到所述VCO的曲线选择输入上，以便在所述正常模式期间使用；
由此，粗校准确定所述中心曲线选择值，精校准选择所述目标窗口内最匹配脉冲计数的曲线；
其中所述目标窗口有所述多个运行曲线的一个子集，所述子集小于四分之一的所述多个运行曲线；
其中所述多个运行曲线的所述子集，在精校准期间，测量其曲线选择值用于脉冲计数；
其中在校准期间，并不测量大多数所述曲线选择值用于脉冲计数。
2.根据权利要求1所述的多曲线合成器，其中在精校准期间，所述多个运行曲线里的至少一半运行曲线是不测试的，其中所述目标窗口包括所述多个运行曲线里少于一半的运行曲线。
3.根据权利要求2所述的多曲线合成器，其中所述曲线选择值是一个至少2位的二进制字；
其中所述多个运行曲线包括至少64个运行曲线，由至少64个曲线选择值表示。
4.根据权利要求3所述的多曲线合成器，其中对于所述曲线选择值里的每个二进制位，所述二进制搜索程序包括：从最高有效位MSB开始作为当前位：
(a)在一个当前曲线选择值里，使所述当前位为高，使比所述当前位更低有效的所有位为低；
将所述当前曲线选择值施加到所述VCO的曲线选择输入上；
使用所述脉冲计数器对一个时间段内所述VCO输出的当前脉冲数目进行计数；
对所述当前脉冲数目和所述特定频率的理想脉冲计数进行比较，并设置所述当前位为高或低作为一个比较结果，当在所述二进制搜索程序期间测试剩余位时，所述当前位不发生改变；
使用所述曲线选择值里下一较低有效位作为所述当前位，重复(a)；
当所述曲线选择值里一个最低有效位LSB已经被设置为高或低作为所述比较结果时，输出所述曲线选择值作为所述中心曲线选择值。
5.根据权利要求3所述的多曲线合成器，其中所述脉冲计数器包括：
分频脉冲计数器；
预分频器，其在所述VCO输出的每K个脉冲之后生成一个脉冲到所述分频脉冲计数器，其中K是至少为1的实数；
从而，在计数之前将所述VCO输出除以K。
6.根据权利要求3所述的多曲线合成器，其中所述反馈分频器是一种允许分数除数的多模分频器。
7.根据权利要求6所述的多曲线合成器，还包括：
Σ-Δ调制器，其连接到所述反馈分频器，用于高频脉动两个或多个整数除数以便施加到所述反馈分频器。
8.一种多曲线合成器，包括：
相位检测器，其比较基准时钟和反馈时钟；
电荷泵，被所述相位检测器激活；
环路滤波器，其由所述电荷泵进行充电和放电；
压控振荡器VCO，其有一个VCO电压输入和一个曲线选择输入，所述VCO电压输入确定VCO输出的频率，对于一个给定电压的VCO电压输入，所述曲线选择输入从多个运行曲线中选择一个选中运行曲线，使得所述VCO能够输出不同频率的VCO输出；
开关，其在正常模式期间将所述环路滤波器连接到所述VCO电压输入，在校准模式期间断开所述环路滤波器，且将基准电压施加到所述VCO电压输入，其中所述多曲线合成器在所述校准模式期间以开环模式运行；
反馈分频器，其将所述VCO输出除以一个除数以产生所述反馈时钟；
校准单元，其有一个脉冲计数器，在一个时间周期内接收所述VCO输出并生成脉冲计数；
在所述校准单元里的控制器，其对施加到所述VCO的曲线选择输入上的曲线选择值，执行二进制搜索程序，以确定一个中心曲线选择值，所述中心曲线选择值粗略匹配一个特定频率；
所述控制器还用于执行精校准程序，其将一个子集的曲线选择值施加到所述VCO的曲线选择输入上，所述子集的曲线选择值在围绕所述中心曲线选择值的一个目标窗口里，并对所述目标窗口内的每个曲线选择值，从所述脉冲计数器读取一个所述时间周期的脉冲计数；和
所述控制器将所述特定频率的理想脉冲计数与所述精校准程序期间读取的脉冲计数进行比较，以找到一个最匹配的脉冲计数，所述控制器将产生所述最匹配脉冲计数的一个曲线选择值施加到所述VCO的曲线选择输入上，以便在所述正常模式期间使用；
由此，粗校准确定所述中心曲线选择值，精校准选择所述目标窗口内最匹配脉冲计数的曲线；
其中所述目标窗口包括2B+1个运行曲线，其中B是至少为1的整数，不超过所述多个运行曲线的数目的四分之一，其中对于2B+1个曲线选择值，所述控制器计数2B+1个时间周期的脉冲。
9.根据权利要求8所述的多曲线合成器，其中所述多个运行曲线包括2N个运行曲线，其中N是至少为2的整数，其中所述选中运行曲线是从至少4个运行曲线中选择的。
10.一种校准时钟生成器，包括：
多曲线压控振荡器VCO，其生成一个VCO输出，其频率由VCO模拟输入确定，其运行曲线由曲线选择数字输入确定；
其中根据具有N个二进制位的所述曲线选择数字输入，所述多曲线VCO使用2N个运行曲线中的一个运行曲线来运行，对于施加到所述VCO模拟输入上的一个中心电压，每个运行曲线都确定一个不同频率的由所述多曲线VCO产生的所述VCO输出；
其中N是至少为2的整数；
反馈分频器，其通过将所述VCO输出除以一个除数来生成一个反馈时钟；
相位比较器，其比较所述反馈时钟和一个基准时钟以生成一个相位比较结果；
环路滤波器，其生成一个环路电压；
电荷泵，其根据所述相位比较结果对所述环路滤波器进行充电和放电；
开关，其在正常运行模式期间将所述环路电压连接到所述VCO模拟输入，在校准模式期间将基准电压连接到所述VCO模拟输入；
时钟计数器，其接收所述VCO输出并产生一个测量计数值；
状态机，其从所述时钟计数器读取所述测量计数值，并生成一个曲线选择值到所述多曲线VCO的所述曲线选择数字输入；
粗校准例程，其由所述状态机执行，其在N个时间段内以二进制搜索程序对所述曲线选择值进行排序，以确定一个中心曲线选择值；
精校准例程，其由所述状态机执行，其生成一个目标窗口的多个曲线选择值，所述多个曲线选择值靠近所述中心曲线选择值并在围绕所述中心曲线选择值的目标窗口内；
所述精校准例程，测试所述目标窗口的多个曲线选择值中的曲线选择值，以找到一个最匹配的测量计数值，其最密切匹配一个特定计数值；和
在正常运行模式期间，所述状态机将生成所述最匹配的测量计数值的曲线选择值施加到所述多曲线VCO的曲线选择数字输入上；
由此，粗校准使用二进制搜索找到所述中心曲线选择值，精校准找到所述目标窗口的多个曲线选择值中的一个最匹配的测量计数值，所述目标窗口的多个曲线选择值位于围绕所述中心曲线选择值的目标窗口内。
11.根据权利要求10所述的校准时钟生成器，其中所述精校准程序在所述2N个运行曲线的一个子集上运行，所述子集仅有所述目标窗口的多个曲线选择值，其靠近所述中心曲线选择值并位于围绕所述中心曲线选择值的目标窗口内：
其中所述子集小于所述2N个运行曲线中的一半运行曲线。
12.根据权利要求11所述的校准时钟生成器，其中所述特定计数值是对于一个特定频率，所述特定频率是一个要被校准的所述VCO输出的频率。
13.根据权利要求12所述的校准时钟生成器，其中所述状态机在执行所述精校准例程时，将所述目标窗口的多个曲线选择值中的一个曲线选择值施加到所述曲线选择数字输入上，并在等待一段时间之后从所述时钟计数器读取测量计数值，并比较所述测量计数值与所述特定计数值，对所述目标窗口的多个曲线选择值中的其它曲线选择值重复操作，直到找到所述最匹配的测量计数值。
14.根据权利要求12所述的校准时钟生成器，其中所述目标窗口中的曲线选择值，距离所述中心曲线选择值不大于B，其中B是整数且小于2N的四分之一；
其中在精校准期间有多个曲线选择值不被测试。
15.根据权利要求12所述的校准时钟生成器，其中在所述二进制搜索程序期间，所述状态机在所述N个时间段中的每个时间段之后从所述时钟计数器读取测量计数值，并比较所述测量计数值和一个特定频率的特定计数值，以在中心曲线选择值里设置一个当前二进制位为高或低。
16.根据权利要求12所述的校准时钟生成器，其中所述时钟计数器还包括：快速分频器，其接收所述VCO输出，并产生一个比所述VCO输出更低频率的分频信号；和
分频时钟计数器，其对所述快速分频器的分频信号进行计数，以生成一个测量计数值。
17.一种双电平校准锁相环PLL生成器，包括：
相位比较装置，用于比较反馈时钟和基准时钟以生成一个相位比较结果；
环路滤波器装置，用于产生一个环路电压；
电荷泵装置，用于根据所述相位比较结果对所述环路滤波器装置进行充电和放电；
开关装置，用于在正常运行模式期间将所述环路电压连接到VCO模拟输入，在校准模式期间将基准电压连接到VCO模拟输入；
反馈分频器装置，用于将VCO输出除以一个除数来产生反馈时钟；
压控振荡器VCO装置，用于生成所述VCO输出，其频率由所述VCO模拟输入确定，其运行曲线由曲线选择数字输入确定；
其中根据具有N个二进制位的所述曲线选择数字输入，所述VCO装置还使用2N个运行曲线中的一个运行曲线来运行，对于施加到所述VCO模拟输入上的一个中心电压，每个运行曲线都确定一个不同频率的由所述VCO装置产生的所述VCO输出；
其中N是至少为2的整数；
粗校准装置，用于在N个时间段内在二进制搜索程序里对施加到所述曲线选择数字输入上的曲线选择值进行排序，以确定一个中心曲线选择值；
精校准装置，用于产生一个最终曲线选择值，其产生一个最匹配的测量计数值，其最匹配所述VCO输出的一个特定频率的特定计数值；
其中所述精校准装置还包括测试装置，用于测试目标窗口的多个曲线选择值，所述多个曲线选择值靠近所述中心曲线选择值，并位于围绕所述中心曲线选择值的目标窗口内；
其中所述测试装置用于测试所述目标窗口的多个曲线选择值，以找到所述最匹配的测量计数值，其最匹配特定计数值；和
正常模式装置，在校准结束之后在正常运行模式期间被激活，用于将所述曲线选择值施加到所述VCO装置的所述曲线选择数字输入上，所述曲线选择值生成所述最匹配的测量计数值。
18.根据权利要求17所述的双电平校准锁相环PLL生成器，还包括：
时钟计数装置，用于在一个指定时间段内对所述VCO输出的脉冲进行计数，以生成一个测量计数值；
存储装置，用于存储所述测量计数值以及一个曲线选择值，所述曲线选择值在所述指定时间周期期间被施加到所述VCO装置的曲线选择数字输入上，所述测量计数值是在所述指定时间周期期间产生的；
其中对于所述目标窗口的多个曲线选择值里的所有曲线选择值，存储测量计数值；
其中所述测试装置读取所述测量计数值，并比较所述测量计数值和所述特定计数值以找到所述最匹配的测量计数值。
19.根据权利要求18所述的双电平校准锁相环PLL生成器，其中所述时钟计数装置还包括：
快速分频器装置，其接收所述VCO输出，用于产生一个比所述VCO输出更低频率的分频信号；
时钟计数器装置，用于对快速分频器装置的所述分频信号进行计数，以生成所述测量计数值。
CN201780000082.1A 2017-02-08 2017-02-13 目标窗口内多曲线校准的合成器的快速粗调和精调校准 Active CN107820681B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/427,292 2017-02-08
US15/427,292 US9954543B1 (en) 2017-02-08 2017-02-08 Fast coarse tune and fine tune calibration for a synthesizer by multi-curve calibration within a target window
PCT/CN2017/073390 WO2018145318A1 (en) 2017-02-08 2017-02-13 Fast coarse tune and fine tune calibration for synthesizer by multi-curve calibration within target window

Publications (2)

Publication Number Publication Date
CN107820681A CN107820681A (zh) 2018-03-20
CN107820681B true CN107820681B (zh) 2021-03-02

Family

ID=61606863

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780000082.1A Active CN107820681B (zh) 2017-02-08 2017-02-13 目标窗口内多曲线校准的合成器的快速粗调和精调校准

Country Status (1)

Country Link
CN (1) CN107820681B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110593497A (zh) * 2019-08-30 2019-12-20 徐州泰和门窗有限公司 适用于窗户的自收方雨棚
US10862427B1 (en) * 2020-04-24 2020-12-08 Hong Kong Applied Science and Technology Research Institute Company, Limited Advanced multi-gain calibration for direct modulation synthesizer
KR20220145667A (ko) * 2021-04-22 2022-10-31 삼성전자주식회사 적응적 구동 전압을 생성하는 위상 고정 루프 및 이의 동작 방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1459143A (zh) * 2000-09-19 2003-11-26 汤姆·瑞雷 复值德耳塔西格马锁相环解调器
US6677788B2 (en) * 2001-10-18 2004-01-13 Hitachi, Ltd. Semiconductor integrated circuit
US7062229B2 (en) * 2002-03-06 2006-06-13 Qualcomm Incorporated Discrete amplitude calibration of oscillators in frequency synthesizers
CN101090263A (zh) * 2006-08-09 2007-12-19 晨星半导体股份有限公司 频率切换方法
CN101262225A (zh) * 2008-04-11 2008-09-10 湖南大学 锁相环频率合成器
CN101951259A (zh) * 2010-08-26 2011-01-19 上海南麟电子有限公司 锁相环及其自动频率校准电路、锁相环自调谐锁定方法
CN102013888A (zh) * 2009-09-04 2011-04-13 晨星软件研发(深圳)有限公司 锁相回路的频率校正装置及其运作方法
CN105634480A (zh) * 2015-12-21 2016-06-01 航天恒星科技有限公司 宽带电荷泵锁相环及动态阈值自动频率调谐方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7030711B2 (en) * 2004-02-10 2006-04-18 Agilent Technologies, Inc. Centering a multi-band voltage controlled oscillator
US7268630B2 (en) * 2005-04-25 2007-09-11 International Business Machines Corporation Phase-locked loop using continuously auto-tuned inductor-capacitor voltage controlled oscillator
JP4649362B2 (ja) * 2006-04-19 2011-03-09 株式会社東芝 発振器制御装置
US7592847B2 (en) * 2007-03-22 2009-09-22 Mediatek Inc. Phase frequency detector and phase-locked loop
CN101699769B (zh) * 2009-10-27 2012-04-04 华为技术有限公司 一种锁相环环路带宽校准方法、***及电子设备
US8698566B2 (en) * 2011-10-04 2014-04-15 Taiwan Semiconductor Manufacturing Company, Ltd. Phase locked loop calibration
CN104135285B (zh) * 2014-08-07 2017-02-15 上海交通大学 一种频率校准电路及其方法
CN105553474A (zh) * 2015-12-08 2016-05-04 青岛盛嘉信息科技有限公司 一种信号发生装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1459143A (zh) * 2000-09-19 2003-11-26 汤姆·瑞雷 复值德耳塔西格马锁相环解调器
US6677788B2 (en) * 2001-10-18 2004-01-13 Hitachi, Ltd. Semiconductor integrated circuit
US7062229B2 (en) * 2002-03-06 2006-06-13 Qualcomm Incorporated Discrete amplitude calibration of oscillators in frequency synthesizers
CN101090263A (zh) * 2006-08-09 2007-12-19 晨星半导体股份有限公司 频率切换方法
CN101262225A (zh) * 2008-04-11 2008-09-10 湖南大学 锁相环频率合成器
CN102013888A (zh) * 2009-09-04 2011-04-13 晨星软件研发(深圳)有限公司 锁相回路的频率校正装置及其运作方法
CN101951259A (zh) * 2010-08-26 2011-01-19 上海南麟电子有限公司 锁相环及其自动频率校准电路、锁相环自调谐锁定方法
CN105634480A (zh) * 2015-12-21 2016-06-01 航天恒星科技有限公司 宽带电荷泵锁相环及动态阈值自动频率调谐方法

Also Published As

Publication number Publication date
CN107820681A (zh) 2018-03-20

Similar Documents

Publication Publication Date Title
US9954543B1 (en) Fast coarse tune and fine tune calibration for a synthesizer by multi-curve calibration within a target window
US9935640B1 (en) Gain calibration for direct modulation synthesizer using a look-up table searched by a reduced count from an overflow counter
US9042854B2 (en) Apparatus and methods for tuning a voltage controlled oscillator
US7605662B2 (en) Oscillator controller incorporating a voltage-controlled oscillator that outputs an oscillation signal at a desired oscillation frequency
US10862427B1 (en) Advanced multi-gain calibration for direct modulation synthesizer
KR100506058B1 (ko) 주파수 구분 전압 제어 발진기를 사용하는 위상 제어 루프회로
US7982552B2 (en) Automatic frequency calibration apparatus and method for a phase-locked loop based frequency synthesizer
US6229399B1 (en) Multiple frequency band synthesizer using a single voltage control oscillator
US7750701B2 (en) Phase-locked loop circuits and methods implementing multiplexer circuit for fine tuning control of digitally controlled oscillators
US7602256B2 (en) Systems and techniques for auto-calibration and fast tuning of voltage controlled oscillators in phase-lock loops
CN107005244B (zh) 通过溢出计数器的减少计数使用查找表搜索的直接调制合成器的增益校准
US7295078B2 (en) High-speed, accurate trimming for electronically trimmed VCO
US20100259332A1 (en) Compensation circuit for voltage controlled oscillator
KR20080035786A (ko) 주파수합성기 및 주파수조절방법
US10103740B2 (en) Method and apparatus for calibrating a digitally controlled oscillator
KR20080025766A (ko) 다중 주파수 공급원 시스템 및 그 동작 방법
CN107820681B (zh) 目标窗口内多曲线校准的合成器的快速粗调和精调校准
JP2006086740A (ja) 電圧制御発振器及び通信用半導体集積回路
KR101390393B1 (ko) 전하 펌프의 전류 특성을 조정하는 전하 펌프 바이어스 조정 장치 및 이를 이용한 주파수 발생 장치
KR101065818B1 (ko) 변동 보정 방법, ｐｌｌ 회로 및 반도체 집적 회로
KR101419834B1 (ko) 전압 제어 발진기를 이용하는 주파수 합성 장치
CN112425077A (zh) 直接调制合成器的高级多增益校准
JP2018503309A (ja) 発振器の較正
US20240014826A1 (en) Interpolative divider
JP2007281895A (ja) 周波数シンセサイザ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant