CN116961646B - 一种低噪声具有温度补偿的锁相环 - Google Patents

一种低噪声具有温度补偿的锁相环 Download PDF

Info

Publication number
CN116961646B
CN116961646B CN202311204723.9A CN202311204723A CN116961646B CN 116961646 B CN116961646 B CN 116961646B CN 202311204723 A CN202311204723 A CN 202311204723A CN 116961646 B CN116961646 B CN 116961646B
Authority
CN
China
Prior art keywords
charge pump
voltage
controlled oscillator
locked loop
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311204723.9A
Other languages
English (en)
Other versions
CN116961646A (zh
Inventor
胡华栋
章豪顺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Lianxintong Semiconductor Co ltd
Original Assignee
Hangzhou Lianxintong Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Lianxintong Semiconductor Co ltd filed Critical Hangzhou Lianxintong Semiconductor Co ltd
Priority to CN202311204723.9A priority Critical patent/CN116961646B/zh
Publication of CN116961646A publication Critical patent/CN116961646A/zh
Application granted granted Critical
Publication of CN116961646B publication Critical patent/CN116961646B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本公开提供了一种低噪声具有温度补偿的锁相环，包括：具有压控振荡器的基础锁相环以及具有温度补偿特性的电流型数模转换器；温度补偿电流型数模转换器与基础锁相环中的压控振荡器连接；温度补偿电流型数模转换器，用于根据预设寄存器的比特控制，调整流入压控振荡器的基准电流对应的比特数，根据比特数，将压控振荡器的频率划分为多个不同的频段，同时又具有温度补偿特性，使得在设好比特数后，大范围的温度变化下电流会随着温度自动改变，保证压控振荡器的频率不随着温度而变化。可以在降低锁相环噪声的同时，保持锁相环的输出频率范围。

Description

一种低噪声具有温度补偿的锁相环
技术领域
本公开涉及电子技术领域，具体而言，涉及一种低噪声具有温度补偿的锁相环。
背景技术
锁相环是数模混合电路中的一个重要模块，能够一种利用相位同步产生的电压，去调谐压控振荡器以产生目标频率的负反馈控制***，输出低抖动的时钟信号。它已成为通信***、数字电路、硬盘驱动电路及CPU等专用芯片中一个必不可少的模块。
在锁相环中，压控振荡器给出一个信号，一部分作为输出，另一部分通过分频与锁相环集成电路所产生的本振信号作相位比较，为了保持频率不变，就要求相位差不发生改变，如果有相位差的变化，则锁相环集成电路的电压输出端的电压发生变化，去控制压控振荡器，直到相位差恢复，达到锁相的目的。目前，为了降低锁相环的噪声，需要将压控振荡器的频率增益（KVCO）降低，但是压控振荡器控制电压由于电源电压降低而变窄加上低频率增益会导致锁相环输出频率变窄的问题，同时在更先进工艺中压控振荡器的输出频率会随着温度变化而变化巨大，需要更大的KVCO，这就与降低KVCO的需求产生了矛盾，限制了KVCO的降低，也就限制了噪声的降低。
发明内容
本公开实施例至少提供一种低噪声具有温度补偿的锁相环，可以在降低锁相环噪声的同时，保持锁相环的输出频率范围。
本公开实施例提供了一种低噪声具有温度补偿的锁相环，包括：具有压控振荡器的基础锁相环以及温度补偿电流型数模转换器；
所述温度补偿电流型数模转换器与所述基础锁相环中的所述压控振荡器连接；
所述温度补偿电流型数模转换器，用于根据预设寄存器的比特控制，调整流入所述压控振荡器的基准电流对应的比特数，根据所述比特数，将所述压控振荡器的频率划分为多个不同的频段，这样就使得锁相环有很大的输出频率范围，但每一个频段的KVCO却降低，从而降低锁相环噪声。
一种可能的实施方式中，所述温度补偿电流型数模转换器包括：第一电阻、第二电阻、比特控制模块、电压锁定模块以及正温度系数电流源；
所述比特控制模块并联在所述第二电阻的两端；
所述第二电阻的一端与外部电压源连接，另一端通过所述电压锁定模块连接至所述压控振荡器；
所述第一电阻的一端通过所述电压锁定模块与所述正温度系数电流源连接，另一端连接至所述外部电压源；
所述正温度系数电流源接地。
一种可能的实施方式中，所述比特控制模块包括多条比特控制通路，所述比特控制通路中包括第三电阻以及开关；
所述比特控制通路并联在所述第二电阻的两端；
在每条所述比特控制通路中，所述第三电阻与所述开关串联连接。
一种可能的实施方式中，所述开关连接至所述预设寄存器；
通过所述预设寄存器控制所述开关的开断，进而调整流入所述压控振荡器的基准电流对应的比特数。
一种可能的实施方式中，所述电压锁定模块包括第一PMOS管以及第二PMOS管；
所述第一PMOS管的栅极与所述第二PMOS管的源极连接，所述第一PMOS管的源极与所述第一电阻连接，所述第一PMOS管的漏极与所述正温度系数电流源连接；
所述第二PMOS管的栅极与所述第一PMOS管的漏极连接，所述第二PMOS管的源极与所述第二电阻连接，所述第二PMOS管的漏极与所述压控振荡器连接。
一种可能的实施方式中，所述基础锁相环包括：鉴频鉴相器、电荷泵、低通滤波器、所述压控振荡器以及分频器；
所述鉴频鉴相器、所述电荷泵、所述低通滤波器以及所述压控振荡器依次连接；
所述分频器连接在所述压控振荡器的输出端与所述鉴频鉴相器的输入端之间。
一种可能的实施方式中，所述低通滤波器包括：运算放大器、滤波电阻、第一滤波电容以及第二滤波电容；
所述滤波电阻与所述第一滤波电容串联连接；
所述第一滤波电容与所述运算放大器的正输入端连接，所述滤波电阻与所述电荷泵连接；
所述第二滤波电容的一端与所述运算放大器的负输入端连接，另一端与所述运算放大器的输出端连接；
所述运算放大器的负输入端以及正输入端与所述电荷泵连接，输出端与所述压控振荡器连接。
一种可能的实施方式中，所述电荷泵包括第一电荷泵通路与第二电荷泵通路；
所述第一电荷泵通路的一端与所述鉴频鉴相器连接，另一端与所述运算放大器的负输入端连接；
所述第二电荷泵通路的一端与所述鉴频鉴相器连接，另一端与所述运算放大器的正输入端连接。
一种可能的实施方式中，所述第一电荷泵通路与所述第二电荷泵通路均由第一电荷泵开关、第二电荷泵开关、第三电荷泵开关以及第四电荷泵开关构成；
所述第一电荷泵开关与所述第二电荷泵开关串联连接；
所述第三电荷泵开关与所述第四电荷泵开关串联连接；
所述第一电荷泵开关与所述第三电荷泵开关连接，所述第二电荷泵开关与所述第四电荷泵开关连接。
一种可能的实施方式中，所述压控振荡器为交叉耦合的偶数级环形振荡器。
本公开实施例提供的一种低噪声具有温度补偿的锁相环，包括：具有压控振荡器的基础锁相环以及温度补偿电流型数模转换器；所述温度补偿电流型数模转换器与所述基础锁相环中的所述压控振荡器连接；所述温度补偿电流型数模转换器，用于根据预设寄存器的比特控制，调整流入所述压控振荡器的基准电流对应的比特数，根据所述比特数，将所述压控振荡器的频率划分为多个不同的频段。可以在降低锁相环噪声的同时，保持锁相环的输出频率范围。
为使本公开的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，此处的附图被并入说明书中并构成本说明书中的一部分，这些附图示出了符合本公开的实施例，并与说明书一起用于说明本公开的技术方案。应当理解，以下附图仅示出了本公开的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1示出了本公开实施例所提供的一种低噪声具有温度补偿的锁相环的示意图；
图2示出了本公开实施例所提供的一种温度补偿电流型数模转换器的示意图；
图3示出了本公开实施例所提供的另一种低噪声具有温度补偿的锁相环的示意图；
图4示出了本公开实施例所提供的一种电荷泵的示意图；
图5示出了本公开实施例所提供的一种压控振荡器的示意图。
图示说明：
100-低噪声具有温度补偿的锁相环；110-基础锁相环；120-温度补偿电流型数模转换器；111-鉴频鉴相器；112-电荷泵；113-低通滤波器；114-压控振荡器；115-分频器；1131-运算放大器；1132-滤波电阻；1133-第一滤波电容；1134-第二滤波电容；121-第一电阻；122-第二电阻；123-比特控制模块；124-电压锁定模块；125-正温度系数电流源；1231-第三电阻；1232-开关；1241-第一PMOS管；1242-第二PMOS管；1121-第一电荷泵开关；1122-第二电荷泵开关；1123-第三电荷泵开关；1124-第四电荷泵开关。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本公开实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本公开的实施例的详细描述并非旨在限制要求保护的本公开的范围，而是仅仅表示本公开的选定实施例。基于本公开的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
本文中术语“和/或”，仅仅是描述一种关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中术语“至少一种”表示多种中的任意一种或多种中的至少两种的任意组合，例如，包括A、B、C中的至少一种，可以表示包括从A、B和C构成的集合中选择的任意一个或多个元素。
经研究发现，在锁相环中，压控振荡器给出一个信号，一部分作为输出，另一部分通过分频与锁相环集成电路所产生的本振信号作相位比较，为了保持频率不变，就要求相位差不发生改变，如果有相位差的变化，则锁相环集成电路的电压输出端的电压发生变化，去控制压控振荡器，直到相位差恢复，达到锁相的目的。目前，为了降低锁相环的噪声，需要将压控振荡器的频率增益（KVCO）降低，但是压控振荡器控制电压由于电源电压降低而变窄加上低频率增益会导致锁相环输出频率变窄的问题，同时在更先进工艺中压控振荡器的输出频率会随着温度变化而变化巨大，需要更大的KVCO，这就与降低KVCO的需求产生了矛盾，限制了KVCO的降低，也就限制了噪声的降低。
基于上述研究，本公开提供了一种低噪声具有温度补偿的锁相环，包括：具有压控振荡器的基础锁相环以及温度补偿电流型数模转换器；所述温度补偿电流型数模转换器与所述基础锁相环中的所述压控振荡器连接；所述温度补偿电流型数模转换器，用于根据预设寄存器的比特控制，调整流入所述压控振荡器的基准电流对应的比特数，根据所述比特数，将所述压控振荡器的频率划分为多个不同的频段，这样就使得锁相环有很大的输出频率范围，但每一个频段的KVCO却降低，从而降低锁相环噪声。同时又具有温度补偿特性，使得在设好比特数后，大范围的温度变化下电流会随着温度自动改变，保证压控振荡器的频率不随着温度而变化，这样在温度大范围变化的情况下压控振荡器的控制电压保持不变，KVCO也可以降低。可以在降低锁相环噪声的同时，保持锁相环的输出频率范围。
为便于对本实施例进行理解，首先对本公开实施例所公开的一种低噪声具有温度补偿的锁相环进行详细介绍。参见图1所示，为本公开实施例提供的一种低噪声具有温度补偿的锁相环100的示意图。
具体的，低噪声具有温度补偿的锁相环100包括：基础锁相环110以及温度补偿电流型数模转换器120；基础锁相环110包括：鉴频鉴相器111、电荷泵112、低通滤波器113、压控振荡器114以及分频器115。
这里，温度补偿电流型数模转换器120与基础锁相环110中的压控振荡器114连接；鉴频鉴相器111、电荷泵112、低通滤波器113以及压控振荡器114依次连接；分频器115连接在压控振荡器114的输出端与鉴频鉴相器111的输入端之间。
在具体实施中，鉴频鉴相器111的输入为参考信号以及由分频器115反馈回的压控振荡器114的输出信号，对输入的参考信号以及分频器115反馈回的信号进行频率和相位的比较，生成代表两者差异的输出控制信号UP、UPB以及DN、DNB，发送至电荷泵112。电荷泵112接收该控制信号，对低通滤波器113进行充放电。低通滤波器113将输入信号中的高频成分滤除，保留直流部分送至压控振荡器114。压控振荡器114输出一个周期信号,其频率由输入电压所控制。分频器115作为反馈回路，将压控振荡器114输出的信号送回至鉴频鉴相器111。
这里，通常压控振荡器114的输出信号的频率大于参考信号的频率，因此需在此加入分频器115以降低频率。
进一步的，温度补偿电流型数模转换器120用于根据预设寄存器的比特控制，调整流入所述压控振荡器114的基准电流对应的比特数，根据所述比特数，将所述压控振荡器114的频率划分为多个不同的频段。
这里，由寄存器控制温度补偿电流型数模转换器120的比特，使温度补偿电流型数模转换器120根据比特控制流入压控振荡器114的基准电流，并根据不同的比特数，将压控振荡器114的频率划分为多个不同频率范围的多个频段，进而通过使压控振荡器114工作于不同的频段来解决输出频率变窄的问题。
在具体实施中，压控振荡器114是锁相环的核心部分，由于温度的变化会引起MOS管的参数发生变化，进而会导致压控振荡器114输出的时钟信号的频率会随着温度变化而变化，尤其是在更加先进的制程中，温度对频率的影响越来越大，一般会随着温度的升高而降低，在低频率增益的锁相环中，在温度变化下会引起锁相环的控制电压降低或者升高到饱和，进而导致温度变化时锁相环失锁。
在本申请实施例中，为了解决温度变化下会引起锁相环的控制电压降低或者升高到饱和，进而导致温度变化时锁相环失锁的问题，本申请实施例所提供的温度补偿电流型数模转换器120的结构可以参见图2所示，为本公开实施例提供的一种温度补偿电流型数模转换器120的示意图。
具体的，温度补偿电流型数模转换器120包括：第一电阻121、第二电阻122、比特控制模块123、电压锁定模块124以及正温度系数电流源125。其中，比特控制模块123包括多条比特控制通路，每条比特控制通路中包括第三电阻1231以及开关1232；电压锁定模块124包括第一PMOS管1241以及第二PMOS管1242。
这里，所述比特控制模块123并联在所述第二电阻122的两端；所述第二电阻122的一端与外部电压源连接，另一端通过所述电压锁定模块124连接至所述压控振荡器114；所述第一电阻121的一端通过所述电压锁定模块124与所述正温度系数电流源125连接，另一端连接至所述外部电压源；所述正温度系数电流源125接地。
进一步的，所述比特控制通路并联在所述第二电阻122的两端；在每条所述比特控制通路中，所述第三电阻1231与所述开关1232串联连接。所述开关1232连接至所述预设寄存器；通过所述预设寄存器控制所述开关1232的开断，进而调整流入所述压控振荡器114的基准电流对应的比特数。
这里，第二电阻122的两端依次并联有多条比特控制通路。
在具体实施中，温度补偿电流型数模转换器120利用第一PMOS管1241以及第二PMOS管1242的反馈锁住电压，由寄存器控制比特控制通路中的开关1232的开断，进而调整并联在第二电阻122两端的第三电阻1231的数量，以实现二进制的比特控制。
进一步的，寄存器控制电阻开关的个数，从而控制流入压控振荡器114的电流，同时电流的比特数也会使压控振荡器114的输出频率形成多个频段。
其中，第一电阻121、第二电阻122和正温度系数电流源125具有温度补偿特性，使输出频率在宽温度范围内（-40~125）变化大大减小。
这里，温度补偿电流型数模转换器120通过第一电阻121、第二电阻122和正温度系数电流源125具有温度补偿特性，可以使流入压控振荡器114的电流随温度变化而变化，并且流入压控振荡器114的电流随温度变化而变化的变化趋势与压控振荡器114的频率随温度变化的趋势相反。
具体的，流入压控振荡器114的电流可以表示为：
其中，代表流入压控振荡器114的基准电流；I1代表低通滤波器流入的电流，Iptat代表正温度系数电流源125对应的电流；/>代表第二PMOS管1242源极处对应的电压；R1代表第一电阻121的电阻值；R2代表第二电阻122的电阻值。
这里，流入压控振荡器114的基准电流对温度求导，可以求出电流随温度变化的斜率；求导后的变量为正温度系数电流源125对应的电流以及第一电阻121和第二电阻122的电阻值随温度变化的斜率。
在具体实施中，可以根据压控振荡器114的频率随温度变化的斜率，针对第一电阻121和第二电阻122的电阻值随温度变化的特性选择不同类型的电阻，选取合适的第一电阻121和第二电阻122的阻值比例，进而改变第一电阻121和第二电阻122的电阻值随温度变化的斜率值，进而改变流入压控振荡器的电流达到补偿压控振荡器114的频率随温度变化趋势的效果。
需要说明的是，正温度系数电流源125对应的电流可以从预设的带隙基准电路（bandgap）通过电流镜直接镜像过来，改变电流随温度变化的斜率。
本公开实施例提供的一种低噪声具有温度补偿的锁相环，包括：具有压控振荡器的基础锁相环以及温度补偿电流型数模转换器；温度补偿电流型数模转换器与基础锁相环中的压控振荡器连接；温度补偿电流型数模转换器，用于根据预设寄存器的比特控制，调整流入压控振荡器的基准电流对应的比特数，根据比特数，将压控振荡器的频率划分为多个不同的频段。可以在降低锁相环噪声的同时，保持锁相环的输出频率范围。
作为一种可能的实施方式，参见图3所示，为本公开实施例提供的另一种低噪声具有温度补偿的锁相环100的示意图。
具体的，低噪声具有温度补偿的锁相环100包括：基础锁相环110以及温度补偿电流型数模转换器120；基础锁相环110包括：鉴频鉴相器111、电荷泵112、低通滤波器113、压控振荡器114以及分频器115。低通滤波器113包括：运算放大器1131、滤波电阻1132、第一滤波电容1133以及第二滤波电容1134。
这里，滤波电阻1132与第一滤波电容1133串联连接；第一滤波电容1133与运算放大器1131的正输入端连接，滤波电阻1132与电荷泵112连接；第二滤波电容1134的一端与运算放大器1131的负输入端连接，另一端与运算放大器1131的输出端连接；运算放大器1131的负输入端以及正输入端与电荷泵112连接，输出端与压控振荡器114连接。
在具体实施中，采用有源滤波器控制流入压控振荡器114的电压范围内的变化电流，影响压控振荡器114单个频段的变化范围，与温度补偿电流型数模转换器120结合达到低频率增益，降低锁相环路的噪声的效果。
这里，可以通过设置电流比率降低低通滤波器包括113滤波器的电容面积，控制压控振荡器114频率变化范围，防止将噪声代入至压控振荡器114。
进一步的，为适应有源滤波器对应两路电流流入的差分输入在如图1与图2所示的低噪声具有温度补偿的锁相环100基础上，参见图4所示，为本公开实施例提供的一种电荷泵112的示意图。
具体的，电荷泵112包括第一电荷泵通路与第二电荷泵通路，第一电荷泵通路与第二电荷泵通路均由第一电荷泵开关1121、第二电荷泵开关1122、第三电荷泵开关1123以及第四电荷泵开关1124构成。
这里，第一电荷泵通路的一端与鉴频鉴相器111连接，另一端与运算放大器1131的负输入端连接；第二电荷泵通路的一端与鉴频鉴相器111连接，另一端与运算放大器1131的正输入端连接。
进一步的，第一电荷泵开关1121与第二电荷泵开关1122串联连接；第三电荷泵开关1123与第四电荷泵开关1124串联连接；第一电荷泵开关1121与第三电荷泵开关1123连接，第二电荷泵开关1122与第四电荷泵开关1124连接。
在具体实施中，针对第一电荷泵通路，第一电荷泵开关1121与第三电荷泵开关1123连接至鉴频鉴相器111，用于接收DN、DNB控制信号；第二电荷泵开关1122与第四电荷泵开关1124连接至鉴频鉴相器111，用于接收UP、UPB控制信号，第三电荷泵开关1123与第四电荷泵开关1124连接的一端与运算放大器1131的负输入端连接；第一电荷泵开关1121与第二电荷泵开关1122连接的一端连接参考电压Vref。
进一步的，针对第二电荷泵通路，第一电荷泵开关1121与第三电荷泵开关1123连接至鉴频鉴相器111，用于接收UP、UPB控制信号；第二电荷泵开关1122与第四电荷泵开关1124连接至鉴频鉴相器111，用于接收DN、DNB控制信号，第三电荷泵开关1123与第四电荷泵开关1124连接的一端连接参考电压Vref；第一电荷泵开关1121与第二电荷泵开关1122连接的一端与运算放大器1131的正输入端连接。
作为另一种可能的实施方式，压控振荡器114可以为交叉耦合的偶数级环形振荡器。具体结构可以参见图5所示，为本公开实施例提供的一种压控振荡器114的示意图。
本公开实施例提供的一种具有温度补偿的低噪声具有温度补偿的锁相环，包括：具有压控振荡器的基础锁相环以及温度补偿电流型数模转换器；温度补偿电流型数模转换器与基础锁相环中的压控振荡器连接；温度补偿电流型数模转换器，用于根据预设寄存器的比特控制，调整流入压控振荡器的基准电流对应的比特数，根据比特数，将压控振荡器的频率划分为多个不同的频段。可以在降低锁相环噪声的同时，保持锁相环的输出频率范围。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的***和装置的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。在本公开所提供的几个实施例中，应该理解到，所揭露的***，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个***，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本公开各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
最后应说明的是：以上所述实施例，仅为本公开的具体实施方式，用以说明本公开的技术方案，而非对其限制，本公开的保护范围并不局限于此，尽管参照前述实施例对本公开进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本公开实施例技术方案的精神和范围，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应所述以权利要求的保护范围为准。

Claims (8)

1.一种低噪声具有温度补偿的锁相环，其特征在于，包括：具有压控振荡器的基础锁相环以及温度补偿电流型数模转换器；
所述温度补偿电流型数模转换器与所述基础锁相环中的所述压控振荡器连接；
所述温度补偿电流型数模转换器，用于根据预设寄存器的比特控制，调整流入所述压控振荡器的基准电流对应的比特数，根据所述比特数，将所述压控振荡器的频率划分为多个不同的频段；
所述温度补偿电流型数模转换器包括：第一电阻、第二电阻、比特控制模块、电压锁定模块以及正温度系数电流源；
所述比特控制模块并联在所述第二电阻的两端；
所述第二电阻的一端与外部电压源连接，另一端通过所述电压锁定模块连接至所述压控振荡器；
所述第一电阻的一端通过所述电压锁定模块与所述正温度系数电流源连接，另一端连接至所述外部电压源；
所述正温度系数电流源接地；
所述电压锁定模块包括第一PMOS管以及第二PMOS管；
所述第一PMOS管的栅极与所述第二PMOS管的源极连接，所述第一PMOS管的源极与所述第一电阻连接，所述第一PMOS管的漏极与所述正温度系数电流源连接；
所述第二PMOS管的栅极与所述第一PMOS管的漏极连接，所述第二PMOS管的源极与所述第二电阻连接，所述第二PMOS管的漏极与所述压控振荡器连接。
2.根据权利要求1所述的低噪声具有温度补偿的锁相环，其特征在于：
所述比特控制模块包括多条比特控制通路，所述比特控制通路中包括第三电阻以及开关；
所述比特控制通路并联在所述第二电阻的两端；
在每条所述比特控制通路中，所述第三电阻与所述开关串联连接。
3.根据权利要求2所述的低噪声具有温度补偿的锁相环，其特征在于：
所述开关连接至所述预设寄存器；
通过所述预设寄存器控制所述开关的开断，进而调整流入所述压控振荡器的基准电流对应的比特数。
4.根据权利要求1所述的低噪声具有温度补偿的锁相环，其特征在于，所述基础锁相环包括：鉴频鉴相器、电荷泵、低通滤波器、所述压控振荡器以及分频器；
所述鉴频鉴相器、所述电荷泵、所述低通滤波器以及所述压控振荡器依次连接；
所述分频器连接在所述压控振荡器的输出端与所述鉴频鉴相器的输入端之间。
5.根据权利要求4所述的低噪声具有温度补偿的锁相环，其特征在于，所述低通滤波器包括：运算放大器、滤波电阻、第一滤波电容以及第二滤波电容；
所述滤波电阻与所述第一滤波电容串联连接；
所述第一滤波电容与所述运算放大器的正输入端连接，所述滤波电阻与所述电荷泵连接；
所述第二滤波电容的一端与所述运算放大器的负输入端连接，另一端与所述运算放大器的输出端连接；
所述运算放大器的负输入端以及正输入端与所述电荷泵连接，输出端与所述压控振荡器连接。
6.根据权利要求5所述的低噪声具有温度补偿的锁相环，其特征在于：
所述电荷泵包括第一电荷泵通路与第二电荷泵通路；
所述第一电荷泵通路的一端与所述鉴频鉴相器连接，另一端与所述运算放大器的负输入端连接；
所述第二电荷泵通路的一端与所述鉴频鉴相器连接，另一端与所述运算放大器的正输入端连接。
7.根据权利要求6所述的低噪声具有温度补偿的锁相环，其特征在于：
所述第一电荷泵通路与所述第二电荷泵通路均由第一电荷泵开关、第二电荷泵开关、第三电荷泵开关以及第四电荷泵开关构成；
针对所述第一电荷泵通路，所述第一电荷泵开关与所述第二电荷泵开关串联连接；
所述第三电荷泵开关与所述第四电荷泵开关串联连接；
所述第一电荷泵开关与所述第三电荷泵开关连接，所述第二电荷泵开关与所述第四电荷泵开关连接；
针对所述第二电荷泵通路，所述第一电荷泵开关与所述第二电荷泵开关串联连接；
所述第三电荷泵开关与所述第四电荷泵开关串联连接；
所述第一电荷泵开关与所述第三电荷泵开关连接，所述第二电荷泵开关与所述第四电荷泵开关连接。
8.根据权利要求1所述的低噪声具有温度补偿的锁相环，其特征在于：
所述压控振荡器为交叉耦合的偶数级环形振荡器。
CN202311204723.9A 2023-09-19 2023-09-19 一种低噪声具有温度补偿的锁相环 Active CN116961646B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311204723.9A CN116961646B (zh) 2023-09-19 2023-09-19 一种低噪声具有温度补偿的锁相环

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311204723.9A CN116961646B (zh) 2023-09-19 2023-09-19 一种低噪声具有温度补偿的锁相环

Publications (2)

Publication Number Publication Date
CN116961646A CN116961646A (zh) 2023-10-27
CN116961646B true CN116961646B (zh) 2023-12-15

Family

ID=88447678

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311204723.9A Active CN116961646B (zh) 2023-09-19 2023-09-19 一种低噪声具有温度补偿的锁相环

Country Status (1)

Country Link
CN (1) CN116961646B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201444630U (zh) * 2009-07-29 2010-04-28 浪潮电子信息产业股份有限公司 一种频段可调节的锁相环电路
CN102299706A (zh) * 2010-06-28 2011-12-28 开曼晨星半导体公司 压控振荡器频率温度补偿***及锁定锁相回路频率的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3901693B2 (ja) * 2003-03-28 2007-04-04 沖電気工業株式会社 発振回路及び発振回路制御方法
KR101515099B1 (ko) * 2008-10-07 2015-04-24 삼성전자주식회사 전하펌프, 전하펌프 보정 장치 및 이를 포함한 위상 동기 루프
JP5694696B2 (ja) * 2010-07-15 2015-04-01 ラピスセミコンダクタ株式会社 周波数シンセサイザ装置及び変調周波数変位調整方法
EP3836401A1 (en) * 2019-12-10 2021-06-16 NXP USA, Inc. Frequency synthesizer with phase noise temperature compensation, communication unit and method therefor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201444630U (zh) * 2009-07-29 2010-04-28 浪潮电子信息产业股份有限公司 一种频段可调节的锁相环电路
CN102299706A (zh) * 2010-06-28 2011-12-28 开曼晨星半导体公司 压控振荡器频率温度补偿***及锁定锁相回路频率的方法

Also Published As

Publication number Publication date
CN116961646A (zh) 2023-10-27

Similar Documents

Publication Publication Date Title
US7554413B2 (en) Voltage controlled oscillator with compensation for power supply variation in phase-locked loop
US7876136B2 (en) Phase-locked-loop circuit having a pre-calibration function and method of pre-calibrating the same
US5748048A (en) Voltage controlled oscillator (VCO) frequency gain compensation circuit
US7030688B2 (en) Low-pass filter for a PLL, phase-locked loop and semiconductor integrated circuit
EP3289687B1 (en) Reconfigurable fractional-n frequency generation for a phase-locked loop
US7907022B2 (en) Phase-locked loop and method for operating the same
US7312663B2 (en) Phase-locked loop having a bandwidth related to its input frequency
US7633347B2 (en) Apparatus and method for operating a phase-locked loop circuit
US20080122546A1 (en) Variable frequency oscillator and communication circuit with it
WO2005004331A2 (en) Differential charge pump phase lock loop (pll) synthesizer with adjustable tuning voltage range
US20080088379A1 (en) Current device and method for phase-locked loop
EP1897221B1 (en) Phase-locked loop systems using adaptive low-pass filters in switched bandwidth feedback loops
WO2005002047A1 (en) Phase-locked loop and delay-locked loop including differential delay cells having differential control inputs
US10396806B1 (en) Voltage regulator based loop filter for loop circuit and loop filtering method
WO2006022054A1 (ja) Ｐｌｌ周波数シンセサイザ
US6624668B1 (en) Digitally programmable phase-lock loop for high-speed data communications
CN110999087B (zh) 锁相环路电路
JP6605988B2 (ja) 半導体装置
US7148758B1 (en) Integrated circuit with digitally controlled phase-locked loop
EP2713518B1 (en) Voltage translation circuit and a voltage-controlled oscillator including the latter
CN109586714B (zh) 使用锁相环和锁频环对压控振荡器进行校准以修整其增益
CN116961646B (zh) 一种低噪声具有温度补偿的锁相环
CN109075794B (zh) Pll***及其操作方法
US10715158B1 (en) Phase-locked loop (PLL) with calibration circuit
US6993106B1 (en) Fast acquisition phase locked loop using a current DAC

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant