CN108011631A - 工作时钟生成方法、时钟源及芯片 - Google Patents

工作时钟生成方法、时钟源及芯片 Download PDF

Info

Publication number
CN108011631A
CN108011631A CN201711377356.7A CN201711377356A CN108011631A CN 108011631 A CN108011631 A CN 108011631A CN 201711377356 A CN201711377356 A CN 201711377356A CN 108011631 A CN108011631 A CN 108011631A
Authority
CN
China
Prior art keywords
clock
clock signal
working environment
environmental parameter
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711377356.7A
Other languages
English (en)
Inventor
忻凌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Buildwin International Zhuhai Ltd
Original Assignee
Jian Rong Semiconductor (shenzhen) Co Ltd
Jianrong Integrated Circuit Technology Zhuhai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jian Rong Semiconductor (shenzhen) Co Ltd, Jianrong Integrated Circuit Technology Zhuhai Co Ltd filed Critical Jian Rong Semiconductor (shenzhen) Co Ltd
Priority to CN201711377356.7A priority Critical patent/CN108011631A/zh
Publication of CN108011631A publication Critical patent/CN108011631A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/099Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明实施例一种工作时钟生成方法、时钟源及芯片。所述时钟源包括:时钟发生电路,用于根据环境参数,确定工作环境;根据外部接入的标准频率,获得所述工作环境与所述时钟信号之间的函数关系;并且,根据所述函数关系与当前的工作环境,校正所述时钟信号。基于事先获得的时钟信号的偏差值与工作环境之间的函数关系,能够在脱离外部提供的高精度标准时钟的情况下,对生成的时钟信号进行校准。由于不需要额外添加外部的高精度晶振,可以有效的降低实现的芯片面积、时钟源的功耗以及成本。

Description

工作时钟生成方法、时钟源及芯片
技术领域
本发明涉及时钟电路技术领域,特别是涉及一种工作时钟生成方法、时钟源以及芯片。
背景技术
在现有的芯片产品或者基于各类芯片实现的电子终端设备中,都需要使用一个周期误差满足使用要求的时钟信号来进行通信、计时或者同步等功能。如何为芯片产品提供稳定、频率误差较小的时钟信号是本技术领域中非常关注的问题。
现有大部分芯片产品的时钟信号源自于在芯片上内置的RC或者LC振荡电路。但是,由于存在生产工艺、芯片电路的工作温度以及工作电压等的偏差,此类型振荡电路提供的时钟信号的频率精度较低,很难满足芯片产品对于频率精度的要求。
因此,为了进一步的提高频率精度,满足产品的使用需求,通常会采用在片外增设一个高精度晶振的方式,来提高时钟信号的频率精度。但是,此类片外增设的高精度晶振需要占用较大的空间,还会带来额外的功耗和成本开销,使用上存在一定的局限性。
发明内容
本发明实施例主要解决的技术问题是提供一种工作时钟生成方法、时钟源以及芯片,能够解决现有时钟信号源的频率精度与成本资源开销之间存在矛盾的问题。
为解决上述技术问题,本发明实施例提供了一种时钟源。所述时钟源包括:用于根据环境参数,确定工作环境;根据外部接入的标准频率,获得所述工作环境与所述时钟信号之间的函数关系;并且,根据所述函数关系与当前的工作环境,校正所述时钟信号。
为解决上述技术问题,本发明实施例还提供了一种芯片。所述芯片包括如上所述的时钟源、***电路以及传感器;所述传感器用于采集环境参数,所述时钟源用于根据所述环境参数,校准所述时钟信号并提供给所述***电路使用。
为解决上述技术问题,本发明实施例还提供了一种工作时钟生成方法。所述工作时钟生成方法包括:时钟预校准阶段和时钟生成阶段;
所述时钟预校准阶段包括:采集来自传感器的环境参数,确定当前的工作环境;根据外部接入的标准频率,确定时钟信号在当前工作环境下的偏差值;以及,记录若干个不同工作环境下的偏差值,获得工作环境与时钟信号之间的函数关系;
所述时钟生成阶段包括:采集来自传感器的环境参数,确定当前的工作环境;根据当前的工作环境和所述函数关系,计算对应的偏差值;通过所述偏差值校正所述时钟信号;以及,基于所述校正后的时钟信号,生成一个或者多个工作时钟。
本发明实施例中提供的时钟源,基于事先获得的时钟信号的偏差值与工作环境之间的函数关系,能够在脱离外部提供的高精度标准时钟的情况下,获得符合使用要求的高精度的工作时钟,具有较低的功耗和实现成本。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明,这些示例性说明并不构成对实施例的限定,附图中具有相同参考数字标号的元件表示为类似的元件,除非有特别申明,附图中的图不构成比例限制。
图1为本发明实施例提供的时钟源的结构框图;
图2为本发明实施例提供的芯片的结构框图;
图3为本发明实施例提供的工作时钟生成方法的测试阶段的方法流程图;
图4为本发明实施例提供的工作时钟生成方法的运行阶段的方法流程图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本发明,并不用于限定本发明。
能够在不同工作环境下,保持稳定频率,具有较小的周期性误差的时钟信号是芯片或者电子产品中期望使用的信号。芯片可以通过倍频或者分频等方式,生成多个具有不同频率的工作时钟,提供给相应的功能模块使用,实现同步、通信或者计时等功能。
由于芯片电路在生产过程中的工艺差异或者工作运行中的工作环境的变变,RC和LC振荡电路会发生频率漂移等现象。因此,基于这些振荡电路的时钟源无法保持输出稳定频率的时钟信号,满足芯片的使用需要。而应用本发明实施例提供的时钟源可以通过对振荡电路输出的时钟信号进行校正,确保输出时钟信号的频率精度。
图1为本发明实施例提供的时钟源的结构框图。该时钟源可以根据实际需要,向芯片***提供多个不同频率的工作时钟。如图1所示,该时钟源可以包括:时钟发生电路110、预校准电路120以及时钟发生器130。
其中,时钟发生电路110是一个振荡电路,其可以振荡产生具有特定频率的时钟信号,作为时钟源产生各个工作时钟的基础信号。
一般的,时钟发生电路110的时钟信号的频率由其具体的电路结构或者电容值、电阻值等比例所决定。但是,受生产工艺和/或工作环境的影响,时钟发生电路110会出现频率漂移的现象,使输出的时钟信号存在较大的周期误差。在一些实施例中,该时钟发生电路110可以是基于RC振荡器或者LC振荡器的时钟信号。
预校准电路120是与时钟发生电路110连接,用于纠正或者校准该时钟信号的功能电路。如图1所示,预校准电路120具有接收环境参数以及标准频率的数据接口以及相应的运算电路。
预校准电路120在用于校准前,首先需要经历一定时间长度的检测阶段。在检测阶段,预校准电路120需要接入作为标准频率的高精度时钟,预先确定振荡电路的频率漂移情况。亦即,通过比较标准频率与时钟信号,确定在当前的环境参数下,时钟信号存在的偏差值。
标准频率是时钟源在检测或者测试过程中,通过外部引入的高精度时钟提供的。其具体可以是任何类型的设备或者电路产生的高精度时钟,具有足够的精度即可。
在检测阶段持续运行足够长的时间以后,预校准电路120便可以获得在不同的工作环境下,时钟信号对应的偏差值。经过整理记录后,确定工作环境与时钟信号这两个变量之间的函数关系。
该工作环境是指由一个或者多个环境参数表征或者代表的变量。其可以根据实际情况规定划分形成。该环境参数来自于***的传感器采集的传感器信号。环境参数具体可以是任何对时钟发生电路产生影响的参数,例如温度和/或电压等。在本实施例中,可以采用温度和电压两个环境参数来表征该工作环境。
检测阶段的运行时间具体可以由时钟信号的精度要求所决定。当检测阶段的测试时间越长,用以反映时钟信号的频率漂移情况的数据就越充足,从而提供更好的校准效果。
在时钟源脱离外部引入的高精度时钟,投入生产运行使用后,预校准电路120便可以基于在测试阶段获得的函数关系,计算确定在当前工作环境下的时钟信号的偏差值,并基于该偏差值对时钟发生电路110输出的时钟信号进行校准,消除时钟发生电路110出现的频率偏移,提供一个高精度的片内时钟信号。
随着芯片产品的持续运行,工作环境可能会出现相应的变化,例如温度上升。因此,在一些实施例中,预校准电路120还可以周期性的采集环境参数,在环境参数的变化超过预定的阈值时,及时的更新当前的工作环境。然后,重复执行相应的校准操作。即根据所述函数关系,计算所述时钟信号在当前工作环境下的偏差值,并根据所述偏差值校准所述时钟信号的中心频率。
时钟发生器130是用于调整频率的功能电路。时钟发生器130可以以校正后的时钟信号作为基准,生成与实际需要相符的工作时钟。
在一些实施例中。如图1所示,时钟发生器130可以分别与预校准电路120和时钟发生电路110连接,基于时钟发生电路110提供的时钟信号,生成并提供相应的工作时钟。
在另一些实施例中,预校准电路120计算获得的,用于校正时钟信号的数据(如偏差值)也可以输入到时钟发生器130中。此时,时钟发生器130可以直接接收来自时钟发生电路的时钟信号,并根据控制信号直接生成符合使用需要的工作时钟,由时钟发生器130进行时钟信号的校准。
例如,在需要向片上***的RTC(实时时钟)等电路提供低速时钟时,可以计算相应的累加器步进长度,然后提供相应的控制信号至时钟发生器130中,使其产生符合使用要求,具有较低频率的工作时钟。或者是,在需要向片上***的锁相环电路等提供高速时钟时,可以计算工作时钟与时钟信号之间的倍数,然后提供相应的控制信号至时钟发生器130中,使其产生符合使用要求,具有较高频率的工作时钟。
在一些实施例中,时钟发生器130作为片上***的外部功能电路,也可以被省略。在省略时钟发生器130时,时钟源仅通过预校准电路,从时钟生成电路输出一个经过校正的时钟信号作为基准时钟,提供给片上***。片上***内相应的***电路250根据该基准时钟,以倍频或者分频的方式,生成多个不同频率的工作时钟。
本发明实施例提供的时钟源,可以在脱离外部精确时钟的情况下,基于检测阶段获得的函数关系,实现时钟信号的校准,降低频率漂移现象的影响。上述时钟源设计方案由于不需要外置晶振,可以使实现时钟源所需的芯片面积较小,而且能够以较低功耗和成本提供高精度的时钟信号或者工作时钟供***使用,有利于进一步的减少产品的体积。
在另一些实施例中,为了进一步的提高时钟发生电路的时钟频率的稳定性,避免芯片制作过程中的工艺偏差。如图1所示,该时钟源还可以进一步包括:时钟校正电路140。
该时钟校正电路140分别与预校准电路120和时钟发生电路110连接,用于对时钟发生电路110的时钟信号进行初调,以使时钟发生电路110的频率能够保持在设计预期的范围内,避免工艺偏差造成的影响。
在检测阶段,首先会由时钟校正电路140对时钟发生电路110的时钟信号进行初调,使其中心频率能够稳定落在设计预期的范围内以后,再通过预校准电路120,计算获得工作环境与时钟信号之间的函数关系。
在一些实施例中,如图1所示,时钟校正电路140也与时钟发生器130连接,向时钟发生器130提供相应的控制信号。
本发明实施例还进一步提供了上述时钟源的应用实例。图2为本发明实施例提供的应用上述时钟源的芯片的结构框图。如图2所示,该芯片具体包括:振荡器210、预校准电路220、参考时钟发生器230、时钟校正电路240、***电路250以及传感器260。
其中,振荡器210为常用的RC或者LC振荡器,可以提供一个具有特定频率的时钟信号。参考时钟发生器230与振荡器210和时钟校正电路连接,用于根据控制信号和振荡器210提供的时钟信号,输出校准后的时钟信号。在本实施例中,图1所示的时钟发生器130由振荡器210与参考时钟发生器230两个功能电路组成,用于实现与时钟发生器130相同的功能。
传感器260设置在芯片上,用于采集一种或者多种,用以表征芯片当前工作环境的芯片参数的传感器设备。该传感器260可以根据实际需要,设置相应的传感器采集不同的环境参数,如电压、温度等。
预校准电路220分别与传感器260、振荡器210以及参考时钟发生器230连接。该预校准电路220还设置有与外部标准时钟连接的标准时钟接口。
在芯片的测试阶段,预校准电路220通过标准时钟接口接入高精度的外部时钟。预校准电路220以该外部时钟为标准频率,计算确定时钟信号当前的偏差值的同时,通过传感器260采集此时的环境参数,从而确定在特定环境参数表征的某个工作环境下,时钟信号的偏差值。
经过足够长的测试时间以后,预校准电路220可以获取到不同工作环境下的时钟信号的偏差值,从而建立工作环境与时钟信号之间的函数关系。具体的测试时间由时钟信号的精度所决定。
具体的,上述函数关系可以以表格形式或者其它合适的形式记录存在在预校准电路220的存储装置或者芯片中的存储器中,供芯片正常运行时通过查找表等方式调用。
在芯片的运行阶段,预校准电路220通过传感器260采集当前的环境参数,根据在先建立的函数关系,计算当前时钟信号的偏差值并据此修改提供至参考时钟发生器230的控制信号,对其输出的时钟信号进行校准。
在一些实施例中,预校准电路220可以以一定的周期采集传感器的环境参数,并重复进行多次时钟信号的校准功能,以及时的响应芯片的工作环境变化,保持时钟信号的精度。
时钟校正电路240用于对时钟信号进行针对芯片制作工艺偏差的初调,令时钟信号的中心频率能够保持在预先设定的频率范围内。时钟校正电路240还具有运算能力。其接收来自预校准电路输出的时钟信号的频率并根据实际需求,计算确定相应的控制信号(如频率倍数或者累加器的步进长度)。
参考时钟发生器230接收控制信号后,可以据此输出相应的工作时钟,提供给不同的***电路250。在图2中,***电路250以需要使用低速时钟的RTC以及需要使用高速时钟的锁相环电路为例,而并不限于图2所示的***电路。
由于时钟信号的校准过程依赖于传感器采集的环境参数进行。因此,为了确保校准后时钟信号的精确性,在一些实施例中,可以在检测阶段首先对传感器进行校准,包括对传感器采集的数据结果以及线性度等进行校准,确保预校准电路220能够获得准确的环境参数。
应当说明的是,上述芯片中的一个或者多个功能模块还可以整合或者拆分为不同的功能模块,只需要能够执行上述相同的功能步骤即可。芯片内的一个或者多个功能模块可以封装到时钟源中,或者从时钟源中移除,封装到芯片的其它功能模块。例如,上述预校准电路可以作为一个独立的功能电路进行封装。使用时,将其与相应的时钟发生电路以及传感器连接即可。
以下结合工作时钟的具体生成方式,详细说明上述时钟源的具体工作过程。图3和图4为本发明实施例提供的芯片的运行过程。该运行过程大致可以分为芯片测试阶段以及芯片运行阶段。
芯片测试阶段是指芯片在制作封装完成后,为确保芯片的质量,进行的检测、参数调整等一系列的芯片检测过程。针对不同批次的芯片产品,都会有一个出厂前的芯片测试步骤。在芯片测试阶段,会由外部的时钟源为芯片提供一个高精度的时钟,作为时钟信号校正的标准。如图3所示,在芯片的测试阶段具体包括如下步骤:
301、采集来自传感器的环境参数,确定当前的工作环境。传感器是芯片上设置的,用于监测芯片运行状态或者工作环境的监测单元,例如电压、电流或者温度等。工作环境是由环境参数所确定的,由技术人员根据实际的精度需要等规定或者划定的变量。例如,某个电压和某个温度范围内,划分为工作环境1。而在另一个电压或者温度范围内,划归为工作环境2。
302、根据外部接入的标准频率,确定时钟信号在当前工作环境下的偏差值。
标准频率由外部的高精度时钟来提供,其是进行校正和判断的标准。偏差值是由时钟发生电路随工作环境的变化而产生的频率漂移现象所形成的。在具有外部高精度时钟提供的标准频率作为参考时,便可以确定时钟发生电路相应的频率漂移公式,用偏差值来表示工作环境对时钟发生电路的影响。
303、记录若干个不同工作环境下的偏差值,获得工作环境与时钟信号之间的函数关系。
每个工作环境与对应的一个偏差值为一组数据,记录多组数据以后,便可以计算确定工作环境和时钟信号这两个变量之间的函数关系。具体可以采用合适的方式来表示这样的函数关系。
当完成了芯片测试的阶段后,芯片便可以基于该函数关系,在芯片运行阶段对时钟信号进行校准。芯片的运行阶段是指芯片在出货以后,脱离了外部标准频率以后的实际使用过程。如图4所示,该芯片运行阶段可以包括如下步骤:
401、采集来自传感器的环境参数,确定当前的工作环境。
在一些实施例中,由于工作环境通常会随着芯片的使用发生变化,因此,步骤401可以是一个周期性执行的步骤。亦即,根据实际的需要,周期性的采集环境参数,判断当前的工作环境是否发生了变化。
当采集获得的环境参数超过预设阈值时,便可以更新当前的工作环境,依次执行步骤402-404,重新对时钟信号进行校正,确保时钟信号能够稳定的保持在预设的目标频率上,减少周期性误差。
402、根据当前的工作环境和所述函数关系,计算对应的偏差值。
确定了当前的工作环境以后,可以通过查表等方式(具体取决于函数关系的表示方式),计算当前工作环境下,时钟信号的偏差值。
403、通过所述偏差值校正所述时钟信号。计算获得偏差值以后,便可以对时钟信号的频率进行校正,使其能够保持在较小的周期误差,满足芯片的工作时钟的需要。
在一些实施例中,也可以采用环境参数与时钟信号一一对应的方式。例如当检测到当前的环境参数后,通过查找表的方式,寻找在相同的环境参数下,时钟信号的标准中心频率。然后,直接将时钟信号校正到相应的标准中心频率,消除工作环境造成的频率漂移的影响。
404、基于所述校正后的时钟信号,生成一个或者多个工作时钟。
校正后的时钟信号作为芯片的参考时钟,可以通过倍频或者分频等方式生成多个不同频率的低速时钟或者高速时钟,作为工作时钟,提供给各个部分的***电路使用。
具体的,该工作时钟的具体生成过程可以是基于控制信号实现的。亦即,芯片内的功能模块根据需要计算确定需要倍频的倍数或者分频的累加器步进长度后,输出控制信号至时钟发生器。时钟发生器以校正后的时钟信号为基准,根据控制信号调整时钟信号的频率后生成相应的工作时钟输出。
在一些实施例中,为了确保传感器采集的数据的准确性,在芯片测试阶段可以首先对芯片内的传感器进行校正,调整传感器的结果或者线性度,确保环境参数的可靠性。
在另一些实施例中,若芯片内部内置了相应的时钟校正电路,还可以在计算函数关系前,首先通过时钟校正电路对时钟信号进行初调,校准生产工艺偏差导致的误差,令时钟信号的中心频率稳定在特定的目标设计范围以后,再由预校准电路进行步骤301至303,构建时钟信号与工作环境之间的函数关系。
本发明实施例提供的工作时钟生成方式,通过在芯片测试阶段预先计算和记录工作环境与时钟信号之间的函数关系的方式,能够依靠函数关系和传感器采集获得的环境参数实现对时钟信号的校准,避免工作环境因素造成的影响。
这样的校准方式在获取了上述函数关系以后,不需要依靠外设的精确时钟信号作为参考,有效的减少了功耗和实现成本,实现高精度的时钟源的芯片面积能够很大的缩减。
专业人员应该还可以进一步意识到,结合本文中所公开的实施例描述的示例性的工作时钟生成步骤,能够以电子硬件、计算机软件或者二者的结合来实现,为了清楚地说明硬件和软件的可互换性,在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。
专业人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本发明的范围。所述的计算机软件可存储于计算机可读取存储介质中,该程序在执行时,可包括如上述各方法的实施例的流程。其中,所述的存储介质可为磁碟、光盘、只读存储记忆体或随机存储记忆体等。
以上所述仅为本发明的实施方式,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围内。

Claims (12)

1.一种时钟源,其特征在于,包括:
时钟发生电路,用于产生时钟信号;
预校准电路,用于根据环境参数,确定工作环境;根据外部接入的标准频率,获得所述工作环境与所述时钟信号之间的函数关系;并且,根据所述函数关系与当前的工作环境,校正所述时钟信号。
2.根据权利要求1所述的时钟源,其特征在于,还包括时钟发生器;所述时钟发生器,用于以所述校正后的时钟信号为基准,产生一个或者多个不同频率的工作时钟。
3.根据权利要求1所述的时钟源,其特征在于,所述预校准电路还用于:
周期性的采集所述环境参数,更新当前的工作环境:根据所述函数关系,计算所述时钟信号在当前工作环境下的偏差值;并且,根据所述偏差值校准所述时钟信号的中心频率。
4.根据权利要求1所述的时钟源,其特征在于,所述环境参数包括:温度以及电压。
5.根据权利要求1所述的时钟源,其特征在于,所述时钟发生电路包括RC振荡电路或者LC振荡电路。
6.根据权利要求1所述的时钟源,其特征在于,还包括:时钟校正电路;
所述时钟校正电路,用于在所述预校准电路获得所述函数关系前,将所述时钟信号的中心频率调整到预定的频率范围内。
7.一种芯片,其特征在于,包括***电路、传感器以及如权利要求1-6任一所述的时钟源;
所述传感器用于采集环境参数,所述时钟源用于根据所述环境参数,校准所述时钟信号并提供给所述***电路使用。
8.根据权利要求7所述的芯片,其特征在于,所述***电路还用于,在获得工作环境与时钟信号之间的函数关系前,校准所述传感器。
9.一种工作时钟生成方法,其特征在于,包括:时钟预校准阶段和时钟生成阶段;
所述时钟预校准阶段包括:采集来自传感器的环境参数,确定当前的工作环境;根据外部接入的标准频率,确定时钟信号在当前工作环境下的偏差值;以及,记录若干个不同工作环境下的偏差值,获得工作环境与时钟信号之间的函数关系;
所述时钟生成阶段包括:采集来自传感器的环境参数,确定当前的工作环境;根据当前的工作环境和所述函数关系,计算对应的偏差值;通过所述偏差值校正所述时钟信号;以及,基于所述校正后的时钟信号,生成一个或者多个工作时钟。
10.根据权利要求9所述的方法,其特征在于,所述采集来自传感器的环境参数,确定当前的工作环境,具体包括:
以预定的周期采集所述环境参数;
在所述环境参数超过预设阈值时,更新当前的工作环境。
11.根据权利要求9所述的方法,其特征在于,所述环境参数包括:温度和电压。
12.根据权利要求9所述的方法,其特征在于,在所述时钟预校准阶段,所述方法还包括:在采集来自传感器的环境参数前,校准所述传感器。
CN201711377356.7A 2017-12-19 2017-12-19 工作时钟生成方法、时钟源及芯片 Pending CN108011631A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711377356.7A CN108011631A (zh) 2017-12-19 2017-12-19 工作时钟生成方法、时钟源及芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711377356.7A CN108011631A (zh) 2017-12-19 2017-12-19 工作时钟生成方法、时钟源及芯片

Publications (1)

Publication Number Publication Date
CN108011631A true CN108011631A (zh) 2018-05-08

Family

ID=62060104

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711377356.7A Pending CN108011631A (zh) 2017-12-19 2017-12-19 工作时钟生成方法、时钟源及芯片

Country Status (1)

Country Link
CN (1) CN108011631A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108768548A (zh) * 2018-06-12 2018-11-06 Oppo广东移动通信有限公司 射频校准方法、装置、移动终端及计算机可读取存储介质
CN110729984A (zh) * 2018-07-17 2020-01-24 中芯国际集成电路制造(北京)有限公司 一种时钟信号生成电路及电子设备
CN111934678A (zh) * 2020-09-28 2020-11-13 深圳英集芯科技有限公司 芯片内时钟频率自动校准方法及相关产品
CN112100120A (zh) * 2020-09-14 2020-12-18 上海艾为电子技术股份有限公司 一种soc芯片及其上电控制方法
CN113391539A (zh) * 2021-06-16 2021-09-14 北京康斯特仪表科技股份有限公司 一种rtc时钟校准方法及工业现场校验装置
CN115134203A (zh) * 2022-06-27 2022-09-30 国网青海省电力公司信息通信公司 信号处理方法、装置及电子设备
CN115941150A (zh) * 2022-10-20 2023-04-07 深圳市金科泰通信设备有限公司 时钟输出方法、时钟模块、电子设备及存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1855726A (zh) * 2005-04-25 2006-11-01 国际商业机器公司 锁相环电路和压控振荡器
CN103226376A (zh) * 2013-04-14 2013-07-31 嵊州市华丰电子有限公司 一种高精度实时时钟芯片
CN103499803A (zh) * 2013-09-09 2014-01-08 扬州市万泰电器厂有限公司 一种提高电能表mcu内置实时时钟精度的方法
CN105007076A (zh) * 2014-04-24 2015-10-28 苏州迈略信息科技有限公司 一种过采样数模转换器的失配自动矫正电路
CN107329399A (zh) * 2017-07-14 2017-11-07 成都天奥电子股份有限公司 一种卫星授时时钟***低功耗控制方法及时钟***

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1855726A (zh) * 2005-04-25 2006-11-01 国际商业机器公司 锁相环电路和压控振荡器
CN103226376A (zh) * 2013-04-14 2013-07-31 嵊州市华丰电子有限公司 一种高精度实时时钟芯片
CN103499803A (zh) * 2013-09-09 2014-01-08 扬州市万泰电器厂有限公司 一种提高电能表mcu内置实时时钟精度的方法
CN105007076A (zh) * 2014-04-24 2015-10-28 苏州迈略信息科技有限公司 一种过采样数模转换器的失配自动矫正电路
CN107329399A (zh) * 2017-07-14 2017-11-07 成都天奥电子股份有限公司 一种卫星授时时钟***低功耗控制方法及时钟***

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108768548A (zh) * 2018-06-12 2018-11-06 Oppo广东移动通信有限公司 射频校准方法、装置、移动终端及计算机可读取存储介质
CN110729984A (zh) * 2018-07-17 2020-01-24 中芯国际集成电路制造(北京)有限公司 一种时钟信号生成电路及电子设备
CN110729984B (zh) * 2018-07-17 2023-12-22 中芯国际集成电路制造(北京)有限公司 一种时钟信号生成电路及电子设备
CN112100120A (zh) * 2020-09-14 2020-12-18 上海艾为电子技术股份有限公司 一种soc芯片及其上电控制方法
CN111934678A (zh) * 2020-09-28 2020-11-13 深圳英集芯科技有限公司 芯片内时钟频率自动校准方法及相关产品
CN113391539A (zh) * 2021-06-16 2021-09-14 北京康斯特仪表科技股份有限公司 一种rtc时钟校准方法及工业现场校验装置
CN113391539B (zh) * 2021-06-16 2022-08-26 北京康斯特仪表科技股份有限公司 一种rtc时钟校准方法及工业现场校验装置
CN115134203A (zh) * 2022-06-27 2022-09-30 国网青海省电力公司信息通信公司 信号处理方法、装置及电子设备
CN115134203B (zh) * 2022-06-27 2024-04-09 国网青海省电力公司信息通信公司 信号处理方法、装置及电子设备
CN115941150A (zh) * 2022-10-20 2023-04-07 深圳市金科泰通信设备有限公司 时钟输出方法、时钟模块、电子设备及存储介质
CN115941150B (zh) * 2022-10-20 2023-09-29 深圳市金科泰通信设备有限公司 时钟输出方法、时钟模块、电子设备及存储介质

Similar Documents

Publication Publication Date Title
CN108011631A (zh) 工作时钟生成方法、时钟源及芯片
CN1584774B (zh) 半导体集成电路
CN110380724B (zh) Rtc时钟频率温度补偿芯片
US9692395B2 (en) Frequency divider, clock generating apparatus, and method capable of calibrating frequency drift of oscillator
US6388532B1 (en) System and method for programming oscillators
CN103176400B (zh) 智能电表时钟校准方法
CN101604970B (zh) 自拟合数字温度补偿晶体振荡器及其***与实现方法
CN102163041B (zh) 实时时钟宽范围温度误差补偿方法及其***
CN101452307B (zh) 实时时钟校准***及其方法
CN101197367B (zh) 半导体集成电路装置和包括该装置的内部功率控制***
CN106054580B (zh) 时钟芯片的秒信号校准方法
CN110262210B (zh) 基于计数器的晶振守时方法
CN101959298B (zh) 一种慢速定时时钟校准方法及装置和一种终端
CN205847231U (zh) 芯片内环振校准***
CN106292839A (zh) 实时时钟补偿电路及校准方法、装置
CN102981551A (zh) 一种实时时钟温度补偿***及方法
US7106118B2 (en) Clock signal generator with low power comsumption function and method thereof
CN109217821B (zh) 频率器件补偿方法、装置、***及计算机可读存储介质
CN110968148A (zh) 一种定时校准方法、装置及定时器
CN202614950U (zh) 一种地震数据采集的时间***
CN115184759A (zh) 一种识别晶振激发性跳变的频率/温度特性测试方法及***
CN209233791U (zh) 电子电路
CN207399177U (zh) 电子设备
CN103439876B (zh) 电能表时钟校准方法
CN207691782U (zh) 基于锁相回路的时钟产生电路以及锁相回路电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20220506

Address after: Rooms 1306-1309, 13 / F, 19 science Avenue West, Hong Kong Science Park, Shatin, New Territories, China

Applicant after: BUILDWIN INTERNATIONAL (ZHUHAI) LTD.

Address before: Room 1302, yuemeite building, 1 Gaoxin South 7th Road, Yuehai street, Nanshan District, Shenzhen, Guangdong 518000

Applicant before: Jianrong semiconductor (Shenzhen) Co.,Ltd.

Applicant before: BUILDWIN INTERNATIONAL (ZHUHAI) Ltd.

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180508