CN102801416A - 锁相回路电路 - Google Patents

锁相回路电路 Download PDF

Info

Publication number
CN102801416A
CN102801416A CN2011101398169A CN201110139816A CN102801416A CN 102801416 A CN102801416 A CN 102801416A CN 2011101398169 A CN2011101398169 A CN 2011101398169A CN 201110139816 A CN201110139816 A CN 201110139816A CN 102801416 A CN102801416 A CN 102801416A
Authority
CN
China
Prior art keywords
signal
phase
pass filter
low pass
frequency range
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101398169A
Other languages
English (en)
Other versions
CN102801416B (zh
Inventor
陈志宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Novatek Microelectronics Corp
Original Assignee
Novatek Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novatek Microelectronics Corp filed Critical Novatek Microelectronics Corp
Priority to CN201110139816.9A priority Critical patent/CN102801416B/zh
Publication of CN102801416A publication Critical patent/CN102801416A/zh
Application granted granted Critical
Publication of CN102801416B publication Critical patent/CN102801416B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种锁相回路电路包括相位频率检测器、粗调低通滤波器模组、压控振荡器模组以及反馈路径。相位频率检测器用以比较输入信号及反馈信号的频率及相位。粗调低通滤波器模组耦接于相位频率检测器,用于以渐进缩小的频宽,对控制信号进行低通滤波,而产生滤波信号,其中此控制信号指示出输入信号及反馈信号的比较结果。压控振荡器模组具有第一压控振荡增益及第二压控振荡增益,并依据控制信号及滤波信号来产生输出信号。反馈路径依据输出信号而提供反馈信号至相位频率检测器。

Description

锁相回路电路
技术领域
本发明涉及一种锁相回路电路,尤其涉及一种可快速并精确锁定所需频率及相位的锁相回路电路。
背景技术
锁相回路(Phase Lock Loop,PLL)电路的发展过程由来已久,而至今仍为技术研讨的要角,主要因其应用甚为广泛并拥有高度发展潜力。简言之,锁相回路电路基本的整体作用即是使用频率变动量极低的振荡源作为基准参考,经由闭回路控制***的反馈作用,驱动可变频率的元件的动作,使其能快速且持续稳定地和振荡源达到同相位的状态,即为相位锁定(Phase Locked)。
此外,目前的锁相回路电路很多采用粗调回路(coarse tune loop)及微调回路(fine tune loop)共存的双回路设计。典型的模拟双回路锁相回路在稳定度的考量下,会使用大电阻和大电容构成其粗调回路,以产生很低频的极点(pole)。此外,对于双回路锁相回路在锁定时的稳定度,则以微调回路的设计为主要考量。传统的双回路锁相回路架构其压控振荡器(voltage control oscillator)有低的频率增益(frequencygain;Kvco),并因而有低的相位噪声(Phase Noise)和极佳的电源抑制比(power supply rejection ratio,PSRR)。
然而,现有技术中的双回路锁相回路电路因其粗调低通滤波器的频宽是固定且被过度地局限,故传统双回路锁相回路电路的最大缺点是其锁定反应速度很慢。
发明内容
本发明提供一种可快速并精确锁定所需频率及相位的锁相回路电路。
本发明提出一种锁相回路电路,其包括相位频率检测器、粗调低通滤波器模组、压控振荡器模组以及反馈路径。相位频率检测器用以比较输入信号及反馈信号的频率及相位。粗调低通滤波器模组用于以渐进缩小的频宽,对指示上述相位频率检测器的比较结果的一控制信号进行低通滤波,而产生滤波信号。压控振荡器模组用于以第一压控振荡增益而根据控制信号来产生第一振荡信号,并用于以第二压控振荡增益而根据滤波信号来产生第二振荡信号,以及依据第一振荡信号与第二振荡信号产生输出信号。其中第二压控振荡增益高于第一压控振荡增益。反馈路径用于依据输出信号而提供反馈信号至相位频率检测器。
在本发明的一实施例中,上述的压控振荡器模组包括第一压控振荡器、第二压控振荡器以及混合器。第一压控振荡器具有第一压控振荡增益,并耦接于相位频率检测器,用以根据控制信号以产生第一振荡信号。第二压控振荡器具有第二压控振荡增益,并耦接至粗调低通滤波器模组,用于根据滤波信号以产生第二振荡信号。混合器耦接至第一压控振荡器与第二压控振荡器,用于混合第一振荡信号与第二振荡信号以产生输出信号。
在本发明的一实施例中,上述的粗调低通滤波器模组的频宽每隔一预设周期缩小一既定值。
在本发明的一实施例中,上述的粗调低通滤波器模组包括第一低通滤波器以及频宽控制器。第一低通滤波器耦接至压控振荡器模组,用于依据频宽控制信号来调整频宽,并以调整后的频宽来对控制信号进行低通滤波,而产生滤波信号。频宽控制器用于产生并提供频宽控制信号至第一低通滤波器,以渐进地缩小上述的频宽。
在本发明的一实施例中,上述的频宽控制器包括计时器以及第二低通滤波器。计时器用于产生触发信号。第二低通滤波器用于依据触发信号来产生频宽控制信号。
在本发明的一实施例中,上述的计时器每隔一预设周期产生触发信号,以使第二低通滤波器每隔预设周期产生频宽控制信号以指示第一低通滤波器缩小上述的频宽。
在本发明的一实施例中,上述的第一低通滤波器包括可变电阻以及电容。可变电阻耦接于相位频率检测器,用于依据频宽控制信号改变其电阻值。电容具有耦接于***电压的第一端,以及耦接至可变电阻以输出滤波信号的第二端。
在本发明的一实施例中,上述的锁相回路电路,还包括电荷泵。电荷泵耦接至相位频率检测器,以依据相位频率检测器的比较结果来产生控制信号
在本发明的一实施例中,上述的锁相回路电路还包括回路滤波器。回路滤波器耦接于电荷泵,用于对电荷泵所输出的控制信号进行滤波以提供至粗调低通滤波器模组与压控振荡器模组。
基于上述,本发明的锁相回路电路的粗调低通滤波器模组的频宽会渐进地被缩小。锁相回路电路在进行频率锁定时,其粗调低通滤波器模组的频宽是可动态变动的,而使锁相回路电路可以迅速又正确定将其输出信号的频率锁定在特定的频率。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明如下。
附图说明
图1是本发明第一实施例的锁相回路电路的功能方框图。
图2为本发明一实施例的频宽控制器的功能方框图。
图3是本发明一实施例的第一低通滤波器的电路图。
图4是本发明另一实施例的第一低通滤波器的电路图。
图5是本发明一实施例的锁相回路电路的回路滤波器的电路图。
附图标记:
100:锁相回路电路
110:相位频率检测器
120:粗调低通滤波器模组
122:频宽控制器
124:第一低通滤波器
126:计时器
128:第二低通滤波器
130:压控振荡模组
132:第一压控振荡器
134:第二压控振荡器
136:混合器
140:反馈路径
730:电荷泵
740:回路滤波器
C:电容
C1:第一电容
C2:第二电容
CA~Cn:电容
R:可变电阻
Ra、R1:电阻
Fref:输入信号
Fo:反馈信号
F1:第一振荡信号
F2:第二振荡信号
VDD:第一***电压
VSS:第二***电压
K1:第一压控振荡增益
K2:第二压控振荡增益
S0~SN:开关
SC:控制信号
SF:滤波信号
St:触发信号
SW:频宽控制信号
SW[0]~SW[N]:位元
SU:升压控制信号
SD:降压控制信号
Fout:输出信号
具体实施方式
于以下实施例中,在锁相回路电路进行锁定的初期,当中的一粗调低通滤波器模组被设定为具有较大的频宽,因此可使输出信号的频率快速地被调整至所预期的频率附近。此外,在锁相回路电路进行锁定的末期,该粗调低通滤波器模组被设定为具有较小的频宽,因此可使输出信号的频率准确地被调整成所预期的频率。结果,此锁相回路电路可以迅速又正确地将其输出信号的频率锁定在特定的频率。
请参考图1,图1为本发明第一实施例的锁相回路电路100的功能方框图。相位频率检测器110(phase frequency detector,PFD)用以比较输入信号Fref及反馈信号Fo的频率及相位,并依据比较结果,产生升压控制信号SU及降压控制信号SD
电荷泵730耦接于相位频率检测器110,用以接收产生升压控制信号SU及降压控制信号SD,以产生控制信号SC。换言之,控制信号SC可以指示出输入信号Fref及反馈信号Fo的频率及相位的比较结果。
此外,依据设计要求,锁相回路电路100还可选择性地包括一回路滤波器740。回路滤波器740耦接于电荷泵730,用于对电荷泵730所输出的控制信号SC进行滤波。
粗调低通滤波器模组120耦接至相位频率检测器110,用以接收指示相位频率检测器110的比较结果的控制信号SC。如前所述,于一些实施例中,粗调低通滤波器模组120是通过电荷泵730来耦接至相位频率检测器110,故控制信号SC由电荷泵730接收而得。而于另一些实施例中,则还可通过回路滤波器740来耦接至相位频率检测器110,故控制信号SC可由回路滤波器740接收而得。
粗调低通滤波器模组120用于以一渐进缩小的频宽,对控制信号SC进行低通滤波,而产生滤波信号SF。换言之,当锁相回路电路100开始运作后,粗调低通滤波器模组120的频宽会被渐进地缩小。
图1亦显示粗调低通滤波器模组120的一细部结构的实施例。如图1所示,粗调低通滤波器模组120包括第一低通滤波器124以及频宽控制器122,其中第一低通滤波器124的频宽即为上述粗调低通滤波器模组120的被逐渐缩小的频宽。第一低通滤波器124耦接至频宽控制器122,用于由频宽控制器122接收一频宽控制信号SW来调整其频宽。换言之,在频宽控制信号SW的控制之下,第一低通滤波器124的频宽(即粗调低通滤波器模组120的频宽)会逐渐地被缩小。此外,第一低通滤波器124可接收控制信号SC,以调整后的频宽来对控制信号SC进行低通滤波,而产生滤波信号SF,并将滤波信号SF提供给压控振荡模组130。
压控振荡模组130耦接于粗调低通滤波器模组120与电荷泵730(可通过回路滤波器740),用于同时根据控制信号SC与滤波信号SF来产生一输出信号Fout。仔细而言,压控振荡模组130根据控制信号SC,而以第一压控振荡增益K1而来产生第一振荡信号F1。此外,压控振荡模组130并根据滤波信号SF,而以第二压控振荡增益K2来产生第二振荡信号F2。较佳地,第二压控振荡增益K2高于第一压控振荡增益K1,更佳地,第二压控振荡增益K2远高于第一压控振荡增益K1。压控振荡模组130再依据第一振荡信号F1与第二振荡信号F2产生输出信号Fout。
图1亦显示压控振荡模组130的一细部结构的实施例。如图1所示,压控振荡模组130可包括第一压控振荡器132、第二压控振荡器134以及混合器136。第一压控振荡器132具有上述的第一压控振荡增益K1,并耦接于相位频率检测器110,用以根据控制信号SC以产生第一振荡信号F1。第二压控振荡器134具有第二压控振荡增益K2,并耦接至粗调低通滤波器模组120,用于根据滤波信号SF以产生第二振荡信号F2。混合器136耦接至第一压控振荡器132与第二压控振荡器134,用于混合第一振荡信号F1与第二振荡信号F2以产生输出信号Fout。其中,输出信号Fout的频率等于第一振荡信号F1的频率与第二振荡信号F2的频率的总和。
压控振荡器模组130还经由一反馈路径140耦接至相位频率检测器110。反馈路径140可耦接于压控振荡器模组130与相位频率检测器110之间,用于依据该输出信号Fout而提供反馈信号Fo至该相位频率检测器。
值得注意的是,在图1所示的实施例中,输出信号Fout与反馈信号Fo是同一个信号。然而,本发明并不以此为限。例如,在其他实施例中,反馈路径140包含有一至多个除频器,亦即反馈信号Fo可以是输出信号Fout经反馈路径140的除频器除频后产生。
在上述配置下,当输入信号Fref的频率及相位与反馈信号Fo的频率及相位不同时,相位频率检测器110会藉由改变控制信号SC的电位,来调整压控振荡模组130所产生的反馈信号Fo的频率及相位,进一步使反馈信号Fo的频率及相位趋近于输入信号Fref的频率及相位,并最终使反馈信号Fo及输入信号Fref两者的频率及相位相同,而完成输出信号Fout及反馈信号Fo的锁定。
仔细而言,藉由相位频率检测器110将输入信号Fref与反馈信号Fo的频率及相位相比较,可以依据比较结果来改变控制信号SC的电位,并进而利用压控振荡模组130改变第一振荡信号F1的频率。此外,由于滤波信号SF是粗调低通滤波器模组120将控制信号SC进行低通滤波而得,亦即滤波信号SF的电位与控制信号SC的电位之间有某程度的相关。因此,当控制信号SC的电位被调整时,滤波信号SF的电位亦随之改变,进而可藉由压控振荡模组130改变第二振荡信号F2的频率。结果,藉由调整控制信号SC的电位,可以同时改变第一振荡信号F1与第二振荡信号F2的频率,进而改变反馈信号Fo的频率与相位。重复上述调整后,反馈信号Fo的频率及相位即可趋近于输入信号Fref的频率及相位,最终达到输出信号Fout及反馈信号Fo的锁定
必须了解的是,由于粗调低通滤波器模组120具有渐进缩小的频宽,因此锁相回路电路100可以迅速又正确定将反馈信号Fo锁定在特定的频率。以下将详细说明其原理。
在锁相回路电路100锁定反馈信号Fo的频率及相位的过程中,其锁定的反应速度与粗调低通滤波器模组120的频宽有关。当粗调低通滤波器模组120的频宽越大时,锁相回路电路100的锁定反应速度越慢,但锁定的频率精确度则较低。反之,当粗调低通滤波器模组120的频宽越小时,锁相回路电路100的锁定反应速度越快,但却具有较高的精确度。
在本实施例中,在锁相回路电路100开始运作后,粗调低通滤波器模组120的频宽设定为渐进地缩小。如此一来,在锁相回路电路100在对反馈信号Fo进行锁定的初期,因粗调低通滤波器模组120有较大的频宽,反馈信号Fo的频率可先被快速地被调整至输入信号Fref的频率附近。接下来,在锁相回路电路100在对反馈信号Fo进行锁定的末期,因粗调低通滤波器模组120有较小的频宽,反馈信号Fo的频率可准确地被调整成输入信号Fref的频率。结果,锁相回路电路100可以迅速又正确定将反馈信号Fo锁定在特定的频率。
值得注意的是,图1所示的细部结构仅作一范例说明的用途。其他种种不同的电路均可采用来实现压控振荡模组130,只要能够依据控制信号SC与滤波信号SF而产生两个振荡信号,并再依据此两个振荡信号来产生输出信号Fout即可。
请参考图2,图2为本发明一实施例的频宽控制器122的功能方框图。在本实施例中,频宽控制器122包括计时器126以及第二低通滤波器128。计时器126用于产生触发信号St。第二低通滤波器128耦接至计时器126,用于依据触发信号St来产生上述的频宽控制信号SW
较佳地,计时器126会每隔一预设周期(例如50毫秒)产生触发信号St,以使第二低通滤波器128每隔上述的预设周期控制第一低通滤波器124缩小其频宽。如此一来,第一低通滤波器124的频宽即可逐次地被调低。此外,此调低操作可一直进行到第一低通滤波器124的频宽缩小至一预设的最小频宽为止。必须了解的是,上述的预设周期与最小频宽皆可以依实际的需求,而给予不同的设定,且本发明不以此为限。
为实现上述的操作方式,于一实施例中,计时器126可配置为每隔一预设周期产生触发信号St,以触发第二低通滤波器128每隔预设周期产生频宽控制信号SW。每当第一低通滤波器124接收到频宽控制信号SW时,其频宽会缩小一既定值。结果,第一低通滤波器124的频宽(即粗调低通滤波器模组120的频宽)每隔一预设周期可缩小一既定值。
值得注意的是,计时器126可被重设,以令锁相回路电路100重新开始锁定输入信号Fref及反馈信号Fo。举例而言,在一实施例中,当计时器126接收到重设信号Rst时,即会发出对应的触发信号St,以令第二低通滤波器128产生对应的频宽控制信号SW,而使第一低通滤波器124的频宽恢复成原本尚未缩小的状态。当计时器126被重设后,即可再次地触发第二低通滤波器128,以缩小第一低通滤波器124的频宽。
请参考图3,图3是本发明一实施例的第一低通滤波器124的电路图。第一低通滤波器124包括可变电阻R及电容C。可变电阻R耦接于相位频率检测器110。电容C的第一端耦接于第一***电压VDD,而电容C的第二端耦接于可变电阻R以输出滤波信号SF。在此配置下,频宽控制器122可传送频宽控制信号SW至第一低通滤波器124,以改变可变电阻R的电阻值,进而缩小第一低通滤波器124的频宽。换言之,可变电阻R依据频宽控制信号SW改变其本身的电阻值。
请参考图4,图4是本发明另一实施例的第一低通滤波器124的电路图。在本实施例中,第一低通滤波器124包括电阻Ra、多个电容CA~Cn以及多个开关S0~SN。电阻Ra耦接于相位频率检测器110。每一电容CA~Cn的第一端耦接于第一***电压VDD,电容CA的第二端耦接于电阻Ra,而电容CB~Cn的第二端通过开关S0~SN耦接于电阻Ra。在本实施例中,上述的频宽控制信号SW为(N+1)位元的数字控制信号,其每一位元用以控制开关S0~SN当中的其中一个开关。例如:位元SW[0]用以控制开关S0、位元SW[1]用以控制开关S1、位元SW[N]用以控制开关SN。藉由控制开关S0~SN的开启状态,即可改变电容CA~Cn整体的等效电容值,进而改变第一低通滤波器124的频宽。
必须了解的是,图3及图4中的第一低通滤波器124仅为本发明的锁相回路电路可使用的各种第一低通滤波器中的两种,本发明并不以此为限。譬如图3及图4可以结合实施。本领域的普通技术人员应明白第一低通滤波器亦可以利用其他电路形式实施。
请参考图5,图5是本发明一实施例的锁相回路电路的回路滤波器740的电路图。在本实施例中,回路滤波器740具有电阻R1、第一电容C1及第二电容C2,以构成电阻-电容(RC)回路。第一电容C1和第二电容C2的一端耦接于第二***电压VSS,第一电容C1的另一端耦接于电阻R1的一端,而电阻R1的另一端耦接于电荷泵730。回路滤波器740的功能在于低通滤波电荷泵730所输出控制信号SC,以滤除控制信号SC中的高频噪声,进而提升压控振荡模组130于运作时的稳定度。必须了解的是,图5中的回路滤波器740仅为本发明的锁相回路电路可使用的各种低通滤波器中的一种,本发明并不以此为限。本领域的普通技术人员应明白本发明各实施例中所使用的低通滤波器可以以其他电路形式实施。
综上所述,上述实施例的锁相回路电路在进行频率锁定时,其粗调低通滤波器模组的频宽是可动态变动的,并会被渐进地被缩小,因此可以迅速又正确地将其输出信号的频率锁定在特定的频率。
虽然本发明已以实施例揭示如上,然其并非用以限定本发明,任何所属技术领域的普通技术人员,当可作些许更动与润饰,而不脱离本发明的精神和范围。

Claims (9)

1.一种锁相回路电路,包括:
一相位频率检测器,用以比较一输入信号及一反馈信号的频率及相位;
一粗调低通滤波器模组,用于以一渐进缩小的频宽,对指示该相位频率检测器的比较结果的一控制信号进行低通滤波,而产生一滤波信号;
一压控振荡器模组,用于以一第一压控振荡增益而根据该控制信号来产生一第一振荡信号,并用于以一第二压控振荡增益而根据该滤波信号来产生一第二振荡信号,以及依据该第一振荡信号与该第二振荡信号产生一输出信号,其中该第二压控振荡增益高于该第一压控振荡增益;以及
一反馈路径,用于依据该输出信号而提供该反馈信号至该相位频率检测器。
2.根据权利要求1所述的锁相回路电路,其中该压控振荡器模组包括:
一第一压控振荡器,其具有该第一压控振荡增益,并耦接于该相位频率检测器,用以根据该控制信号以产生该第一振荡信号;
一第二压控振荡器,其具有该第二压控振荡增益,并耦接至该粗调低通滤波器模组,用于根据该滤波信号以产生该第二振荡信号;以及
一混合器,耦接至该第一压控振荡器与该第二压控振荡器,用于混合该第一振荡信号与该第二振荡信号以产生该输出信号。
3.根据权利要求1所述的锁相回路电路,其中该粗调低通滤波器模组的该频宽每隔一预设周期缩小一既定值。
4.根据权利要求1所述的锁相回路电路,其中该粗调低通滤波器模组包括:
一第一低通滤波器,耦接至该压控振荡器模组,用于依据一频宽控制信号来调整该频宽,并以调整后的该频宽来对该控制信号进行低通滤波,而产生该滤波信号;以及
一频宽控制器,用于产生并提供该频宽控制信号至该第一低通滤波器,以渐进地缩小该频宽。
5.根据权利要求4所述的锁相回路电路,其中该频宽控制器包括:
一计时器,用于产生一触发信号;以及
一第二低通滤波器,用于依据该触发信号来产生该频宽控制信号。
6.根据权利要求5所述的锁相回路电路,其中该计时器每隔一预设周期产生该触发信号,以使该第二低通滤波器每隔该预设周期产生该频宽控制信号以指示该第一低通滤波器缩小该频宽。
7.根据权利要求4所述的锁相回路电路,其中该第一低通滤波器包括:
一可变电阻,耦接于该相位频率检测器,用于依据该频宽控制信号改变其电阻值;以及
一电容,其具有一第一端耦接于一***电压,以及一第二端耦接至该可变电阻以输出该滤波信号。
8.根据权利要求1所述的锁相回路电路,其中还包括一电荷泵,耦接至该相位频率检测器,以依据该相位频率检测器的该比较结果来产生该控制信号。
9.根据权利要求8所述的锁相回路电路,其中还包括一回路滤波器,耦接于该电荷泵,用于对该电荷泵所输出的该控制信号进行滤波以提供至该粗调低通滤波器模组与该压控振荡器模组。
CN201110139816.9A 2011-05-27 2011-05-27 锁相回路电路 Active CN102801416B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110139816.9A CN102801416B (zh) 2011-05-27 2011-05-27 锁相回路电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110139816.9A CN102801416B (zh) 2011-05-27 2011-05-27 锁相回路电路

Publications (2)

Publication Number Publication Date
CN102801416A true CN102801416A (zh) 2012-11-28
CN102801416B CN102801416B (zh) 2015-03-04

Family

ID=47200405

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110139816.9A Active CN102801416B (zh) 2011-05-27 2011-05-27 锁相回路电路

Country Status (1)

Country Link
CN (1) CN102801416B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105656483A (zh) * 2014-12-02 2016-06-08 联发科技股份有限公司 频率合成模块及相关的频率增益确定方法
CN109217868A (zh) * 2017-07-07 2019-01-15 恩智浦有限公司 锁相回路

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5442593A (en) * 1993-04-16 1995-08-15 The Charles Stark Draper Laboratory, Inc. Apparatus and method of nulling discrete frequency noise signals
CN1731681A (zh) * 2005-08-12 2006-02-08 北京大学 双环路频率综合器和粗调环路的调谐方法
US20060141963A1 (en) * 2004-12-28 2006-06-29 Adrian Maxim Method and apparatus to reduce the jitter in wideband PLL frequency synthesizers using noise attenuation
US20060170505A1 (en) * 2005-01-31 2006-08-03 Rf Micro Devices, Inc. Fractional-n offset phase locked loop
CN1855726A (zh) * 2005-04-25 2006-11-01 国际商业机器公司 锁相环电路和压控振荡器
CN201022190Y (zh) * 2007-02-08 2008-02-13 深圳源核微电子技术有限公司 一种锁相环电路
CN101257304A (zh) * 2008-04-03 2008-09-03 北京大学 一种双环路频率综合器及其粗调环路的调谐方法
CN101594142A (zh) * 2008-05-27 2009-12-02 台湾积体电路制造股份有限公司 具有增益控制的锁相回路及其电路、及电压控制振荡器
CN101944910A (zh) * 2009-07-07 2011-01-12 晨星软件研发(深圳)有限公司 双锁相环电路及其控制方法
CN102045064A (zh) * 2009-10-20 2011-05-04 群联电子股份有限公司 锁相回路及其压控振荡器

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5442593A (en) * 1993-04-16 1995-08-15 The Charles Stark Draper Laboratory, Inc. Apparatus and method of nulling discrete frequency noise signals
US20060141963A1 (en) * 2004-12-28 2006-06-29 Adrian Maxim Method and apparatus to reduce the jitter in wideband PLL frequency synthesizers using noise attenuation
US20060170505A1 (en) * 2005-01-31 2006-08-03 Rf Micro Devices, Inc. Fractional-n offset phase locked loop
CN1855726A (zh) * 2005-04-25 2006-11-01 国际商业机器公司 锁相环电路和压控振荡器
CN1731681A (zh) * 2005-08-12 2006-02-08 北京大学 双环路频率综合器和粗调环路的调谐方法
CN201022190Y (zh) * 2007-02-08 2008-02-13 深圳源核微电子技术有限公司 一种锁相环电路
CN101257304A (zh) * 2008-04-03 2008-09-03 北京大学 一种双环路频率综合器及其粗调环路的调谐方法
CN101594142A (zh) * 2008-05-27 2009-12-02 台湾积体电路制造股份有限公司 具有增益控制的锁相回路及其电路、及电压控制振荡器
CN101944910A (zh) * 2009-07-07 2011-01-12 晨星软件研发(深圳)有限公司 双锁相环电路及其控制方法
CN102045064A (zh) * 2009-10-20 2011-05-04 群联电子股份有限公司 锁相回路及其压控振荡器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105656483A (zh) * 2014-12-02 2016-06-08 联发科技股份有限公司 频率合成模块及相关的频率增益确定方法
CN105656483B (zh) * 2014-12-02 2018-09-04 联发科技股份有限公司 频率合成模块及相关的频率增益确定方法
CN109217868A (zh) * 2017-07-07 2019-01-15 恩智浦有限公司 锁相回路

Also Published As

Publication number Publication date
CN102801416B (zh) 2015-03-04

Similar Documents

Publication Publication Date Title
US7564280B2 (en) Phase locked loop with small size and improved performance
US8878614B2 (en) Phase-locked loop
CN104903963B (zh) 低噪声低参考毛刺的倍频延迟锁定环
US7486147B2 (en) Low phase noise phase locked loops with minimum lock time
WO2014139430A1 (en) Fully integrated differential lc pll with switched capacitor loop filter
US8564343B2 (en) Device of phase locked-loop and the method using the same
TW200735537A (en) Phase-locked loop circuit, delay-locked loop circuit and method of tuning output frequencies of the same
TWI446722B (zh) 鎖相迴路電路
CN109547019B (zh) 一种应用于宽调谐范围的双lc-vco结构锁相环及校准方法
US9948312B2 (en) Phase lock loop with a digital charge pump
JP2017195543A (ja) 信号生成回路および信号生成方法
US8373511B2 (en) Oscillator circuit and method for gain and phase noise control
JP2008113434A (ja) チャージポンプがない位相固定ループ回路及びこれを含む集積回路
CN111294043B (zh) 一种基于pll的自动恢复外部时钟的***
CN102801416A (zh) 锁相回路电路
US8810291B2 (en) Phase-locked loop
US8928416B2 (en) Transceiver, voltage control oscillator thereof and control method thereof
US7605663B2 (en) Method and apparatus for stabilizing output frequency of PLL (phase lock loop) and phase lock loop thereof
US9467154B2 (en) Low power and integrable on-chip architecture for low frequency PLL
Bae et al. A low-power dual-PFD phase-rotating PLL with a PFD controller for 5Gb/s serial links
JP4427428B2 (ja) Pll回路
JP2018113501A (ja) 電圧制御発振回路及び電圧制御発振回路の制御方法
KR101720135B1 (ko) 다중-루프를 갖는 위상 고정 루프 회로
CN105450222A (zh) 一种vco摆幅自动校准的电路和方法
Langote et al. Design and Silmulation of High Speed Digital Phase Locked Loop

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant