CN1836394A - 在移动通信***中编码/解码块低密度奇偶校验码的装置和方法 - Google Patents
在移动通信***中编码/解码块低密度奇偶校验码的装置和方法 Download PDFInfo
- Publication number
- CN1836394A CN1836394A CNA2004800236822A CN200480023682A CN1836394A CN 1836394 A CN1836394 A CN 1836394A CN A2004800236822 A CNA2004800236822 A CN A2004800236822A CN 200480023682 A CN200480023682 A CN 200480023682A CN 1836394 A CN1836394 A CN 1836394A
- Authority
- CN
- China
- Prior art keywords
- matrix
- piece
- parity
- divided
- permutation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
- H03M13/1162—Array based LDPC codes, e.g. array codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
- H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
- H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
- H03M13/1188—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal wherein in the part with the double-diagonal at least one column has an odd column weight equal or greater than three
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/1151—Algebraically constructed LDPC codes, e.g. LDPC codes derived from Euclidean geometries [EG-LDPC codes]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/1171—Parity-check or generator matrices with non-binary elements, e.g. for non-binary LDPC codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1191—Codes on graphs other than LDPC codes
- H03M13/1194—Repeat-accumulate [RA] codes
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
Abstract
公开了一种用于产生块LDPC码的奇偶校验矩阵的方法。该方法包括基于编码速率和码字长,确定该奇偶校验矩阵的大小;将具有该确定大小的奇偶校验矩阵划分为预定数目的块;将该块划分为对应于该信息部分的块;在从划分为第一奇偶性部分的块当中的预定的块中安排置换矩阵,并且在从划分为第二奇偶性部分的块当中的预定的块中以全下三角式安排单位矩阵;和在划分为该信息部分的块中安排该置换矩阵,使得最小循环长度被最大化,并且在该块LDPC码的因数图形上的权重值是不规则的。
Description
技术领域
本发明通常涉及移动通信***,尤其是,涉及一种用于编码/解码块低密度奇偶校验(LDPC)码的装置和方法。
背景技术
随着在二十世纪七十年代后期在美国采用蜂窝移动通信***,韩国开始以高级移动电话服务(AMPS)***(第一代(1G)模拟移动通信***)提供电话通信业务。在二十世纪九十年代中期,韩国使码分多址(CDMA)***(第二代(2G)移动通信***)商业化,以提供语音和低速的数据服务。
在二十世纪九十年代的后期,韩国部分地部署了一种IMT-2000(国际移动电信-2000)***(第三代(3G)移动通信***),目的在于推进无线多媒体服务、在世界范围内的漫游和高速数据服务。第3代移动通信***被特别地开发以随着在服务数据量方面迅速的增长高速传送数据。也就是说,该第3代移动通信***已经发展成数据分组业务通信***,并且该数据分组业务通信***传送突发分组数据给多个移动站,并且被设计成发送海量数据。该数据分组业务通信***正在被开发用于高速数据分组服务。
第3代移动通信***正在发展成第4代(4G)移动通信***。在先前多代移动通信***提供的单纯的无线通信服务之外,4G移动通信***是在用于标准化在有线通信网络和无线通信网络之间的互相作用和集成化之下的标准化。为了无线通信网络,必须开发用于以和高于有线通信网络可用的容量级别发送大量数据的技术。
由于高速、大容量通信***能够处理和发送诸如图像和无线电数据以及需要的单纯话音业务数据的数据,所以,为了改善***性能,必须使用一种适宜的信道编码方案来提高***发送效率。根据在数据发送期间的信道条件,移动通信***不可避免地遭遇由于噪声、干扰和衰落出现的差错。该差错的存在导致信息数据的损失。
为了降低由于差错的存在而导致的该信息数据损失,通过使用各种各样的差错控制技术有可能改善移动通信***的可靠性。一种使用纠错码的技术是最流行使用的差错控制技术。现在将描述是典型纠错码的turbo码和低密度奇偶校验(LDPC)码。
Turbo码
该turbo码是一个在同步3G移动通信***和异步3G移动通信***中使用的纠错码。众所周知,在高速数据发送期间,该turbo码在先前用作主前向纠错码的卷积码的性能增益方面是优越的。此外,该turbo码在以下的方面是有益的,即,其可以高效地纠正由在发送信道中产生的噪音所引起的差错,从而提高该数据发送的可靠性。
LDPC码
该LDPC码可以基于因数图形的总和积算法使用交互解码算法被解码。因为用于该LDPC码的解码器使用基于交互解码算法的总和积算法,其比用于该turbo码的解码器是更少复杂的。此外,与用于该turbo码的解码器相比较,用于该LDPC码的解码器容易以并行处理解码器实现。当利用因数图形表示该LDPC码的时候,循环存在于该LDPC码的因数图形上。众所周知,在循环存在的该LDPC码的因数图形上交互解码没有被优化(次最适宜的)。此外,已经用实验方法证明,该LDPC码经由交互解码具有极好的性能。但是,当具有短长度的很多的循环存在于该LDPC码的因数图形当中的时候,该LDPC码性能退化。因此,正在不断地研究旨在开发一种用于设计LDPC码的技术,以便使得没有短长度的循环存在于该LDPC码的因数图形上。
由于通常具有高权重密度的生成矩阵的特性,该LDPC码的编码处理已经发展成一种使用具有低权重密度的奇偶校验矩阵的编码处理。该“权重”代表一个从构成该生成矩阵和奇偶校验矩阵的成分当中具有非零的值的成分。尤其是,如果在该奇偶校验矩阵中对应于奇偶性的部分矩阵具有规则的格式,更加高效的编码是可允许的。
因为该LDPC码包括具有非零值的各种各样的码,这对于在该LDPC码实际使用过程中开发用于各种类型LDPC码的高效编码算法和高效解码算法说来是非常重要的。此外,因为该LDPC码的奇偶校验矩阵确定该LDPC码的性能,其对于设计具有极好的性能的奇偶校验矩阵说来也是非常重要的。也就是说,为了产生一个高性能的LDPC码,必须同时考虑具有极好的性能的高效的奇偶校验矩阵、高效编码算法和高效解码算法。
一个LDPC码是由奇偶校验矩阵定义的,在该奇偶校验矩阵中主要的成分具有0的值,并且辅助的成分除了具有0值的成分之外还具有1的值。例如,一个(N,j,k)LDPC码是具有块长度N的线性块码,并且是通过一稀疏的奇偶校验矩阵定义的,其中,每列具有j个具有1值的成分,每个行具有k个具有1值的成分,并且除了具有1值的成分之外,所有的成分都具有0值。
如上所述的LDPC码被称作“规则的LDPC码”,其中在该奇偶校验矩阵中每列的权重值被固定到“j”上,并且在该奇偶校验矩阵中每行的权重值被固定到“k”上。在此处,权重值代表权重的数目。与规则的LDPC码不同,一个其中在该奇偶校验矩阵中每列的权重值和在该奇偶校验矩阵中每行的权重值不固定的LDPC码被称作“不规则的LDPC码”。通常已经知道,该不规则LDPC码比该规则的LDPC码在性能方面优越。但是,在不规则的LDPC码的情况下,因为在奇偶校验矩阵中每列的权重值和每行的权重值是不固定的,即,是不规则的,为了保证极好的性能,必须适当地调整在该奇偶校验矩阵中每列的权重值和在该奇偶校验矩阵中每行的权重值。
参考图1,现在将描述作为一个(N,j,k)LDPC码的例子的(8,2,4)LDPC码的奇偶校验矩阵。
图1是举例说明通常的(8,2,4)LDPC码的奇偶校验矩阵的示意图。参考图1,该(8,2,4)LDPC码的奇偶校验矩阵H由8列和4行组成,其中每列的权重值被固定为2,并且每行的权重值被固定为4。由于如上所述在该奇偶校验矩阵中每列的权重值和每行的权重值都是规则的,所以,图1所示的该(8,2,4)LDPC码变成规则的LDPC码。
以下将参考图2描述结合图1所描述的该(8,2,4)LDPC码的因数图形。
图2是举例说明图1的该(8,2,4)LDPC码的因数图形的示意图。参考图2,该(8,2,4)LDPC码的因数图形由8个可变节点x1211、x2213、x3215、x4217、x5219、x6221、x7223和x8225,和4个校验节点227、229、231和233组成。当一个具有权重(即,1的值)的成分存在于该(8,2,4)LDPC码的该奇偶校验矩阵的第i行和第j列彼此交叉的点上的时候,一个支路被形成在可变节点xj和第i个校验节点之间。
如上所述,由于该LDPC码的奇偶校验矩阵具有很小的权重值,所以,即使是在具有相对长长度的块码中也可以经由交互解码处理执行该解码,在不断提高该块码的块长度的同时,这呈现出一种诸如turbo码的近似香农(Shannon)信道的容量限度。已经证明,使用流量传输技术的LDPC码的交互解码处理在性能方面近似接近于turbo码的交互解码处理。
为了产生高性能的LDPC码,应该满足以下的条件:
(1)应该考虑在LDPC码的因数图形上的循环。
该“循环”是指由在LDPC码的因数图形中将可变节点连接到校验节点的边缘所形成的回路,并且该循环的长度被定义为构成该循环的边缘的数目。循环在长度方面是很长的指的是,在该LDPC码的因数图形中,连接该可变节点到校验节点构成该循环的边缘的数目是很大的。相比之下,循环在长度方面是短的指的是,在该LDPC码的因数图形中,连接该可变节点到校验节点构成该循环的边缘的数目是很小的。
当在该LDPC码的因数图形中循环变得更长时,由于下列理由该LDPC码的性能效率增加。也就是说,当在该LDPC码的因数图形中产生长循环时,可以防止该性能退化,诸如当太多具有短的长度的循环存在于该LDPC码的因数图形当中的时候出现最低误码率。
(2)应该考虑LDPC码的高效编码
与卷积码或者turbo码相比较,因为LDPC码的高编码复杂性,所以很难对其进行实时编码。为了降低该LDPC码的编码复杂性,已经提出了重复累加(RA)码。该RA码在降低该LDPC码的编码复杂性方面也具有限制。因此,应该考虑该LDPC码的高效编码。
(3)应该考虑在LDPC码的因数图形上的度数分布。
通常,不规则的LDPC码在性能方面比规则的LDPC码优越,因为不规则的LDPC码的因数图形具有各种各样的度数。该“度数”指的是在该LDPC码的因数图形中连接到可变节点和校验节点上的边缘的数目。此外,在LDPC码的因数图形上的“度数分布”指的是具有特定度数的节点数目与节点的总数的比。已经证明,具有特定度数分布的LDPC码在性能方面是优越的。
图3是一个举例说明常规的块LDPC码的奇偶校验矩阵的示意图。在给出图3的描述之前,应当注意到,该块LDPC码是不仅考虑到高效编码、并且还考虑到奇偶校验矩阵的高效存储和性能改善的新的LDPC码,并且该块LDPC码是通过概括规则的LDPC码的结构扩展的LDPC码。参考图3,该块LDPC码的奇偶校验矩阵被划分为多个部分块,并且一个置换矩阵被映射给该部分块的每个。在图3中,“P”代表一个具有Ns×Ns大小的置换矩阵,并且该置换矩阵P的上标(或者指数)aij或者是0≤aij≤Ns-1,或者是aij=∞。在图3中,p代表部分块的行的数目,并且q代表部分块的列的数目。该“i”指的是相应的置换矩阵被设置在该奇偶校验矩阵的部分块的第i行中,并且该“j”指的是相应的置换矩阵被设置在该奇偶校验矩阵的部分块的第j列中。也就是说,paij是设置在与第i行和第j列交叉的部分块中的置换矩阵。
现在将参考图4描述所述置换矩阵。
图4是一个举例说明图3的该置换矩阵P的示意图。如在图4中举例说明的,该置换矩阵P是一个具有Ns×Ns大小的矩形矩阵,并且构成该置换矩阵P的Ns个列的每个列具有1的权重,以及构成该置换矩阵P的Ns个行的每个行也具有1的权重。
在图3中,带有上标aij=0的置换矩阵、即置换矩阵P0表示一单位矩阵INs×Ns,并且带有上标aij=∞的置换矩阵、即置换矩阵P∞表示一零矩阵。
在图3中举例说明的该块LDPC码的整个奇偶校验矩阵中,因为行的总数是Ns×p,并且列的总数是Ns×q(适合于p≤q),当该LDPC码的整个奇偶校验矩阵具有满排列的时候,编码速率可以表示为与部分块大小无关的方程式(1)。
如果对于所有的i和j,aij≠∞,那么,对应于该部分块的置换矩阵不是零矩阵,并且该部分块构成一个规则的LDPC码,其中在对应于该部分块的每个置换矩阵中,每列的权重值和每行的权重值分别地是p和q。这里,对应于该部分块的每个置换矩阵被称作“部分矩阵”。
因为在整个的奇偶校验矩阵中存在(p-1)个相关的行,编码速率比通过方程式(1)计算的编码速率更高。在该块LDPC码的情况下,如果构成整个奇偶校验矩阵的每个部分矩阵的第一行的权重位置被确定,那么,剩余(Ns-1)个行的权重位置被确定。因此,与该权重被不规则地选择以存储有关整个奇偶校验矩阵的信息的情况相比较,所需存储器的大小被减少为1/Ns。
图5是一个举例说明常规的规则块LDPC码的奇偶校验矩阵的示意图。在图5中举例说明的该奇偶校验矩阵是(s,r)阵列码的奇偶校验矩阵,即,规则的块LDPC码。提出的该(s,r)阵列码是典型的规则的块LDPC码,并且该(s,r)阵列码对应于在图3用于Ns=s和q=s以及p=r的块LDPC码。在这里,“s”是一个奇质数,并且“r”始终满足条件r≤s。
该(s,r)阵列码的奇偶校验矩阵具有s2个列和r×s个行,并且其排列变为r×(s-1)。该(s,r)阵列码的奇偶校验矩阵的排列变为r×(s-1)的理由是,因为在该情况下,r部分矩阵在该(s,r)阵列码的奇偶校验矩阵的行方向中,如果在该部分矩阵的每个中s行被叠加,一个其中所有的成分具有1的值的矩阵被产生。也就是说,因为所有的成分具有1的值的r行被产生,可以理解,存在r个相关的行。因此,该(s,r)阵列码的编码速率Rarray可以表示为方程式(2)。
如上所述,人们注意到,在该(s,r)阵列码的情况下,因为其代数学的特性,在因数图形中不存在具有长度4的循环,并且如上所述,还能够减少存储器的容量。
但是,因为该(s,r)阵列码是规则的LDPC码,在性能老化方面其次于不规则的LDPC码。此外,由于其随机性很低,所以,该块LDPC码不能保证极好的性能。也就是说,虽然被认为是高效编码,但该(s,r)阵列码仍然具有很高的编码复杂性,并且在该(s,r)阵列码中,虽然存在具有长度4的循环,也存在具有长度6的循环。此外,因为没有考虑度数分布,所以出现性能老化。
图6是一个举例说明常规的不规则块LDPC码的奇偶校验矩阵的示意图。在给出图6的描述之前,应当注意到,不规则的块LDPC码是通过修改与图5一起描述的该阵列码,同时考虑到该高效编码给出的块LDPC码。在图6中举例说明的该不规则的块LDPC码的该奇偶校验矩阵中,“k”和“r”是满足条件k,r≤s(对于s=质数))的整数,“I”表示一个具有s×s大小的单位矩阵,并且“0”表示具有s×s大小的零矩阵。在图6中举例说明的该不规则的块LDPC码的奇偶校验矩阵对应于在图3中对于Ns=s,q=k和p=r的块LDPC码的奇偶校验矩阵。
对于该LDPC码的高效编码,通过在如图6所示全下三角矩阵的整个奇偶校验矩阵中形成对应于奇偶性的部分矩阵在线性时间内使能编码。以下将描述该整个奇偶校验矩阵的结构,即,对应于一个信息字的部分矩阵的结构和对应于奇偶性的部分矩阵。当以这种方式形成作为全下三角矩阵的对应于奇偶性的该部分矩阵时,该奇偶校验矩阵由于其结构特性而总是具有满排列。因此,经修改阵列码的块长度、即不规则的LDPC码变为ks,和编码速率R可以表示为方程式(3)
但是,图6的该不规则的LDPC码比该阵列码具有更高的效率,其具有一个奇偶校验矩阵,其中对应于奇偶性的部分矩阵具有全下三角矩阵的形式,但是,没有考虑在LDPC码的产生期间必须考虑的在因数图形上的分布度数,并且也没有考虑除去具有短的长度的循环。因此,在纠错能力方面,其比具有随机性的不规则LDPC码更低。因此,需要一种纠错能力最大化的不规则LDPC码。
发明内容
因此,本发明的一个目的是提供一种用于在移动通信***中以最大化的纠错能力编码/解码LDPC码的装置和方法。
本发明的另一个目的是提供一种用于在移动通信***中以最佳化的最小循环长度编码/解码LDPC码的装置和方法。
本发明的再一个目的是提供一种用于在移动通信***中以最小化的编码复杂性来编码/解码LDPC码的装置和方法。
根据本发明的第一个方面,提供了一种用于产生块低密度奇偶校验(LDPC)码的奇偶校验矩阵以改善纠错能力的方法,该奇偶校验矩阵具有对应于信息字的信息部分,对应于奇偶性的第一奇偶性部分,和对应于奇偶性的第二奇偶性部分。该方法包括步骤:基于当借助于该块LDPC码编码该信息字的时候施加的编码速率和码字长,确定该奇偶校验矩阵的大小;将具有该确定大小的奇偶校验矩阵划分为预定数目的块;将该块划分为对应于该信息部分的块、对应于第一奇偶性部分的块,和对应于第二奇偶性部分的块;在从划分为第一奇偶性部分的块当中的预定的块中安排置换矩阵,并且在从划分为第二奇偶性部分的块当中的预定的块中以全下三角安排单位矩阵;和在划分为该信息部分的块中安排该置换矩阵,使得最小循环长度被最大化,并且在该块LDPC码的因数图形上的权重是不规则的。
根据本发明的第二个方面,提供了一种用于编码块低密度奇偶校验(LDPC)码的方法。该方法包括步骤:产生一个由对应于信息字的信息部分,并且每个对应于奇偶性的第一奇偶性部分和第二奇偶性部分组成的奇偶校验矩阵,并且根据该奇偶校验矩阵确定去交织技术和交织技术;检测接收信号的概率值;在当前的解码过程中通过从该接收信号的概率值中减去在先前的解码过程中产生的信号来产生第一信号;使用该去交织技术去交织该第一信号;通过接收该去交织的信号检测概率值;通过从该去交织的信号的概率值中减去该去交织的信号来产生第二信号;和使用该交织技术交织该第二信号,并且交互解码该交织的信号。
根据本发明的第三个方面,提供了一种用于编码块低密度奇偶校验(LDPC)码的方法。该方法包括步骤:通过将信息字乘以预先地产生的奇偶校验矩阵的第一部分矩阵来产生第一信号,该奇偶校验矩阵由对应于信息字的信息部分,并且每个对应于奇偶性的第一奇偶性部分和第二奇偶性部分组成;通过将该信息字乘以该奇偶校验矩阵的第二部分矩阵来产生第二信号;通过将第一信号乘以该奇偶校验矩阵的第三部分矩阵和第四部分矩阵的反矩阵的矩阵积来产生第三信号;通过相加第二信号和第三信号来产生第四信号;通过将该第四信号乘以该奇偶校验矩阵的第五部分矩阵来产生第五信号;通过相加第二信号和第五信号来产生第六信号;通过将第六信号乘以该奇偶校验矩阵的第三部分矩阵和第四部分矩阵的反矩阵的矩阵积来产生第七信号;和用于根据该块LDPC码的格式多路复用该信息字、作为第一奇偶性的该第四信号,和作为第二奇偶性的该第七信号。
根据本发明的第四个方面,提供了一种用于产生奇偶校验矩阵以改善纠错能力的方法,该奇偶校验矩阵被安排在多个信息部分块和多个奇偶性部分块的行和列矩阵中,该奇偶校验矩阵被划分为由该信息部分块的矩阵组成的信息部分,和由该奇偶性部分块的矩阵组成的奇偶性部分,该信息部分块的每个由代表多个信息比特的矩阵组成,该奇偶性部分块的每个由代表多个奇偶性比特的矩阵组成,存在于该奇偶校验矩阵中的多个行中的该信息部分块和该奇偶性部分块的每个被划分为第一信息矩阵、第一奇偶性矩阵和第二奇偶性矩阵,除了划分为第二信息矩阵、第三奇偶性矩阵和第四奇偶性矩阵的多个行之外,该信息部分块和该奇偶性部分块的每个存在于多个剩余的行中,和该第一和第二信息矩阵、第一和第三奇偶性矩阵,和第二和第四奇偶性矩阵被分别地安排在相同的列中。该方法包括步骤:相加该第三奇偶性矩阵和第四奇偶性矩阵、第二奇偶性矩阵和第一奇偶性矩阵的反矩阵的积,使得该总和是一个单位矩阵;通过第二信息矩阵和第四奇偶性矩阵、第二奇偶性矩阵的反矩阵和第一信息矩阵的积的总和乘以对应于第一信息矩阵和第二信息矩阵的信息矢量,确定对应于第一奇偶性矩阵和第三奇偶性矩阵的第一奇偶性矢量的转置矢量;和通过第二奇偶性矩阵的反矩阵乘以第一信息矩阵和该信息矢量的转置矢量的积和第一奇偶性矩阵和该第一奇偶性矢量的转置矢量的积的总和,确定对应于第二奇偶性矩阵和第四奇偶性矩阵的第二奇偶性矢量的转置矢量。
根据本发明的第五个方面,提供了一种用于产生块低密度奇偶校验(LDPC)码的奇偶校验矩阵以改善纠错能力的方法,该奇偶校验矩阵被安排在多个部分块的行和列的矩阵中,并且根据该部分块的每个被安排在该部分块的每个中,置换矩阵是通过将具有Ns×Ns大小的单位矩阵移动预定的指数来产生的。该方法包括步骤:确定该块LDPC码的块循环为第一值;和通过第二值乘以一个值来确定第二值,该值是通过从在安排在该部分块的每个中的置换矩阵当中具有偶数指数的置换矩阵的指数总和,减去从在安排在该部分块的每个中的置换矩阵当中具有奇数指数的置换矩阵的指数总和来确定的,和执行一个控制操作,使得该部分块的每个具有对应于该第一值和第二值的积的循环。
根据本发明的第六个方面,提供了一种用于解码块低密度奇偶校验(LDPC)码的装置。该装置包括可变节点解码器,用于根据构成该奇偶校验矩阵的每列的权重连接可变节点,并且检测接收信号的概率值,该奇偶校验矩阵是根据一个预定的控制信号,由对应于一个信息字的信息部分、每个对应于奇偶性的第一奇偶性部分和第二奇偶性部分组成的;第一加法器,用于在当前的解码过程中从该可变节点解码器输出的信号中减去在先前的解码过程中产生的信号;一个去交织器,用于使用根据该奇偶校验矩阵设置的去交织技术去交织从该第一加法器输出的信号;一个校验节点解码器,用于根据构成该奇偶校验矩阵的每行的权重连接校验节点,并且根据一个预定的控制信号检测从该去交织器输出的信号的概率值;第二加法器,用于从该校验节点解码器输出的信号中减去从该去交织器输出的信号;一个交织器,用于使用根据该奇偶校验矩阵设置的交织技术来交织从第二加法器输出的信号,并且将该交织的信号输出给该可变节点解码器和该第一加法器;和一个控制器,用于产生该奇偶校验矩阵,并且根据该奇偶校验矩阵控制该去交织技术和该交织技术。
根据本发明的第七个方面,提供了一种用于编码块低密度奇偶校验(LDPC)码的装置。该装置包括第一矩阵乘法器,用于将接收的信息字乘以奇偶校验矩阵的第一部分矩阵,该奇偶校验矩阵由对应于信息字的信息部分,并且每个对应于奇偶性的第一奇偶性部分和第二奇偶性部分组成;第二矩阵乘法器,用于将该信息字乘以该奇偶校验矩阵的第二部分矩阵;第三矩阵乘法器,用于将从该第一矩阵乘法器输出的信号乘以该奇偶校验矩阵的第三部分矩阵和第四部分矩阵的反矩阵的矩阵积;第一加法器,用于相加从第二矩阵乘法器输出的信号和从第三矩阵乘法器输出的信号;第四矩阵乘法器,用于将从该第一加法器输出的信号乘以该奇偶校验矩阵的第五部分矩阵;第二加法器,用于相加从第二矩阵乘法器输出的信号和从第四矩阵乘法器输出的信号;第五矩阵乘法器,用于将从第二加法器输出的信号乘以该奇偶校验矩阵的第三部分矩阵和第四部分矩阵的反矩阵的矩阵积;和用于根据该块LDPC码的格式多路复用该信息字、作为第一奇偶性的该第一加法器的输出信号,和作为第二奇偶性的第五矩阵乘法器的输出信号的开关。
附图说明
从下面结合伴随的附图的详细说明中,本发明的上述和其他的目的、特点以及优势将变得更明显,其中:
图1是举例说明通常的(8,2,4)LDPC码的奇偶校验矩阵的示意图;
图2是举例说明图1的该(8,2,4)LDPC码的因数图形的示意图;
图3是一个举例说明常规的块LDPC码的奇偶校验矩阵的示意图;
图4是一个举例说明图3的该置换矩阵P的示意图;
图5是一个举例说明常规的规则块LDPC码的奇偶校验矩阵的示意图;
图6是一个举例说明常规的不规则块LDPC码的奇偶校验矩阵的示意图;
图7是一个举例说明块LDPC码的循环结构的示意图,该块LDPC码其奇偶校验矩阵由4个部分矩阵组成;
图8是一个举例说明块LDPC码的循环结构的示意图,该块LDPC码其奇偶校验矩阵由6个部分矩阵组成;
图9是一个举例说明块LDPC码的块循环结构的示意图;
图10是一个举例说明块LDPC码的块循环结构的示意图,其中奇偶校验矩阵的6个部分矩阵是双重的;
图11是一个举例说明块LDPC码的块循环结构的示意图,其中奇偶校验矩阵的7个部分块是双重的;
图12是一个举例说明具有一种全下三角矩阵形式的奇偶校验矩阵的示意图;
图13是一个举例说明具有一种类似于全下三角矩阵形式的奇偶校验矩阵的示意图;
图14是一个举例说明图13的该奇偶校验矩阵的示意图,其被分成6个部分块;
图15是一个举例说明在图14中示出的该部分矩阵B的转置矩阵、该部分矩阵E、该部分矩阵T和该部分矩阵T的反矩阵的示意图;
图16是一个举例说明根据本发明一个实施例的块LDPC码的奇偶校验矩阵的示意图;
图17是一个举例说明根据本发明的一个实施例的用于产生块LDPC码的奇偶校验矩阵的步骤的流程图;
图18是一个举例说明根据本发明的一个实施例的用于编码块LDPC码的步骤的流程图;
图19是举例说明根据本发明一个实施例的用于块LDPC码的编码装置的内部结构的方框图;和
图20是举例说明根据本发明一个实施例的用于块LDPC码的解码装置的内部结构的方框图。
具体实施方式
现在将参考附带的附图详细地描述本发明的优选实施例。在下面的描述中,为了简洁已经省略了在此处结合的巳知功能和结构的详细说明。
本发明提出了一种用于编码和解码高性能的不规则低密度奇偶校验(LDPC)码的方案。本发明提出了一种用于编码和解码不规则LDPC码的方案,其中在因数图形上的该最小循环的长度被最大化,该编码复杂性被减到最小,并且在因数图形上的度数分布被最优化。
当其涉及一个LDPC码的因数图形时,该术语“循环”指的是在该因数图形中由连接该可变节点到该校验节点的边缘形成的回路,并且该循环长度定义为构成该回路的边缘的数目。在长度方面很长的循环指的是,在该因数图形中构成该回路的连接该可变节点到该校验节点的边缘的数目是很大的。当在该因数图形上的循环在长度方面被产生得越长时,该LDPC码的性能变得越好。相比之下,当具有短的长度的很多的循环存在于该因数图形当中时,因为该性能老化,诸如出现最低误码率,该LDPC码在其纠错能力方面被恶化。也就是说,当具有短的长度的很多的循环存在于该因数图形当中的时候,在特定节点上属于具有短的长度循环的信息,从此开始,在少量交互之后返回。当交互的数目增加时,该信息更频繁地返回到相应的节点,使得该信息不能正确地被更新,从而导致在该LDPC码的纠错能力方面恶化。
图7是一个举例说明块LDPC码的循环结构的示意图,该块LDPC码其奇偶校验矩阵由4个部分矩阵组成。在给出图7的描述之前,应当注意到,该块码是一个考虑不仅奇偶校验矩阵的高效编码,而且高效存储和性能改善用于其的新的LDPC码。该块LDPC码也是一个通过概括规则的LDPC码的结构扩展的LDPC码。在图7中举例说明的该块LDPC码的奇偶校验矩阵被划分为4个部分块,倾斜的线条代表具有1的值的该成分被设置的位置,并且不同于该倾斜的线条部分的部分代表具有0的值的该成分被设置的位置。此外,“P”代表与和图4一起描述的该置换矩阵相同的置换矩阵。在这里,如与图4结合描述的,该置换矩阵P是一个具有Ns×Ns大小的矩形矩阵,其中构成该置换矩阵P的Ns列的每个具有1的权重,并且构成该置换矩阵P的Ns行的每个具有1的权重。在这里,“权重”代表一个从构成该奇偶校验矩阵的成分当中具有非零值的成分。
为了分析在图7中举例说明的该块LDPC码的循环结构,一个位于部分矩阵pa的第i行中具有1的值的成分被定义为基准成分,并且一个位于第i行中具有1的值的成分将被称为“0点”。在此处,“部分矩阵”将称为一个对应于该部分块的矩阵。该0点位于该部分矩阵pa的第(i+a)个列中。
在部分矩阵pb中,一个位于与该0点相同的行中具有1的值的成分将被称为“1点”。因为与该0点相同的理由,该1点位于在该部分矩阵pb的第(i+b)列中。
接下来,在部分矩阵Pc中,一个位于与该1点相同的列中具有1的值的成分将被称为“2点”。因为该部分矩阵pc是通过相对于模Ns乘c向右移动单位矩阵I的相应的列获得的矩阵,该2点位于在该部分矩阵pc的第(i+b-c)行中。
此外,在部分矩阵Pd中,一个位于与该2点相同的行中具有1的值的成分将被称为“3点”。该3点位于该部分矩阵Pd的第(i+b-c+d)列中。
最后,在部分矩阵pa中,一个位于与该3点相同的列中具有1的值的成分将被称为“4点”。该4点位于该部分矩阵pa的第(i+b-c+d-a)行中。
在图7中举例说明的该LDPC码的循环结构中,如果存在具有长度4的循环,该0点和4点位于相同的位置中。也就是说,在0点和4点之间的关系是根据方程式(4)定义的
等式(4)可以被改写为等式(5):
a+c≡b+d(mod Ns) (5)
因此,当满足等式(5)的关系的时候,产生具有长度4的循环。通常,当0点和4m点是彼此相同的时候,给出i≡i+m(b-c+d-a)(mod Ns)的关系,并且满足以下在等式(6)中示出的关系。
m(a-b+c-d)≡0(mod Ns) (6)
换句话说,如果一个对于给定的a、b、c和d从满足等式(6)的正整数当中具有最小值的正整数被定义为“m”,在图7中举例说明的该块LDPC码的循环结构中一个具有长度4m的循环变为具有最小长度的循环。
最后,如上所述,对于(a-b+c-d)≠0,如果满足gcd(Ns,a-b+c-d)=1,那么m=Ns。在此处,该gcd(Ns,a-b+c-d)是用于计算该整数Ns和a-b+c-d的最大公约数的函数。因此,具有长度4Ns的循环变为具有最小长度的循环。
甚至当构成该块LDPC码的奇偶校验矩阵的块的数目超过4个时,即,当构成该奇偶校验矩阵的部分矩阵的数目超过4个的时候,可以对与图7结合描述的该块LDPC码的循环施加分析。现在参考图8进行描述一个LDPC码的循环结构,其中构成奇偶校验矩阵的部分矩阵的数目超过4个。
图8是一个举例说明块LDPC码的循环结构的示意图,该块LDPC码其奇偶校验矩阵由6个部分矩阵组成。在图8中举例说明的块LDPC码的奇偶校验矩阵由6个部分矩阵组成。如在图8中举例说明的,倾斜的线条代表具有1的值的成分被设置的位置,并且不同于该倾斜的线条部分的部分代表具有0的值的成分被设置的位置。此外,“P”代表与和图4一起描述的该置换矩阵相同的置换矩阵。当在图8中举例说明的该LDPC码的循环结构被以与图7一起描述的方法分析的时候,具有6m长度的循环变为具有最小长度的循环。
通常,当0点和6m点开始是彼此相同的时候,给出i≡i+m(b-c+d-a)(modNs)的关系,并且满足以下在等式(7)中示出的关系。
m(b-c+d-e+f-a)≡0(mod Ns) (7)
换句话说,如果对于给定的a、b、c、d、e和f从满足等式(7)的正整数当中具有最小值的正整数被定义为“m”,在图8中举例说明的该块LDPC码的循环结构中具有6m长度的循环变为具有最小长度的循环。最后,如上所述,对于(a-b+c-d+e-f)≠0,如果满足gcd(Ns,a-b+c-d+e-f)=1,那么m=Ns。因此,具有长度6Ns的循环变为具有最小长度的循环。
对于如上所述的该块LDPC码,可以推断出以下的规则。
规则1
如果在块LDPC码中存在具有长度为21的循环,应该满足等式(8)的条件。
a1+a3+a5+…+a2l-1≡a2+a4+a6+…+a2l(mod Ns) (8)
在等式(8)中,循环,ai(i=1,2,...,21)表示顺序通过长度为21的循环的置换矩阵的指数。也就是说,具有长度21的循环以pa1→pa2→...→pa21的顺序通过构成该块LDPC码的奇偶校验码的该部分块。在这里,不是所有的ai值将必然地相互不同,并且相应的循环可能重复地通过某些部分块。
规则2
“m”将被定义为满足等式(9)的最小正整数。
在等式(9)中,ai代表被选择的该置换矩阵的指数,使得基于块的循环被在整个奇偶校验矩阵中形成。如在规则1中描述的,不是所有的ai值将必然地相互不同,并且相应的循环可能重复地通过某些部分块。因此,该部分矩阵pa1具有一个最小长度是21m的循环结构。
可以使用规则1和规则2容易地分析该块LDPC码的循环结构的特征。例如,通过使用规则1和规则2,不仅有可能正确地确定在一个阵列码中分布多少具有最小长度6的循环,而且容易地分析块LDPC码的基于块的循环(“块循环”)的结构特征,下面在此处将描述该结构特征。该块循环是一个被用来调整循环长度以形成奇偶校验矩阵的重要因素,并且该块循环将参考图9(规则1和规则2)描述。
图9是一个举例说明块LDPC码的块循环结构的示意图。参考图9,构成该块LDPC码的该块的每个被假定具有权重1,并且当该块形成一个循环的时候,因此可以说“一个块循环被形成”。图9从左侧开始举例说明具有4个块的块循环,具有6个块的块循环,和具有8个块的块循环。如在规则1和规则2中描述的,虽然形成了一个具有短的长度的块循环,如果对应于构成该块循环的该块的该部分矩阵被适当地选择,有可能执行控制操作,使得在一个实际的奇偶校验矩阵中不产生具有短的长度的循环。但是,当多个块循环被在该块LDPC码中复制的时候,在该块循环中该实际的循环的最小长度被降低。因此,在该实际的奇偶校验矩阵中不希望产生具有短的长度的该循环。
现在参考图10,规则1和规则2进行描述当多个块循环被在块LDPC码中复制的时候的问题,和当产生该LDPC码的奇偶校验矩阵的时候,应该避免该复制的块循环的理由。
图10是一个举例说明块LDPC码的循环结构的示意图,其中奇偶校验矩阵的6个部分矩阵被复制。可以考虑根据在图10中举例说明的箭头的以下相继的块顺序。
pa1→pa2→pa4→pa3→pa5→pa6→pa2→pa1→pa3→pa4→pa6→pa5→pa1
根据以上相继的块顺序的该部分矩阵的指数与该Ns值无关满足等式(10)。
a1-a2+a4-a3+a5-a6+a2-a1+a3-a4+a6-a5≡0(mod Ns) (10)
如果等式(10)被施加于在规则2中描述的等式(9),那么m=1。因此,在图10中举例说明的该块LDPC存在一个块循环(其中6个部分矩阵被复制)的情况下,即使构成该整个奇偶校验矩阵的任何的部分矩阵被选择,该选择的部分矩阵始终包括一个具有长度12的循环结构。也就是说,在图10中举例说明的该块LDPC码存在一个块循环(其中6个部分矩阵被复制)的情况下,该奇偶校验矩阵的最小循环长度被限制在最大12。
图11是一个举例说明块LDPC码的块循环结构的示意图,其中奇偶校验矩阵的7个部分块被复制。
在图11中,示出了一个块LDPC码(这里奇偶校验矩阵的7个部分块被复制)的块循环结构,并且可以根据在图11中举例说明的箭头考虑以下相继的块顺序。
pa1→pa2→pa4→pa5→pa7→pa6→pa2→pa1→pa3→pa4→pa6→pa7→pa5→pa3→pa1
根据以上相继的块顺序的该部分矩阵的指数与该Ns值无关满足等式(11)。
a1-a2+a4-a5+a7-a6+a2-a1+a3-a4+a6-a7+a5-a3≡0(mod Ns).....(11)
如果等式(11)被施加于在规则2中描述的等式(9),那么m=1。因此,在图11中举例说明的该块LDPC存在一个块循环(其中7个部分矩阵被复制)的情况下,即使构成该整个奇偶校验矩阵的任何的部分矩阵被选择,该选择的部分矩阵始终包括一个具有长度14的循环结构。也就是说,在图11中举例说明的该块LDPC码存在一个块循环(其中7个部分矩阵被复制)的情况下,该奇偶校验矩阵的最小循环长度被限制在最大14。
如上所述,如果在该块LDPC码中太多的块循环被在构成该奇偶校验矩阵的块之间复制,不管如何去选择该奇偶校验矩阵的部分矩阵,在最大化循环的最小长度方面存在限制,从而导致在该块LDPC码的性能方面出现恶化。因此,一个奇偶校验矩阵被在块LDPC码中产生,使得产生尽可能少的块循环,从而防止产生复制的块循环。
接下来描述一种除了该块循环之外,考虑到该高效编码用于产生块LDPC码的奇偶校验矩阵的方法。
在本发明中,Richardson-Urbanke技术将被用作供该块LDPC码的编码技术。因为该Richardson-Urbanke技术被用作编码技术,编码复杂性可以被最小化,使得一种形式的奇偶校验矩阵可以类似于一种全下三角矩阵的形式。
图12是一个举例说明具有一种全下三角矩阵形式的奇偶校验矩阵的示意图。在图12中举例说明的该奇偶校验矩阵具有全下三角矩阵的形式,并且由信息部分和奇偶性部分组成。该信息部分代表该奇偶校验矩阵的一部分,在编码块LDPC码的过程中映射为实际的信息字,并且该奇偶性部分代表该奇偶校验矩阵的一部分,在编码该块LDPC码的过程中映射为实际的奇偶性。在该奇偶性部分中,如在图12中举例说明的,随着单位矩阵I作为其起始点存在零矩阵和部分矩阵,并且该部分矩阵具有全下三角的形式。
图13是一个举例说明具有一种类似于全下三角矩阵形式的奇偶校验矩阵的示意图。在图13中举例说明的该奇偶校验矩阵不同于在该奇偶性部分中具有一种在图12中举例说明的全下三角矩阵形式的该奇偶校验矩阵。在图13中,该置换矩阵P的上标(或者指数)aij或者是0≤aij≤Ns-1,或者是aij=∞。带有上标aij=0的置换矩阵,即,置换矩阵P0代表一个单位矩阵INs×Ns,并且带有上标aij=∞的置换矩阵,即,置换矩阵P∞代表一个零矩阵。在图13中,m代表映射给该信息部分的部分块的行的数目,并且q代表映射给该奇偶性部分的部分块的列的数目。该“i”指的是相应的置换矩阵被设置在该奇偶校验矩阵的部分块的第i行中,并且该“j”指的是相应的置换矩阵被设置在该奇偶校验矩阵的部分块的第j列中。也就是说,paij是设置在与第i行和第j列交叉的部分块中的置换矩阵。
另外,映射给该奇偶性部分的该置换矩阵的上标ai、x、y代表该置换矩阵的上标,但是,为了解释的方便起见,该上标ai、x、y是通过不同于该信息部分的不同格式的参考字母表示的。也就是说,在图13中,pa1至pam也是置换矩阵,该置换矩阵pa1至pam被设置在该奇偶性部分的斜线部分中。该上标a1至am被顺序地标引。并且置换矩阵px和py也是置换矩阵,但是,为了解释的方便起见,该置换矩阵px和py是由不同于该信息部分的不同格式的参考字母表示的。
如果具有在图13中举例说明的该奇偶校验矩阵的块LDPC码的块长度被假设为是N,该块LDPC码的编码复杂性相对于该块长度N被线性地增长。
具有图13的该奇偶校验矩阵的该LDPC码的最大的问题是,如果部分块的长度被定义为是Ns,在该块LDPC码的因数图形上其度数始终是1的Ns校验节点被产生。在这里,该校验节点度数不会基于该交互解码影响该性能改善。因此,基于该Richardson-Urbanke技术的标准的LDPC码不包括具有度数1的校验节点。因此,为了设计一个奇偶校验矩阵,图13的奇偶校验矩阵将被假设为一个基本奇偶校验矩阵,使得其能够高效编码,同时不包括具有度数1的校验节点。在由该部分矩阵组成的图13的奇偶校验矩阵中,部分矩阵的选择是用于该块LDPC码的性能改善非常重要的因素,结果发现一个用于该部分矩阵适宜的选择标准也变为非常重要的因素。
因此,当产生一个块LDPC码的时候,考虑到以下的设计准则形成奇偶校验矩阵。
用于块LDPC码的奇偶校验矩阵的设计准则
(1)奇偶性部分被形成为具有固定的形式。
奇偶性部分具有固定的形式指的是,其具有该单位矩阵被如在图16中举例说明的那样设置的结构,在此处以下将描述该图16的结构。
(2)具有低度数的部分矩阵被首先顺序地选择。
在本发明中,部分矩阵的“度数”指的是在3和5之间的度数。此外,部分矩阵被安排为使得,当具有低度数的部分矩阵被首先顺序地选择的时候,尽可能少的块循环被产生,并且在具有低度数的部分矩阵之间具有最小长度的循环被尽可能长时间地形成。
(3)在具有低度数的部分矩阵全部被形成之后,具有高度数的部分矩阵被顺序地形成。当具有高度数的部分矩阵被安排的时候,具有最小长度的循环被尽可能长时间地形成。
现在基于以上所述对于块LDPC码的奇偶校验矩阵的设计准则,进行描述一种用于设计块LDPC码的奇偶校验矩阵的方法。
为了简化设计该块LDPC码的奇偶校验矩阵的方法和用于编码该块LDPC码的方法,在图13中举例说明的该奇偶校验矩阵被假设为是以如在图14中举例说明的6个部分矩阵形成的。
图14是一个举例说明图13的该奇偶校验矩阵的示意图,其被分成6个部分块。参考图14,在图14中举例说明的该块LDPC码的奇偶校验矩阵被分成信息部分s、第一奇偶性部分p1和第二奇偶性部分p2。该信息部分s代表在编码块LDPC码的过程中映射给实际的信息字的该奇偶校验矩阵的一部分,类似与图12和13一起描述的该信息部分,但是,为了解释的方便起见,该信息部分s是由不同的参考字母表示的。该第一奇偶性部分p1和第二奇偶性部分p2代表在编码该块LDPC码的过程中映射为实际的奇偶性的该奇偶校验矩阵的一部分,类似与图12和13一起描述的该奇偶性部分,并且该奇偶性部分被分成二个部分。
部分矩阵A和C对应于该s的部分块A和C,部分矩阵B和D对应于第一奇偶性部分p1的部分块B和D,并且部分矩阵T和E对应于第二奇偶性部分p2的部分块T和E。虽然在图14中该奇偶校验矩阵被分成7个部分块,应当注意到,“0”不是单独的部分块,并且因为该部分矩阵T对应于具有全下三角的该部分块T,一个零矩阵被基于斜线安排的部位是由“0”表示的。稍后将参考图17描述使用该信息部分s的部分矩阵、第一奇偶性部分p1和第二奇偶性部分p2简化编码方法的过程。
现在下面将在此处参考图15描述图14的该部分矩阵。
图15是一个举例说明在图14中示出的该部分矩阵B的转置矩阵、该部分矩阵E、该部分矩阵T和该部分矩阵T的反矩阵的示意图。参考图15,部分矩阵BT代表该部分矩阵B的转置矩阵,并且部分矩阵T-1代表该部分矩阵T的反矩阵。
该Pk1-k2代表
在图15中举例说明的该置换矩阵,例如pa1将是一个单位矩阵。如上所述,如果该置换矩阵的上标、即a1是0,该pa1将是一个单位矩阵。此外,如果该置换矩阵的上标、即a1被根据一个预定值增加,该置换矩阵被根据该预定值循环移位,因而该置换矩阵pa1将是一个单位矩阵。
图17是一个举例说明根据本发明的一个实施例的用于产生块LDPC码的奇偶校验矩阵的步骤的流程图。在给出图17的描述之前,应当注意到,为了产生一个块LDPC码,必须确定被产生的块LDPC码的代码字大小和编码速率,并且奇偶校验矩阵的大小必须被根据该确定的代码字大小和编码速率来确定。如果该块LDPC码的代码字大小是由N表示的,并且编码速率是由R表示的,奇偶校验矩阵的大小变为N(1-R)×N。实际上,在图17中举例说明的用于产生块LDPC码的奇偶校验矩阵的步骤仅仅被执行一次,由于该奇偶校验矩阵是整个通信***最初产生并且被使用的,所以,使用所产生的奇偶校验矩阵。
参考图17,在步骤1711中,控制器以大小N(1-R)×N将奇偶校验矩阵划分为总共p×q个块,包括在横轴中的p个块和在纵轴中的q个块,然后进入到步骤1713。因为该块的每个具有Ns×Ns的大小,该奇偶校验矩阵由Ns×p列和Ns×q行组成。在步骤1713中,该控制器将从该奇偶校验矩阵划分的该p×q块划分为信息部分s、第一奇偶性部分p1和第二奇偶性部分p2,然后进入到步骤1715和1721。
在步骤1715中,该控制器根据用于保证该块LDPC码的良好性能的度数分布将该信息部分s分割为非零的块或者非零的矩阵,和零块或者零矩阵,然后进入到步骤1717。因为已经在上面描述了用于保证该块LDPC码的良好性能的度数分布,在此处将省略其详细说明。在步骤1717中,该控制器确定该置换矩阵paij,使得在非零的矩阵部分中如上所述的块循环的最小循环长度,应该在从根据用于保证块LDPC码的良好性能的度数分布确定的块当中具有低度数的块中被最大化,然后进入到步骤1719。在这里,该置换矩阵paij将不仅考虑到该信息部分s,而且考虑到第一奇偶性部分p1和第二奇偶性部分p2的块循环被确定。
在步骤1719中,该控制器在非零的矩阵部分中,在从根据用于保证块LDPC码的良好性能的度数分布确定的块当中具有低度数的块中,随机地确定该置换矩阵paij,然后结束该步骤。在这里,甚至当在具有高度数的块中被应用于非零的矩阵部分的置换矩阵paij被确定时,置换矩阵paij必须被确定,使得块循环的最小循环长度被最大化,并且确定该置换矩阵paij不仅考虑该信息部分s,而且考虑该第一奇偶性部分p1和第二奇偶性部分p2的块循环。安排在该奇偶校验矩阵中的该置换矩阵paij的一个例子在图16中举例说明。
在步骤1721中,该控制器将第一部分p1和第二奇偶性部分p2划分为4个部分矩阵B、T、D和E,然后进入到步骤1723。在步骤1723中,该控制器不输入零矩阵,而是将置换矩阵py和pai输入进从构成部分矩阵B的部分块当中的2个部分块中,然后进入到步骤1725。已经参考图15描述了用于不输入零矩阵,而是置换矩阵py和pai输入进从构成该部分矩阵B的部分块当中的2个部分块的方法。
在步骤1725中,该控制器将该单位矩阵I输入进该部分矩阵T的斜线部分块中,将该特定的置换矩阵pa2、pa3、...,pam-1输入给在该部分矩阵T的斜线分量之下的第(i,i+1)个部分块中,然后进入到步骤1727。已经参考图15描述了用于将该单位矩阵I输入进该部分矩阵T的斜线部分块中,和将该特定的置换矩阵pa2、pa3、...,pam-1输入给在该部分矩阵T的斜线分量之下的第(i,i+1)个部分块的方法。
在步骤1727中,该控制器将部分矩阵px输入给该部分矩阵D,然后进入到步骤1729。在步骤1729中,该控制器将置换矩阵pam仅仅输入给在该部分矩阵E中最后的部分块,然后结束该步骤。已经参考图15描述了用于将2个置换矩阵pam仅仅输入给从构成该部分矩阵E的部分块当中最后的部分块的方法。
如果该部分矩阵B、部分矩阵D和部分矩阵E被在该块LDPC码的奇偶校验矩阵中适当地形成,可以容易地控制用于该块LDPC的编码过程。现在将进行描述为了容易地控制用于该块LDPC码的编码过程,来形成该奇偶校验矩阵的部分矩阵B、部分矩阵D和部分矩阵E的过程。
当图13的该奇偶校验矩阵被以上述方式划分为与图14结合描述的该部分矩阵的时候,图15可以被考虑。
当代码字矢量
c被分成信息部分s、第一奇偶性部分p1和第二奇偶性部分p2(如在图14中举例说明的)的时候,该代码字矢量
c可以被分成信息字矢量
s、第一奇偶性矢量
p 1和第二奇偶性矢量
p 2。在这种情况下,该奇偶校验矩阵和代码字矢量
c的积可以表示为等式(12)和等式(13)。
在等式(12)中,T表示调换操作,并且在等式(13)中,与第一奇偶性矢量p 1相关的部分
可以通过以下计算
在等式(14)中,因为该块LDPC码的编码复杂性与矩阵φ的大小的平方成比例,本发明将被用来计算第一奇偶性矢量
p 1的该矩阵φ设置为单位矩阵I。通过以这种方法将该矩阵φ设置为一个单位矩阵I,该块LDPC码的编码复杂性被最小化。参考图15,现在将进行描述将该矩阵φ设置为单位矩阵I的过程。
置换矩阵pa1将被固定到单位矩阵I上。在与图15结合举例说明的该部分矩阵T-1的部分块中,部分Pk1-k2表示矩阵Pk1与矩阵Pk2的积
该矩阵φ可以在下面使用等式(15)至等式(17)被计算。
首先,在图15中,因为部分矩阵E除一个部分块之外包括全部零矩阵,该部分矩阵E和该部分矩阵T的反矩阵T-1的积,可以表示为该部分矩阵T的反矩阵T-1的最后的行和该部分矩阵E的最后的块的积,如等式(15)所示。
如果该部分矩阵E和该部分矩阵T的反矩阵T-1的积乘以该部分矩阵B,该结果可以表示为在等式(16)中示出的
ET-1B=PamP2(m-1)+PamPk(m-1)Py......(16)
这里k是一个根据py的位置确定的特定的自然数。
当该部分矩阵E和该部分矩阵T的反矩阵T-1的积乘以该部分矩阵B(如在等式(16)中举例说明的)的时候,因为该部分矩阵B除二个部分块之外包括全部零矩阵,乘法运算仅仅对在该部分矩阵B中的该二个部分块执行,从而简化计算。
如果D=px=PamP2(m-1),并且PamPk(m-1)Py=I,那么φ=ET-1B+D=I。因此,该矩阵φ变为一个单位矩阵I。等式(17)在下面简要地表示该矩阵φ变为一个单位矩阵I的条件。
如参考等式(15)至等式(17)描述的,如果该矩阵φ被设置为一个单位矩阵I,用于该块LDPC码的编码过程可以在其复杂性方面被简化。
接下来,参考图18使用在本发明中设计的奇偶校验矩阵进行描述用于编码块LDPC码的步骤。
图18是一个举例说明根据本发明的一个实施例的用于编码块LDPC码的步骤的流程图。参考图18,在步骤1811中,控制器接收一个信息字矢量
s,然后进入到步骤和1815。在此处将假设为了编码该块LDPC码接收的该信息字矢量
s的长度是k。在步骤1813中,该控制器矩阵将该信息字矢量
s乘以奇偶校验矩阵(A
s)的部分矩阵A,然后进入到步骤1817。
因为在部分矩阵A中存在的具有值1的该成分的数目比在部分矩阵A中存在的具有值0的该成分的数目少得多,可以以相对小数目的总和积计算来实现该奇偶校验矩阵的信息字矢量s和该部分矩阵A的矩阵乘。此外,因为在该部分矩阵A中具有值1的该成分的位置可以以非零的块和用于其块的置换矩阵的指数的位置表示,与特定的奇偶校验矩阵相比较,该矩阵乘可以以简单的计算来执行。在步骤1815中,该控制器矩阵将该奇偶校验矩阵的部分矩阵C乘以该信息字矢量
s(C
s),然后进入到步骤1819。
在步骤1817,该控制器矩阵将矩阵ET-1乘以有关该奇偶校验矩阵(ET-1)的信息字矢量
s和部分校验矩阵(ET-1A
s)的该矩阵乘结果,然后进入到步骤1819。如上所述,因为在该矩阵ET-1中具有值1的该成分的数目是非常小的,只要相应的块的置换矩阵的指数是已知的,可以简单地实现该矩阵乘。在步骤1819中,该控制器通过相加ET-1A
s和该C
s(
p 1=ET-1A
s+C
s)来计算第一奇偶性矢量
p 1,然后进入到步骤1821。在这里,该增加计算是异或(XOR)计算,其中当相同的比特被相加的时候,该相加结果变为“0”,并且当不同的比特被相加的时候,该相加结果变为“1”。也就是说,在直至步骤1819的过程中,等式(14)的第一奇偶性矢量
p 1被计算。
在步骤1821中,该控制器将该奇偶校验矩阵的部分矩阵B乘以第一奇偶性矢量
p 1(B
p 1),将该B
p 1和该As(As+B
p 1)相加,然后进入到步骤1823。如与等式(12)结合描述的,如果该信息字矢量
s和第一奇偶性矢量
p 1是已知的,在该奇偶校验矩阵中的部分矩阵T的反矩阵T-1必须被乘以,以便计算第二奇偶性矢量
p 2。因此,在步骤1823中,该控制器将在步骤1821中计算的该矢量(As+B
p 1)乘以该部分矩阵T的反矩阵T-1,以便计算第二奇偶性矢量p 2(
p 2=T-1(A
s+B
p 1)),然后进入到步骤1825。如上所述,只要要编码的块LDPC码的该信息字矢量
s是已知的,该第一奇偶性矢量
p 1和第二奇偶性矢量
p 2可以被计算。因此,可以获得一个代码字矢量。在步骤1825中,该控制器传送借助于该信息字矢量
s、第一奇偶性矢量
p 1和第二奇偶性矢量
p 2产生的代码字矢量
c,然后结束该步骤。
图19是举例说明根据本发明一个实施例的用于块LDPC码的编码装置的内部结构的方框图。参考图19,用于块LDPC码的该编码装置由矩阵A乘法器1911、矩阵C乘法器1913、矩阵ET-1乘法器1915、第一加法器1917、矩阵B乘法器1919、第二加法器1921、矩阵T-1乘法器1923和开关1925、1927和1929组成。
当接收到一个输入信号,即,一个具有要以块LDPC码编码的长度k的信息字矢量
s的时候,该接收的信息字矢量
s被输入给开关1925、矩阵A乘法器1911和矩阵C乘法器1913每个。该矩阵A乘法器1911将该信息字矢量
s乘以整个奇偶校验矩阵的部分矩阵A,并且将该乘法运算结果输出给该矩阵ET-1乘法器1915和第二加法器1921。该矩阵C乘法器1913该信息字矢量
s乘以该整个奇偶校验矩阵的部分矩阵C,并且将该乘法运算结果输出给该第一加法器1917。该矩阵ET-1乘法器1915将从该矩阵A乘法器1911输出的信号乘以该整个奇偶校验矩阵的部分矩阵ET-1,并且将该乘法运算结果输出给该第一加法器1917。
该第一加法器1917将从该矩阵ET-1乘法器1915输出的信号和从该矩阵C乘法器1913输出的信号相加,并且将该相加结果输出到该矩阵B乘法器1919和该开关1927。在这里,该第一加法器1917基于比特挨着比特执行异或计算。例如,当长度3矢量x=(x1,x2,x3)和长度3矢量y=(y1,y2,y3)被接收的时候,该第一加法器1917异或长度3矢量x=(x1,x2,x3)和长度3矢量y=(y1,y2,y3),并且输出长度3矢量z=(x1y1,x2y2,x3y3)。在这里,该计算代表异或(XOR)计算,其中当相同的比特被相加的时候,该相加结果变为“0”,并且当不同的比特被相加的时候,该相加结果变为“1”。也就是说,从该第一加法器1917输出的信号变为第一奇偶性矢量
p 1。
该矩阵B乘法器1919将从该第一加法器1917输出的信号,或者第一奇偶性矢量
p 1乘以该整个奇偶校验矩阵的部分矩阵B,并且将该乘法运算结果输出给第二加法器1921。该第二加法器1921将从该矩阵B乘法器1919输出的信号和从该矩阵A乘法器1911输出的信号相加,并且将该相加结果输出给矩阵T-1乘法器1923。该第二加法器1921(类似于该加法器1917)将从该矩阵B乘法器1919输出的信号和从该矩阵A乘法器1911输出的信号异或,并且将该结果输出给该矩阵T-1乘法器1923。
该矩T-1矩阵1923将从该加法器1921输出的信号乘以该部分矩阵T-1,并且将该乘法运算结果输出给该开关1929。在这里,该矩阵T-1矩阵1923的输出变为第二奇偶性矢量
p 2。该开关1925、1927和1929仅仅在其时间的选择上被接通以传送一个相应的信号。也就是说,在该信息字矢量
s的发送时间上,该开关1925被接通;在该第一奇偶性矢量
p 1的发送时间上,该开关1927被接通;并且在第二奇偶性矢量
p 2发送时间上,该开关1929被接通。
通过如上所述适当地选择该整个奇偶校验矩阵的部分矩阵,对于ET-1的该矩阵乘被相对地简化,从而便于对于ET-1A
s T计算。此外,该矩阵φ变为一个单位矩阵I,对于φ-1用于计算p1 T的计算过程被省略。
如上所述,该块LDPC码根据其结构特性保证存储器用于存储与奇偶校验矩阵相关的信息的高效率,并且通过适当地在该奇偶校验矩阵中选择部分矩阵允许高效编码。但是,由于该奇偶校验矩阵被基于逐块产生,随机性被降低。在随机性方面的降低可以导致在该块LDPC码的性能方面的老化。也就是说,因为如上所述不规则的块LDPC码在性能方面比规则的块LDPC码优越,在整个奇偶校验矩阵中选择部分矩阵在设计块LDPC码中起非常重要的因素。
现在,参考图16,将进行用于产生块LDPC码的方法的详细的描述,当考虑到该块LDPC码的循环特性时,其呈现极好的性能,同时允许高效编码。
图16是一个举例说明根据本发明一个实施例的块LDPC码的奇偶校验矩阵的示意图。参考图16,为了结构简单,该块LDPC码的奇偶校验矩阵被设置为使得pa1=I(i=1,...,m-1),pam=p1,px=p1,和py=p-1。在这种情况下,如上所述,矩阵φ变为一个单位矩阵I,从而允许高效编码。该奇偶校验矩阵的部分矩阵的块长度是Ns=3。因此,p-1=p30。因为对于在该奇偶校验矩阵中所有列的块的数目是32,具有总共32×31=992个块长度的块LDPC码的奇偶校验矩阵和编码速率1/2被产生。
因此,在图16中举例说明的该块LDPC码基于该奇偶校验矩阵的每列,变为一个由15个具有权重值2的块、12个具有权重值3的块和5个具有权重值11的块组成的不规则的块LDPC码。因此,在图16中举例说明的该块LDPC码的度数分布可以表示为等式(18)
f2.=15/32,.f3.=12/32,.f11.=5/32,.fp7.=7/16,.fp8.=9/16
(18)
在等式(18)中,fi表示在该块LDPC码的因数图形上具有度数i的该可变节点与所有的该可变节点的比,并且fpi表示在该块LDPC码的因数图形上具有度数i的该校验节点与所有的该校验节点的比。例如,在块LDPC码具有块长度Ns=32的情况下,从在该块LDPC码的因数图形上总共32个可变节点当中对应于15个可变节点的奇偶校验矩阵的列具有权重值2,对应于12个可变节点的奇偶校验矩阵的列具有权重值3,并且对应于5个可变节点的奇偶校验矩阵的列具有权重值11。甚至对于对应于该校验节点的该奇偶校验矩阵,该权重可以被以与对于该可变节点同样的方式进行考虑。在等式(18)中举例说明的该度数分布接近地近似具有n个理想的阈值的LDPC码的度数分布。此外,在图16中举例说明的该块LDPC码的情况下,在具有度数2的节点和具有度数3的节点之间存在的循环的最小长度是12,在所有的节点之间的循环的最小长度是6。
接下来,参考图20,将进行描述根据本发明一个实施例使用奇偶校验码解码块LDPC码的过程。
图20是举例说明根据本发明一个实施例的用于块LDPC码的解码装置的内部结构的方框图。参考图20,用于块LDPC码的该解码装置由可变节点部分2000、第一加法器2015、去交织器2017、交织器2019、控制器2021、存储器2023、第二加法器2025、校验节点部分2050和硬判决单元2029组成。该可变节点部分2000由可变节点解码器2011和开关2013组成,并且该校验节点部分2050由校验节点解码器2027组成。
经无线电信道接收的接收信号被输入给在该可变节点部分2000中的该可变节点解码器2011,并且该可变节点解码器2011计算该接收信号的概率值,更新该计算的概率值,并且将该更新的概率值输出给该开关2013和该第一加法器2015。该可变节点解码器2011根据预先地设置在用于该块LDPC码的该解码装置中的奇偶校验矩阵连接该可变节点,并且执行与连接到该可变节点的“1”的数目具有数量相同的输入和输出值的更新计算。连接到该可变节点的每个的“1”的数目与构成该奇偶校验矩阵的每列的权重是相同的。因此,该可变节点解码器2011的内在的计算根据构成该奇偶校验矩阵的该列的每个的权重是不同的。
该第一加法器2015接收从该可变节点解码器2011输出的信号,和在先前的交互解码过程中该交织器2019的输出信号,在当前的解码过程中,从该可变节点解码器2011输出的信号中,减去在先前的交互解码过程中该交织器2019的输出信号,并且将该减去结果输出给该去交织器2017。如果该解码过程是初始解码过程,该交织器2019的输出信号将被认为是“0”。
该去交织器2017根据预定的技术去交织从该第一加法器2015输出的信号,并且将该去交织的信号输出给第二加法器2025和校验节点解码器2027。该去交织器2017具有对应于该奇偶校验矩阵的内部结构,因为对于对应于该去交织器2017的该交织器2019的输入值的输出值,根据在该奇偶校验矩阵中具有值1的该成分的位置变为不同的。
该第二加法器2025接收在先前的交互解码过程中该校验节点解码器2027的输出信号,和该去交织器2017的输出信号,从在先前的交互解码过程中该校验节点解码器2027的输出信号中减去该去交织器2017的输出信号,并且将该减去结果输出给该交错器2019。该校验节点解码器2027根据预先地设置在用于该块LDPC码的该解码装置中的奇偶校验矩阵连接该校验节点,并且执行与连接到该校验节点的数目具有数量相同的输入和输出值的更新计算。连接到该校验节点的每个的“1”的数目与构成该奇偶校验矩阵的每行的权重是相同的。因此,该校验节点解码器2027的内在的计算根据构成该奇偶校验矩阵的该每行的权重是不同的。
在该控制器2021的控制下,该交织器2019根据预定的技术交织从第二加法器2025输出的信号,并且将该交织的信号输出给该加法器2015和该可变节点解码器2011。该控制器2021读取存储在该存储器2023中交织技术相关的信息,并且根据该读取的交织技术相关的信息来控制该交织器2019的交织技术。此外,如果该解码过程是初始解码过程,该去交织器2017的输出信号将被认为是“0”。
通过重复地执行以上所述的过程,该解码装置保证无差错高可靠性解码,并且在该解码装置执行与预定的交互次数相同数量的该交互解码之后,该开关2013从第二加法器2015断开该可变节点解码器2011,并且同时将该可变节点解码器2011接入到该硬判决单元2029,以致从该可变节点解码器2011输出的该信号被输出给该硬判决单元2029。该硬判决单元2029对从该可变节点解码器2011输出的该信号进行硬判决,并且输出该硬判决的结果,以及该硬判决单元2029的输出值变为最终解码的值。
如可以从上文的描述中了解的,本发明提出了一种在移动通信***中具有最大化的最小循环长度的块LDPC码,从而最大化该纠错能力和改善该***性能。此外,本发明产生了一个高效的奇偶校验矩阵,从而最小化块LDPC码的编码复杂性。
虽然参考其的一些优选实施例已经示出和描述了本发明,那些本领域技术人员应理解,不脱离在所附的权利要求中所限定的本发明的精神和范围,可以在其中在形式和细节方面进行各种各样的变化。
Claims (39)
1.一种用于产生块低密度奇偶校验码的奇偶校验矩阵以改善纠错能力的方法,该奇偶校验矩阵具有对应于一个信息字的信息部分,并且第一奇偶性部分和第二奇偶性部分中的每一个对应于一个奇偶性,该方法包括步骤:
基于当借助于该块低密度奇偶校验码编码该信息字的时候施加的编码速率和码字长,确定该奇偶校验矩阵的大小;
将具有该确定的大小的奇偶校验矩阵划分为预定数目的块;
将该块划分为对应于该信息部分的块、对应于第一奇偶性部分的块和对应于第二奇偶性部分的块;
在来自被划分为第一奇偶性部分的块当中的预定的块中安排置换矩阵,并且在来自被划分为第二奇偶性部分的块当中的预定的块中以全下三角式安排该置换矩阵;和
在划分为该信息部分的块中安排该置换矩阵,使得最小循环长度被最大化,并且在该块低密度奇偶校验码的因数图形上的权重值是不规则的。
2.根据权利要求1的方法,其中,在划分为该信息部分的该块中安排该置换矩阵,使得权重值是不规则的过程包括该步骤:
确定该置换矩阵将被从划分为该信息部分的块当中安排的块;
从该置换矩阵将被安排的确定的块当中安排该置换矩阵,以用于具有小于预定度数的度数的块,使得该最小循环长度被最大化;和
从该置换矩阵将被安排的该确定的块当中随机地安排该置换矩阵,以用于具有大于或等于该预定度数的度数的块。
3.根据权利要求1的方法,其中,在来自被划分为第二奇偶性部分的块当中预定的块中全下三角式的该置换矩阵是一单位矩阵。
4.根据权利要求3的方法,其中,在划分为第一奇偶性部分的块当中的预定的块中安排该置换矩阵和在划分为第二奇偶性部分的块当中的预定的块中以全下三角式安排该单位矩阵的步骤包括步骤:
将构成该第一奇偶性部分的块划分为对应于第一部分块的块和对应于第二部分块的块,将构成该第二奇偶性部分的块划分为对应于第三部分块的块和对应于第四部分块的块;
在来自被划分为第一部分块和第二部分块的块当中的预定的块中安排该置换矩阵;
在从划分为该第三部分块的块当中的预定的块中以全下三角式安排该单位矩阵;和
在来自被划分为第四部分块的块当中的预定的块中安排该置换矩阵。
5.根据权利要求4的方法,其中,从被划分为第三部分块的块当中安排该单位矩阵的块是从划分为第三部分块的块当中构成斜线的块。
6.根据权利要求4的方法,进一步包括在下部块中安排该置换矩阵的步骤,该下部块与其中从被划分为第三部分块的块当中安排等同块的块平行。
7.根据权利要求4的方法,其中,来自被划分为第四部分块的块当中安排该置换矩阵的块是来自被划分为第四部分块的块当中的最后的块。
8.根据权利要求4的方法,其中,确定该置换矩阵,以便通过使安排在第二部分块中的置换矩阵和安排在第四部分块中的置换矩阵的矩阵积、安排在第三部分块中的置换矩阵的反矩阵以及安排在第一部分块中的置换矩阵相加所确定的矩阵是一个单位矩阵。
9.一种用于解码块低密度奇偶校验码的装置,包括:
可变节点解码器,用于根据预定的控制信号以及奇偶校验矩阵的每列的权重连接可变节点,并且检测接收信号的概率值,该奇偶校验矩阵根据由对应于一个信息字的信息部分、每个对应于奇偶性的第一奇偶性部分和第二奇偶性部分组成的;
第一加法器,用于在当前的解码过程中从该可变节点解码器输出的信号中减去在先前的解码过程中产生的信号;
去交织器,用于使用根据该奇偶校验矩阵设置的去交织技术去交织从该第一加法器输出的信号;
校验节点解码器,用于根据该奇偶校验矩阵的每行的权重连接校验节点,并且根据一个预定的控制信号检测从该去交织器输出的信号的概率值;
第二加法器,用于从该校验节点解码器输出的信号中减去从该去交织器输出的信号;
交织器,用于使用根据该奇偶校验矩阵设置的交织技术来交织从第二加法器输出的信号,并且将该交织的信号输出给该可变节点解码器和该第一加法器;和
控制器,用于产生该奇偶校验矩阵,并且根据该奇偶校验矩阵来控制该去交织技术和该交织技术。
10.根据权利要求9的装置,其中,该控制器通过确定该奇偶校验矩阵的大小来产生该奇偶校验矩阵,使得该大小对应于当利用块低密度奇偶校验码编码该信息字的时候施加的编码速率和码字长,将具有该确定大小的奇偶校验矩阵划分为预定数目的块,将该块划分为对应于该信息部分的块、对应于第一奇偶性部分的块和对应于第二奇偶性部分的块,在从划分为第一奇偶性部分的块当中的预定的块中安排置换矩阵,并且在从划分为第二奇偶性部分的块当中的预定的块中以全下三角式安排该置换矩阵,和在划分为该信息部分的块中安排该置换矩阵,使得最小循环长度被最大化,并且在该块低密度奇偶校验码的因数图形上的权重值是不规则的。
11.根据权利要求10的装置,其中,在来自被划分为第二奇偶性部分的块当中预定的块中全下三角式的该置换矩阵是一单位矩阵。
12.根据权利要求11的装置,其中,该控制器确定其中将从被划分为该信息部分的块当中安排该置换矩阵的块;从该置换矩阵将被安排的确定的块当中安排该置换矩阵用于具有小于预定度数的度数的块,使得该最小循环长度被最大化;和从该置换矩阵将被安排的该确定的块当中随机地安排该置换矩阵用于具有大于或等于该预定度数的度数的块。
13.根据权利要求11的装置,其中,该控制器将构成该第一奇偶性部分的块划分为对应于第一部分块的块和对应于第二部分块的块,将构成该第二奇偶性部分的块划分为对应于第三部分块的块和对应于第四部分块的块,在从划分为第一部分块和第二部分块的块当中的预定的块中安排该置换矩阵,在从划分为该第三部分块的块当中的预定的块中以全下三角式安排单位矩阵,和在从划分为第四部分块的块当中的预定的块中安排该置换矩阵。
14.根据权利要求13的装置,其中,该控制器在从划分为第三部分块的块当中构成斜线的块中安排该单位矩阵。
15.根据权利要求13的装置,其中,该控制器在下部块中安排该置换矩阵,该下部块与其中被从划分为第三部分块的块当中安排该等同块的块平行。
16.根据权利要求13的装置,其中,该控制器在从划分为第四部分块的块当中最后的块中安排该置换矩阵。
17.根据权利要求13的装置,其中,控制器确定该置换矩阵,从而通过使安排在第二部分块中的置换矩阵和安排在第四部分块中的置换矩阵的矩阵积、安排在第三部分块中的置换矩阵的反矩阵以及安排在第一部分块中的置换矩阵相加所确定的矩阵变为一个单位矩阵。
18.一种用于解码块低密度奇偶校验码的方法,包括下述步骤:
产生包括对应于信息字的信息部分以及其中的每一个都对应于奇偶性的第一奇偶性部分和第二奇偶性部分的奇偶校验矩阵,并且根据该奇偶校验矩阵确定去交织技术和交织技术;
检测接收信号的概率值;
通过从该接收信号的概率值中减去在先前的解码过程中产生的信号来产生第一信号;
使用该去交织技术去交织该第一信号;
从该去交织信号检测概率值;
通过从该去交织的信号的概率值中减去该去交织的信号来产生第二信号;和
使用该交织技术交织该第二信号,并且交互解码该交织的信号。
19.根据权利要求18的方法,其中,产生奇偶校验矩阵的步骤包括下述步骤:
基于当利用该块低密度奇偶校验码编码该信息字的时候所施加的编码速率和码字长,确定该奇偶校验矩阵的大小;
将具有该确定大小的奇偶校验矩阵划分为预定数目的块;
将该块划分为对应于该信息部分的块、对应于第一奇偶性部分的块和对应于第二奇偶性部分的块;
在从划分为第一奇偶性部分的块当中的预定的块中安排置换矩阵,并且在从划分为第二奇偶性部分的块当中的预定的块中以全下三角式安排该置换矩阵;和
在划分为该信息部分的块中安排该置换矩阵,使得最小循环长度被最大化,并且在该块低密度奇偶校验码的因数图形上的权重值是不规则的。
20.根据权利要求19的方法,其中,在来自被划分为第二奇偶性部分的块当中预定的块中全下三角式的该置换矩阵是一单位矩阵。
21.根据权利要求20的方法,其中,在划分为该信息部分的块中安排该置换矩阵从而使得权重值不规则的步骤包括下述步骤:
从被划分为该信息部分的块当中确定将被安排该置换矩阵的块;
从该置换矩阵将被安排的确定的块当中安排该置换矩阵,以用于具有小于预定度数的度数的块,从而使得该最小循环长度被最大化;和
从该置换矩阵将被安排的该确定的块当中随机地安排该置换矩阵用于具有大于或等于该预定度数的度数的块。
22.根据权利要求20的方法,其中,在划分为第一奇偶性部分的块当中的预定的块中安排该置换矩阵和在划分为第二奇偶性部分的块当中的预定的块中以全下三角式安排该单位矩阵的步骤包括下述步骤:
将构成该第一奇偶性部分的块划分为对应于第一部分块的块和对应于第二部分块的块,将构成该第二奇偶性部分的块划分为对应于第三部分块的块和对应于第四部分块的块;
在来自被划分为第一部分块和第二部分块的块当中的预定的块中安排该置换矩阵;
在来自被划分为该第三部分块的块当中的预定的块中以全下三角式安排单位矩阵;和
在来自被划分为第四部分块的块当中的预定的块中安排该置换矩阵。
23.根据权利要求22的方法,其中,其中从被划分为第三部分块的块当中安排该单位矩阵的块是来自被划分为第三部分块的块当中构成斜线的块。
24.根据权利要求22的方法,进一步包括在下部块中安排该置换矩阵的步骤,该下部块与其中在被划分为第三部分块的块当中安排该等同块的块平行。
25.根据权利要求22的方法,其中,从被划分为第四部分块的块当中安排该置换矩阵的块是从划分为第四部分块的块当中的最后的块。
26.根据权利要求22的方法,其中,确定该置换矩阵,从而使得通过相加安排在第二部分块中的置换矩阵和安排在第四部分块中的置换矩阵的矩阵积、安排在第三部分块中的置换矩阵的反矩阵以及安排在第一部分块中的置换矩阵所确定的矩阵是一个单位矩阵。
27.一种用于编码块低密度奇偶校验码的装置,包括:
第一矩阵乘法器,用于将接收的信息字乘以奇偶校验矩阵的第一部分矩阵,该奇偶校验矩阵由对应于信息字的信息部分,并且每个对应于奇偶性的第一奇偶性部分和第二奇偶性部分组成;
第二矩阵乘法器,用于将该信息字乘以该奇偶校验矩阵的第二部分矩阵;
第三矩阵乘法器,用于将从该第一矩阵乘法器输出的信号乘以该奇偶校验矩阵的第三部分矩阵和第四部分矩阵的反矩阵的矩阵积;
第一加法器,用于相加从第二矩阵乘法器输出的信号和从第三矩阵乘法器输出的信号;
第四矩阵乘法器,用于将从该第一加法器输出的信号乘以该奇偶校验矩阵的第五部分矩阵;
第二加法器,用于相加从该第一矩阵乘法器输出的信号和从该第四矩阵乘法器输出的信号;
第五矩阵乘法器,用于将从该第二加法器输出的信号乘以该奇偶校验矩阵的第四部分矩阵的反矩阵;和
开关,用于根据该块低密度奇偶校验码的格式多路复用该信息字、作为第一奇偶性的该第一加法器的输出信号和作为第二奇偶性的第五矩阵乘法器的输出信号。
28.根据权利要求27的装置,其中,该第一部分矩阵和第二部分矩阵是对应于该信息部分的部分矩阵,并且该置换矩阵被安排使得最小循环长度被最大化,并且在该块低密度奇偶校验码的因数图形上的权重值是不规则的。
29.根据权利要求27的装置,其中,该第五部分矩阵和第六部分矩阵是对应于该第一奇偶性部分的部分矩阵,该第三部分矩阵和第四部分矩阵是对应于该第二奇偶性部分的部分矩阵;该第五部分矩阵和第六部分矩阵是置换矩阵被以预定的位置安排的部分矩阵,并且该第四部分矩阵是该置换矩阵被以全下三角式安排的部分矩阵。
30.根据权利要求29的装置,其中,在来自被划分为第二奇偶性部分的块当中预定的块中全下三角式的的该置换矩阵是一单位矩阵。
31.一种用于编码块低密度奇偶校验码的方法,包括步骤:
通过将信息字乘以先前产生的奇偶校验矩阵的第一部分矩阵来产生第一信号,该奇偶校验矩阵由对应于信息字的信息部分,并且每个对应于奇偶性的第一奇偶性部分和第二奇偶性部分组成;
通过将该信息字乘以该奇偶校验矩阵的第二部分矩阵来产生第二信号;
通过将第一信号乘以该奇偶校验矩阵的第三部分矩阵和第四部分矩阵的反矩阵的矩阵积来产生第三信号;
通过相加第二信号和第三信号来产生第四信号;
通过将该第四信号乘以该奇偶校验矩阵的第五部分矩阵来产生第五信号;
通过相加第一信号和第五信号来产生第六信号;
将第六信号乘以该奇偶校验矩阵的第四部分矩阵的反矩阵来产生第七信号;和
根据该块低密度奇偶校验码的格式多路复用该信息字、作为第一奇偶性的该第四信号和作为第二奇偶性的第七信号。
32.根据权利要求31的方法,其中,该第一部分矩阵和第二部分矩阵是对应于该信息部分的部分矩阵,并且该置换矩阵被安排,以便使得最小循环长度被最大化,并且在该块低密度奇偶校验码的因数图形上的权重值是不规则的。
33.根据权利要求31的方法,其中,该第五部分矩阵和第六部分矩阵是对应于该第一奇偶性部分的部分矩阵,该第五部分矩阵和第四部分矩阵是对应于该第二奇偶性部分的部分矩阵;该第五部分矩阵和第六部分矩阵是置换矩阵被以预定的位置安排的部分矩阵,并且该第四部分矩阵是该置换矩阵被以全下三角式安排的部分矩阵。
34.根据权利要求33的方法,其中,在从划分为第二奇偶性部分的块当中预定的块中全下三角式的该置换矩阵是一单位矩阵。
35.一种用于产生奇偶校验矩阵以改善纠错能力的方法,该奇偶校验矩阵被安排在多个信息部分块和多个奇偶性部分块的行和列矩阵中,该奇偶校验矩阵被划分为由该信息部分块的矩阵组成的信息部分,和由该奇偶性部分块的矩阵组成的奇偶性部分,该信息部分块的每个由代表多个信息比特的矩阵组成,该奇偶性部分块的每个由代表多个奇偶性比特的矩阵组成,存在于该奇偶校验矩阵中的多个行中的该信息部分块和该奇偶性部分块的每个被划分为第一信息矩阵、第一奇偶性矩阵和第二奇偶性矩阵,该信息部分块和该奇偶性部分块的每个存在于多个剩余的行中,该多个行被划分为第二信息矩阵、第三奇偶性矩阵和第四奇偶性矩阵,并且该第一和第二信息矩阵、第一和第三奇偶性矩阵,和第二和第四奇偶性矩阵被分别地安排在相同的列中,该方法包括步骤:
相加该第三奇偶性矩阵和第四奇偶性矩阵以及第二奇偶性矩阵和第一奇偶性矩阵的反矩阵的积,使得该总和是一个单位矩阵;
确定对应于第一奇偶性矩阵和第三奇偶性矩阵的第一奇偶性矢量的转置矢量,使得转置矢量等于第二信息矩阵和第四奇偶性矩阵、第二奇偶性矩阵的反矩阵的积和总和乘以对应于第一信息矩阵和第二信息矩阵的信息矢量的积;和
确定对应于第二奇偶性矩阵和第四奇偶性矩阵的第二奇偶性矢量的转置矢量,使得该转置矢量等于第二奇偶性矩阵的反矩阵乘以第一信息矩阵和信息矢量的转置矢量的积和第一奇偶性矩阵和第一奇偶性矢量的转置矢量的积的总和的积。
36.根据权利要求35的方法,其中,该第二奇偶性矩阵是一全下三角矩阵。
37.根据权利要求35的方法,其中,该第一信息矩阵和第二信息矩阵具有不规则的权重值。
38.一种用于产生块低密度奇偶校验码的奇偶校验矩阵以改善纠错能力的方法,其中,该奇偶校验矩阵被安排在多个部分块的行和列的矩阵中,并且置换矩阵被安排在该部分块的每个中,该置换矩阵是通过根据该部分块的每一个将具有Ns×Ns大小的单位矩阵移动预定的指数来产生的,该方法包括步骤:
确定该块低密度奇偶校验码的块循环为第一值;和
确定第二值等于第二值和一个值的积,该值是通过从在安排在该部分块的每个中的置换矩阵当中具有偶数指数的置换矩阵的指数总和中减去在安排在该部分块的每个中的置换矩阵当中具有奇数指数的置换矩阵的指数总和确定的,和执行一个控制操作,使得该部分块的每个具有对应于该第一值和第二值的积的循环。
39.根据权利要求38的方法,其中,该指数大于或等于1和小于或等于该第一值。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110074657.9A CN102164022B (zh) | 2003-08-26 | 2004-08-26 | 处理分块低密度奇偶校验码的***和方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0059206 | 2003-08-26 | ||
KR1020030059206A KR100809619B1 (ko) | 2003-08-26 | 2003-08-26 | 이동 통신 시스템에서 블록 저밀도 패러티 검사 부호부호화/복호 장치 및 방법 |
KR1020030059206 | 2003-08-26 | ||
PCT/KR2004/002144 WO2005020500A1 (en) | 2003-08-26 | 2004-08-26 | Apparatus and method for coding/decoding block low density parity check code in a mobile communication system |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110074657.9A Division CN102164022B (zh) | 2003-08-26 | 2004-08-26 | 处理分块低密度奇偶校验码的***和方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1836394A true CN1836394A (zh) | 2006-09-20 |
CN1836394B CN1836394B (zh) | 2011-05-25 |
Family
ID=36830604
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2004800236822A Active CN1836394B (zh) | 2003-08-26 | 2004-08-26 | 在移动通信***中编码/解码分块低密度奇偶校验码的装置和方法 |
CN201110074657.9A Active CN102164022B (zh) | 2003-08-26 | 2004-08-26 | 处理分块低密度奇偶校验码的***和方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110074657.9A Active CN102164022B (zh) | 2003-08-26 | 2004-08-26 | 处理分块低密度奇偶校验码的***和方法 |
Country Status (9)
Country | Link |
---|---|
US (4) | US7313752B2 (zh) |
EP (1) | EP1511177B1 (zh) |
JP (2) | JP4160617B2 (zh) |
KR (1) | KR100809619B1 (zh) |
CN (2) | CN1836394B (zh) |
AU (1) | AU2004302428B2 (zh) |
CA (1) | CA2531806C (zh) |
RU (1) | RU2316111C2 (zh) |
WO (1) | WO2005020500A1 (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101997656A (zh) * | 2009-03-30 | 2011-03-30 | 美国博通公司 | 一种操作通信设备的方法和装置 |
CN103650408A (zh) * | 2011-07-05 | 2014-03-19 | 罗伯特·博世有限公司 | 用于可靠地检验码的方法 |
CN103931105A (zh) * | 2011-11-11 | 2014-07-16 | 三星电子株式会社 | 在多媒体通信***中发送和接收准循环低密度奇偶校验码的装置及方法 |
CN107070462A (zh) * | 2011-05-18 | 2017-08-18 | 松下电器产业株式会社 | 比特交织方法、比特交织器、信号处理方法及装置 |
CN108268337A (zh) * | 2017-01-03 | 2018-07-10 | 慧荣科技股份有限公司 | 于记忆装置中进行数据管理的方法、记忆装置及其控制器 |
CN110463045A (zh) * | 2017-03-30 | 2019-11-15 | 三星电子株式会社 | 用于通信或广播***中的信道编码/解码的装置和方法 |
US11750322B2 (en) | 2017-03-30 | 2023-09-05 | Samsung Electronics Co., Ltd. | Apparatus and method for channel encoding/decoding in communication or broadcasting system |
Families Citing this family (142)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4224777B2 (ja) * | 2003-05-13 | 2009-02-18 | ソニー株式会社 | 復号方法および復号装置、並びにプログラム |
KR100809619B1 (ko) | 2003-08-26 | 2008-03-05 | 삼성전자주식회사 | 이동 통신 시스템에서 블록 저밀도 패러티 검사 부호부호화/복호 장치 및 방법 |
KR101009785B1 (ko) * | 2003-12-10 | 2011-01-19 | 삼성전자주식회사 | 불균일 반복 축적 부호 부호화/복호화 장치 및 방법 |
WO2005096510A1 (en) * | 2004-04-02 | 2005-10-13 | Nortel Networks Limited | Ldpc encoders, decoders, systems and methods |
US7747929B2 (en) * | 2004-04-28 | 2010-06-29 | Samsung Electronics Co., Ltd | Apparatus and method for coding/decoding block low density parity check code with variable block length |
US7171603B2 (en) * | 2004-05-06 | 2007-01-30 | Motorola, Inc. | Method and apparatus for encoding and decoding data |
KR20050118056A (ko) * | 2004-05-12 | 2005-12-15 | 삼성전자주식회사 | 다양한 부호율을 갖는 Block LDPC 부호를 이용한이동 통신 시스템에서의 채널부호화 복호화 방법 및 장치 |
KR100739510B1 (ko) * | 2004-06-16 | 2007-07-13 | 포항공과대학교 산학협력단 | 반구조적 블록 저밀도 패리티 검사 부호 부호화/복호 장치및 방법 |
US7581157B2 (en) * | 2004-06-24 | 2009-08-25 | Lg Electronics Inc. | Method and apparatus of encoding and decoding data using low density parity check code in a wireless communication system |
US7346832B2 (en) * | 2004-07-21 | 2008-03-18 | Qualcomm Incorporated | LDPC encoding methods and apparatus |
US7395490B2 (en) | 2004-07-21 | 2008-07-01 | Qualcomm Incorporated | LDPC decoding methods and apparatus |
EP1779525A1 (en) * | 2004-08-05 | 2007-05-02 | Nokia Corporation | Irregularly structured, low denisty parity check codes |
US7143333B2 (en) * | 2004-08-09 | 2006-11-28 | Motorola, Inc. | Method and apparatus for encoding and decoding data |
US7992066B2 (en) * | 2004-08-09 | 2011-08-02 | Lg Electronics Inc. | Method of encoding and decoding using low density parity check matrix |
CA2563642C (en) | 2004-08-10 | 2013-10-01 | Samsung Electronics Co., Ltd. | Apparatus and method for encoding and decoding a block low density parity check code |
US7506238B2 (en) | 2004-08-13 | 2009-03-17 | Texas Instruments Incorporated | Simplified LDPC encoding for digital communications |
US7516391B2 (en) * | 2004-08-16 | 2009-04-07 | Samsung Electronics Co., Ltd | Apparatus and method for coding/decoding block low density parity check code with variable block length |
KR100612047B1 (ko) * | 2004-09-09 | 2006-08-14 | 한국전자통신연구원 | 성장 네트워크 모델을 이용한 엘디피시 부호의 형성방법 |
KR100684168B1 (ko) * | 2004-12-09 | 2007-02-20 | 한국전자통신연구원 | 최적붙임방법을 이용한 다중 부호율 ldpc 부호의디자인 방법 |
WO2006031092A2 (en) * | 2004-09-17 | 2006-03-23 | Lg Electronics Inc. | Method of encoding and decoding using ldpc code |
KR101065693B1 (ko) * | 2004-09-17 | 2011-09-19 | 엘지전자 주식회사 | Ldpc 코드를 이용한 부호화, 복호화 방법 및 부호화또는 복호화를 위한 ldpc 코드 생성 방법 |
EP1800408A1 (en) * | 2004-10-01 | 2007-06-27 | Thomson Licensing | A low density parity check (ldpc) decoder |
US7752521B2 (en) * | 2004-10-12 | 2010-07-06 | Nortel Networks Limited | Low density parity check (LDPC) code |
US7996746B2 (en) | 2004-10-12 | 2011-08-09 | Nortel Networks Limited | Structured low-density parity-check (LDPC) code |
KR100913876B1 (ko) * | 2004-12-01 | 2009-08-26 | 삼성전자주식회사 | 저밀도 패리티 검사 부호의 생성 방법 및 장치 |
WO2006068435A2 (en) | 2004-12-22 | 2006-06-29 | Lg Electronics Inc. | Apparatus and method for decoding using channel code |
CN100486150C (zh) * | 2005-01-23 | 2009-05-06 | 中兴通讯股份有限公司 | 基于非正则低密度奇偶校验码的编译码器及其生成方法 |
KR20060097503A (ko) | 2005-03-11 | 2006-09-14 | 삼성전자주식회사 | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널인터리빙/디인터리빙 장치 및 그 제어 방법 |
KR20060108959A (ko) * | 2005-04-13 | 2006-10-19 | 삼성전자주식회사 | 블록단위의 저밀도 패리티 체크 행렬 생성 방법 및 장치와그 기록매체 |
JP4617985B2 (ja) * | 2005-04-25 | 2011-01-26 | ソニー株式会社 | 符号装置および符号化方法 |
JP4361924B2 (ja) | 2005-06-21 | 2009-11-11 | 三星電子株式会社 | 構造的低密度パリティ検査符号を用いる通信システムにおけるデータ送信/データ受信のための装置及び方法 |
US7499490B2 (en) * | 2005-06-24 | 2009-03-03 | California Institute Of Technology | Encoders for block-circulant LDPC codes |
KR20060135451A (ko) * | 2005-06-25 | 2006-12-29 | 삼성전자주식회사 | 저밀도 패리티 검사 행렬 부호화 방법 및 장치 |
KR100941680B1 (ko) | 2005-07-01 | 2010-02-12 | 삼성전자주식회사 | 준순환 저밀도 패리티 검사 부호의 생성 방법 및 장치 |
US7657816B2 (en) * | 2005-07-13 | 2010-02-02 | Leanics Corporation | Low-complexity hybrid LDPC code encoder |
US7559008B1 (en) * | 2005-10-03 | 2009-07-07 | Maxtor Corporation | Nested LDPC encoders and decoder |
KR100809616B1 (ko) | 2005-10-19 | 2008-03-05 | 삼성전자주식회사 | 가변 블록 길이를 가지는 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법 |
KR20070063851A (ko) | 2005-12-15 | 2007-06-20 | 삼성전자주식회사 | 패리티 검사 행렬, 패리티 검사 행렬 생성 방법, 인코딩방법 및 에러 정정 장치 |
JP4558638B2 (ja) * | 2005-12-15 | 2010-10-06 | 富士通株式会社 | 符号器および復号器 |
US8151161B2 (en) * | 2005-12-27 | 2012-04-03 | Lg Electronics Inc. | Apparatus and method for decoding using channel code |
US8271850B2 (en) * | 2005-12-29 | 2012-09-18 | Intel Corporation | Fast low-density parity-check code encoder |
CN100438394C (zh) * | 2006-01-12 | 2008-11-26 | 北京大学 | 非规则置换矩阵ldpc码的构造方法及装置 |
US20070180344A1 (en) * | 2006-01-31 | 2007-08-02 | Jacobsen Eric A | Techniques for low density parity check for forward error correction in high-data rate transmission |
KR100899738B1 (ko) | 2006-02-02 | 2009-05-27 | 삼성전자주식회사 | 노드 메모리 기반의 ldpc 복호기 및 복호방법 |
US20070198905A1 (en) * | 2006-02-03 | 2007-08-23 | Nokia Corporation | Transmitter for a communications network |
KR100933139B1 (ko) | 2006-02-22 | 2009-12-21 | 삼성전자주식회사 | 통신 시스템에서 신호 수신 장치 및 방법 |
US7657821B1 (en) * | 2006-05-09 | 2010-02-02 | Cisco Technology, Inc. | Error detecting code for multi-character, multi-lane, multi-level physical transmission |
WO2007145491A1 (en) * | 2006-06-15 | 2007-12-21 | Samsung Electronics Co., Ltd. | Apparatus and method of encoding/decoding block low density parity check codes in a communication system |
KR101154995B1 (ko) * | 2006-07-14 | 2012-06-15 | 엘지전자 주식회사 | Ldpc 부호화를 수행하는 방법 |
JP4856605B2 (ja) * | 2006-08-31 | 2012-01-18 | パナソニック株式会社 | 符号化方法、符号化装置、及び送信装置 |
WO2008034254A1 (en) * | 2006-09-22 | 2008-03-27 | Mcgill University | Stochastic decoding of ldpc codes |
KR101311634B1 (ko) * | 2006-10-09 | 2013-09-26 | 엘지전자 주식회사 | 무선 통신 시스템의 부호어 생성 방법 |
US8271851B2 (en) | 2006-11-13 | 2012-09-18 | France Telecom | Encoding and decoding a data signal as a function of a correcting code |
US8117514B2 (en) | 2006-11-13 | 2012-02-14 | Qualcomm Incorporated | Methods and apparatus for encoding data in a communication network |
KR101433375B1 (ko) * | 2006-12-04 | 2014-08-29 | 삼성전자주식회사 | 통신 시스템에서 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법 |
US7913149B2 (en) * | 2006-12-20 | 2011-03-22 | Lsi Corporation | Low complexity LDPC encoding algorithm |
MX2009007946A (es) * | 2007-01-24 | 2009-08-18 | Qualcomm Inc | Codificacion y descodificacion de verificacion de paridad de baja densidad (ldpc) de paquetes de tamaños variables. |
US8261155B2 (en) | 2007-03-09 | 2012-09-04 | Qualcomm Incorporated | Methods and apparatus for encoding and decoding low density parity check (LDPC) codes |
KR100975696B1 (ko) | 2007-04-05 | 2010-08-12 | 삼성전자주식회사 | 통신 시스템에서 부호화 장치 및 방법 |
JP4788650B2 (ja) * | 2007-04-27 | 2011-10-05 | ソニー株式会社 | Ldpc復号装置およびその復号方法、並びにプログラム |
KR20080102902A (ko) * | 2007-05-22 | 2008-11-26 | 삼성전자주식회사 | 가변 부호화율을 가지는 ldpc 부호 설계 방법, 장치 및그 정보 저장 매체 |
US8117523B2 (en) * | 2007-05-23 | 2012-02-14 | California Institute Of Technology | Rate-compatible protograph LDPC code families with linear minimum distance |
TW200906073A (en) * | 2007-07-31 | 2009-02-01 | Univ Nat Chiao Tung | Calculation method applied to Low Density Parity check Code (LDPC) decoder and circuit thereof |
US8196010B1 (en) * | 2007-08-17 | 2012-06-05 | Marvell International, Ltd. | Generic encoder for low-density parity-check (LDPC) codes |
JP4487212B2 (ja) * | 2007-10-19 | 2010-06-23 | ソニー株式会社 | 復号装置および方法、送受信システム、受信装置および方法、並びにプログラム |
US8301963B2 (en) * | 2007-10-23 | 2012-10-30 | Spansion Llc | Low-density parity-check code based error correction for memory device |
US8219876B2 (en) * | 2007-10-24 | 2012-07-10 | Core Wireless Licensing, S.a.r.l. | Method, apparatus, computer program product and device providing semi-parallel low density parity check decoding using a block structured parity check matrix |
KR101447751B1 (ko) * | 2007-11-19 | 2014-10-13 | 삼성전자주식회사 | 블록 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서패리티 검사 행렬 생성 장치 및 방법 |
TWI390856B (zh) * | 2007-11-26 | 2013-03-21 | Sony Corp | Data processing device and data processing method |
US8473824B1 (en) * | 2008-09-08 | 2013-06-25 | Marvell International Ltd. | Quasi-cyclic low-density parity-check (QC-LDPC) encoder |
KR101502624B1 (ko) * | 2007-12-06 | 2015-03-17 | 삼성전자주식회사 | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호화/복호화 방법 및 장치 |
RU2440669C1 (ru) | 2007-12-13 | 2012-01-20 | Нек Корпорейшн | Устройство декодирования, устройство хранения данных, система обмена данными и способ декодирования |
KR100949519B1 (ko) | 2007-12-18 | 2010-03-24 | 한국전자통신연구원 | 낮은 복잡도 및 고속 복호를 위한 패리티 검사행렬 생성방법과, 그를 이용한 저밀도 패리티 검사 부호의 부호화장치 및 그 방법 |
KR101445080B1 (ko) * | 2008-02-12 | 2014-09-29 | 삼성전자 주식회사 | 하이브리드 자동 반복 요구 방식을 사용하는 통신 시스템에서 신호 송신 방법 및 장치 |
DK2091156T3 (da) * | 2008-02-18 | 2013-11-25 | Samsung Electronics Co Ltd | Apparat og fremgangsmåde til kanalkodning og -afkodning i et kommunikationssystem under brug af Low-Density Parity-Check koder |
KR101503058B1 (ko) * | 2008-02-26 | 2015-03-18 | 삼성전자주식회사 | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서의 채널 부호화/복호화 방법 및 장치 |
CN101272223B (zh) * | 2008-04-30 | 2011-04-20 | 中兴通讯股份有限公司 | 一种低密度生成矩阵码的译码方法及装置 |
CN101286819B (zh) * | 2008-05-07 | 2010-05-12 | 中兴通讯股份有限公司 | 一种数据接收方法及装置 |
KR20090117580A (ko) * | 2008-05-08 | 2009-11-12 | 엘지전자 주식회사 | 부호어의 생성 방법 |
US8370711B2 (en) | 2008-06-23 | 2013-02-05 | Ramot At Tel Aviv University Ltd. | Interruption criteria for block decoding |
EP2306653A4 (en) * | 2008-07-04 | 2015-04-01 | Mitsubishi Electric Corp | VERIFYING MATRIX CREATING DEVICE, VERIFYING MATRIX CREATING METHOD, VERIFYING MATRIX CREATING PROGRAM, TRANSMITTING DEVICE, RECEIVING DEVICE, AND COMMUNICATION SYSTEM |
US8108760B2 (en) * | 2008-07-15 | 2012-01-31 | The Royal Institute For The Advancement Of Learning/Mcgill University | Decoding of linear codes with parity check matrix |
US8443033B2 (en) * | 2008-08-04 | 2013-05-14 | Lsi Corporation | Variable node processing unit |
CN101686061A (zh) * | 2008-09-27 | 2010-03-31 | 松下电器产业株式会社 | 构造低密度奇偶校验码的方法及发送/接收装置和*** |
JP5320964B2 (ja) * | 2008-10-08 | 2013-10-23 | ソニー株式会社 | サイクリックシフト装置、サイクリックシフト方法、ldpc復号装置、テレビジョン受像機、及び、受信システム |
US8612823B2 (en) * | 2008-10-17 | 2013-12-17 | Intel Corporation | Encoding of LDPC codes using sub-matrices of a low density parity check matrix |
TWI383617B (zh) * | 2008-10-31 | 2013-01-21 | Ind Tech Res Inst | 具排列架構之無線通訊方法及系統 |
CN101442318B (zh) * | 2008-11-06 | 2012-04-25 | 上海交通大学 | 基于近似下三角结构校验矩阵的低时延ira码编码器 |
EP2395667B1 (en) | 2009-02-06 | 2015-12-16 | Marvell Hispania S.L. | Quasi-cyclic ldpc coding |
JP4898858B2 (ja) * | 2009-03-02 | 2012-03-21 | パナソニック株式会社 | 符号化器、復号化器及び符号化方法 |
JP5344228B2 (ja) * | 2009-03-26 | 2013-11-20 | ソニー株式会社 | 受信装置及び方法、プログラム、並びに受信システム |
US8464123B2 (en) * | 2009-05-07 | 2013-06-11 | Ramot At Tel Aviv University Ltd. | Matrix structure for block encoding |
TWI427936B (zh) * | 2009-05-29 | 2014-02-21 | Sony Corp | 接收設備,接收方法,程式,及接收系統 |
US8677209B2 (en) * | 2009-11-19 | 2014-03-18 | Lsi Corporation | Subwords coding using different encoding/decoding matrices |
US8359515B2 (en) * | 2009-12-02 | 2013-01-22 | Lsi Corporation | Forward substitution for error-correction encoding and the like |
US8443257B1 (en) | 2010-02-01 | 2013-05-14 | Sk Hynix Memory Solutions Inc. | Rate-scalable, multistage quasi-cyclic LDPC coding |
US8448041B1 (en) * | 2010-02-01 | 2013-05-21 | Sk Hynix Memory Solutions Inc. | Multistage LDPC encoding |
US8572463B2 (en) * | 2010-02-01 | 2013-10-29 | Sk Hynix Memory Solutions Inc. | Quasi-cyclic LDPC encoding and decoding for non-integer multiples of circulant size |
US8504894B1 (en) | 2010-03-04 | 2013-08-06 | Sk Hynix Memory Solutions Inc. | Systematic encoding for non-full row rank, quasi-cyclic LDPC parity check matrices |
US8443249B2 (en) * | 2010-04-26 | 2013-05-14 | Lsi Corporation | Systems and methods for low density parity check data encoding |
US8527831B2 (en) * | 2010-04-26 | 2013-09-03 | Lsi Corporation | Systems and methods for low density parity check data decoding |
US8381065B2 (en) * | 2010-10-01 | 2013-02-19 | Nec Laboratories America, Inc. | Modified progressive edge-growth LDPC codes for ultra-high-speed serial optical transport |
JP5434890B2 (ja) * | 2010-11-18 | 2014-03-05 | 株式会社Jvcケンウッド | 符号化装置、符号化方法、プログラム |
KR20120071511A (ko) * | 2010-12-23 | 2012-07-03 | 한국전자통신연구원 | 이동통신 시스템의 데이터 레이트 매칭 방법 및 장치 |
KR101702358B1 (ko) | 2011-01-06 | 2017-02-03 | 삼성전자주식회사 | 저밀도 패리티 검사 코드를 사용하는 통신 시스템에서의 채널 부호화/복호화 방법 및 장치 |
KR20120088369A (ko) * | 2011-01-31 | 2012-08-08 | 삼성전자주식회사 | 방송 및 통신시스템에서 송?수신 방법 및 장치 |
KR101772008B1 (ko) | 2011-03-03 | 2017-09-05 | 삼성전자주식회사 | 통신 및 방송시스템에서 송수신 방법 및 장치 |
KR101865068B1 (ko) * | 2011-03-30 | 2018-06-08 | 삼성전자주식회사 | 저밀도 패리티 검사 부호를 사용하는 시스템에서 신호 맵핑/디맵핑 장치 및 방법 |
EP2506440A1 (en) * | 2011-03-30 | 2012-10-03 | Samsung Electronics Co., Ltd. | Apparatus and method for mapping and demapping signals in a communication system using a low density parity check code |
JP5637393B2 (ja) * | 2011-04-28 | 2014-12-10 | ソニー株式会社 | データ処理装置、及び、データ処理方法 |
CN102255693B (zh) * | 2011-07-18 | 2014-01-29 | 国网信息通信有限公司 | 用于电力线通信的纠错编码方法 |
KR101791477B1 (ko) * | 2011-10-10 | 2017-10-30 | 삼성전자주식회사 | 통신/방송 시스템에서 데이터 송수신 장치 및 방법 |
JP5665725B2 (ja) * | 2011-12-13 | 2015-02-04 | 株式会社東芝 | 符号化装置及びこれを用いた半導体メモリシステム |
KR101685010B1 (ko) * | 2012-06-01 | 2016-12-13 | 한국전자통신연구원 | 지상파 클라우드 방송을 위한 ldpc 부호 |
JP5774237B2 (ja) | 2012-11-05 | 2015-09-09 | 三菱電機株式会社 | 誤り訂正符号化方法および誤り訂正符号化装置 |
KR102142142B1 (ko) * | 2013-02-13 | 2020-08-06 | 퀄컴 인코포레이티드 | 높은 레이트, 높은 병렬성, 및 낮은 에러 플로어를 위해 준순환 구조들 및 펑처링을 사용하는 ldpc 설계 |
US8930792B2 (en) * | 2013-02-14 | 2015-01-06 | Lsi Corporation | Systems and methods for distributed low density parity check decoding |
RU2656725C2 (ru) * | 2013-05-02 | 2018-06-06 | Сони Корпорейшн | Устройство обработки данных и способ обработки данных |
BR112015027145B1 (pt) * | 2013-05-02 | 2022-05-31 | Sony Corporation | Dispositivo e método de processamento de dados |
HUE059575T2 (hu) * | 2013-05-02 | 2022-12-28 | Saturn Licensing Llc | LDPC kód moduláció 8PSK-val és 16APSK-val kombinálva |
WO2015020395A1 (ko) * | 2013-08-05 | 2015-02-12 | 엘지전자 주식회사 | 무선접속시스템에서 신호 수신 방법 및 장치 |
US9104589B1 (en) * | 2013-10-16 | 2015-08-11 | L-3 Communications Corp. | Decoding vectors encoded with a linear block forward error correction code having a parity check matrix with multiple distinct pattern regions |
KR102254102B1 (ko) * | 2015-01-23 | 2021-05-20 | 삼성전자주식회사 | 메모리 시스템 및 메모리 시스템의 동작 방법 |
US10404284B1 (en) | 2015-07-21 | 2019-09-03 | L-3 Communications Corp. | Parallel-to-parallel conversion and reordering of a block of data elements |
US10382064B2 (en) * | 2015-10-13 | 2019-08-13 | SK Hynix Inc. | Efficient LDPC encoder for irregular code |
US10784901B2 (en) | 2015-11-12 | 2020-09-22 | Qualcomm Incorporated | Puncturing for structured low density parity check (LDPC) codes |
US10129178B1 (en) | 2015-12-02 | 2018-11-13 | L-3 Communications Corp. | Combining and processing as a whole portions of a ordered segment of data elements split between two communications channels |
US10635909B2 (en) * | 2015-12-30 | 2020-04-28 | Texas Instruments Incorporated | Vehicle control with efficient iterative triangulation |
CN108432167B (zh) * | 2016-01-14 | 2021-07-30 | 苹果公司 | 对消息进行编码解码的装置、***和计算机可读介质 |
WO2017130237A1 (en) * | 2016-01-29 | 2017-08-03 | Nec Corporation | Information processing apparatus, information processing method and a computer program |
US10469104B2 (en) | 2016-06-14 | 2019-11-05 | Qualcomm Incorporated | Methods and apparatus for compactly describing lifted low-density parity-check (LDPC) codes |
EP3832922A1 (en) * | 2016-07-15 | 2021-06-09 | Sharp Kabushiki Kaisha | Transmission apparatus, reception apparatus, transmission method, and reception method |
US10340949B2 (en) * | 2017-02-06 | 2019-07-02 | Qualcomm Incorporated | Multiple low density parity check (LDPC) base graph design |
CN110535474B (zh) | 2017-05-05 | 2023-06-06 | 华为技术有限公司 | 信息处理的方法、通信装置 |
US10312939B2 (en) | 2017-06-10 | 2019-06-04 | Qualcomm Incorporated | Communication techniques involving pairwise orthogonality of adjacent rows in LPDC code |
BR112019020158B1 (pt) | 2017-06-15 | 2022-02-08 | Huawei Technologies Co., Ltd | Método de codificação, método de decodificação, método de processamento de informações, aparelho, terminal, estação base, sistema de comunicação, mídia de armazenamento legível por computador e produto de programa de computador |
CN109327225B9 (zh) | 2017-06-27 | 2021-12-10 | 华为技术有限公司 | 信息处理的方法、装置和通信设备 |
CN111492586B (zh) * | 2017-12-15 | 2022-09-09 | 华为技术有限公司 | 具有正交行的ldpc码的基矩阵设计方法及装置 |
KR102523059B1 (ko) * | 2018-04-18 | 2023-04-19 | 에스케이하이닉스 주식회사 | 에러 정정 회로 및 그것을 포함하는 메모리 시스템 |
US10886944B2 (en) * | 2018-09-24 | 2021-01-05 | National Chiao Tung University | Low-density parity-check code scaling method |
RU2708349C1 (ru) * | 2019-06-03 | 2019-12-05 | Акционерное общество "Концерн "Созвездие" | Способ передачи данных на основе кодов с низкой плотностью проверок на четность |
CN112671504A (zh) * | 2019-10-15 | 2021-04-16 | 普天信息技术有限公司 | 5g nr标准的ldpc编码的实现方法和装置 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0156440B1 (en) | 1984-03-24 | 1990-01-24 | Koninklijke Philips Electronics N.V. | An information transmission method with error correction for user words, an error correcting decoding method for such user words, an apparatus for information transmission for use with the method, a device for information decoding for use with the method and an apparatus for use with such device |
US6304991B1 (en) | 1998-12-04 | 2001-10-16 | Qualcomm Incorporated | Turbo code interleaver using linear congruential sequence |
FR2799592B1 (fr) | 1999-10-12 | 2003-09-26 | Thomson Csf | Procede de construction et de codage simple et systematique de codes ldpc |
CA2394263C (en) * | 1999-12-20 | 2006-06-06 | Research In Motion Limited | Hybrid automatic repeat request system and method |
US6539367B1 (en) * | 2000-05-26 | 2003-03-25 | Agere Systems Inc. | Methods and apparatus for decoding of general codes on probability dependency graphs |
KR20100046063A (ko) * | 2000-06-16 | 2010-05-04 | 어웨어, 인크. | Ldpc 코드형 변조를 위한 시스템 및 방법 |
US7072417B1 (en) * | 2000-06-28 | 2006-07-04 | Marvell International Ltd. | LDPC encoder and method thereof |
US7000177B1 (en) * | 2000-06-28 | 2006-02-14 | Marvell International Ltd. | Parity check matrix and method of forming thereof |
US6567465B2 (en) | 2001-05-21 | 2003-05-20 | Pc Tel Inc. | DSL modem utilizing low density parity check codes |
US6938196B2 (en) | 2001-06-15 | 2005-08-30 | Flarion Technologies, Inc. | Node processors for use in parity check decoders |
US6633856B2 (en) * | 2001-06-15 | 2003-10-14 | Flarion Technologies, Inc. | Methods and apparatus for decoding LDPC codes |
US6789227B2 (en) * | 2001-07-05 | 2004-09-07 | International Business Machines Corporation | System and method for generating low density parity check codes using bit-filling |
US6895547B2 (en) | 2001-07-11 | 2005-05-17 | International Business Machines Corporation | Method and apparatus for low density parity check encoding of data |
US7000167B2 (en) | 2001-08-01 | 2006-02-14 | International Business Machines Corporation | Decoding low density parity check codes |
KR100848779B1 (ko) | 2001-08-27 | 2008-07-28 | 엘지전자 주식회사 | 반복 복호기에서 두 가지 레벨 이상의 복호능력 표시방법 |
US7178080B2 (en) * | 2002-08-15 | 2007-02-13 | Texas Instruments Incorporated | Hardware-efficient low density parity check code for digital communications |
US6961888B2 (en) * | 2002-08-20 | 2005-11-01 | Flarion Technologies, Inc. | Methods and apparatus for encoding LDPC codes |
CN1185796C (zh) * | 2002-11-15 | 2005-01-19 | 清华大学 | 改进的非规则低密度奇偶校验码纠错译码方法 |
US7162684B2 (en) * | 2003-01-27 | 2007-01-09 | Texas Instruments Incorporated | Efficient encoder for low-density-parity-check codes |
JP4163023B2 (ja) | 2003-02-28 | 2008-10-08 | 三菱電機株式会社 | 検査行列生成方法および検査行列生成装置 |
US7139959B2 (en) * | 2003-03-24 | 2006-11-21 | Texas Instruments Incorporated | Layered low density parity check decoding for digital communications |
KR100809619B1 (ko) * | 2003-08-26 | 2008-03-05 | 삼성전자주식회사 | 이동 통신 시스템에서 블록 저밀도 패러티 검사 부호부호화/복호 장치 및 방법 |
JP4167276B2 (ja) * | 2006-06-23 | 2008-10-15 | 株式会社住化分析センター | 導電体の溶断試験方法 |
-
2003
- 2003-08-26 KR KR1020030059206A patent/KR100809619B1/ko active IP Right Grant
-
2004
- 2004-08-26 AU AU2004302428A patent/AU2004302428B2/en active Active
- 2004-08-26 CN CN2004800236822A patent/CN1836394B/zh active Active
- 2004-08-26 US US10/926,932 patent/US7313752B2/en active Active
- 2004-08-26 EP EP04020337.4A patent/EP1511177B1/en active Active
- 2004-08-26 WO PCT/KR2004/002144 patent/WO2005020500A1/en active Application Filing
- 2004-08-26 RU RU2006109470/09A patent/RU2316111C2/ru active
- 2004-08-26 JP JP2006524576A patent/JP4160617B2/ja active Active
- 2004-08-26 CN CN201110074657.9A patent/CN102164022B/zh active Active
- 2004-08-26 CA CA2531806A patent/CA2531806C/en active Active
-
2007
- 2007-07-31 US US11/831,688 patent/US7962828B2/en active Active
-
2008
- 2008-02-26 JP JP2008044898A patent/JP5219552B2/ja active Active
-
2011
- 2011-03-14 US US13/047,471 patent/US8719683B2/en active Active
-
2014
- 2014-04-18 US US14/256,288 patent/US9319068B2/en active Active
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101997656B (zh) * | 2009-03-30 | 2014-12-10 | 美国博通公司 | 一种操作通信设备的方法和装置 |
CN101997656A (zh) * | 2009-03-30 | 2011-03-30 | 美国博通公司 | 一种操作通信设备的方法和装置 |
US10931313B2 (en) | 2011-05-18 | 2021-02-23 | Panasonic Corporation | Parallel bit interleaver |
US11329672B2 (en) | 2011-05-18 | 2022-05-10 | Panasonic Corporation | Parallel bit interleaver |
CN107070462A (zh) * | 2011-05-18 | 2017-08-18 | 松下电器产业株式会社 | 比特交织方法、比特交织器、信号处理方法及装置 |
CN103650408A (zh) * | 2011-07-05 | 2014-03-19 | 罗伯特·博世有限公司 | 用于可靠地检验码的方法 |
CN103650408B (zh) * | 2011-07-05 | 2017-08-15 | 罗伯特·博世有限公司 | 用于可靠地检验码的方法 |
CN103931105B (zh) * | 2011-11-11 | 2017-09-08 | 三星电子株式会社 | 在多媒体通信***中发送和接收准循环低密度奇偶校验码的装置及方法 |
US9800267B2 (en) | 2011-11-11 | 2017-10-24 | Samsung Electronics Co., Ltd | Apparatus and method for transmitting and receiving a quasi-cyclic low density parity check code in a multimedia communication system |
CN103931105A (zh) * | 2011-11-11 | 2014-07-16 | 三星电子株式会社 | 在多媒体通信***中发送和接收准循环低密度奇偶校验码的装置及方法 |
CN108268337A (zh) * | 2017-01-03 | 2018-07-10 | 慧荣科技股份有限公司 | 于记忆装置中进行数据管理的方法、记忆装置及其控制器 |
CN108268337B (zh) * | 2017-01-03 | 2021-07-27 | 慧荣科技股份有限公司 | 于记忆装置中进行数据管理的方法、记忆装置及其控制器 |
CN110463045A (zh) * | 2017-03-30 | 2019-11-15 | 三星电子株式会社 | 用于通信或广播***中的信道编码/解码的装置和方法 |
US11750322B2 (en) | 2017-03-30 | 2023-09-05 | Samsung Electronics Co., Ltd. | Apparatus and method for channel encoding/decoding in communication or broadcasting system |
CN110463045B (zh) * | 2017-03-30 | 2023-12-01 | 三星电子株式会社 | 用于通信或广播***中的信道编码/解码的装置和方法 |
Also Published As
Publication number | Publication date |
---|---|
US20050050435A1 (en) | 2005-03-03 |
US20140344639A1 (en) | 2014-11-20 |
AU2004302428B2 (en) | 2008-02-07 |
EP1511177A3 (en) | 2006-07-26 |
CN102164022A (zh) | 2011-08-24 |
US9319068B2 (en) | 2016-04-19 |
EP1511177A2 (en) | 2005-03-02 |
CN102164022B (zh) | 2017-05-10 |
JP2008172824A (ja) | 2008-07-24 |
CA2531806A1 (en) | 2005-03-03 |
RU2006109470A (ru) | 2006-07-10 |
US8719683B2 (en) | 2014-05-06 |
CA2531806C (en) | 2014-04-08 |
US20110167315A1 (en) | 2011-07-07 |
JP2007503755A (ja) | 2007-02-22 |
JP4160617B2 (ja) | 2008-10-01 |
JP5219552B2 (ja) | 2013-06-26 |
US7313752B2 (en) | 2007-12-25 |
US7962828B2 (en) | 2011-06-14 |
WO2005020500A1 (en) | 2005-03-03 |
AU2004302428A1 (en) | 2005-03-03 |
KR20050021108A (ko) | 2005-03-07 |
CN1836394B (zh) | 2011-05-25 |
EP1511177B1 (en) | 2018-06-06 |
US20070283221A1 (en) | 2007-12-06 |
KR100809619B1 (ko) | 2008-03-05 |
RU2316111C2 (ru) | 2008-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1836394A (zh) | 在移动通信***中编码/解码块低密度奇偶校验码的装置和方法 | |
CN1256812C (zh) | 透平编码器和信道编码方法 | |
CN1113295C (zh) | 错误校正编码方法及其设备 | |
CN1993917A (zh) | 编码/译码具有可变块长度的块低密奇偶校验码的装置和方法 | |
CN1171391C (zh) | 交错方法、交错装置、涡轮编码方法以及涡轮编码装置 | |
CN1144377C (zh) | 信道编码装置 | |
CN1947368A (zh) | 对具有可变块长度的块低密度奇偶校验码编码/解码的设备和方法 | |
CN1830149A (zh) | 用于对低密度奇偶校验码编码的方法 | |
CN1993892A (zh) | 用于编码和解码块低密度奇偶校验码的装置和方法 | |
CN1838542A (zh) | 解码设备和方法以及程序 | |
CN1494770A (zh) | 适于turbo解码器的交错器 | |
CN1620760A (zh) | 用于通信***的多级码发生器和解码器 | |
CN2585495Y (zh) | 使用码分多址的无线通信***的物理层处理 | |
CN101080874A (zh) | 纠错编码装置以及在其中使用的纠错编码方法 | |
CN1697359A (zh) | 用于发送和接收数据的***、装置和方法 | |
CN1547806A (zh) | 使用结构化奇偶校验矩阵的低密度奇偶校验码的编码 | |
CN1655491A (zh) | 使用比特排列方法的传输装置 | |
CN1297617A (zh) | 用于通信***的交织/解交织设备和方法 | |
CN1941635A (zh) | 一种非正则低密度奇偶校验码的构造方法 | |
CN1608347A (zh) | 低密度奇偶校验码用检查矩阵生成方法 | |
CN1968071A (zh) | 解码装置、解码方法、和接收设备 | |
CN1406420A (zh) | 发送装置、接收装置以及通信方法 | |
CN1164039C (zh) | 里德-所罗门编码装置 | |
CN1666420A (zh) | 检查矩阵生成方法及检查矩阵生成装置 | |
CN1276588C (zh) | 在通信***中生成代码的设备和方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |