CN1830149A - 用于对低密度奇偶校验码编码的方法 - Google Patents
用于对低密度奇偶校验码编码的方法 Download PDFInfo
- Publication number
- CN1830149A CN1830149A CNA2004800217855A CN200480021785A CN1830149A CN 1830149 A CN1830149 A CN 1830149A CN A2004800217855 A CNA2004800217855 A CN A2004800217855A CN 200480021785 A CN200480021785 A CN 200480021785A CN 1830149 A CN1830149 A CN 1830149A
- Authority
- CN
- China
- Prior art keywords
- submatrix
- matrix
- diagonal
- row
- parity check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 94
- 239000011159 matrix material Substances 0.000 claims abstract description 240
- 230000009977 dual effect Effects 0.000 claims description 30
- 230000008569 process Effects 0.000 claims description 29
- 230000004087 circulation Effects 0.000 claims description 15
- 238000006073 displacement reaction Methods 0.000 claims description 9
- 125000004122 cyclic group Chemical group 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 47
- 230000001788 irregular Effects 0.000 description 25
- 238000005516 engineering process Methods 0.000 description 11
- 238000004088 simulation Methods 0.000 description 11
- 238000010276 construction Methods 0.000 description 8
- 238000013461 design Methods 0.000 description 8
- 238000004891 communication Methods 0.000 description 7
- 238000009825 accumulation Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000004422 calculation algorithm Methods 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 229910002056 binary alloy Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 125000002015 acyclic group Chemical group 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012804 iterative process Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1191—Codes on graphs other than LDPC codes
- H03M13/1194—Repeat-accumulate [RA] codes
- H03M13/1197—Irregular repeat-accumulate [IRA] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
- H03M13/1114—Merged schedule message passing algorithm with storage of sums of check-to-bit node messages or sums of bit-to-check node messages, e.g. in order to increase the memory efficiency
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
- H03M13/1162—Array based LDPC codes, e.g. array codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
- H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/611—Specific encoding aspects, e.g. encoding by means of decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1131—Scheduling of bit node or check node processing
- H03M13/1137—Partly parallel processing, i.e. sub-blocks or sub-groups of nodes being processed in parallel
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
一种用于对低密度奇偶校验(LDPC)码编码的设备和方法。用于生成由信息部分矩阵和奇偶部分矩阵形成的低密度奇偶校验码的方法包括以下步骤:将信息部分矩阵转换为阵列码结构,并对每个子矩阵列分配等级序列;扩展与奇偶部分矩阵相对应的双对角线矩阵,使得对角线之间的偏移值具有随机值;提升正规化的双对角线矩阵;对于提升的正规化双对角线矩阵的每个子矩阵确定用于循环列移位的偏移值;以及确定与奇偶部分矩阵的列相对应的奇偶码元。
Description
技术领域
本发明一般涉及用于对数据编码的方法,并且,特别涉及用于对低密度奇偶校验(LDPC)码编码的方法。
背景技术
通常,通信***在传送之前对传送数据编码,以增加传送的稳定性,并且防止过多的重新传送,以增加传送效率。为对传送数据编码,移动通信***使用卷积编码、透平(turbo)编码、以及准互补透平编码(QCTC)。上述编码方案的使用有助于增加数据传送的稳定性以及传送效率。
近来,无线通信***正在发展为能够以非常高的速度传送数据的高级无线通信***。高级无线通信***期望以较高的速度传送数据。因而,存在对能够得到比上述当前编码方案的效率更高效率的高级编码方案的需求。
提供了低密度奇偶校验(LDPC)编码,作为用来满足该需求的新编码方案。下面,将在此描述低密度奇偶校验码的详细描述。在20世纪60年代早期,首先由Gallager提出低密度奇偶校验码,并且,在20世纪90年代后期,由MacKay重新研究低密度奇偶校验码。由MacKay重新研究的低密度奇偶校验码基于和积算法。由于置信度传播(belief propagation)解码的使用,作为能够显示出接近香农(Shannon)容量极限的优异性能的码,低密度奇偶校验码已开始吸引公众的注意。
之后,Richardson和Chung提出了一种密度演化(density evolution)技术,用于根据在对构成低密度奇偶校验码的因子图(factor graph)解码期间生成和更新的消息的概率分布的迭代(iteration),而跟踪变化。对于密度演化技术和对非循环(cycle-free)因子图的无限迭代,Richardson和Chung发明了能够允许误差概率收敛到“0”的信道参数(或阈值)。也就是说,Richardson和Chung提出了能够使因子图上的可变节点和校验节点的信道参数最大化的等级分布。另外,Richardson和Chung在理论上示出了:即使对于存在循环的有限长度的LDPC码,也可适用这样的情况。
另外,Richardson和Chung示出了:使用密度演化技术,不规则LDPC码的理论信道容量可与香农容量极限接近至仅0.0045dB。具体地,引领LDPC码的设计和硬件(H/W)的实现的Flarion公司已提出了能够实现并行解码器的多边沿(multi-edge)型向量LDPC码,其中,即使对于具有短长度的LDPC码来说,所述并行解码器也具有比透平码的帧误码率更低的帧误码率。
LDPC码被认为是在下一代移动通信***中对透平码的强有力的取代。这是由于LDPC码对于解码器实现的并行结构和低复杂度、以及与性能有关的低误差下限(floor)和良好的帧误码率。因此,期望未来的研究将提供具有更佳特性的LDPC码。
然而,在实现中,当前的LDPC码在编码过程中比透平码更为复杂,并需要能够在短帧大小下提供比透平码更佳的性能的优化码的结构。尽管已对解决此问题而做出了积极的研究,但仍未提出能够对优化LDPC码编码的方案。
发明内容
因此,本发明的一个目的在于提供具有简单编码过程的LDPC编码方法。
本发明的另一个目的在于提供具有在短的帧大小下的改进性能的LDPC编码方法。
为实现以上和其它目的,提供了一种方法,用于生成由信息部分矩阵和奇偶部分矩阵组成的低密度奇偶校验码。该方法包括以下步骤:将信息部分矩阵改变为阵列码结构,并对每个子矩阵列分配等级序列;扩展奇偶部分矩阵,使得在作为奇偶部分矩阵的一般化(generalized)双对角线矩阵中,对角线之间的偏移值具有预定值;提升一般化双对角线矩阵;对于提升的一般化双对角线矩阵的每个子矩阵确定用于循环列移位的偏移值;以及执行用于确定与奇偶部分矩阵的列相对应的奇偶码元的编码过程。
优选地,等级序列由D=[15,15,15,5,5,5,4,3,3,3,3,3,3,3,3]组成,并且在一般化双对角线矩阵中,对角线之间的偏移值与列数互质。
优选地,在作为奇偶部分矩阵的一般化双对角线矩阵中用于对角线上的子矩阵的循环行移位的偏移值的和与用于偏移对角线上的子矩阵的循环行移位的偏移值的和之间的差不为0。
优选地,编码过程包括以下过程:(a)确定奇偶部分矩阵的对角线上具有子矩阵列索引0的子矩阵中的第一行的奇偶码元;(b)设置与所确定的、偏移对角线上的子矩阵中的子矩阵中的列索引中的奇偶码元相等的奇偶码元的子矩阵中的行索引,其中所述偏移对角线具有与所设置的奇偶码元的子矩阵列索引相同的子矩阵列索引;(c)确定具有对角线上的子矩阵中的所设置的子矩阵中的相同行索引的奇偶码元,其中所述对角线具有与偏移对角线上的子矩阵的子矩阵行索引相同的子矩阵行索引;以及(d)重复执行步骤(b)和(c),直到完成奇偶矩阵的生成为止。
优选地,在步骤(a)中,通过存在于与确定了其奇偶码元的子矩阵中的行索引相同的行中的信息部分矩阵的信息码元的和,来确定奇偶码元。
附图说明
从下面与附图相结合的详细描述中,本发明的以上和其它目的、特征、以及优点将变得更为清楚,附图中:
图1是图解用于常规(p,r)阵列码的奇偶校验矩阵的图;
图2是图解在将存在于特定列中的1的最大数目定义为dv、将这样的子矩阵列的数目定义为nv、且存在于其余子矩阵列中的1的数目总为3的情况下的矩阵Hd的例子的图;
图3是图解不规则重复累积码的因子图结构的图;
图4是图解具有不规则重复累积码的低密度奇偶校验码的矩阵的图;
图5是图解奇偶矩阵的图,其中,双对角线矩阵的偏移值“f”被提升到特定值;
图6是图解图5的编码过程中依次计算P0、Pr-f、Pr-2f的值的过程的图;
图7是图解以在章节A中描述的方法生成的奇偶校验矩阵的信息部分Hd的例子的图,其中,最大可变节点等级为15;
图8是图解通过以用3×3单位矩阵或3×3“0”矩阵来替代4×4矩阵中的每个元素的方法、对基本4×4矩阵进行矩阵提升(matrix-lifting)而得到的12×12矩阵的图;
图9是图解通过用p×p循环排列子矩阵来进行矩阵提升而构造的奇偶矩阵Hp的图;
图10是图解根据本发明的优选实施例用于生成奇偶部分的矩阵的方法的流程图;
图11是图解对于r=15、f=7且p=89而提升的一般化的双对角线矩阵的奇偶矩阵的图;
图12是图解用于证明本发明的效率的迭代(iterative)置信度传播解码过程的流程图;
图13A是图解对于n=870且p=29的信息部分Hd的矩阵的例子的图;
图13B是图解对于n=870且p=29的奇偶部分Hp的矩阵的例子的图;
图13C是图解低密度奇偶校验码和透平码之间的比较的仿真结果图;
图14A是图解对于n=1590且p=53的信息部分Hd的矩阵的例子的图;
图14B是图解对于n=1590且p=53的奇偶部分Hp的矩阵的例子的图;
图14C是图解低密度奇偶校验码和透平码之间的比较的仿真结果图;
图15A是图解对于n=3090且p=103的信息部分Hd的矩阵的例子的图;
图15B是图解对于n=3090且p=103的奇偶部分Hp的矩阵的例子的图;
图15C是图解低密度奇偶校验码和透平码之间的比较的仿真结果图;
图16A是图解对于n=7710且p=257的信息部分Hd的矩阵的例子的图;
图16B是图解对于n=7710且p=257的奇偶部分Hp的矩阵的例子的图;
图16C是图解低密度奇偶校验码和透平码之间的比较的仿真结果图;和
图16D是根据迭代次数的变化的低密度奇偶校验码的仿真结果图。
具体实施方式
现在,将参照附图来描述本发明的优选实施例。在附图中,即使在不同的图中绘出相同或相似的元素,也用相同的附图标记来表示相同或相似的元素。在下面的描述中,为了简练起见,已省略了在这里合并的已知功能和配置的详细描述。
在下面的描述中,本发明提出了能够显示出简单的编码、以及良好的性能的新的LDPC码。为此目的,本发明定义了新的奇偶校验矩阵。也就是说,本发明提出了使用新的奇偶校验矩阵的新LDPC码。另外,本发明示出了可通过线性计算而简单地对新LDPC码编码,并提出了用于该LDPC码的编码方法。最后,本发明示出了:由于置信度传播解码,新LDPC码具有比在CDMA2000 1xEV-DV标准中使用的透平码的解码性能更佳的解码性能。
为了方便起见,将针对具有1/2码率的LDPC码的性能和实现而做出本发明的描述。然而,可在本发明的范围内提升码率。
1.奇偶校验矩阵设计
在此章节中,本发明定义了通过移植(graft)并应用定义阵列码和不规则重复累积(IRA)码的奇偶校验矩阵结构而生成的新的奇偶校验矩阵。并且,将针对用于生成具有较大大小的矩阵、同时维持以此方式生成的基本矩阵的特性的方法而做出描述。
A.阵列码结构
通常,如图1而定义用于(p,r)阵列码的奇偶校验矩阵。图1是图解用于常规(p,r)阵列码的奇偶校验矩阵的图。通过参照图1,现在将针对用于常规(p,r)阵列码的奇偶校验矩阵而做出描述。
在图1中,p表示质数,而σj表示通过对p×p单位矩阵I的各行进行按照j的循环移位而得到的p×p循环排列矩阵,其中单位矩阵I是具有大小p的方阵。各自由σj的集合构成的行和列分别被称为子矩阵行和子矩阵列。定义阵列码的奇偶校验矩阵的列和行一律分别具有p个1和r个1。当p相当大时,该矩阵中的1的比率减小,从而产生低密度奇偶校验矩阵的结构。这样的阵列码不具有长度为4的循环结构。也就是说,如果在奇偶校验矩阵中属于形成正方(square)或循环4(cycle 4)的4个子阵(partial matrix)σia、σib、σja、以及σjb(i≠j)的元素具有循环4结构,那么,应满足下面的关系。
ia-ib=ja-jb□(i-j)=(a-b)(mod p) ……(1)
在方程(1)中,应满足a=b。然而,因为存在于不同行中的“a”和“b”总是具有不同值,所以,不可能满足方程(1)。因此,具有上述奇偶校验矩阵的阵列码不具有循环4结构。
本发明通过修改上述阵列码的奇偶校验矩阵结构而生成新的矩阵结构。现在,将针对生成要在本发明中使用的新矩阵结构的过程而做出描述。修改的目的在于:基于不具有循环4结构的阵列码结构而得到不规则结构,其中,存在于要生成的矩阵的每列中的1的分布是不规则的。应执行此过程,使得存在于每行中的1的分布相对一致,即仅存在总共2种类型。现在,将针对生成在本发明中使用的新矩阵结构的方法而做出描述。
(1)形成阵列码的奇偶校验矩阵的第j子矩阵列由通过以下方程表示的子矩阵构成。
Hj=[I σj σ2j ... σ(r-1)j]T ……(2)
(2)取决于预定的等级分布,如下定义每个子矩阵列的等级序列:
D=[d0 d1 ... ds-1]T ……(3)
在方程(3)中,dj表示与第j子矩阵列相对应的列等级,而“s”表示子矩阵列的总数。另外,将“s”设为使其等于存在于特定列中的1的总数dv。
(3)取决于在(2)中定义的等级序列D,如下修改第j子矩阵列:
Hj=[0 0 ... σj×tj σj×(tj+1) ... σj×(tj+dj-1) 0 ...0]T,tj=tj-1+dj-1(mod s)
……(4)
在方程(4)中,tj表示在第j子矩阵列H′j中开始非0子矩阵的子矩阵行号。
(4)通过方程(5)来定义要生成的矩阵Hd,其中,用列向量来替代子矩阵列。
Hd=[H0 H1 ... Hj ... Hs-1] ……(5)
当根据上述过程而定义了矩阵的特定子矩阵列时,存在于每个子矩阵列中的特定列总是具有与仅分配到对应的子矩阵列的等级一样多的1。由子矩阵列组成的矩阵将使矩阵之间的子矩阵重叠最小化。因此,存在于整个矩阵的特定行中的1的数目也将被最小化。也就是说,可容易地理解,在整个矩阵中的一行中的1的数目将总为2或1。因为所生成的矩阵Hd具有通过从阵列码结构中移除某些子矩阵而得到的结构,所以,如阵列码那样,其总是不具有循环4结构。
图2是图解在将存在于特定列中的1的最大数目定义为dv、将这样的子矩阵列的数目定义为nv、且存在于其余子矩阵列中的1的数目总为3的情况下的矩阵Hd的例子的图。
在本发明中,将使用基于与图2相结合描述的阵列码结构而定义的奇偶校验矩阵H的信息部分矩阵Hd 220,作为要在本发明中定义的低密度奇偶校验码的奇偶校验矩阵H的子矩阵。现在,将针对用于生成形成奇偶校验矩阵H的奇偶部分的子矩阵的不规则重复累积(IRA)码而做出描述。
B.一般化的双对角线矩阵
已经知道,不规则重复累积(IRA)码具有简单的编码器结构,并利用消息传递解码器而具有相对高的性能。这样的不规则重复累积码可被认为是一类低密度奇偶校验模式。
图3是图解不规则重复累积码的因子图结构的图。参照图3,现在将针对不规则重复累积码的因子图结构而做出描述。图3的不规则重复累积码的因子图是体系版本(systematic version),其中,仅除了一个奇偶节点之外,与码字的奇偶码元相对应的所有奇偶节点均具有等级2。也就是说,奇偶节点301、302、303、...、304、305、306、以及307中的每个具有与其连接的2个边沿。这样的奇偶节点结构的优点在于:通过线性计算而简单地实现基于给定信息码元的奇偶码元的生成。另外,如可从图3中理解的,不规则重复累积码的信息节点可具有各种等级分布。信息节点的值通过随机排列320而与校验节点相连接。
可在图4中图解具有图3的因子图的不规则重复累积码的矩阵构造。图4是图解具有不规则重复累积码的低密度奇偶校验码的矩阵的图。
在图4中图解的低密度奇偶校验码的矩阵中,奇偶部分中的对角线表示“1”,并且,在常规不规则重复累积码中,对角线之间的偏移“f”(401)具有值1。因此,与定义不规则重复累积码的奇偶校验矩阵的奇偶部分相对应的子矩阵具有双对角线矩阵的构造。存在于奇偶校验矩阵的信息部分的每列中的1的数目具有不规则分布。由图4的随机排列单元来定义该分布。
本发明仅考虑不规则重复累积码的奇偶部分。因此,本发明仅概括奇偶部分,并提出新的矩阵类型。
在图4的常规不规则重复累积码的情况中,对角线之间的偏移“f”具有值1(f=1)。在本发明中,如果偏移值“f”被提升,使得其具有特定值,则可如图5所示而概括奇偶部分的双对角线矩阵。在图5中,第一对角线501形成矩阵中从第一列和第一行的位置至最后一列和最后一行的位置的对角线。第二对角线的第一偏对角线502a在被列移位了偏移值的第一位置中具有值“0”,而在直到其最后一点的其余位置中具有值“1”。从下一行中的第一列起,第二对角线的第二偏对角线502b形成具有值“1”的对角线。
这里,图5是图解奇偶矩阵的图,其中,双对角线矩阵的偏移值被提升到特定值。尽管如图5所示而改变偏移值,但总是存在仅具有一个“1”的列。应注意,如果存在于所有列中的1的数目为2,则双对角线矩阵的秩(rank)变为小于矩阵中的行数。因此,如图5所示,第二对角线的第一行应具有“0”而不是“1”。如图5所示,在r×r矩阵即具有矩阵大小“r”的方阵的情况中,如果双对角线矩阵的偏移值“f”和矩阵的大小“r”不具有公因子,则有可能通过简单地对给定信息码元的集合执行加法计算r次,而生成所有r个奇偶码元。为了对此证明,将考虑下面的定理。
定理1:在阿贝尔(Abelian)群AGr={0,1,2,...,r-1}中,通过对与“r”互质且不为“0”的特定元素“f”执行少于“r”次的加法,而生成所有元素。为了对此证明,如果不能通过对与“r”互质且不为“0”的特定元素“f”执行小于“r”次的加法而生成AGr中的所有元素,则存在小于“r”的“k”,其满足方程(6)的条件。
kf=0(mod r) ……(6)
然而,方程(6)和“f”与“r”互质的假定矛盾。也就是说,满足方程(6)的“k”的最小值应总为“r”。因此,可通过对元素“f”执行r次加法计算而生成AGr中的所有元素
图5中图解的双对角线矩阵是与奇偶校验矩阵的奇偶部分相对应的矩阵。因此,对于图5的矩阵中的第i列,有可能总是从与奇偶校验矩阵的余下的信息部分相对应的矩阵中的第i列得到方程(7)中示出的信息。
在方程(7)中,di表示第i信息码元,而ai表示存在于与奇偶校验矩阵的信息部分相对应的矩阵的第i列中的1的数目。另外,∑表示GF(2)中的累加计算。GF(2)指基于2的伽罗瓦(Galois)域,并表示以模2定义的有限域。术语“有限域”表示一个集合,其中,元素的数目是有限的,并且,对于基于模2的加法和乘法来说是闭集(closed),存在用于加法的单位元素和逆元素,存在用于乘法的单位元素和用于非0元素的逆元素,并且,对于加法和乘法来说,满***换律、结合律、以及分配律。因此,GF(2)表示满足这样的属性的{0,1}的集合。结果,如下定义可通过与图5的矩阵中的第一列相对应的奇偶校验方程而得到的第一奇偶码元:
p0=v0 ……(8)
在图5的矩阵构造中,如下定义存在于对角线和偏移对角线中的特定的1的列索引和行索引之间的关系:
y1=x1,y2=x2-f ……(9)
如果使用了方程(9)中示出的两个公式,则可根据方程(10),使用p0而计算pr-f。
pr-f=p0+vr-f ……(10)
另外,因为奇偶校验矩阵具有如图5所示的双对角线矩阵的构造,所以,可将方程(10)修改为:
pr-if=pr-(i-1)f+vr-if,i=1,...,r-1 ……(11)
这样,可通过方程(11)而得到特定的奇偶码元pr-if,并且,基于定理1,如果“r”与“f”互质,那么,随着“i”的增加,(r-if)(mod r)的值仅具有1至r-1的所有值一次。因而,如果“r”与“f”互质,则可通过前述过程来计算所有奇偶码元的值。因此,在前述方法中,具有图5中图解的奇偶部分的奇偶校验矩阵总能够通过线性计算而被简单编码。图6是图解编码过程中依次计算P0、Pr-f、Pr-2f、......的值的过程的图。
参照图6,如由附图标记601所表示的,产生从第0列和第0行的位置值到第0列和第(r-f)行的位置值的连接。可注意到,如由附图标记602所表示的,第0列和第(r-f)行的位置值连接到第(r-f)列和第(r-f)行的位置值。这样,1仅位于第一对角线610、第二对角线的第一偏对角线620a、以及第二对角线的第二偏对角线620b中。因为在对角线的第一列中仅存在1个值1,所以,通过以前述方式连续寻找值1,而计算二阶函数。结果,可找到所有值。
将使用上述一般化的双对角线矩阵构造,作为要在本发明中定义的低密度奇偶校验码的奇偶校验矩阵H中的奇偶部分的子矩阵Hp。现在,将针对用于生成要在本发明中定义的低密度奇偶校验码的奇偶校验矩阵的方法而做出描述。
C.奇偶校验矩阵构造
在此章节中,将针对用于使用在章节B中描述的一般化的双对角线矩阵构造来生成根据本发明的新的奇偶校验矩阵H的方法而做出描述,并针对于其构造而做出描述。下面描述的奇偶校验矩阵定义了基于在章节A中描述的阵列码结构而定义的矩阵Hd,作为奇偶校验矩阵H的信息部分。此外,下面描述的奇偶校验矩阵定义了在章节B中描述的正规化的双对角线矩阵Hp,作为信息部分矩阵H的奇偶部分。因此,定义要在本发明中设计的低密度奇偶校验码的奇偶校验矩阵H具有由如下方程表示的构造。
H=[Hd|Hp]
其中,Hd:用于信息部分的奇偶校验子矩阵
Hp:用于奇偶部分的奇偶校验子矩阵 ……(12)
在方程(12)中,通过基于预定义的等级分布的等级序列D,定义奇偶校验矩阵的信息部分矩阵Hd中的各个子矩阵列,并且,构成每个子矩阵列的单位(unit)子矩阵σij是通过对具有大小“p”的p×p单位矩阵进行按照ij的列移位而得到的循环排列矩阵,其中,ij为子矩阵列索引“i”和子矩阵行索引“j”的积。这里,“p”总是质数。另外,Hp将存在于矩阵中的1和0分别提升为p×p矩阵和0矩阵,以便将其构造与Hd的构造匹配。
现在,将针对根据本发明的实施例的成低密度奇偶校验码的过程做出描述。
(I)等级分布和Hd构造
Richardson等人示出了:当在定义低密度奇偶校验码的因子图中实现消息传递解码时,有可能通过概率分布的变化,利用和积算法,通过变量和校验节点消息更新过程、以及迭代处理过程,而跟踪消息的变化。此外,Richardson等人示出了:存在能够确定通过这样的密度演化技术、利用具有等级分布的因子图而定义的低密度奇偶校验码的平均误差概率是否收敛到“0”的信道参数阈值。另外,Richardson等人示出了:对于低于该信道参数阈值的信道参数,当在解码过程中假定无限迭代时,位误差的概率总是能够收敛到“0”。因此,可使用这样的密度演化技术,作为能够优化能够改善特定信道环境的阈值的低密度奇偶校验码的等级分布的设计工具。由此,已做出很多研究,来计算为低密度奇偶校验码而优化的等级分布、以及在该时刻的阈值。
本发明使预定义的优化可变节点等级分布接近要在本发明中定义的奇偶校验矩阵H的可变节点等级分布。在此情况下,将具有等级2的可变节点全部分配到H的奇偶部分Hp中的各个列,并将具有高于2的等级的可变节点分配到H的信息部分Hd中的各个列。另外,根据在章节A中描述的阵列码结构、以及在章节B中描述的一般化的双对角线矩阵的子矩阵构造,奇偶校验矩阵H的校验节点等级总是仅具有与所有给定1的数目有关的一个或二个最小化类型。
现在,将确定用于定义要在本发明中定义的奇偶校验矩阵的信息部分Hd的等级序列。如果将在定义低密度校验码的因子图中的最大可变节点等级定义为dv,则可通过由如下方程表示的多项式来表示存在于可变节点中的各个边沿的分布:
在方程(13)中,λi表示存在于具有等级“i”的可变节点中的边沿的比率。可如下表示对于给定λ(x)的因子图中存在于具有等级“j”的可变节点中的边沿的比率cj:
考虑方程(14)中的实现,将对最大可变节点等级=15而描述奇偶校验矩阵的构造。已经知道:当定义低密度奇偶校验码的因子图中的最大可变节点等级的值为15时,通过密度演化技术,如方程(15)所示而给出在二进制输入加性白高斯噪声(Bi-AWGN)信道环境中的对于1/2码率的最优等级分布。
λ2=0.23802,λ3=0.20997,λ4=0.03492,λ5=0.12015,
λ7=0.01587,λ14=0.00480,λ15=0.37627 ……(15)
在用于允许可变节点的误差概率收敛到“0”的加性白高斯噪声(AWGN)信道中,最大信道参数噪声方差(variance)σ*为0.9622,并且,其对于Eb/No则变为0.3348dB。也就是说,通过具有前述等级分布的因子图而定义的低密度奇偶校验码利用其中假定无限块大小和无限迭代的置信度传播解码,而示出了与香农容量极限接近0.3348dB的性能。在具有前述等级分布的因子图中,如下给出具有各个等级的可变节点的比率:
c2=0.47709,c3=0.28058,c4=0.034997,c5=0.096332,
c7=0.0090386,c14=0.001374,c15=0.100560 ……(16)
在要在本发明中定义的奇偶校验矩阵中,具有等级2的可变节点应当总被分配到奇偶部分Hp,并且,仅仅除了具有等级2的可变节点之外的其它可变节点应当总被分配到信息部分Hd。另外,信息部分Hd的每个子矩阵列中的所有列具有相同的列权重。因此,奇偶校验矩阵H的因子图中具有各个等级的可变节点的比率近似为如方程(17)所示出的那样。
c2=1/2=0.5,c3=8/30=0.26667,c4=1/30=0.03333,c5=3/30=0.1,
c7=c14=0,c15=3/30=0.1 ……(17)
通过使用方程(17)中示出的可变节点比率,再次计算等级分布多项式λ(x),并且,根据方程(18)而计算通过对应的等级分布定义的低密度奇偶校验码的AWGN中的阈值σ*。
σ*=0.9352 (Eb/No)*=0.5819dB ……(18)
由方程(18)确定的值是与具有1/2码率的低密度奇偶校验码相对应的值。使用作为分析技术的、基于高斯近似值的密度演化技术,导出此值,并且,如果位误差的估算概率小于10-6,则认为不存在误差而计算对应值。可如下定义使用所计算的值而分配到信息部分Hd的每个子矩阵列的等级序列:
D=[15,15,15,5,5,5,4,3,3,3,3,3,3,3,3] ……(19)
在本发明中,可根据由方程(18)定义的等级序列,基于阵列码结构而定义在描述了阵列码结构的章节A中描述的奇偶校验矩阵H的信息部分Hd。
图7是图解以在章节A中描述的方法生成的奇偶校验矩阵的信息部分Hd的例子的图,其中,最大可变节点等级为15。在图7中图解的矩阵构造中,列和行分别表示子矩阵列和子矩阵行。指示列和行的数表示子矩阵列和子矩阵行的循环移位。每个数由p×p子矩阵组成,其中,p=89。因此,以前述方法生成的信息部分Hd的矩阵变为(dv·p)×(dv·p)矩阵。
(II)提升和Hp构造
通常,矩阵的提升表示通过在特定位置中对具有0和1的矩阵的子矩阵替换、而提升基本矩阵的大小的方法。这将通过参照图8来描述。图8是图解通过以用3×3单位矩阵或3×3“0”矩阵来替代4×4矩阵中的每个元素的方法、对基本4×4矩阵进行矩阵提升而得到的12×12矩阵的图。
如图8所示,对于元素0来说,矩阵提升形成具有与目标提升大小的倍数一样多的元素0的方阵。将仅描述第一行。位于第一行中的相应列的元素变为{0,0,1,0},并且,分别对其分配附图标记801、802、803和804。在所有元素中,具有值0的3个元素801、802和804分别被提升为3×3矩阵801a、802a和804a。第一行中具有值1的元素803被提升为3×3单位矩阵803a。还将相同的矩阵提升应用于其它行中的元素。
如上所述,矩阵提升通常是指:通过将k×k子矩阵***到由0和1组成的基本矩阵的每个元素的位置中而扩展矩阵的大小的方法。通常,使用通过对单位矩阵的每列进行循环移位而得到的循环排列矩阵,作为所***的k×k矩阵。
要在本发明中定义的奇偶校验矩阵H的信息部分Hp是在章节B中描述的一般化的双对角线矩阵。另外,考虑到以章节C的(I)中描述的方法生成的Hd由p×p子矩阵组成,还通过使用p×p子矩阵来对r×r一般化的双对角线矩阵进行提升,而构造Hp。
图9是图解通过用p×p循环排列子矩阵来进行矩阵提升而构造的奇偶矩阵Hp的图。通过参照图9,现在将针对奇偶矩阵提升而做出描述。对于低密度奇偶校验码的线性时间编码和各个行之间的线性独立性,通过循环排列子矩阵而提升的矩阵移除存在于σji的第一行中的1。以图9的方式构造的奇偶部分Hp变为(rp)×(rp)矩阵,并且,在每个子矩阵σji中,ji表示对于分配到每个子矩阵的循环列移位的偏移值。现在,将针对用于允许利用线性计算来编码的方法而做出描述。
可注意到,当将在章节B(一般化的双对角线矩阵)中做出的描述应用于以图9的方法提升的奇偶部分Hp时,当“r”与“r”互质时,通过r次计算而仅选择奇偶部分Hp的每个子矩阵列一次。在这一个选择过程中,有可能执行计算与子矩阵列中的特定列相对应的奇偶码元的操作。因此,为了计算与特定p×p子矩阵σji中所有列相对应的奇偶码元,在rp次计算期间,应仅执行与p列相对应的奇偶码元的计算一次。现在,将针对用于满足前述条件的子矩阵的偏移值的条件而做出描述。
在图9中图解的奇偶部分Hp的矩阵构造中,如下定义在对角线中具有子矩阵行索引=i的子矩阵中的行索引y(1) i和列索引x(1) i之间的关系:
yi (1)=xi (1)-j2i (mod p) ……(20)
如下定义在偏移对角线中具有子矩阵行索引=i的子矩阵中的行索引y(2) i和列索引x(2) i之间的关系:
yi (2)=xi (2)-j2i+1 (mod p) ……(21)
基于方程(20)和方程(21),可根据方程(22),从具有子矩阵行索引0的子矩阵σj0和σji中的第一行得到奇偶码元Pj0的值。
在方程(22)中,v0表示从奇偶校验矩阵中的信息部分Hd的第一行得到的部分校验和值。对于列索引=j0,可如下表示共享相同列的偏移对角线的子矩阵中的行索引:
可如下表示共享相同行索引的对角线的子矩阵中的列索引:
如果方程(23)和方程(24)的“r”和“f”彼此互质,则可在重复这样的过程r次的同时仅选择奇偶部分Hp中的所有子矩阵一次。因此,可如下表示通过重复前述过程r次而再次得到的子矩阵中的行索引:
在方程(25)中,如果利用子矩阵的所有其它列索引而做出提升,则通过如下方程而确定通过r次计算而对于存在于对角线中的子矩阵σji更新的列索引中的方差x:
定理2:由特定质数p定义的有限域Fp={0,1,2,...,p-1}中的所有非0元素总是可通过对其执行小于“p”次的加法而仅生成一次。如果存在满足用于有限域Fp中的特定非0元素的方程(27)的小于“p”的“k”、以便对其证明,则违背了“p”为质数的假定。因此,满足方程(27)的k的最小值总为“p”。
因此,有限域Fp中的所有非0元素“a”可通过对其执行小于“p”次的加法而生成。根据定理2,如果通过r次线性计算而更新的特定子矩阵σji的列索引方差不为0,那么,当j次线性计算总共重复了“p”次时,可生成用于p个列索引的奇偶码元。这样,可生成rp个奇偶码元中的全部。也就是说,满足了方程(28)的条件。
有可能通过重复方程(28)的r次计算p次,而生成与子矩阵中的所有列相对应的奇偶码元。另外,在r次计算期间,可逐个生成与存在于对角线上的(r-1)个子矩阵中的每一个中的特定列相对应的奇偶码元。因此,可注意到,可通过rp次线性计算而仅生成具有rp个不同列索引的奇偶码元一次。
将通过参照图10来描述以上述方法而生成奇偶部分Hp的矩阵的过程。图10是图解根据本发明的优选实施例用于生成奇偶部分的矩阵的方法的流程图。
在步骤1000中,将奇偶码元计算索引n设为0,以便生成奇偶部分的矩阵。之后,在步骤1002中,对于具有子矩阵列索引=0的子矩阵中的第一列,根据信息部分Hd的矩阵构造,计算信息码元和v0,并将用于对应的子矩阵中的第一行的奇偶码元pi0设为v0。在步骤1004中,将用于存在于奇偶部分Hp的对角线中的具有子矩阵列索引=0的子矩阵中的奇偶码元的列索引x(1) 0初始化为j0。
在根据信息部分Hd的矩阵构造,通过计算信息码元的和v0而确定用于第一行的奇偶码元pi0、并初始化列索引之后,例程前进到步骤1006。在步骤1006中,对特定的列索引x(1) i,通过如下方程而计算存在于共享相同列的偏移对角线中的子矩阵中的行索引y(2) i+(r-f):
之后,在步骤1008中,通过如下方程而计算存在于具有与偏移对角线中的行索引y(2) i+(r-f)相同的行索引的对角线中的子矩阵中的列索引x(1) i+(r-f):
在步骤1010中,计算存在于具有子矩阵行索引i+(r-f)的子矩阵中的具有行索引y(2) i+(r-f)的行中的信息码元的和v(2) i+(r-f)。
之后,在步骤1012中,使用方程(31)而计算与行索引x(1) i+(r-f)相对应的奇偶码元pxi+(r-f)(1)。
之后,在步骤1014中,将n增加1。在步骤1016中,通过如下方程来更新子矩阵行索引i:
i:=i+(r-2f) ……(32)
在步骤1016中,确定n是否等于rp。也就是说,在步骤1016中,确定是否完成了编码。如果在步骤1016中确定n等于rp,则例程结束,从而确定完成了编码。然而,如果在步骤1016中确定n不等于rp,则例程返回到步骤1006,并重复其后续步骤,以继续执行编码。
在前述过程中,应注意,所有索引计算——子矩阵行索引和列索引——表示模p计算,并且,在索引计算过程中对下标和上标的计算也表示模p计算。在计算奇偶码元或信息信号的过程中的加法是模2计算。图11中图解了被生成以便满足这样的条件的Hp的例子。图11中图解的数值表示子矩阵的偏移值。
(III)H的总体构造
通过将矩阵划分为信息部分Hd和奇偶部分Hp并连接它们,而定义用于要在本发明中定义的低密度奇偶校验码的奇偶校验矩阵H,用于***编码。以在章节(I)和章节(II)中描述的方法来实现信息部分Hd和奇偶部分Hp的生成,并且,所生成的信息部分Hd和奇偶部分Hp分别变为(dv·p)×(dv·p)矩阵和(rp)×(rp)矩阵。这里,dv表示存在于不规则低密度奇偶校验码中的最大可变节点等级,“p”表示子矩阵的维度,而“r”表示在提升奇偶部分Hp之前给定的基本矩阵的维度。因此,为了连接,“r”应该等于dv。
可容易地理解,在矩阵的信息部分Hd和奇偶部分Hp中无长度4的循环。并且,可容易地理解,如果奇偶部分Hp的对角线偏移“f”被设为接近r/2的值,则在列权重小于r/2的信息部分Hd的子矩阵列和奇偶部分Hp的特定列之间无长度4循环。然而,在具有作为信息部分Hd中的权重的最大可变节点等级的列的情况中,存在这样的可能情况,其中,存在奇偶部分Hp的列和长度4循环。如果适当地选择了奇偶部分Hp的子矩阵偏移值,则有可能通过简单地移除它而防止长度4循环存在于整个及偶校验矩阵H中。
2.LDPC码的性能
迄今,已针对用于定义比率1/2的不规则低密度奇偶校验码的奇偶校验矩阵的构造而做出了描述,其中,所述不规则低密度奇偶校验码可通过线性计算而容易地被***化地编码。在第1章中定义的奇偶校验矩阵被划分为信息部分和奇偶部分,以便根据给定的信息码元而生成码字的奇偶码元。将信息部分的矩阵构造为使得:基于阵列码结构的矩阵构造中的每列的权重具有接近可变节点的最优不规则等级分布的等级,并且,通过使用具有随机偏移的子矩阵来提升一般化的双对角线矩阵构造,而构造奇偶部分的矩阵。这里,具有等级2的可变节点总是被分配到奇偶部分的列。
现在,将针对通过在前述描述中定义的奇偶校验矩阵而构造的低密度奇偶校验码的性能而做出描述。为此,首先将针对解码算法和用于评估低密度奇偶校验码的性能的实验环境而做出描述。
A.迭代置信度传播解码
可通过由M个校验节点和N个可变节点组成的因子图来表示由M×N奇偶校验矩阵定义的低密度奇偶校验码。在对数域中对具有等级=dc的校验节点和具有等级=dv的可变节点中的消息更新过程进行概括,可如方程(33)那样表示校验节点中的消息更新,可如方程(34)那样表示可变节点中的消息更新,并且,可如方程(35)那样表示对数似然比(LLR)的更新。
其中,rmn (j)是在第j次迭代时从校验节点m到可变节点n的消息,而qi (j)是在第j次迭代时关联到其中
的校验节点m的重新排列的消息。
……(33)
在方程(33)中,rmn (j)是在半迭代解码过程中的第j次迭代解码过程中得到的值,并表示从校验节点m递交到可变节点n的消息。另外,qi (j)表示在第j次迭代解码过程中从可变节点i递交到校验节点m的消息。这里,“i”表示通过将连接到校验节点m的可变节点从0至dc-1重新排列而得到的值。因此,对于i=0,其表示可变节点n。
其中,qmn (j)是在第j次迭代时从可变节点n到校验节点m的消息,而qmn (0)是来自信道可靠性的初始消息。ri (j)是在第j次迭代时关联到其中
的可变节点n的重新排列的消息。
……(34)
在方程(34)中,qmn (j+1)是在第j次迭代解码过程中得到的值,并表示从可变节点n递交到校验节点m的消息。这里,ri (j)表示在第j次迭代解码过程中从校验节点i递交到可变节点n的消息,并且,“i”表示通过将连接到可变节点n的校验节点从0至dv-1重新排列而得到的值。因此,对于i=0,其表示校验节点m。
其中,ln (j)是在第j次送代时的编码码元n的LLR输出,而ln (0)是来自信道可靠性的初始LLR输出。
……(35)
在方程(35)中,ln (j+1)表示在第j次迭代解码过程中为可变节点n定义的LLR值。
现在,将针对使用方程(33)至方程(35)的过程的迭代置信度传播解码过程而做出描述。图12是图解使用方程(33)至方程(35)的迭代置信度传播解码过程的流程图。
图12图解了对接收器中所接收的消息解码的过程。因此,定义用于所接收的消息的可变节点n的初始消息,作为所接收的码字的第n个码元的信道可靠性,并且,可将其如下表示:
在方程(36)中,qmn (0)表示初始定义的可变节点消息的初始值,而ln (0)表示用于初始定义的可变节点的初始LLR值。在步骤1200中,如方程(36)所示,定义初始消息,作为所接收的码字的第n个码元的信道可靠性。并且,重置迭代计数器。之后,在步骤1202中,以由方程(33)给出的方法来更新校验节点的消息。在步骤1204中,更新可变节点和对数似然比。以方程(34)的方法来更新可变节点的消息,并且,以方程(35)的方法来更新对数似然比。
在以前述过程全部更新了校验节点、可变节点、以及对数似然比之后,在步骤1206中,对更新的对数似然比的值进行硬判决。之后,在步骤1208中,基于硬判决值而对所接收的消息执行奇偶校验。如果奇偶校验结果具有意味着已成功地执行了解码的值0,则在步骤1216中,解码结束。然而,如果奇偶校验结果不具有值0,则在步骤1210中,确定迭代是否已到达了预定的迭代次数。如果在步骤1210中确定迭代已到达了预定的迭代次数,则在步骤1214中,执行解码失败过程,从而确定尽管附加地执行了解码,但仅存在很低的将会成功实现解码的概率。然而,如果在步骤1210中确定迭代未到达预定的迭代次数,则在步骤1212中,将迭代计数器增加1,并且随后,例程返回到步骤1202。
B.仿真环境
在表1中示出了用于评估由在本发明中定义的奇偶校验矩阵构造的低密度奇偶校验码的性能的实验环境。
表1
-码率=1/2,最大可变节点等级=15-Hp中的偏移(f)=7-帧大小=435(p=29)、759(p=53)、1545(p=103)、3855(p=257)-AWGN信道上的二进制对映(antipodal)信令-迭代置信度传播解码-浮点仿真-最大迭代次数=160-在每次迭代时由奇偶校验停止-帧误码率(FER)和信息位误码率(BER)评估 |
为了方便起见,本发明将低密度奇偶校验码的码率限制为1/2。然而,可讨论用于支持各种码率的低密度奇偶校验码的奇偶校验矩阵设计,作为用于根据码率而提升在本发明中提出的方案的方法。通过本发明中定义的奇偶校验矩阵,将低密度奇偶校验码的因子图中的最大可变节点等级设为15,以便获得优异的性能,并防止在实现中增加硬件尺寸。将奇偶部分Hp的矩阵中的偏移f设为7,以便以章节C的(III)中描述的方式而简单地从奇偶校验矩阵中移除长度4循环。将在本发明中仿真的低密度奇偶校验码的帧大小设为与在cdma2000 1xEV-DV标准中规定的编码器分组(EP)大小相类似的值,以便将低密度奇偶校验码的性能与当前在cdma2000 1xEV-DV标准中使用的透平解码器的性能相比较。在用于性能比较的透平码的解码过程中,使用了对数MAP算法,并将最大迭代次数限制为8。
考虑到在常规密度演化技术中不规则低密度奇偶校验码的收敛速度相对低的事实,将用于低密度奇偶校验码的迭代置信度传播解码器的最大迭代次数设为160。对于对解码器的实验,执行以真实值来表示非本征(extrinsic)和LLR信息的浮点仿真。在校验节点更新过程中,为了防止函数(x)=-log(tanh(|x|/2))的溢出,对于|x|<10-8中的x,将(x)的值限制为20。用于低密度奇偶校验码的解码器在每次迭代时执行奇偶校验,并采用奇偶校验结果,作为停止判据,使得在奇偶校验过程中不会检测到误差。然而,当实际上出现了误差时,解码器将有缺陷的帧分类为具有未检测到的误差的帧。最后,使用帧误码率和位误码率,作为用于评估在本发明中设计的低密度奇偶校验码的性能的量度。仅在信息码元中出现误差时考虑帧/位误差。现在,将针对在前述仿真环境中仿真的奇偶校验码的性能而做出描述。
C.仿真结果
图13A是图解对于n=870且p=29的信息部分Hd的矩阵的例子的图,图13B是图解对于n=870且p=29的奇偶部分Hp的矩阵的例子的图,而图13C是图解低密度奇偶校验码和透平码之间的比较的仿真结果图。
以根据本发明的前述方法构造在图13A和13B中图解的信息部分的矩阵以及奇偶部分的矩阵,并且,实际上,在编码之前将所述两个矩阵连接。现在,将针对用于在可得到图13C中图解的性能的情况的条件而做出描述。为了在两种编码方法之间进行性能比较,一起示出了对于cdma20001xEV-DV标准的编码器分组(EP)大小为408且码率为1/2的情况的性能。如图13C所示,可以理解,对于小的块大小,在cdma20001xEV-DV标准中使用的透平码的性能在帧误码率(FER)和位误码率(BER)方面略优于在本发明中提出的低密度奇偶校验码的性能。这显示出:在小的大小的情况下,定义在本发明中定义的低密度奇偶校验码的奇偶校验矩阵构造在码字的解码性能方面不是最优的构造。也就是说,可注意到,当低密度奇偶校验码的编码块大小很小时,为了使低密度奇偶校验码与现有的已知透平码相比显示出更佳的性能,应进一步执行对奇偶校验矩阵的优化操作。然而,已显示出:在大的块大小的情况下,低密度奇偶校验码在码字的解码性能方面优于透平码。
表2示出了对于n=870的每个Eb/No的平均迭代次数。根据表2,尽管对给定的低密度奇偶校验码执行最大160次迭代,但实际的解码结果显示出:考虑到20次迭代内的高SNR,有可能仅通过小于10次迭代而得到足够的性能。
表2
Eb/No(dB) | 平均迭代次数 |
1.6 | 15.085 |
1.8 | 11.353 |
2.0 | 9.317 |
2.2 | 8.01 |
2.4 | 7.087 |
图14A是图解对于n=1590且p=53的信息部分Hd的矩阵的例子的图,图14B是图解对于n=1590且p=53的奇偶部分Hp的矩阵的例子的图,而图14C是图解低密度奇偶校验码和透平码之间的比较的仿真结果图。
以根据本发明的前述方法构造在图14A和14B中图解的信息部分的矩阵、以及奇偶部分的矩阵,并且,实际上,在编码之前将所述两个矩阵连接。
现在,将针对用于在可得到图14C中图解的性能的情况的条件而做出描述。为了在两种编码方法之间进行性能比较,一起示出了对于cdma20001xEV-DV标准的编码器分组大小为792、且码率为1/2的情况的性能。可从图14C中注意到,随着低密度奇偶校验码的块大小的增加,低密度奇偶校验码在帧误码率方面几乎等于现有透平码。然而,低密度奇偶校验码在位误码率方面仍劣于现有透平码。这是因为,在存在于透平码的有缺陷帧中的位误差的比率方面,透平码低于低密度奇偶校验码。也就是说,对于相同的Eb/No,透平码在BER/FER方面低于低密度奇偶校验码。在此情况下,这意味着透平码在存在于有缺陷帧中的位误差的平均数目方面低于低密度奇偶校验码。然而,在采用混合自动重新传送请求(ARQ)的实际无线通信***中,因为FER性能优于BER性能是更优选的,所以,从图14C中,可认为:对于n=1590,根据本发明的低密度奇偶校验码在性能方面等于在cdma20001xEV-DV标准中使用的透平码。
表3示出了对于n=1590的每个Eb/No的平均迭代次数。随着块大小的增加,平均迭代次数略高于表2中的平均迭代次数。然而,可以理解,可仅通过小于20次迭代而得到足够高的SNR,即足够高的性能。
表3
Eb/No(dB) | 平均迭代次数 |
1.1 | 40.308 |
1.3 | 21.504 |
1.5 | 14.858 |
1.7 | 12.018 |
1.8 | 11.020 |
图15A是图解对于n=3090且p=103的信息部分Hd的矩阵的例子的图,图15B是图解对于n=3090且p=103的奇偶部分Hp的矩阵的例子的图,而图15C是图解低密度奇偶校验码和透平码之间的比较的仿真结果图。
以根据本发明的前述方法构造在图15A和15B中图解的信息部分的矩阵、以及奇偶部分的矩阵,并且,实际上,在编码之前将所述两个矩阵连接。
现在,将针对用于在可得到图15C中图解的性能的情况的条件而做出描述。为了在两种编码方法之间进行性能比较,一起示出了对于cdma20001xEV-DV标准的编码器分组大小为1560、且码率为1/2的情况的性能。可从图15C中注意到,随着低密度奇偶校验码的块大小的增加,低密度奇偶校验码在帧误码率方面优于具有类似大小的现有透平码。尽管如图14C所图解的那样,低密度奇偶校验码在位误码率方面仍劣于现有透平码,但它们之间的差显著减小,从而非常接近透平码的性能。
表4示出了对于n=3090的每个Eb/No的平均迭代次数。随着块大小的增加,平均迭代次数略高于表2中的平均迭代次数。然而,可以理解,可仅通过小于20次迭代而得到足够高的SNR,即足够高的性能。
表4
Eb/No(dB) | 平均迭代次数 |
1.1 | 38.495 |
1.2 | 22.051 |
1.4 | 16.190 |
1.5 | 14.623 |
图16A是图解对于n=7710且p=257的信息部分Hd的矩阵的例子的图,图16B是图解对于n=7710且p=257的奇偶部分Hp的矩阵的例子的图,图16C是图解低密度奇偶校验码和透平码之间的比较的仿真结果图,而图16D是根据迭代次数的变化的低密度奇偶校验码的仿真结果图。
以根据本发明的前述方法构造在图16A和16B中图解的信息部分的矩阵、以及奇偶部分的矩阵,并且实际上,在编码之前将所述两个矩阵连接。
现在,将针对用于在可得到图16C中图解的性能的情况的条件而做出描述。为了进行性能比较,一起示出了对于cdma2000 1xEV-DV标准的编码器分组大小为3864、且码率为1/2的情况的性能。可从图16C中注意到,当低密度奇偶校验码的块大小非常大时,低密度奇偶校验码在性能方面显著优于具有类似大小的透平码。具体地,可以理解,在cdma2000 1xEV-DV标准中使用的具有帧长度3864的透平码的情况中,帧误码率和位误码率两者均具有在高SNR下的低误差下限(error floor)。然而,已观察到:在于本发明中定义的低密度奇偶校验码的情况中,不会出现这样的误差下限。对于采用H-ARQ的通信***来说,这样的性能具有显著优势。因而,可以注意到,本发明中定义的低密度奇偶校验码在性能方面显著优于在现有标准中使用的透平码。表5示出了对于n=7710的每个Eb/No的平均迭代次数。
表5
Eb/No(dB) | 平均迭代次数 |
0.9 | 41.036 |
1.0 | 31.034 |
1.1 | 25.507 |
1.2 | 22.170 |
在表5中,随着低密度奇偶校验码的块大小的增加,平均迭代次数与表4相比以较高的速率增加。也就是说,即使在高SNR下,支持类似于在cdma2000 1xEV-DV标准中定义的大小的最大帧大小的低密度奇偶校验码也需要20或更多次的迭代解码。因此,为了显示出具有最小延迟的最优性能,有必要根据迭代次数观察LDPC解码器的性能。
图16C是图解具有图16A和16B中示出的构造的低密度奇偶校验码的可用FER/BER性能的图,其中,将最大迭代次数限制为40、80、120和160。与此不同,如果将最大迭代次数限制为40、80和120,则出现小幅性能下降。然而,除了将最大迭代次数限制为40的情况之外,性能下降不显著。因此,尽管将最大迭代次数限制为80左右,但性能下降问题不显著。具体地,当块大小比其小时,由将最大迭代次数限制为80而引起的性能下降进一步减小,使得其变得可以忽略不计。因此,基于最大块大小为7710的假定,如果将最大迭代次数设为80,则在本发明中提出的低密度奇偶校验码在解码期间可获得足够的性能。
3.结论
本发明定义了能够允许有效率地编码并仅对码率=1/2而得到优异的解码性能的低密度奇偶校验码。为此,本发明将定义低密度奇偶校验码的奇偶校验矩阵分割为两个部分,并使用其列权重高于2的阵列码结构,定义与有关奇偶校验矩阵中的码字的信息相对应的部分。另外,本发明定义与奇偶校验矩阵中的码字的奇偶性相对应的部分,作为其列权重均为2的一般化的双对角线矩阵。以此方式定义的奇偶校验矩阵生成其最大可变节点等级dv=15的不规则低密度奇偶校验码,其中,通过基于高斯近似的密度演化技术,而使在AWGN信道中用于无误差的阈值为0.9352。这对1/2速率的码显示出与香农信道容量近似0.5819dB的性能。
基于线性编码可用的事实,一旦在不考虑实际线性编码的可能性的情况下以随机方案设计奇偶校验矩阵,便可生成与香农阈值近似0.5819dB或更接近的优异的低密度奇偶校验码。在此情况下,编码过程变复杂,从而使得难以进行实际实现。因为能够进行线性编码用作对定义低密度奇偶校验码的奇偶校验矩阵的一个限制条件,所以,奇偶校验矩阵应具有随机结构。因此,显示出优异性能的可能性将比在不考虑线性编码的情况下随机定义的奇偶校验矩阵的该可能性低。由此,本发明的应用考虑到线性编码显示出相对优异的性能。也就是说,尽管由于线性编码而造成对奇偶校验矩阵的限制,但本发明仍显示出相对优异的性能。
为了显示出优异的解码性能,码字的大小增加,并且,在定义奇偶校验矩阵的等级分布时,最大可变节点等级相应地增加,从而使得有可能设计具有接近香农容量极限的性能的低密度奇偶校验码。然而,在此情况下,因为最大可变节点等级的增加使在解码期间的解码器的复杂度增加,所以,不能对实际实现做出贡献。因此,解码器复杂度是可允许的意味着:在实现中设置合理的最大可变节点等级。
本发明中定义的奇偶校验矩阵的低密度奇偶校验码具有一般化的双对角线矩阵,其中,通过p×p单位矩阵的循环排列而提升奇偶校验矩阵中的码字的奇偶部分。因此,可以通过简单的线性计算来简单地编码对其进行编码。另外,当将利用迭代置信度传播的解码性能与在cdma2000 1xEV-DV标准中使用的透平码的解码性能相比较时,通过仿真而证明了:可对于相似的帧大小,可以得到较低的帧误码率。具体地,与透平码相比较,根据本发明的低密度奇偶校验码具有较低的帧误码率,并且,当它与混合ARQ技术一起使用时,它将充当优异的点。因此,可通过简单的线性计算而对本发明中定义的低密度奇偶校验码简单地编码。并且,在解码器的实现中,在相应子矩阵的行和列中并行实现校验节点处理器和可变节点处理器,由此允许快速解码。
在本发明中定义的低密度奇偶校验码中,可根据构成奇偶校验矩阵的子矩阵的排列的特性,而简单地校验在定义低密度奇偶校验码的因子图中无长度4的循环。
如上所述,本发明的应用可提供类似于或优于透平解码器的性能,并且,具体地,本发明的应用可生成能够减小帧误码率的低密度奇偶校验码。另外,根据本发明的低密度奇偶校验码可减小解码复杂度。
Claims (9)
1、一种用于生成由信息部分矩阵和奇偶部分矩阵组成的低密度奇偶校验码的方法,包括以下步骤:
将信息部分矩阵改变为阵列码结构,并对每个子矩阵列分配等级序列;
扩展奇偶部分矩阵,使得在作为奇偶部分矩阵的一般化双对角线矩阵中,对角线之间的偏移值具有预定值;
提升一般化双对角线矩阵;
对于提升的一般化双对角线矩阵的每个子矩阵确定用于循环列移位的偏移值;以及
执行用于确定与奇偶部分矩阵的列相对应的奇偶码元的编码过程。
2、如权利要求1所述的方法,其中,根据方程(37)形成等级序列:
D=[15,15,15,5,5,5,4,3,3,3,3,3,3,3,3]……(37)。
3、如权利要求1所述的方法,其中,在一般化双对角线矩阵中,对角线之间的偏移值与列数互质。
4、如权利要求1所述的方法,其中,子矩阵中的行数为质数。
5、如权利要求1所述的方法,其中,在作为奇偶部分矩阵的一般化双对角线矩阵中用于对角线上的子矩阵的循环行移位的偏移值的和与用于偏移对角线上的子矩阵的循环行移位的偏移值的和之间的差不为0。
6、如权利要求1所述的方法,其中,编码过程包括以下过程:
(a)确定奇偶部分矩阵的对角线上具有子矩阵列索引0的子矩阵中的第一行的奇偶码元;
(b)设置与偏移对角线上的子矩阵中的子矩阵中的列索引中所确定的奇偶码元相同的奇偶码元的子矩阵中的行索引,其中所述偏移对角线具有与所设置的奇偶码元的子矩阵列索引相同的子矩阵列索引;
(c)确定具有对角线上的子矩阵中的所设置的子矩阵中的相同行索引的奇偶码元,其中所述对角线具有与偏移对角线上的子矩阵的子矩阵行索引相同的子矩阵行索引;以及
(d)重复执行步骤(b)和(c),直到完成奇偶矩阵的生成。
7、如权利要求6所述的方法,其中,在步骤(a)中,通过存在于与确定了其奇偶码元的子矩阵中的行索引相同的行中的信息部分矩阵的信息码元的和,而确定奇偶码元。
8、如权利要求6所述的方法,其中在步骤(b)中,根据方程(38)设置子矩阵中的行索引:
其中,v(2) i+(r-f)表示在偏移对角线上具有子矩阵列索引i的子矩阵中的行索引,x(1) i表示存在于对角线中的具有列索引i的子矩阵中的列索引,而j2(i+(r-f))+1表示用于偏移对角线上具有子矩阵列索引i的子矩阵的循环列移位的偏移值。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030071456A KR100922956B1 (ko) | 2003-10-14 | 2003-10-14 | 저밀도 패리티 검사 코드의 부호화 방법 |
KR10-2003-0071456 | 2003-10-14 | ||
KR1020030071456 | 2003-10-14 | ||
PCT/KR2004/002630 WO2005036758A1 (en) | 2003-10-14 | 2004-10-14 | Method for encoding low-density parity check code |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1830149A true CN1830149A (zh) | 2006-09-06 |
CN1830149B CN1830149B (zh) | 2010-05-26 |
Family
ID=36406342
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2004800217855A Expired - Fee Related CN1830149B (zh) | 2003-10-14 | 2004-10-14 | 用于对低密度奇偶校验码编码的方法 |
Country Status (9)
Country | Link |
---|---|
US (1) | US7458009B2 (zh) |
EP (1) | EP1673870B1 (zh) |
JP (1) | JP4199279B2 (zh) |
KR (1) | KR100922956B1 (zh) |
CN (1) | CN1830149B (zh) |
AU (1) | AU2004306640B9 (zh) |
DE (1) | DE602004016194D1 (zh) |
RU (1) | RU2308803C2 (zh) |
WO (1) | WO2005036758A1 (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100586029C (zh) * | 2008-05-23 | 2010-01-27 | 厦门大学 | 一种结构化奇偶校验码的编码方法及其编码器 |
CN107659382A (zh) * | 2011-04-08 | 2018-02-02 | 美光科技公司 | 用于编码信息的方法和设备 |
CN108111250A (zh) * | 2016-11-25 | 2018-06-01 | 晨星半导体股份有限公司 | 用于通信***中回旋码解码装置的解码方法及相关的判断模块 |
CN109792254A (zh) * | 2016-08-10 | 2019-05-21 | Idac控股公司 | 与harq相结合的基于原型图的低密度奇偶校验(ldpc)编码 |
CN115884387A (zh) * | 2023-03-04 | 2023-03-31 | 天地信息网络研究院(安徽)有限公司 | 一种基于奇偶节点微时隙的定向自组网时隙分配方法 |
Families Citing this family (60)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB0031009D0 (en) * | 2000-12-20 | 2001-01-31 | Robson Brian | Ceramic core and/or mould for metal casting |
US7458003B2 (en) * | 2003-12-01 | 2008-11-25 | Qualcomm Incorporated | Low-complexity, capacity-achieving code for communication systems |
KR100523708B1 (ko) * | 2003-12-17 | 2005-10-26 | 한국전자통신연구원 | Ldpc 부호에 사용되는 거스 조건화된 패러티 검사행렬의 형성 방법 |
US20050160351A1 (en) * | 2003-12-26 | 2005-07-21 | Ko Young J. | Method of forming parity check matrix for parallel concatenated LDPC code |
WO2005096510A1 (en) * | 2004-04-02 | 2005-10-13 | Nortel Networks Limited | Ldpc encoders, decoders, systems and methods |
US7747929B2 (en) * | 2004-04-28 | 2010-06-29 | Samsung Electronics Co., Ltd | Apparatus and method for coding/decoding block low density parity check code with variable block length |
EP1628401A1 (en) * | 2004-08-16 | 2006-02-22 | Samsung Electronics Co., Ltd. | Apparatus and method for coding/decoding block low density parity check code with variable block length |
CN101395804B (zh) * | 2004-09-17 | 2011-09-07 | Lg电子株式会社 | 使用ldpc码编码和解码的方法 |
US20080184084A1 (en) * | 2004-10-08 | 2008-07-31 | Mitsubishi Electric Corporation | Check Matrix Generating Apparatus and Communication Apparatus |
US7752520B2 (en) * | 2004-11-24 | 2010-07-06 | Intel Corporation | Apparatus and method capable of a unified quasi-cyclic low-density parity-check structure for variable code rates and sizes |
US7584400B2 (en) | 2005-04-15 | 2009-09-01 | Trellisware Technologies, Inc. | Clash-free irregular-repeat-accumulate code |
US7802172B2 (en) * | 2005-06-20 | 2010-09-21 | Stmicroelectronics, Inc. | Variable-rate low-density parity check codes with constant blocklength |
US7793190B1 (en) | 2005-08-10 | 2010-09-07 | Trellisware Technologies, Inc. | Reduced clash GRA interleavers |
US7707479B2 (en) | 2005-12-13 | 2010-04-27 | Samsung Electronics Co., Ltd. | Method of generating structured irregular low density parity checkcodes for wireless systems |
JP4558638B2 (ja) * | 2005-12-15 | 2010-10-06 | 富士通株式会社 | 符号器および復号器 |
US8132072B2 (en) | 2006-01-06 | 2012-03-06 | Qualcomm Incorporated | System and method for providing H-ARQ rate compatible codes for high throughput applications |
US20070180344A1 (en) * | 2006-01-31 | 2007-08-02 | Jacobsen Eric A | Techniques for low density parity check for forward error correction in high-data rate transmission |
EP1841073A1 (en) * | 2006-03-29 | 2007-10-03 | STMicroelectronics N.V. | Fast convergence LDPC decoding using BCJR algorithm at the check nodes |
KR101128804B1 (ko) * | 2006-06-07 | 2012-03-23 | 엘지전자 주식회사 | 참조 행렬을 이용한 lpdc 부호화 및 복호화 방법 |
KR101191196B1 (ko) | 2006-06-07 | 2012-10-15 | 엘지전자 주식회사 | 패리티 검사 행렬을 이용하여 부호화 및 복호화하는 방법 |
KR101154995B1 (ko) | 2006-07-14 | 2012-06-15 | 엘지전자 주식회사 | Ldpc 부호화를 수행하는 방법 |
US7895500B2 (en) * | 2006-07-28 | 2011-02-22 | Via Telecom Co., Ltd. | Systems and methods for reduced complexity LDPC decoding |
JP4856605B2 (ja) * | 2006-08-31 | 2012-01-18 | パナソニック株式会社 | 符号化方法、符号化装置、及び送信装置 |
US7783952B2 (en) * | 2006-09-08 | 2010-08-24 | Motorola, Inc. | Method and apparatus for decoding data |
KR100837730B1 (ko) * | 2006-09-29 | 2008-06-13 | 한국전자통신연구원 | 사전에 지정한 패리티를 검사한 결과를 이용해 ldpc코드를 부호화하는 방법 |
US8271851B2 (en) * | 2006-11-13 | 2012-09-18 | France Telecom | Encoding and decoding a data signal as a function of a correcting code |
US8433984B2 (en) * | 2007-01-24 | 2013-04-30 | Qualcomm Incorporated | LDPC encoding and decoding of packets of variable sizes |
KR100975695B1 (ko) | 2007-02-02 | 2010-08-12 | 삼성전자주식회사 | 통신 시스템에서 신호 수신 장치 및 방법 |
US8020063B2 (en) * | 2007-07-26 | 2011-09-13 | Harris Corporation | High rate, long block length, low density parity check encoder |
KR101502624B1 (ko) * | 2007-12-06 | 2015-03-17 | 삼성전자주식회사 | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호화/복호화 방법 및 장치 |
US8327215B2 (en) | 2007-12-13 | 2012-12-04 | Electronics And Telecommunications Research Institute | Apparatus and method for encoding LDPC code using message passing algorithm |
KR101077552B1 (ko) * | 2007-12-14 | 2011-10-28 | 한국전자통신연구원 | 복수의 기본 패리티 검사행렬을 이용한 저밀도 패리티 검사부호의 복호화 장치 및 그 방법 |
KR20090064268A (ko) * | 2007-12-15 | 2009-06-18 | 한국전자통신연구원 | 가변 보정값을 이용한 복호화 장치 및 그 방법 |
KR101503059B1 (ko) * | 2008-02-26 | 2015-03-19 | 삼성전자주식회사 | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호/복호 방법 및 장치 |
WO2009123728A1 (en) * | 2008-03-31 | 2009-10-08 | Sirius Xm Radio Inc. | Efficient, programmable and scalable low density parity check decoder |
US20110113312A1 (en) * | 2008-06-09 | 2011-05-12 | Hideki Kobayashi | Check matrix generating method, check matrix, decoding apparatus, and decoding method |
US8108760B2 (en) * | 2008-07-15 | 2012-01-31 | The Royal Institute For The Advancement Of Learning/Mcgill University | Decoding of linear codes with parity check matrix |
KR20100058260A (ko) * | 2008-11-24 | 2010-06-03 | 삼성전자주식회사 | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널부호/복호 장치 및 방법 |
GB2471513B (en) * | 2009-07-02 | 2013-09-25 | Samsung Electronics Uk Ltd | Encoding/decoding apparatus and method |
KR101261091B1 (ko) | 2009-07-07 | 2013-05-06 | 한양대학교 산학협력단 | 반복 복호수 설정 방법, 반복 복호화 장치 및 그 방법 |
US8196012B2 (en) * | 2009-10-05 | 2012-06-05 | The Hong Kong Polytechnic University | Method and system for encoding and decoding low-density-parity-check (LDPC) codes |
US8644282B2 (en) * | 2010-09-16 | 2014-02-04 | Qualcomm Incorporated | System and method for transmitting a low density parity check signal |
KR101865068B1 (ko) * | 2011-03-30 | 2018-06-08 | 삼성전자주식회사 | 저밀도 패리티 검사 부호를 사용하는 시스템에서 신호 맵핑/디맵핑 장치 및 방법 |
JP5648852B2 (ja) * | 2011-05-27 | 2015-01-07 | ソニー株式会社 | データ処理装置、及び、データ処理方法 |
JP5664919B2 (ja) * | 2011-06-15 | 2015-02-04 | ソニー株式会社 | データ処理装置、及び、データ処理方法 |
KR101791477B1 (ko) * | 2011-10-10 | 2017-10-30 | 삼성전자주식회사 | 통신/방송 시스템에서 데이터 송수신 장치 및 방법 |
US9203434B1 (en) * | 2012-03-09 | 2015-12-01 | Western Digital Technologies, Inc. | Systems and methods for improved encoding of data in data storage devices |
US10148285B1 (en) | 2012-07-25 | 2018-12-04 | Erich Schmitt | Abstraction and de-abstraction of a digital data stream |
WO2014127129A1 (en) * | 2013-02-13 | 2014-08-21 | Qualcomm Incorporated | Ldpc design using quasi-cyclic constructions and puncturing for high rate, high parallelism, and low error floor |
US10135460B2 (en) | 2013-10-01 | 2018-11-20 | Texas Instruments Incorporated | Apparatus and method for multilevel coding (MLC) with binary alphabet polar codes |
US10795858B1 (en) | 2014-02-18 | 2020-10-06 | Erich Schmitt | Universal abstraction and de-abstraction of a digital data stream |
CN105447374B (zh) * | 2014-09-11 | 2018-08-21 | 塔塔咨询服务有限公司 | 用于产生和找回授权码的计算机实施***及方法 |
WO2016092245A1 (en) * | 2014-12-11 | 2016-06-16 | Toshiba Research Europe Limited | Array codes |
US10340953B2 (en) | 2015-05-19 | 2019-07-02 | Samsung Electronics Co., Ltd. | Method and apparatus for encoding and decoding low density parity check codes |
KR101666188B1 (ko) | 2015-08-27 | 2016-10-13 | 고려대학교 산학협력단 | 중첩을 이용한 dvb-s2 기반 저밀도 패리티 검사(ldpc) 부호의 복호기 설계기법 |
CN106130565B (zh) * | 2016-06-16 | 2019-12-31 | 华南师范大学 | 一种由rc-ldpc分组码获得rc-ldpc卷积码的方法 |
SG11201907654TA (en) | 2017-03-30 | 2019-09-27 | Lg Electronics Inc | Method for performing encoding on basis of parity check matrix of low density parity check (ldpc) code in wireless communication system and terminal using same |
CN111446971A (zh) * | 2020-02-11 | 2020-07-24 | 上海威固信息技术股份有限公司 | 一种基于共享子矩阵的自适应低密度奇偶校验码编码方法 |
RU2743784C1 (ru) * | 2020-11-13 | 2021-02-26 | Акционерное Общество "Крафтвэй Корпорэйшн Плс" | Способ кодирования данных на основе LDPC кода |
CN113098531B (zh) * | 2021-04-19 | 2022-04-29 | 中南林业科技大学 | 一种基于最小和译码框架的动态偏移补偿方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2799592B1 (fr) * | 1999-10-12 | 2003-09-26 | Thomson Csf | Procede de construction et de codage simple et systematique de codes ldpc |
KR20030036227A (ko) * | 2000-06-16 | 2003-05-09 | 어웨어, 인크. | Ldpc 코드형 변조를 위한 시스템 및 방법 |
AU2002248558A1 (en) * | 2001-06-06 | 2002-12-16 | Seagate Technology Llc | A method and coding apparatus using low density parity check codes for data storage or data transmission |
US6633856B2 (en) | 2001-06-15 | 2003-10-14 | Flarion Technologies, Inc. | Methods and apparatus for decoding LDPC codes |
JP3808769B2 (ja) | 2001-12-27 | 2006-08-16 | 三菱電機株式会社 | Ldpc符号用検査行列生成方法 |
US7178080B2 (en) * | 2002-08-15 | 2007-02-13 | Texas Instruments Incorporated | Hardware-efficient low density parity check code for digital communications |
US6961888B2 (en) | 2002-08-20 | 2005-11-01 | Flarion Technologies, Inc. | Methods and apparatus for encoding LDPC codes |
JP3815557B2 (ja) | 2002-08-27 | 2006-08-30 | ソニー株式会社 | 符号化装置及び符号化方法、並びに復号装置及び復号方法 |
CN1781254B (zh) | 2003-02-26 | 2012-03-14 | 高通股份有限公司 | 使用多级置换来执行低密度奇偶校验码操作的方法和设备 |
-
2003
- 2003-10-14 KR KR1020030071456A patent/KR100922956B1/ko active IP Right Grant
-
2004
- 2004-10-14 DE DE602004016194T patent/DE602004016194D1/de active Active
- 2004-10-14 RU RU2006102662/09A patent/RU2308803C2/ru not_active IP Right Cessation
- 2004-10-14 AU AU2004306640A patent/AU2004306640B9/en not_active Ceased
- 2004-10-14 WO PCT/KR2004/002630 patent/WO2005036758A1/en active Application Filing
- 2004-10-14 CN CN2004800217855A patent/CN1830149B/zh not_active Expired - Fee Related
- 2004-10-14 US US10/563,216 patent/US7458009B2/en active Active
- 2004-10-14 JP JP2006535266A patent/JP4199279B2/ja not_active Expired - Fee Related
- 2004-10-14 EP EP04793492A patent/EP1673870B1/en not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100586029C (zh) * | 2008-05-23 | 2010-01-27 | 厦门大学 | 一种结构化奇偶校验码的编码方法及其编码器 |
CN107659382A (zh) * | 2011-04-08 | 2018-02-02 | 美光科技公司 | 用于编码信息的方法和设备 |
CN107659382B (zh) * | 2011-04-08 | 2020-10-16 | 美光科技公司 | 用于编码信息的方法和设备 |
CN109792254A (zh) * | 2016-08-10 | 2019-05-21 | Idac控股公司 | 与harq相结合的基于原型图的低密度奇偶校验(ldpc)编码 |
CN109792254B (zh) * | 2016-08-10 | 2023-09-15 | 交互数字专利控股公司 | Harq及高级信道码 |
CN108111250A (zh) * | 2016-11-25 | 2018-06-01 | 晨星半导体股份有限公司 | 用于通信***中回旋码解码装置的解码方法及相关的判断模块 |
CN115884387A (zh) * | 2023-03-04 | 2023-03-31 | 天地信息网络研究院(安徽)有限公司 | 一种基于奇偶节点微时隙的定向自组网时隙分配方法 |
CN115884387B (zh) * | 2023-03-04 | 2023-05-02 | 天地信息网络研究院(安徽)有限公司 | 一种基于奇偶节点微时隙的定向自组网时隙分配方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4199279B2 (ja) | 2008-12-17 |
EP1673870A4 (en) | 2007-05-02 |
AU2004306640B2 (en) | 2008-04-24 |
AU2004306640B9 (en) | 2008-11-13 |
EP1673870A1 (en) | 2006-06-28 |
RU2006102662A (ru) | 2006-06-27 |
US7458009B2 (en) | 2008-11-25 |
KR100922956B1 (ko) | 2009-10-22 |
DE602004016194D1 (de) | 2008-10-09 |
JP2007508774A (ja) | 2007-04-05 |
KR20050035729A (ko) | 2005-04-19 |
WO2005036758A1 (en) | 2005-04-21 |
AU2004306640A1 (en) | 2005-04-21 |
US20070022354A1 (en) | 2007-01-25 |
CN1830149B (zh) | 2010-05-26 |
RU2308803C2 (ru) | 2007-10-20 |
EP1673870B1 (en) | 2008-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1830149A (zh) | 用于对低密度奇偶校验码编码的方法 | |
CN1838542A (zh) | 解码设备和方法以及程序 | |
CN1608347A (zh) | 低密度奇偶校验码用检查矩阵生成方法 | |
CN1836394A (zh) | 在移动通信***中编码/解码块低密度奇偶校验码的装置和方法 | |
CN1476674A (zh) | 使用射影分析来评价和最优化纠错码 | |
CN1701516A (zh) | 校验矩阵生成方法和校验矩阵生成装置 | |
CN1639985A (zh) | Ldpc码用检查矩阵生成方法及检查矩阵生成装置 | |
CN1666420A (zh) | 检查矩阵生成方法及检查矩阵生成装置 | |
CN1701515A (zh) | 解码方法、解码装置和程序 | |
JP5138221B2 (ja) | 誤り訂正符号をmin−sum復号化する方法 | |
CN1941635A (zh) | 一种非正则低密度奇偶校验码的构造方法 | |
US8078936B2 (en) | Encoding method, encoding apparatus, and program | |
CN1547806A (zh) | 使用结构化奇偶校验矩阵的低密度奇偶校验码的编码 | |
CN1808955A (zh) | 基于非正则低密度奇偶校验码的编译码器及其生成方法 | |
CN101080874A (zh) | 纠错编码装置以及在其中使用的纠错编码方法 | |
CN1947368A (zh) | 对具有可变块长度的块低密度奇偶校验码编码/解码的设备和方法 | |
CN1558556A (zh) | 非规则低密度奇偶校验码的***码设计方法及其通信*** | |
CN1185796C (zh) | 改进的非规则低密度奇偶校验码纠错译码方法 | |
CN1698272A (zh) | 解码方法、解码装置、程序、记录/再现装置与方法、和再现装置与方法 | |
CN1910822A (zh) | 奇偶校验矩阵产生方法、数据传输***、编解码设备及其程序 | |
CN101064591A (zh) | 低密度奇偶校验码的译码方法及其校验节点更新电路 | |
CN101079638A (zh) | 用于降低复杂度的低密度奇偶校验解码的***和方法 | |
CN1534876A (zh) | 基于稀疏奇偶校验矩阵产生奇偶数据的方法及其装置 | |
CN1961517A (zh) | 包括本地检错码的纠错编码方法、对应的解码方法、发送、接收和存储装置以及程序 | |
CN1825770A (zh) | 解码ldpc编码信号的加速消息传递解码器和方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100526 Termination date: 20211014 |
|
CF01 | Termination of patent right due to non-payment of annual fee |