JP2008172824A - 移動通信システムにおけるブロック低密度パリティ検査符号の符号化/復号化装置及び方法 - Google Patents
移動通信システムにおけるブロック低密度パリティ検査符号の符号化/復号化装置及び方法 Download PDFInfo
- Publication number
- JP2008172824A JP2008172824A JP2008044898A JP2008044898A JP2008172824A JP 2008172824 A JP2008172824 A JP 2008172824A JP 2008044898 A JP2008044898 A JP 2008044898A JP 2008044898 A JP2008044898 A JP 2008044898A JP 2008172824 A JP2008172824 A JP 2008172824A
- Authority
- JP
- Japan
- Prior art keywords
- matrix
- block
- parity
- partial
- parity check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 108
- 238000010295 mobile communication Methods 0.000 title abstract description 21
- 239000011159 matrix material Substances 0.000 claims abstract description 654
- 238000012937 correction Methods 0.000 claims abstract description 15
- 239000013598 vector Substances 0.000 claims description 63
- 229940050561 matrix product Drugs 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 26
- 238000004891 communication Methods 0.000 description 11
- 230000015556 catabolic process Effects 0.000 description 6
- 238000006731 degradation reaction Methods 0.000 description 6
- 238000013461 design Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000010267 cellular communication Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005562 fading Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000017105 transposition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
- H03M13/1162—Array based LDPC codes, e.g. array codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
- H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
- H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
- H03M13/1188—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal wherein in the part with the double-diagonal at least one column has an odd column weight equal or greater than three
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/1151—Algebraically constructed LDPC codes, e.g. LDPC codes derived from Euclidean geometries [EG-LDPC codes]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/1171—Parity-check or generator matrices with non-binary elements, e.g. for non-binary LDPC codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1191—Codes on graphs other than LDPC codes
- H03M13/1194—Repeat-accumulate [RA] codes
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
Abstract
【解決手段】LDPC復号において、パリティ検査行列を構成する列のそれぞれのウェイトにより変数ノードを接続して受信信号の確率値を検出して出力する変数ノード復号器と、そこから出力された信号から以前の信号を減算して出力する第1の加算器と、そこから出力された信号をデインタリービングして出力するデインタリーバと、その出力信号の確率値を検出して出力する検査ノード復号器と、その出力信号から、デインタリーバから出力された信号を減算する第2の加算器と、そこから出力された信号をインタリービングして変数ノード復号器及び第1の加算器に出力するインタリーバと、パリティ検査行列を生成し、デインタリービング方式及びインタリービング方式をパリティ検査行列に対応して制御する制御器とを含む。
【選択図】図16
Description
ターボ符号は、最近第3世代移動通信システムで注目されている同期方式と非同期方式ですべて使用されている誤り訂正符号である。従来から順方向誤り訂正のために主に利用された畳み込み符号(convolutional code)に比べて、このターボ符号は、高速データ伝送時に性能利得が優れると知られている。また、ターボ符号は、伝送チャンネルで発生する雑音による誤りを效果的に訂正してデータ伝送の信頼度を向上するという長所を有する。
LDPC符号は、因子(factor)グラフで和積(sum-product)アルゴリズムに基づいた反復復号アルゴリズムを用いて復号することができる。LDPC符号の復号器(decoder)は、和積アルゴリズムに基づいた反復復号アルゴリズムを使用するため、ターボ符号の復号器に比べて低い複雑度を有するだけでなく、並列処理復号器で実現することが容易である。LDPC符号を因子グラフで表現すると、LDPC符号の因子グラフ上にサイクルが存在するようになる。このサイクルが存在するLDPC符号の因子グラフ上の反復復号は、準最適(sub-optimal)とは、既によく知られている事実である。また、LDPC符号は、反復復号を通じて優れた性能を有することも実験的に立証された事実である。しかしながら、LDPC符号の因子グラフで短い長さのサイクルが多く存在する場合には、LDPC符号の性能劣化が発生される。そのため、LDPC符号の因子グラフ上に短い長さのサイクルが存在しないようにLDPC符号を設計するための研究が持続的に遂行されている。
一方、高性能のLDPC符号を生成するための条件を説明すると、次のようである。
サイクルとは、LDPC符号の因子グラフで変数ノードと検査ノードを接続するエッジが構成するループ(loop)を示すのに、サイクルの長さはループを構成するエッジの個数に定義される。サイクルの長さが長いということは、LDPC符号の因子グラフでループを構成する変数ノードと検査ノードを接続するエッジの個数が多いという意味である。その反対に、サイクルの長さが短いということは、LDPC符号の因子グラフでループを構成する変数ノードと検査ノードを接続するエッジの個数が少ないということを意味する。
LDPC符号は、LDPC符号の特性上畳み込み符号やターボ符号に比べて符号化の複雑度が高くてリアルタイム符号化が容易でない。LDPC符号の符号化複雑度を減少するために、反復累積(Repeat Accumulate:RA)符号などが提案された。反復累積符号もLDPC符号の符号化複雑度を低下させるのに限界を有する。したがって、LDPC符号の効率的な符号化を考慮しなければならない。
一般的に、不均一LDPC符号が均一LDPC符号より性能が優れる。その理由は、不均一LDPC符号の因子グラフが多様な次数を有するためである。ここで、“次数(degree)”とは、LDPC符号の因子グラフ上で各ノード、すなわち変数ノードと検査ノードに接続されているエッジの個数を示す。また、LDPC符号の因子グラフ上の“次数分布”とは、特定次数を有するノードが全体ノードの中にどのくらい存在するかを示す。特定の次数分布を有するLDPC符号の性能が優れるということは、既に証明したところである。
図4に示すように、循列行列PはNsxNsサイズを有する正方形行列として、循列行列Pを構成するNs個の行のウェイトがそれぞれ1で、循環行列Pを構成するNs個の行のウェイトもそれぞれ1である行列を示す。
下記の説明で、本発明に関連した公知の機能又は構成に関する説明が本発明の要旨を不明にすると判断された場合に、その詳細な説明を省略する。
ブロックLDPC符号で長さが2lであるサイクルが存在すると、下記の<式8>の条件を満たすべきである。
mは、下記の<式9>を満たす最小の正の整数であると定義する。
また、上記のパリティ部分の順列行列の上付き添え字ai、x、yは、順列行列Pの指数(上付き添え字)を示し、但し、説明の便宜上、このai、x、yは情報部分との区分のために相互に異なるように設定しただけである。すなわち、図13で、
パリティ部分が固定された形態を有するということは、後術する図16に示すように単位行列が位置する形態を有することを意味する。
本発明で、部分行列の“次数”とは、3と5との間の次数を呼ばれる。また、部分行列は、次数の低い部分行列から順次に選択するときに、ブロックサイクルができるだけ少なく生成されるように配列し、次数の低い部分行列間の最小長さを有するサイクルをできるだけ長く構成する。
<式16>に示すように、部分行列Eと部分行列Tの逆行列であるT-1の積に部分行列Bを乗算する場合に、部分行列Bが2個の部分ブロックを除いてはすべてゼロ行列を含むため、部分行列Bの2個のブロックのみに対して乗算を遂行することで、簡単に演算される。
1913 行列C乗算器
1915 行列ET-1乗算器
1917 第1の加算器
1919 行列B乗算器
1921 第2の加算器
1923 行列ET-1乗算器
1925,1927,1929 スイッチ
Claims (31)
- ブロック低密度パリティ検査(LDPC)符号の復号装置であって、
所定の制御により、情報語に対応する情報部分と、パリティに対応する第1のパリティ部分及び第2のパリティ部分で構成される前記パリティ検査行列を構成する列のそれぞれのウェイトにより変数ノードを接続して受信信号の確率値を検出して出力する変数ノード復号器と、
前記変数ノード復号器から出力された信号から以前復号時に生成された信号を減算して出力する第1の加算器と、
前記第1の加算器から出力された信号を入力して前記パリティ検査行列に対応して設定されたデインタリービング方式でデインタリービングして出力するデインタリーバと、
所定の制御信号により、前記パリティ検査行列を構成する行のそれぞれのウェイトに対応して検査ノードを接続し、前記デインタリーバからの出力信号の確率値を検出して出力する検査ノード復号器と、
前記検査ノード復号器の出力信号から、前記デインタリーバから出力された信号を減算する第2の加算器と、
前記第2の加算器から出力された信号を前記パリティ検査行列により設定されたインタリービング方式でインタリービングして前記変数ノード復号器及び前記第1の加算器に出力するインタリーバと、
前記パリティ検査行列を生成し、前記デインタリービング方式及びインタリービング方式を前記パリティ検査行列に対応して制御する制御器と、
を含むことを特徴とする装置。 - 前記制御器は、前記情報語を前記ブロックLDPC符号で符号化するときに適用される符号化率と、符号語長に対応するようにパリティ検査行列のサイズを決定し、前記決定されたサイズのパリティ検査行列を予め定められた設定個数のブロックに分割し、前記ブロックを前記情報部分に対応するブロックと、前記第1のパリティ部分に対応するブロックと、前記第2のパリティ部分に対応するブロックに分類し、前記第1のパリティ部分に分類されたブロックの中に予め定められたブロックに順列行列を配列し、前記第2のパリティ部分に分類されたブロックの中に予め定められたブロックに完全下三角形で単位行列を配列した後に、前記情報部分に分類されたブロックに前記ブロックLDPC符号の因子グラフの最小サイクル長さが最大になり、ウェイト値を不均一にするように前記順列行列を配列して前記パリティ検査行列を生成することを特徴とする請求項1記載の装置。
- 前記第2のパリティ部分に分類されたブロックの中に、予め決定されたブロックに完全下三角形で配列された順列行列が単位行列であることを特徴とする請求項2記載の装置。
- 前記制御器は、前記情報部分に分類されたブロックの中に前記順列行列が配列されるブロックを決定し、前記順列行列が配列されるように決定されたブロックの中に予め設定された次数未満の次数を有するブロックに対しては前記最小サイクル長さが最大になるように前記順列行列を配列した後に、前記順列行列が配列されるように決定されたブロックの中に前記設定された次数以上の次数を有するブロックに対してはランダムに前記順列行列を配列することを特徴とする請求項3記載の装置。
- 前記制御器は、前記第1のパリティ部分を構成するブロックを第1の部分ブロックに対応するブロックと第2の部分ブロックに対応するブロックに分割し、前記第2のパリティ部分を構成するブロックを第3の部分ブロックに対応するブロックと第4の部分ブロックに対応するブロックに分類し、前記第1の部分ブロック及び第2の部分ブロックに分類されたブロックの中に予め定められたブロックに前記順列行列を配列し、前記第3の部分ブロックに分類されたブロックの中に予め定められたブロックに前記完全下三角形で単位行列を配列した後に、前記第4の部分ブロックに分類されたブロックの中に予め定められたブロックに前記順列行列を配列することを特徴とする請求項3記載の装置。
- 前記制御器は、前記第3の部分ブロックに分類されたブロックの中に対角をなすブロックに前記単位行列を配列することを特徴とする請求項5記載の装置。
- 前記制御器は、前記第3の部分ブロックに分類されたブロックの中に前記単位行列が配列されたブロックと平行した下位ブロックに前記順列行列を配列することを特徴とする請求項5記載の装置。
- 前記制御器は、前記第4の部分ブロックに分類されたブロックの中に最後ブロックに前記順列行列を配列することを特徴とする請求項5記載の装置。
- 前記制御器は、前記第4の部分ブロックに配列された順列行列、前記第3の部分ブロックに配列された順列行列の逆行列、前記第1の部分ブロックに配列された順列行列の行列の積と前記第2の部分ブロックに配列された順列行列とを加算することによって前記順列行列になるように決定することを特徴とする請求項5記載の装置。
- ブロック低密度パリティ検査(LDPC)符号の復号方法であって、
情報語に対応する情報部分と、パリティに対応する第1のパリティ部分及び第2のパリティ部分で構成される前記パリティ検査行列を生成し、前記パリティ検査行列に対応してデインタリービング方式及びインタリービング方式を決定する段階と、
受信信号の確率値を検出する段階と、
前記受信信号の確率値から以前復号時に生成された信号を減算して第1の信号を生成する段階と、
前記第1の信号を入力して前記デインタリービング方式でデインタリービングする段階と、
前記デインタリービングされた信号を入力して確率値を検出する段階と、
前記デインタリービングされた信号の確率値で前記デインタリービングされた信号を減算して第2の信号を生成する段階と、
前記第2の信号を前記インタリービング方式でインタリービングし、前記インタリービングされた信号を反復復号する段階と、
を含むことを特徴とする方法。 - 前記パリティ検査行列を生成する段階は、
前記情報語を前記ブロックLDPC符号で符号化するときに適用される符号化率と、符号語長に基づいて前記パリティ検査行列のサイズを決定する段階と、
前記決定されたサイズのパリティ検査行列を予め定められた個数のブロックに分割する段階と、
前記ブロックを前記情報部分に対応するブロックと、前記第1のパリティ部分に対応するブロックと、前記第2のパリティ部分に対応するブロックに分類する段階と、
前記第1のパリティ部分に分類されたブロックの中に予め定められたブロックに順列行列を配列し、前記第2のパリティ部分に分類されたブロックの中に予め定められたブロックに完全下三角形態で順列行列を配列する段階と、
前記情報部分に分類されたブロックに前記ブロックLDPC符号の因子グラフの最小サイクル長さが最大になり、ウェイト値が不均一になるように前記順列行列を配列する段階と、
を有することを特徴とする請求項10記載の方法。 - 前記第2のパリティ部分に分類されたブロックの中に、予め決定されたブロックに完全下三角形で配列された順列行列が単位行列であることを特徴とする請求項11記載の方法。
- 前記情報部分に分類されたブロックにウェイト値が不均一にするように前記順列行列を配列する段階は、
前記情報部分に分類されたブロックの中に前記順列行列が配列されるブロックを決定する段階と、
前記順列行列が配列されるように決定されたブロックの中に予め設定された次数未満の次数を有するブロックに対しては前記最小サイクル長さが最大になるように前記順列行列を配列する段階と、
前記順列行列が配列されるように決定されたブロックのうちに、前記設定次数以上の次数を有するブロックに対してはランダムに前記順列行列を配列する段階と、
を有することを特徴とする請求項12記載の方法。 - 前記第1のパリティ部分に分類されたブロックの中に予め定められたブロックに順列行列を配列し、前記第2のパリティ部分に分類されたブロックの中に予め定められたブロックに完全下三角形で単位行列を配列する段階は、
前記第1のパリティ部分を構成するブロックを第1の部分ブロックに対応するブロックと第2の部分ブロックに対応するブロックに分割し、前記第2のパリティ部分を構成するブロックを第3の部分ブロックに対応するブロックと第4の部分ブロックに対応するブロックに分類する段階と、
前記第1の部分ブロック及び第2の部分ブロックに分類されたブロックの中に予め定められたブロックに前記順列行列を配列する段階と、
前記第3の部分ブロックに分類されたブロックの中に予め定められたブロックに前記完全下三角形で単位行列を配列する段階と、
前記第4の部分ブロックに分類されたブロックの中に予め定められたブロックに前記順列行列を配列する段階と、
を有することを特徴とする請求項12記載の方法。 - 前記第3の部分ブロックに分類されたブロックの中に前記単位行列が配列されるブロックは、前記第3の部分ブロックに分類されたブロックの中に対角をなすブロックであることを特徴とする請求項14記載の方法。
- 前記第3の部分ブロックに分類されたブロックの中に、前記単位行列が配列されたブロックと平行した下位ブロックに前記順列行列を配列する段階をさらに有することを特徴とする請求項14記載の方法。
- 前記第4の部分ブロックに分類されたブロックの中に、前記順列行列が配列されるブロックは前記第4の部分ブロックに分類されたブロックの中に最後ブロックであることを特徴とする請求項14記載の方法。
- 前記第4の部分ブロックに配列された順列行列、前記第3の部分ブロックに配列された順列行列の逆行列、前記第1の部分ブロックに配列された順列行列の行列の積と前記第2の部分ブロックに配列された順列行列とを加算した行列が単位行列になるように前記順列行列を決定することを特徴とする請求項14記載の方法。
- ブロック低密度パリティ検査(LDPC)符号の符号化装置であって、
情報語を入力して予め生成されている、情報語に対応する情報部分と、パリティに対応する第1のパリティ部分及び第2のパリティ部分で構成される前記パリティ検査行列の第1の部分行列と乗算する第1の行列乗算器と、
前記情報語を入力して前記パリティ検査行列の第2の部分行列と乗算する第2の行列乗算器と、
前記第1の行列乗算器から出力された信号と、前記パリティ検査行列の第3の部分行列と第4の部分行列の逆行列の行列積を乗算する第3の行列乗算器と、
前記第2の行列乗算器から出力された信号と第3の行列乗算器から出力された信号とを加算する第1の加算器と、
前記第1の加算器から出力された信号と前記パリティ検査行列の第5の部分行列とを乗算する第4の行列乗算器と、
前記第2の行列乗算器から出力された信号と前記第4の行列乗算器から出力された信号とを加算する第2の加算器と、
前記第2の加算器から出力された信号と前記パリティ検査行列の第3の部分行列と第4の部分行列の逆行列の行列積を乗算する第5の行列乗算器と、
前記情報語と、前記第1の加算器の出力信号を第1のパリティとし、前記第5の行列乗算器の出力信号を第2のパリティとして前記ブロックLDPC符号フォーマットに相応するように多重化して出力するスイッチと、
を含むことを特徴とする装置。 - 前記第1の部分行列及び第2の部分行列は前記情報部分に対応する部分行列で、前記ブロックLDPC符号の因子グラフの最小サイクル長さが最大になり、ウェイト値が不均一にするように前記順列行列を配列された行列であることを特徴とする請求項19記載の装置。
- 前記第3の部分行列と第4の部分行列は前記第1のパリティ部分に対応する部分行列で、前記第5の部分行列と第6の部分行列は前記第2のパリティ部分に対応する部分行列で、前記第3の部分行列と第4の部分行列は予め定められた位置に順列行列が配列された行列で、前記第5の部分行列は完全下三角形で単位行列が配列された行列であることを特徴とする請求項19記載の装置。
- 前記第2のパリティ部分に分類されたブロックの中に、予め決定されたブロックに完全下三角形で配列された順列行列が単位行列であることを特徴とする請求項21記載の方法。
- ブロック低密度パリティ検査(LDPC)符号の符号化方法であって、
情報語と予め生成されている、情報語に対応する情報部分と、パリティに対応する第1のパリティ部分及び第2のパリティ部分で構成される前記パリティ検査行列の第1の部分行列と乗算して第1の信号を生成する段階と、
前記情報語と前記パリティ検査行列の第2の部分行列と乗算して第2の信号を生成する段階と、
前記第1の信号と、前記パリティ検査行列の第3の部分行列と第4の部分行列の逆行列の行列積を乗算して第3の信号を生成する段階と、
前記第2の信号と第3の信号を加算して第4の信号を生成する段階と、
前記第4の信号と前記パリティ検査行列の第5の部分行列を乗算して第5の信号を生成する段階と、
前記第2の信号と前記第5の信号を加算して第6の信号を生成する段階と、
前記第6の信号と前記パリティ検査行列の第3の部分行列と第4の部分行列の逆行列の行列積を乗算して第7の信号を生成する段階と、
前記情報語と、前記第4の信号を第1のパリティで、前記第7の信号を第2のパリティとし、前記ブロックLDPC符号フォーマットに対応するように多重化して出力する段階と、
を有することを特徴とする方法。 - 前記第1の部分行列及び第2の部分行列は前記情報部分に対応する部分行列で、前記ブロックLDPC符号の因子グラフの最小サイクル長さが最大になり、ウェイト値が不均一にするように前記順列行列を配列された行列であることを特徴とする請求項23記載の方法。
- 前記第3の部分行列と第4の部分行列は前記第1のパリティ部分に対応する部分 行列で、前記第5の部分行列と第6の部分行列は前記第2のパリティ部分に対応する部分行列で、前記第3の部分行列と第4の部分行列は予め定められた位置に順列行列が配列された行列で、前記第5の部分行列は完全下三角形で単位行列が配列された行列であることを特徴とする請求項23記載の方法。
- 前記第2のパリティ部分に分類されたブロックの中に、予め決定されたブロックに完全下三角形で配列された順列行列が単位行列であることを特徴とする請求項25記載の方法。
- パリティ検査行列は、複数の情報部分ブロックと複数のパリティ部分ブロックの行と列の行列形態で配列され、前記パリティ検査行列は前記情報部分ブロックの行列で構成された情報部分と前記パリティ部分ブロックの行列で構成されたパリティ部分に区分され、前記情報部分ブロックの各々は複数の情報ビットを示す行列で構成され、前記パリティ部分ブロックの各々は、複数のパリティビットを示す行列で構成され、前記パリティ検査行列は複数の行に存在する情報部分ブロックとパリティ部分ブロックが各々第1の情報行列と第1のパリティ行列及び第2のパリティ行列に分割され、前記複数の行を除いた残りの行に存在する情報部分ブロックとパリティ部分ブロックが各々第2の情報行列と第3のパリティ行列及び第4のパリティ行列に分割され、前記第1及び第2の情報行列と、第1及び第3のパリティ行列と、第2及び第4のパリティ行列は各々同一の列に配列され、誤り訂正性能を向上させるための前記パリティ検査行列を生成する方法であって、
前記第4のパリティ行列と第2のパリティ行列の逆行列と前記第1のパリティ行列の積と前記第3のパリティ行列の和が単位行列になるように設定する段階と、
前記第1のパリティ行列と前記第3のパリティ行列に対応する第1のパリティベクトルの転置ベクトルは、前記第4のパリティ行列と前記第2のパリティ行列の逆行列と前記第1の情報行列の積と前記第2の情報行列の和を前記第1の情報行列と前記第2の情報行列に対応する情報ベクトルを乗算した値になるように決定する段階と、
前記第2のパリティ行列と第4のパリティ行列に対応する第2のパリティベクトルの転置ベクトルは、前記第2のパリティ行列の逆行列と前記第1の情報行列と前記情報ベクトルの転置ベクトルを乗算した値と前記第1のパリティ行列と前記第1のパリティベクトルの転置ベクトルを乗算した値を加算した値を乗算した値になるように決定する段階と、
を有することを特徴とする方法。 - 前記第2のパリティ行列は完全下三角行列であることを特徴とする請求項27記載の方法。
- 前記第1の情報行列及び第2の情報行列は不均一のウェイト値を有することを特徴とする請求項27記載の方法。
- ブロック低密度パリティ検査(LDPC)符号のパリティ検査行列は、複数の部分ブロックの行と列の行列形態で配列され、前記複数の部分ブロック各々にはNsxNsサイズを有する行列が前記複数の部分ブロックの各々に対応して予め定められた指数だけシフトして生成された順列行列が配列され、誤り訂正性能を向上させるための前記パリティ検査行列を生成する方法であって、
前記ブロックLDPC符号のブロックサイクルを任意の第1の値に決定する段階と、
前記ブロックサイクルを決定した後に、前記部分ブロックの各々に配列された順列行列の中に、その指数が奇数である順列行列の指数の和から前記部分ブロックの各々に配列された順列行列のうち、その指数が偶数である順列行列の指数の和を減算した値と任意の第2の値を乗算した値になるように前記第2の値を決定し、前記部分ブロックの各々が前記第1の値と第2の値を乗算した値に対応するサイクルを有するように制御する段階と、
を有することを特徴とする方法。 - 前記指数は1以上で、前記第1の値以下であることを特徴とする請求項30記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0059206 | 2003-08-26 | ||
KR1020030059206A KR100809619B1 (ko) | 2003-08-26 | 2003-08-26 | 이동 통신 시스템에서 블록 저밀도 패러티 검사 부호부호화/복호 장치 및 방법 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006524576A Division JP4160617B2 (ja) | 2003-08-26 | 2004-08-26 | 移動通信システムにおけるブロック低密度パリティ検査符号の符号化/復号化装置及び方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008172824A true JP2008172824A (ja) | 2008-07-24 |
JP5219552B2 JP5219552B2 (ja) | 2013-06-26 |
Family
ID=36830604
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006524576A Active JP4160617B2 (ja) | 2003-08-26 | 2004-08-26 | 移動通信システムにおけるブロック低密度パリティ検査符号の符号化/復号化装置及び方法 |
JP2008044898A Active JP5219552B2 (ja) | 2003-08-26 | 2008-02-26 | 移動通信システムにおけるブロック低密度パリティ検査符号の符号化/復号化装置及び方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006524576A Active JP4160617B2 (ja) | 2003-08-26 | 2004-08-26 | 移動通信システムにおけるブロック低密度パリティ検査符号の符号化/復号化装置及び方法 |
Country Status (9)
Country | Link |
---|---|
US (4) | US7313752B2 (ja) |
EP (1) | EP1511177B1 (ja) |
JP (2) | JP4160617B2 (ja) |
KR (1) | KR100809619B1 (ja) |
CN (2) | CN1836394B (ja) |
AU (1) | AU2004302428B2 (ja) |
CA (1) | CA2531806C (ja) |
RU (1) | RU2316111C2 (ja) |
WO (1) | WO2005020500A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101686061A (zh) * | 2008-09-27 | 2010-03-31 | 松下电器产业株式会社 | 构造低密度奇偶校验码的方法及发送/接收装置和*** |
JP4822452B2 (ja) * | 2004-09-17 | 2011-11-24 | エルジー エレクトロニクス インコーポレイティド | Ldpcコードを用いた符号化または復号化方法及びその装置 |
TWI427936B (zh) * | 2009-05-29 | 2014-02-21 | Sony Corp | 接收設備,接收方法,程式,及接收系統 |
Families Citing this family (146)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4224777B2 (ja) * | 2003-05-13 | 2009-02-18 | ソニー株式会社 | 復号方法および復号装置、並びにプログラム |
KR100809619B1 (ko) * | 2003-08-26 | 2008-03-05 | 삼성전자주식회사 | 이동 통신 시스템에서 블록 저밀도 패러티 검사 부호부호화/복호 장치 및 방법 |
KR101009785B1 (ko) * | 2003-12-10 | 2011-01-19 | 삼성전자주식회사 | 불균일 반복 축적 부호 부호화/복호화 장치 및 방법 |
CN101924565B (zh) * | 2004-04-02 | 2014-10-15 | 苹果公司 | Ldpc编码器、解码器、***及方法 |
CA2559818C (en) * | 2004-04-28 | 2011-11-29 | Samsung Electronics Co., Ltd. | Apparatus and method for coding/decoding block low density parity check code with variable block length |
US7171603B2 (en) * | 2004-05-06 | 2007-01-30 | Motorola, Inc. | Method and apparatus for encoding and decoding data |
KR20050118056A (ko) * | 2004-05-12 | 2005-12-15 | 삼성전자주식회사 | 다양한 부호율을 갖는 Block LDPC 부호를 이용한이동 통신 시스템에서의 채널부호화 복호화 방법 및 장치 |
KR100739510B1 (ko) * | 2004-06-16 | 2007-07-13 | 포항공과대학교 산학협력단 | 반구조적 블록 저밀도 패리티 검사 부호 부호화/복호 장치및 방법 |
US7581157B2 (en) | 2004-06-24 | 2009-08-25 | Lg Electronics Inc. | Method and apparatus of encoding and decoding data using low density parity check code in a wireless communication system |
US7395490B2 (en) | 2004-07-21 | 2008-07-01 | Qualcomm Incorporated | LDPC decoding methods and apparatus |
US7346832B2 (en) * | 2004-07-21 | 2008-03-18 | Qualcomm Incorporated | LDPC encoding methods and apparatus |
WO2006016209A1 (en) * | 2004-08-05 | 2006-02-16 | Nokia Corporation | Irregularly structured, low denisty parity check codes |
US7143333B2 (en) * | 2004-08-09 | 2006-11-28 | Motorola, Inc. | Method and apparatus for encoding and decoding data |
KR101208546B1 (ko) * | 2004-08-09 | 2012-12-05 | 엘지전자 주식회사 | 저밀도 패리티 체크 행렬을 이용한 부호화 및 복호화 방법 |
EP1626505B1 (en) * | 2004-08-10 | 2011-03-09 | Samsung Electronics Co., Ltd. | Apparatus and method for encoding and decoding a block low density parity check code |
US7506238B2 (en) * | 2004-08-13 | 2009-03-17 | Texas Instruments Incorporated | Simplified LDPC encoding for digital communications |
AU2005273169B2 (en) * | 2004-08-16 | 2008-09-11 | Nokia Technologies Oy | Apparatus and method for coding/decoding block low density parity check code with variable block length |
KR100612047B1 (ko) * | 2004-09-09 | 2006-08-14 | 한국전자통신연구원 | 성장 네트워크 모델을 이용한 엘디피시 부호의 형성방법 |
KR100684168B1 (ko) * | 2004-12-09 | 2007-02-20 | 한국전자통신연구원 | 최적붙임방법을 이용한 다중 부호율 ldpc 부호의디자인 방법 |
JP4820368B2 (ja) * | 2004-09-17 | 2011-11-24 | エルジー エレクトロニクス インコーポレイティド | Ldpcコードを用いた符号化及び復号化方法 |
JP2008515342A (ja) * | 2004-10-01 | 2008-05-08 | トムソン ライセンシング | 低密度パリティ検査(ldpc)復号器 |
US7996746B2 (en) | 2004-10-12 | 2011-08-09 | Nortel Networks Limited | Structured low-density parity-check (LDPC) code |
US7752521B2 (en) * | 2004-10-12 | 2010-07-06 | Nortel Networks Limited | Low density parity check (LDPC) code |
KR100913876B1 (ko) * | 2004-12-01 | 2009-08-26 | 삼성전자주식회사 | 저밀도 패리티 검사 부호의 생성 방법 및 장치 |
CN100583651C (zh) | 2004-12-22 | 2010-01-20 | Lg电子株式会社 | 用于使用信道代码解码的装置和方法 |
CN100486150C (zh) * | 2005-01-23 | 2009-05-06 | 中兴通讯股份有限公司 | 基于非正则低密度奇偶校验码的编译码器及其生成方法 |
KR20060097503A (ko) | 2005-03-11 | 2006-09-14 | 삼성전자주식회사 | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널인터리빙/디인터리빙 장치 및 그 제어 방법 |
KR20060108959A (ko) * | 2005-04-13 | 2006-10-19 | 삼성전자주식회사 | 블록단위의 저밀도 패리티 체크 행렬 생성 방법 및 장치와그 기록매체 |
US8010870B2 (en) * | 2005-04-25 | 2011-08-30 | Sony Corporation | Coding apparatus and coding method |
DE602006011240D1 (de) | 2005-06-21 | 2010-02-04 | Samsung Electronics Co Ltd | Vorrichtung und Methode zum Übermitteln/Empfangen von Daten in einem Mehrantennenkommunikationssystem unter Verwendung eines strukturierten Low Density Parity Check (LDPC) Codes |
US7499490B2 (en) * | 2005-06-24 | 2009-03-03 | California Institute Of Technology | Encoders for block-circulant LDPC codes |
KR20060135451A (ko) * | 2005-06-25 | 2006-12-29 | 삼성전자주식회사 | 저밀도 패리티 검사 행렬 부호화 방법 및 장치 |
KR100941680B1 (ko) * | 2005-07-01 | 2010-02-12 | 삼성전자주식회사 | 준순환 저밀도 패리티 검사 부호의 생성 방법 및 장치 |
US7657816B2 (en) * | 2005-07-13 | 2010-02-02 | Leanics Corporation | Low-complexity hybrid LDPC code encoder |
US7559008B1 (en) * | 2005-10-03 | 2009-07-07 | Maxtor Corporation | Nested LDPC encoders and decoder |
KR100809616B1 (ko) * | 2005-10-19 | 2008-03-05 | 삼성전자주식회사 | 가변 블록 길이를 가지는 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법 |
KR20070063851A (ko) | 2005-12-15 | 2007-06-20 | 삼성전자주식회사 | 패리티 검사 행렬, 패리티 검사 행렬 생성 방법, 인코딩방법 및 에러 정정 장치 |
JP4558638B2 (ja) * | 2005-12-15 | 2010-10-06 | 富士通株式会社 | 符号器および復号器 |
US8151161B2 (en) * | 2005-12-27 | 2012-04-03 | Lg Electronics Inc. | Apparatus and method for decoding using channel code |
US8271850B2 (en) * | 2005-12-29 | 2012-09-18 | Intel Corporation | Fast low-density parity-check code encoder |
CN100438394C (zh) * | 2006-01-12 | 2008-11-26 | 北京大学 | 非规则置换矩阵ldpc码的构造方法及装置 |
US20070180344A1 (en) * | 2006-01-31 | 2007-08-02 | Jacobsen Eric A | Techniques for low density parity check for forward error correction in high-data rate transmission |
KR100899738B1 (ko) * | 2006-02-02 | 2009-05-27 | 삼성전자주식회사 | 노드 메모리 기반의 ldpc 복호기 및 복호방법 |
US20070198905A1 (en) * | 2006-02-03 | 2007-08-23 | Nokia Corporation | Transmitter for a communications network |
KR100933139B1 (ko) | 2006-02-22 | 2009-12-21 | 삼성전자주식회사 | 통신 시스템에서 신호 수신 장치 및 방법 |
US7657821B1 (en) * | 2006-05-09 | 2010-02-02 | Cisco Technology, Inc. | Error detecting code for multi-character, multi-lane, multi-level physical transmission |
EP1868294B1 (en) * | 2006-06-15 | 2011-08-03 | Samsung Electronics Co., Ltd. | Apparatus and method of encoding/decoding block low density parity check codes in a communication system |
KR101154995B1 (ko) * | 2006-07-14 | 2012-06-15 | 엘지전자 주식회사 | Ldpc 부호화를 수행하는 방법 |
JP4856605B2 (ja) * | 2006-08-31 | 2012-01-18 | パナソニック株式会社 | 符号化方法、符号化装置、及び送信装置 |
WO2008034254A1 (en) * | 2006-09-22 | 2008-03-27 | Mcgill University | Stochastic decoding of ldpc codes |
KR101311634B1 (ko) * | 2006-10-09 | 2013-09-26 | 엘지전자 주식회사 | 무선 통신 시스템의 부호어 생성 방법 |
US8117514B2 (en) | 2006-11-13 | 2012-02-14 | Qualcomm Incorporated | Methods and apparatus for encoding data in a communication network |
EP2092651B1 (fr) | 2006-11-13 | 2020-03-25 | 3G Licensing S.A. | Codage et decodage d'un signal de donnees en fonction d'un code correcteur |
KR101433375B1 (ko) * | 2006-12-04 | 2014-08-29 | 삼성전자주식회사 | 통신 시스템에서 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법 |
US7913149B2 (en) * | 2006-12-20 | 2011-03-22 | Lsi Corporation | Low complexity LDPC encoding algorithm |
CA2674719A1 (en) * | 2007-01-24 | 2008-07-31 | Qualcomm Incorporated | Ldpc encoding and decoding of packets of variable sizes |
US8261155B2 (en) * | 2007-03-09 | 2012-09-04 | Qualcomm Incorporated | Methods and apparatus for encoding and decoding low density parity check (LDPC) codes |
KR100975696B1 (ko) | 2007-04-05 | 2010-08-12 | 삼성전자주식회사 | 통신 시스템에서 부호화 장치 및 방법 |
JP4788650B2 (ja) * | 2007-04-27 | 2011-10-05 | ソニー株式会社 | Ldpc復号装置およびその復号方法、並びにプログラム |
KR20080102902A (ko) * | 2007-05-22 | 2008-11-26 | 삼성전자주식회사 | 가변 부호화율을 가지는 ldpc 부호 설계 방법, 장치 및그 정보 저장 매체 |
US8117523B2 (en) * | 2007-05-23 | 2012-02-14 | California Institute Of Technology | Rate-compatible protograph LDPC code families with linear minimum distance |
TW200906073A (en) * | 2007-07-31 | 2009-02-01 | Univ Nat Chiao Tung | Calculation method applied to Low Density Parity check Code (LDPC) decoder and circuit thereof |
US8196010B1 (en) | 2007-08-17 | 2012-06-05 | Marvell International, Ltd. | Generic encoder for low-density parity-check (LDPC) codes |
JP4487212B2 (ja) * | 2007-10-19 | 2010-06-23 | ソニー株式会社 | 復号装置および方法、送受信システム、受信装置および方法、並びにプログラム |
US8301963B2 (en) * | 2007-10-23 | 2012-10-30 | Spansion Llc | Low-density parity-check code based error correction for memory device |
US8219876B2 (en) | 2007-10-24 | 2012-07-10 | Core Wireless Licensing, S.a.r.l. | Method, apparatus, computer program product and device providing semi-parallel low density parity check decoding using a block structured parity check matrix |
KR101447751B1 (ko) * | 2007-11-19 | 2014-10-13 | 삼성전자주식회사 | 블록 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서패리티 검사 행렬 생성 장치 및 방법 |
TWI390856B (zh) * | 2007-11-26 | 2013-03-21 | Sony Corp | Data processing device and data processing method |
US8473824B1 (en) * | 2008-09-08 | 2013-06-25 | Marvell International Ltd. | Quasi-cyclic low-density parity-check (QC-LDPC) encoder |
KR101502624B1 (ko) * | 2007-12-06 | 2015-03-17 | 삼성전자주식회사 | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호화/복호화 방법 및 장치 |
WO2009075143A1 (ja) | 2007-12-13 | 2009-06-18 | Nec Corporation | 復号装置、データ蓄積装置、データ通信システム、および復号方法 |
KR100949519B1 (ko) | 2007-12-18 | 2010-03-24 | 한국전자통신연구원 | 낮은 복잡도 및 고속 복호를 위한 패리티 검사행렬 생성방법과, 그를 이용한 저밀도 패리티 검사 부호의 부호화장치 및 그 방법 |
KR101445080B1 (ko) * | 2008-02-12 | 2014-09-29 | 삼성전자 주식회사 | 하이브리드 자동 반복 요구 방식을 사용하는 통신 시스템에서 신호 송신 방법 및 장치 |
CN103152055B (zh) * | 2008-02-18 | 2016-09-21 | 三星电子株式会社 | 编码和解码通信***中的信道的设备和方法 |
KR101503058B1 (ko) | 2008-02-26 | 2015-03-18 | 삼성전자주식회사 | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서의 채널 부호화/복호화 방법 및 장치 |
CN101272223B (zh) * | 2008-04-30 | 2011-04-20 | 中兴通讯股份有限公司 | 一种低密度生成矩阵码的译码方法及装置 |
CN101286819B (zh) * | 2008-05-07 | 2010-05-12 | 中兴通讯股份有限公司 | 一种数据接收方法及装置 |
KR20090117580A (ko) * | 2008-05-08 | 2009-11-12 | 엘지전자 주식회사 | 부호어의 생성 방법 |
US8370711B2 (en) | 2008-06-23 | 2013-02-05 | Ramot At Tel Aviv University Ltd. | Interruption criteria for block decoding |
US20110154151A1 (en) * | 2008-07-04 | 2011-06-23 | Mitsubishi Electric Corporation | Check matrix creation device, check matrix creation method, check matrix creation program, transmitter, receiver, and communication system |
US8108760B2 (en) * | 2008-07-15 | 2012-01-31 | The Royal Institute For The Advancement Of Learning/Mcgill University | Decoding of linear codes with parity check matrix |
US8443033B2 (en) * | 2008-08-04 | 2013-05-14 | Lsi Corporation | Variable node processing unit |
JP5320964B2 (ja) * | 2008-10-08 | 2013-10-23 | ソニー株式会社 | サイクリックシフト装置、サイクリックシフト方法、ldpc復号装置、テレビジョン受像機、及び、受信システム |
US8612823B2 (en) * | 2008-10-17 | 2013-12-17 | Intel Corporation | Encoding of LDPC codes using sub-matrices of a low density parity check matrix |
TWI383617B (zh) * | 2008-10-31 | 2013-01-21 | Ind Tech Res Inst | 具排列架構之無線通訊方法及系統 |
CN101442318B (zh) * | 2008-11-06 | 2012-04-25 | 上海交通大学 | 基于近似下三角结构校验矩阵的低时延ira码编码器 |
US8719655B2 (en) | 2009-02-06 | 2014-05-06 | Marvell Hispania S.L. | Method and device for communicating data across noisy media |
JP4898858B2 (ja) * | 2009-03-02 | 2012-03-21 | パナソニック株式会社 | 符号化器、復号化器及び符号化方法 |
JP5344228B2 (ja) * | 2009-03-26 | 2013-11-20 | ソニー株式会社 | 受信装置及び方法、プログラム、並びに受信システム |
US8407555B2 (en) | 2009-03-30 | 2013-03-26 | Broadcom Corporation | LDPC codes robust to non-stationary narrowband ingress noise |
US8464123B2 (en) * | 2009-05-07 | 2013-06-11 | Ramot At Tel Aviv University Ltd. | Matrix structure for block encoding |
US8677209B2 (en) * | 2009-11-19 | 2014-03-18 | Lsi Corporation | Subwords coding using different encoding/decoding matrices |
US8352847B2 (en) * | 2009-12-02 | 2013-01-08 | Lsi Corporation | Matrix vector multiplication for error-correction encoding and the like |
US8443257B1 (en) | 2010-02-01 | 2013-05-14 | Sk Hynix Memory Solutions Inc. | Rate-scalable, multistage quasi-cyclic LDPC coding |
US8572463B2 (en) * | 2010-02-01 | 2013-10-29 | Sk Hynix Memory Solutions Inc. | Quasi-cyclic LDPC encoding and decoding for non-integer multiples of circulant size |
US8448041B1 (en) * | 2010-02-01 | 2013-05-21 | Sk Hynix Memory Solutions Inc. | Multistage LDPC encoding |
US8504894B1 (en) | 2010-03-04 | 2013-08-06 | Sk Hynix Memory Solutions Inc. | Systematic encoding for non-full row rank, quasi-cyclic LDPC parity check matrices |
US8443249B2 (en) * | 2010-04-26 | 2013-05-14 | Lsi Corporation | Systems and methods for low density parity check data encoding |
US8527831B2 (en) * | 2010-04-26 | 2013-09-03 | Lsi Corporation | Systems and methods for low density parity check data decoding |
US8381065B2 (en) * | 2010-10-01 | 2013-02-19 | Nec Laboratories America, Inc. | Modified progressive edge-growth LDPC codes for ultra-high-speed serial optical transport |
JP5434890B2 (ja) * | 2010-11-18 | 2014-03-05 | 株式会社Jvcケンウッド | 符号化装置、符号化方法、プログラム |
KR20120071511A (ko) * | 2010-12-23 | 2012-07-03 | 한국전자통신연구원 | 이동통신 시스템의 데이터 레이트 매칭 방법 및 장치 |
KR101702358B1 (ko) * | 2011-01-06 | 2017-02-03 | 삼성전자주식회사 | 저밀도 패리티 검사 코드를 사용하는 통신 시스템에서의 채널 부호화/복호화 방법 및 장치 |
KR20120088369A (ko) * | 2011-01-31 | 2012-08-08 | 삼성전자주식회사 | 방송 및 통신시스템에서 송?수신 방법 및 장치 |
KR101772008B1 (ko) | 2011-03-03 | 2017-09-05 | 삼성전자주식회사 | 통신 및 방송시스템에서 송수신 방법 및 장치 |
EP2506440A1 (en) | 2011-03-30 | 2012-10-03 | Samsung Electronics Co., Ltd. | Apparatus and method for mapping and demapping signals in a communication system using a low density parity check code |
KR101865068B1 (ko) * | 2011-03-30 | 2018-06-08 | 삼성전자주식회사 | 저밀도 패리티 검사 부호를 사용하는 시스템에서 신호 맵핑/디맵핑 장치 및 방법 |
JP5637393B2 (ja) * | 2011-04-28 | 2014-12-10 | ソニー株式会社 | データ処理装置、及び、データ処理方法 |
EP2525497A1 (en) | 2011-05-18 | 2012-11-21 | Panasonic Corporation | Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes |
DE102011078645A1 (de) * | 2011-07-05 | 2013-01-10 | Robert Bosch Gmbh | Verfahren zum sicheren Prüfen eines Codes |
CN102255693B (zh) * | 2011-07-18 | 2014-01-29 | 国网信息通信有限公司 | 用于电力线通信的纠错编码方法 |
KR101791477B1 (ko) * | 2011-10-10 | 2017-10-30 | 삼성전자주식회사 | 통신/방송 시스템에서 데이터 송수신 장치 및 방법 |
KR101922990B1 (ko) | 2011-11-11 | 2018-11-28 | 삼성전자주식회사 | 멀티미디어 통신 시스템에서 준순환 저밀도 패리티 검사 부호 송/수신 장치 및 방법 |
JP5665725B2 (ja) * | 2011-12-13 | 2015-02-04 | 株式会社東芝 | 符号化装置及びこれを用いた半導体メモリシステム |
KR101685010B1 (ko) * | 2012-06-01 | 2016-12-13 | 한국전자통신연구원 | 지상파 클라우드 방송을 위한 ldpc 부호 |
WO2014069464A1 (ja) * | 2012-11-05 | 2014-05-08 | 三菱電機株式会社 | 誤り訂正符号化方法および誤り訂正符号化装置 |
US20140229788A1 (en) * | 2013-02-13 | 2014-08-14 | Qualcomm Incorporated | Ldpc design for high rate, high parallelism, and low error floor |
US8930792B2 (en) * | 2013-02-14 | 2015-01-06 | Lsi Corporation | Systems and methods for distributed low density parity check decoding |
MX354314B (es) * | 2013-05-02 | 2018-02-26 | Sony Corp | Dispositivo de procesamiento de datos y metodo de procesamiento de datos. |
AU2014260829B2 (en) * | 2013-05-02 | 2016-07-07 | Sony Corporation | Data processing device and data processing method |
MX353905B (es) * | 2013-05-02 | 2018-02-02 | Sony Corp | Dispositivo para el procesamiento de datos y metodo para el procesamiento de datos. |
WO2015020395A1 (ko) * | 2013-08-05 | 2015-02-12 | 엘지전자 주식회사 | 무선접속시스템에서 신호 수신 방법 및 장치 |
US9104589B1 (en) * | 2013-10-16 | 2015-08-11 | L-3 Communications Corp. | Decoding vectors encoded with a linear block forward error correction code having a parity check matrix with multiple distinct pattern regions |
KR102254102B1 (ko) * | 2015-01-23 | 2021-05-20 | 삼성전자주식회사 | 메모리 시스템 및 메모리 시스템의 동작 방법 |
US10404284B1 (en) | 2015-07-21 | 2019-09-03 | L-3 Communications Corp. | Parallel-to-parallel conversion and reordering of a block of data elements |
US10382064B2 (en) * | 2015-10-13 | 2019-08-13 | SK Hynix Inc. | Efficient LDPC encoder for irregular code |
US10784901B2 (en) | 2015-11-12 | 2020-09-22 | Qualcomm Incorporated | Puncturing for structured low density parity check (LDPC) codes |
US10129178B1 (en) | 2015-12-02 | 2018-11-13 | L-3 Communications Corp. | Combining and processing as a whole portions of a ordered segment of data elements split between two communications channels |
US10635909B2 (en) * | 2015-12-30 | 2020-04-28 | Texas Instruments Incorporated | Vehicle control with efficient iterative triangulation |
WO2017123273A1 (en) * | 2016-01-14 | 2017-07-20 | Intel IP Corporation | Informationally efficient error correction coding |
JP6699738B2 (ja) * | 2016-01-29 | 2020-05-27 | 日本電気株式会社 | 情報処理装置、情報処理方法、及び、コンピュータプログラム |
US10469104B2 (en) | 2016-06-14 | 2019-11-05 | Qualcomm Incorporated | Methods and apparatus for compactly describing lifted low-density parity-check (LDPC) codes |
BR112019000612A2 (pt) * | 2016-07-15 | 2019-04-24 | Sharp Kabushiki Kaisha | aparelho de transmissão, aparelho de recepção, mé-todo de comunicação e circuito integrado |
TWI602188B (zh) * | 2017-01-03 | 2017-10-11 | 慧榮科技股份有限公司 | 用來於記憶裝置中進行資料管理之方法以及記憶裝置及其控制器 |
US10340949B2 (en) * | 2017-02-06 | 2019-07-02 | Qualcomm Incorporated | Multiple low density parity check (LDPC) base graph design |
WO2018182371A1 (en) | 2017-03-30 | 2018-10-04 | Samsung Electronics Co., Ltd. | Apparatus and method for channel encoding/decoding in communication or broadcasting system |
KR102348466B1 (ko) * | 2017-03-30 | 2022-01-10 | 삼성전자 주식회사 | 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치 |
CN110535474B (zh) | 2017-05-05 | 2023-06-06 | 华为技术有限公司 | 信息处理的方法、通信装置 |
US10312939B2 (en) | 2017-06-10 | 2019-06-04 | Qualcomm Incorporated | Communication techniques involving pairwise orthogonality of adjacent rows in LPDC code |
RU2740154C1 (ru) | 2017-06-15 | 2021-01-12 | Хуавей Текнолоджиз Ко., Лтд. | Способ обработки информации и устройство связи |
CN109327225B9 (zh) | 2017-06-27 | 2021-12-10 | 华为技术有限公司 | 信息处理的方法、装置和通信设备 |
CN111492586B (zh) | 2017-12-15 | 2022-09-09 | 华为技术有限公司 | 具有正交行的ldpc码的基矩阵设计方法及装置 |
KR102523059B1 (ko) * | 2018-04-18 | 2023-04-19 | 에스케이하이닉스 주식회사 | 에러 정정 회로 및 그것을 포함하는 메모리 시스템 |
US10886944B2 (en) * | 2018-09-24 | 2021-01-05 | National Chiao Tung University | Low-density parity-check code scaling method |
RU2708349C1 (ru) * | 2019-06-03 | 2019-12-05 | Акционерное общество "Концерн "Созвездие" | Способ передачи данных на основе кодов с низкой плотностью проверок на четность |
CN112671504A (zh) * | 2019-10-15 | 2021-04-16 | 普天信息技术有限公司 | 5g nr标准的ldpc编码的实现方法和装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003032499A1 (en) * | 2001-10-10 | 2003-04-17 | Flarion Technologies, Inc. | Node processors for use in parity check decoders |
JP2003115768A (ja) * | 2001-07-11 | 2003-04-18 | Internatl Business Mach Corp <Ibm> | データの低密度パリティ検査符号化方法および装置 |
JP4160617B2 (ja) * | 2003-08-26 | 2008-10-01 | サムスン エレクトロニクス カンパニー リミテッド | 移動通信システムにおけるブロック低密度パリティ検査符号の符号化/復号化装置及び方法 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2156555B (en) | 1984-03-24 | 1988-03-09 | Philips Nv | Error correction of data symbols |
US6304991B1 (en) | 1998-12-04 | 2001-10-16 | Qualcomm Incorporated | Turbo code interleaver using linear congruential sequence |
FR2799592B1 (fr) * | 1999-10-12 | 2003-09-26 | Thomson Csf | Procede de construction et de codage simple et systematique de codes ldpc |
DE60040805D1 (de) * | 1999-12-20 | 2008-12-24 | Research In Motion Ltd | Hybrid-wiederholungsaufforderungsystem und -verfahren |
US6539367B1 (en) * | 2000-05-26 | 2003-03-25 | Agere Systems Inc. | Methods and apparatus for decoding of general codes on probability dependency graphs |
EP1290802A1 (en) * | 2000-06-16 | 2003-03-12 | Aware, Inc. | Systems and methods for ldpc coded modulation |
US7072417B1 (en) * | 2000-06-28 | 2006-07-04 | Marvell International Ltd. | LDPC encoder and method thereof |
US7000177B1 (en) * | 2000-06-28 | 2006-02-14 | Marvell International Ltd. | Parity check matrix and method of forming thereof |
US6567465B2 (en) * | 2001-05-21 | 2003-05-20 | Pc Tel Inc. | DSL modem utilizing low density parity check codes |
US6633856B2 (en) | 2001-06-15 | 2003-10-14 | Flarion Technologies, Inc. | Methods and apparatus for decoding LDPC codes |
US6789227B2 (en) * | 2001-07-05 | 2004-09-07 | International Business Machines Corporation | System and method for generating low density parity check codes using bit-filling |
US7000167B2 (en) | 2001-08-01 | 2006-02-14 | International Business Machines Corporation | Decoding low density parity check codes |
KR100848779B1 (ko) | 2001-08-27 | 2008-07-28 | 엘지전자 주식회사 | 반복 복호기에서 두 가지 레벨 이상의 복호능력 표시방법 |
US7178080B2 (en) | 2002-08-15 | 2007-02-13 | Texas Instruments Incorporated | Hardware-efficient low density parity check code for digital communications |
US6961888B2 (en) * | 2002-08-20 | 2005-11-01 | Flarion Technologies, Inc. | Methods and apparatus for encoding LDPC codes |
CN1185796C (zh) * | 2002-11-15 | 2005-01-19 | 清华大学 | 改进的非规则低密度奇偶校验码纠错译码方法 |
US7162684B2 (en) * | 2003-01-27 | 2007-01-09 | Texas Instruments Incorporated | Efficient encoder for low-density-parity-check codes |
JP4163023B2 (ja) | 2003-02-28 | 2008-10-08 | 三菱電機株式会社 | 検査行列生成方法および検査行列生成装置 |
US7139959B2 (en) * | 2003-03-24 | 2006-11-21 | Texas Instruments Incorporated | Layered low density parity check decoding for digital communications |
JP4167276B2 (ja) * | 2006-06-23 | 2008-10-15 | 株式会社住化分析センター | 導電体の溶断試験方法 |
-
2003
- 2003-08-26 KR KR1020030059206A patent/KR100809619B1/ko active IP Right Grant
-
2004
- 2004-08-26 JP JP2006524576A patent/JP4160617B2/ja active Active
- 2004-08-26 CN CN2004800236822A patent/CN1836394B/zh active Active
- 2004-08-26 AU AU2004302428A patent/AU2004302428B2/en active Active
- 2004-08-26 US US10/926,932 patent/US7313752B2/en active Active
- 2004-08-26 CN CN201110074657.9A patent/CN102164022B/zh active Active
- 2004-08-26 CA CA2531806A patent/CA2531806C/en active Active
- 2004-08-26 EP EP04020337.4A patent/EP1511177B1/en active Active
- 2004-08-26 WO PCT/KR2004/002144 patent/WO2005020500A1/en active Application Filing
- 2004-08-26 RU RU2006109470/09A patent/RU2316111C2/ru active
-
2007
- 2007-07-31 US US11/831,688 patent/US7962828B2/en active Active
-
2008
- 2008-02-26 JP JP2008044898A patent/JP5219552B2/ja active Active
-
2011
- 2011-03-14 US US13/047,471 patent/US8719683B2/en active Active
-
2014
- 2014-04-18 US US14/256,288 patent/US9319068B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003115768A (ja) * | 2001-07-11 | 2003-04-18 | Internatl Business Mach Corp <Ibm> | データの低密度パリティ検査符号化方法および装置 |
WO2003032499A1 (en) * | 2001-10-10 | 2003-04-17 | Flarion Technologies, Inc. | Node processors for use in parity check decoders |
JP4160617B2 (ja) * | 2003-08-26 | 2008-10-01 | サムスン エレクトロニクス カンパニー リミテッド | 移動通信システムにおけるブロック低密度パリティ検査符号の符号化/復号化装置及び方法 |
Non-Patent Citations (6)
Title |
---|
JPN6010068446; Engling Yeo, et al.: 'Architectures and Implementations of Low-Density Parity Check Decoding Algorithms' Proceeding of the 2002 45th Midwest Symposium on Circuits and Systems, 2002. MWSCAS-2002 Vol.3, 20020804, III-437 - III-440 * |
JPN6010068448; Ivana Djurdhevic, et al.: 'Graph-Theoretic Construction of Low-Density Parity-Check Codes' IEEE Communications Letters Vol.7, No.4, 200304, pp.171-173 * |
JPN6010068451; Tao Tian et al.: 'Construction of Irregular LDPC Codes with Low Error Floors' Proceedings of the IEEE International Conference on Communications, 2003. ICC'03 Vol.5, 20030511, pp.3125-3129 * |
JPN6010068453; Thomas J. Richardson, et al.: 'Efficient Encoding of Low-Density Parity-Check Codes' IEEE Transactions on Information Theory Vol.47, No.2, 200102, pp.638-656 * |
JPN6013005526; Kyeongcheol Yang et al.: 'On the minimum distance of array codes as LDPC codes' Information Theory, IEEE Transactions on Vol.49, No.12, 200312, pp.3268-3271 * |
JPN6013005527; Rich Echard et al.: 'The pi-rotation low-density parity check codes' Global Telecommunications Conference, 2001. GLOBECOM '01. IEEE Vol.2, 2001, pp.980-984 * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4822452B2 (ja) * | 2004-09-17 | 2011-11-24 | エルジー エレクトロニクス インコーポレイティド | Ldpcコードを用いた符号化または復号化方法及びその装置 |
CN101686061A (zh) * | 2008-09-27 | 2010-03-31 | 松下电器产业株式会社 | 构造低密度奇偶校验码的方法及发送/接收装置和*** |
WO2010035501A1 (ja) * | 2008-09-27 | 2010-04-01 | パナソニック株式会社 | Ldpc符号を構成する方法、送信装置および受信装置 |
TWI427936B (zh) * | 2009-05-29 | 2014-02-21 | Sony Corp | 接收設備,接收方法,程式,及接收系統 |
Also Published As
Publication number | Publication date |
---|---|
CN1836394A (zh) | 2006-09-20 |
US9319068B2 (en) | 2016-04-19 |
US7962828B2 (en) | 2011-06-14 |
KR20050021108A (ko) | 2005-03-07 |
WO2005020500A1 (en) | 2005-03-03 |
RU2006109470A (ru) | 2006-07-10 |
EP1511177B1 (en) | 2018-06-06 |
EP1511177A2 (en) | 2005-03-02 |
US20110167315A1 (en) | 2011-07-07 |
US20050050435A1 (en) | 2005-03-03 |
KR100809619B1 (ko) | 2008-03-05 |
RU2316111C2 (ru) | 2008-01-27 |
EP1511177A3 (en) | 2006-07-26 |
JP4160617B2 (ja) | 2008-10-01 |
CN1836394B (zh) | 2011-05-25 |
US20140344639A1 (en) | 2014-11-20 |
JP5219552B2 (ja) | 2013-06-26 |
AU2004302428A1 (en) | 2005-03-03 |
US20070283221A1 (en) | 2007-12-06 |
CA2531806A1 (en) | 2005-03-03 |
AU2004302428B2 (en) | 2008-02-07 |
CN102164022A (zh) | 2011-08-24 |
JP2007503755A (ja) | 2007-02-22 |
US7313752B2 (en) | 2007-12-25 |
CA2531806C (en) | 2014-04-08 |
US8719683B2 (en) | 2014-05-06 |
CN102164022B (zh) | 2017-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4160617B2 (ja) | 移動通信システムにおけるブロック低密度パリティ検査符号の符号化/復号化装置及び方法 | |
JP4555334B2 (ja) | 可変ブロック長を有するブロック低密度パリティ検査符号の符号化/復号化装置及び方法 | |
JP4545793B2 (ja) | ブロック低密度パリティ検査符号を符号化/復号化する装置及び方法 | |
JP4519902B2 (ja) | 可変ブロック長を有するブロック低密度パリティ検査符号の符号化/復号化装置及び方法 | |
JP4555333B2 (ja) | 可変符号化率を有するブロック低密度パリティ検査符号の符号化/復号装置及び方法 | |
JP4168055B2 (ja) | 低密度パリティ検査符号の生成方法及び装置 | |
RU2369008C2 (ru) | Устройство и способ кодирования-декодирования блочного кода проверки на четность с низкой плотностью с переменной длиной блока | |
KR100941680B1 (ko) | 준순환 저밀도 패리티 검사 부호의 생성 방법 및 장치 | |
JP2009177775A (ja) | 低密度パリティ検査畳み込み符号(ldpc−cc)符号化器及びldpc−cc復号器 | |
JP5789014B2 (ja) | 符号化方法、符号化器、復号器 | |
KR101447751B1 (ko) | 블록 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서패리티 검사 행렬 생성 장치 및 방법 | |
KR20060016061A (ko) | 가변 블록 길이를 가지는 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법 | |
JP2009177649A (ja) | 符号化方法、符号化器、復号器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110405 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110704 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110927 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120821 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121221 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130305 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160315 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5219552 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |