JP5774237B2 - 誤り訂正符号化方法および誤り訂正符号化装置 - Google Patents
誤り訂正符号化方法および誤り訂正符号化装置 Download PDFInfo
- Publication number
- JP5774237B2 JP5774237B2 JP2014544524A JP2014544524A JP5774237B2 JP 5774237 B2 JP5774237 B2 JP 5774237B2 JP 2014544524 A JP2014544524 A JP 2014544524A JP 2014544524 A JP2014544524 A JP 2014544524A JP 5774237 B2 JP5774237 B2 JP 5774237B2
- Authority
- JP
- Japan
- Prior art keywords
- matrix
- bit sequence
- parity
- partial
- vector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012937 correction Methods 0.000 title claims description 60
- 238000000034 method Methods 0.000 title claims description 52
- 239000011159 matrix material Substances 0.000 claims description 467
- 238000004364 calculation method Methods 0.000 claims description 91
- 239000013598 vector Substances 0.000 claims description 87
- 125000004122 cyclic group Chemical group 0.000 claims description 68
- 230000014509 gene expression Effects 0.000 description 35
- 238000007792 addition Methods 0.000 description 26
- 238000007796 conventional method Methods 0.000 description 21
- 238000010586 diagram Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 8
- 230000008859 change Effects 0.000 description 7
- 238000004891 communication Methods 0.000 description 4
- 101001139126 Homo sapiens Krueppel-like factor 6 Proteins 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 230000017105 transposition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/615—Use of computational or mathematical techniques
- H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/1177—Regular LDPC codes with parity-check matrices wherein all rows and columns have the same row weight and column weight, respectively
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
- H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/611—Specific encoding aspects, e.g. encoding by means of decoding
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Probability & Statistics with Applications (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Optimization (AREA)
- Mathematical Analysis (AREA)
- General Physics & Mathematics (AREA)
- Computational Mathematics (AREA)
- Algebra (AREA)
- Computing Systems (AREA)
- Error Detection And Correction (AREA)
Description
実施の形態1.
図1に示す誤り訂正符号化装置1は、疎行列演算部2と、基本行列操作部3と、行列掛け算部4とを備え、LDPC符号の符号化として、情報ビット系列dを入力とし、パリティ検査行列Hに基づいた条件を満たすパリティビット系列pを算出する。
ここで、行列Hとベクトルcの掛け算で行う要素(ビット)同士の加算は、mod2の加算(排他的論理和と同じ)とする。また、Tは転置を表す。
ステップST11では、疎行列演算部2が上式(6)に従って、情報ビット系列dと、パリティ検査行列Hのm×k行列Xとの排他的論理和を演算し、XdTのベクトルを得る。ここで、m×k行列Xはパリティ検査行列Hの部分行列であるから疎であり、1の数が少ない。そのため、本ステップST11での排他的論理和の回数は、m×k回に比べて非常に小さい。
この回路構成の場合、掛け算に用いる疎でない逆行列Y-1のサイズを従来方法よりも小さくしたことにより排他的論理和の回数を削減でき、結果、誤り訂正符号化装置1の回路規模も削減することができる。
図4は、本実施の形態2に係る誤り訂正符号化装置1の構成を示すブロック図である。本実施の形態2に係る誤り訂正符号化装置1は、疎行列演算部2と、基本行列操作部3と、行列掛け算部4と、パリティビット算出部5とを備える。なお、図4において図1と同一または相当の部分については同一の符号を付し説明を省略する。
なお、行列Tlは、式(9)、式(10)、および式(11)を満たすm×m行列であればどんなものでもよい。
この行列Sは、基本行列操作部3が予め算出しておく。
ステップST21では、上記実施の形態1のステップST11と同様に、疎行列演算部2が、情報ビット系列dとパリティ検査行列Hのm×k行列Xとの排他的論理和を演算し、XdTのベクトルを得る。
このような行列Tlの例として、下三角行列の列もしくは行を入れ替えたような行列、または一部が下三角となっているような行列がある。また、当然ながら、行列Tlを単位行列とすれば、行列Sはm×m行列Yの逆行列Y-1と等しくなり、つまりは上記実施の形態1と同じ構成となる。
いずれにしても、上記で説明した基本行列操作による行列Sの算出方法と同様にして、基本行列操作部3が行列Tlから行列Sを算出でき、ステップST22を実施可能である。
この回路構成の場合、掛け算に用いる疎でない行列Sのサイズを従来方法よりも小さくしたことにより排他的論理和の回数を削減でき、結果、誤り訂正符号化装置1の回路規模も削減することができる。
本実施の形態3では、QC−LDPC符号を扱う。QC−LDPC符号はLDPC符号の1種であり、パリティ検査行列が巡回置換行列のブロックで構成されているLDPC符号である。
また、式(15)においてi行j列(1≦i≦M、1≦j≦K)の要素Xijと、i行j列(1≦i≦M、1≦j≦M)の要素Yijは、それぞれq×qの正方行列であり、巡回置換行列または零行列である。巡回置換行列は、式(16)のような、単位行列を巡回シフトした行列である。
QC−LDPC符号のパリティ検査行列Hにおいて、パリティビット系列pに対応するM行M列のブロックのうち、1列目をZjとする。
また、パリティ検査行列Hの部分行列で示しているIは、q×qの単位行列である。また、0はq×qの零行列であり、XijおよびZjは巡回置換行列または零行列である。
まず、上記実施の形態1,2と同様に、上式(3)に基づいてパリティ検査行列Hと情報ビット系列dとパリティビット系列pとに関する方程式を定める。その際、パリティ検査行列H、情報ビット系列d、およびパリティビット系列pとして、式(15)、式(17)、および式(18)で説明したようなブロックで分けた表記を用いると、式(3)は下式(19)のようになる。
図7は、本実施の形態3に係る誤り訂正符号化装置1の構成を示すブロック図である。本実施の形態3に係る誤り訂正符号化装置1は、疎行列演算部2と、基本行列操作部3と、(第1の)行列掛け算部4と、パリティビット算出部5と、ベクトル要素加算部6と、第2の行列掛け算部7とを備える。なお、図7において図1および図4と同一または相当の部分については同一の符号を付し説明を省略する。
ステップST31では、表記が異なるものの、上記実施の形態1,2のステップST11,21と同様に、疎行列演算部2が情報ビット系列db,iとパリティ検査行列Hの部分行列Xijとの排他的論理和を演算し、Xijdb,iの各jについてq次元ベクトルを得る。本ステップST31は、上式(20)〜(22)の第一項の算出に対応する。Xijは巡回置換行列であり、疎な行列であるため、本ステップST31の演算量は小さい。
この回路構成の場合、掛け算に用いる疎でない逆行列のサイズを従来方法よりも小さくしたことにより排他的論理和の回数を削減でき、結果、誤り訂正符号化装置1の回路規模も削減することができる。
図9は、この発明の実施の形態4に係る誤り訂正符号化装置1の構成を示すブロック図である。本実施の形態4に係る誤り訂正符号化装置1は、疎行列演算部2と、基本行列操作部3と、行列掛け算部4と、パリティビット算出部5と、ベクトル要素加算部6と、第2の行列掛け算部7と、巡回シフト部8,9と、逆巡回シフト部10とを備える。なお、図9において図7と同一または相当の部分については同一の符号を付し説明を省略する。
既に説明したように、上記実施の形態3を適用するQC−LDPC符号のパリティ検査行列Hの一例は、図6に示す通りである。図6のパリティ検査行列Hは、基本行列操作部3の行う所定の基本行列操作により、単純な構造となる。図10はその基本行列操作を説明する図であり、矢印上側のように、パリティ検査行列Hについて加算(1)から加算(M−1)を順番にブロック単位で行うと、矢印下側の行列となる。この基本行列操作により、単位行列Iの多くを消すことができ、1行目に現れるZrのr=1からMまでの総和を除けば、下三角行列の構造となっていることがわかる。このZrの総和は、図8のステップST33および上式(24)で逆行列として用いた、Zjの総和のq×q行列に対応する。
そこで、本実施の形態4では、一例として図11に示すパリティ検査行列Hを使用する。図11に示すパリティ検査行列Hは、図6のパリティ検査行列Hのうち、単位行列Iとしていた部分の一部またはすべてを巡回置換行列Ajで置き換えた構造である。また、Ajの一部またはすべてを零行列にしてもよい。
例えば、図12に示すように、図11のパリティ検査行列Hのうち、単位行列Iとしていた部分の一部またはすべてを巡回置換行列Bjとしてもよい。また、Bjの一部またはすべてを零行列にしてもよい。パリティ検査行列Hは、行の順番を入れ替えても、パリティ検査行列およびLDPC符号の本質的構造は変わらないからである。当然ながら、行をブロック単位で巡回シフトさせても本質的構造は変わらない。なお、図12に示すパリティ検査行列Hの行において、ブロック単位で各巡回置換行列Bjを単位行列Iにした場合、図11と同様の構造のパリティ検査行列Hとなる。
以上の処理により、図8と同様の符号化方法を実施可能である。
この回路構成の場合、掛け算に用いる疎でない逆行列のサイズを従来方法よりも小さくしたことにより排他的論理和の回数を削減でき、結果、誤り訂正符号化装置1の回路規模も削減することができる。
さらに、予め巡回シフトの規則が判明していれば、巡回シフト部9および逆巡回シフト部10を構成する演算器などを必要とせずに実装できる場合がある。特に回路の場合、データの順番は配線の繋ぎ方で決まるため、演算器を必要とせずに実装可能であり、回路規模を増大させることなく巡回シフト部9および逆巡回シフト部10の機能を実現できる。
Claims (7)
- QC(Quasi−Cyclic)−LDPC(Low−Density Parity−Check)符号用の疎なパリティ検査行列を用いて、情報ビット系列からパリティビット系列を算出し符号化する誤り訂正符号化方法であって、
前記パリティ検査行列のうちの前記情報ビット系列に対応する複数の部分行列のそれぞれの1の位置に基づいて、当該部分行列と前記情報ビット系列の排他的論理和を演算して複数のベクトルを算出する疎行列演算ステップと、
前記疎行列演算ステップで得られた前記複数のベクトルを足し合わせたベクトルを得るベクトル要素加算ステップと、
前記パリティ検査行列のうちの前記パリティビット系列に対応する複数の部分行列の一部を加算した行列の逆行列と、前記ベクトル要素加算ステップで得られる前記足し合わせたベクトルとを掛けて、前記パリティビット系列の一部を算出する第1の行列掛け算ステップと、
前記第1の行列掛け算ステップで加算の対象とされた前記一部の部分行列と、前記第1の行列掛け算ステップで得られた前記パリティビット系列の一部とを掛けて掛け算結果のベクトルを得る第2の行列掛け算ステップと、
前記疎行列演算ステップで得られた前記複数のベクトルと前記第2の行列掛け算ステップで得られた前記掛け算結果のベクトルとに基づいて、前記パリティビット系列の残りの部分を算出するパリティビット算出ステップとを備えることを特徴とする誤り訂正符号化方法。 - QC(Quasi−Cyclic)−LDPC(Low−Density Parity−Check)符号用の疎なパリティ検査行列を用いて、情報ビット系列からパリティビット系列を算出し符号化する誤り訂正符号化方法であって、
前記情報ビット系列db,iは、各要素をq個毎にブロックに分けたとき、i(1≦i≦K)番目のブロックに対応するq個の要素からなるベクトルであり、
前記パリティビット系列pb,iは、各要素をq個毎にブロックに分けたとき、i(1≦i≦M)番目のブロックに対応するq個の要素からなるベクトルであり、
M行N列の前記パリティ検査行列は、前記情報ビット系列に対応するM行K列(K=N−M)の部分行列Xijと、前記パリティビット系列に対応するM行M列のうちの1列目の部分行列Zjと、対角成分2行分に単位行列を含む部分行列とからなり、
下記に示す3つの式に従って、前記パリティビット系列の各要素を算出することを特徴とする誤り訂正符号化方法。
ここで、Tは転置行列である。 - 前記パリティ検査行列は、前記情報ビット系列に対応した部分行列Xij(iは行、jは列)と、前記パリティビット系列に対応した部分行列のうちの1列目の部分行列Zjと、2列目以降の部分行列とからなり、当該2列目以降の部分行列が、対角成分に巡回置換行列Ajを含むと共に当該巡回置換行列Ajそれぞれの1つ下に単位行列を含む構成であり、前記部分行列Xij,Zjおよび前記巡回置換行列Ajの一部が巡回シフトされることを特徴とする請求項1記載の誤り訂正符号化方法。
- 前記パリティ検査行列は、前記情報ビット系列に対応した部分行列Xij(iは行、jは列)と、前記パリティビット系列に対応した部分行列のうちの1列目の部分行列Zjと、2列目以降の部分行列とからなり、当該2列目以降の部分行列が、対角成分に巡回置換行列Ajを含むと共に当該巡回置換行列Ajそれぞれの1つ下に単位行列を含む構成であり、前記部分行列Xij,Zjおよび前記巡回置換行列Ajの一部が巡回シフトされることを特徴とする請求項2記載の誤り訂正符号化方法。
- 前記パリティ検査行列は、前記情報ビット系列に対応した部分行列Xij(iは行、jは列)と、前記パリティビット系列に対応した部分行列のうちの1列目の部分行列Zjと、2列以降の部分行列とからなり、当該2列目以降の部分行列が、対角成分に巡回置換行列Ajを含むと共に当該巡回置換行列Ajそれぞれの1つ下に巡回置換行列Bjを含む構成であり、前記部分行列Xij,Zjおよび前記巡回置換行列Aj,Bjの一部が巡回シフトされることを特徴とする請求項1記載の誤り訂正符号化方法。
- 前記パリティ検査行列は、前記情報ビット系列に対応した部分行列Xij(iは行、jは列)と、前記パリティビット系列に対応した部分行列のうちの1列目の部分行列Zjと、2列以降の部分行列とからなり、当該2列目以降の部分行列が、対角成分に巡回置換行列Ajを含むと共に当該巡回置換行列Ajそれぞれの1つ下に巡回置換行列Bjを含む構成であり、前記部分行列Xij,Zjおよび前記巡回置換行列Aj,Bjの一部が巡回シフトされることを特徴とする請求項2記載の誤り訂正符号化方法。
- QC(Quasi−Cyclic)−LDPC(Low−Density Parity−Check)符号用の疎なパリティ検査行列を用いて、情報ビット系列からパリティビット系列を算出し符号化する誤り訂正符号化装置であって、
前記パリティ検査行列のうちの前記情報ビット系列に対応する複数の部分行列のそれぞれの1の位置に基づいて、当該部分行列と前記情報ビット系列の排他的論理和を演算して複数のベクトルを算出する疎行列演算部と、
前記疎行列演算部で得られた前記複数のベクトルを足し合わせたベクトルを得るベクトル要素加算部と、
前記パリティ検査行列のうちの前記パリティビット系列に対応する複数の部分行列の一部を加算した行列の逆行列と、前記ベクトル要素加算部で得られる前記足し合わせたベクトルとを掛けて、前記パリティビット系列の一部を算出する第1の行列掛け算部と、
前記第1の行列掛け算部で加算の対象とされた前記一部の部分行列と、前記第1の行列掛け算部で得られた前記パリティビット系列の一部とを掛けて掛け算結果のベクトルを得る第2の行列掛け算部と、
前記疎行列演算部で得られた前記複数のベクトルと前記第2の行列掛け算部で得られた前記掛け算結果のベクトルとに基づいて、前記パリティビット系列の残りの部分を算出するパリティビット算出部とを備えることを特徴とする誤り訂正符号化装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014544524A JP5774237B2 (ja) | 2012-11-05 | 2013-10-29 | 誤り訂正符号化方法および誤り訂正符号化装置 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012243590 | 2012-11-05 | ||
JP2012243590 | 2012-11-05 | ||
JP2014544524A JP5774237B2 (ja) | 2012-11-05 | 2013-10-29 | 誤り訂正符号化方法および誤り訂正符号化装置 |
PCT/JP2013/079285 WO2014069464A1 (ja) | 2012-11-05 | 2013-10-29 | 誤り訂正符号化方法および誤り訂正符号化装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5774237B2 true JP5774237B2 (ja) | 2015-09-09 |
JPWO2014069464A1 JPWO2014069464A1 (ja) | 2016-09-08 |
Family
ID=50627366
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014544524A Active JP5774237B2 (ja) | 2012-11-05 | 2013-10-29 | 誤り訂正符号化方法および誤り訂正符号化装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9484959B2 (ja) |
EP (1) | EP2916461B1 (ja) |
JP (1) | JP5774237B2 (ja) |
CN (1) | CN104488196B (ja) |
WO (1) | WO2014069464A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9753807B1 (en) * | 2014-06-17 | 2017-09-05 | Amazon Technologies, Inc. | Generation and verification of erasure encoded fragments |
US9768805B2 (en) * | 2015-05-29 | 2017-09-19 | National Instruments Corporation | LPDC encoding techniques using a matrix representation |
CN105356968B (zh) * | 2015-06-24 | 2018-11-16 | 深圳大学 | 基于循环置换矩阵的网络编码的方法及*** |
JP6699738B2 (ja) * | 2016-01-29 | 2020-05-27 | 日本電気株式会社 | 情報処理装置、情報処理方法、及び、コンピュータプログラム |
CN106844085A (zh) * | 2016-12-30 | 2017-06-13 | 北京联想核芯科技有限公司 | 数据处理方法和装置 |
US11461433B2 (en) | 2017-01-11 | 2022-10-04 | Groq, Inc. | Error correction in computation |
US10379952B2 (en) * | 2017-06-16 | 2019-08-13 | Western Digital Technologies, Inc. | Data recovery and regeneration using parity code |
JP6741159B1 (ja) * | 2019-01-11 | 2020-08-19 | 三菱電機株式会社 | 推論装置及び推論方法 |
CN112015325B (zh) * | 2019-05-28 | 2024-03-26 | 阿里巴巴集团控股有限公司 | 一种生成解码矩阵的方法、解码方法和对应装置 |
US11075650B1 (en) * | 2019-10-29 | 2021-07-27 | Xilinx, Inc. | Sub-matrix reduction for quasi-cyclic LDPC codes |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004019268A1 (en) | 2002-08-20 | 2004-03-04 | Flarion Technologies, Inc. | Methods and apparatus for encoding ldpc codes |
KR100936022B1 (ko) * | 2002-12-21 | 2010-01-11 | 삼성전자주식회사 | 에러 정정을 위한 부가정보 생성 방법 및 그 장치 |
KR100809619B1 (ko) | 2003-08-26 | 2008-03-05 | 삼성전자주식회사 | 이동 통신 시스템에서 블록 저밀도 패러티 검사 부호부호화/복호 장치 및 방법 |
CN100440737C (zh) * | 2003-12-04 | 2008-12-03 | 北京泰美世纪科技有限公司 | 一种高度结构化的ldpc编码和解码方法及其编码器和解码器 |
WO2006016751A2 (en) * | 2004-08-09 | 2006-02-16 | Lg Electronics Inc. | Method of encoding and decoding using low density parity check matrix |
KR100713371B1 (ko) | 2004-08-10 | 2007-05-04 | 삼성전자주식회사 | 블록 저밀도 패리티 검사 부호 부호화/복호 장치 및 방법 |
US7657816B2 (en) * | 2005-07-13 | 2010-02-02 | Leanics Corporation | Low-complexity hybrid LDPC code encoder |
TWI332205B (en) * | 2007-03-01 | 2010-10-21 | Lite On It Corp | Data modulation/encryption method used in holographic stotage system |
JP5250115B2 (ja) | 2009-09-25 | 2013-07-31 | パナソニック株式会社 | 符号化装置、復号装置、符号化方法、復号方法、及び通信システム |
US8443249B2 (en) * | 2010-04-26 | 2013-05-14 | Lsi Corporation | Systems and methods for low density parity check data encoding |
-
2013
- 2013-10-29 JP JP2014544524A patent/JP5774237B2/ja active Active
- 2013-10-29 EP EP13851834.5A patent/EP2916461B1/en active Active
- 2013-10-29 CN CN201380039013.3A patent/CN104488196B/zh active Active
- 2013-10-29 US US14/400,834 patent/US9484959B2/en active Active
- 2013-10-29 WO PCT/JP2013/079285 patent/WO2014069464A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
CN104488196B (zh) | 2017-08-01 |
JPWO2014069464A1 (ja) | 2016-09-08 |
CN104488196A (zh) | 2015-04-01 |
EP2916461A1 (en) | 2015-09-09 |
WO2014069464A1 (ja) | 2014-05-08 |
US20150188578A1 (en) | 2015-07-02 |
EP2916461A4 (en) | 2016-07-06 |
EP2916461B1 (en) | 2019-08-28 |
US9484959B2 (en) | 2016-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5774237B2 (ja) | 誤り訂正符号化方法および誤り訂正符号化装置 | |
KR101405962B1 (ko) | Ldpc 코드를 이용한 복호화 방법 | |
EP1829223B1 (en) | Parallel, layered decoding for Low-Density Parity-Check (LDPC) codes | |
KR100808664B1 (ko) | 패리티 검사행렬 저장 방법 및 이를 이용한 블록 저밀도패리티 검사 부호화 방법 및 장치 | |
KR101789959B1 (ko) | 구조적 ldpc의 인코딩 방법, 디코딩 방법, 인코딩 장치 및 디코딩 장치 | |
KR101662747B1 (ko) | 높은 병렬성, 낮은 에러 플로어, 및 간단한 인코딩 원리를 갖는 리프팅된 ldpc 코드들에 대한 설계 | |
KR101211433B1 (ko) | 낮은 복잡도를 가지는 고속의 qc-ldpc 부호의 부호화 장치 및 방법 | |
WO2014122772A1 (ja) | 誤り訂正符号の検査行列のデータ構造、並びに誤り訂正符号の符号化率可変装置および可変方法 | |
KR101529360B1 (ko) | 부호화기, 복호화기 및 부호화 방법 | |
US8099644B2 (en) | Encoders and methods for encoding digital data with low-density parity check matrix | |
CN107786211B (zh) | 一种ira-qc-ldpc码的代数结构获取方法、编码方法和编码器 | |
KR20210032007A (ko) | 구조화된 ldpc의 부호화 및 복호화 방법 및 장치 | |
EP2951925B1 (en) | Ldpc code design and encoding apparatus enabling the adjustment of code rate and codelength | |
KR100918741B1 (ko) | 이동 통신 시스템에서 채널 부호화 장치 및 방법 | |
JP4832447B2 (ja) | チャネルコードを用いた復号化装置及び方法 | |
KR101077552B1 (ko) | 복수의 기본 패리티 검사행렬을 이용한 저밀도 패리티 검사부호의 복호화 장치 및 그 방법 | |
CN102055485A (zh) | 准循环低密度奇偶校验码及其修正和线性编码方法 | |
US20170288697A1 (en) | Ldpc shuffle decoder with initialization circuit comprising ordered set memory | |
CN104485970A (zh) | 单码率、多码率qc-ldpc码的模板矩阵的构造方法 | |
EP2951926B1 (en) | Ldpc code design and encoding apparatus for their application | |
EP2148445A1 (en) | Generating exponent matrixes for LDPC codes | |
KR100993172B1 (ko) | 고속 후방 대입 연산기를 이용한 엘디피시 부호기 설계 | |
KR20110070730A (ko) | 효율적인 ldpc 고속 부호화 방법 및 이를 이용하는 장치 | |
CN106877882B (zh) | 数据处理方法和装置 | |
KR20070076538A (ko) | 리차드슨 유형 재킷 ldpc 부호 생성장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150602 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150630 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5774237 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |