CN1744303A - 用于半导体器件的封装基底、其制造方法以及半导体器件 - Google Patents

用于半导体器件的封装基底、其制造方法以及半导体器件 Download PDF

Info

Publication number
CN1744303A
CN1744303A CNA2005100966709A CN200510096670A CN1744303A CN 1744303 A CN1744303 A CN 1744303A CN A2005100966709 A CNA2005100966709 A CN A2005100966709A CN 200510096670 A CN200510096670 A CN 200510096670A CN 1744303 A CN1744303 A CN 1744303A
Authority
CN
China
Prior art keywords
hole
thermoplastic resin
semiconductor device
package substrates
outermost layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100966709A
Other languages
English (en)
Other versions
CN1744303B (zh
Inventor
林映守
铃木克信
及川隆一
中越诚
瀬罗直子
村井唯
荻原千穗
片冈良平
近藤宏司
横地智宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Renesas Electronics Corp
Original Assignee
Denso Corp
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, NEC Corp filed Critical Denso Corp
Publication of CN1744303A publication Critical patent/CN1744303A/zh
Application granted granted Critical
Publication of CN1744303B publication Critical patent/CN1744303B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1178—Means for venting or for letting gases escape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)

Abstract

多个薄膜绝缘体被层叠在一起并共同地经受压力和热量，以形成为一个单元，薄膜绝缘体具有在表面上形成导电图形，在厚度方向穿过薄膜绝缘体的导电通孔。在因此形成的多层板的一个最外层上，多个连接端子暴露于外面，LSI芯片的连接凸块被固定到这些连接端子。在相对侧的最外层上，设置多个金属焊盘，以及在每个金属焊盘上固定焊球，以形成用于连接母板的球栅阵列(BGA)结构。

Description

用于半导体器件的封装基底、其制造方法 以及半导体器件
技术领域
本发明涉及用于其中安装集成电路元件的半导体器件的封装基底，涉及制造该封装基底的方法，以及涉及包括用于半导体器件的封装基底的半导体器件。
背景技术
封装通常用于引入集成电路元件如LSI芯片和将集成电路元件连接到所谓的“母板”(电路板)。这种封装包括引入多层印刷板，其上形成各种信号线、接地图形和供电图形。集成电路元件和母板被该多层板连接。
用于现有技术的封装的多层板包括，例如，在日本专利申请特许-公开号2004-158671(参见图1)中的公开的组合型多层板。在组合的多层板中，在用作基体的厚铁芯材料101的两侧上连续地层叠，由例如预浸料坯(prepreg)构成的基底层(由例如，环氧树脂构成的有机材料层)102。制造组合多层板的实际方法如下：首先，在玻璃织物中注入热固性环氧树脂，以及被固化，以形成由玻璃环氧树脂构成的铁芯材料101。该铁芯材料101是根据需要具有内铜箔层的多层结构。导电图形由铁芯材料101的两侧上的铜箔形成，以及形成穿过铁芯材料101的通孔103，以互连铁芯材料101的两侧上的导电图形。通过激光照射或通过钻孔，在铁芯材料101打开孔形成穿通孔103，然后通过电镀这些穿通孔的内壁淀积金属层。使得该金属层的一部分接触铁芯材料101的两侧上的每个导电图形，电连接铁芯材料101的两侧上的导电图形。
通过在以此方式形成的铁芯材料101上连续地形成(组成)在预浸料坯的多个基底层102实现多层，预浸料坯的多个基底层102具有由例如，铜箔构成的导电图形105。穿通孔形成在厚度方向上的基底层102中，以及通过在这些穿通孔中嵌入金属形成通孔104。通孔104连接位于基底层102的上层上的导电图形105和位于下层上的导电图形105。通过该方法，在铁芯材料101的两侧上形成由，例如预浸料坯构成的多个基底层102和由例如铜箔形成的导电图形105，以及这些导电图形105的每一层被通孔104连接，以形成多层板。
在日本专利特许-公开公报号2004-158671中公开的结构中，与图1所示的结构相反，通过在基底层102中形成穿通孔连接基底层102的两侧上的导电图形105，基底层102中的穿通孔类似于铁芯材料101中的穿通孔。
现有技术的另一封装基底是日本专利特许-公开公报号2002-118194中公开的层叠(图2)许多陶瓷层的多层板。至于制造该多层板的实际方法，在称作“生片”的预烧结片上印刷金属如银或钨，以形成导电图形106。接下来通过激光照射或冲压在生片的规定位置形成穿通孔，以及在这些穿通孔中嵌入金属，以形成通孔107。通孔107连接位于生片的上层上的导电图形106和位于下层上的导电图形106。在层叠其中以此方式形成的导电图形106和通孔107许多生片之后，生片被烧结，以同时固化所有生片。以此方式，可以由陶瓷108形成多层板。
下面的说明涉及采用如上所述的多层板作为半导体器件的封装基底的结构的例子。多个连接端子110设置在多层板的一个最外层上，用于与焊料凸块116电连接，当安装倒装芯片连接类型的集成电路元件109时，这些连接端子110暴露于外部。多个金属焊盘111设置在该多层板的相对侧上的最外层上，以及焊球(球端子)112安装并固定在这些金属焊盘111上。因此形成用于与母板连接的球栅阵列(BGA)结构。以此方式，可以完成用于半导体器件的封装基底。
日本专利申请特许-公开号2000-038464公开了一种印刷线路板，其中在由聚芳基酮(polyarylketone)和聚醚酰亚胺构成的薄膜绝缘体的表面上形成导电图形，然后在多个层中层叠这些薄膜绝缘体。
如日本专利申请特许-公开号2004-158671的例子中公开的组合多层板涉及铁芯材料101的形成，接着顺序的形成多个基底层102，因此需要非常耗时的制造工艺和高制造成本。例如，当制造具有10层以上，特别13层以上的多层板时该方法是效率低的和不切实际的。
根据日本专利申请特许公开号2004-158671，铁芯材料101必须具有足够的强度和厚度，用于层叠形成多个基底层102。因此仅仅由环氧树脂形成的铁芯材料101将不具有足够的强度，因此为了获得足够的强度，采用引入金属层以及还引入玻璃织物的多层结构。但是，由于进一步增加制造时间和制造成本，所以采用具有多层结构的铁芯材料101不是优选的。此外，铁芯材料101中的玻璃织物的引入增加通过湿气的渗透可能导致枝晶(dendrites)发生的关心。为了防止枝晶的问题，必须使穿通孔103之间的间距至少是0.80mm。该需求与高密度布线冲突和防止适当的响应于更紧凑的半导体器件封装的需求。
此外，因为铁芯材料101是厚的，所以由于制造步骤的困难以及必须使用的金属材料量，因此在穿通孔中嵌入金属形成通孔成为问题。因此穿通孔的内周边被金属箔覆盖，以形成穿通孔103。换句话说，穿通孔不具有被填充的结构，以及因此不能直接在穿通孔103上面和直接在穿通孔103下面形成通孔104。由于穿通孔103的孔位置的***，因此在厚度方向的直线上布置许多通孔104在物理上不可能的。结果，每一层的通孔104不可能都形成在相同的平面位置中，而是必须在平面内改变。结果，不能用良好的空间效率实现铁芯材料101的一个表面上的多层导电图形105与另一表面上的多层导电图形105的连接。因此该结构遭受设计的自由度差的问题。
此外，当倒装芯片集成电路元件109被安装在该多层板的一个最外层上和母板(未示出)连接到相对侧上的最外层时，集成电路元件109和多层板之间的连接的可靠性是差的。可靠性差的原因是由于多层板的组合部分的线膨胀系数(在厚度方向上大约50ppm和在表面方向上是14-16ppm)和硅的线膨胀系数(在厚度方向上是3-4ppm以及在表面方向上是3-4ppm)之间大的差异，在集成电路元件109和多层板之间发生高程度的热应力，硅是集成电路元件109的主要材料。
另一方面，陶瓷多层板，如日本专利申请特许-公开号2002-118194中所公开，不允许非常薄结构的生片。例如，当构成具有10或更多层，或具体具有13或更多层的多层板时，生片的厚度，每个具有例如2mm或以上的厚度，使它们作为半导体器件的封装变复杂。
在该例子中，通过在生片上印刷金属形成导电图形106，之后生片被烧结和固化。但是，在该制造方法中，导电图形106的最终尺寸准确度是差的，因此适当的控制导电图形106的位置以获得希望的阻抗是极其困难的。
此外，当倒装芯片集成电路元件109被安装在该多层板的一个最外层上和母板(未示出)连接到相对侧上的最外层时，封装连接的可靠性是差的。该差的可靠性源于陶瓷的线膨胀系数(在厚度的方向上是4-6ppm以及在表面方向上是4-6ppm)和玻璃环氧树脂的线膨胀系数(在厚度的方向上是16-17ppm以及在表面方向上是60ppm)的线膨胀系数之间极大的差异，陶瓷是多层板的主要材料，玻璃环氧树脂是母板的主要材料。此外，半导体器件封装经受高度的应力。而且，陶瓷的介电常数高于有机材料的介电常数，因此经过导电图形的高频信号的损失是大的。
日本专利申请特许-公开号2004-095963公开了一种多层板，包括具有热固性性能和玻璃转化点Tg低于热固性成分的固化开始温度Ts的热塑性聚酰亚胺薄片。
日本专利申请特许-公开号2004-064009公开了一种制造印刷电路板的方法，其中形成多个缝隙，以便围绕每个层叠的树脂膜中的产品区。此外，日本专利申请特许-公开号2003-318538也公开了一种制造印刷电路板的方法，其中在每个层叠的树脂膜中的产品区之间形成多个缝隙。
日本专利申请特许-公开号2003-324280公开了一种制造印刷电路板的方法，包括具有在一个表面上的导电图形和在另一表面上的通孔的热塑性树脂薄片。许多热塑性树脂薄片被层叠和彼此同时键合，以及通过金属键合导电图形连接到在通孔中填充的低熔点金属。
日本专利申请特许-公开号2003-209356公开了一种制造多层板的方法，其中在每个树脂膜中形成多个穿通孔，以便在薄膜的层叠方向彼此重叠，以及在穿通孔中填充导电膏剂。导电膏剂被烧结，以形成当层叠薄膜被加热和加压时支撑热压板的电极。
日本专利申请特许-公开号2003-273511公开了一种加压方法，其中通过在具有缓冲部件的两侧上加热和加压，大量热塑性薄膜被层压和彼此同时键合，热塑性薄膜具有在一个表面上的导电图形，每个缓冲部件被***最外的热塑性薄膜和热压板之间。
RaoR.Tummala，Eugene J.Rymaszewski，以及Alan G.K lopfenstein的“Microelectronics Packaging Handbook”，具体日本版本的第375-411页，教导了各种封装类型，如陶瓷芯片载体、扁平封装、混合封装以及多层陶瓷基底。
发明内容
本发明的目的是提供一种用于半导体器件的封装基底，与现有技术相比便于制造，便于多层结构，而且具有更高的电连接可靠性，提供这种半导体器件封装基底的制造方法，以及提供包括该半导体器件封装基底的半导体器件。
根据本发明，在用于半导体器件的封装基底中，通过层叠和将具有导电通孔的大量热塑性树脂层键合在一起，通孔穿过厚度方向上的层，以及引入由在热塑性树脂层的至少一个表面上设置的金属层构成的导电图形，连接端子在用于安装和电连接倒装芯片连接类型的集成电路元件的一个最外层上露出，以及构成球栅阵列结构的导电球端子在相对侧的最外层上露出。
根据该结构，可以以与现有技术的封装基底基本上相同的厚度层叠(例如，1.5倍以上的层)更多的层。由此，可以使用多个层形成电布线，由此可以便于布线，在相同的平面内没有过多的信号布线图形的路径。因此大大地增加布线设计的自由度，以及大大地便于布线设计。例如，可以在为每种类型设置的不同层上形成各种不同类型的导电图形(如，信号-布线图形、供电图形、以及接地图形)。
具体，在具有16或更多层的热塑性树脂层的结构中，与现有技术相比允许更多薄膜层的效果是特别显著的。其中层叠和键合状态中的厚度是0.8mm-2.0mm，其中，在所有热塑性树脂层的每一个中或在除最外层以外的所有热塑性树脂层中设置一个或多个通孔，以及其中设置17层或更多的导电图形。
当通过金属间化合物键合连接导电图形和接触这些导电图形的通孔时，机械连接和电连接的可靠性是特别大的。
用于与集成电路元件倒装芯片连接的大量连接端子优选在一个最外层上露出，在每个连接端子之间***热塑性树脂，覆盖至少连接端子的侧表面部分，以及防止连接端子之间短路。其上布置各自的球端子的大量金属焊盘也优选在相对侧的最外层上露出，在每个金属焊盘之间***热塑性树脂，覆盖金属焊盘的至少部分侧表面，以及防止金属焊盘之间短路。当连接端子和/或金属焊盘的间距处于用于获得高密度的微级别时，使用掩模和涂敷，以在连接端子之间和/或金属焊盘之间***材料，如抗焊剂，是特别成问题的，但是上述结构大大地便于在连接端子之间和/或在金属焊盘之间***热塑性树脂，以及该热塑性树脂用作防止焊料分散在连接端子和/或金属焊盘的侧表面处或焊料流入与下层材料的界面。
在一个最外层上露出的连接优选与直接设置在这些端子下面的通孔接触，以及通过这些通孔电连接到导电图形。其上布置各自的球端子的大量金属焊盘也优选在相对侧上的最外层上露出，这些金属焊盘接触直接设置在这些金属焊盘下面的通孔，以及通过该通孔与导电图形电连接。当采用通孔上的焊盘结构的这种类型时，通过最短距离实现连接，由此使电损耗或延迟最小化。当导电图形的至少三个层被至少两个通孔电连接时，该结构是更有效的，该至少两个通孔成一直线位于至少两个热塑性树脂层的同一平面位置处的厚度方向上的列中。此外，当采用其中所有热塑性树脂层，或除最外层以外的所有热塑性树脂层具有在同一平面位置处设置的通孔以及构成电连接结构时，电损耗和延迟可以被最小化，以及可以实现极其有效的结构，其中这些通孔成一直线布置在横穿所有热塑性树脂层的厚度方向上的列中。
每个热塑性树脂层的厚度方向上的线膨胀系数优选是140ppm或以下；以及平行于表面的方向上的线膨胀系数优选是40ppm或以下。此外，在厚度方向上，每个热塑性树脂层的线膨胀系数和弹性模量的乘积优选是0.6MPa/℃或以下，以及在平行于表面的方向上，优选是0.18MPa/℃或以下。这种结构可以抑制由热应力引起的封装损坏或变形，热应力是由每个集成电路元件、封装基底以及外部板之间的线膨胀系数的差异而产生的。
热塑性树脂层可以是以下材料的任意一种或包含以下材料的至少一种的混合物：聚醚醚酮(polyetheretherketone)、聚醚酰亚胺、液晶聚合物、聚苯硫、热塑性聚酰亚胺、聚醚砜、聚苯醚以及间同立构(syndiotactic)聚苯乙烯。由于这些类型的热塑性树脂的使用，热塑性树脂可以吸收由集成电路元件、封装基底和外部板的线膨胀系数之间的差异在高温下产生的热应力。此外，热塑性树脂具有低的介电常数和低的介电损耗，因此可以用于形成具有优异的高频性能的传输路径。与陶瓷层或有机材料层如现有技术的环氧树脂相反，热塑性树脂即使在高的频率下也可以形成具有低介电损耗的路径。
导电图形可以包括微信号-布线图形以及形成有比信号-布线图形更大面积的平面图形。信号-布线图形的一部分可以具有与位于比信号-布线图形更上的层的平面图形和位于下层的平面图形重叠的平面，以及可以处于在两个平面图形之间***的位置中。具有与信号-布线图形重叠的平面的两个平面图形的一个或两个可以形成在被热塑性树脂的至少两层的厚度分开的表面上，在从其上形成信号-布线图形的热塑性树脂的表面的厚度方向上。其上形成信号-布线图形的表面和其上形成平面图形的表面之间可以存在至少一个表面，该表面是中间层，被热塑性树脂的至少两层的厚度分开。在信号-布线图形和表面的平面图形之间***的区域中可以不形成导电图形，该表面是中间层。平面图形可以形成在该区域的外部。未直接连接到信号-布线图形的平面图形可以形成在其上形成信号-布线图形的表面上的信号-布线图形的外部。
根据该结构，间隔可以有效地用于形成各种导电图形，同时借助于所谓的支线(offset line)结构获得信号-布线图形的希望电性能。换句话说，使用多层的能力允许增加平面图形的数目，如供电图形和接地图形。
具有与部分信号-布线图形重叠的一对平面图形的一个平面图形形成在为中间层的表面上，以及另一个平面图形形成在信号-布线图形的外部，至少一个平面图形可以是供电图形，以及另一平面图形是接地图形。当至少一个供电图形和至少一个接地图形彼此面对和形成电容器时，供电图形的性能可以被稳定以及供电图形和接地图形之间的阻抗可以被减小。
优选在至少一个热塑性树脂层表面上形成接地图形、供电图形或由被隔离和无助于电连接的金属制成的虚拟图形，用于校正该表面中的金属分布的不平衡。此外，优选在至少一个热塑性树脂层的表面上形成接地图形、供电图形或由被隔离的以及无助于电连接的金属制成的虚拟图形，用于按热塑性树脂层的整个表面上的金属的面积比校正每个表面的变化。还优选在至少一个热塑性树脂层的表面上形成接地图形、供电图形或由被隔离的以及无助于电连接的金属制成的虚拟图形，用于按热塑性树脂层的每个表面中的任意平面区域中的金属的面积比校正变化。具体，优选至少在通孔附近形成接地图形、供电图形或虚拟图形。以此方式使金属的分布均匀，防止在具有低金属比例的部分中的主要变形，防止整个形状的扭曲和尺寸准确度的降低，以及防止在电连接中发生问题，特别当加热或加压时。
优选在平面导电图形中设置多个排气孔，平面导电图形设置在热塑性树脂层的通孔附近，这些排气孔利用通孔作为中心对称地布置。此外，优选在平面导电图形中设置多个排气孔，平面导电图形设置在通孔附近之外的部分中，这些排气孔以矩阵形式布置。这些排气孔的提供允许释放在基底内产生的气体，如与金属膏剂混合的溶剂汽化时产生的气体，金属膏剂是通孔的材料。此外，通孔的附近可以是利用通孔作为中心具有300μm半径的圆圈内的区域。
连接到在一个最外层上露出的连接端子的通孔优选布置为连接端子的接触位置朝着热塑性树脂层的中心方向。通孔，连接到其上放置球端子的金属焊盘，在相对侧的最外层上露出，还优选布置为金属焊盘的接触位置朝着热塑性树脂层的中心方向。该结构可以防止当通孔在热塑性树脂层内倾斜时引起的不可靠电连接，以及此外可以抑制整个板的变形。
本发明的半导体器件包括：用于半导体器件的封装基底，其具有任意的上述结构；倒装芯片连接类型的集成电路元件，安装在一个最外层上并电连接到连接端子；以及外部板，粘附到相对侧的最外层并电连接到球端子。
根据本发明制造用于半导体器件的封装基底的方法是，其中形成大量热塑性树脂层，在所有热塑性树脂层或除最外层以外的热塑性树脂层中形成导电通孔，这些通孔在厚度方向上穿过热塑性树脂层，在热塑性树脂层的至少一个表面上设置构成导电图形的金属层，接着，层叠大量热塑性树脂层，以及对热塑性树脂层的集合施加热量和压力，以将热塑性树脂层键合在一起作为一个单元。该方法的特点在于，提供用于安装和电连接倒装芯片连接类型的集成电路元件的连接端子，以便连接端子从位于一个最外层上的热塑性树脂层暴露于外部；以及提供构成球栅阵列结构的导电球端子，以便导电球端子从位于相对侧的最外层上的热塑性树脂层暴露于外部。
本发明同时能够在包括球栅阵列结构和倒装芯片连接端子的封装基底中提供更薄形状和增加数目的层，这种结构超出现有技术的性能。此外，热塑性树脂的使用可以增加电连接的可靠性，同时防止基底的变形。
从下面参考附图的描述将使本发明的上述及其他目的、特点及优点变得明白，附图说明了本发明的实例。
附图说明
图1是示出了现有技术的第一例子的整个半导体器件的剖面图；
图2是示出了现有技术的第二例子的整个半导体器件的剖面图；
图3是示出了现有技术的第一例子的封装基底的最外层附近的放大剖面图；
图4是示出了现有技术的第二例子的封装基底的最外层附近的放大剖面图；
图5是示出了现有技术的封装基底的支线结构的放大剖面图；
图6是示出了现有技术的封装基底的平面导电图形的平面图；
图7是示出了本发明的整个半导体器件的剖面图；
图8是示出了图7所示的半导体器件的封装基底的剖面图；
图9A-9D是示出了本发明的封装基底的热塑性树脂层的制造步骤的说明性视图；
图10A-10C是示出了由图9A-9D所示的热塑性树脂层制造封装基底的步骤的说明性视图；
图11A是示出了图8所示的封装基底的一个最外层附近的放大剖面图；
图11B是示出了热塑性树脂层的厚度方向上的热应力和线膨胀系数之间关系的曲线图；
图11C是示出了在热塑性树脂层的厚度方向上的热应力以及弹性模量和线膨胀系数的乘积之间关系曲线；
图12A是示出了图8所示的封装基底的一个最外层附近的放大剖面图；
图12B是示出了在平行于热塑性树脂层表面的方向上的拉伸应力和线膨胀系数之间的关系的曲线图；
图12C是示出了在平行于热塑性树脂层表面的方向中的拉伸应力以及弹性模量和线膨胀系数的乘积之间的关系的曲线图；
图13是示出了图8所示的封装基底的变化部分的剖面图；
图14是示出了本发明的封装基底的一个最外层附近的放大剖面图；
图15是示出了本发明的封装基底的相对侧的最外层附近的放大剖面图；
图16是示出了本发明的封装基底的支线结构的放大剖面图；
图17A是本发明的封装基底的分解透视图；
图17B是本发明的封装基底的剖面图；
图18A是本发明的另一封装基底的分解透视图；
图18B是本发明的另一封装基底的剖面图；
图19A是示出了在本发明的封装基底的通孔周围的区域中的平面导电图形的平面图；
图19B是示出了在本发明的封装基底的通孔周围的区域外的平面导电图形的平面图；
图19C是示出了本发明的封装基底的整个平面导电图形的平面图；
图20A是示出了本发明的封装基底的相对侧的最外层附近剖面图；
图20B是本发明的封装基底的透视图，其省略了最外层的热塑性树脂层，以及由虚线示出位于省略的热塑性树脂层内部的热塑性树脂层。
图20C是本发明的封装基底的部分分解透视图；
图21是本发明的封装基底的相对侧的最外层附近的剖面图；
图22是示出了通孔和连接端子的相对位置之间的关系例子的放大剖面图；
图23A是示出了通孔和连接端子的相对位置之间的另一关系例子的剖面图；
图23B是图23A的主要元件的放大视图；
图24A是示出了本发明的通孔和封装基底的连接端子的相对位置关系的剖面图；以及
图24B是图24A的主要元件的放大视图；
具体实施方式
图7示出了本发明的半导体器件，以及图8示出了用于该半导体器件的封装基底(多层板)1。下面的说明首先关注该半导体器件的基本结构。在该半导体器件中，在多层板1的一个最外层上安装倒装芯片连接类型的集成电路元件如LSI芯片2。在多层板1的相对侧的最外层上连接母板3，母板3是外部板。多层板1是具有23层导电图形4的超多层板。用于固定LSI芯片2的连接凸块5的多个连接端子6在一个最外层上暴露于外部。在相对侧的最外层上设置多个金属焊盘7和在每个金属焊盘7上固定球端子(焊球)8，以形成用于与母板3连接的球栅阵列(BGA)结构。
该多层板1的内部层部分的基本结构和制造方法基本上与日本专利申请特许-公开号2000-38464中公开的结构相同。为了说明这一点，如图9D所示，制备多个(在图7和8所示的例子中是23)热塑性树脂层(薄膜绝缘体)10，每个热塑性树脂层10具有导电图形4和导电通孔9，导电图形4由在至少一个表面上以希望的形状形成的金属箔(例如，铜箔)构成，导电通孔9穿过厚度方向。更具体地说，如图9A所示，铜箔被粘附到预先形成的薄膜绝缘体10的表面。如图9B所示，接下来该铜箔被刻蚀为希望的形状，以形成导电图形4，如将在下文中说明的信号-布线图形或平面图形(接地图形或供电图形)。接下来通过激光照射，在薄膜绝缘体的规定位置打开穿通孔11，如图9C所示。然后，如图9D所示，在穿通孔11中掩埋其中金属粉末已与溶剂混合的金属膏剂，以形成通孔9。以此方式形成的大量薄膜绝缘体10被对准在一起并被层叠，如图10A所示。如图10B所示，层叠体被加热，同时被压在一起，以热熔合每个薄膜绝缘体10在一起，且因此形成一个单元。在图7和8所示的例子中，采用其中23层薄膜绝缘体10被层叠在一起的结构，但是为了简化该图，图10A-10C中示出其中六个薄膜绝缘体10层叠在一起的结构。
薄膜绝缘体10由大约65-35重量％的聚芳基酮树脂和大约35-65重量％的聚醚酰亚胺树脂的化合物构成。薄膜绝缘体10优选是其中在上升温度过程中由差示扫描量热计测量的玻璃转化温度是150-230℃，其中晶体熔点峰值温度是260℃或更大，以及其中晶体熔化热量ΔHm和由温度上升过程中的晶化产生的结晶的热ΔHc满足关系[(ΔHm-ΔHc)/ΔHm]0.35的材料。聚芳基酮树脂是包括其结构单元当中的芳香核键、醚键和及酮键的热塑性树脂，代表性的例子包括聚醚酮、聚醚醚酮(polyetheretherketone)以及聚醚酮酮(polyetherketoneketone)。在本发明中，理想地利用聚醚醚酮。另一方面，聚醚酰亚胺树脂是非晶的热塑性树脂，包含其结构单元当中的芳香核键、醚键以及酰亚胺键。在本发明中，理想地利用非晶的聚醚酰亚胺。但是，视情况而定，在薄膜绝缘体中可以结合其他树脂或添加剂(例如，热稳定剂、紫外线吸收剂、光稳定剂、成核剂、着色剂、润滑剂、阻燃剂以及诸如无机填料的填料)。此外，视情况而定，可以通过压纹(embossing)工艺或电晕处理(corona treatment)处理薄膜绝缘体的表面，用于改进处理。
制造薄膜绝缘体10的方法不受任何特定的限制，以及可以采用公知的方法，如，模压铸造(extrusion casting)方法或砑光(calender)方法。具体，由薄膜制造和薄片的稳定制造的观点优选模压铸造方法。根据组合物的薄膜形成或流体特性视情况而定调整模压铸造方法中的形成温度，但是通常高于熔点和等于或小于430℃。另外，薄膜绝缘体10的厚度通常是25-300μm。
薄膜绝缘体10的表面上的导电图形4由例如具有5-70μm厚度的铜、金、银、铝、镍或锡的金属箔形成。以及被构图为希望的形状。具体，理想地利用其中在铜箔的表面上进行化学修整(finishing)工艺如氧化发黑处理的图形。
用于使多个薄膜绝缘体10合成一体的热熔融方法不受任何特别的限制，以及可以采用可以加热和加压的任何公知方法。例如，可以适当地采用热压法、热层压轧制方法或这些方法的组合。
在本发明中，多个连接端子6从以此方式形成的多层板1的一个最外层暴露于外部。此外，多个金属焊盘7从相对侧的最外层暴露于外部，以及焊球8被固定在每个金属焊盘7上，以形成BGA结构。类似于先前描述的内层部分的导电图形4形成一个最外层上的多个连接端子6和相对侧上的最外层的多个金属焊盘7。
当存在覆盖这些连接端子6或金属焊盘7的薄膜绝缘体10时，连接端子6或金属焊盘7由位于外部的薄膜绝缘体10中的开孔暴露于外部，如图10C所示。但是，结构也可能是其中没有覆盖连接端子6(或金属焊盘7)的薄膜绝缘体10，如图7和8所示，以及连接端子6(或金属焊盘7)位于最外层中它们的上表面被露出。并且焊球8被安装在每个金属焊盘7上(参见图7和8)并通过回流固定。
然后母板3的连接焊盘被放置与该多层板1的焊球8接触，并通过回流固定。用于LSI芯片9的连接的凸块5被放置为与连接端子6接触，并通过加热固定。以此方式，LSI芯片9和母板3不仅被机械地固定和通过多层板1封装，而且通过多层板1中的每个导电图形4被电连接(参考图7)。此外，用于LSI芯片2的倒装芯片连接的凸块5可以被预先固定到连接端子6，以实现BGA结构，或另一种方案，当连接LSI芯片2时，凸块5可以被固定。
通过在铁芯材料101上连续地形成每个基底层(例如，由环氧树脂构成的有机-材料层)102不形成该多层板，如同现有技术的组合多层板一样，但是通过聚集和层叠许多薄膜绝缘体10和共同地加热和加压，以同时键合薄膜绝缘体。因此制造工艺被简化，制造时间被缩短，以及制造成本被减小。此外，因为厚的铁芯材料101不必用作用于层叠和形成每个基底层102的基体，因此可以进一步使总厚度比组合的多层板更薄。此外，因为可以使每个层比陶瓷多层板更薄，所以也可以获得更薄的结构。具体，本发明能够获得在现有技术的结构中成问题的16或更多层(具有17或更多层的导电图形的结构)的超多层结构，如日本专利申请-公开号2004-158671和日本专利申请特许-公开号2002-118194所述，同时保持所有薄膜绝缘体10的层叠单元的厚度大约为0.8mm-2.0mm。
通过金属间化合物键合连接每个导电图形4和与这些导电图形4接触的通孔9能够极其安全的连接，大大地增加连接的可靠性，且因此是优选的。
薄膜绝缘体10的厚度方向上的线膨胀系数优选限于140ppm或以下，以及平行于表面的方向上的线膨胀系数优选限于40ppm或以下。下面更详细地解释这一点。
采取一个最外层作为用于该说明的例子，在本实施例中通孔9直接位于连接端子6的下面，如图11A所示，以由此使连接距离最小化，减小电损耗和提高空间利用。该结构被称作“通孔上的焊盘”结构。当由此直接在连接端子6的下面布置通孔9时，在通孔9中发生的热应力必须不超过组成通孔9的材料的强度。如果该应力超过材料的强度，那么在回流过程中的热应力或在使用的环境中产生的热应力将损坏通孔9和损坏电连接。
图11B示出了计算薄膜绝缘体10的厚度方向(Z轴方向)上的线膨胀系数和当通孔9的线膨胀系数假定为23ppm(当锡或铝用作典型的通孔材料时最高级别的线膨胀系数)和薄膜绝缘体10的弹性模量假定为5000MPa(树脂材料的弹性模量最低级别)时施加到通孔9的热应力之间关系的结果。通孔9的材料(金属)的拉伸强度处于100-200MPa的数量级，因此这些通孔9可以可靠地承受的最大热应力被认为是100MPa的数量级。此外，因为使用的典型温度是125℃至-45℃，因此发生最大热应力的最大温差被认为是170℃。参考图11B的曲线图，对于100MPa的热应力，薄膜绝缘体10的厚度方向上的线膨胀系数是大约140ppm。假定通孔9的线膨胀系数的最大级别(23ppm)进行上述计算，薄膜绝缘体的弹性模量的最小级别(5000MPa)，以及通孔9的拉伸强度的最小级别(100MPa)。考虑这些点，如果薄膜绝缘体10的厚度方向上的线膨胀系数是140ppm或以下，那么可以几乎完全地防止由热应力引起的对通孔9的损坏。但是，当打算更大的安全级别时，薄膜绝缘体10的厚度方向上的线膨胀系数更优选设为100ppm或以下。
如图11C所示，热应力与弹性模量和线膨胀系数的乘积成正比，以及表示为弹性模量、线膨胀系数和温差的乘积。由此，为了将从薄膜绝缘体10施加到通孔9的热应力抑制为100Mpa或以下，当最大温差是如上所述的170℃时，薄膜绝缘体10的厚度方向上的弹性模量和线膨胀系数的乘积应该设为0.6MPa/℃或以下，如由图11C可以清楚地理解。
以下说明关注平行于薄膜绝缘体10的表面的方向上的(X轴和Y轴的方向)线膨胀系数。
如果与先前说明一样通过采取一个最外层作为例子说明，那么在本实施例中，LSI芯片2的连接凸块5被固定在连接端子6上，如图12A所示。由此，在平行于表面的方向上薄膜绝缘体10的扩大被LSI芯片2阻止，由此由于组成薄膜绝缘体10的热塑性树脂和构成LSI芯片2的硅的线膨胀系数之间的差异，在薄膜绝缘体10中产生拉伸应力，导致断裂。为了防止这些断裂，薄膜绝缘体10的线膨胀系数必须被抑制。
图12B示出了计算平行于薄膜绝缘体10的表面的方向(X轴和Y轴的方向)上的线膨胀系数和当薄膜绝缘体10的弹性模量处于最小级别(5000MPa)时由于薄膜绝缘体10和LSI芯片2的线膨胀系数之间的差异施加到薄膜绝缘体的拉伸应力之间的关系的结果。
薄膜绝缘体10可以承受的最大拉伸应力处于30MPa的数量级，以及因为使用的典型温度为125℃至-45℃，因此产生最大热应力的最大温差被认为是170℃。参考图12B的曲线图，平行于薄膜绝缘体10表面的方向上的线膨胀系数大约是40ppm，对应于30MPa的拉伸应力。假设薄膜绝缘体的弹性模量处于最小级别(5000MPa)以及薄膜绝缘体10的拉伸强度处于最小级别(30MPa)进行上述计算。考虑这些因数，当平行于薄膜绝缘体10表面的方向上的线膨胀系数是40ppm或以下时，几乎可以完全防止由LSI芯片2的线膨胀系数差异产生的拉伸应力引起的薄膜绝缘体10中的断裂。
当考虑平行于该薄膜绝缘体10的表面的方向上的弹性模量的振幅以便将薄膜绝缘体10的拉伸应力抑制为30MPa或以下，同时最大温差是170℃时，平行于薄膜绝缘体10的表面的方向上的弹性模量和线膨胀系数的乘积应该是0.18MPa/℃或以下，如由图12C可以清楚地看出。
尽管采取一个最外层作为上述说明中的例子，但是相对侧的最外层的情况被认为是基本上等效的。换句话说，在通孔上的焊盘结构中，在构成薄膜绝缘体10的热塑性树脂的厚度方向上的线膨胀系数优选是140ppm或以下(更优选100ppm或以下)以及平行于表面的方向上的线膨胀系数优选是40ppm或以下。在构成薄膜绝缘体10的热塑性树脂的厚度方向上的弹性模量和线膨胀系数的乘积优选是0.6MPa/℃或以下，以及平行于表面的方向上的弹性模量和线膨胀系数的乘积优选是0.18MPa/℃或以下。
从不同的观点，将构成薄膜绝缘体10的热塑性树脂的线膨胀系数设置为硅的线膨胀系数和玻璃环氧树脂的线膨胀系数之间的值是优选的，硅是LSI芯片2的主要材料(在厚度方向上的线膨胀系数是3-4ppm，以及在平面方向上的线膨胀系数是3-4ppm)，玻璃环氧树脂是母板3的主要材料(在厚度方向上的线膨胀系数大约60ppm以及在平面方向的线膨胀系数是16-17ppm)，因为由LSI芯片2、多层板1和母板3的三种材料的线膨胀系数之间的差异引起的热应力可以被抑制为低的级别，相对尺寸误差可以被抑制为低的级别，以及连接可靠性可以被提高。换句话说，构成薄膜绝缘体10的热塑性树脂的厚度方向上的线膨胀系数优选在4-60ppm的范围内，以及平行于表面的方向上的线膨胀系数优选在4-16ppm的范围内。
如图13所示，通过在所有薄膜绝缘体10的每一个的相同平面位置或除最外层以外的所有薄膜绝缘体10的相同平面位于中形成通孔9，以便这些通孔9排列在从一个最外层至相对侧的最外层的厚度方向上的列中，使用最小间距可以实现横穿所有薄膜绝缘体10的电连接结构。在其中在厚的铁芯材料101中必须形成代替通孔的穿通孔103的结构中不能获得这些，如图1所示。但是，当在本实施例中每个层是薄膜绝缘体10时，不产生与制造步骤或使用的金属量相关的问题，以及可以实现容易的电连接，具有优异的空间效率。
图14示出了本发明的多层板1的一个最外层上的连接端子附近的放大图。如由图14可以清楚地理解，将构成薄膜绝缘体10的热塑性树脂***一个最外层上的用于倒装芯片连接的多个连接端子6之间并覆盖连接端子6的至少部分侧表面。当例如许多薄膜绝缘体10的叠层经受压力时，该结构防止连接端子6的位置改变和将引起电短路的连接端子6之间的接触，以及进一步防止焊剂或金属进入每个连接端子6之间的间隙并使得连接端子6之间电短路。该结构可以采取其中连接端子6设置在最外层上和热塑性树脂覆盖连接端子6的侧表面但是不位于连接端子6的上表面上(不覆盖上表面)的形状，如图7，8，11A，12A，13，17B和18B所示。另外，该结构可以采取其中在其上形成连接端子6的层的外面进一步设置薄膜绝缘体10的最外层和这些最外层的热塑性树脂也位于连接端子6的部分顶表面上(覆盖部分上表面)的形状，如图10C，23A-23B和24A-24B所示。在后一种情况下，热塑性树脂被设置为覆盖连接端子6的部分上表面，由此进一步增加用于防止短路的可靠性，以及连接端子6可以被更牢固地固定。而且，在此情况下，在薄膜绝缘体10的最外层中打孔，以露出连接端子6的部分上表面。
图15示出了多层板的相对侧的最外层中的金属焊盘7和焊球8附近的放大示图。如图14所示的结构，构成薄膜绝缘体10的热塑性树脂也***在这些金属焊盘7之间并覆盖金属焊盘7的至少部分侧表面。该结构防止金属焊盘7移动、彼此接触，以及导致电短路，以及防止焊剂或金属进入金属焊盘7之间的间隙和导致金属焊盘7之间电短路。当使用回流固定焊球8时，该结构是特别有效的，因为它防止来自焊球的焊剂流入金属焊盘7之间的空间，从而引起电短路。此外，如果热塑性树脂被设置为覆盖金属焊盘7的部分上表面，那么可以进一步提高用于防止短路的可靠性。与现有技术的结构相比较，在不使制造工序变复杂的情况下，可以消除由于热应力的变形或损坏的危险。
更进一步，当使用回流固定焊球8时，热量的施加导致热塑性树脂软化，因此金属焊盘7和焊球8陷入软化的热塑性树脂中。如果在该状态下硬化该结构，那么焊球8可以被非常稳固地固定。
相反，在例如日本专利申请特许-公开号2004-158671中公开的结构中，如图3的放大视图所示，其上已安装了焊球112的金属焊盘111被布置在热固性环氧树脂上，以及回流过程中热量的施加导致热固性环氧树脂硬化。由此，金属焊盘111和焊球112不陷入基底层102，因此仅仅以相对不稳定的状态安装在基底层102上。在日本专利申请特许-公开号2002-118194中描述的结构中，其上安装了焊球112的金属焊盘111也被布置在已经硬化的陶瓷108上，如图4的放大视图所示。结果，金属焊盘111和焊球112不陷入陶瓷108，以及由此仅仅以相对不稳定的状态安装在陶瓷108上。用于陶瓷108的烧结的烘烤温度和其他条件以及用于固定焊球112的回流完全不同，因此陶瓷108的同步烧结和焊球112的固定成为问题。在用于固定焊球112的回流过程中陶瓷108不被加热软化。
根据本实施例，可以使得金属焊盘7和焊球8陷入薄膜绝缘体10，薄膜绝缘体10是热塑性树脂层，由此被牢固地固定，这些是在现有技术的方法中不能获得的特点，如日本专利申请特许-公开号2004-158671和日本专利申请特许-公开号2002-118194。
在现有技术的某些结构中，通过涂敷抗焊剂113和覆盖金属焊盘111或连接端子110的侧表面和部分上表面可以获得更坚固的固定，由图3和4中的交替长和短虚线所示。但是，在此情况下，抗焊剂113的涂敷必须被新增加作为分开的工序，此增加使制造工艺变复杂，延长制造时间和增加制造成本。此外，抗焊剂113的线膨胀系数(在厚度方向上是65ppm和在平面方向上是10-12ppm)大大地不同于热固性基底层102的线膨胀系数(环氧树脂：在厚度方向上是68ppm和在平面方向上是68ppm)或陶瓷108的线膨胀系数(在厚度方向上是4-6ppm和在平面方向上是4-6ppm)，热固性基底层用作用于固定金属焊盘111或连接端子110的基体，以及该差异导致可能引起变形和损坏的高级别热应力。
但是，在本实施例中，其中固定金属焊盘7或连接端子6的基体和覆盖金属焊盘7或连接端子6的侧表面和部分上表面的覆盖部分都由相同的热塑性树脂构成。结果，通过加热和加压可以共同地形成薄膜绝缘体(热塑性树脂层)10，制造工艺不变复杂，而且，因为线膨胀系数是相同的，因此没有由热应力引起的变形和损坏的可能性。此外，即使当连接端子6和金属焊盘7的高密度布置使掩模涂敷变复杂，根据本实施例在每个连接端子6之间和在每个金属焊盘7之间***热塑性树脂也便于这些连接端子6和金属焊盘7的牢固固定，同时防止电短路。
在日本专利申请特许-公开号2004-158671中描述的现有技术的组合多层板的情况下，铁芯材料的线膨胀系数(在厚度方向上是50ppm和平面方向上是14-16ppm)大大地不同于组合部分的线膨胀系数(在厚度方向上是68ppm和在平面方向上是68ppm)。因此温度的变化在多层板内引起内应力，随后可以引起变形和损坏。
薄膜绝缘体的材料不局限于先前描述的例子，可以是下面的任意一种材料或包含下面至少一种材料的化合物：聚醚醚酮、聚醚酰亚胺、液晶聚合物、聚苯硫、热塑性聚酰亚胺、聚醚砜、聚苯醚以及间同立构的聚苯乙烯。
上述说明关注本发明的多层板1的基本结构和半导体器件。在本发明中，各种设计措施应用于多层板1和半导体器件的形成，以及这些措施是完全新颖的和没有现有技术中运用的。下面的详细说明涉及这些措施的具体内容。
支线结构
基于各种设计规则决定多层板1中的导电图形4的结构。导电图形4可以大致地分为四种类型，即信号-布线图形4a、供电图形和接地图形。信号-布线图形4a形成为布置微线路径。供电图形和接地图形典型地包括在至少一部分中的较大区域的平面图形4b(至少大于信号-布线图形4a的区域)。作为现有技术使用的一种设计方法，有如图5所示的所谓支线结构，其中形成部分微信号-布线图形4a，***一对平面图形4b和4b′之间并分别被上和下平面上的一对平面图形4b和4b′重叠，亦即供电图形或接地图形，其中形成一对平面图形4b和4b′(另外，尽管在图中未示出，由两个平面图形4b和4b′形成)，不在邻近于其上形成信号-布线图形4a的表面S2上，而是在距离表面S1比表面S2距表面S1的距离更大的距离上的较远表面上。此时，在信号-布线图形4a和相距的平面图形4b之间提供等于大于薄膜绝缘体10的两倍厚度的间隔t。这些是基于自由地设置信号-布线图形4a和平面图形4b和4b′之间的间隔的设计方法，基于薄膜绝缘体10的材料和信号-布线图形4a的宽度的这种因数的考虑，在切实可行的范围内重叠信号-布线图形4a，以便对通过信号-布线图形4a的电信号的流动给予希望的电性能。
在这种类型的支线结构中，信号-布线图形4a和覆盖信号-布线图形4a的平面图形4b之间增加间隔的内部部分(其中提供至少是薄膜绝缘体的两层厚度的间隔t的部分)是其中什么也不形成的真空空间，以保证先前描述的间隔t，尽管其上可以形成导电图形4(在此情况下称为“用作中间层的表面”)的薄膜绝缘体10的表面S2位于该空间中。但是，在本发明中，为了减小浪费的真空空间和提高空间效率，导电图形4b″也形成在用作中间层的表面S2上，如图16所示。在此情况下，在信号-布线图形4a和平面图形4b之间***的区域中不形成导电图形4，以便不失去支线结构的效果，而是在几乎不影响支线结构的效果的该区域外面的位置处形成平面图形4b″。更进一步，在相同的表面上形成平面图形4b″，但是在平面图形对4b和4b′之间***的信号-布线图形4a外面，以实现空间效率的进一步改善。在此情况下，平面图形4b也具有屏蔽信号-布线图形4a的效果。
尽管在图中未示出，但是可以在用作中间层的表面S2上和/或在先前描述的结构中的信号-布线图形4a的外面形成其他信号-布线图形。但是，在此情况下，形成支线结构或带状线结构考虑信号-布线图形的电性能，需要极其复杂的图形结构。此外，形成在用作中间层的表面S2上的平面图形4b″以及形成信号-布线图形4a外面的平面图形4b可以用作供电图形或接地图形。在多层板1中其上形成供电图形和/或接地图形的层数目的这种增加可以缩短供电图形和/或接地图形和各种导电图形之间布线路径距离，导电图形连接到位于多层板1中的每个层上的供电图形和/或接地图形。布线路径距离的这种缩短具有减小损耗、提高电性能和便于导电图形4的设计的效果。
如以上说明所述，形成在信号-布线图形4a外面的平面图形4b、形成在用作中间层的表面S2上的平面图形4b″以及构成支线结构的平面图形对4b和4b′的任意一个可以是供电图形或接地图形。但是，当使这些平面图形4b，4b′，4b″和4b的任意一个(例如，平面图形4b″)是供电图形和使其他平面图形(例如，平面图形4b，4b′和4b)是接地图形时，至少一个供电图形(例如，平面图形4b″)和至少一个接地图形(例如，平面图形4b)面对面放置，在两个图形(例如，平面图形4b″和4b)之间可以形成电容器。当由此实现电容器时，因为该电容器的效果，可以降低阻抗，以及可以抑制和稳定电源电压中的振幅。由此，优选进行考虑，以及决定这些平面图形4b，4b′，4b″和4b的每一个为供电图形或接地图形，以便形成具有足够电容量的电容器，以获得稳定供电电压的效果。图16示出了用于形成用于稳定供电电压的希望电容量的电容器的导电图形4的布置例子，但是本发明当然不限于该布置。
虚拟图形形成
在本发明中，层叠由热塑性树脂构成的许多薄膜绝缘体10，然后共同地经受加热和加压，以形成多层板1，在该多层板1的内层部分中形成各种导电图形4和通孔9。基于考虑到电布线条件的设计形成这些导电图形4和通孔9，但是存在金属的平面分布不平衡的可能性，金属是这些导电图形4和通孔9的材料。例如，存在薄膜绝缘体10的一个表面中发生金属分布不平衡的可能性。对于每个薄膜绝缘体的表面也存在每个表面中的金属的面积比变化的潜在性。因此，当形成导电图形4和通孔9的金属在某些部分是不足的以及在其他部分是丰富的时，如图17A和17B所示，对集合的许多薄膜绝缘体10的加热和加压可以导致每个层的位置轻微的改变，伴随压力的施加和热塑性树脂的软化。因为金属担当增强和承受存在形成导电图形4和通孔9的金属的位置中(金属丰富的位置)的压力，该位置发生移动，而软化的热塑性树脂不能承受压力和在不存在形成导电图形4和通孔9的金属的位置中(金属不足的位置)易于变形。结果，导电图形4的某些部分存在变形的可能性，具有差的尺寸精确度和不能获得希望的电连接(参见图17B)。
但是，在本实施例中，如图18A和18B所示，形成由金属(由图18B中的阴影示出)制成的虚拟图形12，以校正薄膜绝缘体10的表面内金属分布的不平衡。同时，这些虚拟图形12为每个表面校正薄膜绝缘体10的全部表面上的金属面积比的变化，以及也校正每个表面中的任意平面区域中的金属面积比的变化。因此，如图7和8所示，大部分金属被均匀地分布在多层板1中，因此当加压和加热时可以抑制变形和尺寸精确度保持高级别。即使假定在加热和加压过程中每个薄膜绝缘体10略微地变形，在整个结构上该变形通常也是均匀的。结果，不发生导电图形4的局部变形(参见图17B)，电连接时的副作用可以被抑制至最小，以及可以保持高的连接可靠性。这些虚拟图形12不仅使金属的分布均匀，而且通过增加金属的面积比也有助于增强效果。
具体，在通孔9的附近形成虚拟图形12，通孔9常常形成在许多层上的相同平面位置中，具有使金属的面积比均匀的效果。
上述虚拟图形12是由无助于电连接的金属形成的独立虚拟图形，但是这些虚拟图形12的全部或部分可以被电连接以及用作接地图形或供电图形。
排气孔的形成
在薄膜绝缘体10上形成的部分导电图形4接触和与通孔9电连接，通孔9在厚度方向穿过薄膜绝缘体10。为了保证这些电连接，导电图形4典型地形成在相对宽的范围上，以便覆盖通孔9的端面。当导电图形4以此方式覆盖通孔9的端面时，在导电图形4中捕获在加热过程中从通孔9产生的气体，该气体不能被排放到外部，例如，由被加到通孔11中嵌入以形成通孔9的金属的挥发性溶剂的汽化引起的气体。多层板1内的气体的这种聚集可以导致如内应力或化学损坏增加的问题。但是，在本发明中，在通孔9附近的导电图形4中有效地形成排气孔13。
在现有技术中，存在如图6所示的结构，其中在具有一定尺寸的区域的导电图形中形成具有例如500μm直径的多个孔114。但是，这些孔114随机地布置或以规则矩阵布置，不特别考虑与通孔115的位置关系(如图6中的点所示)。但是本申请人注意到由先前描述的通孔9的溶剂汽化产生并且被覆盖这些通孔9的端面的导电图形4阻挡的气体，如图19A和19C所示，具有设计的排气孔13，有效地形成在通孔9的附近(如图19A和19C的点所示)。利用通孔作为中心，具体在通孔附近(例如，在具有300μm半径的圆圈内的区域中)，围绕通孔对称地形成具有，例如100μm直径的多个孔，能够使气体有效的和平衡排出，以便气体不留在部分中。此外，多个排气孔13也优选在在除通孔9的附近以外的区域中提供的平面导电图形4中，以例如500μm的间距布置在矩阵中，如图19B和19C所示，由此由除通孔9以外的部分产生的各种气体可以被排出。
通孔的布置
如先前描述，在本实施例中，连接端子6暴露于多层板1的一个最外层上的外部，以及采用通孔上的焊盘结构，其中直接在这些连接端子6下面的通孔9通过直接接触连接到连接端子6。在多层板1的相对侧的最外层上，其上放置球端子8的金属焊盘7被露出，以及采用通孔上的焊盘结构，其中直接在这些金属焊盘7下面的通孔9通过直接接触连接到这些金属焊盘7。如图20A-20C和21所示，本发明中的通孔9布置为在朝向薄膜绝缘体10的中心的位置处接触连接端子6和金属焊盘7。
通过考虑一个最外层上的通孔9和连接端子6之间的位置关系说明这一点。如果暂时地假定通孔9形成为接触连接端子6的中心，如图22所示，LSI芯片2的凸块5将接触连接端子6，那么施加的压力将被直接传送到通孔9，因此对通孔9潜在地造成损伤。为此，优选远离连接端子6的中心形成通孔9。
接下来暂时地假定通孔9布置为朝向薄膜绝缘体10的周边接触连接端子6的位置，如图23A和23B所示。当多个薄膜绝缘体10被层叠和共同地经受压力和热量时，如平面内看到，从中心朝向整个层叠体的***侧面，压力将被正常地施加，如图23A所示。换句话说，在最外层中，连接端子6将首先接收来自连接端子6的中心的压力，以及然后这些连接端子6将移动，以陷入软化的热塑性树脂。移动因此连接端子6滑动以及热塑性树脂被排挤到外部的压力由接触连接端子6的周边侧面端部的通孔9接收，由此通孔9朝外部倾斜，如图23B的放大视图所示。此时，在通孔9的外侧仅仅存在软化的热塑性树脂，以及该软化的热塑性树脂不能支撑通孔9。结果，产生通孔9将倾斜，与连接端子6不可靠地连接的可能性。此外，通孔9朝外部倾斜增加当在外部存在比位于最外面的连接端子6更多的平面导电图形4时，朝外面倾斜的通孔9将接触外导电图形4和导致电短路的可能性。
在本实施例中，通孔9布置为朝向薄膜绝缘体10的中心接触连接端子6的位置，如图24A-24B所示。由此，当薄膜绝缘体10被层叠和共同地经受压力和热量时，连接端子6和通孔9的端部的中心侧面首先接收最外层上的压力。即使连接端子6应该滑动，如图23A-23B所示的结构，通孔9支撑连接端子6和抑制该移动。此外，在热塑性树脂中通孔9用作软化的楔子，因此抑制朝外部的压力移位。另一方面，通过连接端子6的端部的周边侧面提供的支撑抑制通孔9朝外部倾斜。换句话说，在该结构中，通孔9和连接端子6(具体，端部的周边侧面)相互提供支撑且因此防止变形。结果，通孔9和连接端子6之间连接的可靠性是高的。此外，因为通孔9不朝外部倾斜，因此，与位于最靠近周边的连接端子相比，可以在进一步朝向周边的区域中形成平面导电图形4，没有引起电短路的危险。
为了简化绘图，在图23A-23B和24A-24B中省略了用于露出连接端子6的孔，该孔设置在薄膜绝缘体10的最外层中。当由于通孔9的倾斜和热塑性树脂的移动孔(未示出)变形时，如图23A-23B所示，通过这些孔露出的外部部件(例如，凸块5)和连接端子6之间的连接可能被损害。但是，在图24A-24B中示出了本发明的实施例中抑制通孔9的倾斜和热塑性树脂的移动的结构，抑制孔的变形(未示出)和因此增加外部部件(如凸块5)和被这些孔露出的连接端子6之间的连接可靠性。
关于在图20A-20C和21中示出的在多层板1的相对侧的最外层上的金属焊盘7和通孔9，通孔9再次优选布置为金属焊盘7的接触位置朝着薄膜绝缘体10的中心，用于正好与上面所述相同的原因。
尽管使用特定的术语描述了本发明的优选实施例，但是这种描述仅仅是说明性的，应当理解，在不脱离下列权利要求的精神或范围的条件下可以进行改变和变化。

Claims (23)

1.一种用于半导体器件的封装基底，包括：
层叠并键合在一起以及每个具有导电通孔的多个热塑性树脂层，所述导电通孔在厚度方向上穿过这些层；
由在所述热塑性树脂层的至少一个表面上设置的金属层构成的导电图形；
在一个最外层上露出的连接端子，用于安装和电连接倒装芯片连接类型的集成电路元件；以及
构成球栅阵列结构以及在相对侧的最外层上露出的导电球端子。
2.根据权利要求1所述的用于半导体器件的封装基底，其中：
用于半导体器件的所述封装基底具有十六或更多的所述热塑性树脂层，以及所述层叠并键合的热塑性层的总厚度是0.8mm-2.0mm；
在所有所述热塑性树脂层的每一层中或在除最外层以外的所述热塑性树脂层中设置一个或多个所述通孔；以及
设置十七或更多层的所述导电图形。
3.根据权利要求2所述的用于半导体器件的封装基底，其中，通过金属间化合物键合连接所述导电图形和接触这些导电图形的所述通孔。
4.根据权利要求1所述的用于半导体器件的封装基底，其中：
用于与所述集成电路元件倒装芯片连接的多个所述连接端子在所述一个最外层上露出，以及在每个所述连接端子之间***热塑性树脂，覆盖所述连接端子的至少部分侧表面，以及防止所述连接端子之间短路；以及
其上分别布置所述球端子的多个金属焊盘在相对侧的所述最外层上露出，以及在所述金属焊盘的每一个之间***热塑性树脂，覆盖所述金属焊盘的至少部分侧表面，以及防止所述金属焊盘之间短路。
5.根据权利要求4所述的用于半导体器件的封装基底，其中：
在所述一个最外层上露出的所述连接端子接触直接在这些连接端子下面设置的所述通孔，以及通过这些通孔电连接到所述导电图形；以及
其上分别布置所述球端子的多个金属焊盘在相对侧的所述最外层上露出，以及这些金属焊盘接触直接在这些金属焊盘下面设置的通孔，以及通过该通孔与所述导电图形电连接。
6.根据权利要求4所述的用于半导体器件的封装基底，其中所述导电图形的至少三个层被至少两个所述通孔电连接，该通孔在至少两个所述热塑性树脂层的相同平面位置处成直线设置在厚度方向上的列中。
7.根据权利要求4所述的用于半导体器件的封装基底，其中所有所述热塑性树脂层，或除最外层以外的所有所述热塑性树脂层具有在相同平面位置处设置并构成电连接的结构的所述通孔，其中这些通孔成一直线布置在通过所有所述热塑性树脂层的厚度方向上的列中。
8.根据权利要求4所述的用于半导体器件的封装基底，其中每个所述热塑性树脂层的厚度方向上的线膨胀系数是140ppm或以下，以及平行于每个所述热塑性树脂层的所述表面的方向上的线膨胀系数是40ppm或以下。
9.根据权利要求4所述的用于半导体器件的封装基底，其中每个所述热塑性树脂层的线膨胀系数和弹性模量的乘积在厚度方向上是0.6MPa/℃或以下，以及在平行于所述表面的方向上是0.18MPa/℃或以下。
10.根据权利要求4所述的用于半导体器件的封装基底，其中所述热塑性树脂层是以下的任意一种或包含以下的至少一种的混合物：聚醚醚酮、聚醚酰亚胺、液晶聚合物、聚苯硫、热塑性聚酰亚胺、聚醚砜、聚苯醚以及间同立构(syndiotactic)聚苯乙烯。
11.根据权利要求4所述的用于半导体器件的封装基底，其中：
所述导电图形包括微信号-布线图形和形成有比所述信号-布线图形更大区域的平面图形；
所述信号-布线图形的一部分具有与位于比所述信号-布线图形更上面的层中的平面图形重叠的平面和位于更下层的平面图形，并处于所述两个平面图形之间***的位置中；
在从其上形成所述信号-布线图形的所述热塑性树脂层的表面，被厚度方向上的所述热塑性树脂的至少两层厚度分开的表面上，形成具有与所述信号-布线图形重叠的平面的所述两个平面图形的一个或两个；
形成至少一个表面，该表面是其上形成所述信号-布线图形的表面和其上形成所述平面图形的表面之间存在的中间层，以及该表面被所述热塑性树脂的至少两层厚度分开；
在该表面的区域中不形成导电图形，该表面是所述中间层，***在所述信号-布线图形和所述平面图形之间，以及在该表面的所述区域外面形成平面图形，该表面是所述的中间层；以及
在其上形成所述信号-布线图形的表面上的所述信号-布线图形外面形成不直接连接到所述信号-布线图形的平面图形。
12.根据权利要求11所述的用于半导体器件的封装基底，其中：
所述具有与所述信号-布线图形的一部分重叠的平面的平面图形对的至少一个，形成在为所述中间层的表面上的所述平面图形，以及形成在所述信号-布线图形外面的所述平面图形，是供电图形，以及其他的所述平面图形是接地图形；以及
至少一个所述供电图形和至少一个所述接地图形互相面对并形成电容器。
13.根据权利要求4所述的用于半导体器件的封装基底，其中在所述热塑性树脂层的至少一个的表面上形成接地图形、供电图形或由被隔离以及无助于电连接的金属制成的虚拟图形，用于校正表面中的金属分布的不平衡。
14.根据权利要求4所述的用于半导体器件的封装基底，其中按所述热塑性树脂层的整个表面上金属的面积比，以及按所述热塑性树脂层的表面中的任意平面区域中的金属面积比，在至少一个所述热塑性树脂层的表面上形成接地图形、供电图形或由被分离以及无助于电连接的金属制成的虚拟图形，用于为所述表面的每一个校正变化。
15.根据权利要求13所述的用于半导体器件的封装基底，其中至少在所述通孔附近形成所述接地图形、供电图形或由金属制成的虚拟图形。
16.根据权利要求14所述的用于半导体器件的封装基底，其中至少在所述通孔附近形成所述接地图形、供电图形或由金属制成的虚拟图形。
17.根据权利要求4所述的用于半导体器件的封装基底，其中在所述热塑性树脂层的所述通孔的附近设置的所述平面导电图形中设置多个排气孔，这些排气孔利用所述通孔作为中心对称地布置。
18.根据权利要求17所述的用于半导体器件的封装基底，其中在所述通孔附近外的部分中设置的所述平面导电图形中设置多个排气孔，这些排气孔以矩阵形式布置。
19.根据权利要求17所述的用于半导体器件的封装基底，其中所述通孔的附近是用所述通孔作为中心、具有300μm半径的圆圈内的区域。
20.根据权利要求18所述的用于半导体器件的封装基底，其中所述通孔的附近是用所述通孔作为中心、具有300μm半径的圆圈内的区域。
21.根据权利要求4所述的用于半导体器件的封装基底，其中：
连接到在所述一个最外层上露出的所述连接端子的所述通孔布置为所述连接端子的接触位置朝向所述热塑性树脂层的中心；以及
通孔，其连接到其上放置所述球端子的金属焊盘，金属焊盘在相对侧的所述最外层上露出，布置为所述金属焊盘的接触位置朝向所述热塑性树脂层的中心的方向。
22.一种半导体器件，包括：
根据权利要求4的用于半导体器件的封装基底；
安装在所述一个最外层上并电连接到所述连接端子的倒装芯片连接类型的集成电路元件；以及
粘附到相对侧的所述最外层并电连接到所述球端子的外部板。
23.一种用于半导体器件的封装基底的制造方法，包括以下步骤：
形成多个热塑性树脂层；
在所有所述热塑性树脂层中或除最外层以外的的所有所述热塑性树脂层中形成导电通孔，这些通孔在所述热塑性树脂层的厚度方向上穿过所述热塑性树脂层；
在所述热塑性树脂层的至少一个表面上形成构成导电图形的金属层；
在形成所述通孔和形成所述金属层的步骤之后，层叠所述多个热塑性树脂层并共同地加热和加压以使所述热塑性树脂层键合在一起和使所述热塑性树脂层合成一体；
设置用于安装和电连接倒装芯片连接类型的集成电路元件的连接端子，以便所述连接端子从位于一个最外层上的所述热塑性树脂层暴露于外部；以及
设置构成球栅阵列结构的导电球端子，以便导电球端子从位于相对侧的最外层上的所述热塑性树脂层暴露于外部。
CN2005100966709A 2004-08-31 2005-08-31 用于半导体器件的封装基底、其制造方法以及半导体器件 Active CN1744303B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004252568A JP4559163B2 (ja) 2004-08-31 2004-08-31 半導体装置用パッケージ基板およびその製造方法と半導体装置
JP2004-252568 2004-08-31
JP2004252568 2004-08-31

Publications (2)

Publication Number Publication Date
CN1744303A true CN1744303A (zh) 2006-03-08
CN1744303B CN1744303B (zh) 2010-05-05

Family

ID=35942718

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005100966709A Active CN1744303B (zh) 2004-08-31 2005-08-31 用于半导体器件的封装基底、其制造方法以及半导体器件

Country Status (5)

Country Link
US (1) US7378745B2 (zh)
JP (1) JP4559163B2 (zh)
KR (1) KR100773461B1 (zh)
CN (1) CN1744303B (zh)
TW (1) TWI278972B (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102254897A (zh) * 2010-05-18 2011-11-23 台湾积体电路制造股份有限公司 具有中介层的封装***
CN102469691A (zh) * 2010-11-10 2012-05-23 三星电机株式会社 印刷电路板及其制造方法
CN102804940A (zh) * 2009-09-24 2012-11-28 奥普蒂恩公司 包括电路板和电子集成元件的封装型***的接触垫的布置
CN102820270A (zh) * 2011-06-09 2012-12-12 欣兴电子股份有限公司 封装基板及其制法
CN103378040A (zh) * 2012-04-11 2013-10-30 台湾积体电路制造股份有限公司 半导体器件封装件及半导体器件封装方法
CN104701217A (zh) * 2013-12-06 2015-06-10 日本麦可罗尼克斯股份有限公司 布线基板导通孔配置确定装置及方法
CN108476585A (zh) * 2015-12-02 2018-08-31 马尔泰克技术有限公司 Pcb混合重分布层
CN111029326A (zh) * 2018-10-09 2020-04-17 西安邮电大学 基于lcp工艺的凸点互连结构
CN111052885A (zh) * 2017-08-25 2020-04-21 塔克托科技有限公司 用于承载电子器件的多层结构及其相关制造方法
CN113068322A (zh) * 2021-02-11 2021-07-02 赵行 一种柔性电路板新型接线方法
WO2022160800A1 (zh) * 2021-01-28 2022-08-04 华为技术有限公司 连接组件、板级架构，以及一种计算设备

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI388042B (zh) * 2004-11-04 2013-03-01 Taiwan Semiconductor Mfg 基於奈米管基板之積體電路
JP4533248B2 (ja) * 2005-06-03 2010-09-01 新光電気工業株式会社 電子装置
DE102005039365B4 (de) * 2005-08-19 2022-02-10 Infineon Technologies Ag Gate-gesteuertes Fin-Widerstandselement, welches als pinch - resistor arbeitet, zur Verwendung als ESD-Schutzelement in einem elektrischen Schaltkreis und Einrichtung zum Schutz vor elektrostatischen Entladungen in einem elektrischen Schaltkreis
KR100719376B1 (ko) * 2006-01-05 2007-05-17 삼성전자주식회사 실장 불량을 줄일 수 있는 패드 구조체를 구비하는 반도체장치
JP2007201254A (ja) * 2006-01-27 2007-08-09 Ibiden Co Ltd 半導体素子内蔵基板、半導体素子内蔵型多層回路基板
JP4881044B2 (ja) * 2006-03-16 2012-02-22 株式会社東芝 積層型半導体装置の製造方法
JP4870584B2 (ja) * 2007-01-19 2012-02-08 ルネサスエレクトロニクス株式会社 半導体装置
JP4800253B2 (ja) * 2007-04-04 2011-10-26 新光電気工業株式会社 配線基板の製造方法
TWI334643B (en) * 2007-04-11 2010-12-11 Nan Ya Printed Circuit Board Corp Solder pad and method of making the same
JP5125389B2 (ja) * 2007-10-12 2013-01-23 富士通株式会社 基板の製造方法
JP2009099620A (ja) * 2007-10-12 2009-05-07 Fujitsu Ltd コア基板およびその製造方法
US20090294961A1 (en) * 2008-06-02 2009-12-03 Infineon Technologies Ag Semiconductor device
WO2010099158A1 (en) * 2009-02-26 2010-09-02 Arkema Inc. Electrode arrays based on polyetherketoneketone
JP5445001B2 (ja) * 2009-09-29 2014-03-19 沖電気工業株式会社 半導体素子内蔵基板及び半導体素子内蔵基板の製造方法
US8278214B2 (en) * 2009-12-23 2012-10-02 Intel Corporation Through mold via polymer block package
JP5514560B2 (ja) 2010-01-14 2014-06-04 ルネサスエレクトロニクス株式会社 半導体装置
CN102163558B (zh) * 2010-02-23 2012-12-19 日月光半导体制造股份有限公司 芯片封装结构的制造方法
JP2011222946A (ja) * 2010-03-26 2011-11-04 Sumitomo Bakelite Co Ltd 回路基板、半導体装置、回路基板の製造方法および半導体装置の製造方法
US8174826B2 (en) 2010-05-27 2012-05-08 International Business Machines Corporation Liquid cooling system for stackable modules in energy-efficient computing systems
US8279597B2 (en) 2010-05-27 2012-10-02 International Business Machines Corporation Heatsink allowing in-situ maintenance in a stackable module
US8179674B2 (en) 2010-05-28 2012-05-15 International Business Machines Corporation Scalable space-optimized and energy-efficient computing system
US8358503B2 (en) 2010-05-28 2013-01-22 International Business Machines Corporation Stackable module for energy-efficient computing systems
US8426961B2 (en) * 2010-06-25 2013-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded 3D interposer structure
TWI420983B (zh) * 2010-12-17 2013-12-21 Darfon Electronics Corp 陶瓷電路基板與製造方法
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
US8810025B2 (en) * 2011-03-17 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Reinforcement structure for flip-chip packaging
WO2012176402A1 (ja) * 2011-06-21 2012-12-27 株式会社村田製作所 回路モジュール
JP5468572B2 (ja) * 2011-06-22 2014-04-09 新光電気工業株式会社 配線基板
US9888568B2 (en) 2012-02-08 2018-02-06 Crane Electronics, Inc. Multilayer electronics assembly and method for embedding electrical circuit components within a three dimensional module
CN104145538B (zh) * 2012-02-08 2018-12-14 克兰电子公司 多层式电子组件和用于将电路部件嵌入三维模块的方法
US8890302B2 (en) * 2012-06-29 2014-11-18 Intel Corporation Hybrid package transmission line circuits
JP6122606B2 (ja) * 2012-10-16 2017-04-26 ルネサスエレクトロニクス株式会社 半導体装置
JP2014086651A (ja) * 2012-10-26 2014-05-12 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
JP6291738B2 (ja) 2013-07-25 2018-03-14 富士通株式会社 回路基板、回路基板の製造方法及び電子機器
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
CN205726710U (zh) * 2014-02-07 2016-11-23 株式会社村田制作所 树脂多层基板及元器件模块
CN105140198B (zh) * 2014-05-29 2017-11-28 日月光半导体制造股份有限公司 半导体衬底、半导体封装结构及其制造方法
JP6374338B2 (ja) * 2015-03-24 2018-08-15 京セラ株式会社 配線基板
US20180047692A1 (en) * 2016-08-10 2018-02-15 Amkor Technology, Inc. Method and System for Packing Optimization of Semiconductor Devices
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
KR102639101B1 (ko) * 2017-02-24 2024-02-22 에스케이하이닉스 주식회사 전자기간섭 차폐 구조를 갖는 반도체 패키지
US10074919B1 (en) * 2017-06-16 2018-09-11 Intel Corporation Board integrated interconnect
US10973128B2 (en) * 2017-08-30 2021-04-06 Panasonic Intellectual Property Management Co., Ltd. Flexible printed circuit and imaging apparatus including same
KR102028715B1 (ko) 2017-12-19 2019-10-07 삼성전자주식회사 반도체 패키지
KR102029099B1 (ko) 2018-02-05 2019-10-07 삼성전자주식회사 반도체 패키지
US10645808B2 (en) * 2018-02-22 2020-05-05 Apple Inc. Devices with radio-frequency printed circuits
JP7214966B2 (ja) * 2018-03-16 2023-01-31 富士電機株式会社 半導体装置及び半導体装置の製造方法
TWI681527B (zh) * 2019-03-21 2020-01-01 創意電子股份有限公司 線路結構及晶片封裝件
US11519957B2 (en) * 2019-09-26 2022-12-06 International Business Machines Corporation Ball grid array current meter with a current sense wire
US11226369B2 (en) * 2019-09-26 2022-01-18 International Business Machines Corporation Ball grid array current meter with a current sense loop
US11054442B2 (en) 2019-09-26 2021-07-06 International Business Machines Corporation Ball grid array current meter with a current sense mesh

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1992011654A1 (en) 1990-12-21 1992-07-09 Motorola, Inc. Leadless pad array chip carrier
US5672911A (en) * 1996-05-30 1997-09-30 Lsi Logic Corporation Apparatus to decouple core circuits power supply from input-output circuits power supply in a semiconductor device package
KR100234719B1 (ko) * 1997-03-14 1999-12-15 김영환 에리어 어레이 패키지 및 그 제조방법
US6639155B1 (en) * 1997-06-11 2003-10-28 International Business Machines Corporation High performance packaging platform and method of making same
US5847936A (en) * 1997-06-20 1998-12-08 Sun Microsystems, Inc. Optimized routing scheme for an integrated circuit/printed circuit board
KR19990011236A (ko) * 1997-07-22 1999-02-18 문정환 반도체장치의 다층배선 형성방법
US6525414B2 (en) * 1997-09-16 2003-02-25 Matsushita Electric Industrial Co., Ltd. Semiconductor device including a wiring board and semiconductor elements mounted thereon
JP3466443B2 (ja) * 1997-11-19 2003-11-10 新光電気工業株式会社 多層回路基板
JP3355142B2 (ja) 1998-01-21 2002-12-09 三菱樹脂株式会社 耐熱性積層体用フィルムとこれを用いたプリント配線基板用素板および基板の製造方法
US5939782A (en) * 1998-03-03 1999-08-17 Sun Microsystems, Inc. Package construction for integrated circuit chip with bypass capacitor
KR20000059562A (ko) * 1999-03-05 2000-10-05 이형도 다층 플렉시블 기판
US6613413B1 (en) * 1999-04-26 2003-09-02 International Business Machines Corporation Porous power and ground planes for reduced PCB delamination and better reliability
JP2001035960A (ja) * 1999-07-21 2001-02-09 Mitsubishi Electric Corp 半導体装置および製造方法
JP3865989B2 (ja) * 2000-01-13 2007-01-10 新光電気工業株式会社 多層配線基板、配線基板、多層配線基板の製造方法、配線基板の製造方法、及び半導体装置
EP1990832A3 (en) * 2000-02-25 2010-09-29 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
JP2001244609A (ja) * 2000-02-25 2001-09-07 Sony Corp 配線基板の製造方法及びそれにより得られた配線基板
US6535398B1 (en) * 2000-03-07 2003-03-18 Fujitsu Limited Multichip module substrates with buried discrete capacitors and components and methods for making
JP2002057467A (ja) * 2000-08-11 2002-02-22 Kenwood Corp 多層配線基板
JP4329253B2 (ja) 2000-10-10 2009-09-09 株式会社村田製作所 フリップチップ用セラミック多層基板の製造方法
JP3819701B2 (ja) * 2000-11-10 2006-09-13 三菱樹脂株式会社 ビルドアップ多層プリント配線基板用コア基板
JP2002222895A (ja) * 2001-01-25 2002-08-09 Sumitomo Bakelite Co Ltd 半導体装置およびその製造方法
US6486534B1 (en) * 2001-02-16 2002-11-26 Ashvattha Semiconductor, Inc. Integrated circuit die having an interference shield
US6512182B2 (en) * 2001-03-12 2003-01-28 Ngk Spark Plug Co., Ltd. Wiring circuit board and method for producing same
JP2003060348A (ja) * 2001-06-07 2003-02-28 Denso Corp プリント基板
JP3885638B2 (ja) 2001-07-04 2007-02-21 株式会社デンソー プレス工法およびプレス用部材の作製方法
JP3861669B2 (ja) * 2001-11-22 2006-12-20 ソニー株式会社 マルチチップ回路モジュールの製造方法
US6975025B2 (en) * 2001-12-03 2005-12-13 Intel Corporation Semiconductor chip package and method of manufacturing same
JP2003188338A (ja) * 2001-12-13 2003-07-04 Sony Corp 回路基板装置及びその製造方法
KR20030060268A (ko) * 2002-01-08 2003-07-16 주식회사 심텍 본딩패드 접속용 비아홀을 이용한 비지에이 반도체패키지의 제조방법 및 그 구조
JP2003201364A (ja) * 2002-01-10 2003-07-18 Nitto Denko Corp 配線基板用多孔質フィルム、及び配線基板プリプレグ
JP3855774B2 (ja) 2002-01-15 2006-12-13 株式会社デンソー 多層基板の製造方法
JP4181778B2 (ja) * 2002-02-05 2008-11-19 ソニー株式会社 配線基板の製造方法
US6941537B2 (en) * 2002-02-07 2005-09-06 Intel Corporation Standoff devices and methods of using same
JP3773896B2 (ja) * 2002-02-15 2006-05-10 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US20030170450A1 (en) 2002-03-05 2003-09-11 Stewart Steven L. Attachment of surface mount devices to printed circuit boards using a thermoplastic adhesive
JP2003264256A (ja) * 2002-03-08 2003-09-19 Hitachi Ltd 半導体装置
JP4051989B2 (ja) * 2002-04-12 2008-02-27 株式会社デンソー 多層配線基板の製造方法
US6750403B2 (en) * 2002-04-18 2004-06-15 Hewlett-Packard Development Company, L.P. Reconfigurable multilayer printed circuit board
JP3855832B2 (ja) 2002-04-23 2006-12-13 株式会社デンソー プリント基板の製造方法
JP2003324280A (ja) 2002-05-07 2003-11-14 Denso Corp プリント基板の製造方法
JP3945316B2 (ja) * 2002-05-30 2007-07-18 株式会社デンソー 多層配線基板及びその製造方法
JP2004031828A (ja) * 2002-06-27 2004-01-29 Ibiden Co Ltd 多層プリント配線板
JP3918674B2 (ja) 2002-07-31 2007-05-23 株式会社デンソー プリント基板の製造方法
JP4121339B2 (ja) 2002-09-02 2008-07-23 株式会社フジクラ 多層配線板の製造方法
JP2004158671A (ja) 2002-11-07 2004-06-03 Eito Kogyo:Kk 多層基板およびその製造方法
TW573332B (en) 2002-11-29 2004-01-21 Via Tech Inc Lamination process and structure
CA2455024A1 (en) * 2003-01-30 2004-07-30 Endicott Interconnect Technologies, Inc. Stacked chip electronic package having laminate carrier and method of making same
JP2004241496A (ja) * 2003-02-04 2004-08-26 Kyocera Corp 配線基板およびこれを用いた電子装置
JP2004253738A (ja) * 2003-02-21 2004-09-09 Toshiba Corp パッケージ基板及びフリップチップ型半導体装置
US6781218B1 (en) * 2003-03-04 2004-08-24 Nptest, Inc. Method and apparatus for accessing internal nodes of an integrated circuit using IC package substrate
US7579251B2 (en) * 2003-05-15 2009-08-25 Fujitsu Limited Aerosol deposition process
TW586676U (en) * 2003-06-16 2004-05-01 Via Tech Inc Hybrid IC package substrate
JP4387403B2 (ja) * 2004-03-19 2009-12-16 株式会社ルネサステクノロジ 電子回路

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102804940A (zh) * 2009-09-24 2012-11-28 奥普蒂恩公司 包括电路板和电子集成元件的封装型***的接触垫的布置
CN102254897A (zh) * 2010-05-18 2011-11-23 台湾积体电路制造股份有限公司 具有中介层的封装***
CN102254897B (zh) * 2010-05-18 2015-06-10 台湾积体电路制造股份有限公司 具有中介层的封装***
CN102469691A (zh) * 2010-11-10 2012-05-23 三星电机株式会社 印刷电路板及其制造方法
CN102820270B (zh) * 2011-06-09 2016-04-27 欣兴电子股份有限公司 封装基板及其制法
CN102820270A (zh) * 2011-06-09 2012-12-12 欣兴电子股份有限公司 封装基板及其制法
CN103378040B (zh) * 2012-04-11 2016-08-03 台湾积体电路制造股份有限公司 半导体器件封装件及半导体器件封装方法
CN103378040A (zh) * 2012-04-11 2013-10-30 台湾积体电路制造股份有限公司 半导体器件封装件及半导体器件封装方法
US9935038B2 (en) 2012-04-11 2018-04-03 Taiwan Semiconductor Manufacturing Company Semiconductor device packages and methods
CN104701217A (zh) * 2013-12-06 2015-06-10 日本麦可罗尼克斯股份有限公司 布线基板导通孔配置确定装置及方法
CN104701217B (zh) * 2013-12-06 2017-09-15 日本麦可罗尼克斯股份有限公司 布线基板导通孔配置确定装置及方法
CN108476585A (zh) * 2015-12-02 2018-08-31 马尔泰克技术有限公司 Pcb混合重分布层
CN108476585B (zh) * 2015-12-02 2021-05-18 弗莱克斯有限公司 Pcb混合重分布层
CN111052885A (zh) * 2017-08-25 2020-04-21 塔克托科技有限公司 用于承载电子器件的多层结构及其相关制造方法
CN111029326A (zh) * 2018-10-09 2020-04-17 西安邮电大学 基于lcp工艺的凸点互连结构
CN111029326B (zh) * 2018-10-09 2022-04-26 西安邮电大学 基于lcp工艺的凸点互连结构
WO2022160800A1 (zh) * 2021-01-28 2022-08-04 华为技术有限公司 连接组件、板级架构，以及一种计算设备
CN113068322A (zh) * 2021-02-11 2021-07-02 赵行 一种柔性电路板新型接线方法
CN113068322B (zh) * 2021-02-11 2022-04-12 达翔技术（恩施）有限公司 一种柔性电路板接线方法

Also Published As

Publication number Publication date
KR20060050826A (ko) 2006-05-19
JP4559163B2 (ja) 2010-10-06
TW200620577A (en) 2006-06-16
KR100773461B1 (ko) 2007-11-05
US7378745B2 (en) 2008-05-27
CN1744303B (zh) 2010-05-05
US20060044735A1 (en) 2006-03-02
TWI278972B (en) 2007-04-11
JP2006073622A (ja) 2006-03-16

Similar Documents

Publication Publication Date Title
CN1744303A (zh) 用于半导体器件的封装基底、其制造方法以及半导体器件
KR101918139B1 (ko) 성형된 저 cte 유전체를 갖는 인터포저
US7532453B2 (en) Built-in capacitor type wiring board and method for manufacturing the same
TWI389608B (zh) 嵌入有組件之配線基板及其製造方法
JP5389770B2 (ja) 電子素子内蔵印刷回路基板及びその製造方法
JP4661787B2 (ja) 配線基板とその製造方法
CN1118098C (zh) 半导体集成电路器件
KR102088692B1 (ko) 신뢰성 있는 표면 실장 집적 전력 모듈
US20120217049A1 (en) Wiring board with built-in imaging device
KR101027711B1 (ko) 다층 배선 기판의 제조 방법
US20100224397A1 (en) Wiring board and method for manufacturing the same
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
WO2008111546A2 (en) Semiconductor device having semiconductor structure bodies on upper and lower surfaces thereof, and method of manufacturing the same
TW201010536A (en) Flex-rigid wiring board and electronic device
CN101911852A (zh) 多层印刷布线板及利用该布线板的安装体
JP3910379B2 (ja) ボール・グリッド・アレイ・モジュール用の多層基板の製造方法
US9281269B2 (en) Integrated circuit package and method of manufacture
US20130070437A1 (en) Hybrid interposer
JP7247046B2 (ja) 配線基板及び配線基板の製造方法
JP6639934B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2011151048A (ja) 電子部品の製造方法および電子部品
CN1719604A (zh) 用于安装半导体的布线衬底及其制造方法和半导体组件
JP5459134B2 (ja) 半導体パッケージ内蔵配線板、及び半導体パッケージ内蔵配線板の製造方法
JP5008886B2 (ja) 配線基板の製造方法
JP2004228446A (ja) プリント基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CO., LTD.

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Co-patentee after: Denso Co., Ltd.

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Co-patentee before: Denso Co., Ltd.

Patentee before: NEC Corp.

CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Co-patentee after: Denso Co., Ltd.

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Co-patentee before: Denso Co., Ltd.

Patentee before: Renesas Electronics Corporation

CP02 Change in the address of a patent holder