JP2001035960A - 半導体装置および製造方法 - Google Patents
半導体装置および製造方法Info
- Publication number
- JP2001035960A JP2001035960A JP11206576A JP20657699A JP2001035960A JP 2001035960 A JP2001035960 A JP 2001035960A JP 11206576 A JP11206576 A JP 11206576A JP 20657699 A JP20657699 A JP 20657699A JP 2001035960 A JP2001035960 A JP 2001035960A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- organic
- semiconductor chip
- bumps
- package portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 101
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000000758 substrate Substances 0.000 claims abstract description 71
- 239000003990 capacitor Substances 0.000 claims description 21
- 239000000853 adhesive Substances 0.000 claims description 18
- 230000001070 adhesive effect Effects 0.000 claims description 18
- 239000011368 organic material Substances 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 12
- 239000003989 dielectric material Substances 0.000 claims description 7
- 238000010030 laminating Methods 0.000 claims description 3
- 229910000679 solder Inorganic materials 0.000 abstract description 7
- 239000011159 matrix material Substances 0.000 abstract description 3
- 239000000919 ceramic Substances 0.000 description 10
- 229920005989 resin Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229910010293 ceramic material Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Abstract
よび電源/グランドプレーン特性を高くしつつ、かつ安
価に実現可能な多ピンの半導体記憶装置および製造方法
を提供する。 【解決手段】 実装基板16のサイズが大きくても半田
ボール9の実装信頼性を高めることができるため、70
0から1000ピンクラスを越える多ピン端子数のBG
Aタイプの半導体装置を実現することができる。この結
果,PGAタイプの半導体装置を用いた場合に必要であ
った実装用のソケット等を不用とすることができるた
め、コストの低減をすることが可能となる。さらに、多
ピン端子数となった場合でも、信号用端子を自由度を高
くフルマトリックス状に配置することができるため、半
導体チップ2のサイズを小さくすることができ、半導体
チップ2とBGA基板1との間のバンプ3の信頼性も高
く、安価に多ピンの半導体を実現することができる。
Description
製造方法に関し、特に有機材料を用いた基板を有する半
導体装置およびその製造方法に関する。
す。図8において、符号17はセラミック材料を用いた
セラミック基板、2はセラミック基板17上にバンプ3
を介してフリップチップ接合された半導体チップ、4は
半導体チップ2とセラミック基板17との間を充填する
アンダーフィル樹脂、12はスイッチングノイズを低減
させるためにセラミック基板17上に形成されたチップ
コンデンサ、9はセラミック基板17の下面に形成され
た半田ボールである。
は、特に電気的に高性能を要求される用途に対して、例
えばセラミック材料を採用したBGA(Ball Grid Arra
y)基板(セラミック基板17)と半導体チップ2とを
バンプ3を介してフリップチップ接合することにより、
電気的接合距離を短くしていた。しかし、セラミック材
料からなる半導体装置は、有機材料からなる実装基板と
熱膨張係数が異なるため、実装信頼性を保つためには外
形サイズの小さい領域、すなわち端子数の少ない領域で
のみしかBGAパッケージとして採用することができな
いという問題があった。したがって、外形サイズの大き
い領域、すなわち端子数の多い領域ではPGA(Pin Gr
id Array)パッケージを採用することになるため、半導
体装置を接続するソケットを半導体装置と実装基板との
間に設ける必要があり、コストが余計にかかるという問
題があった。
気的モデル図を示す。図9で図8と同じ符号を付した部
分は同じ機能を有するため説明は省略する。図9におい
て、符号13aは多層基板化された複数のセラミック基
板17中にある電源プレーン、13bはセラミック基板
17中にあるグランドプレーン、18は配線のインダク
タンスである。
に伴いスイッチングノイズの問題が生じていたが、図9
に示されるように、従来の半導体装置は、10層以上の
多層基板を採用し、電源プレーン13aとグランドプレ
ーン13b(以下、まとめて呼ぶ場合は「電源/グラン
ドプレーン13」という)を増強することにより、スイ
ッチングノイズを低減させて高性能を実現していた。こ
の電源/グランドプレーン13特性をさらに向上させる
ため、スイッチングノイズを吸収するためのノイズ吸収
用コンデンサとして、セラミック基板17上に高い容量
を有するチップコンデンサ12を配置していた。
デンサ12を設けた場合、半導体チップ2とチップコン
デンサ12とを接続する配線距離が長くなり、配線のイ
ンダクタンス18が大きくなるため、スイッチングノイ
ズを低減させるという電気的な高性能を満足させるため
に低インダクタンスのチップコンデンサ12を採用した
としても、十分にその性能を発揮することができないと
いう問題があった。さらにチップコンデンサ12自体の
コストが高いという問題もあった。
は、上記問題を解決するためになされたものであり、端
子数が多い場合であっても実装信頼性を高くしつつ、か
つ安価に実現可能な多ピンの半導体記憶装置および製造
方法を提供することにある。さらに、本発明の目的は、
端子数が多い場合であっても、電源/グランドプレーン
特性を高くしつつ、かつ安価に実現可能な多ピンの半導
体記憶装置および製造方法を提供することにある。
は、有機材料を用いて形成された有機基板と、複数の前
記有機基板が積層されたパッケージ部と、前記パッケー
ジ部に積層された前記有機基板の各々に設けられた接続
孔を前記有機基板が積層された方向へ直接つなぎ合わせ
たスタックドヴィアと、前記パッケージ部の上面を形成
する有機基板上に接合された、所定のピッチで形成され
たバンプを有する半導体チップとを備え、前記スタック
ドヴィアが形成されるピッチを、前記半導体チップが有
するバンプが形成された所定のピッチと同じピッチとす
るものである。
ッケージ部は電源プレーンとグランドプレーンとを有し
ており、前記電源プレーンと前記グランドプレーンとの
間に高誘電率の材料を用いて形成された高誘電率層をさ
らに備え、前記半導体チップが有するバンプと前記電源
プレーンとの間および該バンプと異なる他のバンプと前
記グランドプレーンとの間を、各々フリップチップ接合
することができるものである。
ッケージ部の下面を形成する有機基板の下面であって、
かつ前記半導体チップのエッジ部分の下方の位置に形成
されたチップコンデンサをさらに備えることができるも
のである。
ッケージ部の上面を形成する有機基板上に取り付けられ
たリングと、前記リングと前記パッケージ部の上面を形
成する有機基板との間に設けられた高誘電率の材料を用
いて形成された接着部とをさらに備えることができるも
のである。
ッケージ部の下面を形成する有機基板の下面に取り付け
られた高誘電率の材料を用いて形成されたテープ部をさ
らに備えことができるものである。
ッケージ部を実装する有機材料を用いて形成された実装
基板をさらに備え、該実装基板の熱膨張係数と前記有機
基板を形成する有機材料の熱膨張係数とが等しくするこ
とができるものである。
装基板上であって、かつ前記半導体チップの下方の領域
に取り付けられた高誘電率の材料を用いて形成されたテ
ープ部をさらに備えることができるものである。
材料を用いた有機基板を複数枚積層してパッケージ部を
形成する工程と、前記パッケージ部に積層された前記有
機基板の各々に設けられた接続孔を前記有機基板が積層
された方向へ直接つなぎ合わせてスタックドヴィアを形
成する工程と、前記パッケージ部の上面を形成する有機
基板上に、所定のピッチで形成されたバンプを有する半
導体チップを接合する工程とを備え、前記スタックドヴ
ィアが形成されるピッチを、前記半導体チップが有する
バンプが形成された所定のピッチと同じピッチとするも
のである。
実施の形態を詳細に説明する。
態1における半導体装置の断面図を示す。図1におい
て、符号1は有機材料を用いたBGA基板、2はBGA
基板1上にバンプ3を介してフリップチップ接合された
半導体チップ、4は半導体チップ2とBGA基板1との
間を充填するアンダーフィル樹脂、7はBGA基板1の
上面にリング接着剤5を介して取り付けられたリング、
8は半導体チップ2とリング7との上面に、半導体チッ
プ1側はヒートスプレッダ接着剤を介しリング7側はリ
ング接着剤5と同じ接着剤を介して取り付けられたヒー
トスプレッダ、9はBGA基板1の下面(または裏面)
に形成された半田ボール、10はスタックドヴィア(St
acked Via)である。
有機材料、例えばFR4、BTレシン等のエポキシ樹脂
からなる実装基板16(後述)と同等の熱膨張係数を有
する有機材料からなっている。したがって、実装基板1
6のサイズが大きくても半田ボール9の実装信頼性を高
めることができるため、500から1000ピンクラス
を越える多ピン端子数のBGAタイプの半導体装置を実
現することができる。この結果,従来の技術で説明され
たようなPGAタイプの半導体装置を用いた場合に必要
であった実装用のソケット等を不用とすることができる
ため、コストの低減をすることが可能となる。
図1では8層の場合が例示されている。以下、本明細書
において、特に多層の構造全体を指すためにBGA基板
1に代えてパッケージ部1という語を用いる場合があ
る。図1に示されるように、多層に積層されたBGA基
板1中にある各接続孔は、BGA基板1が積層された方
向(垂直方向)に垂直につなぎ合わされて、スタックド
ヴィアまたはスタックドバイア10を形成している。こ
のスタックドヴィア10の水平方向のピッチは、半導体
チップ1上に形成されたバンプ3の水平方向のピッチと
同等のピッチを有している。
することにより、500から1000ピンクラスを越え
る多ピン端子数となった場合でも、信号用端子を自由度
を高くフルマトリックス状に配置することができるた
め、半導体チップ2のサイズを小さくすることができ、
半導体チップ2とBGA基板1との間のバンプ3の信頼
性も高く、安価に多ピンの半導体を実現することができ
る。
板16のサイズが大きくても半田ボール9の実装信頼性
を高めることができるため、500から1000ピンク
ラスを越える多ピン端子数のBGAタイプの半導体装置
を実現することができる。この結果,PGAタイプの半
導体装置を用いた場合に必要であった実装用のソケット
等を不用とすることができるため、コストの低減をする
ことが可能となる。さらに、多ピン端子数となった場合
でも、信号用端子を自由度を高くフルマトリックス状に
配置することができるため、半導体チップ2のサイズを
小さくすることができ、半導体チップ2とBGA基板1
との間のバンプ3の信頼性も高く、安価に多ピンの半導
体装置を実現することができる。
態2における半導体装置の断面図を示す。図2で図1と
同じ符号を付した部分は同じ機能を有するものであるた
め説明は省略する。図2において、符号11は高誘電率
の材料からなる高誘電率層(キャパシタ層)である。
態2においては実施の形態1の構造を有するパッケージ
部1に加えて、有機材料を用いたBGA基板1の内部に
ある電源プレーン13aとグランドプレーン13bとの
間にのみ高誘電率層11を設けている。
るための半導体装置の断面図を示す。図3で図1または
図2と同じ符号を付した部分は同じ機能を有するもので
あるため説明は省略する。図3に示されるように、電源
/グランドプレーン13間に形成された高誘電率層11
によるキャパシタ11aにより、バンプ3と電源/グラ
ンドプレーンとの間のインダクタンス19を極限まで低
減させることができ、有効にスイッチングノイズを低減
させることができる。
形態1の構造を有するパッケージ部1に加えて、有機材
料を用いたBGA基板1の内部にある電源プレーン13
aとグランドプレーン13bとの間にのみ高誘電率層1
1を設けることにより、バンプ3と電源/グランドプレ
ーンとの間のインダクタンス19を極限まで低減させる
ことができ、有効にスイッチングノイズを低減させるこ
とができる。
態3における半導体装置の断面図を示す。図4で図1な
いし図3と同じ符号を付した部分は同じ機能を有するも
のであるため説明は省略する。図4において、符号12
はBGA基板1の下面に取り付けられたチップコンデン
サである。
態3においては実施の形態1の構造を有するパッケージ
部1において、実装信頼性が一般的には最も低いとされ
ている半導体チップ2のエッジ下方の半田ボール9の位
置にチップコンデンサ12を取り付けることにより、電
源/グランドプレーン13の電気的特性を高めることが
できる。500または700から1000ピンクラスを
越える多ピン端子数の要求に対しても、上述のように信
号用端子として用いられない半導体チップ2のエッジ下
方のみに限定してチップコンデンサ12を取り付けるた
め、実質的に実装信頼性上、多ピンの要求を一切妨げる
ことがない。さらに、従来の半導体チップ12の横にチ
ップコンデンサ12を設ける場合と比較して、バンプ3
からの距離を短くすることができるため、配線によるイ
ンダクタンス19を低減させることができ、同等の性能
を有するチップコンデンサ12を用いたとしても、さら
に有効にスイッチングノイズを低減させることができ
る。
形態1の構造を有するパッケージ部1において、実装信
頼性が一般的には最も低いとされている半導体チップ2
のエッジ下方の半田ボール9の位置にチップコンデンサ
12を取り付けることにより、電源/グランドプレーン
13の電気的特性を高めることができる。
態4における半導体装置の断面図を示す。図5で図1な
いし図4と同じ符号を付した部分は同じ機能を有するも
のであるため説明は省略する。図5において、符号14
はBGA基板1とリング7との間に用いられる高誘電材
接着剤である。
態4においては実施の形態1のBGA基板1とリング7
との接着剤として、高誘電材の接着剤14を用いること
により、チップコンデンサ12を取り付けることなく、
電源/グランドプレーン13間の電気的特性を高めるこ
とができ、有効にスイッチングノイズを低減させること
ができる。
形態1の構造を有するパッケージ部上面のBGA基板1
とリング7との接着剤として、高誘電材の接着剤14を
用いることにより、チップコンデンサ12を取り付ける
ことなく、電源/グランドプレーン13間の電気的特性
を高めることができ、有効にスイッチングノイズを低減
させることができる。
態5における半導体装置の断面図を示す。図6で図1な
いし図5と同じ符号を付した部分は同じ機能を有するも
のであるため説明は省略する。図6において、符号15
はBGA基板1とリング7との間に用いられる高誘電材
接着剤である。
態5においては実施の形態1のパッケージ部1の下面
(裏面)であって、かつ半導体チップ2の搭載位置の下
方に、高誘電率の材料からなる接着シート(高誘電材テ
ープ)15を貼り付けることにより、電源/グランドプ
レーン13間の電気的特性を高めることができ、有効に
スイッチングノイズを低減させることができる。
形態1の構造を有するパッケージ部1の下面(裏面)で
あって、かつ半導体チップ2の搭載位置の下方に、高誘
電率の材料からなる接着シート(高誘電材テープ)15
を貼り付けることにより、電源/グランドプレーン13
間の電気的特性を高めることができ、有効にスイッチン
グノイズを低減させることができる。
態6における半導体装置の断面図を示す。図7で図1な
いし図6と同じ符号を付した部分は同じ機能を有するも
のであるため説明は省略する。図7において、符号16
はパッケージ部1を実装する実装基板である。
態6においては実施の形態1のパッケージ部1を実装す
る実装基板16上であって、かつ半導体チップ2の搭載
位置の下方に、高誘電率の材料からなる接着シート(高
誘電材テープ)15を貼り付けることにより、電源/グ
ランドプレーン13間の電気的特性を高めることがで
き、有効にスイッチングノイズを低減させることができ
る。
形態1のパッケージ部1を実装する実装基板16上であ
って、かつ半導体チップ2の搭載位置の下方に、高誘電
率の材料からなる接着シート(高誘電材テープ)15を
貼り付けることにより、電源/グランドプレーン13間
の電気的特性を高めることができ、有効にスイッチング
ノイズを低減させることができる。
憶装置および製造方法によれば、端子数が多い場合であ
っても実装信頼性を高くしつつ、かつ安価に実現可能な
多ピンの半導体記憶装置および製造方法を提供すること
ができる。さらに、本発明の半導体記憶装置および製造
方法によれば、端子数が多い場合であっても、電源/グ
ランドプレーン特性を高くしつつ、かつ安価に実現可能
な多ピンの半導体記憶装置および製造方法を提供するこ
とができる。
断面図である。
断面図である。
導体装置の断面図である。
断面図である。
断面図である。
断面図である。
断面図である。
である。
4 アンダーフィル樹脂、 5 リング接着剤、 6
ヒートスプレッダ接着剤、 7 リング、8 ヒート
スプレッダ、 9 半導体ボール、 10 スタックド
ヴィア、 11 高誘電率層、 11a 高誘電率層1
1によるキャパシタ、 12 チップコンデンサ、 1
3 電源/グランドプレーン、 13a 電源プレー
ン、 13b グランドプレーン、 14 高誘電材接
着剤、 15 高誘電材テープ、16 実装基板、 1
7セラミック基板、 18、19 インダクタンス。
Claims (8)
- 【請求項1】 有機材料を用いて形成された有機基板
と、 複数の前記有機基板が積層されたパッケージ部と、 前記パッケージ部に積層された前記有機基板の各々に設
けられた接続孔を前記有機基板が積層された方向へ直接
つなぎ合わせたスタックドヴィアと、 前記パッケージ部の上面を形成する有機基板上に接合さ
れた、所定のピッチで形成されたバンプを有する半導体
チップとを備え、 前記スタックドヴィアが形成されるピッチを、前記半導
体チップが有するバンプが形成された所定のピッチと同
じピッチとすることを特徴とする半導体装置。 - 【請求項2】 前記パッケージ部は電源プレーンとグラ
ンドプレーンとを有しており、 前記電源プレーンと前記グランドプレーンとの間に高誘
電率の材料を用いて形成された高誘電率層をさらに備
え、 前記半導体チップが有するバンプと前記電源プレーンと
の間および該バンプと異なる他のバンプと前記グランド
プレーンとの間を、各々フリップチップ接合したことを
特徴とする請求項1記載の半導体装置。 - 【請求項3】 前記パッケージ部の下面を形成する有機
基板の下面であって、かつ前記半導体チップのエッジ部
分の下方の位置に形成されたチップコンデンサをさらに
備えたことを特徴とする請求項1記載の半導体装置。 - 【請求項4】 前記パッケージ部の上面を形成する有機
基板上に取り付けられたリングと、 前記リングと前記パッケージ部の上面を形成する有機基
板との間に設けられた高誘電率の材料を用いて形成され
た接着部とをさらに備えたことを特徴とする請求項1記
載の半導体装置。 - 【請求項5】 前記パッケージ部の下面を形成する有機
基板の下面に取り付けられた高誘電率の材料を用いて形
成されたテープ部をさらに備えたことを特徴とする請求
項1記載の半導体装置。 - 【請求項6】 前記パッケージ部を実装する有機材料を
用いて形成された実装基板をさらに備え、該実装基板の
熱膨張係数と前記有機基板を形成する有機材料の熱膨張
係数とが等しいことを特徴とする請求項1ないし5のい
ずれかに記載の半導体装置。 - 【請求項7】 前記実装基板上であって、かつ前記半導
体チップの下方の領域に取り付けられた高誘電率の材料
を用いて形成されたテープ部をさらに備えたことを特徴
とする請求項6記載の半導体装置。 - 【請求項8】 有機材料を用いた有機基板を複数枚積層
してパッケージ部を形成する工程と、 前記パッケージ部に積層された前記有機基板の各々に設
けられた接続孔を前記有機基板が積層された方向へ直接
つなぎ合わせてスタックドヴィアを形成する工程と、 前記パッケージ部の上面を形成する有機基板上に、所定
のピッチで形成されたバンプを有する半導体チップを接
合する工程とを備え、 前記スタックドヴィアが形成されるピッチを、前記半導
体チップが有するバンプが形成された所定のピッチと同
じピッチとすることを特徴とする半導体装置の製造方
法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11206576A JP2001035960A (ja) | 1999-07-21 | 1999-07-21 | 半導体装置および製造方法 |
US09/481,687 US6369443B1 (en) | 1999-07-21 | 2000-01-12 | Semiconductor device with stacked vias |
KR10-2000-0023422A KR100368696B1 (ko) | 1999-07-21 | 2000-05-02 | 반도체장치 및 제조방법 |
TW089108726A TW525422B (en) | 1999-07-21 | 2000-05-08 | Semiconductor device, and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11206576A JP2001035960A (ja) | 1999-07-21 | 1999-07-21 | 半導体装置および製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008004744A Division JP4627323B2 (ja) | 2008-01-11 | 2008-01-11 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001035960A true JP2001035960A (ja) | 2001-02-09 |
Family
ID=16525698
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11206576A Pending JP2001035960A (ja) | 1999-07-21 | 1999-07-21 | 半導体装置および製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6369443B1 (ja) |
JP (1) | JP2001035960A (ja) |
KR (1) | KR100368696B1 (ja) |
TW (1) | TW525422B (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6717275B2 (en) | 2001-10-29 | 2004-04-06 | Renesas Technology Corp. | Semiconductor module |
JP2005302942A (ja) * | 2004-04-09 | 2005-10-27 | Murata Mfg Co Ltd | 多層配線基板及びその製造方法 |
JP2006344680A (ja) * | 2005-06-07 | 2006-12-21 | Fujitsu Ltd | Icパッケージ、その製造方法及び集積回路装置 |
JP2007096223A (ja) * | 2005-09-30 | 2007-04-12 | Fujitsu Ltd | 電気部品の電源ピンへのコンデンサ内蔵型給電装置 |
US7521787B2 (en) | 2005-05-16 | 2009-04-21 | Kabushiki Kaisha Toshiba | Semiconductor device |
US7893542B2 (en) | 2007-03-30 | 2011-02-22 | Sumitomo Bakelite Company, Ltd. | Connecting structure for flip-chip semiconductor package, build-up layer material, sealing resin composition, and circuit board |
CN110622306A (zh) * | 2017-05-17 | 2019-12-27 | 赛灵思公司 | 低串扰垂直连接接口 |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3996315B2 (ja) * | 2000-02-21 | 2007-10-24 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
US7247932B1 (en) * | 2000-05-19 | 2007-07-24 | Megica Corporation | Chip package with capacitor |
US6509646B1 (en) * | 2000-05-22 | 2003-01-21 | Silicon Integrated Systems Corp. | Apparatus for reducing an electrical noise inside a ball grid array package |
US6841862B2 (en) * | 2000-06-30 | 2005-01-11 | Nec Corporation | Semiconductor package board using a metal base |
US6970362B1 (en) * | 2000-07-31 | 2005-11-29 | Intel Corporation | Electronic assemblies and systems comprising interposer with embedded capacitors |
US6775150B1 (en) * | 2000-08-30 | 2004-08-10 | Intel Corporation | Electronic assembly comprising ceramic/organic hybrid substrate with embedded capacitors and methods of manufacture |
US6657133B1 (en) * | 2001-05-15 | 2003-12-02 | Xilinx, Inc. | Ball grid array chip capacitor structure |
US7173329B2 (en) * | 2001-09-28 | 2007-02-06 | Intel Corporation | Package stiffener |
JP4387076B2 (ja) * | 2001-10-18 | 2009-12-16 | 株式会社ルネサステクノロジ | 半導体装置 |
US6657311B1 (en) * | 2002-05-16 | 2003-12-02 | Texas Instruments Incorporated | Heat dissipating flip-chip ball grid array |
US6703704B1 (en) * | 2002-09-25 | 2004-03-09 | International Business Machines Corporation | Stress reducing stiffener ring |
US6992387B2 (en) * | 2003-06-23 | 2006-01-31 | Intel Corporation | Capacitor-related systems for addressing package/motherboard resonance |
US7038319B2 (en) * | 2003-08-20 | 2006-05-02 | International Business Machines Corporation | Apparatus and method to reduce signal cross-talk |
US6864165B1 (en) * | 2003-09-15 | 2005-03-08 | International Business Machines Corporation | Method of fabricating integrated electronic chip with an interconnect device |
JP3819901B2 (ja) * | 2003-12-25 | 2006-09-13 | 松下電器産業株式会社 | 半導体装置及びそれを用いた電子機器 |
JP4559163B2 (ja) * | 2004-08-31 | 2010-10-06 | ルネサスエレクトロニクス株式会社 | 半導体装置用パッケージ基板およびその製造方法と半導体装置 |
US7312523B2 (en) * | 2005-07-28 | 2007-12-25 | International Business Machines Corporation | Enhanced via structure for organic module performance |
US7709934B2 (en) * | 2006-12-28 | 2010-05-04 | Intel Corporation | Package level noise isolation |
TWI356480B (en) * | 2007-05-07 | 2012-01-11 | Siliconware Precision Industries Co Ltd | Semiconductor package substrate |
KR100852176B1 (ko) | 2007-06-04 | 2008-08-13 | 삼성전자주식회사 | 인쇄회로보드 및 이를 갖는 반도체 모듈 |
US8338943B2 (en) * | 2010-08-31 | 2012-12-25 | Stmicroelectronics Asia Pacific Pte Ltd. | Semiconductor package with thermal heat spreader |
US20120188721A1 (en) * | 2011-01-21 | 2012-07-26 | Nxp B.V. | Non-metal stiffener ring for fcbga |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02168662A (ja) * | 1988-09-07 | 1990-06-28 | Hitachi Ltd | チップキャリア |
JPH07283538A (ja) * | 1994-04-14 | 1995-10-27 | Ibiden Co Ltd | 多層プリント配線板の製造方法 |
JPH08148595A (ja) * | 1994-11-21 | 1996-06-07 | Sumitomo Metal Ind Ltd | 半導体装置 |
JPH08181445A (ja) * | 1994-12-22 | 1996-07-12 | Sumitomo Metal Ind Ltd | セラミックス多層基板 |
JPH08330506A (ja) * | 1995-06-02 | 1996-12-13 | Tokuyama Corp | 回路基板構造 |
JPH09260537A (ja) * | 1996-03-26 | 1997-10-03 | Sumitomo Kinzoku Electro Device:Kk | フリップチップセラミック基板 |
JPH10209328A (ja) * | 1997-01-27 | 1998-08-07 | Sumitomo Kinzoku Electro Device:Kk | フリップチップセラミック基板 |
JPH11121897A (ja) * | 1997-10-14 | 1999-04-30 | Fujitsu Ltd | 複数の回路素子を基板上に搭載するプリント配線基板の製造方法及びプリント配線基板の構造 |
JP2000508475A (ja) * | 1996-04-09 | 2000-07-04 | ザ ボード オブ トラスティーズ オブ ザ ユニバーシティー オブ アーカンソー | 極広帯域で低インピーダンスのフローティングプレートキャパシタ |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0637249A (ja) | 1992-07-20 | 1994-02-10 | Fujitsu Ltd | キャパシタの取付構造 |
US5959348A (en) * | 1997-08-18 | 1999-09-28 | International Business Machines Corporation | Construction of PBGA substrate for flip chip packing |
-
1999
- 1999-07-21 JP JP11206576A patent/JP2001035960A/ja active Pending
-
2000
- 2000-01-12 US US09/481,687 patent/US6369443B1/en not_active Expired - Fee Related
- 2000-05-02 KR KR10-2000-0023422A patent/KR100368696B1/ko not_active IP Right Cessation
- 2000-05-08 TW TW089108726A patent/TW525422B/zh not_active IP Right Cessation
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02168662A (ja) * | 1988-09-07 | 1990-06-28 | Hitachi Ltd | チップキャリア |
JPH07283538A (ja) * | 1994-04-14 | 1995-10-27 | Ibiden Co Ltd | 多層プリント配線板の製造方法 |
JPH08148595A (ja) * | 1994-11-21 | 1996-06-07 | Sumitomo Metal Ind Ltd | 半導体装置 |
JPH08181445A (ja) * | 1994-12-22 | 1996-07-12 | Sumitomo Metal Ind Ltd | セラミックス多層基板 |
JPH08330506A (ja) * | 1995-06-02 | 1996-12-13 | Tokuyama Corp | 回路基板構造 |
JPH09260537A (ja) * | 1996-03-26 | 1997-10-03 | Sumitomo Kinzoku Electro Device:Kk | フリップチップセラミック基板 |
JP2000508475A (ja) * | 1996-04-09 | 2000-07-04 | ザ ボード オブ トラスティーズ オブ ザ ユニバーシティー オブ アーカンソー | 極広帯域で低インピーダンスのフローティングプレートキャパシタ |
JPH10209328A (ja) * | 1997-01-27 | 1998-08-07 | Sumitomo Kinzoku Electro Device:Kk | フリップチップセラミック基板 |
JPH11121897A (ja) * | 1997-10-14 | 1999-04-30 | Fujitsu Ltd | 複数の回路素子を基板上に搭載するプリント配線基板の製造方法及びプリント配線基板の構造 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6717275B2 (en) | 2001-10-29 | 2004-04-06 | Renesas Technology Corp. | Semiconductor module |
JP2005302942A (ja) * | 2004-04-09 | 2005-10-27 | Murata Mfg Co Ltd | 多層配線基板及びその製造方法 |
JP4513389B2 (ja) * | 2004-04-09 | 2010-07-28 | 株式会社村田製作所 | 多層配線基板及びその製造方法 |
US7521787B2 (en) | 2005-05-16 | 2009-04-21 | Kabushiki Kaisha Toshiba | Semiconductor device |
JP2006344680A (ja) * | 2005-06-07 | 2006-12-21 | Fujitsu Ltd | Icパッケージ、その製造方法及び集積回路装置 |
JP2007096223A (ja) * | 2005-09-30 | 2007-04-12 | Fujitsu Ltd | 電気部品の電源ピンへのコンデンサ内蔵型給電装置 |
US7893542B2 (en) | 2007-03-30 | 2011-02-22 | Sumitomo Bakelite Company, Ltd. | Connecting structure for flip-chip semiconductor package, build-up layer material, sealing resin composition, and circuit board |
KR101439565B1 (ko) | 2007-03-30 | 2014-09-11 | 스미토모 베이클리트 컴퍼니 리미티드 | 플립 칩 반도체 패키지용 접속 구조, 빌드업층 재료, 봉지 수지 조성물 및 회로 기판 |
CN110622306A (zh) * | 2017-05-17 | 2019-12-27 | 赛灵思公司 | 低串扰垂直连接接口 |
Also Published As
Publication number | Publication date |
---|---|
KR100368696B1 (ko) | 2003-01-24 |
US6369443B1 (en) | 2002-04-09 |
KR20010014856A (ko) | 2001-02-26 |
TW525422B (en) | 2003-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001035960A (ja) | 半導体装置および製造方法 | |
US6558978B1 (en) | Chip-over-chip integrated circuit package | |
US8203203B1 (en) | Stacked redistribution layer (RDL) die assembly package | |
US6890798B2 (en) | Stacked chip packaging | |
US7061102B2 (en) | High performance flipchip package that incorporates heat removal with minimal thermal mismatch | |
US6462412B2 (en) | Foldable, flexible laminate type semiconductor apparatus with reinforcing and heat-radiating plates | |
JP3560488B2 (ja) | マルチチップ用チップ・スケール・パッケージ | |
US6621156B2 (en) | Semiconductor device having stacked multi chip module structure | |
US6951773B2 (en) | Chip packaging structure and manufacturing process thereof | |
US5646446A (en) | Three-dimensional flexible assembly of integrated circuits | |
US8304887B2 (en) | Module package with embedded substrate and leadframe | |
US7754538B2 (en) | Packaging substrate structure with electronic components embedded therein and method for manufacturing the same | |
JPH07169872A (ja) | 半導体装置及びその製造方法 | |
JPH05251630A (ja) | 半導体装置 | |
JP2003060153A (ja) | 半導体パッケージ | |
KR20020061812A (ko) | 볼 그리드 어레이형 멀티 칩 패키지와 적층 패키지 | |
US20130307145A1 (en) | Semiconductor package and method of fabricating the same | |
JP2003324183A (ja) | 半導体装置 | |
US6765152B2 (en) | Multichip module having chips on two sides | |
JPH11260999A (ja) | ノイズを低減した積層半導体装置モジュール | |
US7884465B2 (en) | Semiconductor package with passive elements embedded within a semiconductor chip | |
JP2003188342A (ja) | 半導体装置 | |
JP4627323B2 (ja) | 半導体装置 | |
JP3450477B2 (ja) | 半導体装置及びその製造方法 | |
JPH08130288A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060712 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071102 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071113 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090303 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090428 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090623 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090916 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20091005 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20091211 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100521 |