JP3910379B2 - ボール・グリッド・アレイ・モジュール用の多層基板の製造方法 - Google Patents

ボール・グリッド・アレイ・モジュール用の多層基板の製造方法 Download PDF

Info

Publication number
JP3910379B2
JP3910379B2 JP2001176650A JP2001176650A JP3910379B2 JP 3910379 B2 JP3910379 B2 JP 3910379B2 JP 2001176650 A JP2001176650 A JP 2001176650A JP 2001176650 A JP2001176650 A JP 2001176650A JP 3910379 B2 JP3910379 B2 JP 3910379B2
Authority
JP
Japan
Prior art keywords
layer
forming
gap
solder
circuit pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001176650A
Other languages
English (en)
Other versions
JP2003007894A (ja
Inventor
公博 山中
裕 塚田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Priority to JP2001176650A priority Critical patent/JP3910379B2/ja
Priority to US10/162,830 priority patent/US6667559B2/en
Publication of JP2003007894A publication Critical patent/JP2003007894A/ja
Application granted granted Critical
Publication of JP3910379B2 publication Critical patent/JP3910379B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、ビルドアップ配線板を用いたボール・グリッド・アレイ（Ball Grid Array；以下ＢＧＡという。）モジュールに関し、詳しくはＢＧＡパッケージにおいて回路カードと電気的、機械的接続を図るためのはんだボールを設置した構造のＢＧＡモジュール用の多層基板の製造方法に関する。
【０００２】
【従来の技術】
近年のＵＬＳＩの高密度化・高集積化に伴い、ＳＢＣＣ（Solder Ball Chip Connection）として開発された表面実装技術において、ＢＧＡ（Ball Grid Array）パッケージが従来の表面実装部品に代わり、主流となりつつある。
【０００３】
ＢＧＡは、高密度・高性能を実現するフリップチップ実装と同様に、はんだボールによる端子接続は寄生容量・寄生インダクタンスが小さく、電気特性に優れている。接続点の面配列のサイズを小さくした高密度実装形態にも、ＢＧＡは対応することができる。
【０００４】
ＢＧＡモジュールは、セラミックまたはプラスチックなどの誘電体材料による基板の上面および下面に電気構造を有する。この面に、１または複数の半導体チップおよび複数のはんだボールが配列されている構造となっている。半導体チップ搭載面とはんだボール搭載面は、同一面または両面でありうる。図９に、従来のＢＧＡモジュールの１例１００のはんだボール搭載部分の断面構造であって、ＢＧＡボール搭載後、リフロー前の状態を示す。はんだボール１０２は、ＢＧＡパッド１０４の上に搭載され、はんだボール相互の絶縁のためのソルダーレジスト１０６で相互に隔てられてマトリックス状に搭載されている。ＢＧＡパッドからＢＧＡモジュール表面までの高さは、ソルダーレジストの厚みと同等であって、通常１０−２０μｍである。はんだボールを搭載しリフローする場合、リフロー工程においてボールがＢＧＡパッドからはずれる場合がある。詳しくは、搭載されているはんだボールが、リフロー炉の中のコンベアーの振動、また、予め塗布されているフラックスが温度により軟化する際に応力が生じ、これらの外力により、ソルダーレジストの高さを超えてはんだボールが外れてしまう。はんだボールが１つでも欠落していると、はんだボールはリードの役割をも果たしているため、電気的導通に不備が生じ不良品となる。
【０００５】
そこで、はんだボールがＢＧＡパッド上の位置からはずれることを防止するため、種々の方法が実施されている。例えば、はんだボールをＢＧＡパッドの上に設置する場合に用いる保持用ジグを、リフロー時にも適用してはんだボールを保持したり、補強のために粘度の高いフラックスをはんだボールが設置される箇所に塗布し、はんだボールを接着保持する。また、ＢＧＡパッド表面に予め、はんだペーストを塗布しはんだボールを付着させる等の方法が行われている。
【０００６】
しかし、ジグを用いた場合、保持用ジグを設置する工程を経なければならない。また、フラックスを用いる場合は、フラックスを塗布し、除去する工程を経なければならない。さらに、はんだペーストを用いる場合は、塗布工程を経なければならない。
【０００７】
【発明が解決しようとする課題】
本発明の目的は、複雑な工程を経ることなく、ＢＧＡモジュールの製造工程におけるボール取り付け工程において、はんだボールの欠落を防止することである。
【０００８】
【課題を解決するための手段】
本発明は、少なくとも１つの半導体チップおよびはんだボールを搭載するための面を有し、少なくともｎ層（ｎ≧２）の電気構造をはんだボール搭載面に有する多層配線基板を製造する方法であって、表面に第一の導体層を有する多層配線基板を準備するステップ、第一の導体層に第（ｎー１）層目の回路パターンを形成するステップと、回路パターンが形成された基板上に絶縁層を形成するステップと、絶縁層に、回路パターンに至る、はんだボール搭載用の空隙部およびバイアを同時に形成するステップと、空隙部およびバイアが形成された基板上に第二の導体層を形成するステップと、第二の導体層に第ｎ層目の回路パターンを形成するステップであって、同時に空隙部内およびバイア内の各々の第（ｎー１）層目の回路パターン表面上の第二の導体層を残すステップと、空隙部を除く基板表面にソルダーレジスト層を形成するステップと、を備える製造方法を提供する。
【０００９】
本発明の製造方法を用いることにより、ＢＧＡ用の多層配線基板の製造工程の一部として、配線パターン、はんだボール搭載用の空隙部およびバイアを同時に形成することができる。
【００１０】
本発明は、はんだボールを設置するＢＧＡパッドとチップキャリア表面との段差を従来の構造の数倍にした構造を有する空隙部を含むＢＧＡモジュールおよびその製造方法を提供する。プラスチック・ボール・グリッド・アレイ、セラミック・ボール・グリッド・アレイ、およびテープ・ボール・グリッド・アレイ等種々のボール・グリッド・アレイに適用できる。
【００１１】
本発明のＢＧＡモジュールは、基板の両面または片面が、はんだボールおよび半導体チップを搭載するための面であり、はんだボール搭載面が２層以上の電気構造を有する構造を基本構造とする。基板は、プラスチック材料、ファイバグラス・ラミネート、セラミック、ポリイミド、アルミナ等種々の材料が用いられる。また、ガラス布エポキシ樹脂積層基板やポリイミドフィルムを用いたプリント配線基板が好適に用いられる。プリント配線基板は、先に記載した電気構造を有する多層構造のビルドアップ基板であってもよく、アプリケーションにより、適宜選択することができる。ここで、「１層の電気構造」とは、１層の絶縁層とその中に埋め込まれた回路を含む構造をいう。
【００１２】
【発明の実施の形態】
以下、本発明のＢＧＡモジュールおよびその製造方法について、実施の形態を説明する。
【００１３】
本発明のＢＧＡモジュールの一実施態様のはんだボール搭載面の一部断面模式図を図１に示す。本発明のＢＧＡモジュール１０は、はんだボール搭載面に少なくともｎ層（ｎ≧２）の電気構造を有し、基板１２上の第（ｎ−１）層の電気構造１４、第ｎ層の電気構造１６を貫通して、はんだボールが設置されるための空隙部１８が設けられている。第ｎ層は、積層された電気構造のうち最外層をいう。第（ｎ−１）層の電気構造１４は、回路２０と絶縁体層２２で構成され、第ｎ層の電気構造１６は、回路２４とソルダーレジスト層２６で構成されている。空隙部１８は、底部が、第（ｎ−１）層の電気構造の回路２０と同層であり、第ｎ層のソルダーレジスト層２６および第（ｎ−１）層の電気構造１４の絶縁体層２２を貫通し、開口部がソルダーレジスト層２６に設置され、底部に導体層２８を有する。導体層２８は、搭載されるべきはんだボール２９とＢＧＡ内部電気構造との電気的導通を図る。バイア３０は、バイア底部の導体層３２とバイア内側面を被覆する導体層３４により第（ｎ−１）層以下の電気構造１４と第ｎ層の電気構造１６との電気的導通を図っている。この構造を有することにより、はんだボールを搭載した際に、ソルダーレジスト層２６と絶縁体層２２ではんだボールが支持され、その後リフロー等の振動や熱変化があっても、ボールが空隙部中で安定しており、ボールの欠落を防止することができる。
【００１４】
図１に示す本発明のＢＧＡモジュール１０の製造工程の１例について、図４に示す。図４は、基板１２上のはんだボール搭載面に第（ｎ−１）層の電気構造１４および第ｎ層の電気構造１６を形成する工程である。まず、銅層４０を表層に有する基板１２を準備する（図４（ａ））。銅層４０に回路２０、および後に空隙部が形成される箇所の導体層４２および後にバイアが形成される箇所の導体層３２を形成する（図４（ｂ））。その上に絶縁体層２２を形成する。絶縁体層２２は感光性樹脂の塗布または感光性フィルムをラミネートする（図４（ｃ））。その後フォトマスク（図示されていない。）を通して露光・現像し、感光性樹脂または感光性フィルムを硬化させ、フォトビア３０を形成する（図４（ｄ））。この際に、はんだボールを設置するための空隙部１８も形成する。
【００１５】
次に、絶縁体層２２の粗化工程後、無電解めっきおよび電解めっきにより銅層４４を形成し（図４（ｅ））、さらにエッチングにより第ｎ層の電気構造１６の回路２４を形成する（図４（ｆ））。回路２４は、パネル銅めっき＋サブトラクティブエッチング、もしくはアディティブ銅めっきにより形成される。この工程において、空隙部底部の導体層４２の上部にさらに導体層４６を積層する。また、フォトビア３０の内側面にも導体層３４を形成する。
【００１６】
その後、ソルダーレジスト層２６を形成する（図４（ｇ））。ソルダーレジスト層２６は、感光性樹脂を塗布あるいは感光性フィルムをラミネートし、露光、現像により形成され得る。この際ソルダーレジスト層に、はんだボールを設置するための空隙部１８の開口部を形成する（図４（ｈ））。空隙部１８は、上記工程で形成される。またはソルダーレジストが感光性でない場合は、レーザーまたはプラズマにより形成する。ソルダーレジスト層２６は、はんだボール相互間のはんだブリッジによるショートの防止、基板の表面保護、絶縁劣化の防止等の重要な役割を果たすが、さらに本発明では、はんだボールの設置される空隙部１８の側面の一部を形成する。
【００１７】
本発明において、空隙部１８は、第（ｎ−１）層の電気構造１４の絶縁体層２２と、ソルダーレジスト層２６の厚みを加算した高さを有する。好ましい高さは、用いられるはんだボールの径、および、ＢＧＡの電気構造のサイズにより、適宜調整可能である。
【００１８】
また、本発明は、はんだボールを設置するための空隙部の側面および底部全体に導体を被覆させた態様も可能である。この実施態様にかかるＢＧＡモジュール５０を、図２に示す。この場合、空隙部１８の内壁面が導体層５２で被覆されている。実施態様５０の製造工程の一部を、図５に示す。図５（ａ’）から（ｅ’）までは、図４に示した（ａ）から（ｅ）と同様のステップであり、説明を省略する。本実施態様にかかるＢＧＡモジュール５０は、ｎ層の電気構造１６の電気配線２４の形成工程において、空隙部１８内部の側面および底部全体に導体５２を残存させる（図５（ｆ））。その後、ソルダーレジスト層を形成後、空隙部の開口部を形成する工程である図５（ｇ’）（ｈ’）は、図４に示した（ｇ’）（ｈ’）と同様であり、説明を省略する。
【００１９】
本発明のＢＧＡモジュールの他の実施態様としては、図３に示すように、空隙部側面の絶縁体層が、導電性パッドの端部上に一部オーバーラップする構造のＢＧＡモジュール６０も可能である。このＢＧＡモジュール６０の製造方法の１例を図６に示す。図６（ａ”）から（ｄ”）は、図５に示す（ａ）から（ｄ）と同様であり、基板上に形成した第（ｎ−１）層の電気構造１４を形成し、フォトビア３０および空隙部１８を絶縁体層１４中に形成する。絶縁体層１４は導体層４２の端部にオーバーラップするように形成する。次に、セミアディティブめっきにより銅層を形成する（図６（ｅ”））。この際、第ｎ層の電気構造１６の回路２４を形成する工程において、フォトビア３０の内壁面に導体層３４を形成するが、空隙部１８には、さらには導体層を形成しない。
【００２０】
その後、ソルダーレジスト層２６を積層し（図６（ｆ”））、ソルダーレジスト層に、空隙部１８の開口部を形成する（図６（ｇ”））。方法は、図４の（ｇ）（ｈ）と同様である。この時、ソルダーレジスト層２６の端部が絶縁体層２２の端部とともに、図６（ｂ”）の工程で形成した導体層４２の端部を被覆して、空隙部１８の側面を形成する。
【００２１】
なお、実施態様６０のように、空隙部１８の底部の導体層の端部を絶縁体層の端部が一部オーバーラップする形状は、実施態様１０においても可能である。この態様６２を図７に示す。この場合、空隙部１８の底部の導体層２８の端部にソルダーレジスト層２６が一部オーバーラップするようにソルダーレジスト層２６に空隙部１８の開口部を形成する。また、図８に示すように、空隙部１８の側壁面を被覆する導体層の端部をソルダーレジスト層２６が一部オーバーラップする形状６４とすることもできる。
【００２２】
なお、空隙部１８の底部の導体層２８と、空隙部が設けられた層より下層の電気構造の回路が電気的に接続されて形成されるように設計され得る。
【００２３】
上記のようにして、空隙部１８が、はんだボール搭載面全体または一部に配列され設置される構造である本発明のＢＧＡモジュールが製造される。この空隙部１８に、はんだボールを設置する。準備されたはんだボールは、基板に設けられた空隙部１８の底部の導体層２８に、取り付けられる。
【００２４】
たとえば、はんだボール設置は、以下の工程によるがこれらに限定されない。すなわち、上記製造された本発明のＢＧＡモジュールは、はんだボール搭載面と同一面および／または他の一面に少なくとも１の半導体チップが搭載される。半導体チップと基板面上の回路とをボンディングする。次に、空隙部が形成された面にはんだボールを搭載する。はんだボールを付着させるために、空隙部のフラックス塗布工程の後、準備されたはんだボールを設置する工程、はんだリフロー、フラックス洗浄工程を経て、はんだボールが取り付けられる。その後、少なくとも１以上の半導体チップが、ＢＧＡモジュールに形成されている電気構造と電気的に接続される。このＢＧＡモジュールは、さらに準備された回路カードに固定される。
【００２５】
以上、本発明について説明したが、本発明は、これらの実施の形態のみに限定されない。例えば、本発明のＢＧＡモジュールは、はんだボールが設置される面の最上層のソルダーレジストを厚くすることも可能である。また、電気構造２層以上にわたって、空隙部が形成されてもよく、その趣旨を逸脱しない範囲内で、当業者の知識に基づき、種々の変更、修正、改変を加えた態様で実施しうる。
【００２６】
【発明の効果】
以上述べたように、本発明によれば、はんだボールが設置される部分のＢＧＡモジュール表面からの段差を従来の構造の数倍にした構造を有するＢＧＡモジュールとすることにより、複雑な工程を経ることなく、ＢＧＡモジュールの製造工程におけるボール取り付け工程においてはんだボールが欠落しない構造のＢＧＡモジュールを得ることができる。
【００２７】
また、本発明によるＢＧＡモジュールの製造は、従来の装置で対応することが可能であり、プロセスコストを低下させる観点からも非常に有効である。
【図面の簡単な説明】
【図１】 本発明のＢＧＡモジュールの一部断面模式図である。
【図２】 本発明のＢＧＡモジュールの他の実施例の一部断面模式図である。図である。
【図３】 本発明のＢＧＡモジュールのさらに他の実施例の一部断面模式図である。
【図４】 図１に示した本発明のＢＧＡモジュールの一例の製造工程の模式図である。
【図５】 図２に示した本発明の本発明のＢＧＡモジュールの製造工程である。
【図６】 図３に示した本発明の本発明のＢＧＡモジュールの製造工程である。
【図７】 本発明のＢＧＡモジュールのさらに他の実施例の一部断面模式図である。
【図８】 本発明のＢＧＡモジュールのさらに他の実施例の一部断面模式図である。
【図９】 従来のＢＧＡモジュールの一部断面模式図である。
【符号の説明】
１０、５０，６０，６２，６４；ＢＧＡモジュール
１２；基板
１４；第（ｎ−１）層の電気構造
１６；第ｎ層の電気構造
１８；はんだボールが設置されるための空隙部１８
２０；第（ｎ−１）層の回路
２２；第（ｎ−１）層の絶縁体層
２４；第ｎ層の回路
２６；ソルダーレジスト層
２８；空隙部の導体層
２９；はんだボール
３０；バイア（フォトビア）
３２；バイア底部の導体層
３４；バイア内側面を被覆する導体層
４０；銅層
４２；空隙部が形成される箇所の導体層
５２；空隙部の内壁面および底部の導体層

Claims (7)

  1. 少なくとも１つの半導体チップおよびはんだボールを搭載するための面を有し、少なくともｎ層（ｎ≧２）の電気構造をはんだボール搭載面に有する多層配線基板を製造する方法であって、
    表面に第一の導体層を有する多層配線基板を準備するステップと、
    前記第一の導体層に第（ｎー１）層目の回路パターンを形成するステップと、
    前記回路パターンが形成された前記基板上に絶縁層を形成するステップと、
    前記絶縁層に、前記回路パターンに至る、はんだボール搭載用の空隙部およびバイアを同時に形成するステップと、
    前記空隙部およびバイアが形成された前記基板上に第二の導体層を形成するステップと、
    前記第二の導体層に第ｎ層目の回路パターンを形成するステップであって、同時に前記空隙部内およびバイア内の各々の前記第（ｎー１）層目の回路パターン表面上の前記第二の導体層を残すステップと、
    前記空隙部を除く前記基板表面にソルダーレジスト層を形成するステップと、を備える製造方法。
  2. 前記第ｎ層目の回路パターンの形成ステップにおいて、前記空隙部および前記バイアの内壁面が前記第二の導体層で被覆される、請求項１記載の製造方法。
  3. 前記第ｎ層目の回路パターンの形成ステップにおいて、さらに前記空隙部およびバイアの各々の近傍の基板表面の少なくとも一部において、前記第二の導体層と前記絶縁層がオーバラップする、請求項２記載の製造方法。
  4. 前記ソルダーレジスト層を形成するステップにおいて、前記空隙部およびバイアの近傍の基板表面の少なくとも一部において、前記第二の導体層と前記ソルダーレジスト層の一部がオーバラップする、請求項３記載の製造方法。
  5. 前記第ｎ層目の回路パターンの形成ステップにおいて、前記空隙部の内壁面が前記第二の導体層で被覆されない、請求項１記載の製造方法。
  6. 前記第ｎ層目の回路パターンの形成ステップにおいて、前記空隙部が底部の一部に前記第一および第二の導体層を有する、請求項１記載の製造方法。
  7. 前記第一および第二の導体層はいずれも銅からなる、請求項１ないし請求項６のいずれかに記載の製造方法。
JP2001176650A 2001-06-12 2001-06-12 ボール・グリッド・アレイ・モジュール用の多層基板の製造方法 Expired - Fee Related JP3910379B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001176650A JP3910379B2 (ja) 2001-06-12 2001-06-12 ボール・グリッド・アレイ・モジュール用の多層基板の製造方法
US10/162,830 US6667559B2 (en) 2001-06-12 2002-06-04 Ball grid array module and method of manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001176650A JP3910379B2 (ja) 2001-06-12 2001-06-12 ボール・グリッド・アレイ・モジュール用の多層基板の製造方法

Publications (2)

Publication Number Publication Date
JP2003007894A JP2003007894A (ja) 2003-01-10
JP3910379B2 true JP3910379B2 (ja) 2007-04-25

Family

ID=19017614

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001176650A Expired - Fee Related JP3910379B2 (ja) 2001-06-12 2001-06-12 ボール・グリッド・アレイ・モジュール用の多層基板の製造方法

Country Status (2)

Country Link
US (1) US6667559B2 (ja)
JP (1) JP3910379B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006086219A (ja) 2004-09-14 2006-03-30 Nitto Denko Corp 配線回路基板
US20060160346A1 (en) * 2005-01-19 2006-07-20 Intel Corporation Substrate bump formation
FR2888986B1 (fr) * 2005-07-25 2007-09-21 St Microelectronics Sa Realisation de bossage conducteur pour circuit integre
US9141230B2 (en) * 2006-08-30 2015-09-22 Avaoo Technologies General IP (Singapore) Pte. Ltd. Optical sensing in displacement type input apparatus and methods
TWI331388B (en) * 2007-01-25 2010-10-01 Advanced Semiconductor Eng Package substrate, method of fabricating the same and chip package
KR20090038565A (ko) * 2007-10-16 2009-04-21 삼성전기주식회사 인쇄회로기판
JP2009277916A (ja) * 2008-05-15 2009-11-26 Shinko Electric Ind Co Ltd 配線基板及びその製造方法並びに半導体パッケージ
JP2011253911A (ja) * 2010-06-01 2011-12-15 Shinko Electric Ind Co Ltd 配線基板
US9418928B2 (en) 2014-01-06 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Protrusion bump pads for bond-on-trace processing
US9275967B2 (en) * 2014-01-06 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Protrusion bump pads for bond-on-trace processing
US9508637B2 (en) 2014-01-06 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Protrusion bump pads for bond-on-trace processing
US9305890B2 (en) 2014-01-15 2016-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Package having substrate with embedded metal trace overlapped by landing pad
US20170040257A1 (en) 2015-08-04 2017-02-09 International Business Machines Corporation Hybrid subtractive etch/metal fill process for fabricating interconnects
FR3069127B1 (fr) * 2017-07-13 2019-07-26 Safran Electronics & Defense Carte electronique comprenant des cms brases sur des plages de brasage enterrees
US20230060577A1 (en) 2019-12-27 2023-03-02 Showa Denko Materials Co., Ltd. Connection structure and manufacturing method therefor
CN115763309A (zh) * 2022-11-10 2023-03-07 上海世禹精密机械有限公司 植球治具吸球缺球检测装置及使用方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0758329A (ja) * 1993-08-19 1995-03-03 Fujitsu Ltd 半導体装置及びその製造方法
JPH11233669A (ja) * 1998-02-10 1999-08-27 Mitsui High Tec Inc 半導体装置の製造方法
WO2002069374A2 (en) * 2001-02-27 2002-09-06 Chippac, Inc. Tape ball grid array semiconductor package structure and assembly process

Also Published As

Publication number Publication date
US20020187585A1 (en) 2002-12-12
US6667559B2 (en) 2003-12-23
JP2003007894A (ja) 2003-01-10

Similar Documents

Publication Publication Date Title
US7365416B2 (en) Multi-level semiconductor module and method for fabricating the same
JP3910379B2 (ja) ボール・グリッド・アレイ・モジュール用の多層基板の製造方法
RU2327311C2 (ru) Способ встраивания компонента в основание
KR100605349B1 (ko) 반도체 장치 및 그 제조 방법
WO2007043639A1 (ja) プリント配線基板及びプリント配線基板の製造方法
US7754538B2 (en) Packaging substrate structure with electronic components embedded therein and method for manufacturing the same
US8212365B2 (en) Printed wiring board and manufacturing method thereof
JPH11233678A (ja) Ｉｃパッケージの製造方法
KR20060047178A (ko) 반도체 장치
JP2008085089A (ja) 樹脂配線基板および半導体装置
US20120206890A1 (en) Method for integration of circuit components into the build-up layers of a printed wiring board
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP2009147165A (ja) 半導体装置
US9706663B2 (en) Printed wiring board, method for manufacturing the same and semiconductor device
JP2015225895A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
KR100816324B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
US6440641B1 (en) Deposited thin film build-up layer dimensions as a method of relieving stress in high density interconnect printed wiring board substrates
JP6417142B2 (ja) 半導体装置及びその製造方法
JP2023086100A (ja) 複数の部品を層分けに埋め込みパッケージングした構造及びその製造方法
KR20080073648A (ko) 다층 배선 기판 및 그 제조 방법
KR101015762B1 (ko) 반도체 패키지의 제조 방법
JP4593444B2 (ja) 電子部品実装構造体の製造方法
JP2007059874A (ja) 回路装置
JP2006339293A (ja) 回路モジュール
JPH10303363A (ja) 電子部品及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040420

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050913

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20051013

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20051208

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20051213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061031

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070124

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110202

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120202

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees