CN1719604A - 用于安装半导体的布线衬底及其制造方法和半导体组件 - Google Patents

用于安装半导体的布线衬底及其制造方法和半导体组件 Download PDF

Info

Publication number
CN1719604A
CN1719604A CN 200510082535 CN200510082535A CN1719604A CN 1719604 A CN1719604 A CN 1719604A CN 200510082535 CN200510082535 CN 200510082535 CN 200510082535 A CN200510082535 A CN 200510082535A CN 1719604 A CN1719604 A CN 1719604A
Authority
CN
China
Prior art keywords
insulating barrier
wiring substrate
semi
conductive
dielectric film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 200510082535
Other languages
English (en)
Inventor
村井秀哉
下户直典
船矢琢央
菊池克
山道新太郎
马场和宏
本多广一
方庆一郎
松井孝二
宫崎真一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
NEC Corp
Original Assignee
NEC Electronics Corp
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp, NEC Corp filed Critical NEC Electronics Corp
Publication of CN1719604A publication Critical patent/CN1719604A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种用于安装半导体的布线衬底，包括：绝缘膜；形成在所述绝缘膜中的布线；通过通路电连接至布线的多个电极衬垫。所述电极衬垫设置成其表面暴露于所述绝缘膜的前表面和后表面这两面上，而且其侧表面的至少一部分埋设在所述绝缘膜中。通过在相应的两个金属板上形成电极衬垫、之后，在相应的金属板上叠置绝缘层和布线以覆盖电极衬垫、并且将绝缘层彼此粘合以进行集成，之后，清除金属板，从而形成绝缘膜。

Description

用于安装半导体的布线衬底及其制造方法和半导体组件
技术领域
本发明涉及一种能够高密度、高准确度地安装各种类型的器件的用于安装半导体的布线衬底，更具体地说，进一步获得一种具有高效率和良好可靠性的组件(package)和模块、一种制造该布线衬底的方法、以及使用该布线衬底的半导体组件。
背景技术
近年来，为了符合高度集成、高度和多功能的半导体器件，端子的数量得到增加，而且节距之间的距离已经变窄。在用于安装半导体的布线衬底中，其中布线衬底安装这些半导体器件，已经要求这种布线衬底能够比以前更加高密度、高准确度地安装半导体器件、而且比以前的可靠性更加优良。作为目前已公知的用于安装半导体的布线衬底的实例，列出了一种组合制造(build-up)衬底(例如，日本公开的未审查专利申请JP2001-284783)，其中采用连续层叠方法在芯印刷电路板上形成高密度布线层，还列出了一种集合层叠(collectively-laminated)的衬底(例如，日本公开的未审查专利申请JP2003-347738)，该衬底通过集合层叠树脂片而组成，树脂片中形成布线层和通路孔。
图1是组合制造衬底的剖视图。如图1所示，多层布线结构设在基底芯衬底103的绝缘层中。导体布线102通过穿过绝缘层的通路孔101连接，其中一条导体布线形成在基底芯衬底103的上表面上，而另一条导体布线形成在其下部表面上。在基底芯衬底103的上下表面上，形成层间绝缘膜105，而且导体布线106形成在各自的层间绝缘膜105上。而且，焊料保护层107形成在层间绝缘膜105上，从而覆盖一部分导体布线106。通路104形成在层间绝缘膜105中，以将导体布线102和导体布线106电连接。
另外，如果需要进一步的多层，则可通过一个接一个地重复形成层间绝缘膜105的步骤和形成导体布线106的步骤而形成多层布线结构。
另一方面，图2A至图2C所示的剖视图，以步骤为顺序示出了制作集合层叠衬底的方法的一种实例。在根据传统技术所述的集合层叠衬底中，如图2A所示，导体布线112形成在树脂片111上，而且连接至导体布线112的通路113设置在树脂片111中。如图2B和2C所示，通过设置多个这种树脂片111并且集合层叠这些树脂片而形成集合层叠衬底112。
还有，在根据现有技术的组合制造衬底和集合层叠衬底中，使用这种结构，其中在绝缘膜上形成导体布线，还在绝缘膜上形成用于安装半导体的电极衬垫。近年来，为符合布线衬底中的高密度和细微布线的改进，已经把用于形成导体布线的方法从蚀刻铜箔的方法(减少方法)改变成利用所设置的电极将保护层形成图案以及沉淀并层叠电解电镀层的方法(增加方法)。
但是，存在的缺陷是，采用增加方法形成的电极衬垫的高度不均匀，电极衬垫的上表面的形状不平坦而且形成凸起，这样就难于安装具有大量管脚和狭窄节距的半导体器件。另外，尽管通常存在许多情况，在电极衬垫上形成焊料保护层107，但由于电极衬垫的高度具有较大的不平衡性，这样显然地难于使焊料保护层的膜厚度微小并使开通路直径高度准确。而且，为了使电极衬垫微小，要降低电极衬垫和绝缘膜之间的接触面积，降低电极衬垫和绝缘膜之间的内聚力，而且特别是，导致了这样的问题，即在运用无铅焊接的高温工艺下，在安装半导体器件的步骤中，电极衬垫被从绝缘膜上剥去。
为了克服上述各种问题，本申请提出了一种形成布线结构和电极衬垫以在由金属板制成的支撑体上安装半导体器件并具有优良的平整度、以及在电极衬垫上安装半导体器件的方法(日本公开的未审查专利申请JP2002-83893)。
但是，为了符合近来的移动装置中高性能和多功能方面的显著进步而高密度地安装半导体器件，对在布线衬底的前表面和后表面上都安装半导体器件的要求增加。但是，实际上，尽管上述日本公开的未审查专利申请JP2002-83893中描述的传统布线衬底满足了在一个表面上安装半导体器件的情况，但仍然难于在两个表面上安装半导体器件的情况下高密度地安装半导体器件。
而且，对于实现半导体组件的高度可靠性，强力推荐把具有低热膨胀比率和低弹性比率的膜应用于层间绝缘膜，该层间绝缘膜组成用于安装半导体的布线衬底。但是，采用上述传统的布线衬底，存在的问题是，如果应用具有不同物理性质的绝缘膜，会导致结构上可靠性的降低。
发明内容
因此，本发明的目的在于提供一种用于安装半导体的布线衬底及制作该半导体的方法和半导体组件，本发明在下列方面产生优良效果，即为符合半导体器件的高度集成、高速、和/或多功能增加端子的数量，并使端子之间的节距变狭窄，本发明能够在衬底的两个表面上以高密度和高准确度的方式安装半导体器件，而且具有良好的可靠性。
根据本发明所述的一种用于安装半导体的布线衬底，包括：绝缘膜；形成在所述绝缘膜中的布线；多个电极衬垫，所述电极衬垫的表面暴露于所述绝缘膜的前表面和后表面，而且其侧表面的至少一部分埋设在所述绝缘膜中；以及通路，所述布线和所述电极衬垫通过所述通路彼此连接。
由于本发明被构造成布线衬底的前表面和后表面这两个面上的电极衬垫埋设在绝缘膜中，可以防止前表面和后表面这两个表面上的电极衬垫在高度上变得不均匀，而且有可能以高密度和高度准确的方式安装布线衬底的两个表面上的半导体器件。而且，由于电极衬垫的侧表面埋设在绝缘膜中，因此能够提高电极衬垫和绝缘膜之间的内聚力，由此有可能获得由于安装半导体的布线衬底，其具有连接半导体器件的良好可靠性。
所述绝缘膜包括：设置在所述布线衬底的前表面处的第一绝缘层；设置在所述布线衬底的后表面处的第二绝缘层；以及设置在所述布线衬底内部中的单个或多个第三绝缘层。所述第三绝缘层包括：埋设在所述第三绝缘层的前表面和后表面这两个面中的多个布线；以及通路，所述通路将前表面的布线和后表面的布线彼此连接。所述电极衬垫可分别暴露于所述第一绝缘层中的所述布线衬底上的前表面侧处的表面和所述第二绝缘层中的所述布线衬底的后表面侧处的表面，而且其侧表面的至少一部分埋设在所述第一绝缘层或所述第二绝缘层中。
在此情况下，由于该结构具有埋设在位于布线衬底内部的第三绝缘层的前表面和后表面中的布线和通路，因此第一绝缘层形成在第三绝缘层的表面处，而且第二绝缘层形成在其后表面处。因此，即便由于半导体器件的操作而重复施加热负载和偏压，也可以避免出现相应绝缘膜之间的界面脱落这样的问题，由此可以进一步提高由于安装半导体的布线衬底的可靠性。相反，由于传统布线衬底被构造成具有设于绝缘膜内部的前表面和后表面上的布线，因此存在这样的问题，即，当由于基于半导体器件操作的热负载产生用于使绝缘膜的界面脱落的应力时，特别是在高度多层结构的情况下，产生了绝缘膜之间的界面脱落。
另外，所述第一绝缘层和所述第二绝缘层由相同的材料制成，或所述第一绝缘层和所述第二绝缘层由彼此不相同的材料制成。
进一步地，根据本发明所述的用于安装半导体的布线衬底包括基于布线和通路的第四绝缘层。所述第四绝缘层设置在所述第一绝缘层和所述第三绝缘层之间、以及所述第二绝缘层和所述第三绝缘层之间中的至少其中之一。
如上所述，鉴于其结构，由于在本发明中不存绝缘膜之间的界面脱落这样的情况，因此有可能组合不同物理性质的绝缘膜。因此，存在这样的优点，即能够形成对应用最佳化的用于安装半导体的布线衬底。特别是，即便具有布线和通路的第四绝缘层形成在所述第一绝缘层和所述第三绝缘层之间、或所述第二绝缘层和所述第三绝缘层之间，鉴于其结构，也不存在第三绝缘层和第四绝缘层之间的界面被脱落的情况。因此，能够在实践中确保可靠性。
作为组合不同绝缘层的具体效果，在第一绝缘层和第二绝缘层中的至少其中之一由其膜强度高于所述第三绝缘层和所述第四绝缘层的材料形成的情况下，如果安装半导体器件，由于热膨胀比不相同，可以避免从布线衬底的表面产生裂缝。另外，如果所述第一绝缘层和所述第二绝缘层中的至少之一由其热膨胀比低于所述第三绝缘层和所述第四绝缘层的材料制成、或如果所述第一绝缘层和所述第二绝缘层中的至少之一由其弹性比低于所述第三绝缘层和所述第四绝缘层的材料制成，可以降低被安装的半导体器件和母板的应力，该母板中安装根据本发明所述的用于安装半导体的布线衬底，由此有可能提高整个模块单元的可靠性。
进一步地，当安装半导体时，为了避免由于热膨胀比的不同而在布线衬底的表面上产生裂缝，第一绝缘层使用其膜强度高于所述第三绝缘层和所述第四绝缘层的材料，而且为了降低施加在母板上的应力，第二绝缘层使用其弹性比低于所述第三绝缘层和所述第四绝缘层的材料，其中所述第一绝缘层和所述第二绝缘层由不同的材料制成，而且使得有可能容易地组合其可靠性得到最佳应用的绝缘层。
还有，所述电极衬垫中的至少一个的暴露面设置在与所述绝缘膜的前表面或后表面相同水平处、或设置在从所述绝缘膜的前表面或后表面凹陷的位置、或设置在从所述绝缘膜的前表面或后表面突出的位置。
如果电极衬垫的暴露面设置在与所述绝缘膜的前表面或后表面相同水平处，在此半导体器件通过金突起被电连接，使得有可能获得以更加细微的节距实现高度准确的进行连接的半导体组件结构。另外，电极衬垫的暴露面设置在从所述绝缘膜的前表面或后表面凹陷的位置，则有可能获得以更加细微的节距实现高度准确的进行连接的半导体组件结构，其中通过布线粘结或使用焊料安装半导体器件。进一步地，如果电极衬垫的暴露面设置在从所述绝缘膜的前表面或后表面突出的位置，则有可能在安装焊接球并在焊接球上安装母板时防止焊接球裂缝的发生，而且制成其可靠性更加良好的半导体组件。
更进一步地，根据本发明所述的用于安装半导体的布线衬底可具有支撑体，所述支撑体设置在所述绝缘膜的前表面和后表面中的至少一个表面处。另外，根据本发明所述的用于安装半导体的布线衬底可具有焊料保护层，所述焊料保护层设置在所述绝缘膜的前表面和后表面中的至少一个表面处。
进一步地，根据本发明所述的用于安装半导体的布线衬底可被构造成至少一个所述电极衬垫的表面的一部分被所述绝缘膜覆盖。
埋设在绝缘膜中的电极衬垫的一部分表面被绝缘膜覆盖，由于采用了这种结构，其中更大部分的衬垫埋设在树脂中，几乎不会发生从衬垫端部产生裂缝，因此可靠性很优良。还有，由于被开口的绝缘膜用作焊料保护层，与在蚀刻支撑体之后用于形成焊料保护层的方法相比较，对于形成衬垫或布线的金属的粘性更加优良。因此，可形成稳定的焊料保护层，与此同时，在确认衬垫位置之后，在衬垫上形成开口，由此有可能以高度的准确性在衬垫上形成开口。
还有，所述支撑体至少设置在所述绝缘膜的前表面或后表面中的其中之一的一部分上。进一步地，焊料保护层可至少设置在所述绝缘膜的前表面或后表面中的其中之一上。
在本发明中，例如，所述绝缘膜是这样形成的，即：通过形成所述绝缘膜的前表面侧的电极衬垫、第一绝缘层、以及第一支撑衬底上的所述第一绝缘层的内部的布线和通路；形成所述绝缘膜的后表面侧的电极衬垫、第二绝缘层、以及第二支撑衬底上的第二绝缘层的内部的布线和通路；通过对其进行彼此粘合而将所述第一绝缘层和所述第二绝缘层彼此形成为一体；并且清除整个或部分所述第一支撑衬底和所述第二支撑衬底。在此情况下，支撑衬底可由金属板制成。
在此情况下，用于电极衬垫形成在所述第一支撑衬底和所述第二支撑衬底上，电极衬垫的暴露面的位置准确性高，由此使得容易确保高密度。
在本发明中，形成在所述第一绝缘层中的所述通路的前表面侧的尺寸和其后表面侧的尺寸之间的关系和形成在所述第二绝缘层中的所述通路的前表面侧的尺寸和其后表面侧的尺寸之间的关系是颠倒的。例如，形成在所述第一绝缘层中的所述通路的前表面侧的尺寸小于其后表面侧的尺寸，而形成在所述第二绝缘层中的所述通路的后表面侧的尺寸小于其前表面侧的尺寸。
通过使通路的前表面侧的尺寸和后表面侧的尺寸彼此不相同，在通路的前表面侧和后表面侧二者之上的布线密度带来差别，而且需要高布线密度的侧部处的尺寸可以制作得很小。由于存在这样的趋势，即在制作成入射激光束或光的侧部处的通路直径通常趋向于变得大于由激光束形成的激光通路和由光形成的照相通路的直径，用于在第一绝缘层中形成激光通路或照相通路的激光束或光的入射方向制作成与激光束或光的入射方向相反，以在第二绝缘层中形成激光通路或照相通路，从而有可能控制前表面侧的尺寸和后表面侧的尺寸，以将这些尺寸颠倒。
更进一步地，在高性能的半导体器件中，由于作为具有布线衬底的连接点的衬垫之间的间隔显著变窄、而且可以预见从现在起日趋更窄，因此强烈推荐安装半导体器件的前表面后侧和后表面侧处的通路的尺寸很小。由于可以在根据本发明所述的用于安装半导体的布线衬底中的两个侧面上安装半导体，在此情况下，优选形成在第一绝缘层中的通路的前表面侧的尺寸小于其后表面侧的尺寸，而形成在第二绝缘层中的通路的后表面侧的尺寸小于其前表面侧的尺寸。
根据本发明所述的半导体组件包括：用于安装半导体的布线衬底；以及安装在用于安装半导体的所述布线衬底上的半导体器件。用于安装半导体的所述布线衬底的所述多个电极衬垫中设置在所述半导体器件被安装的点处的所述电极衬垫的暴露面被定位于与所述绝缘膜的前表面或后表面相同水平处或定位于从其前表面或后表面凹陷的位置处。
另一半导体组件安装在母板上。所述半导体组件包括：用于安装半导体的布线衬底；以及安装在用于安装半导体的所述布线衬底上的半导体器件。用于安装半导体的所述布线衬底的所述多个电极衬垫中设置在所述半导体器件被安装的点处的所述电极衬垫的暴露面被定位于与所述绝缘膜的前表面或后表面相同水平处或定位于从其前表面或后表面凹陷的位置处。而且，设置在用于连接至所述母板的突起被安装的点处的所述电极衬垫的暴露面被定位于从所述绝缘膜的前表面或后表面突起的位置处。
制作用于安装半导体的布线衬底的第一种方法，包括步骤：形成具有支撑衬底的两个布线衬底；以面对面的状态彼此粘合被制作为具有支撑衬底的所述两个布线衬底的最上层表面的中间层；以及清除部分或整个所述支撑衬底。形成具有支撑衬底的每个布线衬底包括步骤：在所述支撑衬底上形成成为电极衬垫的导电层；在所述导电层上形成绝缘层；在所述绝缘层上形成一个或多个中间层，在被制作为所述一个或多个中间层的最上层表面的中间层中形成通路孔；以及在通路孔中填充导体以形成通路。形成每个中间层包括步骤：在所述绝缘层中形成通路；在所述绝缘层上形成布线；以及在所述布线上形成另外绝缘层。
还有，所述导体是导电浆粉或焊料。
在本发明中，由于通过面对面地粘合形成在支撑衬底上的两个布线衬底，因此对于将衬垫粘合在一起的位置准确性比多个树脂片集合层叠的传统集合层叠衬垫的情况更加令人满意，而且有可能形成密度高而且可靠性优良的用于安装半导体的布线衬底。还有，其优点在于，与传统的组合制造衬底相比较，可在短时间内形成多层。
该第一种方法进一步包括在形成所述导电层之前，在所述支撑衬底上形成下层绝缘层。
采用这种方法，由于在支撑衬底上形成下层绝缘层，而且形成诸如衬垫之类的金属层，支撑衬底上的下层绝缘层用作增强的蚀刻阻挡层。因此，蚀刻铜板时衬垫和布线将被蚀刻溶液损害的可能性变得很微小，由此可获得具有高可靠性的组件衬底。还有，由于被开口的下层绝缘层用作焊料保护层，与在蚀刻支撑衬底后形成焊料保护层的方法相比较，对用于形成衬垫和布线的金属的粘附性优良。因此，可形成稳定的焊料保护层，与此同时，在确认衬垫位置之后，可在衬垫上形成开口，由此有可能以高度准确的方式在衬垫上形成开口。
传统上，如果在面对面地粘合形成在支撑衬底上的两个布线衬底时、在特别高温和高压情况下叠置布线衬底，则存在预先形成在支撑衬底上的布线衬底产生弯曲而且其可靠性降低的问题。为改进此点，在本发明中，通过使最上层表面绝缘层平坦、在绝缘层中形成通路孔、在其内填充诸如导电浆粉和焊料之类的导体以形成通路、并且将通路彼此进行叠置，而实现电连接。由于彼此粘合平坦表面，因此即便在低温低压情况下，也有可能面对面地粘合形成在支撑衬底上的两个布线衬底，而且有可能获得高度准确而且可靠性优良的用于安装半导体的布线衬底。
根据本发明所述的制作用于安装半导体的布线衬底的第二种方法，包括步骤：形成具有支撑衬底的两个布线衬底；以面对面的状态彼此粘合中间层，所述中间层为被制作为具有支撑衬底的所述两个布线衬底的最上层表面；以及清除部分或整个所述支撑衬底。形成每个具有支撑衬底的所述布线衬底包括步骤：在所述支撑衬底上形成成为电极衬垫的导电层；在所述导电层上形成绝缘层；在所述绝缘层上形成一个或多个中间层，在中间层中形成通路孔，所述中间层被制作为所述一个或多个中间层的最上层表面；在通路孔中填充导体以形成通路；以及在被制成最上层表面的所述绝缘层上形成布线。形成每个中间层包括步骤：在所述绝缘层中形成通路；在所述绝缘层上形成布线；以及在所述布线上形成另外的绝缘层；
在第二实施例中，其优点在于，相对于上述第一种方法，尽管准确性多少一些下降，但由于只是在任何其中一个支撑衬底中需要在形成在绝缘层中的通路孔中填充导体的步骤，因此能够减少工艺过程的数量。但是，由于在适当的低温低压情况下，面彼此对面地粘合形成在支撑衬底上的两个布线衬底，因此埋设导体中的绝缘层的特性是很重要的。也就是说，相对于其它绝缘层，优选使用可在低***温度和低层叠压力下形成的绝缘层。因此，有可能形成可靠性优良而且成本低的用于安装半导体的布线衬底。
该第二种方法进一步包括步骤：在所述形成所述导电层之前，在所述支撑衬底上形成下层绝缘层。
在本发明中，由于在绝缘层中形成通路并在通路内填充导体的步骤只对于形成在多个支撑衬底上的任一一个布线衬底是需要的，其优点是，减少了步骤数，而且支撑衬底上的下层绝缘层用作增强蚀刻阻挡件，由此可制作具有高可靠性的组件衬底，而且对用于形成衬垫和布线的金属的粘附性优良。因此，有可能形成开口，同时衬垫保持高度准确。
另外，下层绝缘层形成在支撑衬底上，该方法进一步包括步骤：在所述清除部分或整个所述支撑衬底之后，在位于成为电极衬垫的所述绝缘层的至少一个或多个部分上的所述下层绝缘层的一部分中形成开口。尽管形成这种开口的各种方法都是可用的，仍然优选，所述开口通过激光或干蚀刻而形成，特别是对于位置准确性和成形方便性而言。
在根据本发明所述的制作用于安装半导体的布线衬底的方法中采用的支撑衬底的特征在于由薄膜金属层组成的支撑衬底和比作为部件的所述薄膜金属层厚一些的支撑金属层。
支撑衬底由薄膜金属层和比所述薄膜金属层厚一些的支撑金属层组成，有可能只清除厚一些的支撑金属层，而只保留薄膜金属层在衬底侧上，由此有可能制作显著薄的金属层，进而该薄金属层有必要采用蚀刻等进行清除。
进一步地，在用于在支撑衬底上形成绝缘层并且采用激光在绝缘层中形成开口的方法中，采用激光形成开口，同时保留薄膜金属层。之后，执行去污工艺。在此方法中，由于不是开口的部分被薄膜金属层覆盖，因此树脂不会由于去污工艺中去污液而损坏，而且消除了去污液中的杂质问题。
附图说明
图1是示出传统组合制造衬底的剖视图；
图2A至2C是图示依照步骤顺序制造传统的集合层叠衬底的方法的剖视图；
图3是图示根据本发明的第一实施例所述的用于安装半导体的布线衬底的剖视图；
图4A至4C图示根据第一实施例的变形所述的用于安装半导体的各个布线衬底的剖视图；
图5A和5B图示根据第一实施例的另一种变形所述的用于安装半导体的布线衬底的剖视图；
图6A至6C分别图示根据本发明的第一实施例所述的用于安装半导体的布线衬底的剖视图；
图7A至7C分别图示本发明的每一实施例所述的半导体组件的剖视图；
图8A和8B分别示出根据本发明的第二实施例所述的用于安装半导体的布线衬底的剖视图；
图9示出根据本发明的第三实施例所述的用于安装半导体的布线衬底的剖视图；
图10A至图10E是根据本发明第四实施例所述的用于安装半导体的布线衬底的剖视图；
图11是根据本发明的第四实施例所述的用于安装半导体的布线衬底的剖视图；
图12A至12E是根据本发明的第五实施例所述的制作用于安装半导体的布线衬底的方法的剖视图；
图13A至13C是根据本发明的第五实施例所述的制作用于安装半导体的布线衬底的方法的剖视图，其示出了图12E所示步骤之后的步骤；
图14A至14C是依照工艺顺序根据本发明的第五实施例所述的制作用于安装半导体的布线衬底的方法的剖视图，其示出了图13E所示步骤之后的步骤；
图15A至15B是根据第五实施例所述的制作用于安装半导体的布线衬底的方法的剖视图；
图16A至16I是依照步骤的顺序根据本发明的第六实施例所述的制作用于安装半导体的布线衬底的方法的剖视图；
图17A至17D是依照其步骤的顺序根据本发明的第七实施例所述的制作用于安装半导体的布线衬底的方法的剖视图；以及
图18A至18C是依照步骤的顺序根据本发明的第七实施例所述的制作用于安装半导体的布线衬底的方法的剖视图，其示出了图17D所示步骤之后的步骤。
具体实施方式
下面参照附图详细说明本发明的实施例。首先参照附图3说明本发明的第一实施例。图3是示出根据第一实施例所述用于安装半导体的布线衬底的剖视图。在根据第一实施例所述的用于安装半导体的布线衬底5中，布线2和相互电连接的上下布线2的通路3设置在绝缘膜1中。电极衬垫4设置在衬底5的前表面和后表面上，即绝缘膜1的前表面和后表面这两面上。电极衬垫4侧部的至少一部分埋设在绝缘膜1中。
通过层叠多层绝缘层而组成绝缘膜1，而且通过在各自的绝缘层上形成导电膜图案而设置布线2。当形成布线2时，到达下层布线2的通路孔形成在绝缘层中，而且布线导电材料埋设在通路孔中，从而形成通路3。
组成绝缘膜1的相应绝缘层的材料彼此相同。对于绝缘膜1的材料没有特别的限制，只要材料对焊接具有良好的热阻和良好的抗化学性即可。但是，优选诸如环氧树脂、聚酰亚胺、液晶聚合物等抗热树脂，它们都具有高玻璃转化(transition)温度，并且在诸如膜强度、破坏延长比率等机械性能方面表现良好。还有，如果绝缘膜1制造成厚度为0.3毫米甚至更薄，为了在安装半导体器件时提高操作方便性，优选提供具有高弯曲弹性比的材料用作用于绝缘膜1的材料，这种材料利用树脂浸渍玻璃纤维织物或芳族聚酸胺无纺布。
由于将用于安装半导体的布线衬底5构造成衬底5的前表面和后表面这两面上的电极衬垫4都埋设在绝缘膜1中，因此可以避免了衬底5的前表面和后表面这两面上的电极衬垫4的高度不均匀，而且可以把半导体器件安装在布线衬底5的两侧上，以便高密度并高准确度地安装半导体。而且，由于电极衬垫4的侧部埋设在由相同材料制成的绝缘膜1中，因此可以获得用于安装半导体的布线衬底5，其中电极衬垫4和绝缘膜1之间的内聚力提高，而且半导体器件具有良好的可靠性。
图4A至4C示出根据第一实施例的变形所述的用于安装半导体的布线衬底的剖视图。具体地说，形成在绝缘膜1的前表面和后表面这两面上的电极衬垫4可以制作成电极衬垫4a、电极衬垫4b和电极衬垫4c中的任何一个，其中电极衬垫4a如图4A所示，其暴露面位于绝缘膜1的前表面或后表面的相同位置，电极衬垫4b如图4B所示，其暴露面位于从绝缘膜1的前表面或后表面开凹槽的位置，而电极衬垫4c如图4C所示，其暴露面位于从绝缘膜1的前后面或后表面突出的位置。
如图4A所示，关于其暴露面位于绝缘膜1的前表面或后表面的相同水平的电极衬垫4a，在使用金突起在其上安装半导体器件的情况下，由于电极衬垫4a的高度并非不均匀，因此可以以高度准确而且节距微小的方式实现半导体器件的连接。另外，如图4B所示，关于其暴露面位于绝缘膜1的前表面或后表面的电极衬垫4b，在采用金线粘结或焊接在其上安装半导体器件的情况下，由于从电极衬垫4b位于凸起位置的绝缘膜1能够避免金突起或焊接过度变形，因此可以以高度准确而且节距微小的方式实现半导体器件的连接。进一步地，如图4C所示，关于其暴露面位于从绝缘膜1的前表面或后表面凸起的位置的电极衬垫4c，当其上安装焊球而且进一步安装母板时，可以防止产生起于焊球基底上的裂缝，因此可以实现可靠性进一步优良的半导体组件。
图5A和5B示出根据本发明的变形所示的用于安装半导体的布线衬底的剖视图。具体地说，如图5A所示，形成在绝缘膜的前表面和后表面这两面上的电极衬垫的一部分表面被绝缘膜覆盖。另一方面，图5B中，位于后表面(附图中的下侧)上的电极衬垫的暴露表面的一部分被绝缘膜覆盖，而且位于前表面(附图中的上侧)上的电极衬垫设置在与绝缘膜的表面相同的层面上。图5A和5B中，形成在绝缘膜的前表面或后表面上被绝缘膜覆盖的一部分表面上的电极衬垫、设置在从绝缘膜1的前表面或后表面的凹陷位置。但是，其位置并不局限于此。
图6A至6C示出根据本发明的另一种变形所述的用于安装半导体的布线衬底的剖视图。具体地说，图6A所示的布线衬底为在绝缘膜1的前表面和后表面中的至少一个表面处设有支撑体6。通过设置支撑体6，可以防止用于安装半导体的布线衬底5由于用于安装半导体的加热历史过程而翘曲或起伏，因此可以以高度准确的方式安装半导体器件。
另外，如图6B所示，可形成焊接保护层7用于绝缘膜1的前表面和后表面中的至少一个表面。特别是，在根据本实施例所示的用于安装半导体的布线衬底5中，用于电极衬垫4的高度不均匀性显著轻微，因此可以以高度准确的方式形成焊接保护层7。而且，如图6C所示，可将支撑体8设置在焊接保护层7的至少一部分表面处。
下面说明根据本发明所述的半导体组件。图7A至7C示出根据本实施例所述的半导体组件的剖视图。根据本实施例所述半导体组件14如图7A所示是这样的，即通过在用于安装半导体的布线衬底5上设置突起9、将电极衬垫4连接至半导体器件11、将另一半导体器件11的一侧上的端子和电极衬垫4彼此叠置并连接、并且通过粘结线10将另一半导体器件11的另一侧的端子和电极衬垫4进行电连接，而在用于安装半导体的布线衬底5上安装半导体器件11。进一步地，通过导电粘合剂等将外部端子管脚13连接至组件14上。
设置在安装半导体器件11的点处的电极衬垫4制作成电极衬垫4a或电极衬垫4b，其中电极衬垫4a具有位于与绝缘膜1的前表面或后表面相同水平处的如图4A所示的电极衬垫4的暴露面，电极衬垫4b具有位于从绝缘膜1的前表面或后表面开凹槽的位置处的如图4B所示的暴露面，这样可以实现高度准确和高密度的半导体组件。另外，在本实施例中，示出了安装半导体器件11的实例，应用了采用突起9的倒装晶片连接和采用布线10的线粘结连接。但是，除此之外，还有可能通过使用带自动粘结方法或条带粘结方法等安装半导体器件11。
还有，如果需要，如图7B所示，可形成外框(molding)15。
进一步地，如图7C所示的半导体组件20安装在母板19上。母板19具有电极衬垫17和设置在其表面上的焊接保护层18，而且如图4C所示，具有位于从绝缘膜1的后表面凸起的位置处的暴露面的电极衬垫4c设置在半导体组件20的后表面上。通过利用焊接球16将母板19的电极衬垫17连接至电极衬垫4c上，把组件20安装在母板19上。另外，如图4B所示，具有位于从绝缘膜1的前表面凹陷的位置处的暴露面的电极衬垫4b安装在半导体组件20的前表面上，其中半导体器件11通过突起9安装在电极衬垫4b上。还有，如图4A所示，具有位于与绝缘膜1的后表面相同的位置处的暴露面的电极衬垫4a设置在组件20的后表面上，并且半导体器件11通过突起9安装在电极衬垫4a上。还有，优选电极衬垫4制作成衬底4a或4b，其中半导体器件11通过突起9连接至该电极衬垫4，而且固定在安装焊接球16的点处的电极衬垫4制作成电极衬垫4a或4c，从而可以以高度准确并且高密度的方式安装半导体器件11，并且可以防止发生起于焊接球16的基底的裂缝。因此，能够制作其可靠性进一步优良的半导体组件14。
下面说明根据本发明的第二实施例所述的用于安装半导体的布线衬底。图8A和8B示出根据第二实施例所述的用于安装半导体的布线衬底的剖视图。如图8A所示，根据本实施例所述的用于安装半导体的布线衬底29设有绝缘膜24，该绝缘膜至少具有设置在其前表面上的第一绝缘层21、设置在其后表面上的第二绝缘层22、以及设置在其内部第三绝缘层23，其中第三绝缘层23设有布线25和进一步的通路26，该布线25埋设在其前表面和后表面中，通过通路26电连接布线25，第三绝缘层23还设有电极衬垫27，电极衬垫27利用其暴露的表面被固定，且至少一部分侧部埋设在绝缘膜24中，而且电极衬垫27和布线25通过通路28彼此电连接。如上所述，电极衬垫27可被制作成下列任何类型的电极衬垫，即：如图4A所示的电极衬垫，其具有埋设在绝缘膜24中的暴露面，该暴露面位于与绝缘膜24的前表面或后表面相同的水平处；如图4B所示的电极衬垫，其具有位于从绝缘膜24的前表面或后表面凹陷的位置处的暴露面；或如图4C所示电极衬垫，其具有从绝缘膜24的前表面和后表面凸起的位置处的暴露面。
在传统布线衬底中，由于传统布线衬底具有这样的结构，即布线设置在设于绝缘层内部的前表面和后表面上，因此通过层叠与设于绝缘层内部的材料不同的材料组成的绝缘层而形成布线衬底，产生了应力，由于半导体器件的操作中热负载而引起的热膨胀比的不同，绝缘层之间的界面产生脱落，而且有绝缘层之间的界面从结构性内聚力很弱的布线的端部开始脱落的担心。
相反，根据本发明所述的由于安装半导体的布线衬底29被构造成具有埋设在设于内部的第三绝缘层的前表面和后表面中的布线25。因此，即便通过由与第三绝缘层23的材料不同的材料形成第一绝缘层21和第二绝缘层22而组成绝缘膜24，第三绝缘层23的整个表面接收脱落应力，该应力是由于半导体器件的操作而引起的重复施加热负载和偏压而产生的，因此可以完全避免界面从布线端部开始产生脱落。
因此，在根据本实施例所述的由于安装半导体的布线衬底29中，对于设置在其前表面上的第一绝缘层21、设置在其后表面上的第二绝缘层22以及设置在其内部的第三绝缘层23，可以选择为了光学物理性质的目的制成的材料。
另外，如图8B所示，根据本实施例所述的由于安装半导体的布线衬底29可通过在设置在其前表面上的第一绝缘层21、设置在其后表面上的第二绝缘层22以及设置在其内部的第三绝缘层23中设置布线30和通路31，而制成进一步的多层布线衬底。
更进一步地，通过使用根据本实施例所述的由于安装半导体的布线衬底29，还可以形成如用于安装半导体的布线衬底5一样的半导体组件14和20。如果半导体器件安装在用于安装半导体的布线衬底29的两侧，对于第三绝缘层23，选择具有高弹性比的刚性材料，从而提高其操作方便性，并且将比第三绝缘层23具有更高的膜强度或具有更低的热膨胀比的材料应用于第一绝缘层21和第二绝缘层22，从而产生这样的效果，即能够在安装半导体器件时防止由于热膨胀比的不同而导致在用于安装半导体的布线衬底29上产生裂缝。另外，如果用于安装半导体的布线衬底29安装在母板上，而半导体器件安装在用于安装半导体的布线衬底29的第一绝缘层21侧、而且不仅是半导体还有焊接球安装在其第二绝缘层22侧，选择具有高弹性比的刚性材料作为第三绝缘层23，以便提高操作的方便性，将比第三绝缘层23具有更高的膜强度或具有更低的热膨胀比的材料应用于第一绝缘层21，并且将比第三绝缘层23具有更低的弹性比的材料应用于第二绝缘层22。也就是说，通过使用对于所有绝缘层而彼此不同的材料，可以形成可靠性为最优的用于安装半导体的布线衬底19。
下面说明本发明的第三实施例。图9示出根据第三实施例所述的用于安装半导体的布线衬底的剖视图。根据本实施例所述的用于安装半导体的布线衬底52设有绝缘膜47，该绝缘膜47包括设置在其前表面上的第一绝缘层41、设置在其后表面上的第二绝缘层42、设置在其内部部分的第三绝缘层43、以及设置在第一绝缘层41和第三绝缘层43之间、第二绝缘层42和第三绝缘层43之间的至少其中之一的第四绝缘层46。而且，布线44和通路45形成在第四绝缘层46中。在第四绝缘层46中形成布线48和通路49，其中布线48埋设在第三绝缘层43的前表面和后表面中，而通路49与布线48电连接。在绝缘膜47的前表面和后表面上形成电极衬垫50，该电极衬垫50的表面暴露、而且其侧部的至少一部分埋设在绝缘膜47中，其中电极衬垫50和布线44通过通路51彼此电连接。
根据本实施例所述的用于安装半导体的布线衬底52被构造成，其包括埋设在设于其内部的第三绝缘层43的前表面和后表面中的布线48、而且布线44埋设在第四绝缘层46中。因此，即便通过使用在所有绝缘层中彼此都不同的材料而形成绝缘膜47，由于第三绝缘层43和第四绝缘层46的整个表面接收脱落应力，该脱落应力是由于半导体器件的操作而引起重复施加热负载和偏压而产生的，因此可以完全避免绝缘层之间的界面从布线端部开始产生脱落。
还有，采用根据本实施例所述的由于安装半导体的布线衬底52，可以如用于安装半导体的布线衬底5和由于安装半导体的布线衬底29一样形成半导体组件14和半导体组件20。如果半导体器件安装在用于安装半导体的布线衬底52的两侧，则为第三绝缘层43选择具有高弹性比的刚性材料，以通过操作的方便性，对于第四绝缘层46使用具有低弹性比的材料，以减缓应力，而对于第一绝缘层41和第二绝缘层42，使用比第三绝缘层43和第四绝缘层46具有更高的膜强度或具有更低的热膨胀比的材料，从而可以形成这样的用于安装半导体的布线衬底52，其能够防止由于热膨胀比的不同而从用于安装半导体的布线衬底52的表面产生的裂缝，还能够带来应力减缓的特征。
进一步，如果用于安装半导体的布线衬底52安装在母板上，同时半导体器件安装在用于安装半导体的布线衬底52的第一绝缘层侧，而且不但是半导体器件而还有焊接球安装在第二绝缘层42侧，则为第三绝缘层43选择具有高弹性比的刚性材料，对于第四绝缘层46使用具有低热膨胀比的材料，对于第一绝缘层41，使用比第三绝缘层43和第四绝缘层46具有更高的膜强度的材料，对于第二绝缘层42，使用比第三绝缘层43和第四绝缘层46具有更低的弹性比的材料，其中通过在所有绝缘层中应用彼此都不相同的材料，针对可靠性，形成用于安装半导体的最优的布线衬底52。
下面参照图10和11说明根据本发明的第四实施例所述的用于安装半导体的布线衬底。在用于安装半导体的布线衬底中，形成在第一绝缘层中的通路94和95的前表面侧的尺寸小于其后表面侧的尺寸，而且形成在第二绝缘层中的通路94和95的后表面侧的尺寸小于其前表面侧的尺寸。通过采用光敏树脂的通路形成方式，例如借助于激光或利用照相，实现具有这种通路形状的结构。
通常，在激光辐射步骤或曝光步骤中，激光或光入射侧的通路尺寸不同于其相反侧的通路尺寸。因此，能够实现这种衬底，其具有通路，其中形成在第一绝缘层中的通路94和95的前表面侧的尺寸小于其后表面侧的尺寸，而且形成在第二绝缘层中的通路94和95的后表面侧的尺寸小于其前表面侧的尺寸，因此可以形成与半导体连接的密度能够被提高的衬底。
仍然是，如果通路的形状是锥形的，通路94和95的尺寸就表示通路的上部或下部的直径。通路的形状没必要是圆形的。在此情况下，诸如围绕长度(surrounding length)之类的适当数量被定义为尺寸。
组成根据本实施例所述的用于安装半导体的布线衬底的通路可以是图14所示的填充通路，而且可以是如图15所示的保角(conformal)通路95。在填充通路94的情况下，布线可被设置在填充通路94上，其中由于有可能设计布线和衬垫，从而叠置填充通路94。因此，而且在填充通路94的情况下，采用自由布线，将会带来优点，由此提高布线密度。另一方面，在保角通路95的情况下，由于通路具有减缓通路应力的效果，就有另一种优点，在温度循环条件下能够提高其可靠性。
还有，对于图10和图11所示的关系，通路94和95的前表面侧的尺寸和其后表面侧的尺寸可以颠倒。
可以选择用于构成根据本发明所述的布线衬底的各种形状的通路。例如，形状可以是其中通路前表面侧的尺寸与其后表面侧的尺寸相同的圆柱形的，可以是通路的中部鼓出的桶形的，可以是通路的中部变窄的手鼓形的，锥形的等等。圆柱形通路由于其通过钻孔机械简单地形成而具有优点。由于桶形通路具有鼓出的中部，而且尽管其电阻小，但通路的上部和下部的面积小，桶形通路的优点是布线部分的布线密度比圆柱形通路进一步增大。在其中部变窄的手鼓形通路中，由于作为与布线连接点的上部和下部的面积更大，该连接通常很弱，因此手鼓形通路的优点是可靠性提高。在由激光束形成的激光通路和由光形成的照相通路中，激光束或光入射侧的通路的直径通常易于增加。但是，可以通过改变材料、激光束的辐射条件和其曝光条件而抑制这些形状。
下面说明根据本发明所述的制作用于安装半导体的布线衬底的方法的实施例。首先，说明本发明的第五实施例。图12A至12E和图13A至13C依照工艺的顺序示出制作根据本实施例所述的用于安装半导体的布线衬底的方法的剖视图。如图12A所示，首先，成为电极衬垫62的导电层例如采用电镀方法形成在支撑衬底61上。此时，如图12B所示，通过蚀刻在支撑衬底61中形成凹槽63，并可将导电层埋设在该凹槽中。因此，可以形成局部埋设在支撑衬底61的表面中的电极衬垫64。还有，如图12C所示，在支撑衬底61上可设置阻挡层65，随后在阻挡层65上形成导电层。因此，可形成包括阻挡层65的双层结构的电极衬垫66。
接下来，如图12D所示，在支撑衬底61上形成绝缘层67a，如上所述，支撑衬底61上形成导电层62、64或66，并在绝缘层67a中形成进一步的通路孔68a。之后，如图12E所示，在绝缘层67a上形成布线69a，使通路孔68a填充有导电材料，而且进而形成用于将电极衬垫62和布线69a彼此连接的通路68b。
还有，如果需要，如图13A所示，通过在绝缘层67a上形成绝缘层67b、在绝缘层67b中形成通路68c并在绝缘层67b上形成布线69b而实现多层布线。进一步地，通过重复该步骤，可进一步实现多层直到所需的层数。
随后，如图13B所示，通过抛光并清除最上层表面布线69b而形成具有支撑衬底、绝缘层67a和67b的布线衬底。进一步地，当形成通路68c时，可以通过形成布线69b并在通路孔中填充导电材料而形成通路68c。形成方法并不局限于此。通路68c可以仅通过在通路孔中填充导电材料而形成。
接下来，如图13C所示，叠置都具有支撑衬底的两个布线衬底73，以便绝缘层69b彼此接触，并且相互粘结，从而使暴露在绝缘层67b表面上的通路68c彼此面对。
之后，如果如图14A所示，采用蚀刻等将两个支撑衬底61都清除，则可以获得用于安装半导体、具有暴露在其前表面和后表面这两个表面上的电极衬垫62、并且内部具有多层布线衬底的布线衬底75。
还有，如图14B所示，如果支撑衬底61的部分被留下而且制成支撑体76，则可以获得其内设有支撑体76的用于安装半导体的布线衬底75。进一步地，如图14C所示，在用于安装半导体的布线衬底75的两侧上的任选位置处可形成焊料保护层77。
对于支撑衬底61的材料并没有特殊的限制。如果考虑到材料被最终清除，则优选具有令人满意的加工性质的材料。作为支撑衬底61的特定材料，优选铜、铜合金、不锈钢、铝等金属、或诸如玻璃、硅等材料。还有，优选通路68c的材料是这样的，即通过加热和加压以将布线衬底73与支撑衬底彼此粘合而牢固地焊接并连接至通路68c。详细地说，优选用于通路68c的导电材料为导电浆粉或焊料等，该导电浆粉具有分散在树脂中的金属颗粒。另外，对于绝缘层67a和67b，尽管针对于生产工艺需要制作成具有抗热特性和抗化学特性，但是如果不存在上述问题，仍然可以选择任意的材料。
在制作用于安装半导体的布线衬底的方法中，如图13C所示，由于具有支撑衬底的两个布线衬底73以面对面的状态彼此粘结，其中在该支撑衬底中绝缘层和布线形成在具有良好尺寸稳定性的支撑衬底61上，如图14A所示，因此可以获得具有高密度和高度准确性的用于安装半导体的布线衬底75，其中电极衬垫62的位置准确性很令人满意。进一步地，由于将以面对面的状态彼此粘合的两个表面具有形成在布线69a上的绝缘层67b，而且是平坦的，因此没必要通过加热和加压使绝缘层67b变形而粘合这两个表面。因此，可以在显著低温和显著低的压力进行粘合上述两个表面。鉴于此，当进行粘合时，具有支撑衬底的整个布线衬底73不产生任何变形，由此可以获得具有良好可靠性的、用于安装半导体的布线衬底75。
还有，如图12B所示，在通过蚀刻预先在支撑衬底61中形成凹槽63的情况下，导电层填充在凹槽63中，而且形成电极衬垫64，可以如图15A所示通过清除部分或整个支撑衬底61而获得用于安装半导体的布线衬底，其中电极衬垫64的暴露面从绝缘层78的前表面或后表面突出。
另一方面，如图12C所示，如果通过把阻挡层65预先形成在支撑衬底61上而且在阻挡层65上层叠导电层而形成电极衬垫66，则可以通过清除部分或整个支撑衬底61并进一步清除阻挡层65而获得用于安装半导体的布线衬底，其中如图15B所示，电极衬垫66的暴露面制作成从绝缘层78的前表面或后表面凹陷。
下面参照图16A至16I说明根据本发明的第六实施例。图16A至16I以步骤的顺序示出根据第六实施例所示的制作用于安装半导体的布线衬底的方法的剖视图。在该方法中，如图16A所示，下层绝缘层93首先形成在支撑衬底61上。如图16B所示，成为电极衬垫62的导电层形成在下层绝缘层93上。之后，如图16C至16I所示，如图7所示的第一实施例那样形成布线层等，而且两个衬底彼此粘合。之后，清除支撑衬底。图16H示出了清除支撑衬底的状态。之后，如图16I所示，在首先形成在支撑衬底61上的下层绝缘层93中形成开口，以暴露电极衬垫62。可采用激光或干蚀刻形成开口。
下面说明本发明的第七实施例。图17A至17D和图18A至18C以步骤的顺序示出根据本实施例所述的制作用于安装半导体的布线衬底的方法的剖视图。
首先，如图17A所示，通过在支撑衬底81上形成导电层的图案而形成电极衬垫82。还有，如上所述，预先通过蚀刻在支撑衬底81中形成凹槽，而且形成导电层以被填充在该凹槽中。而且，如后面所述，通过最终清除整个或部分支撑衬底81可形成电极衬垫，该电极衬垫的暴露面从绝缘膜的前表面或后表面凸起。进一步地，在支撑衬底81上预先形成阻挡层，而且，形成成为电极衬垫82的导电层，由此可以通过清除部分或整个支撑衬底81并进一步清除阻挡层而形成电极衬垫，该电极衬垫具有位于从绝缘膜的前表面或后表面凹陷的位置的暴露面。之后，说明在图17所示的支撑衬底81上形成电极衬垫82的情况。
接下来，如图17B所示，在支撑衬底81上形成绝缘层83，而且在绝缘层83中进一步形成到达电极衬垫82的通路孔83a。
之后，如图17C所示，在绝缘层83上形成布线85。在此情况下，把布线85的导电材料填充在通路孔83a中，从而形成通路84，布线85通过该通路84连接至电极衬垫82。因此，可形成具有支撑衬底的布线衬底86。
还有，如果需要，如图17D所示，在布线85和绝缘层83上形成绝缘层83b，而且在绝缘层83b上形成布线85a。此时，在绝缘层83b中形成通路84a。通过重复形成这种绝缘层、布线和通路的步骤，可制成具有被布线成多层的支撑衬底的布线衬底86。
之后，如图18A所示，在具有如图17C所示的支撑衬底的布线衬底86上形成绝缘层87，并在绝缘层87中形成通路孔。进一步地，通过在通路孔中填充导电材料而形成通路88，从而制成具有支撑衬底的布线衬底90，该支撑衬底具有通路88。可以使用导电浆粉或焊料作为导电材料。
接下来，如图18B所示，将具有图17C所示的支撑衬底的布线衬底86和具有图18A所示的支撑衬底的布线衬底90面对面地彼此粘合。
接下来，如图18C所示，如果通过清除整个支撑衬底81而暴露电极衬垫82，则可获得用于安装半导体的布线衬底92。
另外，如果需要，如图14B所示，通过不是整个清除而是部分清除支撑衬底81而保留部分支撑衬底81，由此制成具有支撑体(支撑体76)的用于安装半导体的布线衬底92。更进一步地，如图14C所示，在用于安装半导体的布线衬底92的两个侧部的任选位置处形成焊料保护层(焊料保护层77)。
在如上所述的根据本实施例所述的制作用于安装半导体的布线衬底的方法中，当将布线衬底86与支撑衬底彼此粘合时，由于其表面并平坦，准确性可能稍微降低。但是，其优点在于，由于只形成一个具有支撑衬底的布线衬底90，因此减少了步骤的数量，而且制作成本降低。
但是，在合适的低温和低压条件下，为了将具有支撑衬底的布线衬底90与具有支撑衬底的布线衬底86以面对面的状态彼此粘合，绝缘层87的特征是重要的。与绝缘层83相比较具有较低固化温度而且容易随用于层叠的热量和压力而流动的加热固化树脂可被用作绝缘层87。详细而言，可列举出环氧树脂和改变性质的聚酰亚胺。但是，实际上，优选包括弹性体(elastomer)成分的环氧树脂。通过将这种材料施加到绝缘层87，可以获得用于安装半导体的布线衬底92，其制作成本低而且具有良好的可靠性。
如上面详细说明的，根据各个实施例，针对具有至少一层绝缘膜、形成在该绝缘膜中的布线、和电连接所述布线的多个电极衬垫的布线衬底，可以实现新型的用于安装半导体的可靠性优良的布线衬底，而且该布线衬底对于为适于半导体器件的高度集成、高速运行和多功能而增加端子、变窄节距很有效，并且由于电极衬垫设置在具有其表面被暴露的绝缘膜的前表面和后表面上，而且电极衬垫的侧表面的至少部分埋设在绝缘膜中，因此还能够以高密度和高度准确的方式安装半导体器件。

Claims (26)

1.一种用于安装半导体的布线衬底，包括：
绝缘膜；
形成在所述绝缘膜中的布线；
多个电极衬垫，所述电极衬垫的表面暴露于所述绝缘膜的前表面和后表面，而且其侧表面的至少一部分埋设在所述绝缘膜中；以及
通路，所述布线和所述电极衬垫通过所述通路彼此连接。
2.如权利要求1所述的用于安装半导体的布线衬底，其中所述绝缘膜包括：
设置在所述布线衬底的前表面处的第一绝缘层；
设置在所述布线衬底的后表面处的第二绝缘层；以及
设置在所述布线衬底内部中的单个或多个第三绝缘层，所述第三绝缘层包括：
埋设在所述第三绝缘层的所述前表面和所述后表面这两个面中的多个布线；以及
通路，所述通路将前表面的所述布线和后表面的所述布线彼此连接，所述电极衬垫分别暴露于所述第一绝缘层中的所述布线衬底上的前表面侧处的表面和所述第二绝缘层中的所述布线衬底的后表面侧处的表面，而且其侧表面的至少一部分埋设在所述第一绝缘层或所述第二绝缘层中。
3.如权利要求2所述的用于安装半导体的布线衬底，其中：
所述第一绝缘层和所述第二绝缘层由相同的材料制成。
4.如权利要求2所述的用于安装半导体的布线衬底，其中：
所述第一绝缘层和所述第二绝缘层由彼此不相同的材料制成。
5.如权利要求2所述的用于安装半导体的布线衬底，进一步包括：
具有布线和通路的第四绝缘层，所述第四绝缘层设置在所述第一绝缘层和所述第三绝缘层之间和所述第二绝缘层和所述第三绝缘层之间中的至少其中之一。
6.如权利要求5所述的用于安装半导体的布线衬底，其中：
所述第一绝缘层和所述第二绝缘层中的至少之一由其膜强度高于所述第三绝缘层和所述第四绝缘层的材料制成。
7.如权利要求5所述的用于安装半导体的布线衬底，其中：
所述第一绝缘层和所述第二绝缘层中的至少之一由其热膨胀比低于所述第三绝缘层和所述第四绝缘层的材料制成。
8.如权利要求5所述的用于安装半导体的布线衬底，其中：
所述第一绝缘层和所述第二绝缘层中的至少之一由其弹性比低于所述第三绝缘层和所述第四绝缘层的材料制成。
9.如权利要求1至8中任一项所述的用于安装半导体的布线衬底，其中：
所述电极衬垫中的至少一个的暴露面设置在与所述绝缘膜的前表面或后表面相同水平处。
10.如权利要求1至8中任一项所述的用于安装半导体的布线衬底，其中：
所述电极衬垫中的至少一个的暴露面设置在从所述绝缘膜的前表面或后表面凹陷的位置。
11.如权利要求1至8中任一项所述的用于安装半导体的布线衬底，其中：
所述电极衬垫中的至少一个的暴露面设置在从所述绝缘膜的前表面或后表面突出的位置。
12.如权利要求1至8中任一项所述的用于安装半导体的布线衬底，其中：
所述电极衬垫中的至少一个的一部分表面被所述绝缘膜覆盖。
13.如权利要求1至8中任一项所述的用于安装半导体的布线衬底，进一步包括：
支撑体，所述支撑体设置在所述绝缘膜的前表面和后表面中的至少一个表面处。
14.如权利要求1至8中任一项所述的用于安装半导体的布线衬底，进一步包括：
焊料保护层，所述焊料保护层设置在所述绝缘膜的前表面和后表面中的至少一个表面处。
15.如权利要求1至8中任一项所述的用于安装半导体的布线衬底，其中：
所述绝缘膜是这样形成的，即：通过形成所述绝缘膜的前表面侧的电极衬垫、第一绝缘层、以及第一支撑衬底上的所述第一绝缘层的内部的布线和通路；形成所述绝缘膜的后表面侧的电极衬垫、第二绝缘层、以及第二支撑衬底上的所述第二绝缘层的内部的布线和通路；通过对其进行彼此粘合而将所述第一绝缘层和所述第二绝缘层彼此集成在一起；以及清除所述第一支撑衬底和所述第二支撑衬底的整个或部分。
16.如权利要求2所述的用于安装半导体的布线衬底，其中：
形成在所述第一绝缘层中的所述通路的前表面侧的尺寸和其后表面侧的尺寸之间的关系和形成在所述第二绝缘层中的所述通路的前表面侧的尺寸和其后表面侧的尺寸之间的关系是颠倒的。
17.如权利要求16所述的用于安装半导体的布线衬底，其中：
形成在所述第一绝缘层中的所述通路的前表面侧的尺寸小于其后表面侧的尺寸，而形成在所述第二绝缘层中的所述通路的后表面侧的尺寸小于其前表面侧的尺寸。
18.一种半导体组件，包括：
权利要求1至14中任一项所述的用于安装半导体的布线衬底；以及
安装在用于安装半导体的所述布线衬底上的半导体器件，用于安装半导体的所述布线衬底的所述多个电极衬垫中设置在所述半导体器件被安装的点处的所述电极衬垫的暴露面被定位于与所述绝缘膜的前表面或后表面相同水平处或定位于从其前表面或后表面凹陷的位置处。
19.一种安装在母板上的半导体组件，所述半导体组件包括：
权利要求1至14中任一项所述的用于安装半导体的布线衬底；以及
安装在用于安装半导体的所述布线衬底上的半导体器件，用于安装半导体的所述布线衬底的所述多个电极衬垫中设置在所述半导体器件被安装的点处的所述电极衬垫的暴露面被定位于与所述绝缘膜的前表面或后表面相同水平处或定位于从其前表面或后表面凹陷的位置处，同时设置在用于连接至所述母板的突起被安装的点处的所述电极衬垫的暴露面被定位于从所述绝缘膜的前表面或后表面突起的位置处。
20.一种制作用于安装半导体的布线衬底的方法，包括步骤：
形成具有支撑衬底的两个布线衬底，所述形成每个具有支撑衬底的所述布线衬底包括步骤：
在所述支撑衬底上形成成为电极衬垫的导电层；
在所述导电层上形成绝缘层；
在所述绝缘层上形成一个或多个中间层，所述形成每个中间层包括步骤：
在所述绝缘层中形成通路；
在所述绝缘层上形成布线；以及
在所述布线上形成另一绝缘层；
在被制作成所述一个或多个中间层的最上层表面的中间层中形成通路孔；以及
在通路孔中填充导体以形成通路；
以面对面的状态彼此粘合被制作为具有支撑衬底的所述两个布线衬底的最上层表面的中间层；以及
清除部分或整个所述支撑衬底。
21.一种制作用于安装半导体的布线衬底的方法，包括步骤：
形成具有支撑衬底的两个布线衬底，所述形成每个具有支撑衬底的所述布线衬底包括步骤：
在所述支撑衬底上形成成为电极衬垫的导电层；
在所述导电层上形成绝缘层；
在所述绝缘层上形成一个或多个中间层，所述形成每个中间层包括步骤：
在所述绝缘层中形成通路；
在所述绝缘层上形成布线；以及
在所述布线上形成另一绝缘层；
在被制作为所述一个或多个中间层的最上层表面的中间层中形成通路孔；
在通路孔中填充导体以形成通路；以及
在被制成最上层表面的所述绝缘层上形成布线；
以面对面的状态彼此粘合被制作为具有支撑衬底的所述两个布线衬底的最上层表面的中间层；以及
清除部分或整个所述支撑衬底。
22.如权利要求20或21所述的制作用于安装半导体的布线衬底的方法，进一步包括：
在所述形成所述导电层步骤之前，在所述支撑衬底上形成下层绝缘层。
23.如权利要求20或21所述的制作用于安装半导体的布线衬底的方法，进一步包括：
在所述清除部分或整个所述支撑衬底步骤之后，在位于成为电极衬垫的所述导电层的至少一个或多个部分上的所述下层绝缘层的部分中形成开口。
24.如权利要求20或21所述的制作用于安装半导体的布线衬底的方法，其中：
所述开口通过激光或干蚀刻而形成。
25.如权利要求20或21所述的制作用于安装半导体的布线衬底的方法，其中：
所述导体是导电浆粉或焊料。
26.如权利要求20或21所述的制作用于安装半导体的布线衬底的方法，其中：
设有薄膜金属层和比所述薄膜金属层厚一些的支撑金属层的支撑衬底用作所述支撑衬底。
CN 200510082535 2004-07-07 2005-07-07 用于安装半导体的布线衬底及其制造方法和半导体组件 Pending CN1719604A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004200774 2004-07-07
JP2004200774 2004-07-07
JP2005138450 2005-05-11

Publications (1)

Publication Number Publication Date
CN1719604A true CN1719604A (zh) 2006-01-11

Family

ID=35931394

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200510082535 Pending CN1719604A (zh) 2004-07-07 2005-07-07 用于安装半导体的布线衬底及其制造方法和半导体组件

Country Status (2)

Country Link
JP (1) JP2009004813A (zh)
CN (1) CN1719604A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101853818B (zh) * 2009-04-02 2013-09-11 欣兴电子股份有限公司 具有凹穴的封装基板结构及其制作方法
CN104010444A (zh) * 2013-02-25 2014-08-27 北大方正集团有限公司 阶梯线路的制作方法、包含阶梯线路的线路板及其制作方法
CN105916309A (zh) * 2016-06-30 2016-08-31 广德宝达精密电路有限公司 一种pcb中导电图形与基材整平的方法
CN106206506A (zh) * 2016-08-08 2016-12-07 武汉华星光电技术有限公司 显示装置、端子以及端子的制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004153000A (ja) * 2002-10-30 2004-05-27 Denso Corp プリント基板の製造方法およびそれにより製造されるプリント基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101853818B (zh) * 2009-04-02 2013-09-11 欣兴电子股份有限公司 具有凹穴的封装基板结构及其制作方法
CN104010444A (zh) * 2013-02-25 2014-08-27 北大方正集团有限公司 阶梯线路的制作方法、包含阶梯线路的线路板及其制作方法
CN105916309A (zh) * 2016-06-30 2016-08-31 广德宝达精密电路有限公司 一种pcb中导电图形与基材整平的方法
CN106206506A (zh) * 2016-08-08 2016-12-07 武汉华星光电技术有限公司 显示装置、端子以及端子的制备方法

Also Published As

Publication number Publication date
JP2009004813A (ja) 2009-01-08

Similar Documents

Publication Publication Date Title
CN1199268C (zh) 半导体装置及其制造方法
CN1048824C (zh) 芯片载体及其制造方法以及芯片载体的应用
CN1224305C (zh) 半导体器件用多层电路基板的制造方法
CN1207785C (zh) 半导体器件、电子装置的制造方法、电子装置和携带式信息终端
CN1577813A (zh) 电路模块及其制造方法
CN1229863C (zh) 半导体装置及其制造方法、电路基板和电子装置
CN1118098C (zh) 半导体集成电路器件
JP5195422B2 (ja) 配線基板、実装基板及び電子装置
CN1246899C (zh) 半导体装置
JP4062358B2 (ja) Ｌｅｄ装置
CN1411045A (zh) 半导体装置
CN1185698C (zh) 半导体装置及其制造方法、电路板以及电子设备
CN1236658C (zh) 单片陶瓷电子元件及其制造方法和电子器件
CN1835661A (zh) 配线基板的制造方法
CN1744303A (zh) 用于半导体器件的封装基底、其制造方法以及半导体器件
US8395056B2 (en) Multilayer printed wiring board and mounting body using the same
CN1790651A (zh) 芯片集成基板的制造方法
CN1790706A (zh) 多层构成半导体微型组件
CN1956189A (zh) 叠层半导体装置及叠层半导体装置的下层模块
CN1929123A (zh) 多层配线基板及其制造方法
CN1835654A (zh) 配线基板及其制造方法
CN1700843A (zh) 基板接合构件和采用其的三维连接结构体
JP2009524930A (ja) 発光ダイオードパッケージ及びその製造方法
CN1815733A (zh) 半导体装置及其制造方法
JP2009289802A (ja) 電子部品内蔵モジュール及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20060111