JP2004228446A - プリント基板 - Google Patents

Abstract

【課題】ビアオンパッド構造において、回路パターン全体を厚くすることなく、ビア底部の接続強度を強化したプリント基板を提供する。
【解決手段】コア基板１１の主面に接続パッド６を含む下層の回路パターン１６が形成され、この接続パッド６上にビアホール底強化パッド７を形成され、層間絶縁膜１０にビアホール底強化パッド７に達するビアホール５が形成されている。ビアホール５の内面上および層間絶縁膜１０上に電解メッキもしくは無電解メッキにより上層の回路パターン１４が形成され、上層の回路パターン１４の電極パッド４がビアホール５を通してビアホール底強化パッド７に接続し、保護膜９に形成された開口に露出する電極パッド４に半田バンプ３が被着され、半田バンプ３に半導体装置等の電子部品のＣＳＰ１の電極２が接続されている。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明はプリント基板に係わり、特に信頼性を強化したビア接続構造を有するプリント基板に関する。
【０００２】
【従来の技術】
図６に従来技術のプリント基板を示す。ガラスエポキシ板によるコア基板１１の主面に銅板をラミネートし、この銅板をフォトレジスト技術によりパターニングすることにより接続パッド６を含む下層の回路パターンを形成する。
【０００３】
次に、下層の回路パターンの上にエポキシ樹脂またはポリイミド樹脂による膜厚約３０μｍの層間絶縁膜１０を形成し、層間絶縁膜１０に下層の回路パターンの接続パッド６に達するビアホール（バイアホール、Ｖｉａ Ｈｏｌｅ）５を形成する。
【０００４】
次に、ビアホール５の内面上および層間絶縁膜上に電解メッキもしくは無電解メッキにより上層の回路パターン１４を形成する。この上層の回路パターン１４にはビアホール５を通して下層の回路パターンの接続パッド６に接続し、層間絶縁膜１０上を延在する引き出された電極パッド４を含んでいる。
【０００５】
次ぎに、全体的に被着された保護膜９に引き出し配線の電極パッド４を露出する開口を形成し、そこに半田バンプ３を形成する。
【０００６】
そして、半導体装置等の電子部品のＣＳＰ（チップサイズパッケージ：Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）１の電極２を半田バンプ３接続する
しかしながら図６に示す従来のプリント基板では、ビアホール５内で下層の回路パターンの接続パッド６に接続された上層の回路パターンの引き出し配線が層間絶縁膜１０上を引き回されて、ビアホール５上から離れた位置で半田バンプ３を形成しているから、高密度化に対応することが不可能となる。
【０００７】
このために図７に断面図を示し、図８に斜視図を示すように、ビアホール５上に直接半田バンプ３を形成する、いわゆるビアオンパッド構造のプリント基板が広く用いられるようになっている。
【０００８】
図７、図８のプリント基板では、ガラスエポキシ板によるコア基板１１の主面上に銅板をラミネートし、この銅板をフォトレジスト技術によりパターニングすることにより下層の回路パターン１６を形成する。この下層の回路パターン１６には接続パッド６を含んでいる。
【０００９】
次ぎに、エポキシ樹脂またはポリイミド樹脂による膜厚が約３０μｍの層間絶縁膜１０を形成し、層間絶縁膜１０に下層の回路パターンの接続パッド６に達するビアホール５を形成する。
【００１０】
次ぎに、ビアホール５の内面上および層間絶縁膜１０上に電解メッキもしくは無電解メッキにより上層の回路パターン１４を形成する。この上層の回路パターンにはビアホール５内で下層の回路パターンの接続パッド６に接続する電極パッド４を含んでいる。
【００１１】
次ぎに、全体的に被着された保護膜９に電極パッド４を露出する開口を形成し、そこに電極パッド４に被着した半田バンプ３を形成する。
【００１２】
そして、半導体装置等の電子部品のＣＳＰ１の電極２をビアホール上に形成されている半田バンプ３に接続する
このように半田バンプがビアホール上に形成されているビアオンパッドの構造では、接続配線の引き回しがないからプリント配線板の高密度化に対応することが可能になる。
【００１３】
【特許文献１】
特開２００１−２２３４６９号公報
【００１４】
【発明が解決しようとする課題】
ここで、電極パッドがビアホールの周囲で層間絶縁膜の上面との接続強度を保つために、ビアホール径（図８）はビアランド径（図８）よりも小さい必要がある。
【００１５】
そして、回路パターン形成時のゆがみや、ビアホール形成の誤差等を考慮すると、ビアホール径を小さくした方が量産レベルでは有利となる。
【００１６】
一般的な工法を用いて基板形成を行うことを考えた場合、一般的に、ビアホール径とビアランド径はそれぞれ１５０μｍ、４００μｍ程度であるが、ビアホール形成をレーザ等で高精度に行った場合、ビアホール径を１００μｍ以下、ビアランド径を２５０μｍにすることが可能である。
【００１７】
そして、ＣＳＰの狭ピッチ化に伴い、さらに小径化の要望が強くなり、このようなビアオンパッド構造では、ビアランド径はそのままパッド径になるために、狭ピッチに対応するには、その小径化が不可欠となる。
【００１８】
しかしながら、このビアオンパッド構造では、パッケージ、バンプ、基板の曲げ変形応力や、加熱冷却による熱膨張に起因する熱応力が、ビアホール底部に集中する場合がある。特にプリント基板は、そのコア基板は弾性に富む樹脂であり、半導体チップ等の搭載部品と比較してはるかに大きい平面積にであるから、ビア底部に基板の曲げによる変形応力が大きく作用する。
【００１９】
ビアホール底部の接続強度は主にビアホール径と、ビアホール底部が接続する導体層（接続パッド）の厚みが大きく影響する。
【００２０】
電極パッドの小径化、それに伴うビアホール径の小径化は、ビアホール底部の接続強度を低下させる。さらに、機器の小型、軽量化のため基板の薄型化の要望もあり、基板薄型化のために、導体層（回路パターン全体）の層厚も薄くする必要がある。
【００２１】
このような、ビアホール径の小径化と導体層薄型化によって、図９に示すように応力集中位置にクラック３１が入り、あるいは、図１０に示すように、ビアホール底部において破断３２が発生する。
【００２２】
これによりビアオンパッド構造のビアホール底部の接続強度が低下し、装置の信頼性を著しく悪化させている。
【００２３】
一方、回路パターン全体を厚い材料にすると、プリント基板の厚さが厚くなりすぎて好ましくない。
【００２４】
さらに、回路パターン全体を厚い材料にすると、微細な回路パターンを形成するのに支障を生じる。
【００２５】
したがって本発明の主な目的は、ビアオンパッド構造において、回路パターン全体を厚くすることなく、ビア底部の接続強度を強化したプリント基板を提供することである。
【００２６】
【課題を解決するための手段】
本発明の特徴は、下層の回路パターンと上層の回路パターンとを層間絶縁膜に形成されたビアホールを通して接続を行うビア構造を具備するプリント基板において、前記下層の回路パターンの電極接続部上に前記ビアホール底径よりも大きい範囲で金属材料その他の導電性の材料によってビアホール底補強パッドを設け、これにより補強されたビア構造にしたプリント基板にある。
【００２７】
ここで、前記ビアホール底補強パッドは前記下層の回路パターンの電極接続部よりも小さい面積で形成されていることが好ましい。
【００２８】
また、前記ビアホール底補強パッドの断面形状は長方形状であることができる。あるいは、前記ビアホール底補強パッドの断面形状は台形形状であることができる。
【００２９】
さらに、前記上層の回路パターの電極パッドが前記ビアホールの内部に形成され、半田バンプの下部部分が前記電極パッドを介して前記ビアホール内に入り込んでいることができる。あるいは、前記上層の回路パターの電極パッドが前記ビアホールの内部を充填して形成されていることができる。
【００３０】
また、前記上層の回路パターンは一層であることができる。あるいは、前記上層の回路パターンは多層であり、それぞれの層に対応して前記ビア構造を有することができる。
【００３１】
さらに、前記ビアホールの真上に半田バンプが形成されたビアオンパッドの構造になっていることが好ましい。
【００３２】
【発明の実施の形態】
以下図面を参照して本発明を説明する。図１は本発明の第１の実施の形態におけるビアホール底補強パッド付ビルドアップ型のプリント基板の断面図であり、図２はその斜視図である。
【００３３】
ガラスエポキシ板によるコア基板１１の主面に銅板をラミネートし、この銅板をフォトレジスト技術によりパターニングすることにより接続パッド６を含む下層の回路パターン１６を形成する。
【００３４】
尚、下層の回路パターン１６は電解メッキもしくは無電解メッキ等により形成される場合もある。
【００３５】
さらに、この内層パターンである下層の回路パターン１６は、ビアホール下の接続パッド６を含むパターンの意味であるから、コア基板上の１層目もしくは複数層目の層間絶縁膜上に電解メッキもしくは無電解メッキ等により形成される場合もある。
【００３６】
次に、下層の回路パターン１６の接続パッド６上に、ビアホール底強化パッド７を形成する。
【００３７】
このビアホール底強化パッド７は、たとえば、下層の回路パターン形成後、メッキ工程等により形成することもできるし、下層の回路パターン形成用の導体膜を形成後、ビアホール底強化パッド以外の部分をエッチング等によって除去して形成してもよい。また、はんだペースト印刷や、銀ペースト塗布といった方法も考えられる。その他いずれの方法で形成しても有効である。
【００３８】
また、図１および図２に示すように、ビアホール底強化パッド７は接続パッド６よりも小さい面積とすることによりその形成を容易にしている。また図１および図２に示すように、この実施の形態のビアホール底強化パッド７の縦断面形状は長方形状である。
【００３９】
次ぎに、ビアホール底強化パッド７および下層の回路パターン１６の上にエポキシ樹脂またはポリイミド樹脂による膜厚約３０μｍの層間絶縁膜１０を形成し、この層間絶縁膜１０にビアホール底強化パッド７に達するビアホール５を形成する。
【００４０】
ここで、ビアホール底強化パッド７はビアホール５よりも大きい面積であるから、位置合わせ等による多少のばらつきが生じてもビアホール５の全底面にビアホール底強化パッド７が位置していることになる。
【００４１】
次に、ビアホール５の内面上および層間絶縁膜上に電解メッキもしくは無電解メッキにより上層の回路パターン１４を形成する。この上層の回路パターン１４にはビアホール５を通してビアホール底強化パッド７に接続し、層間絶縁膜上を延在する引き出された電極パッド４を含んでいる。
【００４２】
次ぎに、全体的に被着された保護膜９に引き出し配線の電極パッド４を露出する開口を形成し、そこに半田バンプ３を形成する。
【００４３】
そして、半導体装置等の電子部品のＣＳＰ１の電極２をビアホール上に形成されている半田バンプ３に接続する
本発明のビアホール底強化パッド７について具体的数値で説明を加える。たとえば、従来よく使用されている基板構造として、接続パッド６を含む下層の回路パターン１６の層厚を２０μｍから１５μｍへ薄型化すると、断面２次モーメントは断面高さの３乗に比例するから１５^３／２０^３ ０．４２倍となり、剪断強さも０．４２倍に低下する。
【００４４】
さらに、ビアホール底径が１５０μｍから５０μｍとすれば、円周長さも約０．３３倍剪断強さも０．３３倍となり、両方の影響を考慮するとビア底強度は０．１４倍まで低下する。
【００４５】
厳密には周囲の絶縁層の影響、弾性変形等もあるため、ここまで低下するわけではないが、本実施の形態の如く、直径１５０μｍ、厚さ１５μｍのビアホール底強化パッド７を用いれば、ビアホール径を５０μｍ、接続パッド６を含む下層の回路パターン１６の層厚を１５μｍとしても、同様の計算をすれば断面２次モーメントは３０^３／２０^３ ３．４倍、なるため、ビアホール底強度は１．１倍となり、強度低下を招くことはない。また、本発明の構造であれば、表層のパターン配線との絶縁距離が十分確保可能なため、電気特性上の問題を発生することもない。
【００４６】
図３は本発明の第２の実施の形態を示す断面図である。図３において図１と同一もしくは類似箇所は同じ符号を付してあるから重複する説明は省略する。
【００４７】
図３に示すように、第２の実施の形態のビアホール底強化パッド７の縦断面形状は台形形状になっている。このようにビアホール底強化パッド７を台形形状にすることにより、パッド外周での応力集中が避けられ、さらに強度を上げることができる。
【００４８】
図４は本発明の第３の実施の形態を示す断面図である。図４において図１と同一もしくは類似箇所は同じ符号を付してあるから重複する説明は省略する。
【００４９】
第３の実施の形態では、図４に示すように電極パッド４はビアホール５内において同心円の円形でなく、表層のパターンを避け絶縁を確保できる部分全体を厚くしているかからさらに強度を上げることができる。
【００５０】
すなわち、図４のようなフィルドビア構造での適用も有効である。フィルドビア構造にビアホール底補強パッドを適用することで、ビアホール５内を電極パッド４で充填したフィルドビア１２とすることによりビアホールの小径化が可能となる。このビアホールの小型化により、プリント基板のより高密度化が可能となり、さらに、フィルドビア１２をメッキ等で製造する際には、メッキ時間の短縮にもつながり、生産性も向上する。
【００５１】
図５は本発明の第４の実施の形態を示す断面図である。図５において図１および図４と同一もしくは類似箇所は同じ符号を付してあるから重複する説明は省略する。
【００５２】
図５はスタックフィルドビア構造を示すもので、接続パッド６を含む下層の配線パターン１６上に第２の層間絶縁膜２０を設け、その上に中間層の回路パターン２６を形成している。
【００５３】
上層の回路パターン１４のフィルドビア１２下であって下層の回路パターンの１６の接続パッド６の上の第２の層間絶縁膜２０に第２のビアホール２５を形成し、この第２のビアホール２５を中間層の回路パターン２６の電極・接続パッド２４で充電することによりフィルドビア１３を構成し、フィルドビア１３の下に第２のビアホール２５よりも大きい面積の第２のビアホール底補強パッド１７を形成している。
【００５４】
これにより、下層の回路パターン１６の接続パッド６とその真上に位置している半田バンプ３とは、第２のビアホール底補強パッド１７、フィルドビア１３、ビアホール底補強パッド７およびフィルドビア１２を介して電気的・機械的に接続された構造になっている。
【００５５】
このように多層配線構造においても複数のビアホール下にそれぞれビアホール底補強パッドを設けているから、多層配線のプリント基板に反りが生じても各ビアホール下に断線やクラックが発生することを防止することができる。
【００５６】
尚、以上の実施の形態ではビアオンパッド構造を用いて説明したが、ビアオンパッド構造でないビア構造に本発明のビアホール底補強パッドを設けることで信頼性を高めることができる。
【００５７】
また以上の実施の形態では、外部側に位置する上層の電極パッドに半田バンプが接続し、この電極パッド下のビア構造にビアホール底補強パッドを設けた場合を説明したが、外部側に位置しないでたがいに積層されている内層の回路パターンどうしを接続するビア構造に本発明のビアホール底補強パッドを設けることで信頼性を高めることができる。
【００５８】
さらに実施の形態ではビルドアップ基板での構造を示したが、一括して積層する構造の基板でも有効である。すなわち、一括積層を行う前の導体層（回路パターン）上に同様のビアホール底強化パッドを形成しておくことにより信頼性を高めることができる。
【００５９】
【発明の効果】
以上説明したように本発明によれば、ビアホール底強化パッドによって、基板の高密度化、薄型化に伴い、ビアオンパッド構造を採用しても接続強度を十分に確保することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示す断面図である。
【図２】本発明の第１の実施の形態を示す斜視図である。
【図３】本発明の第２の実施の形態を示す断面図である。
【図４】本発明の第３の実施の形態を示す断面図である。
【図５】本発明の第４の実施の形態を示す断面図である。
【図６】従来技術を示す断面図である。
【図７】他の従来技術を示す断面図である。
【図８】他の従来技術を示す斜視図である。
【図９】他の従来技術の問題点を示す断面図である。
【図１０】他の従来技術の他の問題点を示す断面図である。
【符号の説明】
１ ＣＳＰ
２ 電極
３ 半田バンプ
４ 電極パッド
５ ビアホール
６ 接続パッド
７ ビアホール底強化パッド
９ 保護膜
１０ 層間絶縁膜
１１ コア基板
１２ フィルドビア
１３ フィルドビア
１４ 上層の回路パターン
１６ 下層の回路パターン
３１ クラック
３２ 破断
２０ 第２の層間絶縁膜
２６ 中間層の回路パターン
２５ 第２のビアホール
２４ 電極・接続パッド

Claims (9)

1. 下層の回路パターンと上層の回路パターンとを層間絶縁膜に形成されたビアホールを通して接続を行うビア構造を具備するプリント基板において、前記下層の回路パターンの接続パッド上に前記ビアホール底径よりも大きい範囲で金属材料その他の導電性の材料によってビアホール底補強パッドを設け、これにより補強されたビア構造にしたことを特徴とするプリント基板。
2. 前記ビアホール底補強パッドは前記下層の回路パターンの接続パッドよりも小さい面積で形成されていることを特徴とする請求項１記載のプリント基板。
3. 前記ビアホール底補強パッドの断面形状は長方形状であることを特徴とする請求項１記載のプリント基板。
4. 前記ビアホール底補強パッドの断面形状は台形形状であることを特徴とする請求項１記載のプリント基板。
5. 前記上層の回路パターの電極パッドが前記ビアホールの内部に形成され、半田バンプの下部部分が前記電極パッドを介して前記ビアホール内に入り込んでいることを特徴とする請求項１記載のプリント基板。
6. 前記上層の回路パターの電極パッドが前記ビアホールの内部を充填して形成されていることを特徴とする請求項１記載のプリント基板。
7. 前記上層の回路パターンは一層であることを特徴とする請求項１記載のプリント基板。
8. 前記上層の回路パターンは多層であり、それぞれの層に対応して前記ビア構造を有することを特徴とする請求項１記載のプリント基板。
   ことができる。
9. 前記ビアホールの真上に半田バンプが形成されたビアオンパッドの構造になっていることを特徴とする請求項１乃至請求項８のいずれかに記載のプリント基板。

Images