CN1674286A - 铁电存储器元件及其制造方法 - Google Patents

铁电存储器元件及其制造方法 Download PDF

Info

Publication number
CN1674286A
CN1674286A CNA200510051315XA CN200510051315A CN1674286A CN 1674286 A CN1674286 A CN 1674286A CN A200510051315X A CNA200510051315X A CN A200510051315XA CN 200510051315 A CN200510051315 A CN 200510051315A CN 1674286 A CN1674286 A CN 1674286A
Authority
CN
China
Prior art keywords
film
memory element
ferroelectric
ferroelectric memory
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200510051315XA
Other languages
English (en)
Inventor
田村博明
田川辉男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1674286A publication Critical patent/CN1674286A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/57Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B51/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B51/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种铁电层不受铁电存储器元件形成过程产生氢气的还原损害的铁电存储器元件及其制造方法。该铁电存储器元件及其制造方法的特征在于,用氢屏障膜覆盖铁电电容器的同时,也在设置于该铁电电容器上电极上的接触孔内壁上覆盖氢屏障膜,从而防止氢气从该接触孔向铁电电容器浸入。

Description

铁电存储器元件及其制造方法
技术领域
本发明涉及铁电存储器元件的制造方法。
背景技术
利用铁电体特有的自发极化特性的非易失性存储器元件(铁电存储器元件),从其可高速读写、低电压动作的特征来看,它是一种隐含具有替代从现有非易失性存储器元件到SDAM、DRAM等绝大多数存储器元件的可能性的终极存储器,因而备受瞩目。作为铁电体材料来说,可以举出很多的例子,其中,以锆钛酸铅PZT为首的钙钛矿型氧化物和SrBi2Ta2O9等的铋层状化合物,因为具有极其优异的铁电特性,而备受瞩目。
一般,将上述的氧化物材料作为电容器绝缘层来使用时,形成上电极后,以各存储器元件间的电绝缘为主要目的,使用SiO2等的层间绝缘膜来覆盖。作为该成膜方法,一般使用段差覆盖性优异的CVD法(Chemical Vapor Deposition)。可是,使用这样的成膜方法,生成了反应的副产物氢。性能特别活跃的氢,如果透过SiO2和上电极到达铁电薄膜,由于其还原作用,使铁电体的结晶性受损,从而显著劣化电特性。此外,由于元件制造步骤中发生的单晶硅中的结晶缺陷,导致作为开关元件的MOS晶体管的特性劣化,因此,需要在最后阶段,在氢氮混合气体中实施热处理。而该步骤中的氢浓度比上述层间绝缘膜形成时的更高,因此对铁电薄膜的损害将更严重。
为了防止这这种氢气导致的铁电电容器的还原劣化,有在形成铁电薄膜电容器后形成覆盖它的保护膜而防止氢气浸入的方法。该保护膜一般被称为氢屏障膜。由于有该保护膜的存在,隔离了层间绝缘膜形成时产生的氢气与铁电电容器,因此就能够防止电特性初始值的劣化。
然而,为了通过布线与上部电极连接,就需要在铁电电容器的上部电极处形成接触孔。即,由于在该连接处除去了氢屏障膜,因此就不能在布线层形成以后产生的氢气中保护电容器。作为解决该问题的一种方法,可以举出数个使上部电极自身具有氢屏障功能的方法。通过对具有导电性的氧化物的深入研究,得出IrOx就是这样物质的代表物。可是,由于铁电体材料的种类不同,使用铱氧化物作为上部电极时,有时也不能确保电容器的初始特性。使用铂时虽然能够确保初始特性,但由于发现其对氢具有催化剂作用,因此将严重损害铁电体的结晶性。虽说布线层形成时产生的对电容器的损害可通过在氧气中加热等恢复性处理来恢复,可是既然接触孔是开着,如果后续步骤产生氢,就会再次发生还原损害的问题。
发明内容
本发明的目的在于提供一种铁电存储器元件的元件结构,即使上部电极未使用具有氢屏障功能的材料,该元件结构也能够抑制向铁电体层的还原损害。此外,提供一种铁电存储器元件的制造方法,即使上部电极不使用具有氢屏障功能的材料,也能防止制造过程中引起的铁电薄膜的还原劣化。
本发明的铁电存储器元件的特征在于,包括1)铁电电容器,其由在半导体衬底上形成的下部电极、氧化物铁电薄膜以及上部电极构成;2)层间绝缘膜,其形成在所述铁电电容器上;3)接触孔,其在所述层间绝缘膜的所述上部电极上开口;以及4)布线层,其通过所述接触孔与所述上部电极连接;并且,在所述接触孔的内壁设置具有氢屏障功能的薄膜。
通过上述的构成,具有能够阻断布线层形成时产生的氢气通过该层间绝缘膜浸入接触孔的效果。
本发明的铁电存储器元件的特征在于,在所述层间绝缘膜上形成具有氢屏障功能的薄膜。
通过上述构成,具有能够防止来自该层间绝缘膜表面的氢气浸入的效果。
本发明的铁电存储器元件的特征在于,所述布线层的表面被具有氢屏障功能的薄膜覆盖。
通过上述构成,具有防止布线层形成时产生的氢气从布线层上面浸入接触孔内的效果。
本发明的铁电存储器元件的特征在于,所述布线层的侧面被具有氢屏障功能的薄膜覆盖。
通过该构成,具有防止在布线层形成以后的步骤产生的氢气从布线层侧面浸入接触孔内的效果。
本发明的铁电存储器元件的特征在于,所述布线层由贵金属构成。
使用该构成,通过在布线层形成后将该铁电电容器高温加热,达到能够使其恢复特性的效果。
本发明的铁电存储器元件的特征在于,在所述布线层的最下层设置铱的氧化物。
使用该构成,具有防止布线层形成后浸入布线层的氢气经由接触孔到达铁电电容器的上部电极的功能。
本发明的铁电存储器元件的特征在于,所述铁电电容器的侧壁被具有氢屏障功能的薄膜覆盖。
使用该构成,具有从在该层间绝缘膜形成时产生的氢气中保护铁电电容器的功能。
本发明的铁电存储器元件的特征在于,在所述铁电电容器的下部设置具有氢屏障功能的薄膜。
使用这样的构成,具有能够防止形成铁电电容器后产生的氢气从该铁电电容器的下部到达铁电体的功能。
本发明的铁电存储器元件的特征在于,所述具有氢屏障功能的薄膜是包括铝、钛、铪、锆、镁或钽中的至少一种元素的氧化物。
使用这样的构成,具有获得更优异氢屏障功能的效果。
本发明的铁电存储器元件的特征在于,所述层间绝缘膜的与所述铁电电容器接触的部分是03-TEOS SiO2膜。
使用这样的构成,具有减低该层间绝缘膜形成时的氢损害的效果。
本发明的铁电存储器元件制造方法的特征在于,包括如下步骤:1)在半导体衬底上层叠下部电极、氧化物铁电薄膜以及上部电极之后,对其进行布图,形成铁电电容器;2)在所述铁电电容器上沉积层间绝缘膜;3)在所述层间绝缘膜的所述上部电极上开口接触孔;4)在所述层间绝缘膜以及所述接触孔内,覆盖具有氢屏障功能的薄膜;5)蚀刻所述具有氢屏障功能的薄膜,除去覆盖在所述接触孔底部的所述具有氢屏障功能的薄膜;以及6)在所述接触孔沉积导电材料,形成与所述上部电极连接的布线层。
使用这样的方法,具有阻断该布线层形成时产生的氢气透过层间绝缘膜而浸入接触孔的功能。
本发明的铁电存储器元件制造方法的特征在于,在所述步骤5)之前,除了所述接触孔开口部之外的部分事先用保护层覆盖。
使用这样的方法,由于具有氢屏障功能的薄膜残留在该层间绝缘膜上,因此具有防止在以后的步骤中产生的氢气浸入该层间绝缘膜表面的功能。
本发明的铁电存储器元件制造方法的特征在于,在所述步骤4)中,用Atomic-Layer CVD(原子层沉积)形成具有氢屏障功能的薄膜。
使用这样的方法,具有能够在该接触孔的内壁也覆盖性能良好、并具有氢屏障功能的薄膜的功能。
本发明的铁电存储器元件制造方法的特征在于,在所述Atomic-Layer CVD(原子层沉积)中,使用臭氧作为有机原料的氧化剂。
使用这样的方法,在提高具有氢屏障功能薄膜的质量的同时,具有在Atomic-Layer CVD过程中不会对该铁电电容器产生恶劣影响的功能。
本发明的铁电存储器元件制造方法的特征在于,在所述步骤3)之后,在氧气中加热所述半导体衬底。
使用这样的方法,具有恢复在该接触孔开口时受到损害的铁电电容器特性的功能。
本发明的铁电存储器元件制造方法的特征在于,在低于或等于所述氧化物铁电薄膜的结晶温度的条件下进行所述加热。
使用这样的方法,具有不会对该半导体衬底产生损害、并能够恢复该铁电电容器的特性的功能。
本发明的铁电存储器元件制造方法的特征在于,在所述步骤6)中,在导电材料上连续形成具有氢屏障功能的薄膜。
使用这样的方法,由于在该布线层的上面形成了具有氢屏障功能的薄膜,因此具有防止布线层的布图时形成的氢气从该布线层浸入该接触孔侧的功能。
附图说明
图1是描述实施例1中元件形成过程的示意图。
图2是描述实施例1中元件形成过程的示意图。
图3是描述实施例1中元件形成过程的示意图。
图4是描述实施例1中元件形成过程的示意图。
图5是描述实施例1中元件形成过程的示意图。
图6是描述实施例1中元件形成过程的示意图。
图7是描述实施例1中元件形成过程的示意图。
图8是描述实施例1中元件形成过程的示意图。
图9是描述实施例1中元件形成过程的示意图。
图10是描述实施例1中元件形成过程的示意图。
图11是使用实施例1中的试验材料1所得到的初始状态的磁滞曲线。
图12是使用实施例1中的试验材料1所得到的设置布线层后的磁滞曲线。
图13是使用实施例1中的试验材料2所得到的设置布线层后的磁滞曲线。
图14是描述实施例2中元件形成过程的示意图。
图15是描述实施例2中元件形成过程的示意图。
图16是描述实施例2中元件形成过程的示意图。
图17是描述实施例2中元件形成过程的示意图。
图18是使用实施例2中的试验材料3所得到的磁滞曲线。
图19是使用实施例1中的试验材料1所得到的磁滞曲线。
图20是描述实施例3中元件形成过程的示意图。
图21是描述实施例3中元件形成过程的示意图。
图22是描述实施例3中元件形成过程的示意图。
图23是描述实施例3中元件形成过程的示意图。
图24是描述实施例3中元件形成过程的示意图。
图25是描述实施例4中元件形成过程的示意图。
图26是使用实施例4中的试验材料3所得到的磁滞曲线。
图27是使用实施例4中的试验材料4所得到的磁滞曲线。
图28是使用在实施例4中做成的试验材料所得到的磁滞曲线。
具体实施方式
以下,参照附图说明本发明的实施形态。
实施例1
首先,以模型化的形式说明铁电薄膜元件的积层过程。
在形成开关晶体管的半导体衬底100上,通过平板印刷步骤形成用于形成接触孔的保护层图案后,用干蚀刻法开口形成接触孔。再用化学气相沉积(CVD)法堆积钨膜后,使用化学机械研磨法研磨钨膜,从而在接触孔内形成钨插塞(plug)101。
接下来,用溅射法形成作为下部电极与钨插塞101的屏障金属层102的氮化钛膜。在其上叠层作为下部电极的铱氧化膜103以及铂层104。图1示出了通过上述步骤得到的叠层结构。
在铂层104上,使用旋转涂层法涂布含有铅、钛以及锆的有机溶液,再进行干燥处理,从而得到前体膜。重复进行该旋转涂层和干燥步骤,直到前体膜达到期望的膜厚。最后,在525℃实施5分钟的氧气退火,从而得到结晶性薄膜Pb(Zr,Ti)O3(以下,简记为PZT)105(图2)。在其上用溅射法形成作为上部电极的铂层106(图3)。
接下来,通过以期望大小加工下部电极、PZT薄膜以及上部电极,形成PZT薄膜电容器107(图4)。再一次在氧气中在675℃实施5分钟的退火处理,从而形成在该电容器表面覆盖的作为氢屏障膜的AlOx薄膜108。成膜方法可以是溅射法、CVD法、原子层堆积法、Atomic Layer CVD(ALCVD)法等(图5)。
在AlOx薄膜108上,使用等离子体化学气相成长法堆积TEOS(Tetraethylorthosilicate)-SiO2膜109。形成与铁电薄膜电容器的上部电极电连接的开口部(图6)。接下来,进行衬底加热,其目的是放出层间绝缘膜中的水分。层间绝缘膜如果是臭氧TEOS-SiO2膜,就优选以PZT薄膜电容器形成后的退火条件进行加热。在本实施例中,在675℃,在氧气中实施5分钟的热处理。还有,层间绝缘膜如果是等离子体TEOS-SiO2膜,由于水分含量较臭氧TEOS-SiO2膜少,因此处理温度可以低于该温度。该加热的目的不是放出水分,而是恢复施加在PZT薄膜电容器上的等离子体损害。
在开口部(接触孔)的内部与该TEOS-SiO2膜上再堆积AlOx薄膜110(图7)。在这里,作为成膜方法优选使用ALCVD法。由于接触孔通过干蚀刻法形成,从而其内壁基本垂直,因此要在该内壁上形成AlOx薄膜非常困难。在这点上,由于ALCVD法可以设定逐级覆盖范围,因此在接触孔内壁,可以形成与TEOS-SiO2膜相同膜厚的AlOx薄膜。
接下来,省略保护层的制作,进行前面蚀刻。即在该步骤中蚀刻AlOx薄膜。然而,蚀刻量不是面内均匀的,而是有选择。具体来说,不蚀刻覆盖在接触孔内壁的AlOx,而是除去在TEOS-SiO2上和接触孔底部的AlOx薄膜。通过在除去TEOS-SiO2膜和接触孔底部的AlOx阶段停止蚀刻操作,如图8所示,只在接触孔内壁残留AlOx薄膜。通过使用铂形成布线111,得到与PZT薄膜电容器107的上部电极的电连接。这样获得的元件结构如图9所示。其被特意称为“堆叠型”,是对存储单元高集成化极为有利的存储单元结构之一(试验材料1)。
另一方面,为了对比,使用现有方法制作试验材料。即省略在接触孔内部形成的AlOx薄膜110。图10以模型形式描述了该元件的形状。与图9不同之处只在于接触孔内壁的AlOx薄膜的有无,其他的处理过程相同(试验材料2)。
对使用以上不同制造方法得到的存储器元件的特性进行比较。在这里,主要关注铁电薄膜电容器的铁电特性。在上下电极间施加适当的交流电压时,在上下电极上,一定量的依存于所施加电压的大小与方向的电荷被感应。为了监测该情况,以施加的电压为横轴、电荷量为纵轴绘图,就得到由极化轴的反转引起的铁电体特有的磁滞环。电压0时的极化量称为残留极化量,该值越大电荷量即信号就越大,就越有利于读出。
图11示出了PZT电容器刚形成时的磁滞环。图12与图13示出了分别使用试验材料1与试验材料2获得的磁滞环。从图中可以明确,试验材料1与PZT电容器刚形成时比较,对铁电特性的劣化很少。另一方面,试验材料2中磁滞环很细,产生大幅的特性劣化。这表明由于两种试验材料的制造步骤的不同产生了很大的特性差异。即根据接触孔内壁的AlOx薄膜110的有无,工序劣化的程度差异很大。
在本实施例描述的铁电存储器元件的制造方法中,在布线111的形成步骤中产生的氢气是引起电容器的特性劣化的主要原因。产生的氢气从TEOS-SiO2薄膜109表面扩散到内部,其中的一定量到达接触孔的周边。然而,由于在试验材料1中,在PZT薄膜电容器107的侧壁与接触孔内壁同时覆盖了AlOx薄膜,因此氢气将不能浸入到接触孔内部。因此氢气将不能达到PZT薄膜电容器,从而在布线111形成后也基本不会产生PZT的特性劣化。而在试验材料2中,由于在接触孔内壁未设置AlOx薄膜,因而氢气可以从这里浸入,并到达PZT薄膜电容器的上部电极。在这里,由于上部电极的催化作用被活化的氢气将到达PZT薄膜,从而导致对PZT的铁电特性的显著损害。
因此可以确认,为了防止布线111的形成步骤产生的氢气到达PZT薄膜,在接触孔内部设置AlOx薄膜110来作为氢屏障膜的方法是十分重要的。
实施例2
用与实施例1相同的方法,形成AlOx薄膜110为止的部分(图14)。接下来,在AlOx薄膜110上,涂上保护层而曝光,并只在接触孔处开口(图15)。在该状态,使用干蚀刻法除去接触孔底部的AlOx薄膜110。剥离保护层而获得的元件结构如图16所示。使用铂形成布线111(图17)。将其作为试验材料3。与实施例1中的试验材料1(图9)的差异在于,在布线111的下面设置AlOx薄膜110。比较了这样的元件结构差异对PZT薄膜电容器107的特性产生的差异。在这里,为了比较电容器的铁电特性,使用两种试验材料获得了磁滞环。图18与图19分别示出了使用试验材料3与试验材料1获得的结果。
如图所示,在试验材料3的情况下,获得了与初始特性(图11)完全不变的磁滞环。即,即使经过布线111的形成步骤,完全没有引起对PZT薄膜电容器107的特性劣化。
在试验材料3的情况下,因为在布线111的下面设置了AlOx薄膜110,所以在布线111的形成步骤中产生的氢气不能从TEOS-SiO2薄膜109表面浸入到内部。因此,到达PZT薄膜电容器107的氢气基本不存在,也就完全防止了从初始状态的特性劣化。因此可以确认,在接触孔内壁与TEOS-SiO2薄膜109上(布线111的下)同时设置AlOx薄膜110的方法,对于将PZT薄膜电容器107从氢气中完全隔离来说是极其有效的。
实施例3
在实施例1与实施例2中,作为布线111使用铂。在该铂的表面可以设置具有氢屏障功能的薄膜。具体来说,通过设置AlOx,可以防止布线111形成后的后步骤中产生的氢气向布线111内部浸入。在铂成膜中,一般使用溅射法,此时AlOx也被连续成膜。即,在积层铂与AlOx后形成图案,如图20所示,可以积层与铂布线平行的AlOx。与图20所示的元件剖面垂直的剖面如图21所示。
此外,在形成布线111之后,作为具有氢屏障功能的薄膜可以形成AlOx薄膜。即,堆积铂等的布线材料后形成图案而形成布线后,再形成AlOx薄膜,成为如图22所示的剖面图。与该剖面垂直的剖面如图23所示。
在布线111的最下层,可以设置具有氢屏障功能的材料。作为候补材料来说,可以举出铱氧化物。在堆积布线材料阶段,可以首先堆积铱氧化物。基于此,在形成布线111后的后步骤中产生的氢气即使浸入布线111,也能够防止其经由接触孔到达PZT薄膜电容器107。
实施例4
在实施例1或实施例2中所示的元件形成过程中,在半导体衬底100的接触孔开口前,形成下垫氢屏障膜115。作为材料来说,可以使用实施例1~实施例3中的AlOx薄膜等。此外,如果是具有绝缘性和氢屏障功能的材料,就不用选择,例如,可以使用钛、铪、锆、镁或钽的氧化物。或者,也可以使用含有多种这些金属的复合氧化物。例如,Al2MgO4、Al2TiO5等的氧化物。
接触孔开口后的钨堆积之后,以与实施例2所述的方法同样的顺序,进行试验材料的制作(试验材料4)。该试验材料的元件结构如图25所示。与实施例2所述的试验材料3(图17)的区别在于,设置了下垫氢屏障膜115。为了比较两种试验材料的差别对电容器的处理耐性的影响,强制将它们放置于氢气中。在本实施例中,在常压下,在含有3%氢气的氮气中,450℃加热处理30分钟。进而比较处理后的PZT薄膜电容器的特性。
图26和图27示出了试验材料3与试验材料4各自获得的磁滞环。由图可知,在试验材料4的情况下,与PZT电容器刚形成时相比,基本没有产生对铁电特性的劣化。在试验材料3的情况下,磁滞环很细,产生了大幅的特性劣化。因此可以明确,由于两种试验材料的元件结构的不同导致氢处理后的巨大的特性差异。即,根据下垫氢屏障膜115的有无,处理劣化的程度有很大的差异。
氢气从TEOS-SiO2薄膜109表面扩散到内部,其中的一定量到达接触孔的周边。可是因为试验材料3与试验材料4都在PZT薄膜电容器107的侧壁与接触孔内壁同时覆盖AlOx薄膜,因此该氢气不能浸入到接触孔内部。这样一来,氢气也就不可能经由接触孔达到PZT薄膜电容器。然而,对于从衬底里面即PZT薄膜电容器的下方浸入的氢气来说,试验材料4设置了下垫氢屏障膜115作为扩散屏障,而试验材料3却没有防备。因此,在试验材料3的环境下,来自于PZT薄膜电容器的下侧的氢气浸入将引起大的特性劣化。
因此,对于更高浓度或高温下的氢气扩散,不仅PZT薄膜电容器上部的接触孔部,下部电极侧也同时设置氢屏障是极其重要的。
实施例5
通过使用与实施例1同样的方法,制作PZT薄膜电容器107(图4)。再堆积TEOS-SiO2薄膜作为层间绝缘膜,在PZT薄膜电容器的上部电极处开口形成接触孔(图6)。
接下来,使用ALCVD法,在该接触孔内部和该TEOS-SiO2膜上形成AlOx薄膜(图7)。在本实施例与实施例1中,使用三甲基铝(TMA)来作为铝的原料。该铝原料不限于TMA,其他的有机铝也可以。作为氧化剂,可以使用水(H2O)或臭氧(O3)。实施例1中使用臭氧作为氧化剂。为了比较,在本实施例中使用水作为氧化剂。只是,对TMA来说,无论哪一个都是作为氧化剂而起作用的,可是根据氧化剂的不同,在电容器特性上有很大的差异。图28是本实施例中使用水作为TMA的氧化剂,刚形成AlOx后的磁滞环。与实施例1中的试验材料1的特性(图12)相比,具有显著的劣化。这表明,虽然形成了期待的作为以后产生的氢气的隔离功能,但是,在AlOx成膜阶段就已经对电容器产生了损害。
在TMA吸着在衬底表面状态时,如果供给水分子,与铝原子结合的甲基(CH3)将与水分子反应进行配位交换,变成OH基。表面的甲基全部反应饱和以后,未反应的水分子作为剩余分子残留在膜中,并向PZT电容器侧扩散。众所周知,H2O一浸入到铁电体(PZT)中,将严重损害其绝缘特性与铁电特性。从而,在本实施例中,由于在AlOx成膜步骤中供给TMA氧化所需量以上的水分子,因此浸入PZT的水分子导致PZT电容器的特性劣化。
另一方面,如实施例1所示,TMA的氧化使用臭氧时引起以下的反应。首先,在TMA吸着在衬底表面状态供给臭氧时,与铝原子结合的甲基将完全燃烧,分解成二氧化碳(CO2)与水(H2O)。这些副产物中的水分子作用于未反应的甲基,和前述一样生成OH基。虽然水分子是反应过程生成的,但在TMA的配位反应中被消耗,因而AlOx膜中的残留量极少。从而,不会达到本实施例中产生的PZT电容器的特性劣化水平。这表明,使用臭氧作为TMA的氧化剂,对维持PZT电容器特性上极其有效。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
符号说明
110 半导体衬底
101 钨插塞
102 氮化钛
103 铱氧化膜
104 铂
105 铁电薄膜,在实施实例1-5中是PZT薄膜
106 铂
107 102、103、104、105与106构成的铁电薄膜电容器
108 AlOx薄膜
109 TEOS-SiO2
110 AlOx薄膜
111 布线
112 保护层
113 在布线上形成的具有氢屏障功能的薄膜
114 布线最下层设置的铱氧化物
115 具有氢屏障功能的薄膜,钛、铪、锆、镁或钽等的氧化物。
    或者,使用含有这些金属中的多个的复合氧化物。例如,
    Al2MgO4、Al2TiO5

Claims (17)

1.一种铁电存储器元件,其特征在于,包括:
1)铁电电容器,其由在半导体衬底上形成的下部电极、氧化物铁电薄膜以及上部电极构成;
2)层间绝缘膜,其形成在所述铁电电容器上;
3)接触孔,其在所述层间绝缘膜的所述上部电极上开口;以及
4)布线层,其通过所述接触孔与所述上部电极连接;并且,在所述接触孔的内壁设置具有氢屏障功能的薄膜。
2.根据权利要求1所述的铁电存储器元件,其特征在于,在所述层间绝缘膜上形成具有氢屏障功能的薄膜。
3.根据权利要求1或2所述的铁电存储器元件,其特征在于,所述布线层的表面被具有氢屏障功能的薄膜覆盖。
4.根据权利要求1至3中任一项所述的铁电存储器元件,其特征在于,所述布线层的侧面被具有氢屏障功能的薄膜覆盖。
5.根据权利要求1至4中任一项所述的铁电存储器元件,其特征在于,所述布线层由贵金属构成。
6.根据权利要求5所述的铁电存储器元件,其特征在于,在所述布线层的最下层设置铱的氧化物。
7.根据权利要求1至6中任一项所述的铁电存储器元件,其特征在于,所述铁电电容器的侧壁被具有氢屏障功能的薄膜覆盖。
8.根据权利要求1至7中任一项所述的铁电存储器元件,其特征在于,在所述铁电电容器的下部设置具有氢屏障功能的薄膜。
9.根据权利要求1至8中任一项所述的铁电存储器元件,其特征在于,所述具有氢屏障功能的薄膜是包括铝、钛、铪、锆、镁或钽中的至少一种元素的氧化物。
10.根据权利要求1至9中任一项所述的铁电存储器元件,其特征在于,所述层间绝缘膜的与所述铁电电容器接触的部分是03-TEOS SiO2膜。
11.一种制造铁电存储器元件的方法,其特征在于,包括如下步骤:
1)在半导体衬底上层叠下部电极、氧化物铁电薄膜以及上部电极之后,对其进行布图,形成铁电电容器;
2)在所述铁电电容器上沉积层间绝缘膜;
3)在所述层间绝缘膜的所述上部电极上开口接触孔;
4)在所述层间绝缘膜以及所述接触孔内,覆盖具有氢屏障功能的薄膜;
5)蚀刻所述具有氢屏障功能的薄膜,除去覆盖在所述接触孔底部的所述具有氢屏障功能的薄膜;以及
6)在所述接触孔沉积导电材料,形成与所述上部电极连接的布线层。
12.根据权利要求11所述的制造铁电存储器元件的方法,其特征在于,在所述步骤5)之前,除了所述接触孔开口部之外的部分事先用保护层覆盖。
13.根据权利要求11或12所述的制造铁电存储器元件的方法,其特征在于,在所述步骤4)中,用Atomic-Layer CVD(原子层沉积)形成具有氢屏障功能的薄膜。
14.根据权利要求13所述的制造铁电存储器元件的方法,其特征在于,在所述Atomic-Layer CVD(原子层沉积)中,使用臭氧作为有机原料的氧化剂。
15.根据权利要求11至14中任一项所述的制造铁电存储器元件的方法,其特征在于,在所述步骤3)之后,在氧气中加热所述半导体衬底。
16.根据权利要求15所述的制造铁电存储器元件的方法,其特征在于,在低于或等于所述氧化物铁电薄膜的结晶温度的条件下进行所述加热。
17.根据权利要求11至15中任一项所述的制造铁电存储器元件的方法,其特征在于,在所述步骤6)中,在导电材料上连续形成具有氢屏障功能的薄膜。
CNA200510051315XA 2004-03-26 2005-03-04 铁电存储器元件及其制造方法 Pending CN1674286A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004092013A JP4049119B2 (ja) 2004-03-26 2004-03-26 強誘電体メモリ素子の製造方法
JP2004092013 2004-03-26

Publications (1)

Publication Number Publication Date
CN1674286A true CN1674286A (zh) 2005-09-28

Family

ID=35046669

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200510051315XA Pending CN1674286A (zh) 2004-03-26 2005-03-04 铁电存储器元件及其制造方法

Country Status (3)

Country Link
US (1) US20050218443A1 (zh)
JP (1) JP4049119B2 (zh)
CN (1) CN1674286A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101313401B (zh) * 2005-11-25 2012-05-09 富士通半导体股份有限公司 半导体器件及其制造方法
CN102117739B (zh) * 2007-06-14 2012-11-14 富士通半导体股份有限公司 半导体装置的制造方法以及半导体装置
CN111373533A (zh) * 2018-05-17 2020-07-03 桑迪士克科技有限责任公司 含有氢扩散阻挡结构的三维存储器装置及其制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100989086B1 (ko) 2005-11-29 2010-10-25 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치와 그 제조 방법
JP4945167B2 (ja) * 2006-05-12 2012-06-06 スタンレー電気株式会社 半導体発光素子の製造方法及び該製造方法により製造された半導体発光素子の実装方法
US8395196B2 (en) 2010-11-16 2013-03-12 International Business Machines Corporation Hydrogen barrier liner for ferro-electric random access memory (FRAM) chip

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5438023A (en) * 1994-03-11 1995-08-01 Ramtron International Corporation Passivation method and structure for a ferroelectric integrated circuit using hard ceramic materials or the like
US6551665B1 (en) * 1997-04-17 2003-04-22 Micron Technology, Inc. Method for improving thickness uniformity of deposited ozone-TEOS silicate glass layers
JPH10302481A (ja) * 1997-04-24 1998-11-13 Nec Corp 強誘電体メモリ
SG74643A1 (en) * 1997-07-24 2000-08-22 Matsushita Electronics Corp Semiconductor device and method for fabricating the same
JP3090198B2 (ja) * 1997-08-21 2000-09-18 日本電気株式会社 半導体装置の構造およびその製造方法
JP3542704B2 (ja) * 1997-10-24 2004-07-14 シャープ株式会社 半導体メモリ素子
JP3098474B2 (ja) * 1997-10-31 2000-10-16 日本電気株式会社 半導体装置の製造方法
KR100436058B1 (ko) * 1997-12-27 2004-12-17 주식회사 하이닉스반도체 강유전체 캐패시터 형성 방법
KR100635685B1 (ko) * 1998-05-25 2006-10-17 가부시키가이샤 히타치세이사쿠쇼 반도체장치 및 그 제조방법
US6249014B1 (en) * 1998-10-01 2001-06-19 Ramtron International Corporation Hydrogen barrier encapsulation techniques for the control of hydrogen induced degradation of ferroelectric capacitors in conjunction with multilevel metal processing for non-volatile integrated circuit memory devices
JP3400964B2 (ja) * 1998-12-03 2003-04-28 松下電器産業株式会社 半導体記憶装置の製造方法
EP1163698A1 (en) * 1999-02-16 2001-12-19 Symetrix Corporation Iridium oxide diffusion barrier between local interconnect layer and thin film of layered superlattice material
US6534809B2 (en) * 1999-12-22 2003-03-18 Agilent Technologies, Inc. Hardmask designs for dry etching FeRAM capacitor stacks
DE10065976A1 (de) * 2000-02-25 2002-02-21 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements
JP3797413B2 (ja) * 2000-09-11 2006-07-19 セイコーエプソン株式会社 半導体装置およびその製造方法
JP2002176149A (ja) * 2000-09-28 2002-06-21 Sharp Corp 半導体記憶素子およびその製造方法
JP2002359359A (ja) * 2001-03-26 2002-12-13 Seiko Epson Corp 強誘電体メモリ及びその製造方法
KR100389033B1 (ko) * 2001-04-11 2003-06-25 삼성전자주식회사 강유전체 메모리소자 및 그 제조방법
JP3581114B2 (ja) * 2001-06-27 2004-10-27 シャープ株式会社 拡散防止膜およびその製造方法および半導体記憶素子およびその製造方法
US6900487B2 (en) * 2001-06-29 2005-05-31 Oki Electric Industry Co., Ltd. Wiring layer structure for ferroelectric capacitor
KR20030002863A (ko) * 2001-06-30 2003-01-09 주식회사 하이닉스반도체 코어를 가진 플러그 구조 상의 강유전체 메모리소자 및 그제조방법
JP2003152165A (ja) * 2001-11-15 2003-05-23 Fujitsu Ltd 半導体装置およびその製造方法
KR100487519B1 (ko) * 2002-02-05 2005-05-03 삼성전자주식회사 반도체 장치의 커패시터 및 그 제조 방법
JP2003243625A (ja) * 2002-02-19 2003-08-29 Seiko Epson Corp 強誘電体メモリ装置およびその製造方法
JP2004071932A (ja) * 2002-08-08 2004-03-04 Toshiba Corp 半導体装置
KR100578212B1 (ko) * 2003-06-30 2006-05-11 주식회사 하이닉스반도체 엠티피 구조의 강유전체 캐패시터 및 그 제조 방법
JP4291197B2 (ja) * 2004-04-06 2009-07-08 エルピーダメモリ株式会社 半導体装置及びその製造方法
JP2007067066A (ja) * 2005-08-30 2007-03-15 Toshiba Corp 半導体装置とその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101313401B (zh) * 2005-11-25 2012-05-09 富士通半导体股份有限公司 半导体器件及其制造方法
US8558294B2 (en) 2005-11-25 2013-10-15 Fujitsu Semiconductor Limited Semiconductor device and fabrication process thereof
CN102117739B (zh) * 2007-06-14 2012-11-14 富士通半导体股份有限公司 半导体装置的制造方法以及半导体装置
CN111373533A (zh) * 2018-05-17 2020-07-03 桑迪士克科技有限责任公司 含有氢扩散阻挡结构的三维存储器装置及其制造方法
CN111373533B (zh) * 2018-05-17 2023-09-29 桑迪士克科技有限责任公司 含有氢扩散阻挡结构的三维存储器装置及其制造方法

Also Published As

Publication number Publication date
JP2005277315A (ja) 2005-10-06
US20050218443A1 (en) 2005-10-06
JP4049119B2 (ja) 2008-02-20

Similar Documents

Publication Publication Date Title
CN1228850C (zh) 半导体装置及其制造方法
CN1170316C (zh) 半导体装置及其制造方法
CN1173406C (zh) 具有电容器保护层的半导体存储器件及其制备方法
CN1290194C (zh) 电容元件、半导体存储器及其制备方法
CN1165925C (zh) 薄膜电容器及其制造方法
CN1790674A (zh) 具有氧化锆的电容器及其制造方法
JP4709115B2 (ja) ルテニウム電極と二酸化チタン誘電膜とを利用する半導体素子のキャパシタ及びその製造方法
JP2003174146A (ja) 強誘電体キャパシタおよびその製造方法
CN1231973C (zh) 薄膜电容器及其制造方法
CN1173403C (zh) 半导体装置及其制造方法
CN1674287A (zh) 铁电体存储器元件及其制造方法
CN1695248A (zh) 半导体器件的制造方法
CN1207786C (zh) 半导体存储装置及其制造方法
CN1684260A (zh) 金属薄膜及其制造方法、电介质电容器及其制造方法及半导体装置
CN1674286A (zh) 铁电存储器元件及其制造方法
CN101047183A (zh) 半导体器件及其制造方法
CN1591876A (zh) 半导体装置
CN1638093A (zh) 半导体器件的制造方法
JP2009141179A (ja) 強誘電体メモリ装置およびその製造方法
CN100343976C (zh) 铁电随机存取存储器的制作方法
CN1155092C (zh) 半导体装置及其制造方法
CN1779976A (zh) 电容绝缘膜及其制造方法、电容元件及其制造方法和半导体存储装置及其制造方法
CN1232294A (zh) 具有改进的铁电电容特性的铁电存储器件
CN1225793C (zh) 半导体装置及其制造方法
CN1201250A (zh) 带电容的半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication