JP3581114B2 - 拡散防止膜およびその製造方法および半導体記憶素子およびその製造方法 - Google Patents
拡散防止膜およびその製造方法および半導体記憶素子およびその製造方法 Download PDFInfo
- Publication number
- JP3581114B2 JP3581114B2 JP2001194711A JP2001194711A JP3581114B2 JP 3581114 B2 JP3581114 B2 JP 3581114B2 JP 2001194711 A JP2001194711 A JP 2001194711A JP 2001194711 A JP2001194711 A JP 2001194711A JP 3581114 B2 JP3581114 B2 JP 3581114B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- manufacturing
- diffusion
- diffusion prevention
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000009792 diffusion process Methods 0.000 title claims description 95
- 230000002265 prevention Effects 0.000 title claims description 51
- 239000004065 semiconductor Substances 0.000 title claims description 51
- 238000004519 manufacturing process Methods 0.000 title claims description 43
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 claims description 66
- 239000003990 capacitor Substances 0.000 claims description 62
- 238000000034 method Methods 0.000 claims description 54
- 230000004888 barrier function Effects 0.000 claims description 45
- 239000010410 layer Substances 0.000 claims description 35
- 229910002092 carbon dioxide Inorganic materials 0.000 claims description 33
- 239000001569 carbon dioxide Substances 0.000 claims description 33
- 239000012298 atmosphere Substances 0.000 claims description 26
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 26
- 239000011229 interlayer Substances 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 22
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 claims description 20
- 229910002091 carbon monoxide Inorganic materials 0.000 claims description 20
- 238000010438 heat treatment Methods 0.000 claims description 19
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 18
- 229910052760 oxygen Inorganic materials 0.000 claims description 18
- 239000001301 oxygen Substances 0.000 claims description 18
- 229910052782 aluminium Inorganic materials 0.000 claims description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 13
- 229910052788 barium Inorganic materials 0.000 claims description 13
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 13
- 238000003860 storage Methods 0.000 claims description 11
- 229910052712 strontium Inorganic materials 0.000 claims description 8
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 5
- 239000000470 constituent Substances 0.000 claims description 4
- 239000010408 film Substances 0.000 description 194
- 239000001257 hydrogen Substances 0.000 description 57
- 229910052739 hydrogen Inorganic materials 0.000 description 57
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 53
- 230000015654 memory Effects 0.000 description 25
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 16
- 230000008569 process Effects 0.000 description 15
- 239000010936 titanium Substances 0.000 description 15
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 9
- 230000007547 defect Effects 0.000 description 9
- 229910052719 titanium Inorganic materials 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 8
- 239000002994 raw material Substances 0.000 description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 7
- 229910052721 tungsten Inorganic materials 0.000 description 7
- 239000010937 tungsten Substances 0.000 description 7
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 238000001755 magnetron sputter deposition Methods 0.000 description 5
- 230000035699 permeability Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 150000002431 hydrogen Chemical class 0.000 description 4
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000000654 additive Substances 0.000 description 3
- 230000000996 additive effect Effects 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000002349 favourable effect Effects 0.000 description 3
- 230000005621 ferroelectricity Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 2
- VNSWULZVUKFJHK-UHFFFAOYSA-N [Sr].[Bi] Chemical compound [Sr].[Bi] VNSWULZVUKFJHK-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000003638 chemical reducing agent Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000005546 reactive sputtering Methods 0.000 description 2
- 238000003980 solgel method Methods 0.000 description 2
- 238000001179 sorption measurement Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 1
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910020684 PbZr Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 229910004356 Ti Raw Inorganic materials 0.000 description 1
- QVQLCTNNEUAWMS-UHFFFAOYSA-N barium oxide Chemical compound [Ba]=O QVQLCTNNEUAWMS-UHFFFAOYSA-N 0.000 description 1
- 230000005587 bubbling Effects 0.000 description 1
- -1 but at the same time Chemical compound 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 239000011575 calcium Substances 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000004868 gas analysis Methods 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- HDZGCSFEDULWCS-UHFFFAOYSA-N monomethylhydrazine Chemical compound CNN HDZGCSFEDULWCS-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- XJDNKRIXUMDJCW-UHFFFAOYSA-J titanium tetrachloride Chemical compound Cl[Ti](Cl)(Cl)Cl XJDNKRIXUMDJCW-UHFFFAOYSA-J 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
- H01L21/31616—Deposition of Al2O3
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、拡散防止膜およびその製造方法に関し、さらに強誘電体膜または高誘電体膜を電荷蓄積用のキャパシタの誘電体層に用いた半導体記憶素子およびその製造方法に関する。
【０００２】
【従来の技術】
従来の不揮発性メモリであるＥＰＲＯＭ（消去書込み可能な読出し専用メモリ）、ＥＥＰＲＯＭ（電気的消去書込み可能な読出し専用メモリ）、フラッシュメモリは、読み出し時間こそＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリ）並みであるが、書き込み時間が長いために高速動作は期待できない。これに対して、強誘電体キャパシタを電荷蓄積部として用いた不揮発性メモリである強誘電体メモリは、読み出し時間・書き込み時間共にＤＲＡＭ並みであり、高速動作の期待できるランダムアクセス可能な不揮発性メモリである。
【０００３】
そのため、従来の不揮発性メモリであるフラッシュメモリとワークメモリとして用いられるＤＲＡＭを組み合わせたシステムにおいて、これらのメモリを強誘電体メモリ一つで置き換える可能性がある。
【０００４】
また、トランジスタのゲート電極を強誘電体に置き換えたＭＦＳ（メタル−強誘電体−半導体）またはＭＦＩＳ（メタル−強誘電体−絶縁体−半導体）のような形態のメモリも考えられるが、現在広く実用化されようとしている一般的な強誘電体メモリのデバイス構造は、強誘電体キャパシタ１つと選択トランジスタ１つで構成される１つのメモリセルである。
【０００５】
上記強誘電体メモリの電荷蓄積部である強誘電体キャパシタに用いる強誘電体膜の材料としては、これまでよく検討されてきたＰｂＺｒｘＴｉ１−ｘＯ３（ＰＺＴ；チタン酸ジルコン酸鉛）や、ＰＺＴに比べて耐疲労特性がよく低電圧駆動が可能なＳｒＢｉ２Ｔａ２Ｏ９（ＳＢＴ；タンタル酸ストロンチウムビスマス）およびＢｉ４Ｔｉ３Ｏ１２（ＢＩＴ）などが注目され、現在盛んに検討されている。
【０００６】
上記強誘電体膜の形成方法には、ＭＯＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｄｅｐｏｓｉｔｉｏｎ；有機金属成長）法、ゾルゲル法、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；有機金属気相成長）法、スパッタリング法等があるが、いずれの成膜法においても、強誘電体膜は酸化物であるので、６００℃〜８００℃程度の高温の酸化性雰囲気中の熱処理で結晶化させる必要がある。一方、強誘電体キャパシタの電極材料として、強誘電体を結晶化させるための高温酸化性雰囲気中における耐熱性が必要なため、耐酸化性がある白金や、酸化物でも導電性を示すイリジウムなどが、上部電極，下部電極ともに広く用いられている。
【０００７】
このような電極材料および誘電体材料を用いて、強誘電体キャパシタを形成するときは、下部電極層，強誘電体層および上部電極層を順次堆積させた後に、ドライエッチング法で加工して雛壇状にする。
【０００８】
上記強誘電体メモリでは、強誘電体膜が酸化物であるため、強誘電体膜を結晶化するための熱処理工程以降のデバイス作成工程で、還元雰囲気での熱処理工程を経ると、強誘電体膜が還元されてしまい、強誘電体膜のリーク電流の増加や強誘電性自体を発現しなくなるなどの悪影響を起こしてしまう。そこで、特開平８−３３５６７３号公報に開示された構造では、キャパシタ全体を覆うようにキャパシタ直上に拡散防止膜を堆積させている。この構造の拡散防止膜は、強誘電体と層間絶縁膜が直接接する構造を防ぐために用いられているが、この構造を用いることにより、還元剤となる水素の強誘電体キャパシタへの拡散も防止できるという効果も期待できる。そのため、強誘電体キャパシタの直上に水素もバリアする目的でアルミナ（酸化アルミニウム）からなる拡散防止膜が堆積された上で、層間絶縁膜が堆積されている。
【０００９】
ここまでは、強誘電体膜を電荷蓄積部に用いた強誘電体メモリについて述べたが、電荷蓄積部に高誘電体膜を用いた集積度の高いＤＲＡＭの場合も状況は同様である。すなわち、ＤＲＡＭの高誘電体膜も強誘電体膜と同様に酸化物であり、高誘電体膜の形成後のデバイス作成工程で、還元雰囲気での熱処理工程を経ると、高誘電体膜が還元されてしまい、高誘電体膜のリーク電流の増加や誘電率の低下を招き、メモリとして機能させるために十分な電荷を保持できなくなる等の悪影響を起こしてしまう。そのため、電荷蓄積部を還元剤となる水素から保護する目的で、キャパシタの直上にアルミナの拡散防止膜を堆積する。
【００１０】
【発明が解決しようとする課題】
この発明で解決しようとしている課題は、上記強誘電体メモリおよび高誘電体膜を用いたＤＲＡＭの拡散防止膜であるアルミナの水素バリア性である。上記強誘電体メモリおよび高誘電体膜を用いたＤＲＡＭでは、キャパシタを作成した後のデバイス作成工程において、水素を用いた処理を行ったり、層間絶縁膜に水素を含む膜を使用したりするため、水素がキャパシタ部に拡散し、酸化物の強誘電体膜や高誘電体膜を一部還元してしまう。または、上記層間絶縁膜に水分を多量に含む膜を使用した場合には、水素を直接用いない工程であっても、層間絶縁膜から脱離した水分と金属層の反応により発生する水素が高温に保持するだけで拡散し、同様に酸化物であるキャパシタの誘電体層を還元してしまう。そのため、キャパシタ特性は、リーク電流の増大、誘電率の低下、強誘電体の場合には履歴曲線の劣化などが引き起こされる。
【００１１】
水素バリア膜の製法などを工夫することで透過する水素量はある程度の量を減らせるものの、完全に水素を遮断できず、特に、拡散防止膜であるアルミナが４００℃以上の高温での水素遮断性を十分に保つことができない。少なくとも金属アルミニウム配線を形成後においても、４５０℃程度までの温度帯を使用する工程を経る必要があるため、この程度の温度帯でも安定して水素を遮断する必要がある。しかしながら、実際には３００℃〜４００℃付近から水素を急激に透過させてしまうため、キャパシタの形成後の作成プロセスに温度の制約や、高温プロセスの時間をできる限り短くするなどの制約があり、他の製造プロセスの要求により４００℃以上の高温の長時間工程を経ると、その工程後に強誘電体膜または高誘電体膜を誘電体層に用いたキャパシタの特性がばらついたり不安定になったりして、ビット不良が発生したり、特性劣化を起こし、メモリ動作自体に支障をきたし、歩留まりが悪くなるという問題がある。
【００１２】
そこで、この発明の目的は、水素の透過を効果的に抑制でき、水素バリア性の優れた拡散防止膜およびその製造方法を提供することにある。
【００１３】
また、この発明のもう１つの目的は、上記拡散防止膜を用いて、安定した強誘電体特性または高誘電体特性を有するキャパシタを備えた歩留まりのよい半導体記憶素子およびその製造方法を提供することにある。
【００１４】
【課題を解決するための手段】
上記目的を達成するため、この発明の拡散防止膜は、少なくともＩＩ族元素のうちの１種類以上が含まれたアルミニウムの酸化物からなる膜であって、上記ＩＩ族元素のうちの少なくとも１種類に二酸化炭素または一酸化炭素の少なくとも一方が吸着したことを特徴としている。
【００１５】
上記構成の拡散防止膜によれば、アルミニウムの酸化物に含まれるＩＩ族元素に二酸化炭素または一酸化炭素の少なくとも一方が吸着し、アルミニウムの酸化物の微小な粒界が埋められるので、水素の透過を効果的に抑制でき、水素バリア性の優れた拡散防止膜を提供できる。
【００１６】
また、一実施形態の拡散防止膜は、主要構成材料の酸化アルミニウムにバリウムまたはストロンチウムの少なくとも一方を含んでいることを特徴としている。
【００１７】
上記実施形態の拡散防止膜によれば、主要構成材料に酸化アルミニウムを用い、その酸化アルミニウムにバリウムまたはストロンチウムの少なくとも一方を添加することにより、酸化アルミニウムの粒界に偏析するバリウムまたはストロンチウムに二酸化炭素（または一酸化炭素）が吸着し、微小な酸化アルミニウムの粒界が埋められるので、水素の透過を効果的に抑制する。
【００１８】
また、この発明の拡散防止膜の製造方法は、少なくともＩＩ族元素のうちの１種類以上が含まれたアルミニウムの酸化物からなる拡散防止膜を堆積させる工程と、二酸化炭素または一酸化炭素の少なくとも一方を含む雰囲気中で上記拡散防止膜を熱処理する工程とを有することを特徴としている。
【００１９】
上記拡散防止膜の製造方法によれば、少なくともＩＩ族元素のうちの１種類以上が含まれたアルミニウムの酸化物からなる拡散防止膜を堆積させた後、その堆積させた拡散防止膜を二酸化炭素または一酸化炭素の少なくとも一方を含む雰囲気中で熱処理することによって、アルミニウムの酸化物に含まれるＩＩ族元素のうちの少なくとも１種類に二酸化炭素または一酸化炭素の少なくとも一方が吸着し、アルミニウムの酸化物の微小な粒界が埋められるので、水素の透過を効果的に抑制でき、水素バリア性を大幅に向上できる。
【００２０】
また、一実施形態の拡散防止膜の製造方法は、上記拡散防止膜を熱処理する工程が上記二酸化炭素または一酸化炭素の少なくとも一方と酸素を含む雰囲気中で行うことを特徴としている。
【００２１】
上記実施形態の拡散防止膜の製造方法によれば、アルミニウムの酸化膜に添加されたＩＩ族元素に二酸化炭素または一酸化炭素の少なくとも一方を吸着させるだけでなく、酸素を含む雰囲気中で熱処理することによりアルミニウムの酸化膜を十分に酸化させて欠陥を低減できる。
【００２２】
また、この発明の半導体記憶素子は、半導体基板上に形成されたＭＯＳトランジスタと、強誘電体膜または高誘電体膜を誘電体層に用いたキャパシタとを備えた半導体記憶素子において、上記拡散防止膜により上記キャパシタを覆っていることを特徴としている。
【００２３】
上記構成の半導体記憶素子によれば、水素の透過を効果的に抑制でき、水素バリア性を大幅に向上できる上記拡散防止膜を用いて上記キャパシタを覆うことによって、デバイス作成工程中に使用された水素または反応等で発生する水素の拡散による強誘電体膜（または高誘電体膜）の特性劣化が抑制できる。また、安定かつ良好な強誘電体特性（または高誘電体特性）を有するキャパシタを得ることができ、半導体記憶素子の不良発生を減らして歩留まりを向上できる。
【００２４】
また、この発明の半導体記憶素子の製造方法は、半導体基板上に形成されたＭＯＳトランジスタと、強誘電体膜または高誘電体膜を誘電体層に用いたキャパシタとを備えた半導体記憶素子の製造方法であって、上記半導体基板上に上記ＭＯＳトランジスタを形成する工程と、上記ＭＯＳトランジスタが形成された上記半導体基板上に第１の層間絶縁膜を形成する工程と、上記第１の層間絶縁膜上に高誘電体または強誘電体を誘電体層に用いたキャパシタを形成する工程と、上記キャパシタを覆うように、少なくともＩＩ族元素のうちの１種類以上が含まれたアルミニウムの酸化物からなる拡散防止膜を堆積させる工程と、上記拡散防止膜を堆積させる工程の後に、二酸化炭素または一酸化炭素の少なくとも一方を含む雰囲気中で上記拡散防止膜を熱処理する工程とを有することを特徴としている。
【００２５】
上記半導体記憶素子の製造方法によれば、上記半導体基板上に上記ＭＯＳトランジスタを形成し、そのＭＯＳトランジスタが形成された半導体基板上に第１の層間絶縁膜を形成する。そして、上記第１の層間絶縁膜上に高誘電体膜または強誘電体膜を誘電体層に用いたキャパシタを形成し、そのキャパシタを覆うように、少なくともＩＩ族元素のうちの１種類以上が含まれたアルミニウムの酸化物からなる拡散防止膜を堆積させた後、二酸化炭素または一酸化炭素の少なくとも一方を含む雰囲気中で上記拡散防止膜を熱処理する。そうすることによって、アルミニウムの酸化物に含まれるＩＩ族元素のうちの少なくとも１種類に二酸化炭素または一酸化炭素の少なくとも一方が吸着し、アルミニウムの酸化物の微小な粒界が埋められるので、水素の透過を効果的に抑制でき、水素バリア性を大幅に向上できる。また、安定かつ良好な強誘電体特性（または高誘電体特性）を有するキャパシタを得ることができ、半導体記憶素子の不良発生を減らして歩留まりを向上できる。
【００２６】
また、一実施形態の半導体記憶素子の製造方法は、上記拡散防止膜を熱処理する工程が上記二酸化炭素または一酸化炭素の少なくとも一方と酸素を含む雰囲気中で行うことを特徴としている。
【００２７】
上記実施形態の半導体記憶素子の製造方法によれば、アルミニウムの酸化膜に添加されたＩＩ族元素に二酸化炭素または一酸化炭素の少なくとも一方を吸着させるだけでなく、酸素を含む雰囲気中で熱処理することによりアルミニウムの酸化膜を十分に酸化させて欠陥を低減できる。
【００２８】
また、一実施形態の半導体記憶素子の製造方法は、上記拡散防止膜を熱処理する工程が５００℃〜８００℃の温度条件で行うことを特徴としている。
【００２９】
上記実施形態の半導体記憶素子の製造方法によれば、５００℃未満の温度では、拡散防止膜であるアルミニウムの酸化物に含まれるＩＩ族元素への二酸化炭素または一酸化炭素の吸着が十分でなく、８００℃を越える温度では、水素バリア性が悪化するため、上記拡散防止膜を熱処理する工程は、５００℃〜８００℃の温度条件で行うのが望ましい。
【００３０】
【発明の実施の形態】
以下、この発明の拡散防止膜およびその製造方法および半導体記憶素子およびその製造方法を図示の実施の形態により詳細に説明する。
【００３１】
図１はこの発明の実施の一形態の拡散防止膜を用いた半導体記憶素子の製造方法の要部の断面図である。まず、この実施形態による強誘電体キャパシタを用いた半導体記憶素子（強誘電体メモリ）の構造について概要を説明する。
【００３２】
図１において、１はＮ型のシリコン基板、１４は上記シリコン基板１の表面に形成された素子分離のためのロコス酸化膜、１５は上記シリコン基板１上に形成されるゲート電極、１６は上記シリコン基板１とゲート電極１５との間に形成されたゲート酸化膜、１７は上記シリコン基板１に形成されたソース／ドレイン領域、２は上記シリコン基板１上にシリコン酸化膜で形成された第１の層間絶縁膜、３は上記第１の層間絶縁膜２と白金の密着を改善させるための酸化チタン膜、４は上記酸化チタン膜３上に白金層で形成された下部電極、５は上記下部電極４上に形成された強誘電体薄膜であるＳＢＴ膜、６はＳＢＴ膜５上に白金層で形成された上部電極、７は上記ＳＢＴ膜５を構成する元素の拡散およびキャパシタ外部からの水素の拡散を防ぐ酸化アルミニウムからなる拡散防止膜、８は上記拡散防止膜７上にシリコン酸化膜で形成された第２の層間絶縁膜、９は上記上部電極６上に形成された窒化チタン膜、１０は窒化チタンとアルミニウム，チタンで構成される配線層、１１は上記配線層１０上にシリコン酸化膜で形成された第３の層間絶縁膜、１２は上記ソース／ドレイン領域１７とのコンタクトを取るために形成されたタングステンプラグ、１３は上記タングステンプラグ１２のタングステンとソース／ドレイン領域１７のシリコンとの反応を抑制するＴｉＮ／Ｔｉの構成をとるバリア膜である。
【００３３】
なお、この実施形態においては、Ｎ型のシリコン基板１について述べるが、この発明はこれに限定されるものではない。
【００３４】
次に、図１に示す半導体記憶素子の製造工程を説明する。
【００３５】
まず、シリコン基板１の表面に膜厚が約５０ｎｍのロコス酸化膜１４を既知の方法で形成して、素子分離領域を形成する。次に、ゲート電極１５、ソース／ドレイン領域１７等からなる選択トランジスタを公知の技術で形成した後、第１の層間絶縁膜２としてＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；化学的気相成長）法で第１のシリコン酸化膜を５００ｎｍ程度成膜する。
【００３６】
次に、上記第１の層間絶縁膜２上に、ＤＣマグネトロンスパッタ法で膜厚５０ｎｍのチタン膜を成膜し、６００℃３０分間酸素中で熱処理を加えることにより酸化チタン膜３を形成する。さらに、ＤＣマグネトロンスパッタ法で下部電極４を２００ｎｍの膜厚で形成する。
【００３７】
次に、ＭＯＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｄｅｐｏｓｉｔｉｏｎ；有機金属成長）法により、この下部電極４上にＳＢＴ（タンタル酸ストロンチウムビスマス）のＭＯＤ原料溶液をスピンナーを用いて３０００ｒｐｍで回転塗布し、溶媒の乾燥を１５０℃５分行う。ＳＢＴ膜５の第一焼成を大気圧の酸素雰囲気中で５００℃１０分行い、この後、結晶化ための熱処理として、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ；瞬間アニール）法で７５０℃１０分間の第二焼成を酸素雰囲気中で行う。塗布から結晶化のための熱処理までの工程に対して、所望の膜厚２５０ｎｍのＳＢＴ膜５になるように５回または６回繰り返す。なお、ＳＢＴ膜の形成方法は、ＭＯＤ法だけでなく、ゾルゲル法、スパッタリング法、ＭＯＣＶＤ法等でもよい。このＳＢＴ膜５上にＤＣマグネトロンスパッタ法で膜厚１００ｎｍの上部電極６を形成する。この実施形態では、強誘電体としてＳＢＴを用いているが、ＰＺＴや他の強誘電体または高誘電体でもこの発明の同様な効果が得られる。
【００３８】
次に、フォトリソグラフィ技術を用いてフォトレジストによるパターニングを行い、上部電極６をドライエッチング法で１．２μｍ角に加工する。同様に、ＳＢＴ膜５を１．６μｍ角に加工すると共に、下部電極４を２．２μｍのライン状に加工する。
【００３９】
その後、ＲＦマグネトロン反応性スパッタリング法で、ＳＢＴ膜５を水素による還元から守る拡散防止膜７を３０ｎｍ形成する。この拡散防止膜７の酸化アルミニウムは、アルミナ（Ａｌ２Ｏ３）に１ｍｏｌ％の酸化バリウム（ＢａＯ）を含むターゲットを使用し、ＲＦマグネトロン反応性スパッタリング法で酸素ガスを導入しながら堆積する。
【００４０】
次に、６５０℃の酸素５０％と二酸化炭素５０％の混合ガス雰囲気中で熱処理を行う。これは、拡散防止膜７であるアルミナ膜を十分に酸化すると共に、添加物として混ぜたバリウムに二酸化炭素を吸着させるためである。添加されたバリウムは、微結晶体のアルミナ膜中の粒界に偏析することがＴＥＭ（透過型電子顕微鏡）像で確認され、このバリウムに二酸化炭素が吸着することにより、大部分アモルファスであるが僅かに存在する微結晶からなるアルミナ膜の微小な粒界が埋められて、水素の透過を抑制すると考えられる。
【００４１】
なお、比較のため、上記実施形態の拡散防止膜と同一膜厚の添加物を含まないアルミナ膜を形成し、二酸化炭素を含まない酸素雰囲気で６００℃の熱処理を行った拡散防止膜と、上記実施形態の製造方法で作成した拡散防止膜を準備して、熱ガス分析（ＴＤＳ）法を用いて水素の遮断特性を調べる実験を行った。
【００４２】
図２はＴＤＳ法でこれらの拡散防止膜の水素透過性について、試料温度をパラメータとして分子量２のガスの透過量を評価した結果を示している。なお、図２において、横軸は試料温度を表し、縦軸は透過量（任意目盛）を表すと共に、Ａはこの実施形態の製造方法で作成した拡散防止膜の水素透過性を表し、Ｂは二酸化炭素を含まない酸素雰囲気で６００℃の熱処理を行った拡散防止膜の水素透過性を表している。
【００４３】
図２に示すように、３００℃程度までの水素遮断性に大きな差がみられないが、約３１５℃以上の温度では明らかにこの実施形態で作成した拡散防止膜の方が水素の透過量が少なく、水素の遮断性に優れていることが分かる。例えば、４００℃における水素の透過量は従来の半分以下である。これは、従来の水素透過量のままで単純に同一温度で２倍以上の時間の後工程の処理を施せることを示しており、同一工程においては、水素による還元量が半分になることを示している。
【００４４】
また、上記実験は、バリウムを添加したアルミナ膜に対して行ったものであるが、ストロンチウムやカルシウムに対しても同様な効果がみられる。ストロンチウムはバリウムよりも若干効果は劣るが、強誘電体膜の構成元素でもあるので、アルミナに微量混ぜられた場合のストロンチウム自体の拡散においても強誘電体層に与える影響は殆どない。熱処理においても二酸化炭素を用いているが、一酸化炭素でも同様な効果がみられる。拡散防止膜であるアルミナの成膜方法についても、この実施形態ではスパッタリング法で形成しているが、他の成膜方法でも何ら差し支えない。
【００４５】
そして、上記拡散防止膜７の形成後、テトラエトキシシランとオゾンをガス状にして混合し、熱分解を行って酸化シリコン膜を生成するオゾンテオス膜を膜厚５００ｎｍ形成し、４００℃の熱処理を加えて第２の層間絶縁膜８を形成する。その後、フォトリソグラフィ技術を用いてフォトレジストによるパターニングを行い、キャパシタの上部電極６上に直径０．７μｍのコンタクトホールをドライエッチング法で形成する。
【００４６】
次に、窒化チタン膜９をＣＶＤ法で膜厚２００ｎｍ堆積する。このＣＶＤ法で用いるチタン原料として四塩化チタン、還元ガスとしてメチルヒドラジンまたはアンモニアガスを用いる。Ｔｉ原料は上記原料に限定されるものではなく、テトラキスジメチルアミノチタニウム等の有機金属原料をバブリングして用いても良い。上記窒化チタン膜９は、基板温度を４００℃に加熱し、上記原料を基板上に導入し、圧力を１〜５Ｔｏｒｒの減圧下に保って形成する。その後、ＲＴＡ法を用いて５５０℃３０秒間の熱処理を加える。そのときの雰囲気は窒素９９％以上で酸素濃度は１％未満である。この熱処理により、窒化チタン膜９の結晶粒界部が、粒界に存在する余剰なＴｉと酸素が結合してできた酸化チタンで埋まり、後工程で上部に堆積されるチタンや水素のバリア性がさらに向上する。この窒化チタン膜９をキャパシタ上部電極６上に開いたコンタクトホール近傍のみを残して、ドライエッチング法で除去する。
【００４７】
次に、選択トランジスタのソース／ドレイン領域１７への導通をとるため、ソース／ドレイン領域１７上にコンタクトホールを形成し、チタンと窒化チタンの積層膜（ＴｉＮ／Ｔｉ）であるバッファ層１３をＤＣマグネトロンスパッタリング法で堆積した後、六弗化タングステン（ＷＦ６）を原料としたＣＶＤ法を用いてタングステンを堆積したうえで、上層より順次タングステン、窒化チタン，チタンをエッチバックすることによりタングステンプラグ１２を作成する。このときに予め形成してあった窒化チタン膜９の上部は、第２の層間絶縁膜８の上面と同一面に揃うこととなる。
【００４８】
さらに、強誘電体キャパシタの下部電極４側との電気的接触を得るため、ドライブ線（プレート線）としてライン状に加工した酸化チタン３，下部電極４上にコンタクトホールを形成する。
【００４９】
その後、強誘電体キャパシタの上部電極６を選択トランジスタのソース／ドレイン領域１７に接続すると共に、ビット線などの他の配線層（同一面内に存在するが図示せず）を形成するため、配線層となるチタン、窒化チタン、シリコンと銅を微量含むアルミニウム、窒化チタンの積層膜（ＴｉＮ／ＡｌＳｉＣｕ／ＴｉＮ／Ｔｉ）をＤＣマグネトロンスパッタ法で形成する。そして、上記窒化チタンの積層膜を所望の形状にするため、フォトリソグラフィ技術を用いてフォトレジストのパターニングを行い、ドライエッチング法により加工して配線層１０を形成する。上記配線層１０の最下層のチタンは、下地となる層間絶縁膜との密着層として働き、その上の窒化チタン膜は、アルミニウムより融点が高く、断線に強いため、配線の信頼性を向上させるために必要である。また、上記配線層１０の最上層の窒化チタン膜はアルミニウムの反射防止膜として機能する。
【００５０】
上記配線層１０の上層にさらに第３の層間絶縁膜１１を形成し、同様に所望の部分があれば配線層で接続する。しかしながら、作成済みの第１層目の配線層１０において強誘電体キャパシタとの電気的接続は完了しているため、強誘電体キャパシタの直上や近傍に（メモリセル内に）第一層目の配線を形成した後の工程でコンタクトホールを形成することは通常ない。
【００５１】
上記実施形態の半導体素子の製造方法と同様に最終の保護膜形成工程まで作成された強誘電体キャパシタをアレイ状に１０２４個並列に配列させた集合体キャパシタに対して、上部電極と下部電極につながる配線間に三角波電界を印加することにより、強誘電性を示すヒステリシスループを得た。この製造方法において、拡散防止膜を形成した後の水素による還元が懸念される３５０℃以上の温度で保持される処理時間は計約１時間である。なお、この印加した三角波は、３Ｖで周波数は７５Ｈｚである。５Ｖで飽和分極値は２２．８μＣ／ｃｍ２、残留分極値は１７．５μＣ／ｃｍ２、キャパシタ部の漏れ電流密度は６．５×１０−７Ａ／ｃｍ２であり、記憶素子に用いる強誘電体キャパシタとして用いるのに十分な特性の強誘電性が得られた。
【００５２】
一方、ＩＩ族元素の添加物を含まない同一膜厚のアルミナ膜を形成し、二酸化炭素を含まない酸素雰囲気で６５０℃の熱処理を行った拡散防止膜を用いて形成した１０２４個の強誘電体キャパシタからなる集合体キャパシタの特性は、分極値はほぼこの実施形態の半導体記憶素子と同様であったが、漏れ電流密度が４．５×１０−５Ａ／ｃｍ２と大きくなった。
【００５３】
なお、この場合、拡散防止膜を形成した後の水素による還元が懸念される３５０℃以上の温度で保持される処理時間を半分程度に抑えることにより、この発明と同様の漏れ電流密度に抑えることができたが、例えば層間絶縁膜の平坦性が著しく劣り、加工性が悪いため実用的ではなかった。
【００５４】
また、ＩＩ族元素の添加物を含まない同一膜厚のアルミナ膜を形成し、二酸化炭素を含まない酸素雰囲気で６５０℃の熱処理を行った拡散防止膜を用いて形成した強誘電体キャパシタを有するメモリデバイスの動作を確認したところ、各ビットの特性がばらついており、１Ｍビットの内、数ビットから数百ビットのビット不良が発生し、歩留まりは１０％程度しか得られなかった。この原因として拡散防止膜であるアルミナの面内のミクロにみた場合の水素遮断性が劣る部分があるために、強誘電体キャパシタの履歴曲線が小さくなってビット不良が発生していることが分かった。
【００５５】
このようにして、この発明の実施形態の拡散防止膜を用いた半導体記憶素子およびその製造方法を用いることにより、ＴＤＳ法による透過特性と共に、キャパシタの特性が改善されていることが証明された。また、この発明の実施形態の拡散防止膜を用いた半導体記憶素子では、８０％程度の歩留まりが得られ、拡散防止膜であるアルミナのミクロにみた場合の水素遮断性についても良好であることが証明された。
【００５６】
上記実施形態の拡散防止膜７によれば、ＩＩ族元素のバリウムが含まれた酸化アルミニウムの膜を堆積させた後、その堆積させた膜を酸素と二酸化炭素の混合ガスの雰囲気中で熱処理することによって、酸化アルミニウムに含まれるＩＩ族元素のバリウムに二酸化炭素が吸着し、酸化アルミニウムの微小な粒界が埋められるので、水素の透過を効果的に抑制でき、水素バリア性の優れた拡散防止膜を得ることができる。
【００５７】
また、上記拡散防止膜を熱処理する工程が酸素と二酸化炭素を含む雰囲気中で行うので、酸化アルミニウムに添加されたＩＩ族元素のバリウムに二酸化炭素を吸着させるだけでなく、それと同時に酸化アルミニウムを十分に酸化させて欠陥を低減することができる。
【００５８】
また、上記半導体記憶素子は、水素の透過を効果的に抑制でき、水素バリア性を大幅に向上できる拡散防止膜７を用いてキャパシタを覆うことによって、デバイス作成工程中に使用された水素または反応等で発生する水素の拡散による強誘電体膜の特性劣化が抑制することができる。また、安定かつ良好な強誘電体特性を有するキャパシタを得ることができ、半導体記憶素子の不良発生を減らして歩留まりを向上できる。
【００５９】
また、上記半導体記憶素子の製造方法では、拡散防止膜７を熱処理する工程を６５０℃で行ったが、５００℃未満の温度では、拡散防止膜である酸化アルミニウムに含まれるＩＩ族元素のバリウムへの二酸化炭素吸着が十分でなく、８００℃を越える温度では、水素バリア性が悪化するため、拡散防止膜を熱処理する工程は５００℃〜８００℃の温度条件で行うのが望ましい。
【００６０】
上記実施の形態では、強誘電体キャパシタを用いた半導体記憶素子としての強誘電体メモリの拡散防止膜について説明したが、この発明の拡散防止膜は、高誘電体キャパシタを用いたＤＲＡＭや薄膜トランジスタ等の他の半導体素子に適用してもよい。また、強誘電体キャパシタまたは高誘電体キャパシタを用いたセンサやアクチュエータ等の水素バリア性を有する膜が必要な素子にこの発明の拡散防止膜を適用してもよい。
【００６１】
また、上記実施の形態において、拡散防止膜を熱処理する工程の後に、３５０℃〜４５０℃の温度条件で行う処理工程を行うことができと共に、少なくとも３５０℃以上の温度条件でかつ３分以上の処理工程を行うことができ、キャパシタの形成後の作成プロセスにおける温度の制約や高温プロセスの時間の制約が緩和され、工程の組み立てを容易に行うことができる。
【００６２】
【発明の効果】
以上より明らかなように、この発明の拡散防止膜およびその製造方法によれば、拡散防止膜の水素に対する遮断性が大幅に向上するため、この拡散防止膜を用いたデバイス作成工程中に使用された水素または反応等で発生する水素の拡散による強誘電体キャパシタまたは高誘電体キャパシタの特性劣化等が抑制でき、高温処理を要するプロセスの処理時間や使用環境に関しても自由度が広がる。
【００６３】
また、この発明の半導体記憶素子およびその製造方法によれば、半導体基板上に形成されたＭＯＳトランジスタと、強誘電体膜または高誘電体膜を誘電体層に用いたキャパシタとを備えた半導体記憶素子において、安定かつ良好な強誘電体特性（または高誘電体特性）を有するキャパシタを得ることができ、半導体記憶素子の不良発生を減らして歩留まりを向上できる。
【図面の簡単な説明】
【図１】図１はこの発明の実施の一形態の拡散防止膜を用いた半導体記憶素子の要部の構造断面図である。
【図２】図２は上記強誘電体キャパシタを用いた半導体記憶素子の拡散防止膜の水素透過性をＴＤＳ法で評価したグラフである。
【符号の説明】
１…シリコン基板、
２…第１の層間絶縁膜、
３…酸化チタン幕、
４…下部電極、
５…ＳＢＴ膜、
６…上部電極、
７…拡散防止膜、
８…第２の層間絶縁膜、
９…窒化チタン膜、
１０…配線層、
１１…第３の層間絶縁膜、
１２…タングステンプラグ、
１３…バリア膜、
１４…ロコス酸化膜、
１５…ゲート電極、
１６…ゲート酸化膜、
１７…ソース／ドレイン領域。
【発明の属する技術分野】
この発明は、拡散防止膜およびその製造方法に関し、さらに強誘電体膜または高誘電体膜を電荷蓄積用のキャパシタの誘電体層に用いた半導体記憶素子およびその製造方法に関する。
【０００２】
【従来の技術】
従来の不揮発性メモリであるＥＰＲＯＭ（消去書込み可能な読出し専用メモリ）、ＥＥＰＲＯＭ（電気的消去書込み可能な読出し専用メモリ）、フラッシュメモリは、読み出し時間こそＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリ）並みであるが、書き込み時間が長いために高速動作は期待できない。これに対して、強誘電体キャパシタを電荷蓄積部として用いた不揮発性メモリである強誘電体メモリは、読み出し時間・書き込み時間共にＤＲＡＭ並みであり、高速動作の期待できるランダムアクセス可能な不揮発性メモリである。
【０００３】
そのため、従来の不揮発性メモリであるフラッシュメモリとワークメモリとして用いられるＤＲＡＭを組み合わせたシステムにおいて、これらのメモリを強誘電体メモリ一つで置き換える可能性がある。
【０００４】
また、トランジスタのゲート電極を強誘電体に置き換えたＭＦＳ（メタル−強誘電体−半導体）またはＭＦＩＳ（メタル−強誘電体−絶縁体−半導体）のような形態のメモリも考えられるが、現在広く実用化されようとしている一般的な強誘電体メモリのデバイス構造は、強誘電体キャパシタ１つと選択トランジスタ１つで構成される１つのメモリセルである。
【０００５】
上記強誘電体メモリの電荷蓄積部である強誘電体キャパシタに用いる強誘電体膜の材料としては、これまでよく検討されてきたＰｂＺｒｘＴｉ１−ｘＯ３（ＰＺＴ；チタン酸ジルコン酸鉛）や、ＰＺＴに比べて耐疲労特性がよく低電圧駆動が可能なＳｒＢｉ２Ｔａ２Ｏ９（ＳＢＴ；タンタル酸ストロンチウムビスマス）およびＢｉ４Ｔｉ３Ｏ１２（ＢＩＴ）などが注目され、現在盛んに検討されている。
【０００６】
上記強誘電体膜の形成方法には、ＭＯＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｄｅｐｏｓｉｔｉｏｎ；有機金属成長）法、ゾルゲル法、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；有機金属気相成長）法、スパッタリング法等があるが、いずれの成膜法においても、強誘電体膜は酸化物であるので、６００℃〜８００℃程度の高温の酸化性雰囲気中の熱処理で結晶化させる必要がある。一方、強誘電体キャパシタの電極材料として、強誘電体を結晶化させるための高温酸化性雰囲気中における耐熱性が必要なため、耐酸化性がある白金や、酸化物でも導電性を示すイリジウムなどが、上部電極，下部電極ともに広く用いられている。
【０００７】
このような電極材料および誘電体材料を用いて、強誘電体キャパシタを形成するときは、下部電極層，強誘電体層および上部電極層を順次堆積させた後に、ドライエッチング法で加工して雛壇状にする。
【０００８】
上記強誘電体メモリでは、強誘電体膜が酸化物であるため、強誘電体膜を結晶化するための熱処理工程以降のデバイス作成工程で、還元雰囲気での熱処理工程を経ると、強誘電体膜が還元されてしまい、強誘電体膜のリーク電流の増加や強誘電性自体を発現しなくなるなどの悪影響を起こしてしまう。そこで、特開平８−３３５６７３号公報に開示された構造では、キャパシタ全体を覆うようにキャパシタ直上に拡散防止膜を堆積させている。この構造の拡散防止膜は、強誘電体と層間絶縁膜が直接接する構造を防ぐために用いられているが、この構造を用いることにより、還元剤となる水素の強誘電体キャパシタへの拡散も防止できるという効果も期待できる。そのため、強誘電体キャパシタの直上に水素もバリアする目的でアルミナ（酸化アルミニウム）からなる拡散防止膜が堆積された上で、層間絶縁膜が堆積されている。
【０００９】
ここまでは、強誘電体膜を電荷蓄積部に用いた強誘電体メモリについて述べたが、電荷蓄積部に高誘電体膜を用いた集積度の高いＤＲＡＭの場合も状況は同様である。すなわち、ＤＲＡＭの高誘電体膜も強誘電体膜と同様に酸化物であり、高誘電体膜の形成後のデバイス作成工程で、還元雰囲気での熱処理工程を経ると、高誘電体膜が還元されてしまい、高誘電体膜のリーク電流の増加や誘電率の低下を招き、メモリとして機能させるために十分な電荷を保持できなくなる等の悪影響を起こしてしまう。そのため、電荷蓄積部を還元剤となる水素から保護する目的で、キャパシタの直上にアルミナの拡散防止膜を堆積する。
【００１０】
【発明が解決しようとする課題】
この発明で解決しようとしている課題は、上記強誘電体メモリおよび高誘電体膜を用いたＤＲＡＭの拡散防止膜であるアルミナの水素バリア性である。上記強誘電体メモリおよび高誘電体膜を用いたＤＲＡＭでは、キャパシタを作成した後のデバイス作成工程において、水素を用いた処理を行ったり、層間絶縁膜に水素を含む膜を使用したりするため、水素がキャパシタ部に拡散し、酸化物の強誘電体膜や高誘電体膜を一部還元してしまう。または、上記層間絶縁膜に水分を多量に含む膜を使用した場合には、水素を直接用いない工程であっても、層間絶縁膜から脱離した水分と金属層の反応により発生する水素が高温に保持するだけで拡散し、同様に酸化物であるキャパシタの誘電体層を還元してしまう。そのため、キャパシタ特性は、リーク電流の増大、誘電率の低下、強誘電体の場合には履歴曲線の劣化などが引き起こされる。
【００１１】
水素バリア膜の製法などを工夫することで透過する水素量はある程度の量を減らせるものの、完全に水素を遮断できず、特に、拡散防止膜であるアルミナが４００℃以上の高温での水素遮断性を十分に保つことができない。少なくとも金属アルミニウム配線を形成後においても、４５０℃程度までの温度帯を使用する工程を経る必要があるため、この程度の温度帯でも安定して水素を遮断する必要がある。しかしながら、実際には３００℃〜４００℃付近から水素を急激に透過させてしまうため、キャパシタの形成後の作成プロセスに温度の制約や、高温プロセスの時間をできる限り短くするなどの制約があり、他の製造プロセスの要求により４００℃以上の高温の長時間工程を経ると、その工程後に強誘電体膜または高誘電体膜を誘電体層に用いたキャパシタの特性がばらついたり不安定になったりして、ビット不良が発生したり、特性劣化を起こし、メモリ動作自体に支障をきたし、歩留まりが悪くなるという問題がある。
【００１２】
そこで、この発明の目的は、水素の透過を効果的に抑制でき、水素バリア性の優れた拡散防止膜およびその製造方法を提供することにある。
【００１３】
また、この発明のもう１つの目的は、上記拡散防止膜を用いて、安定した強誘電体特性または高誘電体特性を有するキャパシタを備えた歩留まりのよい半導体記憶素子およびその製造方法を提供することにある。
【００１４】
【課題を解決するための手段】
上記目的を達成するため、この発明の拡散防止膜は、少なくともＩＩ族元素のうちの１種類以上が含まれたアルミニウムの酸化物からなる膜であって、上記ＩＩ族元素のうちの少なくとも１種類に二酸化炭素または一酸化炭素の少なくとも一方が吸着したことを特徴としている。
【００１５】
上記構成の拡散防止膜によれば、アルミニウムの酸化物に含まれるＩＩ族元素に二酸化炭素または一酸化炭素の少なくとも一方が吸着し、アルミニウムの酸化物の微小な粒界が埋められるので、水素の透過を効果的に抑制でき、水素バリア性の優れた拡散防止膜を提供できる。
【００１６】
また、一実施形態の拡散防止膜は、主要構成材料の酸化アルミニウムにバリウムまたはストロンチウムの少なくとも一方を含んでいることを特徴としている。
【００１７】
上記実施形態の拡散防止膜によれば、主要構成材料に酸化アルミニウムを用い、その酸化アルミニウムにバリウムまたはストロンチウムの少なくとも一方を添加することにより、酸化アルミニウムの粒界に偏析するバリウムまたはストロンチウムに二酸化炭素（または一酸化炭素）が吸着し、微小な酸化アルミニウムの粒界が埋められるので、水素の透過を効果的に抑制する。
【００１８】
また、この発明の拡散防止膜の製造方法は、少なくともＩＩ族元素のうちの１種類以上が含まれたアルミニウムの酸化物からなる拡散防止膜を堆積させる工程と、二酸化炭素または一酸化炭素の少なくとも一方を含む雰囲気中で上記拡散防止膜を熱処理する工程とを有することを特徴としている。
【００１９】
上記拡散防止膜の製造方法によれば、少なくともＩＩ族元素のうちの１種類以上が含まれたアルミニウムの酸化物からなる拡散防止膜を堆積させた後、その堆積させた拡散防止膜を二酸化炭素または一酸化炭素の少なくとも一方を含む雰囲気中で熱処理することによって、アルミニウムの酸化物に含まれるＩＩ族元素のうちの少なくとも１種類に二酸化炭素または一酸化炭素の少なくとも一方が吸着し、アルミニウムの酸化物の微小な粒界が埋められるので、水素の透過を効果的に抑制でき、水素バリア性を大幅に向上できる。
【００２０】
また、一実施形態の拡散防止膜の製造方法は、上記拡散防止膜を熱処理する工程が上記二酸化炭素または一酸化炭素の少なくとも一方と酸素を含む雰囲気中で行うことを特徴としている。
【００２１】
上記実施形態の拡散防止膜の製造方法によれば、アルミニウムの酸化膜に添加されたＩＩ族元素に二酸化炭素または一酸化炭素の少なくとも一方を吸着させるだけでなく、酸素を含む雰囲気中で熱処理することによりアルミニウムの酸化膜を十分に酸化させて欠陥を低減できる。
【００２２】
また、この発明の半導体記憶素子は、半導体基板上に形成されたＭＯＳトランジスタと、強誘電体膜または高誘電体膜を誘電体層に用いたキャパシタとを備えた半導体記憶素子において、上記拡散防止膜により上記キャパシタを覆っていることを特徴としている。
【００２３】
上記構成の半導体記憶素子によれば、水素の透過を効果的に抑制でき、水素バリア性を大幅に向上できる上記拡散防止膜を用いて上記キャパシタを覆うことによって、デバイス作成工程中に使用された水素または反応等で発生する水素の拡散による強誘電体膜（または高誘電体膜）の特性劣化が抑制できる。また、安定かつ良好な強誘電体特性（または高誘電体特性）を有するキャパシタを得ることができ、半導体記憶素子の不良発生を減らして歩留まりを向上できる。
【００２４】
また、この発明の半導体記憶素子の製造方法は、半導体基板上に形成されたＭＯＳトランジスタと、強誘電体膜または高誘電体膜を誘電体層に用いたキャパシタとを備えた半導体記憶素子の製造方法であって、上記半導体基板上に上記ＭＯＳトランジスタを形成する工程と、上記ＭＯＳトランジスタが形成された上記半導体基板上に第１の層間絶縁膜を形成する工程と、上記第１の層間絶縁膜上に高誘電体または強誘電体を誘電体層に用いたキャパシタを形成する工程と、上記キャパシタを覆うように、少なくともＩＩ族元素のうちの１種類以上が含まれたアルミニウムの酸化物からなる拡散防止膜を堆積させる工程と、上記拡散防止膜を堆積させる工程の後に、二酸化炭素または一酸化炭素の少なくとも一方を含む雰囲気中で上記拡散防止膜を熱処理する工程とを有することを特徴としている。
【００２５】
上記半導体記憶素子の製造方法によれば、上記半導体基板上に上記ＭＯＳトランジスタを形成し、そのＭＯＳトランジスタが形成された半導体基板上に第１の層間絶縁膜を形成する。そして、上記第１の層間絶縁膜上に高誘電体膜または強誘電体膜を誘電体層に用いたキャパシタを形成し、そのキャパシタを覆うように、少なくともＩＩ族元素のうちの１種類以上が含まれたアルミニウムの酸化物からなる拡散防止膜を堆積させた後、二酸化炭素または一酸化炭素の少なくとも一方を含む雰囲気中で上記拡散防止膜を熱処理する。そうすることによって、アルミニウムの酸化物に含まれるＩＩ族元素のうちの少なくとも１種類に二酸化炭素または一酸化炭素の少なくとも一方が吸着し、アルミニウムの酸化物の微小な粒界が埋められるので、水素の透過を効果的に抑制でき、水素バリア性を大幅に向上できる。また、安定かつ良好な強誘電体特性（または高誘電体特性）を有するキャパシタを得ることができ、半導体記憶素子の不良発生を減らして歩留まりを向上できる。
【００２６】
また、一実施形態の半導体記憶素子の製造方法は、上記拡散防止膜を熱処理する工程が上記二酸化炭素または一酸化炭素の少なくとも一方と酸素を含む雰囲気中で行うことを特徴としている。
【００２７】
上記実施形態の半導体記憶素子の製造方法によれば、アルミニウムの酸化膜に添加されたＩＩ族元素に二酸化炭素または一酸化炭素の少なくとも一方を吸着させるだけでなく、酸素を含む雰囲気中で熱処理することによりアルミニウムの酸化膜を十分に酸化させて欠陥を低減できる。
【００２８】
また、一実施形態の半導体記憶素子の製造方法は、上記拡散防止膜を熱処理する工程が５００℃〜８００℃の温度条件で行うことを特徴としている。
【００２９】
上記実施形態の半導体記憶素子の製造方法によれば、５００℃未満の温度では、拡散防止膜であるアルミニウムの酸化物に含まれるＩＩ族元素への二酸化炭素または一酸化炭素の吸着が十分でなく、８００℃を越える温度では、水素バリア性が悪化するため、上記拡散防止膜を熱処理する工程は、５００℃〜８００℃の温度条件で行うのが望ましい。
【００３０】
【発明の実施の形態】
以下、この発明の拡散防止膜およびその製造方法および半導体記憶素子およびその製造方法を図示の実施の形態により詳細に説明する。
【００３１】
図１はこの発明の実施の一形態の拡散防止膜を用いた半導体記憶素子の製造方法の要部の断面図である。まず、この実施形態による強誘電体キャパシタを用いた半導体記憶素子（強誘電体メモリ）の構造について概要を説明する。
【００３２】
図１において、１はＮ型のシリコン基板、１４は上記シリコン基板１の表面に形成された素子分離のためのロコス酸化膜、１５は上記シリコン基板１上に形成されるゲート電極、１６は上記シリコン基板１とゲート電極１５との間に形成されたゲート酸化膜、１７は上記シリコン基板１に形成されたソース／ドレイン領域、２は上記シリコン基板１上にシリコン酸化膜で形成された第１の層間絶縁膜、３は上記第１の層間絶縁膜２と白金の密着を改善させるための酸化チタン膜、４は上記酸化チタン膜３上に白金層で形成された下部電極、５は上記下部電極４上に形成された強誘電体薄膜であるＳＢＴ膜、６はＳＢＴ膜５上に白金層で形成された上部電極、７は上記ＳＢＴ膜５を構成する元素の拡散およびキャパシタ外部からの水素の拡散を防ぐ酸化アルミニウムからなる拡散防止膜、８は上記拡散防止膜７上にシリコン酸化膜で形成された第２の層間絶縁膜、９は上記上部電極６上に形成された窒化チタン膜、１０は窒化チタンとアルミニウム，チタンで構成される配線層、１１は上記配線層１０上にシリコン酸化膜で形成された第３の層間絶縁膜、１２は上記ソース／ドレイン領域１７とのコンタクトを取るために形成されたタングステンプラグ、１３は上記タングステンプラグ１２のタングステンとソース／ドレイン領域１７のシリコンとの反応を抑制するＴｉＮ／Ｔｉの構成をとるバリア膜である。
【００３３】
なお、この実施形態においては、Ｎ型のシリコン基板１について述べるが、この発明はこれに限定されるものではない。
【００３４】
次に、図１に示す半導体記憶素子の製造工程を説明する。
【００３５】
まず、シリコン基板１の表面に膜厚が約５０ｎｍのロコス酸化膜１４を既知の方法で形成して、素子分離領域を形成する。次に、ゲート電極１５、ソース／ドレイン領域１７等からなる選択トランジスタを公知の技術で形成した後、第１の層間絶縁膜２としてＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；化学的気相成長）法で第１のシリコン酸化膜を５００ｎｍ程度成膜する。
【００３６】
次に、上記第１の層間絶縁膜２上に、ＤＣマグネトロンスパッタ法で膜厚５０ｎｍのチタン膜を成膜し、６００℃３０分間酸素中で熱処理を加えることにより酸化チタン膜３を形成する。さらに、ＤＣマグネトロンスパッタ法で下部電極４を２００ｎｍの膜厚で形成する。
【００３７】
次に、ＭＯＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｄｅｐｏｓｉｔｉｏｎ；有機金属成長）法により、この下部電極４上にＳＢＴ（タンタル酸ストロンチウムビスマス）のＭＯＤ原料溶液をスピンナーを用いて３０００ｒｐｍで回転塗布し、溶媒の乾燥を１５０℃５分行う。ＳＢＴ膜５の第一焼成を大気圧の酸素雰囲気中で５００℃１０分行い、この後、結晶化ための熱処理として、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ；瞬間アニール）法で７５０℃１０分間の第二焼成を酸素雰囲気中で行う。塗布から結晶化のための熱処理までの工程に対して、所望の膜厚２５０ｎｍのＳＢＴ膜５になるように５回または６回繰り返す。なお、ＳＢＴ膜の形成方法は、ＭＯＤ法だけでなく、ゾルゲル法、スパッタリング法、ＭＯＣＶＤ法等でもよい。このＳＢＴ膜５上にＤＣマグネトロンスパッタ法で膜厚１００ｎｍの上部電極６を形成する。この実施形態では、強誘電体としてＳＢＴを用いているが、ＰＺＴや他の強誘電体または高誘電体でもこの発明の同様な効果が得られる。
【００３８】
次に、フォトリソグラフィ技術を用いてフォトレジストによるパターニングを行い、上部電極６をドライエッチング法で１．２μｍ角に加工する。同様に、ＳＢＴ膜５を１．６μｍ角に加工すると共に、下部電極４を２．２μｍのライン状に加工する。
【００３９】
その後、ＲＦマグネトロン反応性スパッタリング法で、ＳＢＴ膜５を水素による還元から守る拡散防止膜７を３０ｎｍ形成する。この拡散防止膜７の酸化アルミニウムは、アルミナ（Ａｌ２Ｏ３）に１ｍｏｌ％の酸化バリウム（ＢａＯ）を含むターゲットを使用し、ＲＦマグネトロン反応性スパッタリング法で酸素ガスを導入しながら堆積する。
【００４０】
次に、６５０℃の酸素５０％と二酸化炭素５０％の混合ガス雰囲気中で熱処理を行う。これは、拡散防止膜７であるアルミナ膜を十分に酸化すると共に、添加物として混ぜたバリウムに二酸化炭素を吸着させるためである。添加されたバリウムは、微結晶体のアルミナ膜中の粒界に偏析することがＴＥＭ（透過型電子顕微鏡）像で確認され、このバリウムに二酸化炭素が吸着することにより、大部分アモルファスであるが僅かに存在する微結晶からなるアルミナ膜の微小な粒界が埋められて、水素の透過を抑制すると考えられる。
【００４１】
なお、比較のため、上記実施形態の拡散防止膜と同一膜厚の添加物を含まないアルミナ膜を形成し、二酸化炭素を含まない酸素雰囲気で６００℃の熱処理を行った拡散防止膜と、上記実施形態の製造方法で作成した拡散防止膜を準備して、熱ガス分析（ＴＤＳ）法を用いて水素の遮断特性を調べる実験を行った。
【００４２】
図２はＴＤＳ法でこれらの拡散防止膜の水素透過性について、試料温度をパラメータとして分子量２のガスの透過量を評価した結果を示している。なお、図２において、横軸は試料温度を表し、縦軸は透過量（任意目盛）を表すと共に、Ａはこの実施形態の製造方法で作成した拡散防止膜の水素透過性を表し、Ｂは二酸化炭素を含まない酸素雰囲気で６００℃の熱処理を行った拡散防止膜の水素透過性を表している。
【００４３】
図２に示すように、３００℃程度までの水素遮断性に大きな差がみられないが、約３１５℃以上の温度では明らかにこの実施形態で作成した拡散防止膜の方が水素の透過量が少なく、水素の遮断性に優れていることが分かる。例えば、４００℃における水素の透過量は従来の半分以下である。これは、従来の水素透過量のままで単純に同一温度で２倍以上の時間の後工程の処理を施せることを示しており、同一工程においては、水素による還元量が半分になることを示している。
【００４４】
また、上記実験は、バリウムを添加したアルミナ膜に対して行ったものであるが、ストロンチウムやカルシウムに対しても同様な効果がみられる。ストロンチウムはバリウムよりも若干効果は劣るが、強誘電体膜の構成元素でもあるので、アルミナに微量混ぜられた場合のストロンチウム自体の拡散においても強誘電体層に与える影響は殆どない。熱処理においても二酸化炭素を用いているが、一酸化炭素でも同様な効果がみられる。拡散防止膜であるアルミナの成膜方法についても、この実施形態ではスパッタリング法で形成しているが、他の成膜方法でも何ら差し支えない。
【００４５】
そして、上記拡散防止膜７の形成後、テトラエトキシシランとオゾンをガス状にして混合し、熱分解を行って酸化シリコン膜を生成するオゾンテオス膜を膜厚５００ｎｍ形成し、４００℃の熱処理を加えて第２の層間絶縁膜８を形成する。その後、フォトリソグラフィ技術を用いてフォトレジストによるパターニングを行い、キャパシタの上部電極６上に直径０．７μｍのコンタクトホールをドライエッチング法で形成する。
【００４６】
次に、窒化チタン膜９をＣＶＤ法で膜厚２００ｎｍ堆積する。このＣＶＤ法で用いるチタン原料として四塩化チタン、還元ガスとしてメチルヒドラジンまたはアンモニアガスを用いる。Ｔｉ原料は上記原料に限定されるものではなく、テトラキスジメチルアミノチタニウム等の有機金属原料をバブリングして用いても良い。上記窒化チタン膜９は、基板温度を４００℃に加熱し、上記原料を基板上に導入し、圧力を１〜５Ｔｏｒｒの減圧下に保って形成する。その後、ＲＴＡ法を用いて５５０℃３０秒間の熱処理を加える。そのときの雰囲気は窒素９９％以上で酸素濃度は１％未満である。この熱処理により、窒化チタン膜９の結晶粒界部が、粒界に存在する余剰なＴｉと酸素が結合してできた酸化チタンで埋まり、後工程で上部に堆積されるチタンや水素のバリア性がさらに向上する。この窒化チタン膜９をキャパシタ上部電極６上に開いたコンタクトホール近傍のみを残して、ドライエッチング法で除去する。
【００４７】
次に、選択トランジスタのソース／ドレイン領域１７への導通をとるため、ソース／ドレイン領域１７上にコンタクトホールを形成し、チタンと窒化チタンの積層膜（ＴｉＮ／Ｔｉ）であるバッファ層１３をＤＣマグネトロンスパッタリング法で堆積した後、六弗化タングステン（ＷＦ６）を原料としたＣＶＤ法を用いてタングステンを堆積したうえで、上層より順次タングステン、窒化チタン，チタンをエッチバックすることによりタングステンプラグ１２を作成する。このときに予め形成してあった窒化チタン膜９の上部は、第２の層間絶縁膜８の上面と同一面に揃うこととなる。
【００４８】
さらに、強誘電体キャパシタの下部電極４側との電気的接触を得るため、ドライブ線（プレート線）としてライン状に加工した酸化チタン３，下部電極４上にコンタクトホールを形成する。
【００４９】
その後、強誘電体キャパシタの上部電極６を選択トランジスタのソース／ドレイン領域１７に接続すると共に、ビット線などの他の配線層（同一面内に存在するが図示せず）を形成するため、配線層となるチタン、窒化チタン、シリコンと銅を微量含むアルミニウム、窒化チタンの積層膜（ＴｉＮ／ＡｌＳｉＣｕ／ＴｉＮ／Ｔｉ）をＤＣマグネトロンスパッタ法で形成する。そして、上記窒化チタンの積層膜を所望の形状にするため、フォトリソグラフィ技術を用いてフォトレジストのパターニングを行い、ドライエッチング法により加工して配線層１０を形成する。上記配線層１０の最下層のチタンは、下地となる層間絶縁膜との密着層として働き、その上の窒化チタン膜は、アルミニウムより融点が高く、断線に強いため、配線の信頼性を向上させるために必要である。また、上記配線層１０の最上層の窒化チタン膜はアルミニウムの反射防止膜として機能する。
【００５０】
上記配線層１０の上層にさらに第３の層間絶縁膜１１を形成し、同様に所望の部分があれば配線層で接続する。しかしながら、作成済みの第１層目の配線層１０において強誘電体キャパシタとの電気的接続は完了しているため、強誘電体キャパシタの直上や近傍に（メモリセル内に）第一層目の配線を形成した後の工程でコンタクトホールを形成することは通常ない。
【００５１】
上記実施形態の半導体素子の製造方法と同様に最終の保護膜形成工程まで作成された強誘電体キャパシタをアレイ状に１０２４個並列に配列させた集合体キャパシタに対して、上部電極と下部電極につながる配線間に三角波電界を印加することにより、強誘電性を示すヒステリシスループを得た。この製造方法において、拡散防止膜を形成した後の水素による還元が懸念される３５０℃以上の温度で保持される処理時間は計約１時間である。なお、この印加した三角波は、３Ｖで周波数は７５Ｈｚである。５Ｖで飽和分極値は２２．８μＣ／ｃｍ２、残留分極値は１７．５μＣ／ｃｍ２、キャパシタ部の漏れ電流密度は６．５×１０−７Ａ／ｃｍ２であり、記憶素子に用いる強誘電体キャパシタとして用いるのに十分な特性の強誘電性が得られた。
【００５２】
一方、ＩＩ族元素の添加物を含まない同一膜厚のアルミナ膜を形成し、二酸化炭素を含まない酸素雰囲気で６５０℃の熱処理を行った拡散防止膜を用いて形成した１０２４個の強誘電体キャパシタからなる集合体キャパシタの特性は、分極値はほぼこの実施形態の半導体記憶素子と同様であったが、漏れ電流密度が４．５×１０−５Ａ／ｃｍ２と大きくなった。
【００５３】
なお、この場合、拡散防止膜を形成した後の水素による還元が懸念される３５０℃以上の温度で保持される処理時間を半分程度に抑えることにより、この発明と同様の漏れ電流密度に抑えることができたが、例えば層間絶縁膜の平坦性が著しく劣り、加工性が悪いため実用的ではなかった。
【００５４】
また、ＩＩ族元素の添加物を含まない同一膜厚のアルミナ膜を形成し、二酸化炭素を含まない酸素雰囲気で６５０℃の熱処理を行った拡散防止膜を用いて形成した強誘電体キャパシタを有するメモリデバイスの動作を確認したところ、各ビットの特性がばらついており、１Ｍビットの内、数ビットから数百ビットのビット不良が発生し、歩留まりは１０％程度しか得られなかった。この原因として拡散防止膜であるアルミナの面内のミクロにみた場合の水素遮断性が劣る部分があるために、強誘電体キャパシタの履歴曲線が小さくなってビット不良が発生していることが分かった。
【００５５】
このようにして、この発明の実施形態の拡散防止膜を用いた半導体記憶素子およびその製造方法を用いることにより、ＴＤＳ法による透過特性と共に、キャパシタの特性が改善されていることが証明された。また、この発明の実施形態の拡散防止膜を用いた半導体記憶素子では、８０％程度の歩留まりが得られ、拡散防止膜であるアルミナのミクロにみた場合の水素遮断性についても良好であることが証明された。
【００５６】
上記実施形態の拡散防止膜７によれば、ＩＩ族元素のバリウムが含まれた酸化アルミニウムの膜を堆積させた後、その堆積させた膜を酸素と二酸化炭素の混合ガスの雰囲気中で熱処理することによって、酸化アルミニウムに含まれるＩＩ族元素のバリウムに二酸化炭素が吸着し、酸化アルミニウムの微小な粒界が埋められるので、水素の透過を効果的に抑制でき、水素バリア性の優れた拡散防止膜を得ることができる。
【００５７】
また、上記拡散防止膜を熱処理する工程が酸素と二酸化炭素を含む雰囲気中で行うので、酸化アルミニウムに添加されたＩＩ族元素のバリウムに二酸化炭素を吸着させるだけでなく、それと同時に酸化アルミニウムを十分に酸化させて欠陥を低減することができる。
【００５８】
また、上記半導体記憶素子は、水素の透過を効果的に抑制でき、水素バリア性を大幅に向上できる拡散防止膜７を用いてキャパシタを覆うことによって、デバイス作成工程中に使用された水素または反応等で発生する水素の拡散による強誘電体膜の特性劣化が抑制することができる。また、安定かつ良好な強誘電体特性を有するキャパシタを得ることができ、半導体記憶素子の不良発生を減らして歩留まりを向上できる。
【００５９】
また、上記半導体記憶素子の製造方法では、拡散防止膜７を熱処理する工程を６５０℃で行ったが、５００℃未満の温度では、拡散防止膜である酸化アルミニウムに含まれるＩＩ族元素のバリウムへの二酸化炭素吸着が十分でなく、８００℃を越える温度では、水素バリア性が悪化するため、拡散防止膜を熱処理する工程は５００℃〜８００℃の温度条件で行うのが望ましい。
【００６０】
上記実施の形態では、強誘電体キャパシタを用いた半導体記憶素子としての強誘電体メモリの拡散防止膜について説明したが、この発明の拡散防止膜は、高誘電体キャパシタを用いたＤＲＡＭや薄膜トランジスタ等の他の半導体素子に適用してもよい。また、強誘電体キャパシタまたは高誘電体キャパシタを用いたセンサやアクチュエータ等の水素バリア性を有する膜が必要な素子にこの発明の拡散防止膜を適用してもよい。
【００６１】
また、上記実施の形態において、拡散防止膜を熱処理する工程の後に、３５０℃〜４５０℃の温度条件で行う処理工程を行うことができと共に、少なくとも３５０℃以上の温度条件でかつ３分以上の処理工程を行うことができ、キャパシタの形成後の作成プロセスにおける温度の制約や高温プロセスの時間の制約が緩和され、工程の組み立てを容易に行うことができる。
【００６２】
【発明の効果】
以上より明らかなように、この発明の拡散防止膜およびその製造方法によれば、拡散防止膜の水素に対する遮断性が大幅に向上するため、この拡散防止膜を用いたデバイス作成工程中に使用された水素または反応等で発生する水素の拡散による強誘電体キャパシタまたは高誘電体キャパシタの特性劣化等が抑制でき、高温処理を要するプロセスの処理時間や使用環境に関しても自由度が広がる。
【００６３】
また、この発明の半導体記憶素子およびその製造方法によれば、半導体基板上に形成されたＭＯＳトランジスタと、強誘電体膜または高誘電体膜を誘電体層に用いたキャパシタとを備えた半導体記憶素子において、安定かつ良好な強誘電体特性（または高誘電体特性）を有するキャパシタを得ることができ、半導体記憶素子の不良発生を減らして歩留まりを向上できる。
【図面の簡単な説明】
【図１】図１はこの発明の実施の一形態の拡散防止膜を用いた半導体記憶素子の要部の構造断面図である。
【図２】図２は上記強誘電体キャパシタを用いた半導体記憶素子の拡散防止膜の水素透過性をＴＤＳ法で評価したグラフである。
【符号の説明】
１…シリコン基板、
２…第１の層間絶縁膜、
３…酸化チタン幕、
４…下部電極、
５…ＳＢＴ膜、
６…上部電極、
７…拡散防止膜、
８…第２の層間絶縁膜、
９…窒化チタン膜、
１０…配線層、
１１…第３の層間絶縁膜、
１２…タングステンプラグ、
１３…バリア膜、
１４…ロコス酸化膜、
１５…ゲート電極、
１６…ゲート酸化膜、
１７…ソース／ドレイン領域。
Claims (8)
- 少なくともＩＩ族元素のうちの１種類以上が含まれたアルミニウムの酸化物からなる膜であって、上記ＩＩ族元素のうちの少なくとも１種類に二酸化炭素または一酸化炭素の少なくとも一方が吸着したことを特徴とする拡散防止膜。
- 請求項１に記載の拡散防止膜において、
主要構成材料の酸化アルミニウムにバリウムまたはストロンチウムの少なくとも一方を含んでいることを特徴とする拡散防止膜。 - 請求項１または２に記載の拡散防止膜の製造方法であって、
少なくともＩＩ族元素のうちの１種類以上が含まれたアルミニウムの酸化物からなる拡散防止膜を堆積させる工程と、
二酸化炭素または一酸化炭素の少なくとも一方を含む雰囲気中で上記拡散防止膜を熱処理する工程とを有することを特徴とする拡散防止膜の製造方法。 - 請求項３に記載の拡散防止膜の製造方法であって、
上記拡散防止膜を熱処理する工程は、上記二酸化炭素または一酸化炭素の少なくとも一方と酸素を含む雰囲気中で行うことを特徴とする拡散防止膜の製造方法。 - 半導体基板上に形成されたＭＯＳトランジスタと、強誘電体膜または高誘電体膜を誘電体層に用いたキャパシタとを備えた半導体記憶素子において、
請求項１または２に記載の拡散防止膜により上記キャパシタを覆っていることを特徴とする半導体記憶素子。 - 半導体基板上に形成されたＭＯＳトランジスタと、強誘電体膜または高誘電体膜を誘電体層に用いたキャパシタとを備えた半導体記憶素子の製造方法であって、
上記半導体基板上に上記ＭＯＳトランジスタを形成する工程と、
上記ＭＯＳトランジスタが形成された上記半導体基板上に第１の層間絶縁膜を形成する工程と、
上記第１の層間絶縁膜上に高誘電体または強誘電体を誘電体層に用いたキャパシタを形成する工程と、
上記キャパシタを覆うように、少なくともＩＩ族元素のうちの１種類以上が含まれたアルミニウムの酸化物からなる拡散防止膜を堆積させる工程と、
上記拡散防止膜を堆積させる工程の後に、二酸化炭素または一酸化炭素の少なくとも一方を含む雰囲気中で上記拡散防止膜を熱処理する工程とを有することを特徴とする半導体記憶素子の製造方法。 - 請求項６に記載の半導体記憶素子の製造方法であって、
上記拡散防止膜を熱処理する工程は、上記二酸化炭素または一酸化炭素の少なくとも一方と酸素を含む雰囲気中で行うことを特徴とする半導体記憶素子の製造方法。 - 請求項６または７に記載の半導体記憶素子の製造方法において、
上記拡散防止膜を熱処理する工程は、５００℃〜８００℃の温度条件で行うことを特徴とする半導体記憶素子の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001194711A JP3581114B2 (ja) | 2001-06-27 | 2001-06-27 | 拡散防止膜およびその製造方法および半導体記憶素子およびその製造方法 |
| US10/179,245 US6576942B2 (en) | 2001-06-27 | 2002-06-26 | Diffusion prevention film and a semiconductor storage device |
| DE10228528A DE10228528B4 (de) | 2001-06-27 | 2002-06-26 | Diffusionssperrfilm und dessen Herstellungsverfahren, Halbleiterspeicher und dessen Herstellungsverfahren |
| KR10-2002-0036321A KR100495679B1 (ko) | 2001-06-27 | 2002-06-27 | 확산방지막 및 그의 제조방법과 반도체기억소자 및 그의제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001194711A JP3581114B2 (ja) | 2001-06-27 | 2001-06-27 | 拡散防止膜およびその製造方法および半導体記憶素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003007984A JP2003007984A (ja) | 2003-01-10 |
| JP3581114B2 true JP3581114B2 (ja) | 2004-10-27 |
Family
ID=19032801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001194711A Expired - Fee Related JP3581114B2 (ja) | 2001-06-27 | 2001-06-27 | 拡散防止膜およびその製造方法および半導体記憶素子およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6576942B2 (ja) |
| JP (1) | JP3581114B2 (ja) |
| KR (1) | KR100495679B1 (ja) |
| DE (1) | DE10228528B4 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003152165A (ja) * | 2001-11-15 | 2003-05-23 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JP4811551B2 (ja) * | 2003-03-26 | 2011-11-09 | セイコーエプソン株式会社 | 強誘電体膜の製造方法および強誘電体キャパシタの製造方法 |
| KR100725690B1 (ko) * | 2003-07-08 | 2007-06-07 | 마츠시타 덴끼 산교 가부시키가이샤 | 반도체장치 및 그 제조방법 |
| US6839220B1 (en) * | 2003-07-18 | 2005-01-04 | Infineon Technologies Ag | Multi-layer barrier allowing recovery anneal for ferroelectric capacitors |
| JP2005183841A (ja) * | 2003-12-22 | 2005-07-07 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2005217044A (ja) * | 2004-01-28 | 2005-08-11 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US6982448B2 (en) * | 2004-03-18 | 2006-01-03 | Texas Instruments Incorporated | Ferroelectric capacitor hydrogen barriers and methods for fabricating the same |
| JP4049119B2 (ja) * | 2004-03-26 | 2008-02-20 | セイコーエプソン株式会社 | 強誘電体メモリ素子の製造方法 |
| US6906908B1 (en) * | 2004-05-20 | 2005-06-14 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US7180141B2 (en) * | 2004-12-03 | 2007-02-20 | Texas Instruments Incorporated | Ferroelectric capacitor with parallel resistance for ferroelectric memory |
| US7531867B2 (en) * | 2006-03-27 | 2009-05-12 | Infineon Technologies Ag | Method for forming an integrated memory device and memory device |
| JP5201831B2 (ja) * | 2006-12-25 | 2013-06-05 | ルネサスエレクトロニクス株式会社 | 膜の評価方法 |
| US8262835B2 (en) * | 2007-12-19 | 2012-09-11 | Purdue Research Foundation | Method of bonding carbon nanotubes |
| US8395196B2 (en) * | 2010-11-16 | 2013-03-12 | International Business Machines Corporation | Hydrogen barrier liner for ferro-electric random access memory (FRAM) chip |
| CN109585516B (zh) * | 2018-12-13 | 2021-02-23 | 武汉华星光电半导体显示技术有限公司 | 一种tft驱动背板 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3947280A (en) * | 1974-09-23 | 1976-03-30 | Champion Spark Plug Company | Semi-conductor with manganese oxide matrix |
| JP3113173B2 (ja) | 1995-06-05 | 2000-11-27 | シャープ株式会社 | 不揮発性ランダムアクセスメモリ及びその製造方法 |
| DE19546237A1 (de) * | 1995-12-12 | 1997-06-19 | Philips Patentverwaltung | Vielschichtkondensator mit Dielektrikum aus modifiziertem Bariumstrontiumtitanat |
| JP3302594B2 (ja) * | 1997-02-10 | 2002-07-15 | 太陽誘電株式会社 | 積層電子部品及びその製造方法 |
| JPH11162775A (ja) * | 1997-12-01 | 1999-06-18 | Philips Japan Ltd | 誘電体磁器組成物 |
| JP4253869B2 (ja) * | 1997-12-19 | 2009-04-15 | 日本ケミコン株式会社 | 誘電体磁器組成物、積層セラミクスコンデンサとその製造方法 |
| US6433993B1 (en) * | 1998-11-23 | 2002-08-13 | Microcoating Technologies, Inc. | Formation of thin film capacitors |
| KR100297723B1 (ko) * | 1998-12-24 | 2001-10-26 | 윤종용 | 강유전체박막을이용한반도체장치의커패시터및그제조방법 |
| JP3709752B2 (ja) * | 1999-01-26 | 2005-10-26 | 株式会社村田製作所 | 誘電体セラミック組成物及びセラミック多層基板 |
| JP3331334B2 (ja) * | 1999-05-14 | 2002-10-07 | 株式会社東芝 | 半導体装置の製造方法 |
| KR100329781B1 (ko) * | 1999-06-28 | 2002-03-25 | 박종섭 | 수소확산을 방지할 수 있는 강유전체 메모리 소자 제조 방법 |
| KR100343287B1 (ko) * | 1999-09-21 | 2002-07-15 | 윤종용 | 고집적 강유전체 메모리 소자의 형성 방법 |
| KR100312262B1 (ko) * | 1999-10-26 | 2001-11-05 | 박종섭 | 캐패시터 유전 특성 보호 방법 |
-
2001
- 2001-06-27 JP JP2001194711A patent/JP3581114B2/ja not_active Expired - Fee Related
-
2002
- 2002-06-26 US US10/179,245 patent/US6576942B2/en not_active Expired - Fee Related
- 2002-06-26 DE DE10228528A patent/DE10228528B4/de not_active Expired - Fee Related
- 2002-06-27 KR KR10-2002-0036321A patent/KR100495679B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030004082A (ko) | 2003-01-14 |
| KR100495679B1 (ko) | 2005-06-16 |
| DE10228528A1 (de) | 2003-02-13 |
| DE10228528B4 (de) | 2007-05-24 |
| US20030001177A1 (en) | 2003-01-02 |
| US6576942B2 (en) | 2003-06-10 |
| JP2003007984A (ja) | 2003-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3961399B2 (ja) | 半導体装置の製造方法 | |
| KR19990030200A (ko) | 커패시터와 ｍｏｓ 트랜지스터를 갖는 반도체 기억소자 | |
| JP3581114B2 (ja) | 拡散防止膜およびその製造方法および半導体記憶素子およびその製造方法 | |
| US7232764B1 (en) | Semiconductor device fabrication method | |
| JPH1154713A (ja) | 半導体メモリ素子 | |
| US8614104B2 (en) | Method for manufacturing semiconductor device | |
| JP2006270095A (ja) | 強誘電体構造物、これの製造方法、これを含む半導体装置及びそれの製造方法 | |
| US8349679B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP4930371B2 (ja) | 半導体装置及びその製造方法 | |
| JP3847683B2 (ja) | 半導体装置の製造方法 | |
| JP3445925B2 (ja) | 半導体記憶素子の製造方法 | |
| US7038264B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP4953580B2 (ja) | 半導体装置の製造方法 | |
| US6908867B2 (en) | Method of manufacturing a FeRAM with annealing process | |
| JP2004158714A (ja) | 半導体製造装置及び半導体装置の製造方法 | |
| JP2004039699A (ja) | 半導体装置及びその製造方法 | |
| JP5217356B2 (ja) | 半導体装置の製造方法 | |
| US20080149977A1 (en) | Semiconductor device and method for manufacturing the same | |
| KR100943011B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP4225300B2 (ja) | 半導体装置 | |
| JP2003197772A (ja) | キャパシタ、半導体記憶装置およびその製造方法 | |
| JP2001267519A (ja) | 強誘電体装置の製造方法及び強誘電体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040701 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040713 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040721 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070730 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080730 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080730 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090730 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100730 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110730 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110730 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120730 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120730 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |