CN1591876A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN1591876A
CN1591876A CNA200410074831XA CN200410074831A CN1591876A CN 1591876 A CN1591876 A CN 1591876A CN A200410074831X A CNA200410074831X A CN A200410074831XA CN 200410074831 A CN200410074831 A CN 200410074831A CN 1591876 A CN1591876 A CN 1591876A
Authority
CN
China
Prior art keywords
lower electrode
electrode
insulating film
semiconductor device
basalis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200410074831XA
Other languages
English (en)
Other versions
CN100555638C (zh
Inventor
后藤觉
长野能久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1591876A publication Critical patent/CN1591876A/zh
Application granted granted Critical
Publication of CN100555638C publication Critical patent/CN100555638C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种半导体装置，电容元件(15)具有：表面形成凹部(11a)的基底绝缘层(11)，在基底绝缘层(11)上沿着凹部(11a)的内壁形成的下部电极(12)，在该下部电极(12)上形成的、由高电介体或铁电体构成的电容绝缘膜(13)，在该电容绝缘膜(13)上形成的上部电极(14)。将基底绝缘层(11)的凹部(11a)中的壁面的上端部及该凹部(11a)中的底面的拐角部弄成圆形。能够防止起因于对具有立体形状的电容元件进行热处理时的电极的断线。

Description

半导体装置
技术领域
本发明涉及一种具有在电容绝缘膜中具有铁电体(ferroelectricmaterial)或高电介体(high dielectric-constant material)的电容元件的半导体装置。
背景技术
进年来，伴随着数字技术的进展，处理、保存大容量数据的要求越来越迫切，电子产品更加高度化，在被使用的半导体装置中，其元件的精细化也在迅猛发展。
在这种形势下，为了在动态随机存取寄存器(DRAM)装置中实现高集成化，取代现有技术的硅氧化物或硅氮化物，在电容绝缘膜中使用高电介体的技术，得到广泛的研究、开发(例如，参阅专利文献1)。进而，旨在使现有技术中没有的可以用低动作电压而且高速写入及高速读出的非易失性RAM装置实用化，对具有自然极化的铁电体膜的研究开发也如火如荼。
在专利文献1中，公开了将电容元件的外形做成柱状及圆筒形状的立体形状的结构，以便在实现细微化即缩小在芯片上的面积(投影面积)的同时，还能够确保各电容元件的电容值的技术。
[专利文献1]特开2002-198498号公报(第4图、第9图)
在电容绝缘膜中使用铁电体或高电介体时，在电容绝缘膜成膜后，需要在使构成电容绝缘膜的铁电体或高电介体结晶化的温度为700℃～800℃的氧化性气氛中退火(anneal)。因此，各电容元件使用的电极的材料，通常使用耐热性及耐氧化优异的金属——贵金属。
可是，由贵金属，例如铂(Pt)及铱(Ru)等构成的上部电极及下部电极，作为柱状或在基底层设置凹部的剖面凹状的立体形状而成膜后，立体形状的角部或拐角部覆盖范围(被覆率)变低，所以膜厚容易变小。因此，存在膜厚局部较小的部分，在退火时的收缩应力的作用下，迁移以至断线的问题。
发明内容
本发明就是要解决现有技术的上述问题，目的在于能够防止电容元件的电极因对具有立体形状的电容元件进行热处理而造成的断线。
此外，所述专利文献1尽管公布了将电容元件的电极的上端部弄圆的手法，但其目的却是为了缓和在电极的角部产生的电场的集中。
为了达到上述目的，本发明采用将形成具有立体形状的电容元件的基底层中的角部或拐角部弄圆的结构。
具体地说，本发明涉及的第1半导体装置，包括：具有绝缘性，表面形成凹部的基底层；在基底层上，沿着凹部的内壁形成的下部电极；在下部电极上形成，由用热处理结晶化的铁电体或高电介体构成的电容绝缘膜；在电容绝缘膜上形成的上部电极；下部电极及上部电极，由在电容绝缘膜的热处理时产生收缩应力的材料构成；基底层的凹部中的壁面的上端部及凹部中的底面的拐角部被弄圆。
采用第1半导体装置后，由于将基底层的凹部中的壁面的上端部及凹部中的底面的拐角部弄圆，所以各电极在其形成时基底层的凹部的壁面的上端部及底面的拐角部中的覆盖范围得到提高。这样，在对电容绝缘膜进行热处理时，由于施加给各电极的由热收缩造成的应力成为一样，所以构成各电极的构成原子的迁移受到抑制，其结果就能防止各电极产生的断线。
在第1半导体装置中，凹部的壁面，与凹部的底面及基底层的表面相对的角度最好分别为93°～130°。这样，可以进一步提高各电极的覆盖范围，所以能更切实防止各电极的断线。
这时，下部电极及上部电极，位于基底层之上的部分的厚度与位于凹部的内壁之上的最薄的部分的厚度之比的值，最好在0.6以上。
本发明涉及的第2半导体装置，包括：在基底层上形成的岛状的下部电极；在基底层上形成的覆盖着下部电极、由用热处理结晶化的铁电体或高电介体构成的电容绝缘膜；在电容绝缘膜上形成的上部电极；上部电极，由在电容绝缘膜的热处理时产生收缩应力的材料构成；下部电极中的上端部被弄圆，而且下部电极中的下端部朝外侧成为凹状。
采用第2半导体装置后，由于下部电极中的上端部被弄圆，而且下部电极中的下端部朝外侧成为凹状，所以上部电极在其形成时下部电极的上端部及下端部中的覆盖范围得到提高。这样，在对电容绝缘膜进行热处理时，由于使施加给上部电极的由热收缩造成的应力成为一样，所以构成该上部电极的构成原子的迁移受到抑制，其结果就能防止上部电极产生的断线。
本发明涉及的第3半导体装置，包括：在基底层上形成的岛状的下部电极；在基底层上形成的覆盖着下部电极、由用热处理结晶化的铁电体或高电介体构成的电容绝缘膜；在电容绝缘膜上形成的上部电极；上部电极，由在电容绝缘膜的热处理时产生收缩应力的材料构成；下部电极中的上端部被弄圆，而且与基底层中的下部电极的侧面连接的区域朝外侧成为凹状。
采用第3半导体装置后，由于下部电极中的上端部被弄圆，而且与基底层中的下部电极的侧面连接的区域朝外侧成为凹状，所以上部电极在其形成时下部电极的上端部及与基底层中的下部电极的侧面连接的区域中的覆盖范围得到提高。这样，在对电容绝缘膜进行热处理时，由于使施加给上部电极的由热收缩造成的应力成为一样，所以构成该上部电极的构成原子的迁移受到抑制，其结果就能防止上部电极产生的断线。
在第2或第3半导体装置中，下部电极的侧面，与基底层的表面相对的角度最好分别为93°～130°。
这时，上部电极，位于基底层之上的部分的厚度与位于下部电极的上面及侧面之上的最薄的部分的厚度之比的值，最好在0.6以上。
在第1～第3半导体装置中，上部电极及下部电极，最薄的部分的厚度最好是10nm以上。这样，即使覆盖面积成为均等，也能防止薄膜化过程中产生的迁移造成的断线。
本发明涉及的第4半导体装置，包括：在基底层上形成的岛状的第1下部电极；覆盖第1下部电极的上面的掩模；在基底层上形成的覆盖着掩模及第1下部电极的第2下部电极；在第2下部电极上形成的、由用热处理结晶化的铁电体或高电介体构成的电容绝缘膜；在电容绝缘膜上形成的上部电极；第2下部电极及上部电极，由在电容绝缘膜的热处理时产生收缩应力的材料构成；掩模中的上端部被弄圆。
采用第4半导体装置后，由于掩模中的上端部被弄圆，所以上部电极及下部电极在其形成时掩模中的上端部的覆盖范围得到提高。这样，在对电容绝缘膜进行热处理时，由于使施加给上部电极的由热收缩造成的应力成为一样，所以构成该上部电极的构成原子的迁移受到抑制，其结果就能防止上部电极产生的断线。
在第4半导体装置中，第1下部电极的侧面，与基底层的表面相对的角度最好是钝角。这样，在第1下部电极的下部的周围，由于上部电极及第2下部电极的覆盖范围得到，所以就能切实防止上部电极及第2下部电极产生的断线。
另外，在第4半导体装置中，第1下部电极中的下端部的周缘部最好朝外侧成为凹状。这样，在第1下部电极的下部的周围，由于上部电极及第2下部电极的覆盖范围得到提高，所以就能切实防止上部电极及第2下部电极产生的断线。
另外，在第4半导体装置中，与基底层中的第1下部电极的侧面连接的区域最好朝外侧成为凹状。这样，由于在第1下部电极的下部的周围及其附近，上部电极及第2下部电极的覆盖范围得到提高，所以就能切实防止上部电极及第2下部电极产生的断线。而且，通过与基底层中的第1下部电极的侧面连接的区域朝外侧成为凹状，使电容元件的高度得到增加，所以第2下部电极和上部电极的向对面积增大，电容元件的电容值也增大。
在第4半导体装置中，第1下部电极的侧面，与基底层的表面相对的角度最好分别为93°～130°
这时，第2下部电极及上部电极，位于基底层之上的部分的厚度与位于掩模的上面及第1下部电极的侧面之上的最薄的部分的厚度之比的值，最好在0.6以上。
在第4半导体装置中，上部电极及下部电极，最薄的部分的厚度最好是10nm以上。这样，即使覆盖面积成为均等，也能防止薄膜化过程中产生的迁移造成的断线。
在第4半导体装置中，掩模最好由氧化硅膜、氮化硅膜、氧化铝、钛、氧化钛、钽、氧化钽、氧化钛铝或氮化钛铝构成。
在第1～第4半导体装置中，电容绝缘膜最好从由Pb(ZrXTi1-X)O3、(BaXSr1-X)TiO3、SrBi2(TaXNb1-X)2O9、(BiXLa1-X)4Ti3O12(分子式中，x都是：0≤x≤1)组成的物质组中选择的至少1种材料构成。
在第1～第4半导体装置中，上部电极、下部电极或第2下部电极最好从由铂、钌、氧化钌，铱、氧化铱、钛铝、氮化钛铝、钛、氮化钛、钽及氮化钽组成的物质组中选择的至少1种材料构成。
在第1～第4半导体装置中，电容绝缘膜最好通过650℃～800℃的氧化性气氛的热处理进行结晶化。
采用本发明涉及的第1～第4半导体装置后，由于提高了构成剖面凹状或柱状的电容元件的电极中的角部或拐角部的覆盖范围，所以制造时即使对电容绝缘膜进行热处理，也不会对电极产生局部性的收缩应力，可以防止该电极产生的断线。
附图说明
图1是本发明的第1实施方式涉及的半导体装置(凹面型的电容元件)的主要部件的剖面结构图。
图2是表示形成本发明的第1实施方式涉及的半导体装置的基底层的开口角与电极的断线率的关系的曲线图。
图3是表示将形成本发明的第1实施方式涉及的半导体装置的基底层的凹部的开口角设定为95°时电极的覆盖范围与的断线率关系的曲线图。
图4是表示本发明的第1实施方式涉及的半导体装置中的电极的膜厚与断线率的关系的曲线图。
图5(a)～(c)是表示本发明的第1实施方式涉及的半导体装置的制造方法的工序顺序的剖面结构图。
图6(a)～(c)是表示本发明的第1实施方式涉及的半导体装置的制造方法的工序顺序的剖面结构图。
图7(a)及(b)是表示本发明的第1实施方式涉及的半导体装置的制造方法的工序顺序的剖面结构图。
图8是表示本发明的第2实施方式涉及的半导体装置(柱状型的电容元件)的主要部件的剖面结构图。
图9(a)～(c)是表示本发明的第2实施方式涉及的半导体装置的制造方法的工序顺序的剖面结构图。
图10(a)及(b)是表示本发明的第2实施方式涉及的半导体装置的制造方法的工序顺序的剖面结构图。
图11是表示本发明的第3实施方式涉及的半导体装置(柱状型的电容元件)的主要部件的剖面结构图。
图12(a)～(c)是表示本发明的第3实施方式涉及的半导体装置的制造方法的工序顺序的剖面结构图。
图13(a)～(c)是表示本发明的第3实施方式涉及的半导体装置的制造方法的工序顺序的剖面结构图。
图14是表示本发明的第3实施方式的一种变形例涉及的半导体装置(柱状型的电容元件)的主要部件的剖面结构图。
图15是表示本发明的第4实施方式涉及的半导体装置(柱状型的电容元件)的主要部件的剖面结构图。
图16(a)～(c)是表示本发明的第4实施方式涉及的半导体装置的制造方法的工序顺序的剖面结构图。
图17(a)～(c)是表示本发明的第4实施方式涉及的半导体装置的制造方法的工序顺序的剖面结构图。
图18是表示本发明的第5实施方式涉及的半导体装置(柱状型的电容元件)的主要部件的剖面结构图。
图19(a)～(c)是表示本发明的第5实施方式涉及的半导体装置的制造方法的工序顺序的剖面结构图。
图20(a)～(c)是表示本发明的第5实施方式涉及的半导体装置的制造方法的工序顺序的剖面结构图。
具体实施方式
(第1实施方式)
参照附图，讲述本发明的第1实施方式。
图1是本发明的第1实施方式涉及的半导体装置，断面形状呈凹状的所谓凹面型的电容元件的剖面结构。
如图1所示，例如，在由硅(Si)构成的半导体基板10上，具有开口径为400nm的凹部11a，形成厚度为400nm左右的以氧化硅为主成分的基底绝缘层11。在基底绝缘层11上，沿凹部11a的内壁依次形成由厚度约40nm的铂(Pt)构成的下部电极12、由厚度约60nm的铁电体——钽铌酸锶铋(SrBi2(TaXNb1-X)2O9)(以下简称“SBT”。分子式中，0≤x≤1)构成的电容绝缘膜13和厚度约40nm的由铂(Pt)构成的上部电极14。由这些下部电极12、电容绝缘膜13及上部电极14构成电容元件15。
作为第1实施方式的特点，是形成电容元件15的基底绝缘层11的凹部11a中的壁面的上端部及该凹部11a中的底面的拐角部，被弄成圆形。
并且，使凹部11a的开口角、即凹部11a的壁面与基底绝缘层11的表面形成的角(∠a)和凹部11a的壁面与半导体基板10的主面形成的角(∠b)，都成为钝角。
图2示出基底绝缘层11的开口角(∠a及∠b)与下部电极12及上部电极14的断线率的关系。正如图2所示，将凹部11a的开口角度分别设定成93°～110°后，与85°(锐角)时相比，各电极12、14的断线率变得格外的小。另外，从缩小电容元件15的投影面积的观点出发，开口角(∠a及∠b)最好为95°～100°。
图3示出将凹部11a的开口角(∠a及∠b)设定为95°时电极的覆盖范围(被覆率)与断线率的关系。此外，在本发明书中，所谓“覆盖范围(被覆率；cover range)”，是指例如在下部电极12中，位于凹部11a的内面上的最薄的部分的厚度，与位于基底绝缘层11之上的部分的厚度之比(百分率)。由图3可知：以其覆盖范围为60％以上的值形成电极后，该电极的断线率就能够急剧降低到制造上没有问题的程度。
此外，本申请的发明人还发现：如图4所示，即使提高覆盖范围，电极本身的厚度也存在下限值。由图4可知：将电极的厚度设定为10nm以上后，电极的断线率就能够急剧降低到制造上没有问题的程度。
这样，采用第1实施方式涉及的凹面型的电容元件15后，由于不仅使设置在基底绝缘层11上的凹部11a的开口角(∠a及∠b)成为锐角，而且还将凹部11a的底面的拐角部及壁面上端的角部都弄成圆形，所以该拐角部及角部中的下部电极12及上部电极14的覆盖范围得到提高。这样，在为了结晶化而对电容绝缘膜13进行热处理时，由于对下部电极12及上部电极14的由热收缩而产生的应力成为一样，所以构成各电极的构成原子的迁移得到抑制，其结果就能防止各电极产生的断线。
此外，在第1实施方式中，对基底绝缘层11的凹部11a，将其底面的拐角部及壁面上端的角部都弄成圆形，但也可以只将某一方弄成圆形。
另外，第1实施方式涉及的电容元件15，采用半导体基板10的主面和下部电极12电连接的结构，但并不限于这种结构，例如，在半导体基板10上形成可以访问(access)电容元件15的晶体管、并使电容元件15通过基底绝缘层11在晶体管的上方形成的叠式存储器单元中使用时，可以形成使晶体管的源极或漏极与电容元件15的下部电极12电导通的接点。
(第1制造方法)
下面，参阅附图，讲述如此结构的电容元件的第1制造方法。图5(a)～图5(c)及图6(a)～图6(c)，示出本发明的第1实施方式涉及的半导体装置的制造方法的工序顺序的剖面结构。在图5及图6中，对与图1所示的构成部件相同的构成部件赋予相同的符号。
首先，如图5(a)所示，采用化学性气相堆积(Chemical VaporDeposition：CVD)法，在半导体基板10上，堆积厚度约500nm的以氧化硅为主成分的基底绝缘层11。接着，采用图刻蚀术，在基底绝缘层11上形成具有开口径小于电容元件形成用凹部的开口图案的抗蚀剂掩模20，使用形成的抗蚀剂掩模20，对基底绝缘层11例如使用以三氟化甲基(CHF3)及氧(O2)为主成分的腐蚀气体进行各向异性的干腐蚀，从而在基底绝缘层11上形成第1阶段的凹部11b，在这里，第1阶段的凹部11b的底部，不到达半导体装置10，至关重要。
接着，如图5(b)所示，在残留着抗蚀剂掩模20的状态下，例如以氰氟酸缓冲液(HF和NH4F的混合液)作为蚀刻剂，对基底绝缘层11进行湿腐蚀，形成第2阶段的凹部11c。在这里，第2阶段的凹部11c的底部，也不到达半导体装置10。通过这种各向同性的湿腐蚀，第2阶段的凹部11c的壁面，被向外侧弄成凹状的圆形。
再接着，如图5(c)所示，通过打磨去掉抗蚀剂掩模20后，使用以CHF3及O2为主成分的腐蚀气体对基底绝缘层11的整个面进行干腐蚀。这样，可以将其壁面的上端部及底面的拐角部都弄成圆形，而且能够得到从底部露出半导体基板10的所需的凹部11a。
再接着，如图6(a)所示，采用溅射法或有机金属气相堆积(MetalOrganic Chemical Vapor Deposition：MOCVD)法，在基底绝缘层11之上包括凹部11a的内壁在内的整个面上，堆积由厚度约为40nm的铂(Pt)构成的下部电极12。
接着，如图6(b)所示，采用溅射法或MOCVD法，在下部电极12上，堆积由厚度约为60nm的SBT构成的电容绝缘膜13。然后，采用溅射法或MOCVD法，在电容绝缘膜13上，堆积由厚度约为40nm的铂(Pt)构成的上部电极14。
再接着，如图6(c)所示，采用图刻蚀术或干腐蚀法，将上部电极14、电容绝缘膜13及下部电极12布图成为所定的形状。布图时，对上部电极14及下部电极12可以使用含氯的气体，对电容绝缘膜13可以使用含氟或氯的气体(例如：CHF3、C4F8、CCl4)。最后，对布过图的电容绝缘膜13，进行为使构成该电容绝缘膜13的铁电体结晶化的在温度为650℃～800℃的氧化性气氛的热处理。
这样，采用第1制造方法后，可以使在基底绝缘层11上设置的凹部11a的开口角(∠a及∠b)成为锐角，还能将凹部11a的底面的拐角部及壁面的上端部的角部同时弄圆。这样，由于在下部电极12及上部电极14中的位于凹部11a的底面的拐角部的部分及位于上端的角部的部分的覆盖范围得到提高，所以在对电容绝缘膜13进行结晶化的热处理时，对下部电极12及上部电极14的由热收缩造成的应力成为均匀，能防止各电极12、14产生的断线。
(第2制造方法)
下面，对本发明的第1实施方式涉及的半导体装置的第2制造方法，参阅图7(a)及图7(b)，讲述基底绝缘层的凹部的其它形成方法。
首先，如图7(a)所示，采用CVD法，在半导体基板10上，堆积厚度约500nm的以氧化硅为主成分的基底绝缘层11。接着，采用图刻蚀术，在基底绝缘层11上形成具有开口径小于电容元件形成用凹部的开口图案的抗蚀剂掩模20，使用形成的抗蚀剂掩模20，对基底绝缘层11例如使用CHF3及O2为主成分的腐蚀气体进行各向异性的干腐蚀，从而在基底绝缘层11上形成第1阶段的凹部11b，这时，第1阶段的凹部11b的底部也不到达半导体装置10。
接着，如图7(b)所示，通过打磨去掉抗蚀剂掩模20后，再次使用以CHF3及O2为主成分的腐蚀气体对基底绝缘层11的整个面进行干腐蚀。这样，可以将其壁面的上端部弄成圆形，而且能够得到从底部露出半导体基板10的最终阶段的凹部11a。然后，和第1制造方法一样，形成下部电极12、电容绝缘膜13及上部电极14。
第1制造方法和第2制造方法的差异是：采用第1制造方法后，由于同时使用干腐蚀和湿腐蚀，所以能够减少对基底绝缘层11的干腐蚀量，提高形成凹部11a的生产能力。而采用第2制造方法后，由于使其壁面的上端部更加圆滑，所以也能使下部电极12及上部电极14中的凹部11a的覆盖范围切实达到60％以上。
(第2实施方式)
下面，参照附图，讲述本发明的第2实施方式。
图8是本发明的第2实施方式涉及的半导体装置，表示出柱状型的电容元件的剖面结构。
如图8所示，例如，在由硅构成的作为基底层的半导体基板30上，形成由铂构成的、直径约400nm高度约400nm的柱状(岛状)的下部电极31。在下部电极31上形成覆盖该下部电极31的由厚度约60nm的铁电体例如SBT构成的电容绝缘膜32和由厚度约40nm的铂构成的上部电极33。由这些下部电极31、电容绝缘膜32及上部电极33构成电容元件34。
作为第2实施方式的特点，是将构成电容元件34的下部电极31的上端部弄成圆形的同时，使下部电极31的下端部朝外侧成为凹状，与半导体基板30的主面圆滑地连接。进而，还使下部电极31的侧面与上面形成的角(∠a)和其侧面与半导体基板30的主面形成的角(∠b)，都成为钝角。
在第2实施方式中，也使岛状的下部电极31的锥角(∠a及∠b)设定成93°～130°，最好设定成95°～100°，这样，就能够使上部电极33的断线率变得格外的小。另外，最好将上部电极33的厚度设定为10nm以上。
这样，采用第2实施方式涉及的柱状型的电容元件34后，由于不仅使柱状的下部电极31的剖面形状成为锥状(钝角)，而且还将下部电极31的上端部弄成圆形，将侧面的下部(拐角部)朝外侧成为凹状，所以该上端部及拐角部中的上部电极33的覆盖范围得到提高。这样，在为了结晶化而对电容绝缘膜32进行热处理时，由于对上部电极33的由热收缩而产生的应力成为一样，所以构成上部电极33的构成原子的迁移得到抑制，结果就能防止上部电极33产生的断线。
此外，在第2实施方式中，对下部电极31，将其上端部弄成圆形，而且将侧面下部的拐角部朝外侧成为凹状，但也可以只对上端部及下部中的某一方进行加工。
另外，还可以不直接将电容元件34设置在半导体基板30上，而是在上半导体基板30形成的其它半导体层或绝缘层上形成。
例如，在半导体基板30上形成可存取电容元件34的晶体管、夹杂着绝缘层在晶体管的上方形成电容元件34的叠式存储器单元中使用时，可以形成使晶体管的源极或漏极与电容元件34的下部电极31电气性导通的接点。
(制造方法)
下面，参阅附图，讲述如此结构的电容元件的制造方法。图9(a)～图9(c)及图10(a)及图10(b)，示出本发明的第2实施方式涉及的半导体装置的制造方法的工序顺序的剖面结构。在图9及图10中，对与图8所示的构成部件相同的构成部件赋予相同的符号。
首先，采用溅射法或MOCVD法，在半导体基板30上，堆积由厚度约为40nm的铂构成的下部电极形成膜。然后，如图9(a)所示，采用图刻蚀术，在下部电极形成膜上形成具有下部电极形成图案的抗蚀剂掩模21，使用形成的抗蚀剂掩模21，对下部电极形成膜例如使用以氯(Cl2)及氩(Ar)为主成分的腐蚀气体进行各向异性的干腐蚀，从而从下部电极形成膜上形成柱状的下部电极31。这时，将下部电极形成膜腐蚀到留下的膜厚只约30nm～50nm的程度，使柱状的下部电极31的周围不露出半导体基板30。
接着，如图9(b)所示，通过打磨去掉抗蚀剂掩模21后，对柱状的下部电极31，例如，进行使用氩(Ar)的物理溅射。通过该使用氩气的物理溅射、腐蚀，被溅射的电极材料附着在下部电极31的侧面上，所以该下部电极31的侧面的下部形成凹状(圆形状)。与此同时，下部电极31的上端部的角部也成为圆溜溜的圆形状。
这样，通过采用使下部电极31的构成材料(铂)与腐蚀气体的反应生成物容易附着在该下部电极31的侧面上的腐蚀条件，从而使下部电极31的侧面与半导体基板30的主面形成的角度(∠b)成为钝角的锥形。
再接着，如图9(c)所示，采用溅射法或MOCVD法，在半导体基板30上，堆积由厚度约为60nm的铁电体例如SBT构成的电容绝缘膜32。
然后，如图10(a)所示，采用溅射法或MOCVD法，在电容绝缘膜32上，堆积由厚度约为40nm的铂(Pt)构成的上部电极33。
再接着，如图10(b)所示，采用图刻蚀术或干腐蚀法，将上部电极33、电容绝缘膜32及下部电极31布图成为所定的形状。布图时，对上部电极33及下部电极31可以使用含氯的气体，对电容绝缘膜32可以使用含氟或氯的气体(例如：CHF3、C4F8、CCl4)。最后，对布过图的电容绝缘膜32，进行为使构成该电容绝缘膜32的铁电体结晶化的在温度为650℃～800℃的氧化性气氛的热处理。
这样，采用第2制造方法后，不仅能够使柱状的下部电极31成为钝角的锥角，而且还能将下部电极31的上端部弄成圆形，将其下端部朝外侧成为凹状。这样，由于在上部电极33中的与下部电极31的上端部及下端部分别对应的部分的覆盖范围得到提高，所以在对电容绝缘膜32进行结晶化的热处理时，对上部电极33的由热收缩造成的应力成为均匀，能防止上部电极33产生的断线。
(第3实施方式)
下面，参照附图，讲述本发明的第3实施方式。
图11是本发明的第3实施方式涉及的半导体装置，表示出柱状型的电容元件的剖面结构。
如图11所示，例如，在由硅构成的半导体基板40上，形成厚度约500nm的以氧化硅为主成分的基底绝缘层41。在基底绝缘层41上，
形成由铂构成的、直径约400nm高度约400nm的柱状(岛状)的下部电极42。在下部电极42上形成覆盖该下部电极42的由厚度约60nm的铁电体例如SBT构成的电容绝缘膜43和由厚度约40nm的铂构成的上部电极44。由这些下部电极42、电容绝缘膜43及上部电极44构成电容元件45。
构成电容元件45的下部电极42，通过朝上下方向贯通基底绝缘层41的例如由钨(W)构成的触头46，与半导体基板40电气性连接。
作为第3实施方式的特点，是将构成电容元件45的下部电极42的上端部弄成圆形的同时，还使基底绝缘层41中的与下部电极42的的侧面连接的区域朝外侧成为凹状，下部电极42的侧面的下端部与基底绝缘层41的上面圆滑地连接。进而，还使下部电极31的侧面与上面形成的角(∠a)和其侧面与基底绝缘层41的上面形成的角(∠b)，都成为钝角。
在第3实施方式中，也使岛状的下部电极42的锥角(∠a及∠b)设定成93°～130°，最好设定成95°～100°，这样，就能够使上部电极44的断线率变得格外的小。另外，最好将上部电极44的厚度设定为10nm以上。
这样，采用第3实施方式涉及的柱状型的电容元件45后，由于不仅使柱状的下部电极42的剖面形状成为锥状(钝角)，而且还将下部电极42的上端部弄成圆形，使基底绝缘层41中的与下部电极42的侧面连接的区域(拐角部)朝外侧成为凹状，所以该上端部及拐角部中的上部电极44的覆盖范围得到提高。这样，在为了结晶化而对电容绝缘膜43进行热处理时，由于对上部电极44的由热收缩而产生的应力成为一样，所以构成上部电极44的构成原子的迁移得到抑制，结果就能防止上部电极44产生的断线。
此外，在第3实施方式中，对下部电极42，将其上端部弄成圆形，而且还使与下部电极42的侧面的下端部连接的拐角部朝外侧成为凹状，但也可以只对上端部及下端部中的某一方进行加工。
另外，在这里，将电容元件45在基底绝缘层41上形成，但还可以直接在半导体基板40上形成。
(制造方法)
下面，参阅附图，讲述如此结构的电容元件的制造方法。图12(a)～图12(c)及图13(a)～图13(c)，示出本发明的第3实施方式涉及的半导体装置的制造方法的工序顺序的剖面结构。在图12及图13中，对与图11所示的构成部件相同的构成部件赋予相同的符号。
首先，在半导体基板40上，采用CVD法，在半导体基板40上，堆积厚度约500nm的以氧化硅为主成分的基底绝缘层41。接着，采用图刻蚀术及干腐蚀法，在基底绝缘层41上有选择地开口，形成使半导体基板40露出的接触孔，然后，采用溅射法或CVD)法，在基底绝缘层41之上堆积由钨构成的金属膜，进而，采用化学性机械研磨(Chemical MechanicalPolish：CMP)法，进行漏出基底绝缘层41的平坦化加工，由堆积的金属膜形成触头46。接着，采用溅射法或MOCVD法，堆积由厚度约为40nm的铂构成的下部电极形成膜。然后，如图12(a)所示，采用图刻蚀术，在下部电极形成膜上形成具有下部电极形成图案的抗蚀剂掩模21，使用形成的抗蚀剂掩模21，对下部电极形成膜例如使用以氯(Cl2)及氩(Ar)为主成分的腐蚀气体进行各向异性的干腐蚀，从而从下部电极形成膜上形成柱状的下部电极42。这时，通过采用使下部电极42的构成材料(铂)与腐蚀气体的反应生成物容易附着在该下部电极42的侧面上的腐蚀条件，从而将下部电极42的侧面做成锥形状。
接着，如图12(b)所示，通过打磨去掉抗蚀剂掩模21后，对柱状的下部电极42，例如，通过使用氩(Ar)的物理溅射，将下部电极42的上端部弄圆。
再接着，如图12(c)所示，将下部电极42作为掩模，使用例如将氟代烃气体(CHF3或C4F8)和氧(O2)作为腐蚀气体，对基底绝缘层41进行干腐蚀，从而将基底绝缘层41中的与下部电极42的侧面连接的区域，加工成朝外侧成为凹状。在这里，为使基底绝缘层41的构成材料(氧化硅)与腐蚀气体的反应生成物容易附着在基底绝缘层41的侧面上，最好使基板温度成为室温左右的比较低的温度，并且使用含碳量高的腐蚀气体。具体地说，最好将半导体基板40的温度设定为10°～40℃，使用氟代烃气体和氧的混合比为95∶5～99∶1的腐蚀性气体。
接着，如图13(a)所示，采用溅射法或MOCVD法，在基底绝缘膜上，堆积覆盖下部电极42的由厚度约为60nm的SBT构成的电容绝缘膜43。
然后，如图13(b)所示，采用溅射法或MOCVD法，在电容绝缘膜43上，堆积由厚度约为40nm的铂(Pt)构成的上部电极44。
接着，如图13(c)所示，采用图刻蚀术或干腐蚀法，将上部电极44、电容绝缘膜43及下部电极42布图成为所定的形状。布图时，对上部电极44及下部电极42可以使用含氯的气体，对电容绝缘膜43可以使用含氟或氯的气体(例如：CHF3、C4F8、CCl4)。最后，对布过图的电容绝缘膜43，进行为使构成该电容绝缘膜43的铁电体结晶化的在温度为650℃～800℃的氧化性气氛的热处理。
这样，采用第3制造方法后，不仅能够使柱状的下部电极42成为钝角的锥角，而且还能将下部电极42的上端部弄成圆形，将与其下端部连接的基底绝缘层41弄成凹状。这样，由于在上部电极44中的位于下部电极42的上端部上的部分及位于与其下端部连接的基底绝缘层41上的部分的覆盖范围得到提高，所以在对电容绝缘膜43进行结晶化的热处理时，对上部电极44的由热收缩造成的应力成为均匀，能防止上部电极44产生的断线。
(第3实施方式的一种变形例)
图14示出本发明的第3实施方式的一种变形例。在图14中，对与图11所示的构成部件相同的构成部件赋予相同的符号，从而不再赘述。
如图14所示，本变形例在由铂构成的高度约400nm的柱状的第1下部电极42A和由SBT构成的电容绝缘膜43之间，形成由厚度约40nm的铂构成的第2下部电极42B。
在第3实施方式中，由于将构成电容元件45的基底层——基底绝缘层41中的第1下部电极42A的周边部挖下去，所以与没有挖的情况相比，增加了电容元件45的实质性的高度。
进而在本变形例中，由于超过挖下去的基底绝缘层41中的柱状的第1下部电极42A的下端部，在周围扩大地设置第2下部电极42B，所以与夹着该第2下部电极42B和电容绝缘膜43的上部电极44的相对面积得到进一步增大，因而能使电容元件45中的电容值进一步增大。
(第4实施方式)
下面，参照附图，讲述本发明的第4实施方式。
图15是本发明的第5实施方式涉及的半导体装置，表示出柱状型的电容元件的剖面结构。
如图15所示，例如，在由硅构成的基底层——半导体基板50上，
形成由铂构成的、直径约400nm高度约400nm的岛状的第1下部电极51，和在该第1下部电极51上的由厚度约100nm的绝缘性的氧化钛铝(TiAlO)构成的掩模52。在半导体基板50上，形成覆盖掩模52及第1下部电极5 1的由厚度约40nm的铂构成的第2下部电极53、由厚度约60nm的铁电体例如SBT构成的电容绝缘膜54和由厚度约40nm的铂构成的上部电极55。由第1下部电极51、掩模52、第2下部电极53、电容绝缘膜54及上部电极55构成电容元件56。
作为第4实施方式的特点，是将覆盖构成电容元件56的第1下部电极51的掩模52的上端部弄成圆形的同时，还使第1下部电极51的下端部朝外侧成为凹状，与半导体基板50的主面圆滑地连接。进而，还使掩模52的侧面与上面形成的角(∠a)和第1下部电极51的侧面与半导体基板50的主面形成的角(∠b)，都成为钝角。
在第4实施方式中，也使掩模52及第1下部电极51的锥角(∠a及∠b)设定成93°～130°，最好设定成95°～100°，这样，就能够使第2下部电极53及上部电极55的断线率变得格外的小。另外，最好将第2下部电极53及上部电极55的厚度都设定为10nm以上。
这样，采用第4实施方式涉及的柱状型的电容元件56后，由于不仅包含掩模52在内使柱状的第1下部电极51的剖面形状成为锥状(钝角)，而且还将覆盖第1下部电极51的上面的掩模52的上端部弄成圆形，使第1下部电极51的侧面的下部(拐角部)朝外侧成为凹状，所以该上端部及拐角部中的第2下部电极53及上部电极55的覆盖范围得到提高。这样，在为了结晶化而对电容绝缘膜54进行热处理时，由于对第2下部电极53及上部电极55的由热收缩而产生的应力成为一样，所以构成各电极53、55的构成原子的迁移得到抑制，结果就能防止各电极53、55产生的断线。
此外，在第4实施方式中，将掩模52的上端部弄成圆形，而且还对第1下部电极51，将其侧面的下部的拐角部朝外侧成为凹状，但也可以只对掩模52及第1下部电极51中的某一方进行加工。
另外，还可以不直接将电容元件56设置在半导体基板50上，而是在半导体基板50上形成的其它的半导体层或绝缘层上形成。
例如，在半导体基板50上形成可以存取电容元件56的晶体管、夹着绝缘层在晶体管的上方形成电容元件56的叠式存储单元之中使用时，可以形成使晶体管的源极或漏极与电容元件56电气性导通的接点。
(制造方法)
下面，参阅附图，讲述如此结构的电容元件的制造方法。图16(a)～图16(c)及图17(a)～图17(c)，示出本发明的第4实施方式涉及的半导体装置的制造方法的工序顺序的剖面结构。在图16及图17中，对与图15所示的构成部件相同的构成部件赋予相同的符号。
首先，如图16(a)所示，采用溅射法或MOCVD法，在半导体基板50上，堆积由厚度约为40nm的铂构成的第1下部电极形成膜51A。然后，采用溅射法，在第1下部电极形成膜51A上，堆积由厚度约为100nm的氧化钛铝构成的掩模形成膜。接着，采用图刻蚀术，在掩模形成膜上形成具有下部电极形成图案的抗蚀剂掩模22，使用形成的抗蚀剂掩模22，对掩模形成膜例如使用以氯(Cl2)、氩(Ar)及三氟化甲基(CHF3)为主成分的腐蚀气体进行各向异性的干腐蚀，从而从掩模形成膜上形成掩模52。
接着，如图16(b)所示，通过打磨去掉抗蚀剂掩模22后，使用形成的掩模52，对第1下部电极形成膜51A例如使用以氯(Cl2)、氩(Ar)及氧(O2)为主成分的腐蚀气体进行各向异性的干腐蚀，从而从第1下部电极形成膜51A上形成岛状的第1下部电极51。这时，将第1下部电极形成膜51A腐蚀到留下的膜厚只约30nm～50nm的程度，使柱状的下部电极31的周围不露出半导体基板50。
再接着，如图16(c)所示，对掩模52，例如进行使用氩气的物理溅射，使掩模52的上端部的角部成为圆形。与此同时，由于通过使用氩气的物理溅射、腐蚀后被溅射的电极材料附着在第1下部电极51的侧面上，所以该第1下部电极51的侧面的下部形成凹状(圆形状)。
然后，如图17(a)所示，采用溅射法或MOCVD法，在半导体基板50上，覆盖掩模52及第1下部电极51，堆积由厚度约为40nm的铂(Pt)构成的第1下部电极53。
接着，如图17(b)所示，采用溅射法或MOCVD法，在半导体基板60上，覆盖第2下部电极53，堆积由厚度约为60nm的SBT构成的电容绝缘膜54，接着采用溅射法或MOCVD法，在电容绝缘膜54上，堆积由厚度约为40nm的铂(Pt)构成的上部电极55。
再接着，如图17(c)所示，采用图刻蚀术或干腐蚀法，将上部电极55、电容绝缘膜54及第2下部电极53布图成为所定的形状。布图时，对上部电极55及第2下部电极53可以使用含氯的气体，对电容绝缘膜54可以使用含氟或氯的气体(例如：CHF3、C4F8、CCl4)。最后，对布过图的电容绝缘膜54，进行为使构成该电容绝缘膜54的铁电体结晶化的在温度为650℃～800℃的氧化性气氛的热处理。
这样，采用第4制造方法后，不仅能够包含掩模52在内使柱状的第1下部电极51成为钝角的锥角，而且还能将掩模52的上端部弄成圆形，使第1下部电极51的下端部成为凹状。这样，由于在第2下部电极53及上部电极55中的位于掩模52的上端部的部分及位于第1下部电极51的下端部上的部分的覆盖范围得到提高，所以在对电容绝缘膜54进行结晶化的热处理时，对第2下部电极53及上部电极55的由热收缩造成的应力成为均匀，能防止第2下部电极53及上部电极55产生的断线。
并且，在第4实施方式中，使用所谓“硬掩模”的掩模52形成第1下部电极51后，不去掉掩模52，在该掩模52上形成第2下部电极53、电容绝缘膜54及上部电极55。这样，即使减小由铂等贵金属构成的第1下部电极51的膜厚，也能利用在其上形成的掩模52的高度(厚度)，增大第2下部电极53及上部电极55的相对面积。因此，一方面可以使不易加工的电极材料的成膜量及腐蚀量都得到减少，另一方面还能充分确保电容元件56的电容值。
此外，在掩模52中，使用了绝缘性的氧化钛铝(TiAlO)，但并不限于此，还可以使用具有导电性的氮化钛铝(TiAlN)。进而，在掩模52中，作为绝缘性材料，还可以使用氧化硅(SiO2)、氮化硅(SiN)、氧化铝(Al2O3)、氧化钛(TiO)或氧化钽(TO2O5)；作为导电性材料，则可以使用钛(Ti)及钽(Ta)。
(第5实施方式)
下面，参照附图，讲述本发明的第5实施方式。
图18是本发明的第5实施方式涉及的半导体装置，表示出柱状型的电容元件的剖面结构。
如图18所示，例如，在由硅构成的半导体基板60上，形成厚度约500nm的以氧化硅为主成分的基底绝缘层61。在基底绝缘层61上，
形成由铂构成的、直径约400nm高度约400nm的岛状的第1下部电极62，和在该第1下部电极62上的由厚度约100nm的绝缘性的氧化钛铝(TiAlO)构成的掩模63。在基底绝缘层61上，形成覆盖掩模63及第1下部电极62的由厚度约40nm的铂构成的第2下部电极64和由厚度约60nm的铁电体例如SBT构成的电容绝缘膜65和由厚度约40nm的铂构成的上部电极66。由这些第1下部电极62、掩模63、第2下部电极64、电容绝缘膜65及上部电极66构成电容元件67。
构成电容元件67的第1下部电极62，通过朝上下方向贯通基底绝缘层61的例如由钨(W)构成的触头46，与半导体基板60电气性连接。
作为第5实施方式的特点，是将覆盖构成电容元件67的第1下部电极62的掩模63的上端部弄成圆形的同时，还使基底绝缘层61中的与第1下部电极62的侧面连接的区域朝外侧成为凹状，第1下部电极62的侧面的下端部与基底绝缘层61的上面圆滑地连接。进而，还使掩模63的侧面与上面形成的角(∠a)和第1下部电极62的侧面与基底绝缘层61的上面形成的角(∠b)，都成为钝角。
在第5实施方式中，也将掩模63及第1下部电极62的锥角(∠a及∠b)设定成93°～130°，最好设定成95°～100°，这样，就能够使第2下部电极64及上部电极66的断线率变得格外的小。另外，最好将第2下部电极64及上部电极66的厚度都设定为10nm以上。
这样，采用第5实施方式涉及的柱状型的电容元件67后，由于不仅包含掩模63在内使柱状的第1下部电极62的剖面形状成为锥状(钝角)，而且还将覆盖第1下部电极62的上面的掩模63的上端部弄成圆形，使第1下部电极62的侧面的下部(拐角部)朝外侧成为凹状，所以该上端部及拐角部中的第2下部电极64及上部电极66的覆盖范围得到提高。这样，在为了结晶化而对电容绝缘膜65进行热处理时，由于对第2下部电极64及上部电极66的由热收缩而产生的应力成为一样，所以构成各电极64、66的构成原子的迁移得到抑制，结果就能防止各电极64、66产生的断线。
此外，在第5实施方式中，将掩模63的上端部弄成圆形，而且还对第1下部电极62，将其侧面的下部的拐角部朝外侧成为凹状，但也可以只对掩模63及第1下部电极62中的某一方进行加工。
另外，在这里，将电容元件67在基底绝缘层61上形成，但还可以直接在半导体基板60上形成。
(制造方法)
下面，参阅附图，讲述如此结构的电容元件的制造方法。图19(a)～图19(c)及图20(a)～图20(c)，示出本发明的第5实施方式涉及的半导体装置的制造方法的工序顺序的剖面结构。在图19及图20中，对与图18所示的构成部件相同的构成部件赋予相同的符号。
首先，如图19(a)所示，采用CVD法，在半导体基板60上，堆积厚度约500nm的以氧化硅为主成分的基底绝缘层61。接着，采用图刻蚀术及干腐蚀法，在基底绝缘层61上有选择地开口，形成使半导体基板60露出的接触孔，然后，采用溅射法或CVD)法，在基底绝缘层61之上堆积由钨构成的金属膜，进而，采用CMP法，进行漏出基底绝缘层61的平坦化加工，由堆积的金属膜形成触头68。接着，采用溅射法或MOCVD法，在半导体基板60上，堆积由厚度约为40nm的铂构成的第1下部电极形成膜62A。然后，采用溅射法，在第1下部电极形成膜62A之上堆积由厚度约100nm的氧化钛铝构成的掩模形成膜。接着，采用图刻蚀术，在掩模形成膜上形成具有下部电极形成图案的抗蚀剂掩模22，使用形成的抗蚀剂掩模22，对掩模形成膜例如使用以氯(Cl2)、氩(Ar)及三氟化甲基(CHF3)为主成分的腐蚀气体进行各向异性的干腐蚀，从而从掩模形成膜上形成掩模63。
接着，如图19(b)所示，通过打磨去掉抗蚀剂掩模22后，使用形成的掩模63，对第1下部电极形成膜62A例如使用以氯(Cl2)、氩(Ar)及氧(O2)为主成分的腐蚀气体进行各向异性的干腐蚀，从而从第1下部电极形成膜62A上形成岛状的第1下部电极62。
再接着，如图19(c)所示，将掩模63及第1下部电极62作为掩模，使用例如将氟代烃气体(CHF3或C4F8)和氧(O2)作为腐蚀气体，对基底绝缘层61进行干腐蚀，从而将基底绝缘层61中的与第1下部电极62的侧面连接的区域，加工成朝外侧成为凹状。在这里，为使基底绝缘层61的构成材料(氧化硅)与腐蚀气体的反应生成物容易附着在基底绝缘层61的侧面上，最好使基板温度成为室温左右的比较低的温度，并且使用含碳量高的腐蚀气体。具体地说，最好将半导体基板60的温度设定为10°～40℃，使用氟代烃气体和氧的混合比为95∶5～99∶1的腐蚀性气体。
然后，如图20(a)所示，采用溅射法或MOCVD法，在基底绝缘层61上覆盖掩模63及第1下部电极62，堆积由厚度约为40nm的铂构成的第2下部电极形成膜62A。从而从第1下部电极形成膜62A上形成柱状的第1下部电极64。
接着，如图20(b)所示，采用溅射法或MOCVD法，在基底绝缘层61上覆盖第2下部电极64，堆积由厚度约为60nm的SBT构成的电容绝缘膜65，接着采用溅射法或MOCVD法，在电容绝缘膜65上，堆积由厚度约为40nm的铂(Pt)构成的上部电极66。
然后，如图20(c)所示，采用图刻蚀术及干腐蚀法，将上部电极66、电容绝缘膜65及第2下部电极64布图成为所定的形状。布图时，对上部电极66及第2下部电极64可以使用含氯的气体，对电容绝缘膜65可以使用含氟或氯的气体(例如：CHF3、C4F8、CCl4)。最后，对布过图的电容绝缘膜65，进行为使构成该电容绝缘膜65的铁电体结晶化的在温度为650℃～800℃的氧化性气氛的热处理。
这样，采用第5制造方法后，不仅能够包含掩模63在内，使柱状的第1下部电极51成为钝角的锥角，而且还能将掩模63的上端部弄成圆形，和与其下端部连接的基底绝缘层61成为凹状。这样，由于在第2下部电极64及上部电极66中的位于掩模63的上端部的部分及位于与其下端部连接的基底绝缘层61上的部分的覆盖范围得到提高，所以在对电容绝缘膜65进行结晶化的热处理时，对第2下部电极64及上部电极66的由热收缩造成的应力成为均匀，能防止第2下部电极64及上部电极66产生的断线。
并且，在第5实施方式中，使用所谓“硬掩模”的掩模63形成第1下部电极62后，不去掉掩模63，在该掩模63上形成第2下部电极64、电容绝缘膜65及上部电极66。这样，即使减小由铂等贵金属构成的第1下部电极62的膜厚，也能利用在其上形成的掩模63的高度(厚度)，增大第2下部电极64及上部电极66的相对面积。因此，一方面可以使不易加工的电极材料的成膜量及腐蚀量都得到减少，另一方面还能充分确保电容元件67的电容值。
再加上，由于将电容元件67的基底层——基底绝缘层61中的第1下部电极62A的周边部挖下去，所以与没有挖的情况相比，增加了电容元件67的实质性的高度，第2下部电极64和上部电极66的相对面积得到进一步增大，因而能使电容元件67中的电容值进一步增大。
此外，在掩模63中，使用了氧化钛铝(TiAlO)，但并不限于此，还可以使用具有导电性的氮化钛铝(TiAlN)。进而，在掩模63中，作为绝缘性材料，还可以使用氧化硅(SiO2)、氮化硅(SiN)、氧化铝(Al2O3)、氧化钛(TiO)或氧化钽(Ta2O5)；作为导电性材料，则可以使用钛(Ti)及钽(Ta)。
此外，在第1～第5的各实施方式中，在电容绝缘膜中使用了SBT，(＝SrBi2(TaXNb1-X)2O9)。但并不限于此，还可以使用锆酸钛酸铅(Pb(ZrXTi1-X)O3)、钛酸钡锶((BaXSr1-X)TiO3)、钛酸铋镧((BiXLa1-X)4Ti3O12)(分子式中，x都是：0≤x≤1)等铁电体，或五氧化钽(Ta2O5)等高电介体。
另外，在构成各电容元件的上部电极及下部电极中，使用了铂(Pt)。但并不限于此，还可以使用钌(Ru)、氧化钌(RuOy)、铱(Ir)、氧化铱(IrOy)、钛铝(TiAl)、氮化钛铝(TiAlN)、钽(Ta)及氮化钽(TaN)。
本发明涉及的半导体装置，提高了构成电容元件的电极形成时的覆盖范围，即使进行对电容绝缘膜的热处理时，也具有防止该电极断线的效果，作为具有在电容绝缘膜中具有铁电体或高电介体的电容元件的半导体装置，大有用处。

Claims (20)

1、一种半导体装置，其特征在于，包括：具有绝缘性，表面形成凹部的基底层；
在所述基底层上，沿着所述凹部的内壁形成的下部电极；
在所述下部电极上形成，由用热处理结晶化的铁电体或高电介体构成的电容绝缘膜；以及
在所述电容绝缘膜上形成的上部电极，
所述下部电极及上部电极，由在所述电容绝缘膜的热处理时产生收缩应力的材料构成，
所述基底层的所述凹部中的壁面的上端部及所述凹部中的底面的拐角部被弄圆。
2、如权利要求1所述的半导体装置，其特征在于：所述凹部的壁面，与所述凹部的底面及所述基底层的表面相对的角度，分别为93°～130°。
3、如权利要求2所述的半导体装置，其特征在于：所述下部电极及上部电极，其位于所述凹部的内壁之上的最薄的部分的厚度与位于所述基底层之上的部分的厚度之比值，在0.6以上。
4、一种半导体装置，其特征在于，包括：在基底层上形成的岛状的下部电极；
在所述基底层上形成的覆盖所述下部电极、由用热处理结晶化的铁电体或高电介体构成的电容绝缘膜；以及
在所述电容绝缘膜上形成的上部电极，
所述上部电极，由在所述电容绝缘膜的热处理时产生收缩应力的材料构成；所述下部电极中的上端部被弄圆，而且所述下部电极中的下端部朝外侧成为凹状。
5、一种半导体装置，其特征在于，包括：在基底层上形成的岛状的下部电极；
在所述基底层上形成的覆盖着下部电极、由用热处理结晶化的铁电体或高电介体构成的电容绝缘膜；以及
在所述电容绝缘膜上形成的上部电极，
所述上部电极，由在所述电容绝缘膜的热处理时产生收缩应力的材料构成；
所述下部电极中的上端部被弄圆，而且与所述基底层中的所述下部电极的侧面连接的区域朝外侧成为凹状。
6、如权利要求4或5所述的半导体装置，其特征在于：所述下部电极的侧面，与所述基底层的表面相对的角度为93°～130°。
7、如权利要求6所述的半导体装置，其特征在于：所述上部电极，其位于所述下部电极的上面及侧面之上的最薄的部分的厚度与位于所述基底层之上的部分的厚度之比值，在0.6以上。
8、如权利要求1～5中任一项所述的半导体装置，其特征在于：所述上部电极及所述下部电极，最薄的部分的厚度是10nm以上。
9、一种半导体装置，其特征在于，包括：在基底层上形成的岛状的第1下部电极；
覆盖所述第1下部电极的上面的掩模；
在所述基底层上形成的覆盖着所述掩模及所述第1下部电极的第2下部电极；
在所述第2下部电极上形成的、由用热处理结晶化的铁电体或高电介体构成的电容绝缘膜；以及
在所述电容绝缘膜上形成的上部电极，
所述第2下部电极及上部电极，由在所述电容绝缘膜的热处理时产生收缩应力的材料构成；
所述掩模的上端部被弄圆。
10、如权利要求9所述的半导体装置，其特征在于：所述第1下部电极的侧面，与所述基底层的表面相对的角度是钝角。
11、如权利要求9或10所述的半导体装置，其特征在于：所述第1下部电极中的下端部的周缘部朝外侧成为凹状。
12、如权利要求9或10所述的半导体装置，其特征在于：与所述基底层中的所述第1下部电极的侧面连接的区域，朝外侧形成为凹状。
13、如权利要求9或10所述的半导体装置，其特征在于：所述第1下部电极的侧面，与所述基底层的表面相对的角度为93°～130°
14、如权利要求13所述的半导体装置，其特征在于：所述第2下部电极及上部电极，其位于所述掩模的上面及所述第1下部电极的侧面之上的最薄的部分的厚度、与位于所述基底层之上的部分的厚度之比值，在0.6以上。
15、如权利要求9或10所述的半导体装置，其特征在于：所述上部电极及所述下部电极，最薄的部分的厚度是10nm以上。
16、如权利要求9所述的半导体装置，其特征在于：所述掩模，由氧化硅、氮化硅、氧化铝、钛、氧化钛、钽、氧化钽、氧化钛铝或氮化钛铝构成。
17、如权利要求1～5、9、10或16中任一项所述的半导体装置，其特征在于：所述电容绝缘膜，从由Pb(ZrxTi1-x)O3、(BaxSr1-x)TiO3、SrBi2(TaxNb1-x)2O9、(BixLa1-x)4Ti3O12、以及Ta2O5组成的物质组中选择的至少1种材料构成，分子式中x满足：0≤x≤1。
18、如权利要求1～5中任一项所述的半导体装置，其特征在于：所述上部电极及下部电极，从由铂、钌、氧化钌，铱、氧化铱、钛铝、氮化钛铝、钛、氮化钛、钽及氮化钽组成的物质组中选择的至少1种材料构成。
19、如权利要求9或10所述的半导体装置，其特征在于：所述上部电极及第2下部电极，从由铂、钌、氧化钌，铱、氧化铱、钛铝、氮化钛铝、钛、氮化钛、钽及氮化钽组成的物质组中选择的至少1种材料构成
20、如权利要求1～5、9、10或16中任一项所述的半导体装置，其特征在于：所述电容绝缘膜通过650℃～800℃的氧化性气氛的热处理进行结晶化。
CNB200410074831XA 2003-08-28 2004-08-30 半导体装置 Expired - Fee Related CN100555638C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003303964A JP3913203B2 (ja) 2003-08-28 2003-08-28 半導体装置
JP2003303964 2003-08-28

Publications (2)

Publication Number Publication Date
CN1591876A true CN1591876A (zh) 2005-03-09
CN100555638C CN100555638C (zh) 2009-10-28

Family

ID=34225076

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200410074831XA Expired - Fee Related CN100555638C (zh) 2003-08-28 2004-08-30 半导体装置

Country Status (3)

Country Link
US (1) US7221013B2 (zh)
JP (1) JP3913203B2 (zh)
CN (1) CN100555638C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102402323A (zh) * 2010-09-14 2012-04-04 三星移动显示器株式会社 具有集成的触摸屏面板的平板显示器
CN107438901A (zh) * 2015-04-02 2017-12-05 微软技术许可有限责任公司 将半导体芯片弯曲在具有径向变化曲率的模具中
CN111952288A (zh) * 2020-08-25 2020-11-17 无锡拍字节科技有限公司 铁电存储器及其制造方法
US11380688B2 (en) 2017-01-27 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Capacitor, semiconductor device, and manufacturing method of semiconductor device

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000188383A (ja) * 1998-10-14 2000-07-04 Fujitsu Ltd 半導体装置およびその製造方法、半導体集積回路およびその製造方法
KR100680504B1 (ko) * 2004-06-30 2007-02-08 동부일렉트로닉스 주식회사 반도체 소자의 캐패시터의 제조방법
DE102005002904A1 (de) * 2005-01-21 2006-07-27 Abb Patent Gmbh Elektrode in einem Messrohr eines magnetisch-induktiven Durchflussmessers
KR100611782B1 (ko) * 2005-06-30 2006-08-10 주식회사 하이닉스반도체 단결정의 탄탈륨산화막을 구비한 캐패시터 및 그의 제조방법
KR20100067966A (ko) * 2008-12-12 2010-06-22 주식회사 동부하이텍 반도체 소자 및 그 제조 방법
JP2010147414A (ja) * 2008-12-22 2010-07-01 Toshiba Corp 半導体装置およびその製造方法
WO2010134176A1 (ja) * 2009-05-20 2010-11-25 株式会社 東芝 凹凸パターン形成方法
JP6243290B2 (ja) * 2014-05-01 2017-12-06 東京エレクトロン株式会社 成膜方法及び成膜装置
JP6679890B2 (ja) * 2015-11-04 2020-04-15 セイコーエプソン株式会社 物理量センサー、電子機器および移動体
WO2018008609A1 (ja) * 2016-07-06 2018-01-11 国立研究開発法人産業技術総合研究所 半導体記憶素子その他の素子およびその製造方法
JP7248966B2 (ja) * 2016-07-06 2023-03-30 国立研究開発法人産業技術総合研究所 半導体記憶素子、電気配線、光配線、強誘電体ゲートトランジスタ及び電子回路の製造方法並びにメモリセルアレイ及びその製造方法
US10522524B2 (en) * 2017-06-30 2019-12-31 Lg Display Co., Ltd. Display device and method for fabricating the same
US10497436B2 (en) 2017-11-27 2019-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and fabrication thereof
US20210242127A1 (en) * 2020-01-31 2021-08-05 Qualcomm Incorporated Back-end-of-line (beol) sidewall metal-insulator-metal (mim) capacitor

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05243487A (ja) * 1992-03-02 1993-09-21 Nec Corp 集積回路
US5605864A (en) * 1994-08-02 1997-02-25 Micron Technology, Inc. Method for forming a semiconductor buried contact with a removable spacer
US6207524B1 (en) * 1998-09-29 2001-03-27 Siemens Aktiengesellschaft Memory cell with a stacked capacitor
JP4223189B2 (ja) 2000-12-26 2009-02-12 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9323400B2 (en) 2010-09-14 2016-04-26 Samsung Display Co., Ltd. Flat panel display with integrated touch screen panel
CN102402323B (zh) * 2010-09-14 2017-04-26 三星显示有限公司 具有集成的触摸屏面板的平板显示器
US10013088B2 (en) 2010-09-14 2018-07-03 Samsung Display Co., Ltd. Flat panel display with integrated touch screen panel
US10474270B2 (en) 2010-09-14 2019-11-12 Samsung Display Co., Ltd. Flat panel display with integrated touch screen panel
CN102402323A (zh) * 2010-09-14 2012-04-04 三星移动显示器株式会社 具有集成的触摸屏面板的平板显示器
US10895926B2 (en) 2010-09-14 2021-01-19 Samsung Display Co., Ltd. Flat panel display with integrated touch screen panel
US11809663B2 (en) 2010-09-14 2023-11-07 Samsung Display Co., Ltd. Flat panel display with integrated touch screen panel
CN107438901A (zh) * 2015-04-02 2017-12-05 微软技术许可有限责任公司 将半导体芯片弯曲在具有径向变化曲率的模具中
CN107438901B (zh) * 2015-04-02 2020-12-11 微软技术许可有限责任公司 弯曲光子传感器芯片的方法
US11729965B2 (en) 2017-01-27 2023-08-15 Semiconductor Energy Laboratory Co., Ltd. Capacitor, semiconductor device, and manufacturing method of semiconductor device
US11380688B2 (en) 2017-01-27 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Capacitor, semiconductor device, and manufacturing method of semiconductor device
CN111952288A (zh) * 2020-08-25 2020-11-17 无锡拍字节科技有限公司 铁电存储器及其制造方法
CN111952288B (zh) * 2020-08-25 2022-07-26 无锡拍字节科技有限公司 铁电存储器及其制造方法
WO2022042253A1 (zh) * 2020-08-25 2022-03-03 无锡拍字节科技有限公司 铁电存储器及其制造方法

Also Published As

Publication number Publication date
JP2005072520A (ja) 2005-03-17
JP3913203B2 (ja) 2007-05-09
US7221013B2 (en) 2007-05-22
US20050051829A1 (en) 2005-03-10
CN100555638C (zh) 2009-10-28

Similar Documents

Publication Publication Date Title
CN1591876A (zh) 半导体装置
CN1173406C (zh) 具有电容器保护层的半导体存储器件及其制备方法
CN1290194C (zh) 电容元件、半导体存储器及其制备方法
CN1228850C (zh) 半导体装置及其制造方法
CN1499633A (zh) 半导体器件及其制造方法
CN1294655C (zh) 半导体器件及其制造方法
CN1905194A (zh) 半导体器件及其制造方法
CN1674287A (zh) 铁电体存储器元件及其制造方法
CN1165925C (zh) 薄膜电容器及其制造方法
CN1173403C (zh) 半导体装置及其制造方法
CN1925160A (zh) 铁电存储器件及其制造方法和半导体器件的制造方法
KR20120051820A (ko) 커패시터, 그 형성 방법, 이를 포함하는 반도체 소자 및 그 제조 방법
CN1695248A (zh) 半导体器件的制造方法
CN1231973C (zh) 薄膜电容器及其制造方法
CN1684260A (zh) 金属薄膜及其制造方法、电介质电容器及其制造方法及半导体装置
CN101047183A (zh) 半导体器件及其制造方法
CN1319254A (zh) 强电介质存储元件及其制造方法
CN100343976C (zh) 铁电随机存取存储器的制作方法
JP2008091899A (ja) 半導体素子のキャパシタ形成方法
CN1089947C (zh) 带电容的半导体器件的制造方法
CN1469477A (zh) 容量元件及其制造方法
CN1744320A (zh) 半导体器件及其制造方法
CN1158007A (zh) 半导体集成电路器件及其制造方法
CN1674286A (zh) 铁电存储器元件及其制造方法
CN1215917A (zh) 半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091028

Termination date: 20130830