KR20030002863A - 코어를 가진 플러그 구조 상의 강유전체 메모리소자 및 그제조방법 - Google Patents
코어를 가진 플러그 구조 상의 강유전체 메모리소자 및 그제조방법 Download PDFInfo
- Publication number
- KR20030002863A KR20030002863A KR1020010038688A KR20010038688A KR20030002863A KR 20030002863 A KR20030002863 A KR 20030002863A KR 1020010038688 A KR1020010038688 A KR 1020010038688A KR 20010038688 A KR20010038688 A KR 20010038688A KR 20030002863 A KR20030002863 A KR 20030002863A
- Authority
- KR
- South Korea
- Prior art keywords
- memory device
- ferroelectric memory
- heat treatment
- plug
- ferroelectric
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 59
- 230000004888 barrier function Effects 0.000 claims abstract description 33
- 239000010410 layer Substances 0.000 claims abstract description 31
- 239000004065 semiconductor Substances 0.000 claims abstract description 26
- 238000009792 diffusion process Methods 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 17
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 13
- 239000011229 interlayer Substances 0.000 claims abstract description 12
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 11
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 11
- 238000011049 filling Methods 0.000 claims abstract description 6
- 229910052741 iridium Inorganic materials 0.000 claims abstract description 6
- 229910052707 ruthenium Inorganic materials 0.000 claims abstract description 6
- 230000003064 anti-oxidating effect Effects 0.000 claims abstract 3
- 238000010438 heat treatment Methods 0.000 claims description 45
- 238000000151 deposition Methods 0.000 claims description 25
- 230000008021 deposition Effects 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 15
- 229910052760 oxygen Inorganic materials 0.000 claims description 13
- 239000003990 capacitor Substances 0.000 claims description 12
- 229910052718 tin Inorganic materials 0.000 claims description 11
- 230000003078 antioxidant effect Effects 0.000 claims description 9
- 239000003963 antioxidant agent Substances 0.000 claims description 8
- 229910004200 TaSiN Inorganic materials 0.000 claims description 4
- 229910010037 TiAlN Inorganic materials 0.000 claims description 4
- 229910004166 TaN Inorganic materials 0.000 claims description 3
- 229910008482 TiSiN Inorganic materials 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 claims description 3
- 229910019001 CoSi Inorganic materials 0.000 claims description 2
- 229910005881 NiSi 2 Inorganic materials 0.000 claims description 2
- 229910008484 TiSi Inorganic materials 0.000 claims description 2
- 238000009832 plasma treatment Methods 0.000 claims description 2
- 238000007669 thermal treatment Methods 0.000 claims 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 8
- 229920005591 polysilicon Polymers 0.000 abstract description 8
- 239000010408 film Substances 0.000 description 26
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 9
- 239000001301 oxygen Substances 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 238000005240 physical vapour deposition Methods 0.000 description 8
- 238000000231 atomic layer deposition Methods 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical group [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 239000007769 metal material Substances 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000004070 electrodeposition Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7687—Thin films associated with contacts of capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
폴리실리콘 플러그 구조를 가지는 강유전체 메모리 소자가 개시되어 있는 바, 본 발명은 플러그 구조를 폴리실리콘이 아닌 Ir 또는 Ru의 코어를 가진 새로운 플러그 구조를 제시함으로써, 하부전극과 폴리실리콘 플러그 계면이 후속 강유전체의 결정화에 필요한 고온의 산소 분위기에서 산화하여 접촉저항이 증가하는 기존의 폴리실리콘 플러그 구조의 단점을 극복하여 소자의 신뢰성을 가져오고, 아울러 고속동작을 실현할 수 있다.
Description
본 발명은 FeRAM(Ferroelectric RAM) 소자의 고집적 메모리 장치에 관한 것으로 특히 플러그와 하부전극간에 확산에 의한 산화를 방지하기 위한 메모리 장치 및 그 제조방법에 관한 것이다.
FeRAM은 강유전체(Ferroelectric Material)의 분극반전과 히스테리시스 (Hysteresis) 특성을 이용한 비휘발성(Nonvolatile) 기억소자의 일종으로서 전원이 끊어진 상태에서도 저장 정보를 기억하는 장점이 있을 뿐만 아니라 DRAM과 같은 고속, 대용량, 저전력을 가질 수 있는 이상적인 메모리이다. FeRAM 소자의 유전물질로는 SrBi2Ta2O9(이하 SBT), (SrxBi2-y(TaiNbj)2O9-Z)(이하 SBTN), Pb(ZrxTi1-X)O3(이하 PZT), SrTiO3(이하 ST), Bi4-xLaxTi3O12(이하 BLT)박막이 주로 사용된다. 이때, 강유전체막을 사용하는 커패시터의 하부전극은 주로 백금족 원소 또는 그 산화물이 사용된다.
고밀도 FeRAM소자를 구현하기 위하여 확보해야할 중요 기술로는 강유전체 재료에 있어서는 기존의 실리콘 공정과의 정합성이라는 관점에서 결정화 온도는 낮은 것이 좋으며, 플러그(plug) 공정에 있어서는 플러그와 하부 전극 사이의 접촉저항방지 기술이다.
현재 강유전체의 결정화 온도의 저온화에 대해서는 많은 진전이 있지만, 플러그(plug)공정에 있어서 플러그와 하부전극의 접촉저항 증가 방지 기술은 답보상태이다. 플러그와 하부전극의 접촉 저항 증가의 이유는 폴리실리콘 플러그(polysilicon plug)를 사용하는 고밀도 FeRAM 소자에서 강유전체가 산소분위기에서 고온의 열처리가 필요한 것에 기인한다. 즉 강유전체 박막의 결정화를 위한 후속 산소 분위기의 열공정에서 산소가 폴리실리콘과 커패시터 하부전극사이의 계면으로 확산하여 폴리실리콘을 산화함으로써 접촉저항을 증가시킨다.
또한 일반적으로 하부전극으로 Pt를 사용하는데 고온 열처리시 Pt가 Si와 반응하여 PtxSiy로 실리사이드화하여 접촉저항을 증가시킨다.
이를 해결하기 위해서 종래에는 도 5에서처럼 하부전극과 폴리실리콘막 사이에는 산소 확산을 방지하기 위한 배리어막(barrier layer,150)를 사용하였다. 상기 반도체 장치는 고도핑영역(140)을 갖는 반도체기판(145) 상에 층간증착막(110)을 증착한 후, 고도핑영역(140)과 연결되는 콘택홀을 형성한다. 콘택홀은 도전막으로 채워 플러그(100)를 형성한다. 플러그(100)를 포함한 상기 결과물 위에는 예를 들어 TiN, TaN 등으로 이루어진 배리어막(150)이 증착된다. 배리어막(150)은 하부전극(125)을 플러그(100)와 분리한다. 그 후 하부전극(125), 강유전체막(130), 상부전극(135)를 증착하고 패턴닝(patterning)하여 커패시터를 완성한다. 하지만 TiN/Ti 등과 같은 배리어막은 적절하지 않은데 이는 500℃ 근방에서 확산방지막의성질을 잃어버리기 때문이다. 비록 확산을 방지하기 위해서 3원계 산화 배리어메탈(barrier metal,TiAlN, TaSiN 등)이 많이 연구되어 있지만 600℃ 이상에서 배리어막(150)이 산화되거나 장벽막구조가 파괴되는 문제가 있었다. 또한 상기 구조는 하부전극(125)과 배리어막(150)의 측면이 노출되기 때문에 강유전체 증착시 상기 배리어막(150)이 산화되어 부도체가 되는 문제점이 있다
따라서 최근에는 구조적으로 플러그 산화를 방지하고자 하는 연구가 활발히 진행되고 있다. 즉, 산화를 막으려는 현재의 연구는 방지막 연구로부터 산소의 움직임을 차단하거나 산소의 통과거리를 증가시키는 방향으로 연구가 옮겨가고 있다. 기존에 알려진 가장 안정적인 플러그 구조로는 도 6과같이 베리어막(150)을 리세스(recess)시키는 구조이다. 도 6에서의 도면부호는 도 5와 동일하다. 그러나 이러한 공정은 기존의 다른 공정에 비하여 내산화성이 유리한 것으로 나타나고 있지만 아직은 불안한 상황이다. 예컨데 Pt를 하부전극(125)으로 사용하고, 배리어막(150)으로 TiN을 사용하는 경우 (Pt/TiN-reces구조) 약 500℃ 열공정을 견디기 힘든 문제점이 있었다. 또한 공정도 복잡하여 비용이 증가하는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 강유전체의 고온 산화 열처리가 가능한 코어(core)를 가진 플러그(예컨데 Ir-cored TiN plug)구조와 상기 플러그에 연결되는 커패시터 형성방법을 제공하는데 목적이있다.
도 1 내지 도4는 본 발명에 의한 반도체 장치의 강유전체 커패시터 제조방법을 설명하기 위한 단면도들이다.
도 5는 종래기술의 일예에 의한 반도체 장치의 강유전체 커패시터를 설명하기 위한 단면도이다.
도 6은 종래기술의 다른 예에 의한 반도체 장치의 강유전체 커패시터를 설명하기 위한 단면도이다.
*도면의 주요 부분에 대한 부호의 설명
100 : 플러그(plug) 105 : 실리사이드층
110 : 층간절연막(ILD) 115 : 확산방지막
120 : 산화방지막 125 : 하부전극
130 : 강유전체막 135 : 상부전극
140 : 고도핑영역 145 : 반도체기판
상기 목적을 달성하기 위한 본 발명의 강유전체 메모리 소자는, 반도체 기판상에 형성되며, 상기 반도체 기판의 일부영역을 노출시키는 콘택홀이 오픈된 층간절연막, 상기 콘택홀 내의 노출된 상기 반도체 기판상에 형성된 실리사이드층, 상기 콘택홀 내부에 확산방지막과 산화방지막으로 메워짐으로 형성된 플러그, 상기 플러그와 연결되어 형성된 커패시터의 하부전극, 상기 하부전극 상에 형성된 강유전체막, 및 상기 강유전체막 상에 형성된 상부전극을 포함하여 이루어지는 것을 특징으로 하는 반도체 장치의 강유전체 메모리 소자를 포함하여 이루어짐을 특징으로 한다.
또한 본 발명의 강유전체 메모리 소자 제조 방법은, 모스트랜지스터를 포함하는 하부구조 상에 층간절연막을 형성하는 단계, 상기 층간절연막을 선택적으로 식각하여 커패시터 콘택홀을 형성하는 단계, 상기 콘택홀 하단의 기판상에 실리사이드층을 형성하는 단계, 상기 콘택홀 내부를 확산방지막과 산화방지막으로 메워서 플러그를 형성한 후 평탄화하는 단계, 상기 플러그와 연결되는 하부전극과, 강유전체막, 상부전극으로 이루어지는 커패시터를 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
본 발명에 따른 반도체 장치에서는 기존의 폴리실리콘 플러그 구조와는 다른 독특한 구조로서, 플러그가 확산방지막과 산화방지막로 메워짐으로 형성되어 후속열처리시에 산화되는 문제점을 구조적으로 해결하고자 한 것이다. 확산방지막으로는 TiN, TiAlN, TiSiN, TaN, TaSiN 등을 사용하며, 산화방지막으로는 Ir, Ru 등을 사용한다.
상술한 목적, 특징들 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.
먼저, 도 1에 도시한 바와 같이 고도핑영역(140)을 갖는 반도체기판(145)에 층간절연막(110)을 증착 후에 플러그 형성부위인 콘택홀을 개방한다. 도 1에는 모스트랜지스터의 하부구조는 도시되어 있지는 않다. 그 다음 반도체 기판 플러그에 Ti, Co 및 Ni로 구성된 금속물질 중에서 하나를 증착하며, 증착방법으로는 바닥(bottom) 증착 특성이 우수한 이온화된 금속 플라즈마 물리기상증착(이하 IMP-PVD; Ionized Metal Plasma Physical Vapor Deposition), 콜리미네이티드 물리기상증착(이하 colli-PVD; Colliminated PVD), 화학기상증착(이하 CVD; Chemical Vapor Deposition), 원자막증착(이하 ALD; Atomic Layer Deposion) 공정 등을 이용한다. 증착 후 급속열처리(RTP, Rapid Thermal Annealing) 방법 또는 로(furnace)를 이용한 열처리를 실시한다. 상기 열처리에 의하여 층간절연막(110) 상에 있는 금속물질 중에 하나는 실리사이드 반응을 일으키지 않으나, 기판 상에 있는 금속물질 중에 하나는 기판과 실리사이드화 하여 TiSi2,CoSi2,NiSi2중에서 하나인 실리사이드층(105)을 형성한다. 상기 열처리가 완료된 반도체 기판에 황산(H2SO4)과 과수(H2O2) 혼합용액으로 세정 공정을 진행함으로써 층간절연막상에 실리사이드화 반응을 일으키지 않았던 금속물질을 제거한다. 실리사이드층(105)을 형성시킨 후에는 그 위에 확산방지막(115)을 증착하는데, 확산방지막(115)이 플러그 내부를 전부 채우는 것이 아니라 플러그 내부는 비어 있게 하는 것이 중요하다. 확산방지막(115)으로는 TiN, TiAlN, TiSiN, TaN, TaSiN 등을 사용하며, 두께는 50Å 내지 1000Å로한다. 상기 확산방지막(115) 증착 방법은 CVD, ALD, IMP-PVD, colli-PVD 증착법을 이용한다. 확산방지막 증착 후에는 확산방지막 특성을 향상시킬 목적으로 O2플라즈마 처리를 행한다.
이 위에 산소 방지 특성이 매우 우수한 것으로 알려진 Ir, Ru 등의 산화방지막(120)을 증착하여 플러그 내부의 빈 공간을 완벽하게 채운다. Ir, Ru 증착방법은 스텝커버리지(step coverage) 특성이 우수한 CVD(Chemical Vapor Deposition), ALD(Atomic Layer Deposition), ECD(Electro-Chemical Deposion) 법 등을 적용하며 두께는 50Å 내지 5000Å로 한다. 상기 산화방지막(120) 증착 후에는 산화방지 특성 안정화를 위하여 급속열처리(RTP)방법, 로(furnace)를 이용한 열처리, 플라즈마(plasma)를 이용한 열처리 중의 하나를 행한다. 급속열처리(RTP)방법, 로(furnace)를 이용한 열처리는 O2, O3, N2, Ar 등의 분위기에서 행하며, 온도는 400℃ 내지 800℃로 한다. 열처리 시간은 급속열처리(RTP)방법을 이용하는 경우에는 1초 내지 10분으로하며, 로(furnace)를 이용한 열처리는 10분 내지 5시간으로한다.
한편 플라즈마(plasma)를 이용한 열처리는 O2, O3, N2, N2O, NH3플라즈마를 적용한다. 이러한 공정을 진행하면 도 1과 같은 구조를 제작할 수 있다.
도 2은 플러그(100)를 형성한 후의 단면도이다.
산화방지막/확산방지막(예컨데 Ir/TiN)층을 화학적기계연마(CMP;Chemical Mechanical Polishing Process), 에치백(etch-back) 공정 등을 이용하여 플러그 지역 이외의 부분을 제거하여 평탄화 하여 산화방지막 패턴(120a), 확산방지막 패턴(115a)을 형성한다. 즉,이 공정까지 완성하면 코어를 가진 플러그(예컨데 Ir-cored TiN plug)구조가 제작된다. 이러한 구조를 제작하는 것이 본 발명의 가장 큰 특징이다.
도 3은 하부전극(125)을 증착한 후에 리소그라피/식각 공정을 사용하여 패턴닝(patterning)한 후의 단면도이다. 하부전극(125)으로는 IrOx, RuOx등이 사용되며, 증착방법으로 PVD, CVD, ALD 법등을 사용하여 두께는 1000Å 내지 10000Å로 한다. 하부전극 증착 후에는 열처리를 행하는데, 열처리 방법에는 급속열처리(RTP)방법, 로(furnace)를 이용한 열처리, 플라즈마(plasma)를 이용한 열처리 중의 하나를 행한다. 급속열처리(RTP)방법, 로(furnace)를 이용한 열처리는 O2, O3, N2, Ar 등의 분위기에서 행하며, 온도는 400℃ 내지 800℃로 한다. 열처리시간은 급속열처리(RTP)방법을 이용하는 경우에는 1초 내지 10분으로하며, 로(furnace)를 이용한 열처리는 10분 내지 5시간으로 한다.
한편 플라즈마(plasma)를 이용한 열처리는 O2, O3, N2, N2O, NH3플라즈마를 적용한다.
도 4는 상기 하부전극(125) 위에 강유전체막(130)과 상부전극(135)을 차례로 증착한 후에 리소그라피/식각 공정을 사용하여 패턴닝(patterning)한 후의 단면도이다. 강유전체막(130)으로는 SBT, SBTN, PZT, BLT 등으로 적용하며, 강유전체막의 두께는 20Å 내지 2000Å 한다. 증착 방법으로는 스텝커버리지가 우수한 CVD,ALD 등의 방법을 사용하며, 증착 후 열처리로는 O2, N2, O3, He, Ne, Kr등의 분위기에서 10분 내지 5시간으로 한다.
이후 절연층을 덮은 뒤, 금속배선(interconnection), 보호막(passivation) 등의 공정을 진행하여 소자를 완성시킨다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어진 본 발명은, 종전 폴리실리콘 플러그 구조에 대신에
구조적으로 독특한 코어를 가진 플러그(예컨데 Ir-cored TiN plug)구조를 형성함으로써, 강유전체 증착시에 산소분위기에서 고온의 열처리가 가능하여, 산소확산에 의한 접촉저항 증가를 방지하는 효과가 있다.
또한 상기 플러그 구조는 폴리실리콘 플러그 구조에 비하여 플러그 저항도 현저히 낮기 때문에 고속 동작에 유리하다.
Claims (22)
- 반도체 기판 상에 형성되며, 상기 반도체 기판의 일부영역을 노출시키는 콘택홀이 오픈된 층간절연막;상기 콘택홀 내의 노출된 상기 반도체 기판 상에 형성된 실리사이드층;상기 콘택홀 내부에 확산방지막과 산화방지막으로 메워짐으로 형성된 플러그;상기 플러그와 연결되어 형성된 커패시터의 하부전극;상기 하부전극 상에 형성된 강유전체막; 및상기 강유전체막 상에 형성된 상부전극을 포함하여 이루어지는 것을 특징으로 하는 반도체 장치의 강유전체 메모리 소자.
- 제 1 항에 있어서,상기 실리사이드층은 TiSi2,CoSi2,NiSi2중에서 선택된 하나인 것을 특징으로 하는 반도체 장치의 강유전체 메모리 소자.
- 제 1 항에 있어서,상기 확산방지막은 TiN, TiAlN, TiSiN, TaN, TaSiN 중에서 선택된 어느 하나인 것을 특징으로 하는 반도체 장치의 강유전체 메모리 소자.
- 제 1 항에 있어서,상기 산화방지막은 Ir, Ru 중에서 선택된 어느 하나인 것을 특징으로 하는 반도체 장치의 강유전체 메모리 소자.
- 제 1 항에 있어서,상기 하부전극은 IrOx, RuOx중에서 선택된 어느 하나인 것을 특징으로 하는 반도체 장치의 강유전체 메모리 소자.
- 제 1 항에 있어서,상기 강유전체막은 SBT, SBTN, PZT, BLT 중에서 선택된 어느 하나인 것을 특징으로 하는 반도체 장치의 강유전체 메모리 소자.
- 제 1 항에 있어서,상기 확산방지막은 50Å 내지 1000Å 두께인 것을 특징으로 하는 반도체 장치의 강유전체 메모리 소자.
- 제 1 항에 있어서,상기 산화방지막은 50Å 내지 5000Å 두께인 것을 특징으로 하는 반도체 장치의 강유전체 메모리 소자.
- 제 1 항에 있어서,상기 하부전극은 1000Å 내지 10000Å 두께인 것을 특징으로 하는 반도체 장치의 강유전체 메모리 소자.
- 제 1 항에 있어서,상기 강유전체막은 20Å 내지 2000Å 두께인 것을 특징으로 하는 반도체 장치의 강유전체 메모리 소자.
- 강유전체 메모리소자 제조방법에 있어서,모스트랜지스터를 포함하는 하부구조 상에 층간절연막을 형성하는 단계;상기 층간절연막을 선택적으로 식각하여 콘택홀을 형성하는 단계;상기 콘택홀 하단의 기판상에 실리사이드층을 형성하는 단계;상기 콘택홀 내부를 확산방지막과 산화방지막로 메워서 플러그를 형성한 후 평탄화하는 단계;상기 플러그와 연결되는 하부전극과, 강유전체막, 상부전극으로 이루어지는 커패시터를 형성하는 단계를 포함하는 강유전체 메모리 소자 제조방법.
- 제 11 항에 있어서,상기 확산방지막의 증착 방법은 CVD, ALD, IMP-PVD, colli-PVD 증착법 중 하나를 이용하며, 증착 후에는 O2플라즈마 처리를 행하는 것을 특징으로 하는 강유전체 메모리 소자 제조방법.
- 제 11 항에 있어서,상기 산화방지막의 증착 방법은 CVD, ALD, ECD 법 중의 하나를 적용하며, 상기 산화방지막 증착 후에는 급속열처리(RTP)방법, 로(furnace)를 이용한 열처리, 플라즈마(plasma)를 이용한 열처리 중 하나를 행하는 것을 특징으로 하는 강유전체 메모리 소자 제조방법.
- 제 13 항에 있어서,상기 급속열처리(RTP)방법을 이용한 열처리는 O2, O3, N2, Ar 중의 하나의 분위기에서 행하며, 온도는 400℃ 내지 800℃로 하며, 열처리 시간은 1초 내지 10분으로 행하는 것을 특징으로 하는 강유전체 메모리 소자 제조방법.
- 제 13 항에 있어서,상기 로(furnace)를 이용한 열처리는 O2, O3, N2, Ar 중의 하나의 분위기에서 행하며, 온도는 400℃ 내지 800℃로 하며, 열처리 시간은 10분 내지 5시간으로 행하는 것을 특징으로 하는 강유전체 메모리 소자 제조방법.
- 제 13 항에 있어서,상기 플라즈마(plasma)를 이용한 열처리는 O2, O3, N2, N2O, NH3플라즈마 중의 하나를 적용하는 것을 특징으로 하는 강유전체 메모리 소자 제조방법.
- 제 11 항에 있어서,상기 하부전극의 증착방법으로 PVD, CVD, ALD 법 중의 하나를 적용하며, 하부전극 증착 후에는 급속열처리(RTP)방법, 로(furnace)를 이용한 열처리, 플라즈마(plasma)를 이용한 열처리 중의 하나를 행하는 것을 특징으로 하는 강유전체 메모리 소자 제조방법.
- 제 17 항에 있어서,상기 급속열처리(RTP)방법을 이용한 열처리는 O2, O3, N2, Ar 중의 하나의 분위기에서 행하며, 온도는 400℃ 내지 800℃로 하며, 열처리 시간은 1초 내지 10분으로 행하는 것을 특징으로 하는 강유전체 메모리 소자 제조방법.
- 제 17 항에 있어서,상기 로(furnace)를 이용한 열처리는 O2, O3, N2, Ar 중의 하나의 분위기에서 행하며, 온도는 400℃ 내지 800℃로 하며, 열처리 시간은 10분 내지 5시간으로 행하는 것을 특징으로 하는 강유전체 메모리 소자 제조방법.
- 제 17 항에 있어서,상기 플라즈마(plasma)를 이용한 열처리는 O2, O3, N2, N2O, NH3플라즈마 중의 하나를 적용하는 것을 특징으로 하는 강유전체 메모리 소자 제조방법.
- 제 11 항에 있어서,상기 강유전체막의 증착방법은 CVD, ALD 중의 하나를 사용하며, 증착 후 열처리로는 O2, N2, O3, He, Ne, Kr중의 하나의 분위기에서 10분 내지 5시간으로 행하는 것을 특징으로 하는 강유전체 메모리 소자 제조방법.
- 제 11 항에 있어서,상기 평탄화 공정에서, 평탄화를 위하여 CMP공정 또는 에치백 공정 중 하나를 사용하는 것을 특징으로 하는 강유전체 메모리 소자 제조방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010038688A KR20030002863A (ko) | 2001-06-30 | 2001-06-30 | 코어를 가진 플러그 구조 상의 강유전체 메모리소자 및 그제조방법 |
| JP2002108516A JP2003031775A (ja) | 2001-06-30 | 2002-04-10 | プラグの酸化を防止することのできる半導体メモリ素子及びその製造方法 |
| US10/127,423 US6744092B2 (en) | 2001-06-30 | 2002-04-23 | Semiconductor memory device capable of preventing oxidation of plug and method for fabricating the same |
| US10/828,206 US7205192B2 (en) | 2001-06-30 | 2004-04-21 | Semiconductor memory device capable of preventing oxidation of plug and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010038688A KR20030002863A (ko) | 2001-06-30 | 2001-06-30 | 코어를 가진 플러그 구조 상의 강유전체 메모리소자 및 그제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030002863A true KR20030002863A (ko) | 2003-01-09 |
Family
ID=19711614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010038688A KR20030002863A (ko) | 2001-06-30 | 2001-06-30 | 코어를 가진 플러그 구조 상의 강유전체 메모리소자 및 그제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6744092B2 (ko) |
| JP (1) | JP2003031775A (ko) |
| KR (1) | KR20030002863A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100846384B1 (ko) * | 2002-06-29 | 2008-07-15 | 주식회사 하이닉스반도체 | 반도체 장치의 제조방법 |
| KR20200004426A (ko) * | 2017-06-02 | 2020-01-13 | 유제누스 인크. | 티타늄, 규소 및 질소를 함유하는 다중-영역 확산 장벽 |
| US11942365B2 (en) | 2017-06-02 | 2024-03-26 | Eugenus, Inc. | Multi-region diffusion barrier containing titanium, silicon and nitrogen |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4049119B2 (ja) * | 2004-03-26 | 2008-02-20 | セイコーエプソン株式会社 | 強誘電体メモリ素子の製造方法 |
| US7371627B1 (en) | 2005-05-13 | 2008-05-13 | Micron Technology, Inc. | Memory array with ultra-thin etched pillar surround gate access transistors and buried data/bit lines |
| US7120046B1 (en) | 2005-05-13 | 2006-10-10 | Micron Technology, Inc. | Memory array with surrounding gate access transistors and capacitors with global and staggered local bit lines |
| JP4785436B2 (ja) * | 2005-06-13 | 2011-10-05 | Ｏｋｉセミコンダクタ株式会社 | 強誘電体メモリ装置の製造方法 |
| US7888721B2 (en) | 2005-07-06 | 2011-02-15 | Micron Technology, Inc. | Surround gate access transistors with grown ultra-thin bodies |
| US7768051B2 (en) | 2005-07-25 | 2010-08-03 | Micron Technology, Inc. | DRAM including a vertical surround gate transistor |
| KR100965502B1 (ko) | 2005-08-15 | 2010-06-24 | 후지쯔 세미컨덕터 가부시키가이샤 | 반도체 장치와 그 제조 방법 |
| US7521705B2 (en) | 2005-08-15 | 2009-04-21 | Micron Technology, Inc. | Reproducible resistance variable insulating memory devices having a shaped bottom electrode |
| US7696567B2 (en) | 2005-08-31 | 2010-04-13 | Micron Technology, Inc | Semiconductor memory device |
| US7687342B2 (en) | 2005-09-01 | 2010-03-30 | Micron Technology, Inc. | Method of manufacturing a memory device |
| US7416943B2 (en) | 2005-09-01 | 2008-08-26 | Micron Technology, Inc. | Peripheral gate stacks and recessed array gates |
| US7557032B2 (en) | 2005-09-01 | 2009-07-07 | Micron Technology, Inc. | Silicided recessed silicon |
| US20070190670A1 (en) * | 2006-02-10 | 2007-08-16 | Forest Carl A | Method of making ferroelectric and dielectric layered superlattice materials and memories utilizing same |
| KR100773357B1 (ko) * | 2006-11-09 | 2007-11-05 | 삼성전자주식회사 | 강유전체 랜덤 억세스 메모리 장치에서 커패시터 아래의노드 구조체들 및 그의 형성방법들 |
| US7923373B2 (en) | 2007-06-04 | 2011-04-12 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
| JP2009272319A (ja) * | 2008-04-30 | 2009-11-19 | Rohm Co Ltd | 強誘電体メモリ装置およびその製造方法 |
| KR101141008B1 (ko) * | 2008-06-18 | 2012-05-02 | 캐논 아네르바 가부시키가이샤 | 상 변화 메모리 소자, 상 변화 메모리 셀, 진공 처리 장치 및 상 변화 메모리 소자의 제조 방법 |
| JP2010118595A (ja) * | 2008-11-14 | 2010-05-27 | Toshiba Corp | 半導体装置 |
| AT512921B1 (de) * | 2012-07-31 | 2013-12-15 | Man Truck & Bus Oesterreich Ag | Verfahren zur Regelung eines Wärme-Rückgewinnungs-Systems in einem Kraftfahrzeug |
| US10903308B2 (en) | 2016-07-13 | 2021-01-26 | Samsung Electronics Co., Ltd. | Semiconductor device |
| KR20180007543A (ko) | 2016-07-13 | 2018-01-23 | 삼성전자주식회사 | 반도체 소자 |
| US9754943B1 (en) | 2016-09-21 | 2017-09-05 | United Microelectronics Corp. | Dynamic random access memory device |
| US11075179B2 (en) * | 2018-08-30 | 2021-07-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and method of forming the same |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990010450A (ko) * | 1997-07-16 | 1999-02-18 | 윤종용 | 장벽층의 산화를 방지하는 커패시터 및 그 제조 방법 |
| KR19990012246A (ko) * | 1997-07-28 | 1999-02-25 | 윤종용 | 원자층 증착법에 의한 금속 배리어막을 구비한 반도체장치및 그 제조방법 |
| JP2000040673A (ja) * | 1998-07-24 | 2000-02-08 | Toshiba Corp | 半導体装置及びその製造方法 |
| KR20000026003A (ko) * | 1998-10-16 | 2000-05-06 | 윤종용 | 반도체장치의 커패시터 및 그 제조방법 |
| KR20000061691A (ko) * | 1999-03-30 | 2000-10-25 | 윤종용 | 반도체소자의 커패시터 및 그 제조방법 |
| KR20010001595A (ko) * | 1999-06-07 | 2001-01-05 | 김영환 | 캐패시터 제조 방법 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6225222B1 (en) * | 1995-12-29 | 2001-05-01 | United Microelectronics Corporation | Diffusion barrier enhancement for sub-micron aluminum-silicon contacts |
| US5760474A (en) * | 1996-07-09 | 1998-06-02 | Micron Technology, Inc. | Capacitor, integrated circuitry, diffusion barriers, and method for forming an electrically conductive diffusion barrier |
| US6043529A (en) * | 1996-09-30 | 2000-03-28 | Siemens Aktiengesellschaft | Semiconductor configuration with a protected barrier for a stacked cell |
| US5710070A (en) * | 1996-11-08 | 1998-01-20 | Chartered Semiconductor Manufacturing Pte Ltd. | Application of titanium nitride and tungsten nitride thin film resistor for thermal ink jet technology |
| US6130124A (en) * | 1996-12-04 | 2000-10-10 | Samsung Electronics Co., Ltd. | Methods of forming capacitor electrodes having reduced susceptibility to oxidation |
| KR100243285B1 (ko) * | 1997-02-27 | 2000-02-01 | 윤종용 | 고유전 커패시터 및 그 제조방법 |
| US6218260B1 (en) * | 1997-04-22 | 2001-04-17 | Samsung Electronics Co., Ltd. | Methods of forming integrated circuit capacitors having improved electrode and dielectric layer characteristics and capacitors formed thereby |
| US6360423B1 (en) * | 1997-12-16 | 2002-03-26 | Clad Metals Llc | Stick resistant coating for cookware |
| US6191443B1 (en) * | 1998-02-28 | 2001-02-20 | Micron Technology, Inc. | Capacitors, methods of forming capacitors, and DRAM memory cells |
| JP2000138350A (ja) * | 1998-10-30 | 2000-05-16 | Sharp Corp | 半導体記憶装置の製造方法 |
| KR100430324B1 (ko) * | 1998-12-23 | 2004-05-03 | 인피니언 테크놀로지스 아게 | 커패시터 전극 구조물 |
| US6235603B1 (en) * | 1999-07-12 | 2001-05-22 | Motorola Inc. | Method for forming a semiconductor device using an etch stop layer |
| US6590246B1 (en) * | 2000-02-08 | 2003-07-08 | Micron Technology, Inc. | Structures and methods for improved capacitor cells in integrated circuits |
| US6846711B2 (en) * | 2000-03-02 | 2005-01-25 | Tokyo Electron Limited | Method of making a metal oxide capacitor, including a barrier film |
| US6420267B1 (en) * | 2000-04-18 | 2002-07-16 | Infineon Technologies Ag | Method for forming an integrated barrier/plug for a stacked capacitor |
| KR100517911B1 (ko) * | 2000-05-19 | 2005-10-04 | 주식회사 하이닉스반도체 | 하부전극과 스토리지 노드 콘택간의 오정렬 및확산방지막의 산화를 방지할 수 있는 반도체 장치 제조 방법 |
| US6794705B2 (en) * | 2000-12-28 | 2004-09-21 | Infineon Technologies Ag | Multi-layer Pt electrode for DRAM and FRAM with high K dielectric materials |
| KR100406536B1 (ko) * | 2001-03-28 | 2003-11-20 | 주식회사 하이닉스반도체 | 산소확산방지막으로서 알루미늄 산화막을 구비하는강유전체 메모리 소자 및 그 제조 방법 |
-
2001
- 2001-06-30 KR KR1020010038688A patent/KR20030002863A/ko not_active Application Discontinuation
-
2002
- 2002-04-10 JP JP2002108516A patent/JP2003031775A/ja active Pending
- 2002-04-23 US US10/127,423 patent/US6744092B2/en not_active Expired - Lifetime
-
2004
- 2004-04-21 US US10/828,206 patent/US7205192B2/en not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990010450A (ko) * | 1997-07-16 | 1999-02-18 | 윤종용 | 장벽층의 산화를 방지하는 커패시터 및 그 제조 방법 |
| KR19990012246A (ko) * | 1997-07-28 | 1999-02-25 | 윤종용 | 원자층 증착법에 의한 금속 배리어막을 구비한 반도체장치및 그 제조방법 |
| JP2000040673A (ja) * | 1998-07-24 | 2000-02-08 | Toshiba Corp | 半導体装置及びその製造方法 |
| KR20000026003A (ko) * | 1998-10-16 | 2000-05-06 | 윤종용 | 반도체장치의 커패시터 및 그 제조방법 |
| KR20000061691A (ko) * | 1999-03-30 | 2000-10-25 | 윤종용 | 반도체소자의 커패시터 및 그 제조방법 |
| KR20010001595A (ko) * | 1999-06-07 | 2001-01-05 | 김영환 | 캐패시터 제조 방법 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100846384B1 (ko) * | 2002-06-29 | 2008-07-15 | 주식회사 하이닉스반도체 | 반도체 장치의 제조방법 |
| KR20200004426A (ko) * | 2017-06-02 | 2020-01-13 | 유제누스 인크. | 티타늄, 규소 및 질소를 함유하는 다중-영역 확산 장벽 |
| US11942365B2 (en) | 2017-06-02 | 2024-03-26 | Eugenus, Inc. | Multi-region diffusion barrier containing titanium, silicon and nitrogen |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030001186A1 (en) | 2003-01-02 |
| US6744092B2 (en) | 2004-06-01 |
| US7205192B2 (en) | 2007-04-17 |
| JP2003031775A (ja) | 2003-01-31 |
| US20040195613A1 (en) | 2004-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20030002863A (ko) | 코어를 가진 플러그 구조 상의 강유전체 메모리소자 및 그제조방법 | |
| KR100308241B1 (ko) | 반도체장치의 제조방법 | |
| US6509601B1 (en) | Semiconductor memory device having capacitor protection layer and method for manufacturing the same | |
| US7244982B2 (en) | Semiconductor device using a conductive film and method of manufacturing the same | |
| KR100449949B1 (ko) | 강유전체 메모리 소자의 캐패시터 제조방법 | |
| KR100718267B1 (ko) | 강유전체 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법 | |
| US20060073613A1 (en) | Ferroelectric memory cells and methods for fabricating ferroelectric memory cells and ferroelectric capacitors thereof | |
| KR20030023143A (ko) | 반도체 소자 및 그 제조 방법 | |
| JP2006310637A (ja) | 半導体装置 | |
| KR100403957B1 (ko) | 강유전체 메모리 소자의 제조 방법 | |
| US7042034B2 (en) | Capacitor | |
| KR100472731B1 (ko) | 씨드층 제거 공정을 생략할 수 있는 반도체 메모리 소자제조 방법 | |
| KR100388468B1 (ko) | 강유전체 메모리 소자에서의 캐패시터의 제조방법 | |
| KR100418585B1 (ko) | 강유전체 메모리 소자에서의 캐패시터의 제조방법 | |
| KR100418570B1 (ko) | 강유전체 메모리 소자 제조방법 | |
| KR100652354B1 (ko) | 하부전극과 콘택 플러그 사이에 낮은 접촉 저항을 갖는 반도체장치의 커패시터 및 그 제조방법 | |
| KR100418584B1 (ko) | 강유전체 메모리 소자에서의 캐패시터의 제조방법 | |
| KR100418589B1 (ko) | 강유전체 메모리 소자의 콘캐이브형 캐패시터 형성방법 | |
| KR100358147B1 (ko) | 강유전체 캐패시터 제조 방법 | |
| KR100470159B1 (ko) | 이리듐 플러그를 구비한 강유전체 메모리 소자 및 그 제조방법 | |
| KR20040001878A (ko) | 강유전체 메모리 소자 및 그 제조 방법 | |
| KR20020058449A (ko) | 강유전체 캐패시터 제조 방법 | |
| KR20030023142A (ko) | 반도체 소자 제조 방법 | |
| KR20030002896A (ko) | 캐패시터의 제조 방법 | |
| KR20030002053A (ko) | 강유전체 메모리 소자에서의 캐패시터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |