CN1614771A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1614771A
CN1614771A CNA200410084901XA CN200410084901A CN1614771A CN 1614771 A CN1614771 A CN 1614771A CN A200410084901X A CNA200410084901X A CN A200410084901XA CN 200410084901 A CN200410084901 A CN 200410084901A CN 1614771 A CN1614771 A CN 1614771A
Authority
CN
China
Prior art keywords
semiconductor device
insulating barrier
mark
semiconductor substrate
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200410084901XA
Other languages
English (en)
Inventor
渡濑和美
中村彰男
藤作实
楢冈浩喜
中野高宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1614771A publication Critical patent/CN1614771A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01065—Terbium [Tb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Dicing (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种在与半导体衬底尺寸相同的晶片级(wafer level)CSP半导体器件领域中，能够利用表示半导体器件的方向及产品信息的标记，来识别被切成单个的半导体器件的方向及产品信息的半导体器件及其制造方法，其中，该标记能够在与半导体器件尺寸、形状及端子数目无关，且在不增加制造工序数目的情况下形成。与金属布线21的形成工序同时形成的第1标记19的一部分，从被切割成单个的半导体器件26的相互平行的两个侧面、或者一个侧面呈矩形状露出，从而能够识别小型半导体器件中的半导体器件的方向及产品信息。

Description

半导体器件及其制造方法
技术领域
本发明涉及一种应用于信息通信设备、事务用电子设备等的半导体器件及其制造方法。特别涉及一种标记部分从外部连接端子以外被绝缘层覆盖的半导体器件的侧面的绝缘层部分露出的半导体器件及其制造方法。
背景技术
近年来，随着电子设备的小型化、高速化、高性能化，迫切要求半导体器件的小型化、高速化。包括封装的半导体器件的尺寸与半导体芯片的尺寸相同的芯片尺寸封装(Chip Size Package，以下称为CSP)作为响应这种小型化、高速化的要求的半导体器件正在被开发研究。
图9为表示以往的CSP的一个例子的图，图9(a)为其立体图。CSP(半导体器件)110，具有：半导体衬底101、设置在半导体衬底101的形成集成电路的一侧的面上的绝缘层107、以及从绝缘层107突出的多个外部连接端子106。并且，在半导体衬底101中的、与设置有绝缘层107的面相反一侧的面上，印有产品信息标记112，还印有方向表示标记113。这里，产品信息，为例如半导体器件110的产品编号、和批量号码等。
图9(b)的左侧，表示晶片状态的半导体器件110的集合体，右侧的图为将晶片的一部分放大后的图。在图9(b)中，111为集合体，在位置线114上通过切割将该集合体切成单个的半导体器件110。另外，在切割前，印上半导体器件110的产品编号和批量号码等产品信息标记112及表示半导体器件110的方向的方向表示标记113。表示半导体器件110的方向的方向表示标记113的位置，一般被配置在半导体器件110的角部附近。
并且，在日本特开2003-158217号公报，如图10所示，为了与外部进行连接，使设置在半导体衬底201上的金属支柱206的一部分露出CSP(半导体器件)200的侧面，作为表示半导体器件200的方向的方向表示标记220。图10(a)为切割结束后成为单个的半导体器件200的状态的平面图，图10(b)为从图10(a)的右侧观察半导体器件200的侧面图。
由于后者的以往的半导体器件只形成方向表示标记，因此不仅难以确保产品的跟踪性，而且由于半导体器件的全长、全宽相同的产品之间的区别也必须用电的检查来对应，故难以发现有其它产品混入的情况。由于金属支柱与半导体器件的大小相比，较大，因此很难利用金属支柱表示产品信息。并且，由于在方向表示标记的最上部没有存在绝缘层，因此构成方向表示标记的金属支柱很容易脱离、缺落。
在前者的以往的半导体器件中，以与形成外部连接端子的面相反一侧的半导体衬底的露出的表面为背景，通过使用有机系材料的墨打点、和激光的切削技术，来形成表示标记。由此，识别为半导体器件的产品编号和批量号码的产品信息、及半导体器件的方向(表示外部连接端子排列的基准点)。或者，也能够利用通过将外部连接端子左右非对称设置，来作为识别半导体器件的方向性的手段使用的方法。一般，在通过墨打点、和激光的切削中，为了提高视觉识别性，形成具有100μm以上的文字宽度的数字和字母文字，并且，在表示半导体器件的方向的标记中，在半导体器件的角部附近形成直径为500μm以上的圆形。并且，一般，在外部连接端子的排列中，采用不形成周边外部连接端子的一部分，使其为非对称性的方法。但是，由于当为全长、全宽较小的半导体器件时，形成产品编号和批量号码、及表示方向的标记的形成区域被限制，因此只能采用仅形成产品编号和批量号码的一部分，不形成表示方向的标记的方法。并且，在1mm以下的半导体器件中，难以形成在质量上安定的产品编号和批量号码、及表示方向的标记。若仅形成半导体器件的产品编号和批量号码的一部分，或不能够形成的话，则不仅难以确保产品的跟踪性，而且由于半导体器件的全长、全宽相同的产品之间的区别也必须用电的检查来对应，故难以发现有其它产品混入的情况。并且，不能够形成表示半导体器件的方向的标记，而且，由于对外部连接端子的数目和配置设计的限制，而不得不使外部连接端子左右对称时，难以识别半导体器件的方向，例如，在半导体器件为错误的方向的状态下，将盘或者放芯片的槽出库时，在实际安装中，会发生安装不良、或者实际安装后在电方面的不良现象。由于CSP的大小越小越难以进行墨打点和激光的切削，因此这种不良现象显著发生。
发明内容
本发明为解决所述以往的各种问题的发明，本发明的目的在于：提供一种能够很容易地识别被切割成单个的半导体器件的方向和产品信息的半导体器件及其制造方法。
本发明的半导体器件，包括：半导体衬底；形成在所述半导体衬底表面上的元件电极；至少在所述元件电极上设置开口部分，形成在所述半导体衬底上的第1绝缘层；从所述元件电极上到所述第1绝缘层的一部分上形成的金属布线；形成在所述半导体衬底的上方的、除去所述金属布线的一部分的表面之外的第2绝缘层；以及形成在从所述第2绝缘层露出的所述金属布线上的外部连接端子。由金属构成的多个标记部分，从与所述半导体衬底表面大致垂直的所述半导体器件的侧面中的、由所述第2绝缘层构成的部分露出。
在某实施例中，多个所述标记部分构成所述半导体器件的识别记号。
在某实施例中，所述标记部分露出于相互平行的两个所述侧面。
在某适用本发明的实施例中，在所述侧面设置有从该侧面垂直突出的突出部分，从所述突出部分的与所述侧面垂直的面也露出所述标记部分。
在某适用本发明的实施例中，所述标记部分与所述元件电极通过电的方法连接。
在某适用本发明的实施例中，一些所述标记部分、和另一些所述标记部分的至少一部分，距所述半导体衬底表面的距离不同。
本发明的半导体器件的制造方法，包括：在表面上形成元件电极的、由晶片构成的半导体衬底上形成第1绝缘层，且除去所述元件电极上的所述第1绝缘层的工序S；在所述元件电极上到所述第1绝缘层上，形成金属布线的工序T；横跨所述半导体衬底的元件区域和位置线，形成成为标记部分的金属层的工序U；在工序T及工序U之后，在所述半导体衬底上方的整个面上形成第2绝缘层，且除去所述金属布线的一部分表面上的该第2绝缘层的工序V；在除去所述第2绝缘层而露出的所述金属布线的一部分表面上，形成外部连接端子的工序W；以及在所述位置线的位置上切断所述半导体衬底，使其为单个的半导体器件的工序X。
在某实施例中，在所述工序U中，使通过所述工序X切成的单个的所述半导体器件的至少一个剖面上露出多个所述标记部分，来形成所述金属层。
在某实施例中，所述工序T和所述工序U同时进行。
在某适用本发明的实施例中，所述工序X，包括：在所述位置线的位置上用第1宽度切削所述第2绝缘层直到所述金属层露出为止的工序X1；以及用比所述第1宽度窄的第2宽度，对用所述第1宽度切削而露出的所述金属层的切削面的中央部分进行切削，直到切断所述半导体衬底的工序X2。
在某适用本发明的实施例中，在所述工序U及工序V中，形成多个在其之间夹着所述第2绝缘层的所述金属层。
附图的简单说明
图1(a)为表示第1实施例所涉及的半导体器件的立体图；图1(b)为侧面图；图1(c)为A-A线剖面图。
图2为表示第1实施例所涉及的半导体器件的制造工序的前半部分的剖面图。
图3为表示第1实施例所涉及的半导体器件的制造工序的后半部分的剖面图。
图4(a)为表示第2实施例所涉及的半导体器件的剖面图；图4(b)为表示第3实施例所涉及的半导体器件的剖面图；图4(c)为侧面图。
图5为表示第4实施例所涉及的半导体器件的剖面图。
图6(a)、图6(b)为表示第5实施例所涉及的半导体器件的制造工序的一部分的剖面图；图6(c)为第5实施例所涉及的半导体器件的立体图。
图7(a)为表示第6实施例所涉及的半导体器件的立体图；图7(b)为侧面图；图7(c)为B-B线剖面图。
图8为表示第6实施例所涉及的半导体器件的制造工序的一部分的剖面图。
图9(a)为在以往的半导体衬底上进行了按印的半导体器件的立体图；
图9(b)为多个半导体器件的集合体的平面图。
图10(a)为切割结束后的以往的半导体器件的平面图；图10(b)为侧面图。
(符号的说明)
10-半导体衬底；11-元件电极；12-第1绝缘层；13-薄膜金属层；15-厚膜金属层；17-第2金属布线；18-位置线；19-第1标记；19a-第1标记；19b-第1标记；19c-第1标记；20-岛；21-第1金属布线；22-第2绝缘层；23-外部连接端子；26-半导体器件；27-半导体器件的集合体；28-标记部分；28a-标记部分；28b-标记部分；32-第3绝缘层；33-第2标记；40-开口部分；45-突出部分；80-侧面。
具体实施方式
以下，根据附图对本发明的实施例加以具体地说明。
(第1实施例)
图1(a)为表示第1实施例所涉及的半导体器件的立体图；图1(b)为表示将图1(a)的正面上下倒过来的图；图1(c)为图1(a)的A-A线剖面图。另外，在这以后所述的剖面图中，为了较易看图，将剖面线省略。
本实施例所涉及的半导体器件为CSP，在内部具有由晶体管等半导体元件构成的半导体集成电路的半导体衬底10的、形成集成电路的面上，设置第2绝缘层22，并且包括从第2绝缘层22的表面突出的多个外部连接端子23、23、…。从该半导体器件的侧面80的第2绝缘层22的部分，露出由金属构成的多个标记部分28、28、28。这些标记部分28、28、28构成半导体器件的识别记号，例如通过标记部分28、28、28的大小、形状和配置等表示半导体器件的制造编号和制造品种、批量号码等。并且，标记部分28、28、28也表示半导体器件的方向(例如，实际安装方向)。
若对本实施例所涉及的半导体器件进行更进一步地详细说明的话，在半导体衬底10的形成集成电路的表面上形成元件电极11。在该元件电极11上设置开口部分40，在半导体衬底10的几乎整个面上，先后形成钝化膜24、和第1绝缘层12。另外，钝化膜24由氮化硅和氧化硅等形成。并且，在开口部分中露出的元件电极11到第1绝缘层12的一部分之上，先后层积形成薄膜金属层13及第1金属布线21。并且，在第1绝缘层12的其它部分上也形成薄膜金属层13及金属布线，构成岛20。而且，在第1金属布线21的一部分、和岛20的表面以外的整个面上形成第2绝缘层22，在没有形成第2绝缘层22的第1金属布线21的一部分、和岛20上，形成为支柱的第2金属布线17。第2金属布线17的上面几乎与第2绝缘层22的上面为同一个面，处于从第2绝缘层22露出的状态，在该第2金属布线17上形成大致呈半球状突出的外部连接端子23。
标记部分28，为由与薄膜金属层13、及第2金属布线17的金属相同的金属构成的第1标记19。此时，在第1标记19上设置有第2绝缘层22。所以，由于大致呈长方体的标记部分28被埋在第2绝缘层22下仅露出一个面，因此不会从半导体器件上脱落。并且，标记部分28、28分别露出于相互平行的两个侧面。
其次，参照图2(a)～图2(d)、图3(a)～图3(d)所示的剖面图对本实施例的半导体器件的制造方法加以说明。
首先，在晶片状态下，准备具有由晶体管和电容等元件构成的半导体集成电路的半导体衬底10。在该半导体衬底10的表面形成元件电极11。并且，如图2(a)所示，在半导体衬底10上形成钝化膜24，且在钝化膜24上用旋转涂胶涂敷具有感光性的绝缘材料，依次进行使其干燥、曝光及显像，选择性地除去半导体衬底10上的元件电极11中的区域，形成通过开口部分40使元件电极11露出的第1绝缘层12。另外，可以用酯键型聚酰亚胺、或者丙烯酸酯(盐)系环氧树脂等聚合物作为具有感光性的第1绝缘层12，只要为具有感光性的绝缘材料就行。并且，具有感光性的第1绝缘层12也可以用预先已形成膜状的材料。此时，将第1绝缘层12贴在半导体衬底10上，通过曝光及显像在第1绝缘层12形成开口部分40，使元件电极11露出。另外，由于不必在位置线18、及与其邻接的元件区域的外缘上形成第1绝缘层12，因此在此不形成。
其次，如图2(b)所示，在第1绝缘层12、及从开口部分40露出的元件电极11的整个面上，利用溅射法、真空蒸镀法、CVD法或者化学镀法中的一种薄膜形成技术，例如，形成先后设置了厚度为0.2μm左右的TiW膜、和厚度为0.5μm左右的Cu膜的薄膜金属层13。
然后，如图2(c)所示，通过旋转涂胶在半导体衬底10的整个面上涂敷正感光性抗蚀膜、或者负感光性抗蚀膜，使其干燥，对该抗蚀膜进行众所周知的曝光、显像来形成第1电镀抗蚀层14的图案。并且，在从第1电镀抗蚀层14露出的薄膜金属层13上用电解镀等厚膜形成技术选择性地形成厚膜金属层15。这里，例如，选择性地形成由厚度为5μm左右的Cu膜构成的厚膜金属层15。通过该厚膜金属层15形成第1金属布线21、及岛20。
其次，如图2(d)所示，通过热浸除去第1电镀抗蚀层14，再在半导体衬底10的整个面上涂敷其它正感光性抗蚀膜、或者负感光性抗蚀膜，使其干燥，且对该抗蚀膜进行众所周知的曝光、显像来形成第2电镀抗蚀层16的图案。这里，具有感光性的第2电镀抗蚀层16也可以用预先已形成的膜状材料。并且，在从第2电镀抗蚀层16露出的厚膜金属层15上再使用电解镀等厚膜形成技术形成第2金属布线17，同时在位置线18、和与其连接的元件区域上的薄膜金属层13上选择性地形成为金属层的第1标记19。当半导体器件在位置线18被切开时，连接在形成第1标记19的位置线18的元件区域为由半导体衬底10的外边缘构成的元件区域的部分。第2金属布线17、及第1标记19的金属材料与厚膜金属层15一样也行，不一样也行，在这里均使用CU。
在该工序中，由于用电解镀等厚膜形成技术，在形成第2金属布线17的同时，形成第1标记19，因此能够选择性地形成厚度为例如100μm左右的第1标记19。在上述工序中，由于通常在形成第2金属布线17的光刻工序、及电解镀等厚膜形成工序中同时形成所述第1标记19，因此光刻工序、及电解镀等厚膜形成工序的次数与不形成第1标记19时一样。并且，由于通过光刻形成第1金属图案19，因此只要为能够形成的位置和形状的话，就能够形成较高的位置精度、和尺寸精度。
并且，如图3(a)所示，在形成第2金属布线17、和第1金属图案19后，通过热浸除去第2电镀抗蚀层16，使用能够通过热浸除去薄膜金属层13的蚀刻液。例如，若用氯化铁正铜溶液对薄的Cu膜进行全面蚀刻，用过氧化氢溶液对TiW膜进行全面蚀刻的话，则膜厚较薄的薄膜金属层13被除去，留下了由厚膜金属层15构成的第1金属布线21及岛20、和第2金属布线17。通过此工序在半导体衬底10中形成所规定的第1金属布线21、和外部连接端子形成用的岛20。例如，如果通过电解镀形成的第1金属布线21的厚度为5μm的话，则能够使Line/Space＝20/20μm。
其次，如图3(b)所示，在半导体衬底10的上方整个面上，用一个密封型25，形成第2绝缘层22。另外，此时，为了使第2金属布线17的表面露出，让密封型25与第2金属布线17的表面接触形成第2绝缘层22。例如，用环氧系树脂，形成厚度为50～100μm的第2绝缘层22。此时，第1金属布线21、岛20及第1标记19的表面和侧面、并且第2金属布线17的侧面被第2绝缘层22覆盖保护。由于第1标记19全部被第2绝缘层22覆盖，因此能够确保第1标记19、和第2绝缘层22牢牢地沾在一起。
其次，如图3(c)所示，在对第2金属布线17的表面上进行了防止氧化处理后，在其上形成外部连接端子23。外部连接端子23为球形或者凸形，凸形也可以通过印制或者电镀中的一个方法形成。并且，例如，用电解镀形成3μm左右的Ni皮膜(无图示)，来作为防止氧化处理。
并且，如图3(d)所示，在所述工序结束后的多个半导体器件26的集合体27中，通过切割刀切割位置线18，将多个半导体器件26分别切断。例如，当用宽度为30μm的切割刀将具有宽度为100μm的位置线18切割时，在位置线18的两侧形成35μm的切割剩余区域，晶片被切成单个。此时，在位置线上形成的第1标记19也与第2绝缘层22、半导体衬底10一起被切开，一部分留在切割剩余区域成为封装的一部分。
从位置线18到元件区域的外边缘上形成的第1标记19留在通过位置线18邻接的两个半导体器件26、26的相对的侧面上，此时具有以下两种情况：在双方作为标记部分28、28露出的情况，及仅留在邻接的两个半导体器件26、26中的一方作为标记部分28露出的情况。本实施例为前者的情况，在邻接的两个半导体器件26、26的侧面上有形状、尺寸完全相同的标记部分28、28。并且，在本实施例中，在相互平行的两个侧面80、80形成形状和设置完全相同的标记部分28、28，由此，当用检查装置检查标记部分28时，至少从两个方向观察的话，不管半导体器件26朝哪个方向都能够观察标记部分28。
并且，由于标记部分28露出的面的以外的面被半导体衬底10、和第2绝缘层22覆盖，因此不会从切割成单个的半导体器件26的侧面剥离脱落，也能够减少由切割产生的金属片和金属屑。并且，在本实施例中标记部分28的形状为矩形，但是只要为能够用目视、及检查装置识别的形状的话，则可以是能够用光刻工序形成的任意形状。另外，在各个半导体器件26中，标记部分28的形成位置可以形成在侧面80的任何位置。
并且，能够列举出第1标记19的形成与第2金属布线17的形成不同时进行，而与厚膜金属层15的形成同时进行的实施例，作为与所述实施例不同的实施例。此时，第1标记19的厚度大约为5μm。并且，此时，由于制造工序没有增加，因此制造第1标记19的成本几乎没有增加，且能够制造位置精度和尺寸精度较高的第1标记19。
(第2实施例)
图4(a)表示第2实施例所涉及的半导体器件的剖面。在本实施例中，第1标记19a与第1金属布线21同时形成。因此，与第1实施例相比，第1标记19a的厚度较薄。除此之外的结构及制造方法、作用效果等与第1实施例相同。
(第3实施例)
图4(b)表示第3实施例所涉及的半导体器件的剖面。在本实施例中，在第2实施例的第1标记19a上形成与第2金属布线17同时形成的第2标记19b。这样一来，能够使从侧面80露出的标记部分28的形状复杂化，因此即使标记的数目较少，也能够装入更多的信息。除此之外的结构及制造方法、作用效果等与第1实施例相同。
图4(c)为形成第2及第3实施例所示的第1标记19a、及第2标记19b的两方的半导体器件的侧面图。也可以象这样，在一个半导体器件上同时形成第1到第3实施例的标记19、19a、19b。
(第4实施例)
图5表示第4实施例所涉及的半导体器件的剖面。在本实施例中，第1标记19c通过第1金属布线21用电的方法与元件电极11连接在一起。也就是说，在第1实施例中的第1金属布线21跨越元件区域延伸到位置线18，本实施例在该延伸的第1金属布线21上形成第1标记19c。除此之外的结构及制造方法、作用效果等与第1实施例相同。
使用本实施例的结构的话，则在半导体衬底10的集成电路中产生的热通过第1金属布线21传到第1标记19c，从那里向外部放出。若用电的方法连接的话，则由于传热性好，因此本实施例的半导体器件能够具有高效率的放热机构。
并且，也能够将第1标记19c作为进行PCM(Process Control Module)的电气检查的检查用端子使用，其中，PCM进行第1金属布线21和元件电极11的连接可靠性、和第1金属布线21的布线可靠性的晶片级CSP的工序确认。其结果表明，由于不需另外形成进行第1金属布线21和元件电极11的连接可靠性、和第1金属布线21的布线可靠性的电气检查所需的外部连接端子23，对外部连接端子23的端子数目没有影响，因此在配置设计上比较有利。
这里，虽然第1标记19c露出了，但是由于该露出在半导体器件的侧面80，没有露出实际安装该半导体器件时的对方的衬底，因此不会发生短路和布线错误那样的电方面问题。
(第5实施例)
图6(c)表示第5实施例所涉及的半导体器件的立体图，图6(a)、6(b)表示该制造工序的一部分的剖面。
首先，对制造工序加以说明。在第1实施例所述的制造工序中，从最开始的工序到图3(c)所示的工序在本实施例中也同样进行，作为那以后的工序的切削工序与第1实施例不同。
切削工序，首先，如图6(a)所示，用宽度为第1宽度H1的第1切割刀29，从形成外部连接端子23的面开始对第2绝缘层22进行切削，直到形成第1标记19的金属层的表面露出为止。
其次，如图6(b)所示，用比第1宽度H1更小的第2宽度H2的第2切割刀30，对露出的金属层表面(切削面)的中央部分进行切割，直到将半导体衬底10切断。象这样，通过使用宽度不同的两种切割刀29、30进行切削，来在半导体器件的侧面80形成突出部分45。
如图6(c)所示，在突出部分45的、与半导体器件侧面80垂直的面，也就是与半导体衬底10表面平行的面也露出标记部分28，在图6(c)中，能够很容易地从上方、及侧方的两个相互垂直的方向观察到标记部分28。因此，标记部分28的观察性与到此所述的实施例相比较，大大地提高了。
在本实施例中，例如，使第1切割刀29的刀宽为50μm左右，当使用刀宽为30μm左右的第2切割刀30对第1标记19、及半导体衬底10进行切割时，在半导体器件26的侧面形成具有比第2绝缘层22的侧面突出10μm左右的宽度的突出部分45。
(第6实施例)
图7(a)为表示第6实施例所涉及的半导体器件的立体图；图7(b)为表示将图7(a)的正面上下倒过来的图；图7(c)为图7(a)的B-B线剖面图。本实施例，在半导体器件的厚度方向形成中间夹着第2绝缘层22的多层标记部分28a、28b。最初的由第1标记19a形成的标记部分28a，和通过在标记部分28a上加上第2绝缘层22，再在第2绝缘层22上设置第2标记33形成的标记部分28b，距半导体衬底10的表面的距离不同。标记部分28a、28b通过象这样垒积在一起成为多层次结构，能够形成包含半导体器件的方向、及更多的产品信息量(识别信息)的标记。特别是在批量号码中，能够包含为制造年、月、周的内容作为产品信息，更多的产品信息的表示能够确保更正确的产品跟踪性。并且，也能够将该标记作为条型码使用。
以下，对本实施例所涉及的半导体器件的制造工序加以说明。
首先，在所述第1实施例中的制造工序中，图2(a)～图2(c)所示的工序在本实施例中也大致相同。但是，在本实施例中，与第1实施例的不同之处在于：第1标记19不是与第2金属布线17同时形成，而是与厚膜金属层15同时形成。
其次，如图8(a)所示，通过热浸除去第1电镀抗蚀层14，且在半导体衬底10的整个面上涂敷其它正感光性抗蚀膜或者负感光型抗蚀膜，使其干燥，对该抗蚀膜进行众所周知的曝光、显像来形成第2电镀抗蚀层的图案。并且，使用能够热浸除去薄膜金属层13的蚀刻液。通过该工序，在半导体衬底10中，形成所规定的第1金属布线21、外部连接端子形成用的岛20和第1标记19a。这些均由例如厚度为5μm左右的Cu(铜)膜构成。
其次，如图8(b)所示，用旋转涂胶涂敷具有感光性的绝缘材料，使其干燥，再依次进行曝光及显像，选择性地除去第1金属布线21的一部分、及岛20上的区域，且形成具有多个开口部分的第2绝缘层22。从元件区域的外边缘到位置线18上形成的第1标记19a被第2绝缘层22全部覆盖。
其次，如图8(c)所示，通过使用光刻工序及电解镀等厚膜形成技术的厚膜形成工序、和蚀刻工序来形成第2金属布线17及第2标记33。虽然第2金属布线17及第2标记33的金属材料与第1金属布线21及第1标记19a的材料相同，均使用了铜，但也可以使用别的金属材料。
其次，如图8(d)所示，以第2金属布线17的表面露出的形式来形成第3绝缘层32。例如，用环氧系树脂，形成厚度为20～30μm的第3绝缘层32。此时，岛20的表面、第2金属布线17的侧面、第2标记33的表面和侧面被第3绝缘层32覆盖保护。由于第2标记33全部被第3绝缘层32覆盖，因此能够确保第2标记33、和第3绝缘层32牢牢地沾在一起。接着，在第2金属布线17的表面进行防止氧化处理，在其上形成外部连接端子23。防止氧化处理及外部连接端子23与第1实施例相同。然后，在位置线18上进行切割，切为单个的半导体器件。此时，从元件区域的外边缘到位置线18上形成的第1标记19a、第2标记33、第2绝缘层22、第3绝缘层32与半导体衬底10一起被切开，位置线18的切割剩余区域成为封装的一部分。这样一来，层积的两个由金属构成的标记部分28a、28b就露出于半导体器件的侧面80。虽然这些标记部分28a、28b露出于半导体器件的侧面，但是由于露出面以外的部分被第2绝缘层22、第3绝缘层32包围，因此不会脱落。这里，将第3绝缘层32设置在第2绝缘层22上，在第2金属布线17从第2绝缘层22露出的部分上设置有外部连接端子23。并且，也可以将第2绝缘层22、和第3绝缘层32合起来作为第2绝缘层看待。
从位置线18到元件区域的外边缘上形成的标记部分28a、28b留在通过位置线18邻接的两个半导体器件的相对的侧面上，此时有两种情况：在双方作为标记部分28a、28b露出的情况，及仅留在邻接的两个半导体器件的其中一方作为标记部分28a、28b露出的情况。本实施例为前者的情况，在邻接的两个半导体器件的侧面上有形状和尺寸完全相同的标记部分28a、28b。并且，虽然在本实施例中标记部分28a、28b的形状为矩形，但只要为能够用目视及检查装置识别的形状的话，则可以是能够用光刻工序形成的任何形状。另外，在各个半导体器件中，标记部分28a、28b的形成位置可以形成在侧面的任何地方。
到此所述的实施例为举例说明，本发明并不限定于这些实施例。例如，本发明不仅能够适用于具有形成了第2金属布线(支柱)17的结构的CSP半导体器件，也适用于具有仅形成了第1金属布线21而无支柱的结构的CSP半导体器件。那时，为拥有这样的结构的CSP，该结构：形成在外部连接端子形成用的岛20的上方具有开口部分的第2绝缘层22，在该开口部分形成外部连接端子23，确保外部连接端子23与岛20保持电连接。
并且，当标记部分28露出于一个半导体器件的多个侧面时，各面的标记部分28的形状及配置不同也行。
另外，在被切成单个的半导体器件的侧面上切割露出的方向、及表示产品信息的标记28，丝毫不能左右半导体器件的质量。
如上所述，本发明的半导体器件，由于通过在制造过程中的金属层的形成，来在侧面所规定的位置上形成由多个标记部分构成的产品信息的表示标记和方向表示标记，因此即使半导体器件非常地小，也能够在不受半导体器件的尺寸、形状和外部连接端子的排列的影响的情况下，通过产品编号和批量号码那样的产品信息，来确保产品的跟踪性，识别半导体器件的方向。
并且，由于为标记部分的金属层的侧面及表面被第2绝缘层覆盖，因此能够确保切削露出面中的金属层、和第1绝缘层及第2绝缘层的接触强度，防止因切割引起的金属层的脱落，使金属片和金属屑减少。
若标记部分露出于半导体器件的相互平行的两个侧面的话，则当在盘中装有多个半导体器件时，能够很容易地读取标记，能够快速地进行产品信息的读取，能够较快地进行挑选。
当形成标记部分的金属层与半导体器件的元件电极用电的方法连接在一起时，形成标志部分的金属层也能够作为将集成电路工作时产生的热从元件电极开始通过在侧面露出的标记部分，向半导体器件的外部放热的放热器件使用。并且，也能够将形成标志部分的金属层作为进行PCM(Process Control Module)的电气检查的检查用端子使用，其中，PCM进行金属布线和元件电极的连接可靠性、和金属布线的布线可靠性的晶片级CSP的工序确认。此时，也不必形成进行金属布线和元件电极的连接可靠性、和金属布线的布线可靠性的电气检查所需的外部连接端子，外部连接端子的端子数目也不受影响。
在半导体器件的侧面设置有阶形的突出部分，当使标记部分露出与半导体衬底的表面平行的面、和与半导体衬底的表面垂直的面的两方的面时，不仅从半导体器件的侧面，就是从形成外部连接端子的面或者其反面也能够识别，也就是说，为能够从两个面识别的结构，能够较易且高速地进行识别。并且，使用将多个成为标记部分的金属层和绝缘层重叠的结构，也能够形成含有更多的产品信息，例如条型码那样的标记。
本发明的半导体器件的制造方法，能够用较少的工序很容易地制造出所述半导体器件，能够省略形成以往的半导体器件的方向、产品编号及批量号码的工序。并且，若使成为标记部分的金属层与金属布线同时形成，则能够在不改变以往的工序和光刻工序的次数，且不增加制造工序，只要为能够形成的形状及位置的情况下，保持较高的尺寸精度及位置精度。

Claims (11)

1、一种半导体器件，其包括：半导体衬底；形成在所述半导体衬底表面上的元件电极；至少在所述元件电极上设置开口部分，形成在所述半导体衬底上的第1绝缘层；从所述元件电极上到所述第1绝缘层的一部分上形成的金属布线；形成在所述半导体衬底的上方的、除去所述金属布线的一部分表面之外的第2绝缘层；以及形成在从所述第2绝缘层露出的所述金属布线上的外部连接端，其特征在于：
由金属构成的多个标记部分，从与所述半导体衬底表面大致垂直的所述半导体器件的侧面中的、由所述第2绝缘层构成的部分露出。
2、根据权利要求1所述的半导体器件，其特征在于：
多个所述标记部分，构成所述半导体器件的识别记号。
3、根据权利要求1或者2所述的半导体器件，其特征在于：
所述标记部分，露出于相互平行的两个所述侧面。
4、根据权利要求1或者2所述的半导体器件，其特征在于：
在所述侧面设置有从该侧面垂直突出的突出部分；
所述标记部分，也从所述突出部分的与所述侧面相垂直的面露出。
5、根据权利要求1或者2所述的半导体器件，其特征在于：
所述标记部分，用电的方法连接在所述元件电极。
6、根据权利要求1或者2所述的半导体器件，其特征在于：
一些所述标记部分、和另一些所述标记部分的至少一部分，距所述半导体衬底表面的距离不同。
7、一种半导体器件的制造方法，其特征在于：
包括：在表面上形成元件电极的、由晶片构成的半导体衬底上形成第1绝缘层，且除去所述元件电极上的所述第1绝缘层的工序S；
从所述元件电极上到所述第1绝缘层上形成金属布线的工序T；
横跨所述半导体衬底的元件区域和位置线，形成成为标记部分的金属层的工序U；
在工序T及工序U之后，在所述半导体衬底上方整个面上形成第2绝缘层，且除去所述金属布线的一部分的表面上的该第2绝缘层的工序V；
在除去所述第2绝缘层而露出的所述金属布线的一部分的表面上形成外部连接端的工序W；以及
在所述位置线的位置上切断所述半导体衬底，成为单个半导体器件的工序X。
8、根据权利要求7所述的半导体器件的制造方法，其特征在于：
在所述工序U中，使通过所述工序X切成的单个的所述半导体器件的至少一个剖面上露出多个所述标记部分，来形成所述金属层。
9、根据权利要求7或者8所述的半导体器件的制造方法，其特征在于：
所述工序T和所述工序U同时进行。
10、根据权利要求7或者8所述的半导体器件的制造方法，其特征在于：
所述工序X，包括：在所述位置线的位置上用第1宽度切削所述第2绝缘层，直到所述金属层露出为止的工序X1；以及
用比所述第1宽度窄的第2宽度，对用所述第1宽度切削而露出的所述金属层的切削面的中央部分进行切削，直到将所述半导体衬底切断的工序X2。
11、根据权利要求7或者8所述的半导体器件的制造方法，其特征在于：
在所述工序U及工序V中，形成多个在其之间夹着所述第2绝缘层的所述金属层。
CNA200410084901XA 2003-11-04 2004-10-10 半导体器件及其制造方法 Pending CN1614771A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003374108A JP4257844B2 (ja) 2003-11-04 2003-11-04 半導体装置およびその製造方法
JP2003374108 2003-11-04

Publications (1)

Publication Number Publication Date
CN1614771A true CN1614771A (zh) 2005-05-11

Family

ID=34685922

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200410084901XA Pending CN1614771A (zh) 2003-11-04 2004-10-10 半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US20070052106A1 (zh)
JP (1) JP4257844B2 (zh)
CN (1) CN1614771A (zh)
TW (1) TWI241691B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100454043C (zh) * 2005-12-16 2009-01-21 群康科技(深圳)有限公司 增亮膜、背光模组及液晶显示模组
CN102683173A (zh) * 2012-03-31 2012-09-19 上海宏力半导体制造有限公司 减少晶圆电弧放电的方法以及集成电路制造方法
CN106920774A (zh) * 2015-11-19 2017-07-04 丰田自动车株式会社 半导体装置及半导体装置的制造方法
CN109390322A (zh) * 2017-08-04 2019-02-26 爱思开海力士有限公司 具有指示图案的半导体封装

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6561428B2 (en) 1997-10-17 2003-05-13 Hand Held Products, Inc. Imaging device having indicia-controlled image parsing mode
US7111787B2 (en) 2001-05-15 2006-09-26 Hand Held Products, Inc. Multimode image capturing and decoding optical reader
US6834807B2 (en) 2001-07-13 2004-12-28 Hand Held Products, Inc. Optical reader having a color imager
JP2008108987A (ja) * 2006-10-26 2008-05-08 Sharp Corp 半導体装置並びにこれを用いた表示装置及び電子機器
JP4308266B2 (ja) 2007-01-12 2009-08-05 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
JP5078725B2 (ja) 2008-04-22 2012-11-21 ラピスセミコンダクタ株式会社 半導体装置
JP5126370B2 (ja) * 2008-12-16 2013-01-23 株式会社村田製作所 回路モジュール
JP2010177569A (ja) * 2009-01-30 2010-08-12 Panasonic Corp 光学デバイス及びその製造方法
JP2011014604A (ja) * 2009-06-30 2011-01-20 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US8710630B2 (en) 2011-07-11 2014-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for marking the orientation of a sawed die
JP2013229440A (ja) * 2012-04-25 2013-11-07 Denso Corp 半導体装置およびその製造に用いられる半導体ウェハ
JP6369039B2 (ja) * 2014-02-05 2018-08-08 日本電気株式会社 接続部材、電子部品及び情報表示方法
US10276441B2 (en) 2017-06-30 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Protected chip-scale package (CSP) pad structure
US10535812B2 (en) * 2017-09-04 2020-01-14 Rohm Co., Ltd. Semiconductor device
JP6527269B2 (ja) * 2018-04-18 2019-06-05 ラピスセミコンダクタ株式会社 半導体装置
JP7519917B2 (ja) * 2019-01-31 2024-07-22 リンテック株式会社 エキスパンド方法及び半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5982044A (en) * 1998-04-24 1999-11-09 Vanguard International Semiconductor Corporation Alignment pattern and algorithm for photolithographic alignment marks on semiconductor substrates
JP2000077312A (ja) * 1998-09-02 2000-03-14 Mitsubishi Electric Corp 半導体装置
JP4132298B2 (ja) * 1998-10-27 2008-08-13 株式会社ルネサステクノロジ 重ね合わせ検査マークを備える半導体装置
JP2001144197A (ja) * 1999-11-11 2001-05-25 Fujitsu Ltd 半導体装置、半導体装置の製造方法及び試験方法
US20040075179A1 (en) * 2002-10-22 2004-04-22 United Microelectronics Corp Structural design of alignment mark
JP4102158B2 (ja) * 2002-10-24 2008-06-18 富士通株式会社 マイクロ構造体の製造方法
US7183137B2 (en) * 2003-12-01 2007-02-27 Taiwan Semiconductor Manufacturing Company Method for dicing semiconductor wafers

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100454043C (zh) * 2005-12-16 2009-01-21 群康科技(深圳)有限公司 增亮膜、背光模组及液晶显示模组
CN102683173A (zh) * 2012-03-31 2012-09-19 上海宏力半导体制造有限公司 减少晶圆电弧放电的方法以及集成电路制造方法
CN102683173B (zh) * 2012-03-31 2017-03-08 上海华虹宏力半导体制造有限公司 减少晶圆电弧放电的方法以及集成电路制造方法
CN106920774A (zh) * 2015-11-19 2017-07-04 丰田自动车株式会社 半导体装置及半导体装置的制造方法
CN106920774B (zh) * 2015-11-19 2021-10-19 株式会社电装 半导体装置及半导体装置的制造方法
CN109390322A (zh) * 2017-08-04 2019-02-26 爱思开海力士有限公司 具有指示图案的半导体封装

Also Published As

Publication number Publication date
TWI241691B (en) 2005-10-11
US20070052106A1 (en) 2007-03-08
JP2005142186A (ja) 2005-06-02
JP4257844B2 (ja) 2009-04-22
TW200516735A (en) 2005-05-16

Similar Documents

Publication Publication Date Title
CN1614771A (zh) 半导体器件及其制造方法
CN1186810C (zh) 半导体器件的芯片规模表面安装封装及其制造方法
US8053880B2 (en) Stacked, interconnected semiconductor package
CN1279604C (zh) 半导体装置及其制造方法、电路基板以及电子仪器
US8053276B2 (en) Method of stacking and interconnecting semiconductor packages via electrical connectors extending between adjoining semiconductor packages
JP5232185B2 (ja) 半導体装置の製造方法
TWI353028B (en) Substrate for forming semiconductor components and
KR20060051744A (ko) 반도체 장치 및 그 제조 방법
CN1925149A (zh) Tab用带载体及其制造方法
KR20170123238A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
CN110233133A (zh) 与嵌入式半导体管芯形成接触的方法以及相关半导体封装
CN104347437A (zh) 制造半导体器件的方法
JP2006351766A (ja) 半導体装置及びその製造方法
JP5247998B2 (ja) 半導体装置の製造方法
JP2006128637A (ja) 半導体装置及びその製造方法
JP4292041B2 (ja) 半導体基板、半導体基板の製造方法および半導体装置の製造方法
JP3988679B2 (ja) 半導体基板
JP4283240B2 (ja) 半導体装置の製造方法
US20040238973A1 (en) Semiconductor device having alignment post electrode and method of manufacturing the same
JP2004296812A (ja) 半導体装置及びその製造方法
TW200419746A (en) Chip scale package and method for marking the same
JP4341694B2 (ja) 半導体素子の製造方法
JP4641806B2 (ja) 半導体装置の製造方法及び半導体基板
WO2019071016A1 (en) STRUCTURE AND METHOD FOR SEMICONDUCTOR ENCAPSULATION
JP4987910B2 (ja) 半導体素子の半田層の製造方法、半導体素子のマークの製造方法及び半導体素子のダイシング方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication