JP5126370B2 - 回路モジュール - Google Patents
回路モジュール Download PDFInfo
- Publication number
- JP5126370B2 JP5126370B2 JP2010542907A JP2010542907A JP5126370B2 JP 5126370 B2 JP5126370 B2 JP 5126370B2 JP 2010542907 A JP2010542907 A JP 2010542907A JP 2010542907 A JP2010542907 A JP 2010542907A JP 5126370 B2 JP5126370 B2 JP 5126370B2
- Authority
- JP
- Japan
- Prior art keywords
- identification code
- circuit module
- substrate
- module
- formation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09927—Machine readable code, e.g. bar code
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49108—Electric battery cell making
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49108—Electric battery cell making
- Y10T29/49115—Electric battery cell making including coating or impregnating
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49121—Beam lead frame or beam lead device
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
Description
このような回路モジュール及び集合基板の生産履歴管理を行う方法として特許文献1が開示されている。
(1)複数の回路モジュールが形成された集合基板の分割によって得られる回路モジュールであって、
矩形板状のモジュール基板と、
前記モジュール基板の第1の主面に形成された電極と、
前記モジュール基板の第1の主面に形成されたレジスト膜と、を備え、
前記モジュール基板の第1の主面には、前記電極の部分的な形成/非形成によって、または前記レジスト膜の部分的な形成/非形成によって、前記モジュール基板の方向を表す方向識別用領域を有し、
前記モジュール基板の第1の主面の周辺部には信号入出力端子が配列され、
前記信号入出力端子で囲まれた内側の縦横のマトリクス状の位置に複数の内側端子が配列され、
前記方向識別用領域は前記マトリクス状の位置の少なくとも一つの位置であり、
前記方向識別用領域に前記集合基板上の回路モジュールの位置情報をもつ第1の識別符号が形成されたものとする。
これにより、文字を形成する場合よりも必要解像度は低くてすみ、限られたスペースに識別符号を形成できる。
この構成により、電極パターンの形成時に前記第1の識別符号を同時に形成でき、またはレジスト膜の形成時に前記第1の識別符号を同時に形成でき、第1の識別符号を形成するための特別な工程が不要となる。
この構成により、第1の識別符号が剥がれにくく、前記方向識別用領域を光反射により認識する際に誤認識が生じにくい。
前記モジュール基板の第2の主面に複数の部品が配置され、
前記複数の部品は前記モジュール基板上で樹脂により封止されているものとする。
これにより、金属キャップが不要となり、薄型化できる。しかも、樹脂封止された状態のまま識別符号を容易に読み取ることができる。すなわち、特に樹脂封止された回路モジュールに適した構造となる。
この構成により、2つの識別符号を用いて回路モジュールの識別機能が高まる。
これにより、第2の識別符号で集合基板が識別でき、第1の識別符号で集合基板内での位置が識別できる。また、第2の識別符号は製造毎に異なるが、第1の識別符号は常に同じパターンに形成できる。このように一定パターンの第1の識別符号は基本的に印刷法で形成できるので、第1の識別符号を形成するためのコストの増加がない。しかも、変動する識別符号のみ第2の識別符号として設けるだけであるので、第2の識別符号の桁数などを最小限なものとすることができ、レーザマーキング等で形成する際に回路モジュール1個あたりに要する時間が長くなることがない。
第1の実施形態に係る回路モジュールについて図2〜図6を参照して説明する。
図2は第1の実施形態に係る回路モジュールの製造途中における集合基板の状態での平面図である。集合基板100には複数のモジュール基板部30が備えられている。この例では12行×12列のモジュール基板部を備え、後にこの集合基板100を分割することによって144個の回路モジュールを得ることになる。
なお、モジュール基板30の四隅のすべてまたは幾つかに信号入出力端子を形成してもよい。このことは、後に示す他の実施形態についても同様である。
このようにして、最大(16行,16列)のモジュール基板の位置を表す。
(1)図2に示した集合基板100の部品搭載面(図2に示された方向からは裏面側になる面)に所定の電子部品を搭載する。
(2)集合基板100の部品搭載面の全体を絶縁性の樹脂によって封止する。
(3)各モジュール基板30の境界線で、樹脂封止面側から集合基板100の厚みの中央までの深さの溝を形成する。
(4)封止された前記樹脂の表面に導電性ペーストを塗布し、乾燥硬化させる。
(5)その後、各回路モジュールの天面(実装面とは反対側の面)となる位置に、集合基板の識別(その回路モジュールがどの集合基板から分割されたものであるかを表す識別情報)をもつ第2の識別符号を付与する。
(6)最後に、集合基板100全体をカットすることによって個別の回路モジュールを構成する。
図7(A)、図7(B)は、第2の実施形態に係る2種類の回路モジュールの実装面側の平面図である。
図8は、第3の実施形態に係る回路モジュールで用いる第1の識別符号の構成を示す図である。この第1の識別符号は、行位置情報37R及び列位置情報37Cを備えている。丸内の数字はビットの桁番号である。
方向識別用領域39に対してこのように8ビットの行位置情報と8ビットの列位置情報とをもたせてもよい。
このようにして、最大(255行,255列)のモジュール基板の位置情報をもたせることができる。
図10は、第4の実施形態に係る回路モジュールの基板実装面側の平面図であり、回路モジュールとして完成したときの実装面側(第1の主面側)の平面図である。モジュール基板30の周辺部(四辺)には信号入出力端子42が配列されている。またモジュール基板30の四隅には外側グランド端子41が形成されている。
モジュール基板30の前記信号入出力端子42及び外側グランド端子41で囲まれた内側は内側グランド端子形成領域31である。この内側グランド端子形成領域31内に複数の内側グランド端子40が個別に形成されている。これらの各電極間にはレジスト膜43が形成されている。
このことによって、各電極の剥がれを防止できるとともに、方向識別用領域の位置をその光の反射量の違いにより認識する際に、誤認識が生じにくいという効果を奏する。
図11は、第5の実施形態に係る回路モジュールの基板実装面側の平面図であり、回路モジュールとして完成したときの実装面側(第1の主面側)の平面図である。モジュール基板30の周辺部(四辺)には信号入出力端子42が配列されている。またモジュール基板30の四隅には外側グランド端子41が形成されている。
モジュール基板30の、信号入出力端子42及び外側グランド端子41で囲まれた内側は内側グランド端子形成領域31である。この内側グランド端子形成領域31内に連続したグランド電極が形成されている。但し、方向識別用領域39にグランド電極の部分的な開口(抜きパターン)によって第1の識別符号38が形成されている。
このことによって、各電極の剥がれを防止できるとともに、方向識別用領域の位置をその光の反射量の違いにより認識する際に、誤認識が生じにくいという効果を奏する。
図12は、第6の実施形態に係る回路モジュールの基板実装面側の平面図であり、回路モジュールとして完成したときの実装面側(第1の主面側)の平面図である。モジュール基板30の周辺部(四辺)には信号入出力端子42が配列されている。またモジュール基板30の四隅には外側グランド端子41が形成されている。
モジュール基板30の、信号入出力端子42及び外側グランド端子41で囲まれた内側は内側グランド端子形成領域31である。この内側グランド端子形成領域31内に連続したグランド電極が形成されている。そして、内側グランド端子形成領域31内に複数のレジスト膜43の開口による内側グランド端子40が形成されている。但し、方向識別用領域39にはレジスト膜の部分的な開口(抜きパターン)によって第1の識別符号38が形成されている。
この構成により、第1の識別符号38が剥がれにくくなる。
図13は、第7の実施形態に係る回路モジュールの実装面側の平面図である。この例では、内側グランド端子形成領域31に、連続したグランド電極40Aが形成され、レジスト膜43の開口による内側グランド端子40が設けられるとともに、レジスト膜のパターンによって第1の識別符号38が形成されている。この第1の識別符号38の周囲(方向識別用領域39)にはグランド電極が形成されていなくて、この部分にレジスト膜のみによって第1の識別符号38が形成されている。
次に、この発明の回路モジュールの管理方法について図14のフローチャートを参照して説明する。
図14(A)は回路モジュールの製造方法の手順を示すフローチャートである。まず、第1の実施形態で図2等に示したように、集合基板100に対して複数の回路モジュールを形成する(S11)。続いて各回路モジュールの表面側に第2の識別符号をレーザマーキング法で形成する(S12)。その後、複数の回路モジュールへ分割し、所定のパーツフィーダに適合するようにテーピングする(S13→S14)。
もし異常であれば、その回路モジュールの実装面側の第1の識別符号を読み取り、その回路モジュールが集合基板のどの位置から切り出されたものであるかを把握する。そして、その回路モジュールの不良解析を行う(S34→S35)。このことにより、集合基板の位置と不良率や不良モードとの関係(分布等)を統計的に管理できる。
これにより、いつ製造されたどの集合基板のどこから分割された回路モジュールであるかを管理対象にでき、トレーサビリティが向上する。なお、識別符号の読み取りは、画像認識で行ったり、レーザー、顕微鏡を用いて行ったりできる。
30…モジュール基板,モジュール基板部
31…内側グランド端子形成領域
37C…列位置情報
37R…行位置情報
38…第1の識別符号
38C…列位置情報
38C1,38C2,38C3,38C4…ドット形成領域
38R…行位置情報
38R1,38R2,38R3,38R4…ドット形成領域
39…方向識別用領域
39A,39B…方向識別用領域
40…内側グランド端子
41…外側グランド端子
42…信号入出力端子
43…レジスト膜
50…回路モジュール
51…第2の識別符号
51A…集合基板番号
51B…製造番号
Claims (7)
- 複数の回路モジュールが形成された集合基板の分割によって得られる回路モジュールであって、
矩形板状のモジュール基板と、
前記モジュール基板の第1の主面に形成された電極と、
前記モジュール基板の第1の主面に形成されたレジスト膜と、を備え、
前記モジュール基板の第1の主面には、前記電極の部分的な形成/非形成によって、または前記レジスト膜の部分的な形成/非形成によって、前記モジュール基板の方向を表す方向識別用領域を有し、
前記モジュール基板の第1の主面の周辺部には信号入出力端子が配列され、
前記信号入出力端子で囲まれた内側の縦横のマトリクス状の位置に複数の内側端子が配列され、
前記方向識別用領域は前記マトリクス状の位置の少なくとも一つの位置であり、
前記方向識別用領域に前記集合基板上の前記モジュール基板の位置情報をもつ第1の識別符号が形成された回路モジュール。 - 前記第1の識別符号はドットパターンで表された、請求項1に記載の回路モジュール。
- 前記第1の識別符号は、前記電極の部分的な形成/非形成によって、または前記レジスト膜の部分的な形成/非形成によって構成された、請求項1または2に記載の回路モジュール。
- 前記第1の識別符号は、前記電極の部分的な形成/非形成によって構成され、且つ前記方向識別用領域が前記レジスト膜で覆われた、請求項1〜3のいずれかに記載の回路モジュール。
- 前記モジュール基板の第1の主面は前記回路モジュールの実装面であり、
前記モジュール基板の第2の主面に複数の部品が配置され、
前記複数の部品は前記モジュール基板上で樹脂により封止されている、請求項1〜4のいずれかに記載の回路モジュール。 - 前記モジュール基板の第2の主面側の外面に第2の識別符号が形成された、請求項1〜5のいずれかに記載の回路モジュール。
- 前記第2の識別符号は、前記集合基板の識別情報をもつ、請求項6に記載の回路モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010542907A JP5126370B2 (ja) | 2008-12-16 | 2009-09-29 | 回路モジュール |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008319852 | 2008-12-16 | ||
JP2008319852 | 2008-12-16 | ||
JP2010542907A JP5126370B2 (ja) | 2008-12-16 | 2009-09-29 | 回路モジュール |
PCT/JP2009/066907 WO2010070964A1 (ja) | 2008-12-16 | 2009-09-29 | 回路モジュール及びその管理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2010070964A1 JPWO2010070964A1 (ja) | 2012-05-24 |
JP5126370B2 true JP5126370B2 (ja) | 2013-01-23 |
Family
ID=42268639
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010542907A Active JP5126370B2 (ja) | 2008-12-16 | 2009-09-29 | 回路モジュール |
Country Status (4)
Country | Link |
---|---|
US (1) | US8431827B2 (ja) |
JP (1) | JP5126370B2 (ja) |
CN (1) | CN102246605B (ja) |
WO (1) | WO2010070964A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019141493A (ja) * | 2018-02-23 | 2019-08-29 | 株式会社三共 | 遊技機 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5899890B2 (ja) * | 2011-12-16 | 2016-04-06 | 株式会社村田製作所 | 基板集合体 |
JP6259564B2 (ja) * | 2012-12-07 | 2018-01-10 | 株式会社村田製作所 | 電子部品 |
TWM468814U (zh) * | 2013-08-28 | 2013-12-21 | Bellwether Electronic Corp | 連接器料帶及其連接器模組 |
JP6622121B2 (ja) * | 2016-03-16 | 2019-12-18 | 新光電気工業株式会社 | 配線基板及びその検査方法 |
JP6432629B2 (ja) * | 2017-03-21 | 2018-12-05 | 株式会社村田製作所 | 電子部品の実装構造 |
CN107708288A (zh) * | 2017-09-08 | 2018-02-16 | 江西景旺精密电路有限公司 | 一种pcb板及其加工方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0338654U (ja) * | 1989-08-24 | 1991-04-15 | ||
JPH05218600A (ja) * | 1992-02-04 | 1993-08-27 | Ibiden Co Ltd | プリント配線板 |
JP2001156217A (ja) * | 1999-11-29 | 2001-06-08 | Hitachi Ltd | 半導体装置の製造方法 |
JP2002043703A (ja) * | 2000-07-31 | 2002-02-08 | Optrex Corp | 多面取りマザー基板および液晶表示素子 |
JP2003188039A (ja) * | 2001-12-20 | 2003-07-04 | Murata Mfg Co Ltd | 積層型電子部品 |
JP2005183939A (ja) * | 2003-11-28 | 2005-07-07 | Matsushita Electric Ind Co Ltd | 回路基板の生産方法とシステム |
JP2005277075A (ja) * | 2004-03-24 | 2005-10-06 | Kyocera Corp | 配線基板 |
JP2005294635A (ja) * | 2004-04-01 | 2005-10-20 | Seiko Epson Corp | 配線基板および電子部品モジュール |
JP2007042934A (ja) * | 2005-08-04 | 2007-02-15 | Juki Corp | 多面取り基板の生産履歴管理方法及び多面取り基板 |
Family Cites Families (64)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5032542A (en) * | 1988-11-18 | 1991-07-16 | Sanyo Electric Co., Ltd. | Method of mass-producing integrated circuit devices using strip lead frame |
US5171703A (en) * | 1991-08-23 | 1992-12-15 | Intel Corporation | Device and substrate orientation for defect reduction and transistor length and width increase |
JP3156896B2 (ja) * | 1994-01-28 | 2001-04-16 | 富士通株式会社 | 半導体装置の製造方法およびかかる製造方法により製造された半導体装置 |
JP2000156435A (ja) * | 1998-06-22 | 2000-06-06 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP3055104B2 (ja) * | 1998-08-31 | 2000-06-26 | 亜南半導体株式会社 | 半導体パッケ―ジの製造方法 |
JP4234244B2 (ja) * | 1998-12-28 | 2009-03-04 | 富士通マイクロエレクトロニクス株式会社 | ウエハーレベルパッケージ及びウエハーレベルパッケージを用いた半導体装置の製造方法 |
JP2001144197A (ja) * | 1999-11-11 | 2001-05-25 | Fujitsu Ltd | 半導体装置、半導体装置の製造方法及び試験方法 |
US6561118B2 (en) * | 2000-01-14 | 2003-05-13 | Kirby J. Mead | Flexible male/female mold for custom surfboard production |
WO2001073868A2 (en) * | 2000-03-24 | 2001-10-04 | Cymbet Corporation | Device enclosures and devices with integrated battery |
JP3605009B2 (ja) * | 2000-08-03 | 2004-12-22 | 三洋電機株式会社 | 半導体装置の製造方法 |
US6909178B2 (en) * | 2000-09-06 | 2005-06-21 | Sanyo Electric Co., Ltd. | Semiconductor device and method of manufacturing the same |
JP2002208668A (ja) * | 2001-01-10 | 2002-07-26 | Hitachi Ltd | 半導体装置およびその製造方法 |
US7113258B2 (en) * | 2001-01-15 | 2006-09-26 | Asml Netherlands B.V. | Lithographic apparatus |
US6768539B2 (en) * | 2001-01-15 | 2004-07-27 | Asml Netherlands B.V. | Lithographic apparatus |
JP4649745B2 (ja) * | 2001-02-01 | 2011-03-16 | ソニー株式会社 | 発光素子の転写方法 |
US6732004B2 (en) * | 2001-02-26 | 2004-05-04 | Asml Netherlands B.V. | Computer program for determining a corrected position of a measured alignment mark, device manufacturing method, and device manufactured thereby |
JP2002319533A (ja) * | 2001-04-24 | 2002-10-31 | Nikon Corp | 転写露光方法、転写露光装置及びデバイス製造方法 |
US20020160368A1 (en) * | 2001-04-30 | 2002-10-31 | Bass Jay K.. | Chemical arrays with oriented rows |
EP1256843A1 (en) * | 2001-05-08 | 2002-11-13 | ASML Netherlands B.V. | Method of calibrating a lithographic apparatus |
KR100583693B1 (ko) * | 2001-05-23 | 2006-05-25 | 에이에스엠엘 네델란즈 비.브이. | 실질적으로 투과성인 공정층내에 정렬마크가 제공된 기판,상기 마크를 노광하는 마스크, 디바이스 제조방법 및 그디바이스 |
JP4680424B2 (ja) * | 2001-06-01 | 2011-05-11 | Okiセミコンダクタ株式会社 | 重ね合わせ位置検出マークの製造方法 |
US6747282B2 (en) * | 2001-06-13 | 2004-06-08 | Asml Netherlands B.V. | Lithographic apparatus, device manufacturing method, and device manufactured thereby |
TW550724B (en) * | 2001-06-27 | 2003-09-01 | Shinko Electric Ind Co | Wiring substrate having position information |
JP4023159B2 (ja) * | 2001-07-31 | 2007-12-19 | ソニー株式会社 | 半導体装置の製造方法及び積層半導体装置の製造方法 |
JP2003045876A (ja) * | 2001-08-01 | 2003-02-14 | Seiko Epson Corp | 半導体装置 |
TW200300990A (en) * | 2001-12-11 | 2003-06-16 | Nagra Id S A | Low cost electronic module and method for manufacturing such module |
EP1353229A1 (en) * | 2002-04-09 | 2003-10-15 | ASML Netherlands B.V. | Lithographic apparatus, device manufacturing method and device manufactured thereby |
KR100563102B1 (ko) * | 2002-09-12 | 2006-03-27 | 에이에스엠엘 네델란즈 비.브이. | 표면들로부터 입자들을 제거함으로써 세정하는 방법,세정장치 및 리소그래피투영장치 |
US7364896B2 (en) * | 2002-10-31 | 2008-04-29 | Agilent Technologies, Inc. | Test strips including flexible array substrates and method of hybridization |
US7402279B2 (en) * | 2002-10-31 | 2008-07-22 | Agilent Technologies, Inc. | Device with integrated microfluidic and electronic components |
US7422911B2 (en) * | 2002-10-31 | 2008-09-09 | Agilent Technologies, Inc. | Composite flexible array substrate having flexible support |
US20040086869A1 (en) * | 2002-10-31 | 2004-05-06 | Schembri Carol T. | Device having multiple molecular arrays |
US20040087009A1 (en) * | 2002-10-31 | 2004-05-06 | Schembri Carol T. | Array substrates having protective layer |
US7390457B2 (en) * | 2002-10-31 | 2008-06-24 | Agilent Technologies, Inc. | Integrated microfluidic array device |
CN100510962C (zh) * | 2002-12-16 | 2009-07-08 | Asml荷兰有限公司 | 具有对准子***的光刻装置和使用对准的器件制造方法 |
SG123589A1 (en) * | 2002-12-19 | 2006-07-26 | Asml Netherlands Bv | A lithographic projection mask, a device manufacturing method using a lithographic projection mask and a device manufactured thereby |
JP3844467B2 (ja) * | 2003-01-08 | 2006-11-15 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
US7022436B2 (en) * | 2003-01-14 | 2006-04-04 | Asml Netherlands B.V. | Embedded etch stop for phase shift masks and planar phase shift masks to reduce topography induced and wave guide effects |
US7022437B2 (en) * | 2003-01-15 | 2006-04-04 | Asml Netherlands B.V. | Perfluoropolyether liquid pellicle and methods of cleaning masks using perfluoropolyether liquid |
JP4796271B2 (ja) * | 2003-07-10 | 2011-10-19 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US7120987B2 (en) * | 2003-08-05 | 2006-10-17 | Avery Dennison Corporation | Method of making RFID device |
JP4241302B2 (ja) * | 2003-09-30 | 2009-03-18 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
JP3962713B2 (ja) * | 2003-09-30 | 2007-08-22 | キヤノン株式会社 | アライメントマークの形成方法、およびデバイスが構成される基板 |
JP2005116687A (ja) * | 2003-10-06 | 2005-04-28 | Renesas Technology Corp | リードフレーム、半導体装置及び半導体装置の製造方法 |
JP4257844B2 (ja) * | 2003-11-04 | 2009-04-22 | パナソニック株式会社 | 半導体装置およびその製造方法 |
CN1886707B (zh) * | 2003-11-28 | 2010-04-28 | 松下电器产业株式会社 | 电路板的生产方法和***以及其中用的底板和用该底板的电路板 |
US7130049B2 (en) * | 2003-12-24 | 2006-10-31 | Asml Netherlands B.V. | Method of measurement, method for providing alignment marks, and device manufacturing method |
US7259828B2 (en) * | 2004-05-14 | 2007-08-21 | Asml Netherlands B.V. | Alignment system and method and device manufactured thereby |
JP4353853B2 (ja) * | 2004-05-20 | 2009-10-28 | 三洋電機株式会社 | 回路装置の製造方法および板状体 |
US7102736B2 (en) * | 2004-06-29 | 2006-09-05 | Asml Netherlands B.V. | Method of calibration, calibration substrate, and method of device manufacture |
JP4494175B2 (ja) * | 2004-11-30 | 2010-06-30 | 新光電気工業株式会社 | 半導体装置 |
JP4471213B2 (ja) * | 2004-12-28 | 2010-06-02 | Okiセミコンダクタ株式会社 | 半導体装置およびその製造方法 |
US20060146307A1 (en) * | 2004-12-30 | 2006-07-06 | Asml Netherlands B.V. | Lithographic apparatus and device manufacturing method |
JP4731191B2 (ja) * | 2005-03-28 | 2011-07-20 | 富士通セミコンダクター株式会社 | 半導体装置及び半導体装置の製造方法 |
US7598024B2 (en) * | 2006-03-08 | 2009-10-06 | Asml Netherlands B.V. | Method and system for enhanced lithographic alignment |
JP2007311378A (ja) * | 2006-05-16 | 2007-11-29 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
US7879514B2 (en) * | 2006-08-04 | 2011-02-01 | Asml Netherlands B.V. | Lithographic method and patterning device |
US7901989B2 (en) * | 2006-10-10 | 2011-03-08 | Tessera, Inc. | Reconstituted wafer level stacking |
WO2008105245A1 (ja) * | 2007-02-28 | 2008-09-04 | Koa Corporation | 発光部品およびその製造法 |
US8058098B2 (en) * | 2007-03-12 | 2011-11-15 | Infineon Technologies Ag | Method and apparatus for fabricating a plurality of semiconductor devices |
JP2009010559A (ja) * | 2007-06-27 | 2009-01-15 | Nippon Dempa Kogyo Co Ltd | 圧電部品及びその製造方法 |
JP5064158B2 (ja) * | 2007-09-18 | 2012-10-31 | 新光電気工業株式会社 | 半導体装置とその製造方法 |
JP4525866B2 (ja) * | 2008-08-19 | 2010-08-18 | 株式会社村田製作所 | 回路モジュール及びその製造方法 |
US20100052191A1 (en) * | 2008-08-29 | 2010-03-04 | Qimonda Ag | Metrology Mark with Elements Arranged in a Matrix, Method of Manufacturing Same and Alignment Method |
-
2009
- 2009-09-29 CN CN200980150341.4A patent/CN102246605B/zh active Active
- 2009-09-29 JP JP2010542907A patent/JP5126370B2/ja active Active
- 2009-09-29 WO PCT/JP2009/066907 patent/WO2010070964A1/ja active Application Filing
-
2011
- 2011-06-08 US US13/155,463 patent/US8431827B2/en active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0338654U (ja) * | 1989-08-24 | 1991-04-15 | ||
JPH05218600A (ja) * | 1992-02-04 | 1993-08-27 | Ibiden Co Ltd | プリント配線板 |
JP2001156217A (ja) * | 1999-11-29 | 2001-06-08 | Hitachi Ltd | 半導体装置の製造方法 |
JP2002043703A (ja) * | 2000-07-31 | 2002-02-08 | Optrex Corp | 多面取りマザー基板および液晶表示素子 |
JP2003188039A (ja) * | 2001-12-20 | 2003-07-04 | Murata Mfg Co Ltd | 積層型電子部品 |
JP2005183939A (ja) * | 2003-11-28 | 2005-07-07 | Matsushita Electric Ind Co Ltd | 回路基板の生産方法とシステム |
JP2005277075A (ja) * | 2004-03-24 | 2005-10-06 | Kyocera Corp | 配線基板 |
JP2005294635A (ja) * | 2004-04-01 | 2005-10-20 | Seiko Epson Corp | 配線基板および電子部品モジュール |
JP2007042934A (ja) * | 2005-08-04 | 2007-02-15 | Juki Corp | 多面取り基板の生産履歴管理方法及び多面取り基板 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019141493A (ja) * | 2018-02-23 | 2019-08-29 | 株式会社三共 | 遊技機 |
Also Published As
Publication number | Publication date |
---|---|
US8431827B2 (en) | 2013-04-30 |
CN102246605A (zh) | 2011-11-16 |
WO2010070964A1 (ja) | 2010-06-24 |
JPWO2010070964A1 (ja) | 2012-05-24 |
CN102246605B (zh) | 2013-08-07 |
US20110239457A1 (en) | 2011-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5126370B2 (ja) | 回路モジュール | |
US6578764B1 (en) | Method of controlling manufacturing process of photoelectric conversion apparatus | |
US9941218B2 (en) | Display apparatus capable of easily acquiring identification about a display panel and a driving chip | |
CN111883687A (zh) | Oled显示面板及其制备方法、显示装置 | |
US20140110152A1 (en) | Printed circuit board and method for manufacturing same | |
CN103390610B (zh) | 电子零件模组及其制造方法 | |
JP4926421B2 (ja) | 光通信モジュールおよびその製造方法 | |
US9595689B2 (en) | Display device and manufacturing process of display device | |
JPH10173299A (ja) | プリント配線基板 | |
JP2008113053A (ja) | 光電変換装置の製造工程管理方法 | |
JP2001102604A (ja) | 光電変換装置の製造工程管理方法 | |
US10504801B2 (en) | Method and apparatus for detecting and removing defective integrated circuit packages | |
JPH05267482A (ja) | 半導体装置 | |
CN217283538U (zh) | 印刷电路板和电子设备 | |
US20230178471A1 (en) | Semiconductor device | |
JP2006190879A (ja) | 固体撮像装置 | |
CN103582305B (zh) | 印刷电路板成品的制作方法 | |
JP3918654B2 (ja) | 多面付けプリント基板シート | |
JPH05334481A (ja) | ピクセルコードの認識方法 | |
JPH04171709A (ja) | 半導体装置 | |
JP2006228875A (ja) | 集合プリント配線基板及び識別方法 | |
JP2013069868A (ja) | 小型モジュール、及びその製造方法 | |
JP2001007459A (ja) | 多層印刷配線基板 | |
KR20040019531A (ko) | 양불량 인식표가 형성된 반도체용 배선기판 | |
JPH11354390A (ja) | 固体電解コンデンサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120522 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120821 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120829 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121002 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121015 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5126370 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151109 Year of fee payment: 3 |