JP5247998B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5247998B2
JP5247998B2 JP2006219182A JP2006219182A JP5247998B2 JP 5247998 B2 JP5247998 B2 JP 5247998B2 JP 2006219182 A JP2006219182 A JP 2006219182A JP 2006219182 A JP2006219182 A JP 2006219182A JP 5247998 B2 JP5247998 B2 JP 5247998B2
Authority
JP
Japan
Prior art keywords
plating
resist film
plating resist
forming
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006219182A
Other languages
English (en)
Other versions
JP2008047579A (ja
Inventor
智宏 伊藤
昭一 児谷
Original Assignee
株式会社テラミクロス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社テラミクロス filed Critical 株式会社テラミクロス
Priority to JP2006219182A priority Critical patent/JP5247998B2/ja
Publication of JP2008047579A publication Critical patent/JP2008047579A/ja
Application granted granted Critical
Publication of JP5247998B2 publication Critical patent/JP5247998B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

この発明は半導体装置の製造方法に関する。
従来のCSP(chip size package)と呼ばれる半導体装置の製造方法において、半導体ウエハ上に電解メッキにより例えば外部接続用電極としての柱状電極を形成する場合には、半導体ウエハ上の全面に形成された下地金属層上に、柱状電極形成領域に対応する部分に開口部を有するメッキレジスト膜を形成し、下地金属層をメッキ電流路とした電解メッキを行うことにより、メッキレジスト膜の開口部内に柱状電極を形成している(例えば、特許文献1参照)。
特開2004−349611号公報
上記従来の半導体装置の製造方法において、柱状電極形成領域に対応する部分に開口部を有するメッキレジスト膜を形成する場合には、下地金属層上の全面にネガ型の未露光のメッキレジスト膜を形成し、複数個の半導体装置に対応するサイズの柱状電極形成用露光マスクを用いたステップ露光を行なうことにより、メッキレジスト膜全体を露光し、次いで現像を行なうことにより、柱状電極形成領域に対応する部分におけるメッキレジスト膜に開口部を形成している。
ところで、上記特許文献1には記載がないが、下地金属層の周辺部をメッキ用接続端子部として使用するため、メッキレジスト膜の周辺部を除去して下地金属層の周辺部を露出させる必要がある。このため、ネガ型のメッキレジスト膜の周辺部上面に遮光リングを配置した状態で、柱状電極形成用露光マスクを用いたステップ露光を行ない、次いで現像を行なうことにより、柱状電極形成領域に対応する部分におけるメッキレジスト膜に開口部を形成し、且つ、メッキレジスト膜の周辺部を除去して下地金属層の周辺部を露出させている。
しかしながら、上記のような半導体装置の製造方法では、メッキレジスト膜の周辺部上面に配置された遮光リングのすぐ内側におけるメッキレジスト膜もステップ露光されるため、メッキ用接続端子部のすぐ内側におけるメッキレジスト膜にも開口部が形成される。この状態における半導体ウエハの周辺部の一例の平面図を図20(A)に示し、そのB−B線に沿う断面図を図20(B)に示す。
図20(A)、(B)に示すように、半導体ウエハ41の上面全体には下地金属層42が形成され、下地金属層42の周辺部以外の上面にはメッキレジスト膜43が形成され、メッキレジスト膜43には円形状の開口部44が形成されている。この場合、下地金属層42の周辺部からなるメッキ用接続端子部42aのすぐ内側におけるメッキレジスト膜43の周辺部には外側が開放された開口部44aが形成されている。
一方、半導体ウエハ41をメッキ治具に取り付け、メッキ治具の給電部材をメッキ用接続端子部42aに接触させたとき、この接触部分へのメッキ液の浸入を防止する必要がある。このため、図21(A)、(B)に示すように、メッキ治具のシールリング45をメッキレジスト膜43の周辺部上面に接触させているが、メッキレジスト膜43の周辺部に外側が開放された開口部44aが形成されていると、この開口部44aをシールリング45で完全に覆うことができない。
この結果、メッキ液がメッキレジスト膜43の周辺部の開口部44aを介してメッキ用接続端子部42aの部分に浸入し、メッキ液が酸性であることから、メッキ用接続端子部42aが腐食し、メッキ治具の給電部材によるメッキ用接続端子部42aに対する安定した接触を得ることができず、給電が不安定になり、メッキ不良の原因となってしまうという問題がある。
そこで、この発明は、電解メッキにより柱状電極を形成するとき、半導体ウエハ上の全面に形成された下地金属層の周辺部からなるメッキ用接続端子部の部分へのメッキ液の浸入を確実に防止することができる半導体装置の製造方法を提供することを目的とする。
この発明は、上記目的を達成するため、半導体ウエハ上の全面に下地金属層を形成する工程と、前記下地金属層上に未露光の第1のメッキレジスト膜を形成する工程と、前記第1のメッキレジスト膜の周辺部を除去して前記下地金属層の周辺部をメッキ用接続端子部として使用するために露出させる工程と、露光および現像を行なうことにより、前記第1のメッキレジスト膜に配線形成用開口部を形成し、且つ、前記下地金属層上において前記メッキ用接続端子部の内側に前記第1のメッキレジスト膜からなるリング状のシールリング接触部を形成する工程と、前記シールリング接触部に、前記第1のメッキレジスト膜の周辺部をメッキしないためのメッキ治具のシールリングを接触させ、且つ、前記メッキ用接続端子部に前記メッキ治具の給電部材を接触させた状態で、電解メッキを行なうことにより、前記第1のメッキレジスト膜の配線形成用開口部内の前記下地金属層上に配線を形成する工程と、前記配線、前記第1のメッキレジスト膜、前記シールリング接触部および前記メッキ用接続端子部上の全面に未露光の第2のメッキレジスト膜を形成する工程と、露光および現像を行なうことにより、前記第2のメッキレジスト膜に柱状電極形成用開口部を形成し、且つ、前記第2のメッキレジスト膜の周辺部を除去して前記メッキ用接続端子部および前記シールリング接触部の少なくとも外周側を露出させる工程と、前記シールリング接触部に、前記第2のメッキレジスト膜の周辺部をメッキしないための前記メッキ治具のシールリングを接触させ、且つ、前記メッキ用接続端子部に前記メッキ治具の給電部材を接触させた状態で、電解メッキを行なうことにより、前記第2のメッキレジスト膜の柱状電極形成用開口部内の前記配線の接続パッド部上に柱状電極を形成する工程と、前記両メッキレジスト膜をレジスト剥離液を用いて剥離する工程と、前記配線をマスクとして前記下地金属層の不要な部分をエッチングして除去する工程と、を有することを特徴とするものである。
この発明によれば、半導体ウエハ上の全面に形成された下地金属層上においてメッキ用接続端子部の内側に第1のメッキレジスト膜からなるシールリング接触部を形成しているので、第2のメッキレジスト膜に柱状電極形成用開口部を形成するとき、第2のメッキレジスト膜の周辺部を除去してメッキ用接続端子部およびシールリング接触部の少なくとも外周側を露出させ、電解メッキにより柱状電極を形成するとき、シールリング接触部にメッキ治具のシールリングを接触させることができ、第2のメッキレジスト膜の周辺部に外側が開放された柱状電極形成用開口部が形成されていても、メッキ用接続端子部の部分へのメッキ液の浸入を確実に防止することができる。
図1はこの発明の一実施形態としての製造方法により製造された半導体装置の断面図を示す。この半導体装置は、一般的にはCSPと呼ばれるものであり、シリコン基板(半導体基板)1を備えている。シリコン基板1の上面には集積回路(図示せず)が設けられ、上面周辺部には、2個のみを図示するが実際には多数の、アルミニウム系金属等からなる接続パッド2が集積回路に接続されて設けられている。
接続パッド2の中央部を除くシリコン基板1の上面には酸化シリコン等からなる絶縁膜3が設けられ、接続パッド2の中央部は絶縁膜3に設けられた開口部4を介して露出されている。絶縁膜3の上面にはポリイミド系樹脂等からなる保護膜5が設けられている。絶縁膜3の開口部4に対応する部分における保護膜5には開口部6が設けられている。
保護膜5の上面には銅等からなる下地金属層7が設けられている。下地金属層7の上面全体には銅からなる配線8が設けられている。下地金属層7を含む配線8の一端部は、絶縁膜3および保護膜5の開口部4、6を介して接続パッド2に接続されている。配線8の接続パッド部上面には銅からなる柱状電極9が設けられている。配線8を含む保護膜5の上面にはエポキシ系樹脂等からなる封止膜10がその上面が柱状電極9の上面と面一となるように設けられている。柱状電極9の上面には半田ボール11が設けられている。
次に、この半導体装置の製造方法の一例について説明する。まず、図2に示すように、ウエハ状態のシリコン基板(以下、半導体ウエハ21という)を用意する。ここで、図2において、縦線と横線とで囲まれた正方形状の領域は半導体装置形成領域22である。したがって、図2に示す縦線および横線はダイシングストリートに対応する領域である。
次に、図3は図2のIII−III線に沿う断面図を示す。この場合、図3は、左側から右側に向かって、半導体ウエハ21の左側の周辺部の部分の断面図、半導体ウエハ21の1つの半導体装置形成領域22の部分の断面図、半導体ウエハ21の右側の周辺部の部分の断面図を示す。
図3に示すように、半導体ウエハ21の半導体装置形成領域22上にはアルミニウム系金属等からなる接続パッド2、酸化シリコン等からなる絶縁膜3およびポリイミド系樹脂等からなる保護膜5が形成され、接続パッド2の中央部は絶縁膜3および保護膜5に形成された開口部4、6を介して露出されている。半導体ウエハ21の周辺部上には絶縁膜3および保護膜5のみが形成されている。なお、図2においては、絶縁膜3および保護膜5の開口部4、6は、あまりに小さくなるため、図示していない。
次に、図4に示すように、絶縁膜3および保護膜5の開口部4、6を介して露出された接続パッド2の上面を含む保護膜5の上面全体に下地金属層7を形成する。この場合、下地金属層7は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。
次に、下地金属層7の上面全体に、ノボラック系樹脂からなるポジ型の液状レジストを塗布し、未露光の第1のメッキレジスト膜23を形成する。次に、図5および図6に示すように、第1のメッキレジスト膜23の周辺部をエッジリンス法により除去し、下地金属層7の周辺部をメッキ用接続端子部7aとして使用するために露出させる。
次に、図7に示すように、第1のメッキレジスト膜23の周辺部上面に第1の遮光リング24を配置する。次に、複数(例えば3行3列の合計9つ)の半導体装置形成領域22に対応するサイズの配線形成用露光マスク25を用意する。この場合、配線形成用露光マスク25は配線8形成領域に対応する部分を透過部25aとされ、それ以外を遮光部25bとされたものからなっている。
次に、配線形成用露光マスク25を用いたステップ露光を行なうことにより、第1のメッキレジスト膜23全体を露光する。すると、半導体装置形成領域22に対応する部分における第1のメッキレジスト膜23においては、配線8形成領域に対応する領域が露光部となり、それ以外の領域が非露光部となる。半導体装置形成領域22の周囲に対応する部分における第1のメッキレジスト膜23においては、第1の遮光リング24によって覆われた領域が非露光部となり、それ以外の領域が配線形成用露光マスク25の露光パターンに応じて露光される。
次に、図8および図9に示すように、現像を行なうと、半導体装置形成領域22においては、配線8形成領域に対応する部分における第1のメッキレジスト膜23に開口部23a(図8では、あまりに小さくなるため、図示せず)が形成される。半導体装置形成領域22の周囲においては、下地金属層7の上面においてメッキ用接続端子部7aの内側に第1のメッキレジスト膜23からなるリング状のシールリング接触部26が形成され、その内側における第1のメッキレジスト膜23に配線形成用露光マスク25の露光パターンに応じたダミー開口部23bが形成される。この場合、シールリング接触部26は第1の遮光リング24によって覆われた部分によって形成されるため、その外周部に外側が開放された開口部が形成されることはない。
次に、図10に示すように、シールリング接触部26の上面外周側半分にメッキ治具のシールリング27を接触させ、且つ、メッキ用接続端子部7aの上面にメッキ治具の給電部材(図示せず)を接触させ、銅の電解メッキを行うと、半導体装置形成領域22においては、第1のメッキレジスト膜23の開口部23a内の下地金属層7の上面に配線8が形成される。半導体装置形成領域22の周囲においては、シールリング接触部26の内側における第1のメッキレジスト膜23のダミー開口部23b内の下地金属層7の上面にダミー配線8aが形成される。この場合、メッキ治具のシールリング27をシールリング接触部26の上面外周側半分に接触させているので、シール不良が発生することはなく、シール不良に起因するメッキ不良が発生することもない。
次に、図11に示すように、第1のメッキレジスト膜23およびシールリング接触部26をそのまま残存させた状態で、配線8、ダミー配線8a、第1のメッキレジスト膜23、シールリング接触部26およびメッキ用接続端子部7aの上面全体に、アクリル系樹脂からなるネガ型のドライフィルムレジストをラミネートし、未露光の第2のメッキレジスト膜28を形成する。
次に、図12に示すように、第2のメッキレジスト膜28の周辺部上面に第2の遮光リング29を配置する。この場合、第2の遮光リング29の内径はシールリング接触部26の内径(つまり図7に示す第1の遮光リング24の内径)よりもある程度大きくなっているが、同じ寸法であってもよい。次に、複数(例えば3行3列の合計9つ)の半導体装置形成領域22に対応するサイズの柱状電極形成用露光マスク30を用意する。この場合、柱状電極形成用露光マスク30は配線8の接続パッド部(柱状電極9形成領域)に対応する部分を遮光部30aとされ、それ以外を透過部30bとされたものからなっている。
次に、柱状電極形成用露光マスク30を用いたステップ露光を行なうことにより、第2のメッキレジスト膜28全体を露光する。すると、半導体装置形成領域22に対応する部分における第2のメッキレジスト膜28においては、配線8の接続パッド部(柱状電極9形成領域)に対応する領域が非露光部となり、それ以外の領域が露光部となる。半導体装置形成領域22の周囲に対応する部分における第2のメッキレジスト膜28においては、第2の遮光リング29によって覆われた領域が非露光部となり、それ以外の領域が柱状電極形成用露光マスク30の露光パターンに応じて露光される。
次に、図13に示すように、現像を行なうと、半導体装置形成領域22においては、配線8の接続パッド(柱状電極9形成領域)に対応する部分における第2のメッキレジスト膜28に開口部28aが形成される。半導体装置形成領域22の周囲においては、シールリング接触部26の上面内周側半分以下よりも外側における第2のメッキレジスト膜28が除去され、その内側における第2のメッキレジスト膜28に柱状電極形成用露光マスク30の露光パターンに応じたダミー開口部(図示せず)が形成される。この状態では、シールリング接触部26の上面内周側半分以下よりも外側およびメッキ接続端子部7aは露出されている。
ここで、第1のメッキレジスト膜23は、非露光部からなり、第2のメッキレジスト膜28によって覆われているが、第2のメッキレジスト膜28が露光部によって形成されることにより、ラミネートされた未露光のドライフィルムレジストを露光するとき、第2の遮光リング29下以外の領域が同時に露光される。また、アクリル系樹脂からなるネガ型のドライフィルムレジストの現像液としては、一般に、アルカリ系の現像液(Na2CO3、TMAH:テトラメチルアンモニウムハイドロオキサイド等)を使用するが、この現像液によってノボラック系樹脂からなるポジ型の第1のメッキレジスト膜23が現像される等侵されることはない。
次に、図14に示すように、シールリング接触部26の上面外周側半分に上記と同様のメッキ治具のシールリング27を接触させ、且つ、メッキ用接続端子部7aの上面にメッキ治具の給電部材(図示せず)を接触させ、銅の電解メッキを行うと、半導体装置形成領域22においては、第2のメッキレジスト膜28の開口部28a内の配線9の接続パッド部上面に柱状電極9が形成される。半導体装置形成領域22の周囲においては、図示していないが、第2のメッキレジスト膜28のダミー開口部内のダミー配線の接続パッド部上面にダミー柱状電極が形成される。
この場合、メッキ治具のシールリング27を第2のメッキレジスト膜28の周辺部上面ではなくシールリング接触部26の上面外周側半分に接触させているので、シールリング接触部26の内側における第2のメッキレジスト膜28の周辺部にステップ露光に起因する外側が開放されたダミー開口部が形成されていても、メッキ用接続端子部7aの部分へのメッキ液の浸入を確実に防止することができる。
次に、両メッキレジスト膜23、28を同時に剥離する。例えば、モノエタノールアミン系の剥離液は、アクリル系樹脂からなるネガ型の第2のメッキレジスト膜28およびノボラック系樹脂からなるポジ型の第1のメッキレジスト膜23の双方を剥離することができる。そこで、モノエタノールアミン系の剥離液を用いて、両メッキレジスト膜23、28を同時に剥離する。
次に、配線8およびダミー配線8aをマスクとして下地金属層7の不要な部分をエッチングして除去すると、図15に示すように、配線8およびダミー配線8a下にのみ下地金属層7が残存される。次に、図16に示すように、柱状電極9、ダミー柱状電極(図示せず、以下、その説明を省略する)、配線8およびダミー配線8aを含む保護膜5の上面にエポキシ系樹脂等からなる封止膜10をその厚さが柱状電極9の高さよりもやや厚くなるように形成する。したがって、この状態では、柱状電極9の上面は封止膜10によって覆われている。
次に、封止膜10および柱状電極9の上面側を適宜に研磨することにより、図17に示すように、柱状電極9の上面を露出させ、且つ、この露出された柱状電極9の上面を含む封止膜10の上面を平坦化する。次に、図18に示すように、柱状電極9の上面に半田ボール11を形成する。次に、図19に示すように、ダイシング工程を経ると、図1に示す半導体装置が複数個得られる。
この発明の一実施形態としての製造方法により製造された半導体装置の断面図。 図1に示す半導体装置の製造に際し、当初用意したものの平面図。 図2のIII−III線に沿う断面図。 図3に続く工程の断面図。 図4に続く工程の平面図。 図5のVI−VI線に沿う断面図。 図6に続く工程の断面図。 図7に続く工程の平面図。 図8のIX−IX線に沿う断面図。 図9に続く工程の断面図。 図10に続く工程の断面図。 図11に続く工程の断面図。 図12に続く工程の断面図。 図13に続く工程の断面図。 図14に続く工程の断面図。 図15に続く工程の断面図。 図16に続く工程の断面図。 図17に続く工程の断面図。 図18に続く工程の断面図。 従来の半導体装置の製造方法を説明するために示すもので、(A)は半導体ウエハの周辺部の一例の平面図、(B)はそのB−B線に沿う断面図。 (A)は図20に続く工程を説明するために示す平面図、(B)はそのB−B線に沿う断面図。
符号の説明
1 シリコン基板
2 接続パッド
3 絶縁膜
5 保護膜
7 下地金属層
7a メッキ用接続端子部
8 配線
9 柱状電極
10 封止膜
11 半田ボール
21 半導体ウエハ
22 半導体装置形成領域
23 第1のメッキレジスト膜
24 第1の遮光リング
25 配線形成用露光マスク
26 シールリング接触部
27 メッキ治具のシールリング
28 第2のメッキレジスト膜
29 第2の遮光リング
30 柱状電極形成用露光マスク

Claims (5)

  1. 半導体ウエハ上の全面に下地金属層を形成する工程と、
    前記下地金属層上に未露光の第1のメッキレジスト膜を形成する工程と、
    前記第1のメッキレジスト膜の周辺部を除去して前記下地金属層の周辺部をメッキ用接続端子部として使用するために露出させる工程と、
    露光および現像を行なうことにより、前記第1のメッキレジスト膜に配線形成用開口部を形成し、且つ、前記下地金属層上において前記メッキ用接続端子部の内側に前記第1のメッキレジスト膜からなるリング状のシールリング接触部を形成する工程と、前記シールリング接触部に、前記第1のメッキレジスト膜の周辺部をメッキしないためのメッキ治具のシールリングを接触させ、且つ、前記メッキ用接続端子部に前記メッキ治具の給電部材を接触させた状態で、電解メッキを行なうことにより、前記第1のメッキレジスト膜の配線形成用開口部内の前記下地金属層上に配線を形成する工程と、
    前記配線、前記第1のメッキレジスト膜、前記シールリング接触部および前記メッキ用接続端子部上の全面に未露光の第2のメッキレジスト膜を形成する工程と、
    露光および現像を行なうことにより、前記第2のメッキレジスト膜に柱状電極形成用開口部を形成し、且つ、前記第2のメッキレジスト膜の周辺部を除去して前記メッキ用接続端子部および前記シールリング接触部の少なくとも外周側を露出させる工程と、
    前記シールリング接触部に、前記第2のメッキレジスト膜の周辺部をメッキしないための前記メッキ治具のシールリングを接触させ、且つ、前記メッキ用接続端子部に前記メッキ治具の給電部材を接触させた状態で、電解メッキを行なうことにより、前記第2のメッキレジスト膜の柱状電極形成用開口部内の前記配線の接続パッド部上に柱状電極を形成する工程と、
    前記両メッキレジスト膜をレジスト剥離液を用いて剥離する工程と、
    前記配線をマスクとして前記下地金属層の不要な部分をエッチングして除去する工程と、
    を有することを特徴とする半導体装置の製造方法。
  2. 請求項に記載の発明において、前記下地金属層の不要な部分を除去した後に、前記柱状電極の周囲を覆う封止膜を形成する工程と、前記柱状電極上に半田ボールを形成する工程と、ダイシングにより前記半導体ウエハを切断して半導体装置を複数個得る工程とを有することを特徴とする半導体装置の製造方法。
  3. 請求項に記載の発明において、前記第1のメッキレジスト膜に対する露光は、前記第1のメッキレジスト膜の周辺部上面に第1の遮光リングを配置した状態で、配線形成用露光マスクを用いたステップ露光であることを特徴とする半導体装置の製造方法。
  4. 請求項に記載の発明において、前記第2のメッキレジスト膜に対する露光は、前記第2のメッキレジスト膜の周辺部上面に第2の遮光リングを配置した状態で、柱状電極形成用露光マスクを用いたステップ露光であることを特徴とする半導体装置の製造方法。
  5. 請求項に記載の発明において、前記第2の遮光リングの内径は前記第1の遮光リングの内径よりも大きいか同じであることを特徴とする半導体装置の製造方法。
JP2006219182A 2006-08-11 2006-08-11 半導体装置の製造方法 Expired - Fee Related JP5247998B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006219182A JP5247998B2 (ja) 2006-08-11 2006-08-11 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006219182A JP5247998B2 (ja) 2006-08-11 2006-08-11 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008047579A JP2008047579A (ja) 2008-02-28
JP5247998B2 true JP5247998B2 (ja) 2013-07-24

Family

ID=39181061

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006219182A Expired - Fee Related JP5247998B2 (ja) 2006-08-11 2006-08-11 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5247998B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009266995A (ja) * 2008-04-24 2009-11-12 Casio Comput Co Ltd 半導体装置の製造方法
JP2009272448A (ja) * 2008-05-08 2009-11-19 Casio Comput Co Ltd 半導体装置の製造方法
JP2014154867A (ja) * 2013-02-14 2014-08-25 Seiko Epson Corp 半導体ウェハー、および半導体ウェハーの製造方法
JP5925940B2 (ja) * 2015-05-07 2016-05-25 ラピスセミコンダクタ株式会社 半導体装置の製造方法及び半導体製造装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0485829A (ja) * 1990-07-26 1992-03-18 Seiko Epson Corp 半導体装置及びその製造方法
JP3430290B2 (ja) * 1999-11-26 2003-07-28 カシオ計算機株式会社 半導体装置の製造方法
JP3988679B2 (ja) * 2003-05-26 2007-10-10 カシオ計算機株式会社 半導体基板
JP2005005462A (ja) * 2003-06-11 2005-01-06 Shinko Electric Ind Co Ltd めっき用電極形成方法
JP3715637B2 (ja) * 2004-03-11 2005-11-09 新光電気工業株式会社 めっき方法
JP4493442B2 (ja) * 2004-08-24 2010-06-30 Okiセミコンダクタ株式会社 半導体装置の製造方法及び当該製造方法に使用される製造装置

Also Published As

Publication number Publication date
JP2008047579A (ja) 2008-02-28

Similar Documents

Publication Publication Date Title
KR100956229B1 (ko) 전해 도금으로 돌기전극을 형성하는 반도체장치 및 그제조방법
KR100858386B1 (ko) 반도체소자 형성용 기판 및 반도체소자의 제조방법
KR20110035910A (ko) 반도체 컴포넌트 및 구조물의 제조 방법
JP5247998B2 (ja) 半導体装置の製造方法
KR20130137787A (ko) 반도체 패키지 및 이의 제조 방법
JP4506767B2 (ja) 半導体装置の製造方法
JP3988679B2 (ja) 半導体基板
JP2004153249A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2007294558A (ja) 半導体装置およびその製造方法
JP4949790B2 (ja) 半導体装置の製造方法
JP3972211B2 (ja) 半導体装置及びその製造方法
JP2009231402A (ja) 半導体装置及び半導体装置の製造方法
JP2009135241A (ja) 回路基板、その製造方法、およびそれを用いた半導体装置
JP2005294546A (ja) メッキパターンの形成方法
JP4341694B2 (ja) 半導体素子の製造方法
JP5061653B2 (ja) 半導体装置及びその製造方法
JP4506780B2 (ja) 半導体基板の製造方法
JP4161754B2 (ja) 半導体装置の製造方法
JP4913456B2 (ja) 半導体装置の製造方法
JP4971960B2 (ja) 半導体装置の製造方法
JP2009266995A (ja) 半導体装置の製造方法
JP4987910B2 (ja) 半導体素子の半田層の製造方法、半導体素子のマークの製造方法及び半導体素子のダイシング方法
JP2009272448A (ja) 半導体装置の製造方法
KR100599636B1 (ko) 무 도금선 패턴을 갖는 비오씨 반도체 패키지용인쇄회로기판의 제조방법
JP5068830B2 (ja) 半導体装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080515

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090724

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100201

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20111115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120327

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130410

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160419

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees