JP5247998B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5247998B2 JP5247998B2 JP2006219182A JP2006219182A JP5247998B2 JP 5247998 B2 JP5247998 B2 JP 5247998B2 JP 2006219182 A JP2006219182 A JP 2006219182A JP 2006219182 A JP2006219182 A JP 2006219182A JP 5247998 B2 JP5247998 B2 JP 5247998B2
- Authority
- JP
- Japan
- Prior art keywords
- plating
- resist film
- plating resist
- forming
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
2 接続パッド
3 絶縁膜
5 保護膜
7 下地金属層
7a メッキ用接続端子部
8 配線
9 柱状電極
10 封止膜
11 半田ボール
21 半導体ウエハ
22 半導体装置形成領域
23 第1のメッキレジスト膜
24 第1の遮光リング
25 配線形成用露光マスク
26 シールリング接触部
27 メッキ治具のシールリング
28 第2のメッキレジスト膜
29 第2の遮光リング
30 柱状電極形成用露光マスク
Claims (5)
- 半導体ウエハ上の全面に下地金属層を形成する工程と、
前記下地金属層上に未露光の第1のメッキレジスト膜を形成する工程と、
前記第1のメッキレジスト膜の周辺部を除去して前記下地金属層の周辺部をメッキ用接続端子部として使用するために露出させる工程と、
露光および現像を行なうことにより、前記第1のメッキレジスト膜に配線形成用開口部を形成し、且つ、前記下地金属層上において前記メッキ用接続端子部の内側に前記第1のメッキレジスト膜からなるリング状のシールリング接触部を形成する工程と、前記シールリング接触部に、前記第1のメッキレジスト膜の周辺部をメッキしないためのメッキ治具のシールリングを接触させ、且つ、前記メッキ用接続端子部に前記メッキ治具の給電部材を接触させた状態で、電解メッキを行なうことにより、前記第1のメッキレジスト膜の配線形成用開口部内の前記下地金属層上に配線を形成する工程と、
前記配線、前記第1のメッキレジスト膜、前記シールリング接触部および前記メッキ用接続端子部上の全面に未露光の第2のメッキレジスト膜を形成する工程と、
露光および現像を行なうことにより、前記第2のメッキレジスト膜に柱状電極形成用開口部を形成し、且つ、前記第2のメッキレジスト膜の周辺部を除去して前記メッキ用接続端子部および前記シールリング接触部の少なくとも外周側を露出させる工程と、
前記シールリング接触部に、前記第2のメッキレジスト膜の周辺部をメッキしないための前記メッキ治具のシールリングを接触させ、且つ、前記メッキ用接続端子部に前記メッキ治具の給電部材を接触させた状態で、電解メッキを行なうことにより、前記第2のメッキレジスト膜の柱状電極形成用開口部内の前記配線の接続パッド部上に柱状電極を形成する工程と、
前記両メッキレジスト膜をレジスト剥離液を用いて剥離する工程と、
前記配線をマスクとして前記下地金属層の不要な部分をエッチングして除去する工程と、
を有することを特徴とする半導体装置の製造方法。 - 請求項1に記載の発明において、前記下地金属層の不要な部分を除去した後に、前記柱状電極の周囲を覆う封止膜を形成する工程と、前記柱状電極上に半田ボールを形成する工程と、ダイシングにより前記半導体ウエハを切断して半導体装置を複数個得る工程とを有することを特徴とする半導体装置の製造方法。
- 請求項1に記載の発明において、前記第1のメッキレジスト膜に対する露光は、前記第1のメッキレジスト膜の周辺部上面に第1の遮光リングを配置した状態で、配線形成用露光マスクを用いたステップ露光であることを特徴とする半導体装置の製造方法。
- 請求項3に記載の発明において、前記第2のメッキレジスト膜に対する露光は、前記第2のメッキレジスト膜の周辺部上面に第2の遮光リングを配置した状態で、柱状電極形成用露光マスクを用いたステップ露光であることを特徴とする半導体装置の製造方法。
- 請求項4に記載の発明において、前記第2の遮光リングの内径は前記第1の遮光リングの内径よりも大きいか同じであることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006219182A JP5247998B2 (ja) | 2006-08-11 | 2006-08-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006219182A JP5247998B2 (ja) | 2006-08-11 | 2006-08-11 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008047579A JP2008047579A (ja) | 2008-02-28 |
JP5247998B2 true JP5247998B2 (ja) | 2013-07-24 |
Family
ID=39181061
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006219182A Expired - Fee Related JP5247998B2 (ja) | 2006-08-11 | 2006-08-11 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5247998B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009266995A (ja) * | 2008-04-24 | 2009-11-12 | Casio Comput Co Ltd | 半導体装置の製造方法 |
JP2009272448A (ja) * | 2008-05-08 | 2009-11-19 | Casio Comput Co Ltd | 半導体装置の製造方法 |
JP2014154867A (ja) * | 2013-02-14 | 2014-08-25 | Seiko Epson Corp | 半導体ウェハー、および半導体ウェハーの製造方法 |
JP5925940B2 (ja) * | 2015-05-07 | 2016-05-25 | ラピスセミコンダクタ株式会社 | 半導体装置の製造方法及び半導体製造装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0485829A (ja) * | 1990-07-26 | 1992-03-18 | Seiko Epson Corp | 半導体装置及びその製造方法 |
JP3430290B2 (ja) * | 1999-11-26 | 2003-07-28 | カシオ計算機株式会社 | 半導体装置の製造方法 |
JP3988679B2 (ja) * | 2003-05-26 | 2007-10-10 | カシオ計算機株式会社 | 半導体基板 |
JP2005005462A (ja) * | 2003-06-11 | 2005-01-06 | Shinko Electric Ind Co Ltd | めっき用電極形成方法 |
JP3715637B2 (ja) * | 2004-03-11 | 2005-11-09 | 新光電気工業株式会社 | めっき方法 |
JP4493442B2 (ja) * | 2004-08-24 | 2010-06-30 | Okiセミコンダクタ株式会社 | 半導体装置の製造方法及び当該製造方法に使用される製造装置 |
-
2006
- 2006-08-11 JP JP2006219182A patent/JP5247998B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008047579A (ja) | 2008-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100956229B1 (ko) | 전해 도금으로 돌기전극을 형성하는 반도체장치 및 그제조방법 | |
KR100858386B1 (ko) | 반도체소자 형성용 기판 및 반도체소자의 제조방법 | |
KR20110035910A (ko) | 반도체 컴포넌트 및 구조물의 제조 방법 | |
JP5247998B2 (ja) | 半導体装置の製造方法 | |
KR20130137787A (ko) | 반도체 패키지 및 이의 제조 방법 | |
JP4506767B2 (ja) | 半導体装置の製造方法 | |
JP3988679B2 (ja) | 半導体基板 | |
JP2004153249A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2007294558A (ja) | 半導体装置およびその製造方法 | |
JP4949790B2 (ja) | 半導体装置の製造方法 | |
JP3972211B2 (ja) | 半導体装置及びその製造方法 | |
JP2009231402A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2009135241A (ja) | 回路基板、その製造方法、およびそれを用いた半導体装置 | |
JP2005294546A (ja) | メッキパターンの形成方法 | |
JP4341694B2 (ja) | 半導体素子の製造方法 | |
JP5061653B2 (ja) | 半導体装置及びその製造方法 | |
JP4506780B2 (ja) | 半導体基板の製造方法 | |
JP4161754B2 (ja) | 半導体装置の製造方法 | |
JP4913456B2 (ja) | 半導体装置の製造方法 | |
JP4971960B2 (ja) | 半導体装置の製造方法 | |
JP2009266995A (ja) | 半導体装置の製造方法 | |
JP4987910B2 (ja) | 半導体素子の半田層の製造方法、半導体素子のマークの製造方法及び半導体素子のダイシング方法 | |
JP2009272448A (ja) | 半導体装置の製造方法 | |
KR100599636B1 (ko) | 무 도금선 패턴을 갖는 비오씨 반도체 패키지용인쇄회로기판의 제조방법 | |
JP5068830B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080515 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090724 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100201 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20111115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120327 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120411 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130402 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130410 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160419 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |