JP2008108987A - 半導体装置並びにこれを用いた表示装置及び電子機器 - Google Patents
半導体装置並びにこれを用いた表示装置及び電子機器 Download PDFInfo
- Publication number
- JP2008108987A JP2008108987A JP2006291809A JP2006291809A JP2008108987A JP 2008108987 A JP2008108987 A JP 2008108987A JP 2006291809 A JP2006291809 A JP 2006291809A JP 2006291809 A JP2006291809 A JP 2006291809A JP 2008108987 A JP2008108987 A JP 2008108987A
- Authority
- JP
- Japan
- Prior art keywords
- interposer
- semiconductor element
- liquid crystal
- semiconductor device
- crystal driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/812—Applying energy for connecting
- H01L2224/81201—Compression bonding
- H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】半導体素子を実装した半導体装置において、肉眼あるいは機械で容易に認識可能な比較的大きなサイズ、また、製造履歴をトレースするのに充分な情報量を持つコード体系が適用可能なマークの形成を可能とする半導体装置を備えた表示装置及び電子機器を提供する。
【解決手段】半導体装置1aは、半導体素子1と電気的に接続されるインターポーザー2を介して回路基板20と電気的に接続されており、インターポーザー2は半導体素子1に関連する所定の情報等を表示するマーク5を有している。
【選択図】図2
【解決手段】半導体装置1aは、半導体素子1と電気的に接続されるインターポーザー2を介して回路基板20と電気的に接続されており、インターポーザー2は半導体素子1に関連する所定の情報等を表示するマーク5を有している。
【選択図】図2
Description
本発明は、小型化された半導体素子が実装された半導体装置、並びにこの半導体装置を備えた表示装置および電子機器に関する。
液晶表示装置は、テレビやパーソナルコンピュータ用のモニタ、携帯電話等のように、種々の機器に採用され、近年、その要求される表示情報量の増大に伴い、液晶表示装置は、高精細化及び高性能化が図られている。そのため、液晶表示装置に備えられる半導体素子である液晶ドライバにも、さらなる多出力化が求められている。そこで、ドライバ回路の縮小化や、半導体素子のチップに設けられるバンプのファインピッチ(微細)化等を行うことにより、チップサイズの増大を抑えながら液晶ドライバの多出力化が進められてきた。
このように多出力化された半導体素子は、ファインピッチの端子(リード)を形成しやすいTCP(Tape Carrier Package)や、COF(Chip On Film)型パッケージ等に実装される。TCP、COF型パッケージは共に、テープキャリアに形成されたメタルパターンによるインナーリードに、直接半導体素子をフリップチップボンディングする方式のパッケージである。TCPのインナーリードはテープ基材に形成された貫通孔(デバイスホール)から突出して形成されたフライングリードであるのに対して、COFのインナーリードはテープ基材上に形成されている点で異なっている。COF型パッケージはインナーリードがテープ基材によって支持されるため、リード配線をより薄膜化することが可能であり、このためよりファインピッチのリード形成に適する。
しかし、低コスト化、省資源化の要望により、半導体素子にはさらなるチップサイズの縮小化が求められている中で、パッケージのインナーリードピッチの限界がチップサイズの縮小を制限するようになってきた。一例を挙げれば次のような要因により、インナーリードのファインピッチ化に限界が出てくる。COF型パッケージやTCPにおいては、テープキャリアに半導体素子がフリップチップボンディングされる際、加熱加圧することで半導体素子のバンプとインナーリードを接合させている。このときテープキャリアに熱変形が発生するため、この変形が半導体素子上のバンプ位置とテープキャリア上のリード位置のずれを起こさせない程度にインナーリードの最小ピッチに余裕を確保する必要があり、これが最小ピッチの縮小を制限する。半導体素子上に形成される接続端子(バンプ)は、これが接続されるテープキャリア上のインナーリードと同じピッチで半導体素子のチップ周辺部に設けられるので、回路面積の縮小が可能であっても、この接続端子を半導体素子上に所定寸法以上のピッチで設けるためのエリアが必要となりチップサイズの縮小が制限されることになる。
このような問題を解決する方法として、特許文献1に開示されるような、中間基板(インターポーザー)を介して半導体素子を回路基板に接続する方法がある。図6は特許文献1より引用した半導体装置の断面図を示すものである。半導体素子101はインターポーザー102にフリップチップ接続され、さらにインターポーザー102は回路基板120の電極パターン104にバンプ接続されている。インターポーザー102上の半導体素子101に接続される電極108は、半導体素子101の電極110と同じファインピッチで形成され、一方、回路基板120に接続される電極109は、回路基板120の電極パターン104の電極ピッチに合わせて形成される。そして半導体素子101に接続される電極108と回路基板120に接続される電極109は、対応する電極同士がインターポーザー102上で配線接続されている。なお、回路基板120として、テープキャリアを用いることができる。
インターポーザー102には熱伸縮率の充分小さい基材を選択できるので、熱変形による制限が小さく、半導体素子101が接続される電極108のピッチは、回路基板120上に形成可能な電極ピッチより大幅にファインピッチ化することが可能となる。すなわちより熱伸縮率が小さい基材によるインターポーザー102を仲介することによって、回路基板120上に形成可能な電極ピッチの限界を超えて、よりファインピッチの接続端子を備えた半導体素子101をパッケージに搭載することができる。
そのため、前述した接続端子のエリアを確保するためにチップサイズの縮小が制限されるという問題が緩和されることになり、半導体素子101の縮小が可能となる。特にインターポーザー102としてSi基板を用いた場合、インターポーザー102は半導体素子の製造プロセスと同じSiウエハプロセスにより形成できるため、半導体素子101が接続される電極108は半導体素子101と同様LSIレベルのファインピッチに形成することが可能であり、半導体素子101の縮小には非常に効果がある。
一方、半導体素子が実装された半導体装置においては、製品を識別するために固有の情報、例えば製造会社や製品名、さらにロットや製造日などを表す複数の文字からなるコードを半導体装置の所定の位置にマークを設ける必要がある。COF、TCPをはじめとするフィルム実装タイプの半導体装置においては、フリップチップ実装された半導体素子の裏面の平坦面を利用してマーク形成(マーキング)を行うことが一般に行われている。例えば、特許文献2から4などにこのような例が説明されている。
上記で図6において説明した、インターポーザー102を介して半導体素子101を回路基板120に接続する形態の半導体装置においても、インターポーザー102にフェイスダウン実装された半導体素子1の裏面112、すなわち回路が形成された面の裏面にマーク105が形成されている。
特開2004−207566号公報
特開昭63−263748号公報
特開平4−53249号公報
特開2005−203696号公報
しかし、近年、いっそうのデザインルールの縮小化が進むとともに、半導体素子のチップサイズは縮小され、半導体素子の裏面に肉眼あるいは機械で容易に認識可能なサイズの文字をマーキングすることが困難となってきている。このため、半導体素子を実装した半導体装置を部品として使用する製品の組立工程において、部品の確認管理のためのマーク読み取りに支障を生じるようになっている。また、半導体装置にはより高度な品質管理を実現するために、個々の製品の製造過程の履歴を追うことを可能とするマークのトレーサビリティが求められているが、マーキング面積の制限によりマークコードの桁数が制限されるため、充分なコード体系が運用できないという問題が生じている。
特に、液晶表示装置をはじめとする表示装置におけるドライバICの実装には、多入力への対応と実装密度の向上が可能なTCPあるいはCOF型パッケージが多用されるため、このような形態の半導体装置におけるマークの認識困難性や不充分なトレーサビリティは表示装置の製品の信頼性にも影響を及ぼす問題である。
本発明に係る半導体装置は、半導体素子と電気的に接続されるインターポーザーを備えてなる半導体装置であって、前記インターポーザーに前記半導体素子に関連する所定の情報等を表示するマークを有することを特徴とする。
あるいは、本発明に係る半導体装置は、半導体素子と、前記半導体素子と電気的に接続されるインターポーザーと、前記インターポーザーを介して前記半導体素子と電気的に接続される回路基板とを備えた半導体装置であって、前記インターポーザーは、前記半導体素子と接続される面の裏面に、前記半導体素子に関連する所定の情報等を表示するマークを有することを特徴とする。
また、本発明に係る半導体装置は、上記回路基板は、テープキャリアであることを特徴とする。
さらに、好ましくは、上記インターポーザーは、Si基板からなることを特徴とする。
本発明に係る半導体装置は、さらに、上記インターポーザーは、半導体素子と接続される面に配線を備えるとともに、マークが形成される領域の裏面には、前記配線が配置されていないことを特徴とする。
また、本発明に係る半導体装置は、電気信号によって動作する表示体を駆動するためのドライバICを上記半導体素子として用いることを特徴とする。
本発明に係る表示装置は、上記半導体素子として、電気信号によって動作する表示体を駆動するためのドライバICを備えた半導体装置と、電気信号によって動作する表示体とを備えたことを特徴とする。
本発明に係る電子機器は、上記何れかの半導体装置を備えたことを特徴とする。
本発明に係る半導体装置においては、半導体素子が接続されるインターポーザーは半導体素子より大きい面積を持つので、より大きなマーク形成領域を得ることができる。このため比較的大きなサイズの文字を表示することによって、読み取りし易い、認識性が良好なマークを形成することが可能となる。また、マーク可能な文字数の制限も緩和することができるので、製造履歴をトレースするのに充分な情報量を備えた、良好なトレーサビリティを持つコード体系を適用することを容易とすることができる。
さらに、本発明による半導体装置を備えた表示装置等の電子機器においては、認識性や、部品履歴の追跡を容易とするトレーサビリティが良好なマークを持つ半導体装置部品を使用できるので、部品組立工程の作業信頼性を向上させることができるとともに、製品の品質管理を容易とするものである。
以下に、本発明にかかわる半導体装置についての実施形態を図に基づき説明する。なお、以下の説明では、本発明を実施するために技術的に好ましい種々の限定が付されているが、本発明の範囲が以下の実施形態及び図面に限定されるものではない。
〔実施形態1〕
図1は、本発明による半導体装置の一実施形態である、液晶ドライバ実装パッケージの平面図を示したものである。
図1は、本発明による半導体装置の一実施形態である、液晶ドライバ実装パッケージの平面図を示したものである。
本実施形態の液晶ドライバ実装パッケージ1aは、インターポーザー2を介して半導体素子(液晶ドライバ)1が、回路基板(テープキャリア)20に電気的に接続された、COF型パッケージである。図1において、液晶ドライバ1はインターポーザー2の背面に配置される。このため実際には見えない液晶ドライバ1の位置は点線で示している。
図1に示した部分は、長尺のテープキャリアにおいてひとつのパッケージを構成する1単位であり、テープ両辺部にはこの長尺のテープを送るためにスプロケット穴6が形成されている。テープキャリアはポリイミドを主成分とするフィルム基材3と、フィルム基材3の片側に形成された銅箔からなる配線パターン4と、配線パターン4を保護するために形成されたレジスト樹脂7から構成されている。配線パターン4の一部はレジスト樹脂7から露出して、インターポーザー2に接続されるインナーリードと、外部回路に接続されるアウターリードを形成する。
図2は図1に示した液晶ドライバ実装パッケージ1aを切断線A−A‘において切断した状態を示した矢視断面図である。インターポーザー2は、フィルム基材3上に形成された配線パターン4がレジスト樹脂7から露出して形成されたインナーリードに接続され、液晶ドライバ1はインターポーザー2にフリップチップ接続されている。インターポーザー2はAl配線を備えたSi基板からなり、その配線面に液晶ドライバ1を接続するための半導体素子接続用バンプ電極8と、テープキャリア20に接続するための回路基板接続用バンプ電極9が形成されている。半導体素子接続用バンプ電極8とこれに対応する回路基板接続用バンプ電極9は、インターポーザー2上に形成されたAl配線で互いに接続されている。半導体素子接続用バンプ電極8と回路基板接続用バンプ電極9はAuバンプとした。
液晶ドライバ1とインターポーザー2は、液晶ドライバ1上に形成された金バンプ10とインターポーザー2上の半導体素子接続用バンプ電極8を位置合わせして、熱圧着によって接続される。インターポーザー2とフィルム基材3は、インターポーザー2上の回路基板接続用バンプ電極9とフィルム基材3上の配線パターン4とのAu−Sn接合により接続されている。
そして、液晶ドライバ1とインターポーザー2、及びインターポーザー2とフィルム基材3の接続部を覆うように熱硬化性樹脂11が注入され、それぞれの接続を補強するとともに、液晶ドライバ1とインターポーザー2の回路面の耐湿性を確保している。液晶ドライバ1の裏面12及び、インターポーザー2の裏面13は必ずしも保護する必要は無いため、熱硬化性樹脂11に被覆されない平坦な裏面が露出する構成としている。
マーク5はインターポーザー2の裏面13にレーザマーキングにより形成した。インターポーザー2は液晶ドライバ1より大きい面積を持つため、従来の液晶ドライバ1の裏面12にマークを形成する場合と比較して、大きいサイズの文字でのマーキングが可能であり、マーク可能な最大文字数も大きく確保することが可能である。さらに、液晶ドライバ1と比較してインターポーザー2は、熱硬化性樹脂11の這い上がりによる裏面平坦部の面積の減少の問題も生じがたくなるため、安定したマーキングが可能である。
このことにより、小型化された液晶ドライバを実装する液晶ドライバ実装パッケージにおいても、読み取りし易いマーク5を形成することが可能となるので、マークの認識性が改善できる。また、マーク可能な文字数の制限も緩和することができるので、製造履歴をトレースするのに充分な情報量を備えた、良好なトレーサビリティを持つコード体系を使用することを容易とできる。
さらに、機能素子である液晶ドライバ1にマーキングを施さないため、マーク5の形成工程による熱や掘り込み等によるダメージを起因とする不良発生を回避することができる。マーク5の形成方法をスタンプによるインクマーキングとした場合にも、スタンプによる衝撃が液晶ドライバ1には加わることが無いので不良発生要因を減らすことができる。
また、マーク5は、インターポーザーの裏面13において、表面(液晶ドライバ1が接続される面)に配線が形成された領域に対向する領域を避けて形成することもできる。液晶ドライバ実装パッケージのインターポーザー上配線の断線有無を確認する際、インターポーザーの裏面13側から、Si等を透過する赤外線を利用して検査することができるが、マークがインターポーザー上配線領域の裏面に施されていた場合、マーク部分で赤外線が散乱されるため、配線の断線の有無が観察し難くなる場合がある。インターポーザー上の配線が配置されていない領域の裏面にマークを形成することで、赤外線によるインターポーザー配線の全領域での断線有無の観察が容易となる。
なお、本実施例に示したような配線を備えた板状のインターポーザーは、インターポーザー基板と呼ばれる場合もある。
図3は、液晶ドライバ実装パッケージ1aの製造過程の一例を示した図である。なお、図1及び図2と共通する構成には同じ符号を付し、説明の中でも図1及び図2に付した符号を引用する場合がある。
まず、図3中の点線囲み(a)に示したように、液晶ドライバとなる液晶駆動用回路などがパターニングされたドライバ用ウエハ32をダイシングにより個片化して、液晶ドライバ1を形成する。ダイシングは従来公知の方法を採用することができ、例えばドライバ用ウエハ32を載置台35に載置して、ダイシングブレード34によって所定のチップサイズにダイシングすることができる。同様に、図3中の点線囲み(b)に示すように、半導体素子接続用バンプ電極8、回路基板接続用バンプ電極9及び基板上配線がパターニングされたインターポーザーウエハ33のダイシングを行い、個片に分離してインターポーザー2を形成する。
点線囲み(c)は液晶ドライバのパッケージ実装工程を示したものである。
個片化されたインターポーザー2が、回路基板接続用バンプ電極9とテープキャリア20のインナーリードが位置合わせされてテープキャリア20に接続される。そして、テープキャリア20に搭載されたインターポーザー2の半導体素子接続用バンプ電極8に、液晶ドライバ1の金バンプ10が位置合わせされ、熱圧着により接合されて液晶ドライバ1の電気的接続が形成される。
その後、接続部の保護と補強のために、インターポーザー2と液晶ドライバ1、及びテープキャリア20とインターポーザー2の接合部には、熱硬化樹脂11がディスペンサー36により注入されて封止される。最後に、インターポーザー2の裏面に、製造会社、製品名、製造ロットや製造日などを識別するための複数の文字からなるマーク5がレーザマーキングにより形成されて、液晶ドライバ実装パッケージ1aが得られる。マーキング方法として、スタンプあるいはインクジェット法を用いたインクマーキングなど、従来公知の方法を選択することもできる。
なお、本実施形態においては、テープキャリア型の液晶ドライバ実装パッケージとして説明したが、本発明の半導体装置は、これに限定されるものではない。すなわち、半導体素子の別の例として、プラズマ表示体やEL(エレクトロルミネセンス)表示体の駆動素子や、各種携帯用電子機器などの装置内部に搭載される素子の実装用パッケージ等のように請求項に示した範囲で種々の変更が可能である。また、半導体素子にもマーキングが可能な場合は、インターポーザーと半導体素子両方にマーキングを施しても良い。
次に、本実施形態における液晶ドライバ実装パッケージ1aを備えた液晶ドライバ実装表示装置(表示装置)を、図4に基づいて説明する。なお、液晶ドライバ実装表示装置は、文字や画像の表示、あるいは様々な色を発する照明や窓の調光など多用な用途に用いられる。
図4は、本発明の一実施形態である液晶ドライバ実装表示装置の構成を示した斜視図である。本実施形態における液晶ドライバ実装表示装置51は、図4に示すように、液晶表示手段(表示体)52と、液晶ドライバ実装パッケージ1aとを備えている。
液晶ドライバ実装パッケージ1aは、液晶ドライバ1がインターポーザー2を介してテープキャリア20に実装され、インターポーザー2の裏面にマーク5が施された液晶ドライバ実装パッケージである。なお図4において、液晶ドライバ実装パッケージ1aは液晶ドライバ1が上面に見える方向から描かれており、マーク5はその裏面に存在するインターポーザー2(点線にて表示)の裏面に施されている。テープキャリア20には出力端子部45と入力端子部46が形成されている。
液晶表示手段52は、アクティブマトリクス基板65と、液晶層66と、対向電極が形成された対向基板67と、が設けられた構成となっている。
アクティブマトリクス基板65は、図4に示すように、ガラス基板60と、その上に形成された信号配線61、画素64などを有している。画素64は、スイッチング素子である薄膜トランジスタ(以下、TFTと称す)62、画素電極63などから構成されており、画素64はXYマトリクス状(二次元行列状)に配置されている。そして、TFT62のデータ電極及びゲート電極はそれぞれデータ電極線61a及びゲート電極線61bに接続されている。
さらに、データ電極線61a及びゲート電極線61bは、それぞれアクティブマトリクス基板65の列方向及び行方向に延びており、ガラス基板60の端部においてそれぞれの電極線を駆動する複数の液晶ドライバに接続されている。なお、以下の説明においては便宜上、図4に示したデータ電極線61a側の構成についてのみ説明を行うが、ゲート電極線61b側も同様の構成とできることは明らかである。
データ電極線61aはガラス基板60の端部まで延伸され、ここで液晶ドライバ実装パッケージ1aの出力端子部45に設けられた駆動信号出力用端子と接続される。この接続は、例えば出力端子部45に所定のピッチで形成された駆動信号出力用端子と、同じピッチでガラス基板60の端部に形成された複数のデータ電極線を、ACF(Anisotropic Conductive Film:異方性導電フィルム)を介して重ね合わせて熱圧着することによって実施できる。
一方、液晶ドライバ実装パッケージ1aの入力端子部46に設けられた信号入力用端子は、外部配線基板47上に設けられた配線と接続されている。外部配線基板47上の配線は表示データ等の制御信号や電源電位を供給し、これがテープキャリア20及びインターポーザー2を介して液晶ドライバ1に伝達される。
上記表示データをもとに液晶ドライバ1で生成された駆動信号は、インターポーザー2を介して液晶ドライバ実装パッケージ1aの駆動信号出力用端子に出力されるので、これがデータ電極線61aに伝達されて対応する画素64の点灯をコントロールすることができる。
上述したように本発明に係る液晶ドライバ実装パッケージにおいては、小型化された液晶ドライバを実装した場合においても比較的大きなサイズの文字により読み取りし易い、認識性が良好なマークを形成することが可能であり、また、マーキング可能な文字数の制限も緩和することができるので、製造履歴をトレースするのに充分な情報量を備えた、良好なトレーサビリティを持つコード体系を適用することが可能である。
このような、認識性やトレーサビリティが良好なマークを備えた液晶ドライバ実装パッケージ部品を使用できるので、本発明による液晶ドライバ実装表示装置は、部品組立工程の作業信頼性を向上させることができるとともに、製品の品質管理を容易とすることができる。その結果、充分な信頼性を確保しながら、液晶ドライバ実装表示装置の高性能化や低コスト化を実現することが可能となる。
なお、本実施形態では、アクティブマトリクス基板65にはガラス基板60を用いているが、本発明はこれに限定されるものではなく、透明基板であれば従来公知のものを用いてもよい。また、本実施形態は、データ電極線側のドライバとして液晶ドライバ1を用いているが、本発明はこれに限定されるものではなく、ゲート電極線側の液晶ドライバに用いてもよい。
さらに、本実施形態においては、液晶表示体を駆動すべく構成された液晶ドライバ実装表示装置として説明したが、本発明の表示装置はこれに限定されるものではなく、例えば、EL(エレクトロルミネセンス)表示体やプラズマ表示体など、請求項に示した範囲で種々の変更が可能である。
〔実施形態2〕
図5に、本発明による半導体装置のその他の一例として、半導体素子を実装したBGA(Ball Grid Array)型の実装体の例を示す。なお、図中において、先に説明した液晶ドライバ実装パッケージにおける構成と同等の機能を持つ構成には同じ符号を付し、重複する説明は省略する。
図5に、本発明による半導体装置のその他の一例として、半導体素子を実装したBGA(Ball Grid Array)型の実装体の例を示す。なお、図中において、先に説明した液晶ドライバ実装パッケージにおける構成と同等の機能を持つ構成には同じ符号を付し、重複する説明は省略する。
半導体素子(ICチップ)81はインターポーザー2にフリップチップ接続され、さらに、インターポーザー2は回路基板90に設けられた配線パターン4に接続されてBGA型実装体1bに実装されている。
回路基板90はガラスエポキシ樹脂あるいはセラミックなどの絶縁基材83からなり、絶縁基材83上に形成された配線パターン4は、絶縁基材83を貫通するビアホール84によって、裏面に格子状の配列で形成されたハンダバンプ85に接続されている。ハンダバンプ85は、BGA型実装体1bをさらに外部の回路基板に接続するための端子として機能する。配線パターン4の表面はレジスト樹脂7でカバーされ、その一部がレジスト樹脂7から露出して接続リードを形成している。
また、回路基板90上の配線パターン4は、ICチップ81の外部回路の一部を構成し、外付け部品であるチップ部品86もこれに接続されている。チップ部品86はハンダ87あるいは導電性ペーストなどによって接続することができる。このようにパッケージ内に外部回路や外付け部品を内蔵してモジュール化することによって、外付け部品を含めた回路面積が縮小できるとともに、BGA型実装体1bの端子数を減らすことが可能となり、ひいてはこれを用いたシステムの小型化に寄与する。
インターポーザー2とICチップ81の接続部、及び回路基板90とインターポーザー2の接続部には、接続部の補強、あるいは保護のため熱硬化性樹脂11が注入される。このとき、インターポーザー2のICチップ81搭載面の裏面13は、熱硬化樹脂11から露出する構成としている。また、ICチップ81は絶縁基材83に形成された貫通孔(デバイスホール)内部で、完全に熱硬化樹脂11に埋め込まれ、より外部環境に晒され難い構成とている。
マーク5はインターポーザー2の裏面13に形成されている。このような構成とすることにより、大きな面積のマーク形成領域を確保できるので、読み取りし易い大きいサイズの文字でのマーキングが可能となり、マーク可能な最大文字数も大きく確保することが可能となることは、実施形態1において説明した液晶ドライバ実装パッケージと同様である。
また、BGA型実装体1bはさらに外部の回路基板に接続されて機能するが、このときICチップ81は外部回路基板の表面に相対する側に位置するため、外部から見えない状態となる。インターポーザー2の裏面13にICチップ81の識別情報をマーキングすることによって、BGA型実装体1bを外部回路基板に組み込んだ後にも、ICチップ81の識別情報を容易に確認することが可能となる。
本実施形態は、ICチップ81として、液晶ドライバ、メモリーIC、DSPなど、様々な半導体素子に好適に適用することが可能である。また、回路基板90は単層のものに限らず、多層基板にも適用することができる。
以上、実施形態1及び実施形態2においては、ひとつの半導体装置に、ひとつのインターポーザーが実装された例を用いて説明したが、本発明は、複数のインターポーザーが同時に実装された形態においても、同様の効果をもつことは言うまでもない。また、ひとつのインターポーザーに、複数の半導体素子が搭載された半導体装置においても適用可能である。
また、インターポーザーは本実施例に示したSi基板を材料とするような硬い基材によるものに限らず、例えばテープ材のような可撓性材料によるものでもよく、伸縮性を持つ基材によるものでも良い。形状も板状に限らず、例えば角柱形状、あるいは半導体素子搭載面の形状において略円形状とするなど用途に応じた種々の形状が可能である。
1a 液晶ドライバ実装パッケージ(半導体装置)
1 液晶ドライバ(半導体素子)
2 インターポーザー
3 フィルム基材
4 電極(配線)パターン
5 マーク
6 スプロケット穴
7 レジスト樹脂
8 半導体素子接続用バンプ電極
9 回路基板接続用バンプ電極
10 バンプ
11 熱硬化性樹脂
12 液晶ドライバの裏面
13 インターポーザーの裏面
20 テープキャリア(回路基板)
51 液晶ドライバ実装表示装置(表示装置)
52 液晶表示手段(表示体)
1b BGA型実装体(半導体装置)
81 ICチップ(半導体素子)
83 絶縁基材
84 ビアホール
85 ハンダバンプ
86 チップ部品
90 回路基板
1 液晶ドライバ(半導体素子)
2 インターポーザー
3 フィルム基材
4 電極(配線)パターン
5 マーク
6 スプロケット穴
7 レジスト樹脂
8 半導体素子接続用バンプ電極
9 回路基板接続用バンプ電極
10 バンプ
11 熱硬化性樹脂
12 液晶ドライバの裏面
13 インターポーザーの裏面
20 テープキャリア(回路基板)
51 液晶ドライバ実装表示装置(表示装置)
52 液晶表示手段(表示体)
1b BGA型実装体(半導体装置)
81 ICチップ(半導体素子)
83 絶縁基材
84 ビアホール
85 ハンダバンプ
86 チップ部品
90 回路基板
Claims (10)
- 半導体素子と電気的に接続されるインターポーザーを備えてなる半導体装置であって、
前記インターポーザーに前記半導体素子に関連する所定の情報等を表示するマークを有することを特徴とする半導体装置。 - 半導体素子と、
前記半導体素子と電気的に接続されるインターポーザーと、
前記インターポーザーを介して前記半導体素子と電気的に接続される回路基板とを備えた半導体装置であって、
前記インターポーザーは、前記半導体素子と接続される面の裏面に、前記半導体素子に関連する所定の情報等を表示するマークを有することを特徴とする半導体装置。 - 前記回路基板はテープキャリアであることを特徴とする請求項2に記載の半導体装置。
- 前記インターポーザーが、Si基板からなることを特徴とする請求項1から3の何れか1項に記載の半導体装置。
- 前記マークは、インクマーキングであることを特徴とする請求項1から4の何れか1項に記載の半導体装置。
- 前記マークは、レーザマーキングであることを特徴とする請求項1から4の何れか1項に記載の半導体装置。
- 前記インターポーザーは、前記半導体素子と接続される面に配線を備えるとともに、前記マークが形成される領域の裏面には、前記配線が配置されていないことを特徴とする請求項1から6の何れか1項に記載の半導体装置。
- 前記半導体素子は、電気信号によって動作する表示体を駆動するためのドライバICであることを特徴とする請求項1から7の何れか1項に記載の半導体装置。
- 請求項8に記載の半導体装置と、電気信号によって動作する表示体とを備えたことを特徴とする表示装置。
- 請求項1から8の何れか1項に記載の半導体装置を備えたことを特徴とする電子機器。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006291809A JP2008108987A (ja) | 2006-10-26 | 2006-10-26 | 半導体装置並びにこれを用いた表示装置及び電子機器 |
PCT/JP2007/069104 WO2008050582A1 (fr) | 2006-10-26 | 2007-09-28 | Dispositif semi-conducteur, dispositif d'affichage et dispositif électronique |
CNA2007800396312A CN101529582A (zh) | 2006-10-26 | 2007-09-28 | 半导体装置、显示装置以及电子设备 |
US12/312,030 US20100044871A1 (en) | 2006-10-26 | 2007-09-28 | Semiconductor device, display device, and electronic device |
TW096138724A TW200836301A (en) | 2006-10-26 | 2007-10-16 | Semiconductor device, display apparatus, and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006291809A JP2008108987A (ja) | 2006-10-26 | 2006-10-26 | 半導体装置並びにこれを用いた表示装置及び電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008108987A true JP2008108987A (ja) | 2008-05-08 |
Family
ID=39324388
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006291809A Pending JP2008108987A (ja) | 2006-10-26 | 2006-10-26 | 半導体装置並びにこれを用いた表示装置及び電子機器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20100044871A1 (ja) |
JP (1) | JP2008108987A (ja) |
CN (1) | CN101529582A (ja) |
TW (1) | TW200836301A (ja) |
WO (1) | WO2008050582A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101896348B1 (ko) * | 2011-07-22 | 2018-09-07 | 삼성전자주식회사 | 칩 온 필름 패키지 및 이를 포함하는 장치 어셈블리 |
CN103700642B (zh) * | 2013-12-26 | 2017-05-10 | 颀中科技(苏州)有限公司 | 覆晶封装结构 |
US11562928B2 (en) * | 2019-01-25 | 2023-01-24 | Omnivision Technologies, Inc. | Laser marked code pattern for representing tracing number of chip |
US11302614B2 (en) * | 2019-08-23 | 2022-04-12 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Chip on film and display device |
CN111223413A (zh) * | 2020-01-03 | 2020-06-02 | 江苏铁锚玻璃股份有限公司 | 适用于交通领域的低成本显示屏面板制造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10321754A (ja) * | 1997-05-15 | 1998-12-04 | Mitsui High Tec Inc | 半導体装置 |
JP3642765B2 (ja) * | 2002-04-19 | 2005-04-27 | 沖電気工業株式会社 | 半導体装置、その製造方法、及び半導体装置の位置測定方法 |
JP3726115B2 (ja) * | 2002-05-20 | 2005-12-14 | 新日本無線株式会社 | 半導体装置の製造方法 |
JP3967263B2 (ja) * | 2002-12-26 | 2007-08-29 | セイコーインスツル株式会社 | 半導体装置及び表示装置 |
JP4257844B2 (ja) * | 2003-11-04 | 2009-04-22 | パナソニック株式会社 | 半導体装置およびその製造方法 |
US7291900B2 (en) * | 2005-08-25 | 2007-11-06 | Micron Technology, Inc. | Lead frame-based semiconductor device packages incorporating at least one land grid array package |
-
2006
- 2006-10-26 JP JP2006291809A patent/JP2008108987A/ja active Pending
-
2007
- 2007-09-28 US US12/312,030 patent/US20100044871A1/en not_active Abandoned
- 2007-09-28 CN CNA2007800396312A patent/CN101529582A/zh active Pending
- 2007-09-28 WO PCT/JP2007/069104 patent/WO2008050582A1/ja active Application Filing
- 2007-10-16 TW TW096138724A patent/TW200836301A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
TW200836301A (en) | 2008-09-01 |
WO2008050582A1 (fr) | 2008-05-02 |
US20100044871A1 (en) | 2010-02-25 |
CN101529582A (zh) | 2009-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100987479B1 (ko) | 반도체 칩 및 이를 이용한 반도체 칩 패키지 | |
JP4968665B2 (ja) | フラットディスプレイパネル及び接続構造 | |
US7109575B2 (en) | Low-cost flexible film package module and method of manufacturing the same | |
CN110164825B (zh) | 薄膜覆晶封装结构及其可挠性基板 | |
KR20070119530A (ko) | Ic 칩 실장 패키지, 및 이것을 사용한 화상 표시 장치 | |
JP2004134649A (ja) | 回路基板、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器 | |
KR20160020181A (ko) | 벤딩부를 갖는 칩 온 필름 패키지 | |
CN112563253A (zh) | 膜上芯片封装和包括该膜上芯片封装的显示装置 | |
JP2005079581A (ja) | テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたlcd装置 | |
KR20090080429A (ko) | 배선기판, 이를 갖는 테이프 패키지 및 표시장치 | |
JP2008108987A (ja) | 半導体装置並びにこれを用いた表示装置及び電子機器 | |
US20090065934A1 (en) | Wiring substrate, tape package having the same, display device having the tape package, method of manufacturing the wiring substrate, method of manufacturing a tape package having the same and method of manufacturing a display device having the tape package | |
JP5238274B2 (ja) | 配線回路基板およびその製造方法 | |
CN103972201A (zh) | 封装结构与显示模组 | |
TWI429033B (zh) | 晶片封裝構造以及封裝方法 | |
JP2005321707A (ja) | 液晶表示装置 | |
US10256174B2 (en) | Film type semiconductor package | |
US6853080B2 (en) | Electronic device and method of manufacturing the same, and electronic instrument | |
KR100196119B1 (ko) | 반도체장치 및 그 제조방법 및 전자 장치 | |
JP4837513B2 (ja) | 半導体パッケージの製造方法、及び表示装置の製造方法 | |
KR20080053593A (ko) | 표시 패널 및 그 제조 방법 | |
TWI841230B (zh) | 可撓性線路基板及薄膜覆晶封裝結構 | |
KR20080018027A (ko) | 탭 패키지 및 탭 패키지 리워크 방법 | |
KR100587466B1 (ko) | 테이프 배선 기판, 그를 이용한 반도체 칩 패키지 및 그를이용한 액정표시장치 | |
US20220246530A1 (en) | Chip-on-film package and display apparatus including the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080513 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080701 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080718 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20081010 |