CN1519908A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1519908A
CN1519908A CNA200310120446XA CN200310120446A CN1519908A CN 1519908 A CN1519908 A CN 1519908A CN A200310120446X A CNA200310120446X A CN A200310120446XA CN 200310120446 A CN200310120446 A CN 200310120446A CN 1519908 A CN1519908 A CN 1519908A
Authority
CN
China
Prior art keywords
dummy pattern
semiconductor device
district
dividing line
forms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200310120446XA
Other languages
English (en)
Other versions
CN1316584C (zh
Inventor
�ɱ߼���
松本明
井口学
深濑匡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1519908A publication Critical patent/CN1519908A/zh
Application granted granted Critical
Publication of CN1316584C publication Critical patent/CN1316584C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Dicing (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

在本发明的半导体器件中，在晶片的划分线区以网格排列方式形成多个假图形，以及在晶片的芯片内部区以对角前向跳跃排列方式形成多个假图形。芯片内部区和划分线区中的假图形的排列改变使得在芯片内部区形成更大均匀性的假图形以及在划分线区中形成能更强地阻止切割时出现的废料损失的假图形。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体器件以及制造该器件的方法；并且更具体的涉及在布线层上形成假图形的半导体器件以及制造该器件的方法。
背景技术
在制造带有多个互连层的半导体器件的传统方法中，当采用其中使用金属填充沟道来形成布线层的方法时，使用化学机械抛光(CMP)来清除除了已经嵌入在沟道中以外的不必要的金属。在这种情况下，已经在晶片上不均匀地形成的布线图将会引起抛光速度的变化。并且应该要有一个措施来限制最后形成的线的薄膜厚度变化。为了这个目的，传统采用的一个方法是把假图形排列在正式布线层上。这里所指的假图形是指在分散区与布线图同时出现作为伪布线图形成的且与布线图采用相同方法形成的布线图。
最简单最典型的在数据上产生假布线图形方法包括在整个数据图形表面上排列均匀的假图形，并且基于对实际布线图进行的逻辑操作清除不必要的假图形。这种逻辑操作方法在例如日本专利号3128205的说明书中有描述。
图1示出了现有技术中在晶片上形成的假图形的排列。在晶片上提供有多个芯片区1以及划分每个芯片区1的划分线区2，以及分别在区1和区2形成的假图形3和4。这些假图形的形状是正方形，并且通过连续地把这些假图形排列在这样的正方块(在图1和图6所示的例子中，在右边)中，即该正方块与指定的假图形在上方、下方、左边和右边的各个方向上有两个方块的距离，从而使得假图形均匀地产生在如图6(下文中讨论)所示的5×5正方形网格中。在下面的说明中，假图形的这种排列方式被称为“对角前向跳跃排列”。
当通过切割来将晶片切成芯片尺寸来切割出半导体器件时，进行一个处理过程，其中使用宝石切割刀来切割晶片。在切割刀的切割间距上形成的图形的不均匀性引起了与切割刀相接触的晶片的硬度的变化，并且这种变化趋向引起切割过程中出现的废料损失(loss)。具体地，当图形散开时，硬度在那部分是均匀的，并且一旦出现废料损失就扩展到一个大的区域，导致了废料损失扩展区。带有上文所述“对角前向跳跃排列”的结构导致在切割刀走刀方向上的假图形排列稀少并且增加了出现更大废料损失的可能性。
另外，在提高半导体器件性能的兴趣上，近年已经看见将带有低介电常数的部分膜作为布线层之间绝缘膜的使用在增加。典型地，低介电常数膜自身的硬度等级低并且还与传统作为中间绝缘膜使用的氧化硅膜和氮化硅膜粘接程度低，而且使用低介电常数膜作为布线层之间的绝缘膜将会因此导致切割过程中出现更加大的废料损失。
在网格表中假图形更加集中的排列导致了假图形在切割刀走刀的方向上排列均匀并且因此减小了废料损失区。然而，在整个晶片表面上网格表中的假图形排列引起在芯片区内的假图形排列的不均匀性。这是因为在所有区域中其上芯片内部区域的布线图排列在一个方向上(垂直方向或水平方向)的结构中，作为规律，当进行清除上文所述的不必要的图形(参照图2-4)时，如图4所示，在其中保持假图形的区域和其中清除假图形的区域之间将会出现过大地分离。
发明内容
本发明的一个目的就是提供一种半导体器件以及制造半导体芯片的方法，其中在芯片内部区均匀地形成假图形，此外，其中在划分线区形成切割时，假图形更好地阻止了废料损失。
根据本发明，在晶片的划分线区内以网格排列方式形成多个假图形，以及在晶片的芯片内部区内以对角前向跳跃排列方式形成多个假图形。假图形的排列改变使得在芯片内部区形成高度均匀的假图形，以及在划分线区形成可以阻止在切割时出现废料损失的假图形，因此可以保证提高通过切割晶片得到的半导体器件的出品率和可靠性。
而且，在划分线区形成的每个假图形的形状可以是正方形或长方形，以及在芯片内部区形成的每个假图形的形状是正方形。
从下面结合说明本发明的实例的附图进行的说明中可以更明显地体会到上面以及其它的有关本发明的目的、特征和优点。
附图说明
图1示出了现有技术中假图形排列的平面图；
图2示出了在网格排列中产生假图形过程的第一阶段的平面图；
图3示出了在网格排列中产生假图形过程的第二阶段的平面图；
图4示出了在网格排列中产生假图形过程的第三阶段的平面图；
图5示出了根据本发明的第一实施例的半导体器件的平面图；
图6示出了假图形对角前向跳跃排列的平面图；
图7示出了在对角前向跳跃排列中产生假图形过程的第一阶段的平面图；
图8示出了在对角前向跳跃排列中产生假图形过程的第二阶段的平面图；
图9示出了在对角前向跳跃排列中产生假图形过程的第三阶段的平面图；
图10示出了在划分线上另一种形状的假图形的平面图；
图11示出了根据本发明的第二实施例的半导体器件的平面图；以及
图12示出了在本发明的第二实施例中划分线上的假图形的截面图。
具体实施方式
图5示出了根据本发明的第一实施例的半导体器件中假图形排列的平面图；更具体的，示出了在使用沟道结构来形成布线的半导体器件中的假图形排列的平面图。
参照图5，在硅晶片上形成的芯片区1外周提供了其宽度为100μm的划分线区2。在芯片区1的“对角前向跳跃排列”中排列有每边的边长为2μm的正方形的假图形3。
更具体地，如图6所示，假图形3排列在可以在整个芯片区1表面上水平方向和垂直方向上重复的网格中。每个网格是由5×5的正方形组成(整个是25个正方块)，每个正方块其水平和垂直方向上的边长为1.7μm。在这种排列中，在水平方向、垂直方向以及45度对角方向上假图形3并不均匀排列。在本实施例中，在图中5×5的一个网格中，下边的假图形3的排列顺序和左边上的假图形3的排列顺序一致。换句话说，假图形3排列在网格左下方第二个正方块上，且假图形3排列在网格左上方第二个正方块上。在本实施例中，在一个5×5正方形单元中，提供有总共四个假图形3，它们位于从排列在一个单元中心的假图形3观察的上、下、左、右各个方向的向上两个方块并向右一个方块的邻近方块。或者，在一个单元中，提供有总共四个假图形3，它们位于从排列在一个单元中心的假图形3观察的上、下、左、右各个方向的向上两个方块并向左一个方块的邻近方块。
另外，虽然每个假图形3大于本实施例中的一个方块，但是假图形3的尺寸可以适当改变。假图形3的尺寸设定考虑了线路布局的密度，并且因此，例如假图形3的尺寸与每个方块的相同，或者假图形3的尺寸小于每个方块也是可能的。
图7到9示出了本实施例中假图形排列的设计方法。
可以通过使用能执行下列过程的计算机软件来自动产生假图形3：首先使用逻辑操作来避免与实际图形冲突并且因此得到实际图形5和假图形3(见图7)的逻辑结果；删除与实际图形5重叠的假图形(见图8)；并且还删除没有达到规定尺寸的假图形(见图9)。
实际图形的布线通常是在水平和垂直方向上平行排列，并且作为结果，当假图形排列作为比如网格排列时，使用上文描述的逻辑操作产生的区域，其上在垂直和水平方向距离扩长的区域没有假图形。从而其上包括有实际图形和假图形的布线层的排列就变得不均匀了，因此阻止了均匀化学机械抛光。另一方面，当以“对角前向跳跃排列”排列假图形时，假图形的排列方向偏离实际图形的排列方向，由此甚至上文所讨论的计算方法也会得到均匀的假图形。
再次参照图5，正方形形状的假图形4，其边长为2μm，以水平和垂直间距为2μm排列在划分线区2中的网格表上。上述的逻辑操作也可以应用在划分线区2来清除在划分线上与实际图形冲突的假图形4(例如，作为暴露掩膜对准的图形或用作检查晶片台上产品的检查图形)。被划分线区2占据的整个晶片的间距比例小，并且因此即使出现布线图形的不均匀，先前讨论的影响也是小的。
由于假图形4排列在划分线区2的网格图形中，假图形4以及假图形4之间的间距以1∶1均匀地排列在这些区域2中。结果是，晶片的划分线区2在切割过程中可以被认为是充分均匀的材料。因此，在切割划分线区2过程中就可以克服废料损失(晶片中的破裂或去膜)。在切割时，在划分线区2的中心部分宽度大约为30μm的区域被切割刀切割(比如转动切割刀)。在切割过程中使用的切割刀的宽度为30μm。至于切割速度，割刀的转动速度是36000rpm并且工作台的移动速度是3mm/sec。
即使在切割过程中出现去膜(更具体地，在布线金属和绝缘膜中间层之间的界面上去膜)，其中出现去膜的界面以固定的与假图形4间距相同的恒定窄间距散开，并且出现在一个位置上的去膜将不会扩展到大的区域。
而且，如图10所示，划分线区2中的假图形可以是比如边长为2μm×4μm的长方形组成并且排列成使得这些假图形的长度方向与切割方向一致(参考图10中的数字6)。
图11示出了根据本发明的第二实施例的半导体器件。这种实施例的半导体器件有多层布线结构，其带有在划分线区2中的改进的阻止废料损失。本实施例作为一个例子来实现由3个布线层组成的多层布线的半导体器件。在每个布线层上假图形7和8的排列以及尺寸都和第一实施例中相似。
图12示出了沿着图11中的线A-A取的部分的截面图。在划分线区2中的每层布线层上方和下方的假图形8通过通孔9连接。通孔9与芯片中实际图形中的通孔同时以同样的方法形成。虽然在图12中仅仅示出3个布线层，但在最后形成的半导体器件中在这些布线层上方当然还可以形成另外的绝缘层或布线层。
根据本实施例，使用通孔9来连接划分线区2中每个布线层上方和下方的假图形8，改进了上方和下方的假图形8之间的粘接，并且增加了划分线区2硬度的均匀性。本实施例可以抑制在切割时由于每层的假图形8和中间层绝缘膜11-16之间的粘接程度低而出现的废料损失区域扩展。
尽管已经使用专门的术语来说明本发明的优选实施例，但是这种说明仅仅用来说明，并且要理解的是在不离开下述权利要求书中的精神或范围的基础上可以进行修改和变化。

Claims (9)

1.一种半导体器件，包括：
在晶片上形成的提供功能元件的芯片内部区，以及在所述晶片上形成的用来作为切割所述晶片时的切割空间的划分线区；
在所述芯片内部区中形成的以对角前向跳跃排列方式排列的多个假图形；
在所述划分线区中形成的以网格形式排列的多个假图形。
2.根据权利要求1所述的半导体器件，其中：
所述半导体器件包括多个堆叠在一起的布线层，所述假图形在每个布线层的所述划分线区中形成；以及
在每个所述布线层的所述划分线区中形成的所述假图形通过通孔连接。
3.一种制造半导体器件的方法，该半导体器件包括在晶片上形成的提供功能元件的芯片内部区，以及在所述晶片上形成的用来作为切割所述晶片时的切割空间的划分线区，所述方法包括下面的步骤：
不仅在所述芯片内部区中以对角前向跳跃排列方式形成多个假图形，而且在所述划分线区中以网格排列方式形成多个假图形。
4.一种根据权利要求3所述的制造半导体器件的方法，其中在所述划分线区中形成的每个所述假图形的形状为正方形或长方形。
5.一种根据权利要求3所述的制造半导体器件的方法，其中在所述芯片内部区中形成的每个所述假图形的形状为正方形。
6.一种制造半导体器件的方法，该半导体器件包括在晶片上形成的提供功能元件的芯片内部区，以及在所述晶片上形成的用来作为切割所述晶片时的切割空间的划分线区，并且还具有堆叠在一起的多个布线层，所述方法包括下面的步骤：
在每个所述布线层的芯片内部区中以对角前向跳跃排列方式形成多个假图形，以及在每个所述布线层的划分线区中以网格排列方式形成多个假图形。
7.一种根据权利要求6所述的制造半导体器件的方法，其中在每个所述布线层的所述划分线区中形成的每个所述假图形的形状为正方形或长方形。
8.一种根据权利要求6所述的制造半导体器件的方法，其中在每个所述布线层的所述芯片内部区中形成的每个所述假图形的形状为正方形。
9.一种根据权利要求6所述的制造半导体器件的方法，还包括下面的步骤：
通过通孔把每个所述布线层的所述划分线区中形成的所述假图形连接在一起。
CNB200310120446XA 2003-01-29 2003-12-11 半导体器件及其制造方法 Expired - Lifetime CN1316584C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP021084/2003 2003-01-29
JP2003021084A JP4136684B2 (ja) 2003-01-29 2003-01-29 半導体装置及びそのダミーパターンの配置方法

Publications (2)

Publication Number Publication Date
CN1519908A true CN1519908A (zh) 2004-08-11
CN1316584C CN1316584C (zh) 2007-05-16

Family

ID=32652878

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200310120446XA Expired - Lifetime CN1316584C (zh) 2003-01-29 2003-12-11 半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US6841880B2 (zh)
EP (1) EP1443552B1 (zh)
JP (1) JP4136684B2 (zh)
CN (1) CN1316584C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100454522C (zh) * 2005-01-28 2009-01-21 恩益禧电子股份有限公司 半导体器件
CN102445864A (zh) * 2011-10-21 2012-05-09 上海华力微电子有限公司 一种降低光刻对准失效率的方法
CN103346129A (zh) * 2013-05-21 2013-10-09 北京新雷能科技股份有限公司 一种陶瓷封装外壳及其制作方法、芯片封装方法
TWI466257B (zh) * 2010-03-31 2014-12-21 Toshiba Kk 半導體裝置及其製造方法

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI222680B (en) * 2003-11-20 2004-10-21 United Microelectronics Corp Scribe line structure of wafer
JP2005252099A (ja) * 2004-03-05 2005-09-15 Sharp Corp 高周波用半導体装置
JP4471852B2 (ja) * 2005-01-21 2010-06-02 パナソニック株式会社 半導体ウェハ及びそれを用いた製造方法ならびに半導体装置
JP4809632B2 (ja) * 2005-06-01 2011-11-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7343581B2 (en) * 2005-06-27 2008-03-11 Tela Innovations, Inc. Methods for creating primitive constructed standard cells
KR100794796B1 (ko) * 2005-09-08 2008-01-15 삼성전자주식회사 가변 인덕터
US7590968B1 (en) 2006-03-01 2009-09-15 Tela Innovations, Inc. Methods for risk-informed chip layout generation
US7908578B2 (en) * 2007-08-02 2011-03-15 Tela Innovations, Inc. Methods for designing semiconductor device with dynamic array section
US8225239B2 (en) * 2006-03-09 2012-07-17 Tela Innovations, Inc. Methods for defining and utilizing sub-resolution features in linear topology
US7446352B2 (en) * 2006-03-09 2008-11-04 Tela Innovations, Inc. Dynamic array architecture
US7932545B2 (en) 2006-03-09 2011-04-26 Tela Innovations, Inc. Semiconductor device and associated layouts including gate electrode level region having arrangement of six linear conductive segments with side-to-side spacing less than 360 nanometers
US8448102B2 (en) 2006-03-09 2013-05-21 Tela Innovations, Inc. Optimizing layout of irregular structures in regular layout context
US8839175B2 (en) 2006-03-09 2014-09-16 Tela Innovations, Inc. Scalable meta-data objects
US9035359B2 (en) 2006-03-09 2015-05-19 Tela Innovations, Inc. Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods
US9230910B2 (en) * 2006-03-09 2016-01-05 Tela Innovations, Inc. Oversized contacts and vias in layout defined by linearly constrained topology
US8247846B2 (en) * 2006-03-09 2012-08-21 Tela Innovations, Inc. Oversized contacts and vias in semiconductor chip defined by linearly constrained topology
US7956421B2 (en) * 2008-03-13 2011-06-07 Tela Innovations, Inc. Cross-coupled transistor layouts in restricted gate level layout architecture
US8653857B2 (en) 2006-03-09 2014-02-18 Tela Innovations, Inc. Circuitry and layouts for XOR and XNOR logic
US7943967B2 (en) * 2006-03-09 2011-05-17 Tela Innovations, Inc. Semiconductor device and associated layouts including diffusion contact placement restriction based on relation to linear conductive segments
US8225261B2 (en) * 2006-03-09 2012-07-17 Tela Innovations, Inc. Methods for defining contact grid in dynamic array architecture
US9563733B2 (en) * 2009-05-06 2017-02-07 Tela Innovations, Inc. Cell circuit and layout with linear finfet structures
US7763534B2 (en) 2007-10-26 2010-07-27 Tela Innovations, Inc. Methods, structures and designs for self-aligning local interconnects used in integrated circuits
US9009641B2 (en) 2006-03-09 2015-04-14 Tela Innovations, Inc. Circuits with linear finfet structures
US8658542B2 (en) 2006-03-09 2014-02-25 Tela Innovations, Inc. Coarse grid design methods and structures
US8541879B2 (en) 2007-12-13 2013-09-24 Tela Innovations, Inc. Super-self-aligned contacts and method for making the same
US8245180B2 (en) * 2006-03-09 2012-08-14 Tela Innovations, Inc. Methods for defining and using co-optimized nanopatterns for integrated circuit design and apparatus implementing same
JP4302720B2 (ja) * 2006-06-28 2009-07-29 株式会社沖データ 半導体装置、ｌｅｄヘッド及び画像形成装置
US7577049B1 (en) 2006-08-08 2009-08-18 Tela Innovations, Inc. Speculative sense enable tuning apparatus and associated methods
US7696607B2 (en) 2006-08-10 2010-04-13 Panasonic Corporation Semiconductor device
DE102007004953A1 (de) * 2007-01-26 2008-07-31 Tesa Ag Heizelement
US8286107B2 (en) * 2007-02-20 2012-10-09 Tela Innovations, Inc. Methods and systems for process compensation technique acceleration
US7979829B2 (en) 2007-02-20 2011-07-12 Tela Innovations, Inc. Integrated circuit cell library with cell-level process compensation technique (PCT) application and associated methods
US8667443B2 (en) 2007-03-05 2014-03-04 Tela Innovations, Inc. Integrated circuit cell library for multiple patterning
US7799612B2 (en) * 2007-06-25 2010-09-21 Spansion Llc Process applying die attach film to singulated die
KR20090046993A (ko) 2007-11-07 2009-05-12 주식회사 동부하이텍 반도체 소자 및 그 제조 방법
US8648444B2 (en) * 2007-11-29 2014-02-11 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer scribe line structure for improving IC reliability
US8453094B2 (en) 2008-01-31 2013-05-28 Tela Innovations, Inc. Enforcement of semiconductor structure regularity for localized transistors and interconnect
US7939443B2 (en) 2008-03-27 2011-05-10 Tela Innovations, Inc. Methods for multi-wire routing and apparatus implementing same
JP5309728B2 (ja) * 2008-06-27 2013-10-09 富士通セミコンダクター株式会社 レチクルデータ作成方法及びレチクルデータ作成装置
KR101749351B1 (ko) 2008-07-16 2017-06-20 텔라 이노베이션스, 인코포레이티드 동적 어레이 아키텍쳐에서의 셀 페이징과 배치를 위한 방법 및 그 구현
US9122832B2 (en) * 2008-08-01 2015-09-01 Tela Innovations, Inc. Methods for controlling microloading variation in semiconductor wafer layout and fabrication
US20100200957A1 (en) 2009-02-06 2010-08-12 Qualcomm Incorporated Scribe-Line Through Silicon Vias
JP5501668B2 (ja) 2009-06-17 2014-05-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法、半導体チップ及び半導体ウェハ
JP5607317B2 (ja) 2009-06-17 2014-10-15 ルネサスエレクトロニクス株式会社 半導体装置の製造方法及び半導体ウェハ
US8661392B2 (en) * 2009-10-13 2014-02-25 Tela Innovations, Inc. Methods for cell boundary encroachment and layouts implementing the Same
JP2011134893A (ja) * 2009-12-24 2011-07-07 Renesas Electronics Corp 半導体装置
US8884402B2 (en) 2010-04-28 2014-11-11 United Microelectronics Corp. Circuit layout structure
JP5516223B2 (ja) * 2010-08-19 2014-06-11 富士通株式会社 ダミーメタル配置評価装置、ダミーメタル配置評価方法及びダミーメタル配置評価プログラム
US9159627B2 (en) 2010-11-12 2015-10-13 Tela Innovations, Inc. Methods for linewidth modification and apparatus implementing the same
KR20150062556A (ko) * 2013-11-29 2015-06-08 삼성전기주식회사 휨방지 부재가 구비된 스트립 레벨 기판 및 이의 제조 방법
KR102633112B1 (ko) 2016-08-05 2024-02-06 삼성전자주식회사 반도체 소자
KR20200102608A (ko) 2019-02-21 2020-09-01 삼성전자주식회사 Mim 커패시터 및 반도체 소자

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340568A (ja) * 1999-03-19 2000-12-08 Toshiba Corp 半導体装置
JP2000286263A (ja) 1999-03-29 2000-10-13 Nec Corp 半導体装置及びその製造方法
JP2000340529A (ja) * 1999-05-31 2000-12-08 Mitsubishi Electric Corp 半導体装置
US6528818B1 (en) * 1999-12-14 2003-03-04 Kla-Tencor Test structures and methods for inspection of semiconductor integrated circuits
JP3551877B2 (ja) 2000-01-18 2004-08-11 セイコーエプソン株式会社 半導体装置およびその製造方法
JP2001332556A (ja) * 2000-05-25 2001-11-30 Hitachi Ltd 半導体装置の製造方法
JP2002208676A (ja) 2001-01-10 2002-07-26 Mitsubishi Electric Corp 半導体装置、半導体装置の製造方法及び半導体装置の設計方法
JP2003045876A (ja) * 2001-08-01 2003-02-14 Seiko Epson Corp 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100454522C (zh) * 2005-01-28 2009-01-21 恩益禧电子股份有限公司 半导体器件
TWI466257B (zh) * 2010-03-31 2014-12-21 Toshiba Kk 半導體裝置及其製造方法
CN102445864A (zh) * 2011-10-21 2012-05-09 上海华力微电子有限公司 一种降低光刻对准失效率的方法
CN103346129A (zh) * 2013-05-21 2013-10-09 北京新雷能科技股份有限公司 一种陶瓷封装外壳及其制作方法、芯片封装方法
CN103346129B (zh) * 2013-05-21 2016-07-06 北京新雷能科技股份有限公司 一种陶瓷封装外壳及其制作方法、芯片封装方法

Also Published As

Publication number Publication date
CN1316584C (zh) 2007-05-16
EP1443552A3 (en) 2005-04-20
US6841880B2 (en) 2005-01-11
JP4136684B2 (ja) 2008-08-20
EP1443552A2 (en) 2004-08-04
EP1443552B1 (en) 2011-11-16
US20040145028A1 (en) 2004-07-29
JP2004235357A (ja) 2004-08-19

Similar Documents

Publication Publication Date Title
CN1519908A (zh) 半导体器件及其制造方法
JP4377300B2 (ja) 半導体ウエハおよび半導体装置の製造方法
US9040354B2 (en) Chip comprising a fill structure
CN103000589A (zh) 半导体器件、半导体晶片及半导体器件的制造方法
CN1819159A (zh) 半导体晶片及半导体器件的制造方法以及半导体器件
JP2022530357A (ja) ３次元メモリデバイス内の階段構造およびそれを形成するための方法
JP2022509276A (ja) ３次元メモリデバイスにおける階段構造の形成
CN1674233A (zh) 半导体晶片、其制造方法以及制造半导体器件的方法
US10115644B2 (en) Interposer manufacturing method
WO2005055300A1 (en) Method for production of semiconductor chip and semiconductor chip
KR100610703B1 (ko) 반도체 집적 회로 장치
CN1306569C (zh) 均匀抛光微电子器件的方法
JPH11274559A (ja) 窒化ガリウム系半導体ウエハ及びその製造方法
JP7209513B2 (ja) 半導体チップの製造方法および半導体ウェハ
TWI612621B (zh) 電子元件及其製法
US7547979B2 (en) Semiconductor device and method of locating a predetermined point on the semiconductor device
US6621149B2 (en) Semiconductor chip production method and semiconductor wafer
CN1949485A (zh) 半导体结构及其制作方法
US11348798B2 (en) Methods of forming integrated circuit devices using cutting tools to expose metallization pads through a cap structure and related cutting devices
CN112234066B (zh) 三维存储器及其制造方法
JP2589417B2 (ja) ダイシングソーを用いた小物部品の加工方法
JP2005298245A (ja) 単結晶基板
KR20010046386A (ko) 웨이퍼 분리 방법 및 장치
KR20240021696A (ko) 코어기판, 기판 및 반도체 패키징 기판의 용도
KR20220000812A (ko) 칩의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: RENESAS ELECTRONICS CO., LTD.

Free format text: FORMER OWNER: NEC CORP.

Effective date: 20101119

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20101119

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corp.

Address before: Kanagawa, Japan

Patentee before: NEC ELECTRONICS Corp.

CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: Renesas Electronics Corp.

Address before: Kanagawa, Japan

Patentee before: Renesas Electronics Corp.

CX01 Expiry of patent term

Granted publication date: 20070516

CX01 Expiry of patent term