JP2003045876A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2003045876A
JP2003045876A JP2001233745A JP2001233745A JP2003045876A JP 2003045876 A JP2003045876 A JP 2003045876A JP 2001233745 A JP2001233745 A JP 2001233745A JP 2001233745 A JP2001233745 A JP 2001233745A JP 2003045876 A JP2003045876 A JP 2003045876A
Authority
JP
Japan
Prior art keywords
dummy wiring
area
semiconductor device
bonding pad
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001233745A
Other languages
English (en)
Inventor
Hisakatsu Sato
久克 佐藤
知郎 ▲高▼相
Tomoo Takaai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2001233745A priority Critical patent/JP2003045876A/ja
Priority to US10/209,313 priority patent/US6614120B2/en
Publication of JP2003045876A publication Critical patent/JP2003045876A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 歩留まりが良好な、多層配線構造を有する半
導体装置を提供する。 【解決手段】 本発明の半導体装置１０００は、多層配
線構造を有し、ボンディングパッド４０ａを含み、さら
に、ダミー配線３０を含むダミー配線形成領域３５と、
ダミー配線が形成されないダミー配線禁止領域１５とを
含む。ダミー配線禁止領域１５は、少なくともボンディ
ングパッド形成領域４０ａの下部に設けられる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、多層配線構造の半
導体装置に関し、特に、ダミー配線を有する多層配線構
造の半導体装置に関する。
【０００２】
【背景技術】現在、半導体装置においては、高集積化お
よび微細化を図ることを目的として、配線層が多層にわ
たって形成されている。ある配線層と、その上に形成さ
れた配線層との間には層間絶縁層が形成される。この層
間絶縁層は、化学的機械的研磨法（ＣＭＰ法）により、
平坦化される。
【０００３】ところで、層間絶縁層の平坦性をより向上
させることを目的として、図７および図８に示すよう
に、同一レベルの配線層において、密に形成された配線
層１７０と、孤立した配線層１７１との間に、これらの
配線層と同一工程で、ダミー配線１３０を形成する技術
が提案されている。図７は、多層配線構造の半導体装置
を示す平面図であり、図８は、図７に示す半導体装置の
Ｂ−Ｂ線に沿った断面を模式的に示す図である。なお、
図７は、図８において、ボンディングパッド１４０を含
み、シリコン基板１１１の表面に平行な面で切断した場
合の平面図である。図７および図８に示すように、ダミ
ー配線１３０を形成することにより、層間絶縁層１１０
ａ〜１１０ｆの各層の間で段差が生じるのを抑えること
ができる。
【０００４】また、半導体装置外部の電極と半導体装置
内部の素子とを電気的に接続するために、通常ボンディ
ングパッドが形成される。例えば図７および図８に示す
半導体装置では、最上層に形成されたダミー配線１３０
と同一レベルの層にボンディングパッド１４０が形成さ
れる。このボンディングパッド１４０は、例えばバンプ
電極（図示せず）等を介して半導体装置外部の電極（図
示せず）と接続される。さらに、図８に示すように、層
間絶縁層の平坦性をより向上させるために、ダミー配線
１３０およびボンディングパッド１４０よりも下のレベ
ルの層にもダミー配線１５０が形成される。例えば、特
開平１０−３３５３３３号公報に、このような構造を有
する半導体装置が開示されている。
【０００５】しかしながら、ボンディングパッド１４０
の鉛直下方の領域にダミー配線１５０が形成された半導
体装置においては、バンプ電極を介してボンディングパ
ッド１４０と半導体装置外部の電極とを電気的に接続す
る場合、以下の不具合が生じることがある。
【０００６】（１）ボンディング時にボンディングパッ
ド１４０表面にかかる圧力によって、ボンディングパッ
ド１４０の鉛直下方に形成されたダミー配線１５０が、
ダミー配線１５０の上下に形成された層間絶縁層１１０
ａ〜１１０ｅに挟まれて変形する。
【０００７】（２）ダミー配線１５０が層間絶縁層１１
０ａ〜１１０ｅから剥離して、ボンディング剥がれの原
因となる。
【０００８】
【発明が解決しようとする課題】本発明の目的は、歩留
まりが良好な、ダミー配線を有する多層配線構造の半導
体装置を提供することにある。
【０００９】
【課題を解決するための手段】（半導体装置）本発明の
半導体装置は、多層配線と、ボンディングパッドと、を
含む半導体装置であって、ダミー配線が形成されるダミ
ー配線形成領域と、前記ダミー配線が形成されていない
ダミー配線禁止領域と、を含み、少なくとも前記ボンデ
ィングパッドと、該ボンディングパッドの鉛直下方領域
とは、ダミー配線禁止領域である。
【００１０】尚、ボンディングパッドとは、金属配線層
のうち、半導体装置の外部電極と半導体装置の内部素子
とを電気的に接続するために、保護膜などの絶縁層を開
口することによって形成された前記金属配線層の露出面
のことをいう。
【００１１】本発明によれば、少なくとも前記ボンディ
ングパッドと前記ボンディングパッドの鉛直下方領域と
を前記ダミー配線禁止領域とすることにより、前記ボン
ディングパッドの鉛直下方にはダミー配線が設けられな
いため、ダミー配線が剥離してボンディング剥がれを引
き起こすことがない。この結果、歩留まりが良好な装置
を形成することができる。
【００１２】本発明の半導体装置の好ましい態様として
は、次の（１）〜（３）が例示できる。
【００１３】（１）さらに、前記ボンディングパッドの
外縁と前記ボンディングパッドの鉛直下方領域の外縁と
から、前記ボンディングパッドに平行な方向に所定距離
だけ拡大した領域は、ダミー配線禁止領域である。
【００１４】この場合、前記所定距離は、４〜１５μｍ
であることが望ましい。
【００１５】（２）さらに、スクライブ領域を含み、前
記スクライブ領域は、ダミー配線禁止領域である。この
構成によれば、ダイシングにより前記ダミー配線が剥離
して、ショートが発生するのを防止することができる。
【００１６】（３）さらに、ダミー配線形成領域識別マ
ーク、パッケージ組立て用アライメントマーク、チップ
内名称表示、レチクル精度測定用マーク、製品識別用番
号表示、リペア用アライメントマーク、およびヒューズ
は、前記ダミー配線禁止領域内に設けられる。この構成
によれば、前記ダミー配線禁止領域を前述した領域に設
けることにより、前記マークまたは表示を確実に識別す
ることができる。
【００１７】
【発明の実施の形態】以下、本発明の好適な実施の形態
について、図面を参照しながら説明する。
【００１８】図１は、本実施の形態にかかる半導体装置
１０００を模式的に示す断面図である。図２は、図１に
おいて、ボンディングパッド４０ａを含み、シリコン基
板１１の表面に平行な面で切断した場合の平面図であ
る。図３は、図１に示す半導体装置１０００を含む半導
体ウエハ２０００を模式的に示す平面図である。なお、
図１は、図２に示す半導体装置１０００のＡ−Ａ面に沿
って切断した場合の断面図である。
【００１９】半導体装置１０００は、多層配線構造を有
する。チップ毎に分割（ダイシング）される前の段階で
は、半導体装置１０００は、図３に示すように、少なく
とも半導体ウエハ２０００の一部として形成され、素子
形成領域１１００と、スクライブ領域１２００とを含
む。ここで、素子形成領域１１００とは、ＭＯＳトラン
ジスタなどの能動素子が形成される領域をいう。また、
スクライブ領域１２００とは、半導体ウエハ２０００を
個々のチップ毎に分割するために、ダイヤモンドカッタ
等によってダイシングされる領域をいう。
【００２０】半導体装置１０００をスクライブ領域１２
００に沿ってダイシングすることにより、素子形成領域
１１００毎に分割される。
【００２１】素子形成領域１１００において、シリコン
基板１１の表面には、半導体素子（たとえばＭＯＳＦＥ
Ｔ・図示せず）、例えばポリシリコンからなる配線層
（図示せず）、および素子分離領域１２が形成されてい
る。図１に示すように、シリコン基板１１の上には、第
１〜第５の層間絶縁層１０ａ〜１０ｅおよび絶縁層１０
ｆが順に形成されている。第１〜第５の層間絶縁層１０
ａ〜１０ｅおよび絶縁層１０ｆは、例えば酸化シリコン
層を主成分とする層からなる。この第１〜第５の層間絶
縁層１０ａ〜１０ｅにはそれぞれ、スルーホール（図示
せず）が形成され、そのスルーホール内にコンタクト層
（図示せず）が形成されている。また、絶縁層１０ｆ
は、最上の配線層（第５の層間絶縁層１０ｅ上に形成さ
れた配線層７０，７１）上に形成されている。さらに、
絶縁層１０ｆの上には、パッシベーション層６０が形成
されている。
【００２２】配線層７０，７１は、実際の配線として用
いられるものであり、各層間絶縁層上、すなわち、第１
〜第５の層間絶縁層１０ａ〜１０ｅの各層上に形成され
ている。
【００２３】素子形成領域１１００は、図１に示すよう
に、ダミー配線３０を含むダミー配線形成領域３５と、
ダミー配線が形成されないダミー配線禁止領域１５，１
６とを含む。
【００２４】ダミー配線形成領域３５において、ダミー
配線３０は、配線層７０，７１と同一レベルの層に形成
されている。すなわち、ダミー配線３０は、配線層７
０，７１と同様に、第１〜第５の層間絶縁層１０ａ〜１
０ｅの各層上に形成されている。このダミー配線３０
は、例えば配線層７０，７１と同一工程で形成される場
合、配線層７０，７１と同じ材料から形成される。
【００２５】なお、図２においては、ダミー配線３０の
断面形状が正方形である場合を示したが、ダミー配線３
０の断面形状はこれに限定されるわけではなく、長方
形、三角形、台形、または他の多角形、あるいは円形ま
たは楕円形など種々の態様をとることができる。
【００２６】また、図２においては、ダミー配線３０の
配列パターンを千鳥配置としたが、図２に示される配列
パターンに限定されるわけでなく、種々の配列パターン
を用いることができる。
【００２７】また、素子形成領域１１００において、第
５の層間絶縁層１０ｅ上にはボンディングパッド４０ａ
を構成する配線層４０が形成されている。すなわち、こ
のボンディングパッド４０ａは、第５の層間絶縁層１０
ｅ上に形成された配線層７０，７１と同一レベルの層に
形成されている。
【００２８】ダミー配線禁止領域１５は、図２に示すよ
うに、ダミー配線禁止領域１５ａを含む。ここで、ダミ
ー配線禁止領域１５ａとは、図２で網掛けで示した領域
をいう。すなわち、ダミー配線禁止領域１５ａは、ボン
ディングパッド４０ａと、ボンディングパッド４０ａの
外縁から所定距離Ｘ内の領域とを含む。したがって、ボ
ンディングパッド４０ａと同一レベルの層においてボン
ディングパッド４０ａの外縁から所定距離Ｘ内の領域に
は、ダミー配線が設けられていない。
【００２９】さらに、ダミー配線禁止領域１５は、ダミ
ー配線禁止領域１５ａ（図２で網掛けで示した領域）の
鉛直下方の領域を含む。したがって、ダミー配線禁止領
域１５ａの鉛直下方領域には、ダミー配線が設けられて
いない。ここで、所定距離Ｘは、ボンディングパッド４
０ａの形状や大きさによっても異なるが、例えば４〜１
５μｍとするのが望ましい。本実施の形態にかかる半導
体装置１０００においては、ダミー配線禁止領域１５
が、ボンディングパッド４０ａ、およびボンディングパ
ッド４０ａの外縁から所定距離Ｘ内の領域の鉛直下方領
域に設けられていることにより、歩留まりの良好な装置
を得ることができる。この理由については後述する。
【００３０】例えば、図１および図２に示す半導体装置
１０００において、前記所定距離Ｘを１０μｍとした場
合、ボンディングパッド４０ａおよびボンディングパッ
ド４０ａの外縁から１０μｍ以内の領域がダミー配線禁
止領域１５ａとなる。このダミー配線禁止領域１５ａ
と、ダミー配線禁止領域１５ａの下部とにより、ダミー
配線禁止領域１５を構成する。図１に示すように、この
ダミー配線禁止領域１５にはダミー配線が形成されな
い。
【００３１】ところで、図１に示す半導体装置１０００
において、図７および図８に示す一般的な半導体装置と
同様に、例えば、ダミー配線禁止領域１５ａ（図２で網
掛けで示した領域）の鉛直下方にダミー配線が形成され
ている場合、ボンディングパッド４０ａ上にバンプ（図
示せず）を形成した後、バンプと外部電極（図示せず）
とを接合する際に、ボンディングパッド４０ａにかかる
圧力によってダミー配線禁止領域１５ａの下部に形成さ
れたダミー配線と、該ダミー配線の上下に形成された絶
縁層１０ａ〜１０ｆとの間に生じる応力によって該ダミ
ー配線が剥離し、剥離した該ダミー配線の剥片が例えば
配線層７０間に付着してショートが発生する場合があ
る。ダミー配線が剥離する原因としては、ダミー配線を
構成する金属層と、絶縁層を構成する材料との間の硬度
の違い等が挙げられる。絶縁層は一般に金属層よりも厚
く形成されている。さらに、近年、配線の微細化が進
み、金属層がより微細に形成されるようになってきてい
る。このため、絶縁層は金属層よりも硬い場合が多く、
ボンディング時にボンディングパッドにかかる圧力によ
って、絶縁層と金属層との間に応力が生じる結果、ダミ
ー配線が剥離すると考えられる。例えば、ダミー配線が
Ａｌからなり、絶縁層が酸化シリコン層からなり、かつ
ダミー配線が微細化されている場合には、ダミー配線よ
りも絶縁層の方が硬度が大きいため、ボンディング時に
ボンディングパッドにかかる圧力によって、絶縁層とダ
ミー配線との間に応力が生じる。その結果、より硬度が
小さいダミー配線が剥離すると考えられる。
【００３２】これに対し、本実施の形態にかかる半導体
装置１０００においては、ダミー配線禁止領域１５ａの
下部にはダミー配線が形成されていないため、ダミー配
線が剥離してショートを引き起こすことはない。この結
果、歩留まりが良好な装置を形成することができる。特
に、ボンディングパッド４０上に形成されたバンプ電極
と外部電極（図示せず）とをボンディングする場合、ワ
イヤを用いてボンディングを行なう場合と比較して、ボ
ンディングパッド４０にかかる圧力が大きいため、ダミ
ー配線が剥離するという問題が発生する可能性が高い。
本実施の形態にかかる半導体装置１０００によれば、ダ
ミー配線の剥離を効果的に防止することができ、歩留ま
りを高めることができる。
【００３３】さらに、図１に示す半導体装置１０００で
は、ダミー配線禁止領域１５には、ダミー配線のみなら
ず、実際に配線として使用するために形成される配線層
も形成されていない。この構成によれば、ダミー配線３
０と同様に、配線層が剥離してショートを引き起こすこ
とはないため、歩留まりが良好な装置を得ることができ
る。
【００３４】また、図１に示すように、スクライブ領域
１２００には、ダミー配線禁止領域１６が設けられてい
る。スクライブ領域１２００は、前述したように、半導
体装置１０００を含む半導体ウエハを個々のチップ毎に
分割するために、ダイヤモンドカッタ等によってダイシ
ングされる領域をいう。スクライブ領域１２００にダミ
ー配線が形成されていると、半導体ウエハ２０００をス
クライブ領域１２００に沿ってダイシングする際に、ダ
ミー配線が剥離して導電性の剥片となり、配線層７０間
に付着してショートが発生するおそれがある。これに対
し、スクライブ領域１２００をダミー配線禁止領域１６
とした場合、ダイシングによりダミー配線が剥離するこ
とが原因によるショートの発生を防止することができ
る。
【００３５】また、素子形成領域１１００には、図３に
示すように、ダミー配線禁止領域１５，１６に加えて、
ダミー配線禁止領域２１〜２７が設けられている。ダミ
ー配線禁止領域２１〜２７は、層間絶縁層１０ａ〜１０
ｅおよび絶縁層１０ｆのうち、少なくとも１の層に設け
られる。以下、ダミー配線禁止領域２１〜２７それぞれ
について説明する。
【００３６】ダミー配線禁止領域２１は、図３および図
４に示すように、Ｌ字マーク４１を含む。Ｌ字マーク４
１はレチクル使用時、データ挿入精度の側長及びレチク
ル検査時の本データ領域の確認のために用いられる。ま
た図３に示すように、Ｌ字マーク４１の４個に囲まれた
領域をダミー配線形成領域３８としても構わない。ダミ
ー配線形成領域３８を識別するために形成され、４個の
ダミー配線形成領域識別マーク４１で１ユニットを構成
する。すなわち、図３に示すように、Ｌ字型の４個のダ
ミー配線形成領域識別マーク４１で囲まれた領域がダミ
ー配線形成領域３８となる。図４に示すように、ダミー
配線形成領域３８にはダミー配線３０が形成される。
【００３７】ダミー配線禁止領域２１は、ダミー配線形
成領域識別マーク４１を確実に識別するために設けられ
ている。このダミー配線禁止領域２１は、ダミー配線形
成領域識別マーク４１が形成される領域、およびダミー
配線形成領域識別マーク４１を取り囲む領域に設けられ
る。ダミー配線禁止領域２１には、ダミー配線が形成さ
れない。例えば、図４に示すように、ダミー配線形成領
域識別マーク４１を含む２５μｍ四方の領域に、ダミー
配線禁止領域２１を設ける。
【００３８】ダミー配線禁止領域２２は、図３および図
５に示すように、同心円状のパッケージ組立て用アライ
メントマーク４２を含む。このパッケージ組立て用アラ
イメントマーク４２は、パッケージの組立て工程におい
て、チップと、チップを搭載する基板とを位置合わせす
る際に、位置合わせ標識として用いられる。ダミー配線
禁止領域２２は、パッケージ組立て用アライメントマー
ク４２が形成される領域、およびパッケージ組立て用ア
ライメントマーク４２の外縁から少なくとも５０μｍ以
内にある領域に設けられる。例えば、図５に示すよう
に、パッケージ組立て用アライメントマーク４２を含む
２５μｍ四方の領域を、ダミー配線禁止領域２２とす
る。ダミー配線禁止領域２２内にはダミー配線が形成さ
れないため、パッケージ組立て用アライメントマーク４
２を確実に識別することができる。なお、パッケージ組
立て用アライメントマーク４２の平面形状は同心円状に
限定されるわけではなく、パッケージ組立て用アライメ
ントマーク４２が位置合わせ標識としての機能を発揮す
ることができるものであればよい。また、図３および図
５においては、ダミー配線禁止領域２２の平面形状が矩
形である場合を示したが、ダミー配線禁止領域２２の平
面形状はこれに限定されない。
【００３９】ダミー配線禁止領域２３は、図３に示すよ
うに、Ｙ字型のレチクル精度測定用マーク４３を含む。
このレチクル精度測定用マーク４３は、レチクルの精度
を測定するために用いられる。具体的には、レチクルを
形成した後、このレチクル精度測定用マーク４３を用い
てレチクルの寸法を確認する。ダミー配線禁止領域２３
は、レチクル精度測定用マーク４３が形成される領域、
およびレチクル精度測定用マーク４３の外縁から少なく
とも１０μｍ以内にある領域に設けられる。例えば、レ
チクル精度測定用マーク４３を包含する矩形（図示せ
ず）内、およびレチクル精度測定用マーク４３を包含す
る矩形の外縁から１０μｍ2以内にある領域をダミー配
線禁止領域２３とする。このダミー配線禁止領域２３に
はダミー配線が形成されないため、レチクル精度測定用
マーク４３を確実に識別することができる。なお、レチ
クル精度測定用マーク４３の平面形状はＹ字型に限定さ
れるわけではなく、レチクル精度測定用マーク４３が精
度測定用標識としての機能を発揮することができるもの
であればよい。また、図３においては、ダミー配線禁止
領域２３の平面形状が矩形である場合を示したが、ダミ
ー配線禁止領域２３の平面形状はこれに限定されない。
【００４０】ダミー配線禁止領域２４は、図３および図
６に示すように、チップ内名称表示領域４４を含む。チ
ップ内名称とは、チップの種類や、チップ内に形成され
る配線層の種類等を示す名称をいい、チップ内名称表示
領域４４とは、チップ内名称を表示する文字パターンを
含む領域をいう。すなわち、チップ内名称表示領域４４
は、複数個形成された文字パターン全体を包含する領域
をいう。例えば、図６に示すように、チップ内名称表示
領域４４内、およびチップ内名称表示領域４４の外縁か
ら１μｍ以内の領域に、ダミー配線禁止領域２４を設け
る。ダミー配線禁止領域２４にはダミー配線が形成され
ないため、チップ内名称表示領域４４を確実に識別する
ことができる。また、図３および図６においては、ダミ
ー配線禁止領域２４の平面形状が矩形である場合を示し
たが、ダミー配線禁止領域２４の平面形状はこれに限定
されない。
【００４１】ダミー配線禁止領域２５は、図３および図
６に示すように、製品識別用番号表示領域４５を含む。
製品識別用番号表示とは、チップ内に付される製品識別
番号（ＩＤ）を表示するパターンをいい、製品識別用番
号表示領域４５は、少なくとも前記パターンが形成され
る領域を含む。例えば、図６に示すように、製品識別用
番号表示領域４５、および製品識別用番号表示領域４５
の外縁から１μｍ以内の領域に、ダミー配線禁止領域２
５を設ける。ダミー配線禁止領域２５にはダミー配線が
形成されないため、製品識別用番号表示領域４５を確実
に識別することができる。また、図３および図６におい
ては、ダミー配線禁止領域２５の平面形状が矩形である
場合を示したが、ダミー配線禁止領域２５の平面形状は
これに限定されない。
【００４２】ダミー配線禁止領域２６は、図３に示すよ
うに、Ｌ字型のリペア用アライメントマーク４６を含
む。このリペア用アライメントマーク４６は、全チップ
に配置され、リペア時のチップアライメント時に合わせ
基準マークとして用いられる。例えば、リペア用アライ
メントマーク４６を含む１１０μｍ四方の領域に、ダミ
ー配線禁止領域２６を設ける。ダミー配線禁止領域２６
にはダミー配線が形成されないため、リペア用アライメ
ントマーク４６を確実に識別することができる。なお、
リペア用アライメントマーク４６の平面形状はＬ字型に
限定されるわけではなく、位置合わせ標識としての機能
を発揮することができるものであればよい。また、図３
においては、ダミー配線禁止領域２６の平面形状が矩形
である場合を示したが、ダミー配線禁止領域２６の平面
形状はこれに限定されない。
【００４３】ダミー配線禁止領域２７は、図３に示すよ
うに、ヒューズ４７を含む。例えば、ダミー配線禁止領
域２７が形成される領域、およびヒューズ４７の外縁か
ら５μｍ外方の領域に、ダミー配線禁止領域２７を設け
る。ダミー配線禁止領域２７にはダミー配線が形成され
ないため、ヒューズが溶断性の向上及び溶断時にダミー
配線の飛散がなく、安定した加工が可能となる。
【００４４】なお、図３においては、ダミー配線禁止領
域２７の平面形状が矩形である場合を示したが、ダミー
配線禁止領域２７の平面形状はこれに限定されない。
【００４５】また、ダミー配線禁止領域２１〜２７にそ
れぞれ含まれるダミー配線形成領域識別マーク４１、パ
ッケージ組立て用アライメントマーク４２、レチクル精
度測定用マーク４３、チップ内名称表示、製品識別用番
号表示、リペア用アライメントマーク４６、およびヒュ
ーズ４７はそれぞれ、第１〜第５の層間絶縁層１０ａ〜
１０ｅ上にそれぞれ形成される配線層７０，７１のうち
のいずれか１の配線層と同じレベルに形成される。ダミ
ー配線禁止領域２１〜２７については、第１〜第５配線
層７０，７１の全てにわたりダミー配線配置を禁止する
ものである。
【図面の簡単な説明】
【図１】本発明の一実施の形態にかかる半導体装置を模
式的に示す断面図であり、図２に示すＡ−Ａ線に沿った
断面を模式的に示す図である。
【図２】図１において、ボンディングパッド４０を含
み、シリコン基板１１の表面に平行な面で切断した場合
の平面図である。
【図３】図１に示す半導体装置を含む半導体ウエハを模
式的に示す平面図である。
【図４】図３に示す半導体装置に設けられたダミー配線
禁止領域の一例を模式的に示す平面図である。
【図５】図３に示す半導体装置に設けられたダミー配線
禁止領域の一例を模式的に示す平面図である。
【図６】図３に示す半導体装置に設けられたダミー配線
禁止領域の一例を模式的に示す平面図である。
【図７】多層配線構造を有する一般的な半導体装置を模
式的に示す平面図である。
【図８】図７に示す半導体装置のＢ−Ｂ線に沿った断面
を模式的に示す図である。
【符号の説明】
１０ａ，１０ｂ，１０ｃ，１０ｄ，１０ｅ 層間絶縁層 １０ｆ 絶縁層 １１ シリコン基板 １２ 素子分離領域 １５，１５ａ，１６ ダミー配線禁止領域 ２１，２２，２３，２４，２５，２６，２７ ダミー配
線禁止領域 ３０ ダミー配線 ３５，３６，３７，３８ ダミー配線形成領域 ４０ 配線層 ４０ａ ボンディングパッド ４１ ダミー配線形成領域識別マーク ４２ パッケージ組立て用アライメントマーク ４３ レチクル精度測定用マーク ４４ チップ内名称表示領域 ４５ 製品識別用番号表示領域 ４６ リペア用アライメントマーク ４７ ヒューズ ６０ パッシベーション層 ７０，７１ 配線層 １０００ 半導体装置 １１００ 素子形成領域 １２００ スクライブ領域 ２０００ 半導体チップ

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 多層配線と、ボンディングパッドと、を
    含む半導体装置であって、 ダミー配線が形成されるダミー配線形成領域と、 前記ダミー配線が形成されていないダミー配線禁止領域
    と、を含み、 少なくとも前記ボンディングパッドと、該ボンディング
    パッドの鉛直下方領域とは、ダミー配線禁止領域であ
    る、半導体装置。
  2. 【請求項２】 請求項１において、 さらに、前記ボンディングパッドの外縁と前記ボンディ
    ングパッドの鉛直下方領域の外縁とから、前記ボンディ
    ングパッドに平行な方向に所定距離だけ拡大した領域
    は、ダミー配線禁止領域である、半導体装置。
  3. 【請求項３】 請求項２において、 前記所定距離は、４〜１５μｍである、半導体装置。
  4. 【請求項４】 請求項１〜３のいずれかにおいて、 さらにスクライブ領域を含み、 前記スクライブ領域は、ダミー配線禁止領域である、半
    導体装置。
  5. 【請求項５】 請求項１〜４のいずれかにおいて、 ダミー配線形成領域識別マーク、パッケージ組立て用ア
    ライメントマーク、チップ内名称表示、レチクル精度測
    定用マーク、製品識別用番号表示、リペア用アライメン
    トマーク、およびヒューズは、前記ダミー配線禁止領域
    内に設けられる、半導体装置。
JP2001233745A 2001-08-01 2001-08-01 半導体装置 Pending JP2003045876A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001233745A JP2003045876A (ja) 2001-08-01 2001-08-01 半導体装置
US10/209,313 US6614120B2 (en) 2001-08-01 2002-07-31 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001233745A JP2003045876A (ja) 2001-08-01 2001-08-01 半導体装置

Publications (1)

Publication Number Publication Date
JP2003045876A true JP2003045876A (ja) 2003-02-14

Family

ID=19065484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001233745A Pending JP2003045876A (ja) 2001-08-01 2001-08-01 半導体装置

Country Status (2)

Country Link
US (1) US6614120B2 (ja)
JP (1) JP2003045876A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142351A (ja) * 2003-11-06 2005-06-02 Nec Electronics Corp 半導体装置およびその製造方法
JP2007208248A (ja) * 2006-01-05 2007-08-16 Toshiba Corp 半導体装置とその製造方法、およびそのパターン生成方法
JP2009295920A (ja) * 2008-06-09 2009-12-17 Oki Semiconductor Co Ltd 半導体基板、及びその製造方法
US7679109B2 (en) 2006-12-08 2010-03-16 Seiko Epson Corporation Semiconductor device, layout design method thereof, and layout design device using the same
US7977795B2 (en) 2006-01-05 2011-07-12 Kabushiki Kaisha Toshiba Semiconductor device, method of fabricating the same, and pattern generating method
US8330253B2 (en) 2004-06-21 2012-12-11 Renesas Electronics Corporation Semiconductor device
JP2014033209A (ja) * 2013-09-05 2014-02-20 Lapis Semiconductor Co Ltd 半導体基板
JP2015128178A (ja) * 2015-02-26 2015-07-09 ルネサスエレクトロニクス株式会社 半導体装置
US9607962B2 (en) 2014-03-07 2017-03-28 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
WO2023058327A1 (ja) * 2021-10-08 2023-04-13 ソニーセミコンダクタソリューションズ株式会社 半導体装置

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3638778B2 (ja) * 1997-03-31 2005-04-13 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
JP4544764B2 (ja) * 2001-02-28 2010-09-15 三洋電機株式会社 半導体装置とそのパターンレイアウト方法
JP4445189B2 (ja) 2002-08-29 2010-04-07 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP3986940B2 (ja) * 2002-10-31 2007-10-03 富士通株式会社 半導体装置
JP4136684B2 (ja) * 2003-01-29 2008-08-20 Ｎｅｃエレクトロニクス株式会社 半導体装置及びそのダミーパターンの配置方法
US6833622B1 (en) * 2003-02-27 2004-12-21 Cypress Semiconductor Corp. Semiconductor topography having an inactive region formed from a dummy structure pattern
US6693357B1 (en) * 2003-03-13 2004-02-17 Texas Instruments Incorporated Methods and semiconductor devices with wiring layer fill structures to improve planarization uniformity
JP4198502B2 (ja) * 2003-03-28 2008-12-17 富士通マイクロエレクトロニクス株式会社 パターン発生方法
US7098540B1 (en) * 2003-12-04 2006-08-29 National Semiconductor Corporation Electrical interconnect with minimal parasitic capacitance
JP3880600B2 (ja) * 2004-02-10 2007-02-14 松下電器産業株式会社 半導体装置およびその製造方法
JP2005268669A (ja) * 2004-03-19 2005-09-29 Sanyo Electric Co Ltd 半導体装置の製造方法
JP4150689B2 (ja) * 2004-03-29 2008-09-17 富士通株式会社 半導体集積回路装置内に形成された多層配線構造
US7202550B2 (en) * 2004-06-01 2007-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated stress relief pattern and registration structure
JP4191110B2 (ja) * 2004-07-26 2008-12-03 Ｎｅｃエレクトロニクス株式会社 半導体装置
US20060022195A1 (en) * 2004-08-01 2006-02-02 Kun-Chih Wang Scribe line structure
JP2006140404A (ja) * 2004-11-15 2006-06-01 Renesas Technology Corp 半導体装置
US7381635B2 (en) * 2005-07-18 2008-06-03 International Business Machines Corporation Method and structure for reduction of soft error rates in integrated circuits
JP2007123509A (ja) * 2005-10-27 2007-05-17 Seiko Epson Corp 半導体装置およびその製造方法
JP4302720B2 (ja) * 2006-06-28 2009-07-29 株式会社沖データ 半導体装置、ｌｅｄヘッド及び画像形成装置
US8410571B2 (en) * 2006-07-12 2013-04-02 United Microelectronics Corp. Layout of dummy patterns
KR100995558B1 (ko) 2007-03-22 2010-11-22 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
JP5034740B2 (ja) * 2007-07-23 2012-09-26 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US7732932B2 (en) * 2007-08-03 2010-06-08 International Business Machines Corporation Semiconductor chips with crack stop regions for reducing crack propagation from chip edges/corners
US20090108410A1 (en) * 2007-10-31 2009-04-30 Koji Takemura Semiconductor device
FR2935069A1 (fr) * 2008-08-18 2010-02-19 St Microelectronics Sa Dispositif de circuits integres
WO2010070964A1 (ja) * 2008-12-16 2010-06-24 株式会社村田製作所 回路モジュール及びその管理方法
JP5953974B2 (ja) * 2011-09-15 2016-07-20 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
US9478505B2 (en) * 2012-04-12 2016-10-25 Taiwan Semiconductor Manufacturing Co., Ltd. Guard ring design structure for semiconductor devices
US11152532B2 (en) * 2017-07-26 2021-10-19 Oki Electric Industry Co., Ltd. Method of manufacturing driven element chip, driven element chip, exposing device, and image forming apparatus
US10566300B2 (en) 2018-01-22 2020-02-18 Globalfoundries Inc. Bond pads with surrounding fill lines
KR102378837B1 (ko) * 2018-08-24 2022-03-24 삼성전자주식회사 반도체 장치 및 이를 포함하는 반도체 패키지
KR20210017663A (ko) 2019-08-09 2021-02-17 삼성전자주식회사 두꺼운 금속층 및 범프를 갖는 반도체 소자들

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03129738A (ja) * 1989-07-10 1991-06-03 Nec Corp 半導体装置
JPH05226339A (ja) * 1992-01-28 1993-09-03 Nec Corp 樹脂封止半導体装置
JP3673456B2 (ja) * 2000-08-21 2005-07-20 アルプス電気株式会社 電池ホルダ

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142351A (ja) * 2003-11-06 2005-06-02 Nec Electronics Corp 半導体装置およびその製造方法
US9837365B2 (en) 2004-06-21 2017-12-05 Renesas Electronics Corporation Semiconductor device
US10672725B2 (en) 2004-06-21 2020-06-02 Renesas Electronics Corporation Semiconductor device
US8330253B2 (en) 2004-06-21 2012-12-11 Renesas Electronics Corporation Semiconductor device
US8604592B2 (en) 2004-06-21 2013-12-10 Renesas Electronics Corporation Semiconductor device
US11056450B2 (en) 2004-06-21 2021-07-06 Renesas Electronics Corporation Semiconductor device
US9466575B2 (en) 2004-06-21 2016-10-11 Renesas Electronics Corporation Semiconductor device
US8921982B2 (en) 2004-06-21 2014-12-30 Renesas Electronics Corporation Semiconductor device
US7977795B2 (en) 2006-01-05 2011-07-12 Kabushiki Kaisha Toshiba Semiconductor device, method of fabricating the same, and pattern generating method
JP2007208248A (ja) * 2006-01-05 2007-08-16 Toshiba Corp 半導体装置とその製造方法、およびそのパターン生成方法
US7679109B2 (en) 2006-12-08 2010-03-16 Seiko Epson Corporation Semiconductor device, layout design method thereof, and layout design device using the same
JP2009295920A (ja) * 2008-06-09 2009-12-17 Oki Semiconductor Co Ltd 半導体基板、及びその製造方法
JP2014033209A (ja) * 2013-09-05 2014-02-20 Lapis Semiconductor Co Ltd 半導体基板
US9607962B2 (en) 2014-03-07 2017-03-28 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
JP2015128178A (ja) * 2015-02-26 2015-07-09 ルネサスエレクトロニクス株式会社 半導体装置
WO2023058327A1 (ja) * 2021-10-08 2023-04-13 ソニーセミコンダクタソリューションズ株式会社 半導体装置

Also Published As

Publication number Publication date
US6614120B2 (en) 2003-09-02
US20030034567A1 (en) 2003-02-20

Similar Documents

Publication Publication Date Title
JP2003045876A (ja) 半導体装置
KR100727519B1 (ko) 반도체장치 및 그 제조방법
US7524763B2 (en) Fabrication method of wafer level chip scale packages
KR0178134B1 (ko) 불연속 절연층 영역을 갖는 반도체 집적회로 소자 및 그 제조방법
US7416964B2 (en) Semiconductor wafer, semiconductor chip and dicing method of a semiconductor wafer
US9397054B2 (en) Semiconductor structure with an interconnect level having a conductive pad and metallic structure such as a base of a crackstop
US7834351B2 (en) Semiconductor device
JP2007036060A (ja) 半導体装置及びその製造方法
US8710630B2 (en) Mechanisms for marking the orientation of a sawed die
TW201727842A (zh) 用於半導體封裝體之致能矽橋線內測試的防護環設計
US6683329B2 (en) Semiconductor device with slot above guard ring
US20070187838A1 (en) Pad structure for bonding pad and probe pad and manufacturing method thereof
JP4372785B2 (ja) 半導体集積回路装置の製造方法
JP2005051149A (ja) 半導体装置の製造方法
JP2005216941A (ja) チップサイズ半導体装置およびその製造方法
US20200303268A1 (en) Semiconductor device including residual test pattern
US20080083923A1 (en) Semiconductor device
EP0448713A1 (en) Semiconductor device
JP3316371B2 (ja) ウエハのスクライブライン構造
JP2001118994A (ja) 半導体装置
US20230187289A1 (en) Semiconductor device and method of forming the same
JP2005064218A (ja) 半導体装置
US20090001597A1 (en) Semiconductor device having an interconnect electrically connecting a front and backside thereof and a method of manufacture therefor
KR100506100B1 (ko) 반도체장치
JP2010182904A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040120