CN1508612A - 薄膜晶体管阵列面板及包括该面板的液晶显示器 - Google Patents

薄膜晶体管阵列面板及包括该面板的液晶显示器 Download PDF

Info

Publication number
CN1508612A
CN1508612A CNA2003101212894A CN200310121289A CN1508612A CN 1508612 A CN1508612 A CN 1508612A CN A2003101212894 A CNA2003101212894 A CN A2003101212894A CN 200310121289 A CN200310121289 A CN 200310121289A CN 1508612 A CN1508612 A CN 1508612A
Authority
CN
China
Prior art keywords
layer
data line
gate
line
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2003101212894A
Other languages
English (en)
Other versions
CN100444004C (zh
Inventor
金东奎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1508612A publication Critical patent/CN1508612A/zh
Application granted granted Critical
Publication of CN100444004C publication Critical patent/CN100444004C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种TFT阵列面板，在其绝缘基板上形成包括栅极线和栅极的栅极布线，在覆盖栅极布线的栅极绝缘层上形成由非晶硅组成的半导体层。在覆盖栅极布线的半导体层或栅极绝缘层上形成包括数据线、源极、及漏极的数据布线。半导体层的一部分延伸至数据线的下部，在栅极布线同一层上形成与位于数据线下部半导体层部分重叠的遮光层。该遮光层用于防止来自背光源入射基板的光射入非晶硅层；从而可防止液晶显示器显示图像时出现的具有不同亮度的条和这类条上下移动的水波纹现象，而液晶显示器是使用背光源由反相器输出的开/关信号的矩形波驱动。

Description

薄膜晶体管阵列面板及包括该面板的液晶显示器
技术领域
本发明涉及一种薄膜晶体管(TFT)阵列面板及包括该面板的液晶显示器。
背景技术
液晶显示器是目前使用最广泛的平板显示器之一，其包括具备产生场的电极的两张面板和充填在其间的液晶层，并且通过给电极施加电压使液晶层的液晶分子重新排列来调整所透过光的透射比。
在这些液晶显示器中最流行的是一种在各自面板上具有电极并具有多个用于切换施加到电极上电压的薄膜晶体管(“TFTs”)的液晶显示器。通常，TFT在两个面板之一上面形成。
在液晶显示器的一个面板上形成包括用于传递栅极信号的栅极线和用于传递图像信号的数据线的信号布线、传递通过数据线施加图像信号的像素电极、及用于控制通过栅极信号传递到各像素电极上图像信号的TFT等，而在另一个液晶显示器面板上形成用于显示彩色图像的滤色器及用于阻挡像素之间的泄漏光并用于防止对比度降低的黑阵。
就TFT半导体层而言，通常使用氢化非晶硅。有时非晶硅层被残留在布线的下面以防止布线断线，或在制造过程中无法除掉其下部非晶硅层，因而非晶硅层被残留下来以简化该制造过程。
然而，来自作为液晶显示器光源的背光源的光射入半导体层，以在非晶硅层产生空穴或电子，其可引起光泄漏电流，而这种光泄漏电流可导致液晶显示器性能的降低。尤其是，该光泄漏电流可改变图像信号，其结果是改变传递到像素电极的像素电压。因此，当显示图像时，出现具有不同亮度并且上下移动的条。
发明内容
本发明涉及一种可以提高液晶显示器显示性能的TFT阵列面板及包括该面板的液晶显示器。
根据本发明的TFT阵列面板及包括TFT阵列面板的液晶显示器，具有位于数据线下部非晶硅层的下部的遮光层。
根据本发明具体实施例，在液晶显示器的TFT阵列面板的基板上形成包括栅极线和栅极的栅极布线。在覆盖栅极布线的栅极绝缘层上形成包括与栅极线交叉的数据线、连接在数据线上的源极、以及相对于栅极面对源极的漏极的数据布线。在栅极绝缘层上形成半导体层，而半导体层的一部分延伸至数据线的下部。在面板上形成与栅极布线同层且与数据线下部半导体层重叠的遮光层，在面板上形成与漏极电连接的像素电极。
优选与半导体层重叠的遮光层的宽度与半导体层的宽度相比，等于或大于半导体层的宽度的60％。而形成的在数据线下部的半导体层具有与数据线相同或比其更大的宽度。
除了源极与漏极之间的通道部分以外，半导体层可以与数据布线具有同样的图案，并且半导体层的一部分可以暴露在数据布线的边缘。
数据布线可以包括下层和形成于下层且具有与下层不同图案的上层。
用于这种根据本发明的包括TFT阵列面板的液晶显示器光源的背光源是由输出开(On)/关(Off)的矩形波信号的反相器驱动。
附图说明
本发明的上述和其它优点将通过参考附图详细地描述其优选具体实施例而变得更加明显，其中：
图1是根据本发明第一具体实施例的用于液晶显示器的TFT阵列面板的配置图；
图2是图1所示的沿着II-II’线包括TFT阵列面板的液晶显示器的截面图；
图3A、4A、5A及6A是在制造方法的步骤中根据本发明具体实施例的用于液晶显示器的TFT阵列面板的配置图；
图3B是图3A所示的沿着IIIB-IIIB’线TFT阵列面板的截面图；
图4B是图4A所示的沿着IVB-IVB’线TFT阵列面板的截面图，其是图3B的下一个步骤的截面图；
图5B是图5A所示的沿着VB-VB’线TFT阵列面板的截面图，其是图4B的下一个步骤的截面图；
图6B是图6A所示的沿着VIB-VIB’线TFT阵列面板的截面图，其是图5B的下一个步骤的截面图；
图7是根据本发明第二具体实施例的用于液晶显示器的TFT阵列面板的配置图；
图8及图9分别是图7所示的沿着VIII-VIII’线及IX-IX’线TFT阵列面板的截面图；
图10A是根据本发明第二具体实施例的制造方法的第一步骤中的用于液晶显示器的TFT阵列面板的配置图；
图10B及图10C是图10A所示的分别沿着XB-XB’线及XC-XC’线TFT阵列面板的截面图；
图11A及图11B是图10A所示的分别沿着XB-XB’线及XC-XC’线TFT阵列面板的截面图，其是图10B及图10C的下一个步骤的截面图；
图12A是图11A及图11B的下一个步骤的用于液晶显示器的TFT阵列面板的配置图；
图12B及图12C是图12A所示的分别沿着XIIB-XIIB’线及XIIC-XIIC’线TFT阵列面板的截面图；
图13A、14A、15A和图13B、14B、15B是图12A所示的分别沿着XIIB-XIIB’线及XIIC-XIIC’线TFT阵列面板的截面图，其是根据制造方法的顺序图12B及图12C的下一个步骤的截面图；
图16A是图15A及图15B的下一个步骤的用于液晶显示器的TFT阵列面板的配置图；
图16B及图16C是图16A所示的分别沿着XVIB-XVIB’线及XVIC-XVIC’线TFT阵列面板的截面图；
图17是根据本发明第三具体实施例的用于液晶显示器的TFT阵列面板的配置图；
图18是图17所示的沿着XVIII-XVIII’线TFT阵列面板的截面图；
图19A、20A、21A及23A是在制造方法的步骤中根据本发明第三具体实施例的TFT阵列面板的配置图；
图19B是图19A所示的沿着XIXIB-XIXB’线TFT阵列面板的截面图；
图20B是图20A所示的沿着XXB-XXB’线TFT阵列面板的截面图，其是图19B的下一个步骤的截面图；
图21B是图21A所示的沿着XXIB-XXIB’线TFT阵列面板的截面图，其是图20B的下一个步骤的截面图；
图22是图21A所示的沿着XXIB-XXIB’线TFT阵列面板的截面图，其是图21B的下一个步骤的截面图；
图23B是图23A所示的沿着XXIIIB-XXIIIB’线TFT阵列面板的截面图，其是图22的下一个步骤的截面图；
图24是根据本发明第四具体实施例的用于液晶显示器的TFT阵列面板的配置图；
图25是图24所示的沿着XXV-XXV’线TFT阵列面板的截面图；
图26是根据本发明第五具体实施例的用于液晶显示器的TFT阵列面板的配置图；
图27是图26所示的沿着XXVII-XXVII’线TFT阵列面板的截面图；
图28是根据本发明的第六具体实施例的用于液晶显示器的TFT阵列面板的配置图；
图29是图28所示的沿着XXIX-XXIX’线TFT阵列面板的截面图；
图30是根据本发明第七具体实施例的用于液晶显示器的TFT阵列面板配置图；
图31是图30所示的沿着XXXI-XXXI’线TFT阵列面板的截面图。
具体实施方式
本发明现在将参照附图在下文中被说明得更全面，其在本发明的优选实施例中示出。但是本发明可表现为不同形式，它不局限于在此说明的具体实施例。
在附图中，为了清楚起见夸大了各层的厚度及区域。在全篇说明书中对相同元件附上相同的符号，应当理解的是当提到层、区域、或基板等元件在别的部分“之上”时，指其直接位于别的元件之上，或者也可能有别的元件介于其间。相反，当某个元件被提到“直接”位于别的部分之上时，指并无别的元件介于其间。
现在参照附图详细说明根据本发明具体实施例的TFT阵列面板及包括各自TFT阵列面板的液晶显示器。
首先，参照图1及图2对根据本发明第一具体实施例的用于液晶显示器的TFT阵列面板进行详细说明。
图1为根据本发明具体实施例的用于液晶显示器的TFT阵列面板的配置图，图2是图1所示的沿着II-II’线TFT阵列面板以及与其面对的反向面板的截面图。
TFT阵列面板100包括下绝缘基板110。在下绝缘基板110上形成基本上以横向延伸的多条栅极线121以获得锥形结构。各栅极线121具有包括由铝组成的下层201和由具有良好接触性的材料以及诸如钼或铬之类的其它材料组成的上层202的多层结构。接近各栅极线121一端的末端部分125从外部装置传送栅极信号给栅极线121，而且各栅极线121的末端部分123用做各TFT的栅极。栅极线121还可用做储能电容器的一个电极，用于通过与之后形成的与像素电极190连接的储能电容器图案(storage capacitor pattern)177重叠提高像素的电荷存储容量。当电荷存储容量仍然不足时，可以形成与栅极布线分开的附加存储布线。在绝缘基板110上形成基本上以纵向延伸并且浮动的遮光层129。遮光层129与之后形成的位于数据线171下部的非晶硅层150、163重叠，以防止来自背光源的入射基板110的光射入非晶硅层150和163。
优选地，由氮化硅(SiNx)或类似物组成的栅极绝缘层140覆盖栅极线121与遮光层129。
优选地，在栅极125对面的栅极绝缘层140上形成由诸如非晶硅等半导体材料组成的半导体层150，并且优选地，在各自半导体层150上形成由硅化物或重掺杂有n型杂质的n+氢化非晶硅组成的多对欧姆接触层163、165。对于相应的栅极125之一，每对欧姆接触层163和165的一个欧姆接触层163与另一个欧姆接触层165是分开的。非晶硅层150和163为防止之后形成的数据线171断线，基本上沿着数据线171纵向延伸，并与遮光层129重叠。遮光层129具有比非晶硅层150和163更宽的宽度；但是，也可以具有比非晶硅层150和163窄的宽度。优选地，该重叠的宽度等于或大于非晶硅层150和163的宽度的60％。遮光层129位于之后形成的相邻像素区域的像素电极190之间，优选不与像素电极190重叠。
在欧姆接触层163和165以及栅极绝缘层140上，形成由钼或钼合金组成的多条数据线171及多个漏极175。数据线171基本上以纵向延伸与栅极线121交叉，用于对以矩阵排列的像素区域进行限定。数据线171与遮光层129及基本上以纵向延伸的非晶硅层150和163重叠。数据线171的多个分支173延伸至欧姆接触层163和165的相应对的一个欧姆接触层163的上表面以形成多个TFT的源极173。接进数据线171一端的末端部分179是从外源传送数据信号至数据线171。多个储能电容器图案177与相关的栅极线121重叠并与相关的像素电极190电连接，其将在随后形成，利用与数据线171的同层形成以提高存储电容。
优选地，各数据线171及漏极175与栅极线121同为包括由银、银合金、铝、或铝合金组成的导电层。而且，各数据线171及漏极175可以具有包括由铬、钼、或钼合金组成的导电层的多层结构组成。可供选择地，各数据线171及漏极175具有包括由钼或钼合金组成的导电层、或由铝组成的导电层、以及由钼或钼合金组成的另一导电层的三层结构。
在数据线171、漏极175、以及未覆盖的半导体层150上形成优选由诸如氮化硅或a-Si:C:O:H等低电容率绝缘材料组成的钝化层180。该钝化层180还可以包括由平坦性良好且具有感光性的有机材料组成的有机绝缘层，而该有机绝缘层优选不要直接覆盖暴露在源极173和漏极175之间的半导体层150。优选完全除去分别位于栅极线121及数据线171的末端部分125和179的衬垫部分上的有机绝缘材料。因而，其对于COG(chip on glass)型LCD尤为有益，其中栅极驱动集成电路(ICs)及数据驱动集成电路(ICs)分别被直接安装在TFT阵列面板上，以传送扫描信号及图像信号给栅极线121及数据线171的衬垫部分。
通过钝化层180形成分别露出漏极175、储能电容器图案177、以及数据线的末端部分179的多个接触孔185、187、和189，并且在钝化层180和栅极绝缘层140上提供露出栅极线的末端部分125的另外的接触孔182。
在钝化层180上形成通过接触孔185与漏极175电连接的多个透明电极190。像素电极190优选由诸如氧化铟锡(ITO)(indium tinoxide)或氧化铟锌(IZO)(indium zinc oxide)这样的透明导电材料组成。像素电极190优选与数据线171或栅极线121重叠以提高纵横比。但是，考虑到钝化层180的电容率，将通过数据线171及栅极线121传递的信号的干扰降低到最小，像素电极190也可以不与数据线171及栅极线121重叠。此外，钝化层180上还形成通过接触孔182、189分别与栅极线121及数据线171的末端部分125、179相连接的辅助栅极附件92及辅助数据附件97。辅助栅极附件92及辅助数据附件97只是为了保护栅极线121及数据线171相应的末端部分125、179，而并非必需。
在面对TFT阵列面板100的反向面板200的上绝缘基板210上，形成对应于像素区域P的具有开口部分的黑阵(未示出)，并且在各像素区域P里形成红色、绿色、蓝色滤色器(未示出)。可施加共同电压的共同电极210覆盖滤色器和黑阵的整个表面，以通过与像素电极190的配合来驱动液晶分子。
这种根据本发明第一具体实施例的包括TFT阵列面板100的液晶显示器(LCD)，其包括与TFT阵列面板100面对的反向面板200及相对于TFT阵列面板100从反向面板200的对面发射光入射TFT阵列面板100的背光源500。该背光源通过反相器输出的开/关(On/Off)信号的矩形波驱动。
如果在本发明第一具体实施例中的液晶显示器没有遮光层129，当背光源被打开(On)时，从背光源发出的光射入非晶硅层150、163中。于是，通过来自背光源的光在非晶硅层150、163产生电子(electron)与空穴(hole)，它们在施加图像信号时与通过数据线171传递的电荷再次结合。另外，当背光源被关闭(Off)时，不产生电子与空穴；从而，通过数据线171被传递的图像信号只会发生延迟(delay)。由于根据背光源的开与关状态通过数据线171传递的图像信号发生变化，因此还可改变传递到像素电极190上的像素电压。从而，当显示图像时，出现具有不同亮度的条。如果用于驱动背光源的反相器频率，即背光源的开(On)/关(Off)频率和帧频(frame)，即对所有栅极线121依次施加栅极信号的频率不同步时，具有不同亮度的条上下移动的条，发生水波纹现象。
根据本发明第一具体实施例的包括TFT阵列面板的液晶显示器具备在沿着数据线171形成的非晶硅层150、163的下部的遮光层129，当背光源被打开(On)时，射入非晶硅层150、163的光可被关闭。从而，遮光层129通过背光源可抑制电子或空穴的产生，以便除去不同亮度的条和这些条上下移动的水波纹现象，从而提高液晶显示器的显示性能。
另外，这种根据本发明第一具体实施例的用于液晶显示器的TFT阵列面板，栅极布线121或数据线171包括具有低电阻率的铝层，其可适用于大型液晶显示器并能提高显示性能。
那么，参照图3A至图6B及图1及图2，对根据本发明具体实施例的TFT阵列面板的制造方法进行具体说明。
首先，如图3A及3B所示，在玻璃基板110上将包括铝的下层201和包括铬、钼或钼合金的上层202，分别以2000-4000及500-2000厚度依次进行沉积，利用光掩膜通过光学蚀刻工序对下层201和上层202一起进行制作布线图案，以形成多条栅极线121与多个遮光层129。栅极线121与遮光层129通过湿蚀刻形成具有20-80°范围倾角的锥形结构。当上层202由钼或钼合金组成时，该两层可以利用相同蚀刻液以相同的蚀刻条件进行制作布线图案。
下面，将优选由氮化硅(SiNx)组成的栅极绝缘层140、优选由非晶硅(a-Si:H)组成的半导体层150、以及掺杂的非晶硅层(n+a-Si:H)160的三层进行连续沉积。如图4A及图4B所示，利用光掩膜制作布线图案工序对半导体层150和掺杂的非晶质硅层160的上部两层顺次进行制作布线图案，在与栅极125面对的栅极绝缘层140上形成多个半导体层150和多个掺杂的非晶质硅层160。两个非晶硅层150、160用干蚀刻一次性进行制作布线图案，为防止随后形成的数据线171因非晶硅层150、160的断开被断线，沿着数据线171纵向形成。但是，若利用反相器驱动的来自背光源的光射入非晶硅层150、160时，液晶显示器的显示性能会变差。根据本发明的具体实施例，为了防止背光源的光射入非晶硅层150、160，在位于数据线171下部的非晶硅层150和160的下部形成遮光层129。
随后，如图5A和图5B所示，将铝或铝合金的导电层、或铬或钼或钼合金的导电层进行沉积以获得2000的厚度，利用光掩膜通过光学蚀刻工序使其制作布线图案，以形成多个与栅极线121交叉的数据线171、多个漏极175、以及多个储能电容器图案177以获得锥形结构。
数据布线171可以包括由铝组成导电层，而且，若是如此，由铝组成的导电层优选位于中心层，并且在铝层上面及下部形成由钼或钼合金组成的两导电层。
随后，未被数据布线171及漏极175覆盖的掺杂的非晶硅层160的部分，将其除去以便在栅极123之上的掺杂的非晶硅层160的各部分相对于栅极123被分成两个欧姆接触层163和165，露出掺杂的非晶硅层160的被除去部分下部的半导体层150的部分。优选进行氧等离子处理以稳定半导体层150暴露部分的表面。
随后，通过沉积氮化物或用等离子体增强化学沉积(PECVD)(plasma enhanced chemical vapor deposition)方法沉积a-Si:C:O层或a-Si:O:F层等低电容率化学气相沉积(CVD)层形成钝化层180。随后，如图6A及6B所示，用光学蚀刻工序将钝化层180和栅极绝缘层140制作布线图案，以形成露出栅极线121的末端部分125、漏极175、数据线171的末端部分179、以及露出储能电容器图案177的多个接触孔182、185、189、187。若通过接触孔182、185、189、187暴露的由铝组成的导电层时，考虑到与以后形成的由ITO或IZO组成的像素电极190的接触特性，优选除去铝导电层。
下面，如图1及图2所示，将具有900厚度的ITO层或IZO层进行沉积，利用光掩膜制作布线图案，以分别通过接触孔185、187连接相关的漏极175及相关的储能电容器图案177形成多个像素电极190，并且分别通过接触孔182、189连接栅极线121及数据线171的末端部分125、179形成多个辅助栅极附件92及多个辅助数据附件97。
尽管本发明的该具体实施例利用不同的掩膜采用不同的光学刻蚀工艺形成半导体层和数据线，但是另外的具体实施例则利用可将制造成本降到最低的掩膜形成半导体层和数据线。对此将参照附图更为详细地进行说明。
参照图7至图9，详细说明根据本发明具体第二实施例的用于液晶显示器的TFT阵列面板的单位像素结构。
图7是根据本发明第二具体实施例的用于液晶显示器的TFT阵列面板的配置图，图8及图9分别是图7所示的沿着VIII-VIII’线及IX-IX’线TFT阵列面板的截面图。在图8及图9中，省略了反向面板。
TFT阵列面板100包括绝缘基板110。多条栅极线121，每个均包括由铝组成的导电层，其在绝缘基板110上形成以获得锥形结构。在与栅极线121相同的层上形成与栅极线121并联、并给反向面板200(参照图2)的共同电极220(参照图2)提供共同电极电压或给相邻的像素行TFT传送栅极信号的前端栅极线121电连接，接收被输入到前端栅极电压之类电压的存储电极线131。存储电极线131与后述的与像素电极190相连接的漏极175重叠，形成提高像素电荷存储容量的储能电容器，当后述的因像素电极190和栅极线121彼此重叠而发生的存储电容比较充分时，也可以不形成。并且，在与栅极线121相同的层上，与位于随后形成的数据线171下部的非晶硅层152、163重叠，形成为了遮挡从基板110的下部射入非晶硅层152、163的光的遮光层129。在该具体实施例中，遮光层129具有比非晶硅层152、163窄的宽度。如同在第一具体实施例中，优选遮光层129和非晶硅层152、163重叠的宽度等于或大于非晶硅层152、163宽度的60％。
优选由氮化硅(SiNx)或其类似物组成的栅极绝缘层140覆盖栅极线121、存储电极线131、以及遮光层129。
优选地，在栅极绝缘层140之上形成由诸如多晶硅或非晶硅等组成的多个半导体图案152，而在半导体图案152之上形成诸如磷(P)等的N型或P型重掺杂的非晶硅组成的多个欧姆接触层(ohmiccontact layer)图案或中间层图案163、165。
在欧姆接触层图案163、165上形成由铬、钼或钼合金组成的多条数据线171及多个漏极175以获得锥形结构。数据线171基本上以纵向延伸与栅极线121交叉，其每个均具有从外部接收图像信号的数据线的末端部分179和TFT的源极173。该源极173相对于TFT的通道部分C位于与存储电极线131重叠的漏极175的对面。
欧姆接触层图案163、165起降低其下部半导体图案152和其上部数据线171之间、以及其下部半导体图案152和其上部漏极175之间的接触电阻的作用。与数据线171及漏极175具有完全相同的图案。即，数据线部分的中间层图案163与数据线171相同，而漏极的中间层图案163与漏极175相同。
另一方面，半导体图案152除TFT的通道部分C之外，与数据线171及漏极175和其下部的欧姆接触层图案163、165具有相同图案。具体来说，在TFT通道部分C，数据线部分171，特别是源极173和漏极175处于彼此分离，数据线部分的中间层163和用于漏极部分的中间层165也处于彼此分离，但用于TFT的半导体图案152在这里不间断连接并形成TFT的通道。半导体图案152露出数据线171的边缘，位于数据线171下部的半导体图案152则具有比遮光层129更宽的宽度。
在数据线171及漏极175以及未被其遮盖的半导体图案152上部，形成优选由具有低电容率有机材料组成的有机绝缘层或包括和第一具体实施例相同的低电容率PECVD层的钝化层180。在半导体图案152分别露出数据线的末端部分179及漏极175的多个接触孔189、185，并且在钝化层180和栅极绝缘层140上提供露出栅极线的末端部分125的另外的接触孔182。
钝化层180之上形成从TFT接收图像信号并与上面板的电极一起产生电场的多个像素电极190。像素电极190优选由诸如ITO或IZO类透明的导电材料或由诸如铝或银等的具有反射率的导电材料组成，通过接触孔185与漏极175形成物理电连接以接收图像信号。因为钝化层180包括具有低电容率的有机绝缘层，即使像素电极190与数据线171及栅极线121重叠以提高纵横比，但几乎不会因其重叠发生信号的干扰。并且，遮光层129还可以通过与相邻像素区域的像素电极190重叠，遮挡相邻像素0域间的泄漏光。另外，在钝化层180上形成分别通过接触孔182与栅极线121的末端部分125相连以及通过接触孔189与数据线171的末端部分179相连的多个辅助栅极附件92及辅助数据附件97。辅助栅极附件92及辅助数据附件97用于保护相应的栅极线121和数据线171的末端部分125、179，并且用于补充与外部电路装置的接触性能，但这些不是必需的，使用与否自行选择。
这种根据本发明的第二具体实施例的TFT阵列面板也和第一具体实施例相同，当背光源被打开(On)时，因具备了用于遮挡射入数据线171下部的非晶硅层163的光的遮光层129，所以可除去不同亮度的条和发生条上下移动的水波纹现象，以此来提高液晶显示器的显示性能。
那么，对具有图7至图9所示的用于TFT阵列面板的制造方法，将参照图7至图9和图10A至16C更为详细地进行说明。
首先，如图10A至10C所示，将由铝或含铝的材料组成的导电层、或者由铬或钼或钼合金组成的导电层进行沉积，并且利用光掩膜通过光学蚀刻工序制作布线图案，以形成多条栅极线121、多条存储电极线131、及多个遮光层129以获得锥形结构。
下面，如图11A及11B所示，利用化学气相沉积(CVD)对优选由氮化硅组成的栅极绝缘层140、未掺杂的非晶硅半导体层150、掺杂的非晶硅中间层160分别以1500-5000、500-2000、以及1400-600的厚度进行连续沉积。随后，如图11A及11B所示，用溅射等方法将由钼或钼合金组成的导电材料、或只由铝组成的导电材料组成的导电体层170进行沉积以获得1500-3000的厚度，并涂覆感光层210以获得1μm-2μm的厚度。
随后，通过掩膜向感光层210照射光，并显像形成图12B及图12C所示的感光层图案212、214。在感光层图案212、214中使TFT通道部分C，即位于源极173和漏极175之间第一部分214厚度比位于数据布线A，即位于数据线171形成部分的第二部分212厚度小，其余部分B的感光层都要除去。通道部分C剩余感光层部分214厚度和数据布线A剩余感光层部分212厚度之比应取决于后述蚀刻的操作条件而变化，优选第一部分214厚度小于第二部分212厚度的1/2，例如等于或小于4000。
根据位置可以采用不同方法制造不同厚度的感光层。例如，为了调整A部分的光透过量，可使用具有狭缝(slit)图案或晶格图案的半透明部分的掩膜。
当使用狭缝(slit)图案时，优选狭缝的宽度或狭缝之间的距离小于用于该步骤的曝光机的分辨率。可供选择地，通过利用具有不同透射率或厚度的多个层形成掩膜而获得具有半透明部分的掩膜。
当通过上述的掩膜给感光层照射光时，直接暴露在光下部分的聚合物被完全分解，在狭缝(slit)图案或形成半透明层的部分，因光的照射量少，聚合物处于未完全分解的状态，而被遮光层遮住的部分聚合物几乎未分解。当感光层显像时，只剩下聚合物未分解部分，感光照射量少的中间部分剩下比未被光照射部分更薄的感光层。这时若曝光时间过长，所有聚合物会被分解，所以应防止其发生。
这种薄的感光层214可为利用可以回流的材料组成的感光层。用光完全透过部分和光完全不能透过部分组成的常规掩膜曝光后，显像并回流，用未残留感光层的部分使感光层一部分流下来。于是，可形成一薄层的感光层。
随后，对感光层图案214及其下部的层，即，将导电体层170、中间层160、及半导体层150进行蚀刻。就数据线部分A而言，剩下数据线及其下部的层。就通道部分C而言，只能剩下半导体层及其下部的层。在余下部分B应全部除去上述3个层170、160、150，并应该露出栅极绝缘层140。
首先，如图13A及13B所示，除去其它部分B露出的导电体层170，露出其下部的中间层160。这个过程中可以使用干蚀刻或湿蚀刻方法，优选在导电体层170被蚀刻而感光层图案212、214基本不被蚀刻的条件下进行。但是，干蚀刻很难满足只蚀刻导电体层170而不蚀刻感光层图案212、214的条件，所以只能在感光层图案212、214一同被蚀刻的条件下进行。这时不采用湿蚀刻，而是增加第一部分214厚度来防止发生在此过程中第一部分214被除去而露出下部导电层170的情况。
这样，如图13A及图13B所示，只剩下通道部分C及数据布线部分A的导电体层，即用于源/漏的导电体图案178，部分B的导电体层170被全部除去，露出其下部中间层160。除源极及漏极173、175未分离相连接的地方之外，剩余导电体图案178与数据线171和漏极175形态相同。若将导电体层170进行干蚀刻，一部分的感光层图案212、214也要进行蚀刻。
接着，如图14A及14B所示，将部分B露出的中间层160及其下部半导体150与感光层的第一部分214一起用干蚀刻方式同时除去。这种蚀刻，同时蚀刻感光层图案212、214和中间层160及半导体层150(半导体层和中间层几乎没有蚀刻选择性)，但必须在栅极绝缘层140不被蚀刻的条件下进行。优选地，对感光层图案212、214和半导体层150的蚀刻比基本相同的条件下蚀刻。例如，用SF6和HCL混合气体或SF6和O2混合气体，可以将两个层蚀刻成几乎同样的厚度。对感光层图案212、214和半导体层150的蚀刻比相同时，第一部分厚度应与半导体层150和中间层160厚度之和相同或应比其小。
这样，如图14A及14B所示，通道部分C的第一部分214被除去，露出用于源/漏导电体图案178，部分B的中间层160及半导体层150被除去，露出其下部栅极绝缘层140。另外，数据布线部A的第二部分212也被蚀刻，其厚度变薄。在该步骤中，最终形成半导体图案152。图中标号168是指用于源/漏导电体图案178下部的中间层图案。
接着，通过抛光，除去残留在通道部分C用于源/漏导电体图案178表面的感光层残渣。这样做的话，感光层图案212的厚度及宽度的一部分也被除去，使源/漏导电体图案178和其下部的中间层图案168及半导体层图案152的边缘部分露在感光层图案212外面。
然后，如图15A及图15B所示，蚀刻并除去通道部分C的用于源/漏导电体图案178及其下部用于源/漏中间层图案168。可以对用于源/漏导电体图案178和中间层图案168均只进行干蚀刻，也可能对用于源/漏导电体图案178进行利用蚀刻液的湿蚀刻，对中间层图案168也可以进行干蚀刻。就前者而言，优选在用于源/漏导电体图案178和中间层图案168的蚀刻选择性大的条件下进行蚀刻，这是因为蚀刻选择性不大时，很难找到蚀刻终点，因而很难调整残留在通道部分C的半导体图案152厚度。作为蚀刻中间层图案168及半导体图案152时使用的蚀刻气体的例子，有所述的CF4和HCL混合气体或CF4和O2混合气体，若使用CF4和O2，可以使残留的半导体图案152的厚度很均匀。这时如图15B所示，半导体图案152一部分被除去，其厚度也可能变小，对感光层图案的第二部分212厚度也有一定的蚀刻。这时要保证不蚀刻栅极绝缘层140。优选感光层图案要厚，以防止第二部分212被蚀刻露出其下部的数据线171及漏极175。
这样，如图12A所示，将漏极175从数据线171处分离，从而完成其下部的欧姆接触层图案163、165。
最后，除去残留在数据布线部分A的感光层的第二部分212。可供选择地，第二部分212的去除也可以在除去通道部分C的用于源/漏导电体图案178以后，除去中间层图案168之前完成。
如上所述，可以交替地使用湿蚀刻和干蚀刻或也可以单独使用干蚀刻。就后者而言，只使用一种蚀刻，其工序比较简单，但寻找合适的蚀刻条件较难。反之，前者较容易寻找蚀刻条件，但比起后者工序有繁琐的一面。
如前所述，在形成数据线171及漏极175后，通过有机绝缘材料的沉积形成钝化层180。如图16A至16C所示，利用掩膜通过蚀刻钝化层180和栅极绝缘层140，形成分别露出栅极线121的末端部分125、数据线171的末端部分179、和漏极175的多个接触孔182、189、185。
接着，如图7至图9所示，沉积500-1000厚度的ITO层或IZO层，利用掩膜进行湿蚀刻形成与漏极175连接的像素电极190，与栅极线及数据线各自的末端部分125、179连接的辅助栅极附件92及辅助数据附件97。
在这种根据本发明的第二具体实施例，利用一个掩膜形成数据线171和其下部欧姆接触层图案163、165及半导体图案152、157，且在这过程中可以分离源极173和漏极175来简化制造工序。
尽管在本发明的第一及第二具体实施例当中说明了非晶硅层150、152具有比数据线171更宽或更窄宽度的情况，但非晶硅层可以具有与数据线相同的宽度，对此将参照附图进行具体说明。
图17是根据本发明第三具体实施例的用于液晶显示器的TFT阵列面板，图18是图17所示的沿着XVIII-XVIII’线TFT阵列面板的截面图。
在绝缘基板110上具有低电阻的包括银或银合金或铝或铝合金的由金属材料组成的导电层的多条栅极线121，以及给上面板的共同电极提供共同电极电压或从外部接收给相邻的像素行TFT传送的栅极电压类的电压的多条存储电极线131，形成具有20-70°范围倾角的锥形结构。另外，在基板110上如同第一及第二具体实施例，以基本上纵向形成遮光层129。
优选地，在栅极125对面的栅极绝缘层140上部形成由诸如非晶硅等半导体材料组成的半导体层图案152及多对欧姆接触层163、165以得到具有20-80°范围倾角的锥形结构。
在欧姆接触层163、165上形成包括由诸如钼(Mo)或钼-钨(Mo-W)合金、铬(Cr)、钽(Ta)、或钛(Ti)等屏蔽金属(barriermetal)组成的下层701和由诸如低电阻的银、银合金、铝(Al)、或铝合金(Al alloy)组成的上层702的多条数据线171及多个漏极175。
数据线171中由铝(A1)或铝合金(Al alloy)组成的上层702，在其接触部分，即漏极175及数据线的末端部分179的部分被除去，而上层702被除掉的接触部分露出与别的材料接触性能良好、并为防止铝或铝合金扩散到硅层150、163、165的由屏蔽金属组成的下层701，而上层702的边界线位于下层701的上部，数据线171包括具有互不相同图案的下层701与上层702。
栅极电极123、漏极175、及源极173位于TFT部分，而半导体层图案152除去TFT部分，数据线171及漏极175与欧姆接触层163、165具有同样的图案。特别是，数据线171下部的半导体图案152与数据线171具有同样的宽度，这是在制造工序上将数据线171或为数据线171制作布线图案的感光层图案当作蚀刻掩膜使用，对半导体图案152进行制作布线图案。
优选地，通过由具有良好平坦性和感光性的有机材料、诸如a-Si:C:O或a-Si:O:F等具有低电容率的绝缘材料、或氮化硅组成的钝化层180形成分别露出接触部分(即，漏极171和数据线的末端部分179)的下层701的多个接触孔187、189，并钝化层180和栅极绝缘层140上提供露出栅极线的末端部分125的多个另外的接触孔182。通过接触孔185、187、189暴露的下层701的表面组成具有高度差的不规则表面。没有侧凹的形状(undercut shape)，钝化层180在接触孔185、189的周围与下层701接触，覆盖通过接触孔185、189露出的下层701。
如同第一或第二具体实施例，在钝化层180上形成像素电极190、辅助栅极附件92及辅助数据附件97，而像素电极190及辅助数据附件97通过接触孔与相应的漏极175的不规则表面和数据线171的末端部分179连接。
这样的根据本发明的第三具体实施例的用于液晶显示器的TFT阵列面板上也形成遮光层129，由此可得到如同第一及第二具体实施例的效果，ITO层或IZO层190、92、97在接触部分，在漏极175及数据线的末端部分179的下层701的上部只与下层701接触，能确保接触部分的接触电阻低下，并通过这些可提高显示器的显示性能。
尽管在上述具体实施例中像素电极190是由透明的ITO或IZO组成，但该像素电极可以用透明的导电性聚合物(polymer)等形成。可供选择地，不透明的导电性材料可用于反射型液晶显示器。
那么，对这样的根据本发明第三具体实施例用于液晶显示器的TFT阵列面板的制造方法，参照图17及图18和图19A至图23B详细说明。
首先，如图19A及图19B所示，在玻璃基板110上部以锥角结构形成包括栅极线121及存储电极线131的栅极布线。
接着，如图20A及图20B所示，栅极绝缘层140、优选由非晶硅组成的半导体层150、以及掺杂的非晶硅层160的三层顺次沉积。优选地，栅极绝缘层140在250～400℃温度范围内，通过具有2000～5000厚度的氮化硅沉积来形成。接着，由屏蔽金属组成的下层701能够用于防止其它材料扩散到半导体层150或掺杂的非晶硅层160上的同时，如ITO或IZO等与其它材料接触性能良好的屏蔽金属中由钼或钼合金或铬等组成的下层701用500左右的厚度，利用具有低电阻的铝或铝合金中包括2at％的Nd的Al-Nd合金靶材，将上层702在150℃左右，以2500厚度依次沉积。然后，使用用于数据布线的光掩膜通过光学蚀刻对上层702与下层701进行制作布线图案，以形成多条数据线171及多个漏极175。上层702及下层701都可以用湿蚀刻，上层702用湿蚀刻，下层701则用干蚀刻。如果下层701是由钼或钼合金组成时，下层701与上层702可使用同一个蚀刻条件制作布线图案。
接着，如图21A及图21B所示，利用用于半导体图案的光掩膜通过光学蚀刻进行曝光及显影，形成用于半导体图案的感光层图案210。感光层图案210要形成为，至少不覆盖数据布线中被用来接触部分的数据线的末端部分179及漏极175。接着，首先利用感光层图案210作为蚀刻掩膜，蚀刻含铝的上层702，在接触部分露出数据线的末端部分179及漏极175的下层701。优选地，感光层图案210至少在用作接触部分的数据线的末端部分179及漏极175的上部也留下一部分，并在通过随后形成的接触孔185、187、189露出的接触部分上留下上层702。这是在随后的制作工序中进行干蚀刻工序时，为防止有可能发生的在接触部分下层701全面露出时，下层701的表面被损伤。优选地，在数据线的末端部分179及漏极175的接触部分留下的上层702比随后形成的钝化层180的接触孔185、189要小一些，且具有岛形。接着，将数据布线171、漏极175、和感光层图案210当作蚀刻掩膜，蚀刻露出的掺杂的非晶硅层160和半导体层150来完成半导体层图案152，并在其上部留下掺杂的非晶硅层160。半导体层图案152只留在没有被数据线171及漏极175的下部和感光层图案210遮挡的部分，因此至少具有比数据线171及漏极175大的面积。另外，因为要在接触部分利用感光层图案210作为刻蚀掩膜，除掉含铝的上层702，所以感光层图案210至少不遮挡数据布线中的一部分即数据线的末端部分179及部分漏极175，但是在源极173和漏极175之间的通道部分，为了防止半导体层被蚀刻，至少要覆盖该通道部分。
虽然数据线171及漏极175形成双重结构，但是也可以形成单层。此外，感光层图案210也可形成以完全覆盖数据线171。
接着，除掉感光层图案210，如图22所示，一面蚀刻未被数据线171及漏极175遮挡住的掺杂的非晶硅层图案160，以栅极线为中心分离到两边，另一面则露出两边掺杂的非晶硅层163、165之间的半导体层图案152。在蚀刻掺杂的非晶硅层图案160的方法上适用干蚀刻，而干蚀刻时，在数据线的末端部分179及漏极175的接触部分，下层701完全暴露时有可能受到全面损伤，因此如前所述，在数据线的末端部分179及漏极175的接触部分留下上层702后进行干蚀刻。
下面，如图23A及图23B所示，形成钝化层180，和栅极绝缘层140一起进行干蚀刻制作布线图案，形成分别露出栅极线的末端部分125及漏极175及数据线的末端部分179的下层701的接触孔182、185、187、189。而接触孔185、189是干蚀刻钝化层180制作布线图案形成的。干蚀刻时，在通过接触孔185、189露出的数据线的末端部分179及漏极175的接触部分，没有被上层702覆盖住而露出的下层701部分被蚀刻，而被上层702覆盖住的地方则没有被蚀刻，因此在接触部分，下层701存在具有高度差的不规则表面(断开的凹凸结构)。
随后，通过蚀刻除掉通过接触孔185和189露出的铝或铝合金组成的上层702。最后，如图17及图18所示，分别形成通过接触孔185与漏极175的下层701连接的多个像素电极190和通过接触孔182、189分别与栅极线及数据线的末端部分125、179的下层701连接的多个辅助栅极附件92及辅助数据附件97。在根据本发明的具体实施例中，作为形成IZO层190、92、和97的靶材(target)，使用了Idemitsu公司的IDIXO(indium x-metal oxide)产品。该靶材包括In2O3及ZnO，而In+Zn中Zn的含量优选在15-20at％之内。并且，为了接触电阻的最小化，IZO层优选在250℃以下的范围内进行沉积。
另一方面，根据本发明的第三具体实施例的TFT阵列面板的制造方法中，用于半导体图案的感光层图案210可以用比数据线171更大的宽度来显影形成，对于通过这样的制造工序完成的结构，可参照附图进行具体说明。
图24是根据本发明第四具体实施例的用于液晶显示器的TFT阵列面板的配置图，图25是图24所示的沿着XXV-XXV’线TFT阵列面板的截面图。
如图24及图25所示，该结构与根据本发明的第三具体实施例非常相似。
然而，半导体图案152具有比数据线171更宽的宽度，并且含有铝的上层702在数据线171上全面形成。遮光层129形成比数据线171的宽度窄。
另一方面，可将本发明的第一至第四具体实施例的遮光层应用于用于面内切换(IPS)(in-plane switching)型LCD的TFT阵列面板，其中与面板并联排列的液晶分子通过成直线地排列在同一面板上的像素电极和共同电极进行调整。
图26是图示根据本发明第五具体实施例的用于液晶显示器的TFT阵列面板结构的配置图；图27是图26所示的沿着XXVII-XXVII’线TFT阵列面板的截面图，图28是根据本发明第六具体实施例的用于液晶显示器的TFT阵列面板的配置图；图29是图28所示的沿着XXIX-XXIX’线TFT阵列面板的截面图。
如图26及图27所示，在绝缘基板110上形成栅极线121及共同布线。共同布线包括和栅极线121并联，并且横向延伸的共同信号线136及通过与共同信号线136连接的共同信号线136施加共同信号的共同电极138。在此，共同布线136、138与随后形成的像素布线176、178重叠，可得到形成存储电容的存储电极的功能。并且，在绝缘基板110的上部有与位于随后形成的数据线171下部的半导体层150重叠并且纵向延伸的遮光层129。
覆盖栅极线121及共同布线136、138的栅极绝缘层140的上部可形成具有沿着随后形成的数据线171纵向延伸并与遮光层129重叠部分的多个半导体层150，其上部还形成了欧姆接触层165、163。
在欧姆接触层163、165或栅极绝缘层140的上部形成了数据线171及漏极175。并且，在和数据线相同的层上形成；包括与漏极175连接并且横向延伸、与共同信号线136面对或重叠、形成储能电容器的像素信号线176及；与像素信号线176相连接且纵向延伸并和共同电极并联面对的像素电极的像素布线。
在基板110的上部形成钝化层180。钝化层180如同第一或第四具体实施例，可具有分别露出栅极线及数据线末端部分的接触孔，而在钝化层的上部还可形成与数据布线171相连接的辅助数据线，也可形成栅极线及数据线相应的末端部分电连接的辅助附件。
根据本发明的第六具体实施例的TFT阵列面板结构大部分与根据第五具体实施例的结构相同。
但是，除了通道部分以外的半导体图案152与数据线171及漏极175具有同样的图案。
在根据本发明的第五及第六具体实施例中，像素布线176、178虽然位于与数据线171及漏极175相同的层上，但是可以在与栅极线121相同的层或钝化层180的上部形成。共同布线136、138可以在与栅极线121不同的层上形成，也可以在与像素布线176、178相同的层上形成。
然而，红色、绿色、蓝色滤色器通常安置在反向面板上，有可能安置在TFT阵列面板上。对此将参照附图进行具体说明。
图30是根据本发明第七具体实施例中TFT阵列面板的配置图；图31是图30所示的沿着XXXI-XXXI’线TFT阵列面板的截面图。
如图30及图31所示，根据本发明的第七具体实施例的TFT阵列面板结构大部分与图1及图2相同。
然而，根据本发明的第七具体实施例的TFT阵列面板，其像素电极190的上部及保护层180的下部形成红色(R)、绿色(G)、蓝色(B)滤色器。
红色(R)、绿色(G)、蓝色(B)滤色器具有的接触孔虽然比钝化层180具有的接触孔185、187大，但也可以比它小，因此接触孔185、187的侧壁有可能成阶梯形，由此限定接触孔的侧壁优选具有锥形结构。
红色(R)、绿色(G)、蓝色(B)滤色器可安置在栅极线121和基板110之间，而其可能在与数据线171重叠的边缘处彼此重叠。
如上所述，因为根据本发明的包括TFT阵列面板的液晶显示器具有可用于遮挡射入位于数据线下部非晶硅层的来自背光源光的遮光层，其可提高液晶显示器的显示性性能。尤其是，就利用反相器驱动的背光源的液晶显示器而言，可防止显示图像时形成的具有不同亮度的条，并能除掉该条上下移动的水波纹现象。
虽然本发明参照优选具体实施例进行了详细描述，应当理解本发明不局限于公开的实施例，而是相反地，其意味着覆盖了包括在所附权利要求的精神和范围内的各种变形和等同方案。

Claims (7)

1.一种薄膜晶体管阵列面板，包括：
绝缘基板；
形成于所述绝缘基板上并且包括栅极线、与所述栅极线连接的栅极的栅极布线；
覆盖所述栅极布线的栅极绝缘层；
包括与所述栅极线交叉的数据线、与所述数据线连接的源极、和相对于所述栅极面对所述源极的漏极的数据布线；
形成于所述栅极绝缘层上并有一部分延伸至所述数据线下部的半导体层；
与所述数据线下部的所述半导体层重叠并与所述栅极布线形成于同层的遮光层；以及
与所述漏极电连接的像素电极。
2.根据权利要求1所述的薄膜晶体管阵列面板，其特征在于，与
所述半导体层重叠的所述遮光层的宽度与所述半导体层的宽度相比，等于或大于所述半导体层厚度的60％。
3.根据权利要求1所述的薄膜晶体管阵列面板，其特征在于，所述数据线下部的所述半导体层形成与所述数据线的宽度相同或比所述数据线的宽度更大的宽度。
4.根据权利要求2所述的薄膜晶体管阵列面板，其特征在于，除所述源极和所述漏极之间的通道部分之外，所述半导体层具有与所述数据布线相同的图案。
5.根据权利要求4所述的薄膜晶体管阵列面板，其特征在于，所述半导体层的一部分露在所述数据布线的边缘。
6.根据权利要求2所述的薄膜晶体管阵列面板，其特征在于，所述数据布线包括下层和形成在所述下层并具有与所述下层不同图案的上层。
7.一种液晶显示器，包括：
权利要求1所述的薄膜晶体管阵列面板；
面对所述薄膜晶体管阵列面板的反向面板；
相对于所述薄膜晶体管阵列面板，用于从所述反向面板的对面发射光入射所述薄膜晶体管阵列面板的背光源，其特点在于，
所述背光源通过输出开/关的矩形波信号的反相器驱动。
CNB2003101212894A 2002-12-17 2003-12-17 薄膜晶体管阵列面板及包括该面板的液晶显示器 Expired - Lifetime CN100444004C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020020080812A KR100905472B1 (ko) 2002-12-17 2002-12-17 박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시장치
KR20020080812 2002-12-17

Publications (2)

Publication Number Publication Date
CN1508612A true CN1508612A (zh) 2004-06-30
CN100444004C CN100444004C (zh) 2008-12-17

Family

ID=32768475

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101212894A Expired - Lifetime CN100444004C (zh) 2002-12-17 2003-12-17 薄膜晶体管阵列面板及包括该面板的液晶显示器

Country Status (5)

Country Link
US (2) US7436474B2 (zh)
JP (1) JP4928712B2 (zh)
KR (1) KR100905472B1 (zh)
CN (1) CN100444004C (zh)
TW (1) TWI357590B (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101206361B (zh) * 2006-12-15 2011-06-15 乐金显示有限公司 液晶显示器件及其制造方法
US7969521B2 (en) 2006-06-19 2011-06-28 Lg Display Co., Ltd. Liquid crystal display device and method for fabricating the same
CN102110693A (zh) * 2009-12-15 2011-06-29 三星电子株式会社 薄膜晶体管阵列面板
CN102479702A (zh) * 2010-11-29 2012-05-30 三星电子株式会社 薄膜晶体管阵列面板制造方法
CN101599495B (zh) * 2008-06-04 2013-01-09 清华大学 薄膜晶体管面板
CN103579227A (zh) * 2012-08-10 2014-02-12 三星显示有限公司 薄膜晶体管基板及其制造方法
CN104299972A (zh) * 2014-09-12 2015-01-21 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制造方法、液晶显示器
US8981443B2 (en) 2005-06-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic appliance
CN105785682A (zh) * 2016-05-23 2016-07-20 深圳市华星光电技术有限公司 阵列基板、液晶显示面板及阵列基板的制造方法
CN106444197A (zh) * 2016-11-30 2017-02-22 厦门天马微电子有限公司 一种阵列基板、显示面板以及显示装置
CN110488546A (zh) * 2019-08-21 2019-11-22 深圳市华星光电半导体显示技术有限公司 阵列基板、液晶显示面板及液晶显示器
CN111679474A (zh) * 2020-06-15 2020-09-18 深圳市华星光电半导体显示技术有限公司 像素设计方法、装置及电子设备
CN111785735A (zh) * 2020-07-02 2020-10-16 Tcl华星光电技术有限公司 阵列基板及其制作方法、显示面板
CN112083610A (zh) * 2019-06-13 2020-12-15 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4062171B2 (ja) 2003-05-28 2008-03-19 ソニー株式会社 積層構造の製造方法
TWI424408B (zh) * 2005-08-12 2014-01-21 Semiconductor Energy Lab 半導體裝置，和安裝有該半導體裝置的顯示裝置和電子裝置
KR100647704B1 (ko) * 2005-09-26 2006-11-23 삼성에스디아이 주식회사 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치,유기 박막 트랜지스터의 제조방법 및 평판 디스플레이장치의 제조방법
KR101230312B1 (ko) * 2006-04-11 2013-02-06 삼성디스플레이 주식회사 액정 표시 장치
KR101229413B1 (ko) * 2006-04-18 2013-02-04 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
TWI299573B (en) 2006-05-02 2008-08-01 Au Optronics Corp Liquid crystal display array substrate and its manufacturing method
JP4245008B2 (ja) 2006-05-10 2009-03-25 セイコーエプソン株式会社 電気光学装置用基板及び電気光学装置、並びに電子機器
JP5377940B2 (ja) * 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
CN101566766A (zh) * 2008-04-23 2009-10-28 深超光电（深圳）有限公司 画素布局结构及其制造方法
TWI398707B (zh) * 2008-05-16 2013-06-11 Au Optronics Corp 光感測單元及具有此光感測單元之畫素結構與液晶顯示面板
EP2180518B1 (en) * 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
CN101872770B (zh) * 2009-04-27 2014-02-05 上海天马微电子有限公司 像素单元、共面转换型液晶显示装置及制造方法
TWI424238B (zh) * 2010-10-29 2014-01-21 Au Optronics Corp 畫素結構以及顯示面板
KR101920888B1 (ko) * 2011-10-31 2018-11-22 삼성디스플레이 주식회사 박막 트랜지스터 표시판
CN202661759U (zh) * 2012-05-17 2013-01-09 北京京东方光电科技有限公司 一种像素结构、双栅像素结构及显示装置
TWI483036B (zh) * 2012-11-19 2015-05-01 Au Optronics Corp 陣列基板及其製作方法
KR101970779B1 (ko) 2012-12-10 2019-04-22 삼성디스플레이 주식회사 표시 장치
KR102102899B1 (ko) * 2013-01-24 2020-04-21 엘지디스플레이 주식회사 쉬프트 레지스터
KR102223145B1 (ko) * 2014-07-04 2021-03-05 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이를 갖는 액정 표시 패널 및 이의 제조방법
JP2016148807A (ja) * 2015-02-13 2016-08-18 株式会社ジャパンディスプレイ 液晶表示装置
KR102412493B1 (ko) 2015-09-08 2022-06-23 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조방법
KR20170035408A (ko) * 2015-09-22 2017-03-31 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP7083675B2 (ja) * 2018-03-23 2022-06-13 株式会社ジャパンディスプレイ 表示装置
JP7218467B2 (ja) * 2018-03-23 2023-02-06 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2620240B2 (ja) * 1987-06-10 1997-06-11 株式会社日立製作所 液晶表示装置
US5461419A (en) * 1992-10-16 1995-10-24 Casio Computer Co., Ltd. Photoelectric conversion system
JP3281167B2 (ja) * 1994-03-17 2002-05-13 富士通株式会社 薄膜トランジスタの製造方法
JP3239024B2 (ja) * 1994-09-29 2001-12-17 三洋電機株式会社 半導体装置の製造方法
JP3866783B2 (ja) * 1995-07-25 2007-01-10 株式会社 日立ディスプレイズ 液晶表示装置
TWI236556B (en) * 1996-10-16 2005-07-21 Seiko Epson Corp Substrate for a liquid crystal equipment, liquid crystal equipment and projection type display equipment
KR100471771B1 (ko) * 1996-12-23 2005-07-07 삼성전자주식회사 광차단막을이용한데이터오픈프리박막트랜지스터액정표시장치
JP2985124B2 (ja) * 1997-06-12 1999-11-29 株式会社日立製作所 液晶表示装置
JP4184522B2 (ja) * 1999-01-29 2008-11-19 富士通株式会社 薄膜トランジスタ基板
JP3401589B2 (ja) * 1998-10-21 2003-04-28 株式会社アドバンスト・ディスプレイ Ｔｆｔアレイ基板および液晶表示装置
US6255130B1 (en) * 1998-11-19 2001-07-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and a method for manufacturing the same
JP3362008B2 (ja) * 1999-02-23 2003-01-07 シャープ株式会社 液晶表示装置およびその製造方法
JP3683463B2 (ja) * 1999-03-11 2005-08-17 シャープ株式会社 アクティブマトリクス基板、その製造方法、及び、該基板を用いたイメージセンサ
JP2001312241A (ja) * 2000-05-02 2001-11-09 Sharp Corp 光変調情報表示装置および照明制御装置
JP2001343669A (ja) * 2000-06-02 2001-12-14 Hitachi Ltd 液晶表示装置
KR100650400B1 (ko) * 2000-12-29 2006-11-27 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100685946B1 (ko) * 2001-03-02 2007-02-23 엘지.필립스 엘시디 주식회사 액정 디스플레이 패널 및 그 제조방법
JP2003172919A (ja) * 2001-12-06 2003-06-20 Matsushita Electric Ind Co Ltd 液晶表示装置
JP4551049B2 (ja) * 2002-03-19 2010-09-22 三菱電機株式会社 表示装置

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11444106B2 (en) 2005-06-30 2022-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic appliance
US10224347B2 (en) 2005-06-30 2019-03-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic appliance
CN101866616B (zh) * 2005-06-30 2015-05-20 株式会社半导体能源研究所 半导体器件、显示装置和电子设备
US8981443B2 (en) 2005-06-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic appliance
US9640558B2 (en) 2005-06-30 2017-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic appliance
US10903244B2 (en) 2005-06-30 2021-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic appliance
US8115884B2 (en) 2006-06-19 2012-02-14 Lg Display Co., Ltd. Liquid crystal display device and method for fabricating the same
US7969521B2 (en) 2006-06-19 2011-06-28 Lg Display Co., Ltd. Liquid crystal display device and method for fabricating the same
US8237903B2 (en) 2006-12-15 2012-08-07 Lg Display Co., Ltd. Method for manufacturing a liquid crystal display device having a composite data line with a line opening exposing the top surface and sidewalls
US8018564B2 (en) 2006-12-15 2011-09-13 Lg Display Co., Ltd. Liquid crystal display device having a composite data line with a line opening exposing the top surface and sidewalls
CN101206361B (zh) * 2006-12-15 2011-06-15 乐金显示有限公司 液晶显示器件及其制造方法
CN101599495B (zh) * 2008-06-04 2013-01-09 清华大学 薄膜晶体管面板
CN102110693B (zh) * 2009-12-15 2015-07-22 三星显示有限公司 薄膜晶体管阵列面板
CN102110693A (zh) * 2009-12-15 2011-06-29 三星电子株式会社 薄膜晶体管阵列面板
US9171999B2 (en) 2009-12-15 2015-10-27 Samsung Display Co., Ltd. Thin film transistor array panel and method for manufacturing the same
CN102479702A (zh) * 2010-11-29 2012-05-30 三星电子株式会社 薄膜晶体管阵列面板制造方法
CN102479702B (zh) * 2010-11-29 2016-03-02 三星显示有限公司 薄膜晶体管阵列面板制造方法
CN103579227A (zh) * 2012-08-10 2014-02-12 三星显示有限公司 薄膜晶体管基板及其制造方法
US9929191B2 (en) 2012-08-10 2018-03-27 Samsung Display Co., Ltd. Thin film transistor substrate and method of manufacturing the same
CN103579227B (zh) * 2012-08-10 2018-07-06 三星显示有限公司 薄膜晶体管基板及其制造方法
CN104299972B (zh) * 2014-09-12 2018-07-27 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制造方法、液晶显示器
CN104299972A (zh) * 2014-09-12 2015-01-21 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制造方法、液晶显示器
CN105785682B (zh) * 2016-05-23 2020-09-04 深圳市华星光电技术有限公司 阵列基板、液晶显示面板及阵列基板的制造方法
US10295877B2 (en) 2016-05-23 2019-05-21 Shenzhen China Star Optoelectronics Technology Co., Ltd. Array substrate, liquid crystal display panel and manufacturing method for array substrate
CN105785682A (zh) * 2016-05-23 2016-07-20 深圳市华星光电技术有限公司 阵列基板、液晶显示面板及阵列基板的制造方法
CN106444197A (zh) * 2016-11-30 2017-02-22 厦门天马微电子有限公司 一种阵列基板、显示面板以及显示装置
CN112083610A (zh) * 2019-06-13 2020-12-15 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN110488546A (zh) * 2019-08-21 2019-11-22 深圳市华星光电半导体显示技术有限公司 阵列基板、液晶显示面板及液晶显示器
US11150531B1 (en) 2019-08-21 2021-10-19 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate, liquid crystal display panel, and liquid crystal display device
CN111679474A (zh) * 2020-06-15 2020-09-18 深圳市华星光电半导体显示技术有限公司 像素设计方法、装置及电子设备
CN111679474B (zh) * 2020-06-15 2021-12-03 深圳市华星光电半导体显示技术有限公司 像素设计方法、装置及电子设备
CN111785735A (zh) * 2020-07-02 2020-10-16 Tcl华星光电技术有限公司 阵列基板及其制作方法、显示面板

Also Published As

Publication number Publication date
JP4928712B2 (ja) 2012-05-09
US7436474B2 (en) 2008-10-14
KR100905472B1 (ko) 2009-07-02
US20040169812A1 (en) 2004-09-02
TW200419519A (en) 2004-10-01
US20090032818A1 (en) 2009-02-05
US7768601B2 (en) 2010-08-03
JP2004199074A (ja) 2004-07-15
TWI357590B (en) 2012-02-01
CN100444004C (zh) 2008-12-17
KR20040053636A (ko) 2004-06-24

Similar Documents

Publication Publication Date Title
CN1508612A (zh) 薄膜晶体管阵列面板及包括该面板的液晶显示器
CN100350319C (zh) 液晶显示板及其制造方法
CN1268968C (zh) 液晶显示装置及其制造方法
CN1610110A (zh) 显示器件的薄膜晶体管基板及其制造方法
CN1575525A (zh) 半导体装置接触部及其制造方法和包括该接触部的用于显示器的薄膜晶体管阵列面板及其制造方法
CN101079429A (zh) 薄膜晶体管阵列基板及其制造方法
CN1892385A (zh) 液晶显示器及其制造方法
CN1892394A (zh) 液晶显示器件及其制造方法
CN1702531A (zh) 液晶显示器件及其制造方法
CN1992236A (zh) 薄膜晶体管阵列基板及其制造方法
CN1797163A (zh) 液晶显示器件及其制造方法
CN101059633A (zh) 用于液晶显示器件的阵列基板及其制造方法
CN1517771A (zh) 薄膜晶体管阵列面板及其制造方法
CN1992291A (zh) 薄膜晶体管基板及其制造方法
CN1819217A (zh) 有源矩阵衬底及其制造方法
CN1801479A (zh) 制造包括塑料基板的柔性薄膜晶体管阵列板的方法
CN1540426A (zh) 液晶显示器、所用的薄膜晶体管阵列板及其制造方法
CN1615452A (zh) 显示器布线及其制造方法与包含该布线的薄膜晶体管阵列面板及其制造方法
CN1885549A (zh) 电光显示装置及其制造方法
CN1530721A (zh) 用于显示器的面板及其制造方法以及包括该面板的液晶显示器
CN1716062A (zh) 液晶显示器件的阵列基板的制造方法
CN1808719A (zh) 薄膜晶体管阵列面板及其制造方法
CN1573488A (zh) 液晶显示器及其薄膜晶体管阵列面板
CN1992237A (zh) 薄膜晶体管基板的制造方法
CN1797150A (zh) 液晶显示器件及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20130105

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130105

Address after: Gyeonggi Do, South Korea

Patentee after: SAMSUNG DISPLAY Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co.,Ltd.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20081217