JP2003172919A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2003172919A JP2003172919A JP2001372267A JP2001372267A JP2003172919A JP 2003172919 A JP2003172919 A JP 2003172919A JP 2001372267 A JP2001372267 A JP 2001372267A JP 2001372267 A JP2001372267 A JP 2001372267A JP 2003172919 A JP2003172919 A JP 2003172919A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- forming
- liquid crystal
- display device
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Optical Elements Other Than Lenses (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 高開口率構成をとる液晶表示装置で、クロス
トークの抑制及び充電する容量の減少を図る。 【解決手段】 遮光パターンは、画素電極８と半導体層
４及び電気的にどこにも接続されていないゲート配線用
導体１２の両方もしくはどちらか一方と重ねることによ
り形成するために、従来のような画素電極８とソース配
線用導体との重なり部を小さくすることができるので、
従来構成よりも寄生容量を小さくすることができる。ま
た、電極間距離が増えるので、充電する容量の減少によ
る低消費電力化およびソース信号の振幅による画素電位
の変動の抑制が図れるから、クロストークを抑制し表示
品質を向上することができる。
トークの抑制及び充電する容量の減少を図る。 【解決手段】 遮光パターンは、画素電極８と半導体層
４及び電気的にどこにも接続されていないゲート配線用
導体１２の両方もしくはどちらか一方と重ねることによ
り形成するために、従来のような画素電極８とソース配
線用導体との重なり部を小さくすることができるので、
従来構成よりも寄生容量を小さくすることができる。ま
た、電極間距離が増えるので、充電する容量の減少によ
る低消費電力化およびソース信号の振幅による画素電位
の変動の抑制が図れるから、クロストークを抑制し表示
品質を向上することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置に関
する。
する。
【０００２】
【従来の技術】高開口率構成をとる液晶表示装置では、
バックライトの光の遮光をカラーフィルタのＢＭ（ブラ
ックマトリクス）により行うかわりに、上記信号線と画
素電極を重ねることにより遮光パターン部を形成するこ
とで行い、液晶表示装置の表面には画素電位により制御
可能な光のみが到達するようにすることで実現する。
バックライトの光の遮光をカラーフィルタのＢＭ（ブラ
ックマトリクス）により行うかわりに、上記信号線と画
素電極を重ねることにより遮光パターン部を形成するこ
とで行い、液晶表示装置の表面には画素電位により制御
可能な光のみが到達するようにすることで実現する。
【０００３】上記遮光パターン部は一般的に次の方式で
形成される。図４（ａ），（ｂ），（ｃ），（ｄ），
（ｅ）は従来の液晶表示装置の上記遮光パターン部の構
成を示し、図４（ａ）は平面図、図４（ｂ），（ｃ），
（ｄ），（ｅ）は図４（ａ）Ａ−Ａ´の工程フローの断
面図を示す。図４において１１はＴＦＴアレイ基板、１
２はゲート配線を形成するための導体、１３はゲート絶
縁膜、１４は半導体層、１５はソース配線を形成するた
めの導体、１６は第二の絶縁膜、１７は平坦化膜、１８
は画素電極、ｄ１はソース配線を形成するための導体１
５と画素電極１８の重なる距離である。
形成される。図４（ａ），（ｂ），（ｃ），（ｄ），
（ｅ）は従来の液晶表示装置の上記遮光パターン部の構
成を示し、図４（ａ）は平面図、図４（ｂ），（ｃ），
（ｄ），（ｅ）は図４（ａ）Ａ−Ａ´の工程フローの断
面図を示す。図４において１１はＴＦＴアレイ基板、１
２はゲート配線を形成するための導体、１３はゲート絶
縁膜、１４は半導体層、１５はソース配線を形成するた
めの導体、１６は第二の絶縁膜、１７は平坦化膜、１８
は画素電極、ｄ１はソース配線を形成するための導体１
５と画素電極１８の重なる距離である。
【０００４】上記遮光パターン部をソース配線を形成す
る導体１５をソース配線として用い、上記ソース配線に
画素電極１８を重ねることで形成する。このとき、ソー
ス配線を形成するための導体１５と画素電極１８の間に
は第二の絶縁膜１６及び平坦化膜１７が存在する。特に
平坦化膜１７は樹脂製物質を塗布するなどの方法で厚膜
化することにより、ソース配線を形成するための導体１
５と画素電極１８を重ねること発生する寄生容量を緩和
させている。このときバックライトの光は、ソース配線
を形成するための導体１５と画素電極１８が距離ｄ１だ
け重なることにより、必ずソース配線を形成するための
導体１５又は画素電極１８に照射されるためソース配線
を形成するための導体１５に反射され液晶表示装置の表
面まで到達しないものと、画素電極１８により制御され
液晶表示装置の表面に到達するものに分かれる。
る導体１５をソース配線として用い、上記ソース配線に
画素電極１８を重ねることで形成する。このとき、ソー
ス配線を形成するための導体１５と画素電極１８の間に
は第二の絶縁膜１６及び平坦化膜１７が存在する。特に
平坦化膜１７は樹脂製物質を塗布するなどの方法で厚膜
化することにより、ソース配線を形成するための導体１
５と画素電極１８を重ねること発生する寄生容量を緩和
させている。このときバックライトの光は、ソース配線
を形成するための導体１５と画素電極１８が距離ｄ１だ
け重なることにより、必ずソース配線を形成するための
導体１５又は画素電極１８に照射されるためソース配線
を形成するための導体１５に反射され液晶表示装置の表
面まで到達しないものと、画素電極１８により制御され
液晶表示装置の表面に到達するものに分かれる。
【０００５】このときバックライトの光が液晶表示装置
の表面に到達しない面積（上記遮光パターン部の面積）
は、ＴＦＴアレイ基板１２上に形成されるため、カラー
フィルタのＢＭで遮光パターンを形成する場合に比べカ
ラーフィルタの製造精度、カラーフィルタとＴＦＴアレ
イ基板１２の貼り合わせ精度を考慮する必要がなく小さ
くできる。これにより、カラーフィルタのＢＭで遮光パ
ターンを形成する場合に比べ高開口率を実現できる。
の表面に到達しない面積（上記遮光パターン部の面積）
は、ＴＦＴアレイ基板１２上に形成されるため、カラー
フィルタのＢＭで遮光パターンを形成する場合に比べカ
ラーフィルタの製造精度、カラーフィルタとＴＦＴアレ
イ基板１２の貼り合わせ精度を考慮する必要がなく小さ
くできる。これにより、カラーフィルタのＢＭで遮光パ
ターンを形成する場合に比べ高開口率を実現できる。
【０００６】
【発明が解決しようとする課題】しかしながら、上記遮
光パターン部の構成では、ソース配線を形成するための
導体１５と画素電極１８を重ねる構成のため、平坦化膜
１７により緩和されているものの寄生容量が大きい。そ
のためソース信号の振幅による画素電位の変動を受けや
すく、クロストークを発生させるので表示品質を低下さ
せ、また充電する容量が増加することにより消費電力を
増加させる原因となる。本発明は、上記遮光パターン部
の構成を、従来の構成に比べ寄生容量を小さくすること
で表示品質を向上し、消費電力を低下させることのでき
る液晶表示装置を提供することを目的とする。
光パターン部の構成では、ソース配線を形成するための
導体１５と画素電極１８を重ねる構成のため、平坦化膜
１７により緩和されているものの寄生容量が大きい。そ
のためソース信号の振幅による画素電位の変動を受けや
すく、クロストークを発生させるので表示品質を低下さ
せ、また充電する容量が増加することにより消費電力を
増加させる原因となる。本発明は、上記遮光パターン部
の構成を、従来の構成に比べ寄生容量を小さくすること
で表示品質を向上し、消費電力を低下させることのでき
る液晶表示装置を提供することを目的とする。
【０００７】
【課題を解決する為の手段】上記目的を達成するため、
本発明は、上記遮光パターン部を、半導体層及びゲート
配線を形成するための導体の両方もしくはどちらか一方
と画素電極を重ねることで、画素電極とソース配線を形
成するための導体との重なり部を小さくすることができ
るので、従来の構成に比べ寄生容量を小さくすることが
できる。また、充電する容量の減少による低消費電力化
およびソース信号の振幅による画素電位の変動の抑制が
図れるため、クロストーク発生を抑止し表示品質を向上
することができる。
本発明は、上記遮光パターン部を、半導体層及びゲート
配線を形成するための導体の両方もしくはどちらか一方
と画素電極を重ねることで、画素電極とソース配線を形
成するための導体との重なり部を小さくすることができ
るので、従来の構成に比べ寄生容量を小さくすることが
できる。また、充電する容量の減少による低消費電力化
およびソース信号の振幅による画素電位の変動の抑制が
図れるため、クロストーク発生を抑止し表示品質を向上
することができる。
【０００８】
【発明の実施の形態】以下、本発明の実施の形態の、第
一の実施例について図面を参照しながら詳細に説明す
る。図１（ａ），（ｂ），（ｃ），（ｄ），（ｅ）は本
発明の液晶表示装置の上記遮光パターン部を示す図で、
図１（ａ）は本発明の液晶表示装置の上記遮光パターン
部の平面図、図１（ｂ），（ｃ），（ｄ），（ｅ）は図
１（ａ）Ａ−Ａ´の本発明の液晶表示装置の上記遮光パ
ターン部の工程フローの断面図である。
一の実施例について図面を参照しながら詳細に説明す
る。図１（ａ），（ｂ），（ｃ），（ｄ），（ｅ）は本
発明の液晶表示装置の上記遮光パターン部を示す図で、
図１（ａ）は本発明の液晶表示装置の上記遮光パターン
部の平面図、図１（ｂ），（ｃ），（ｄ），（ｅ）は図
１（ａ）Ａ−Ａ´の本発明の液晶表示装置の上記遮光パ
ターン部の工程フローの断面図である。
【０００９】図１において１はＴＦＴアレイ基板、２は
ゲート配線を形成するための導体、３はゲート絶縁膜、
４は半導体層、５はソース配線を形成するための導体、
６は第二の絶縁膜、７は平坦化膜、８は画素電極、ｄ１
はソース配線を形成するための導体５と画素電極８の重
なる距離、ｄ２はゲート配線を形成するための導体２又
は半導体層４と画素電極８の重なる距離である。図１
（ｂ）において、ＴＦＴアレイ基板１上にゲート配線を
形成するための導体２を成長させフォトリソグラフィー
とエッチングによりゲート配線を形成するための導体２
を所定の形状に加工する。
ゲート配線を形成するための導体、３はゲート絶縁膜、
４は半導体層、５はソース配線を形成するための導体、
６は第二の絶縁膜、７は平坦化膜、８は画素電極、ｄ１
はソース配線を形成するための導体５と画素電極８の重
なる距離、ｄ２はゲート配線を形成するための導体２又
は半導体層４と画素電極８の重なる距離である。図１
（ｂ）において、ＴＦＴアレイ基板１上にゲート配線を
形成するための導体２を成長させフォトリソグラフィー
とエッチングによりゲート配線を形成するための導体２
を所定の形状に加工する。
【００１０】ここでのゲート配線を形成するための導体
２は、ゲート配線として用いない。また、電気的にどこ
にも接続されず、いかなる信号も入力されない。次に図
１（ｃ）において、ゲート絶縁膜３を成長後、半導体層
４を成長させフォトリソグラフィーとエッチングにより
所定の形状に加工する。ここでの半導体層４はＴＦＴの
形成に用いない。次に図１（ｄ）において、ソース配線
を形成するための導体５を成長させフォトリソグラフィ
ーとエッチングにより所定の形状に加工し、第２の絶縁
膜６を成長させる。このときソース配線を形成するため
の導体５は従来の液晶表示装置に比べ細く形成してお
く。これにより、画素電極８との重なり部を減少するこ
とができる。また、ここでのソース配線を形成するため
の導体５は、ソース配線として用い、ソース信号が入力
される。
２は、ゲート配線として用いない。また、電気的にどこ
にも接続されず、いかなる信号も入力されない。次に図
１（ｃ）において、ゲート絶縁膜３を成長後、半導体層
４を成長させフォトリソグラフィーとエッチングにより
所定の形状に加工する。ここでの半導体層４はＴＦＴの
形成に用いない。次に図１（ｄ）において、ソース配線
を形成するための導体５を成長させフォトリソグラフィ
ーとエッチングにより所定の形状に加工し、第２の絶縁
膜６を成長させる。このときソース配線を形成するため
の導体５は従来の液晶表示装置に比べ細く形成してお
く。これにより、画素電極８との重なり部を減少するこ
とができる。また、ここでのソース配線を形成するため
の導体５は、ソース配線として用い、ソース信号が入力
される。
【００１１】次に図１（ｅ）において、平坦化膜７を形
成しフォトリソグラフィーにより所定の形状に形成し、
画素電極８を成長させフォトリソグラフィーとエッチン
グにより所定の形状に形成する。このとき上記遮光パタ
ーン部は、ゲート配線を形成するための導体２及び半導
体層４を遮光パターンとして用い、ゲート配線を形成す
るための導体２及び半導体層４は電気的にどこにも接続
されていないため、いかなる信号も入力されることはな
い。また、ゲート配線を形成するための導体２及び半導
体層４と画素電極８は距離ｄ２だけ重なっているため、
バックライトの光は、必ずゲート配線を形成するための
導体２、半導体層４又は画素電極８に照射されるため、
ゲート配線を形成するための導体２又は半導体層４に反
射され液晶表示装置の表面に到達しないものと、画素電
極８により制御され液晶表示装置の表面に到達するもの
に分かれるため、遮光パターンとしての機能を果たす。
成しフォトリソグラフィーにより所定の形状に形成し、
画素電極８を成長させフォトリソグラフィーとエッチン
グにより所定の形状に形成する。このとき上記遮光パタ
ーン部は、ゲート配線を形成するための導体２及び半導
体層４を遮光パターンとして用い、ゲート配線を形成す
るための導体２及び半導体層４は電気的にどこにも接続
されていないため、いかなる信号も入力されることはな
い。また、ゲート配線を形成するための導体２及び半導
体層４と画素電極８は距離ｄ２だけ重なっているため、
バックライトの光は、必ずゲート配線を形成するための
導体２、半導体層４又は画素電極８に照射されるため、
ゲート配線を形成するための導体２又は半導体層４に反
射され液晶表示装置の表面に到達しないものと、画素電
極８により制御され液晶表示装置の表面に到達するもの
に分かれるため、遮光パターンとしての機能を果たす。
【００１２】このとき、ソース配線を形成するための導
体５と画素電極８の重なりは遮光パターンとして用いな
いためｄ１は小さければ小さいほどよく、無ければなお
良い。また、ｄ２は従来の液晶表示装置のｄ３と同じく
導体と画素電極の重なりとなるため、開口率も同等とな
る。従って、従来の液晶表示装置の構成に比べ、上記遮
光パターン部をゲート電極を形成するための導体２及び
半導体層４と画素電極８を重ねて形成し、ソース配線を
形成するための導体５を細くすることで、遮光パターン
としての機能をはたしつつ、ソース配線を形成するため
の導体５と画素電極８の重なりｄ１を減少するまたはな
くすことができる。さらに開口率は犠牲にすることなし
に画素電極８との間に形成される容量を従来の液晶表示
装置に比べて極めて小さくすることができ、低消費電力
化が可能となる。
体５と画素電極８の重なりは遮光パターンとして用いな
いためｄ１は小さければ小さいほどよく、無ければなお
良い。また、ｄ２は従来の液晶表示装置のｄ３と同じく
導体と画素電極の重なりとなるため、開口率も同等とな
る。従って、従来の液晶表示装置の構成に比べ、上記遮
光パターン部をゲート電極を形成するための導体２及び
半導体層４と画素電極８を重ねて形成し、ソース配線を
形成するための導体５を細くすることで、遮光パターン
としての機能をはたしつつ、ソース配線を形成するため
の導体５と画素電極８の重なりｄ１を減少するまたはな
くすことができる。さらに開口率は犠牲にすることなし
に画素電極８との間に形成される容量を従来の液晶表示
装置に比べて極めて小さくすることができ、低消費電力
化が可能となる。
【００１３】また、ソース信号の振幅による画素電位の
変動も抑止されるため表示品質も向上することができ
る。本実施例では、遮光パターンに用いる層をゲート配
線を形成するための導体２及び半導体層４というＴＦＴ
を形成する為の層と同一の層を用いたが、プロセスの変
更で新たな層を追加して形成してもよい。
変動も抑止されるため表示品質も向上することができ
る。本実施例では、遮光パターンに用いる層をゲート配
線を形成するための導体２及び半導体層４というＴＦＴ
を形成する為の層と同一の層を用いたが、プロセスの変
更で新たな層を追加して形成してもよい。
【００１４】次に本発明の実施の形態の第二の実施例に
ついて、図２を用いて説明する。図２（ａ），（ｂ），
（ｃ），（ｄ），（ｅ）は本発明の液晶表示装置の上記
遮光パターン部を示し、図２（ａ）は本発明の液晶表示
装置の上記遮光パターン部の平面図を示し、図２
（ｂ），（ｃ），（ｄ），（ｅ）は図２（ａ）Ａ−Ａ´
の本発明の液晶表示装置の上記遮光パターン部の工程フ
ローの断面図である。図２（ｂ）において、ＴＦＴアレ
イ基板１上にゲート配線を形成するための導体２を成長
させフォトリソグラフィーとエッチングによりゲート配
線を形成するための導体２を所定の形状に加工する。
ついて、図２を用いて説明する。図２（ａ），（ｂ），
（ｃ），（ｄ），（ｅ）は本発明の液晶表示装置の上記
遮光パターン部を示し、図２（ａ）は本発明の液晶表示
装置の上記遮光パターン部の平面図を示し、図２
（ｂ），（ｃ），（ｄ），（ｅ）は図２（ａ）Ａ−Ａ´
の本発明の液晶表示装置の上記遮光パターン部の工程フ
ローの断面図である。図２（ｂ）において、ＴＦＴアレ
イ基板１上にゲート配線を形成するための導体２を成長
させフォトリソグラフィーとエッチングによりゲート配
線を形成するための導体２を所定の形状に加工する。
【００１５】このとき、本実施例では上記遮光パターン
部のゲート配線を形成するための導体２は全て取り除
く。次に図２（ｃ）において、ゲート絶縁膜３を成長
後、半導体層４を成長させフォトリソグラフィーとエッ
チングにより所定の形状に加工する。ここでの半導体層
４はＴＦＴの形成に用いない。次に図２（ｄ）におい
て、ソース配線を形成するための導体５を成長させフォ
トリソグラフィーとエッチングにより所定の形状に加工
し、第２の絶縁膜６を成長させる。このときソース配線
を形成するための導体５は従来の液晶表示装置に比べ細
く形成しておく。これにより、画素電極８との重なり部
を減少することができる。また、ここでのソース配線を
形成するための導体５は、ソース配線として用い、ソー
ス信号が入力される。
部のゲート配線を形成するための導体２は全て取り除
く。次に図２（ｃ）において、ゲート絶縁膜３を成長
後、半導体層４を成長させフォトリソグラフィーとエッ
チングにより所定の形状に加工する。ここでの半導体層
４はＴＦＴの形成に用いない。次に図２（ｄ）におい
て、ソース配線を形成するための導体５を成長させフォ
トリソグラフィーとエッチングにより所定の形状に加工
し、第２の絶縁膜６を成長させる。このときソース配線
を形成するための導体５は従来の液晶表示装置に比べ細
く形成しておく。これにより、画素電極８との重なり部
を減少することができる。また、ここでのソース配線を
形成するための導体５は、ソース配線として用い、ソー
ス信号が入力される。
【００１６】次に図２（ｅ）において、平坦化膜７を形
成しフォトリソグラフィーにより所定の形状に形成し、
画素電極８を成長させフォトリソグラフィーとエッチン
グにより所定の形状に形成する。このとき、上記遮光パ
ターン部の半導体層４は電気的にどこにも接続されてい
ないため、いかなる信号も入力されることはない。ま
た、半導体層４と画素電極８は距離ｄ２だけ重なってい
るため、バックライトの光は、半導体層４又は画素電極
８に照射されるため、半導体層４に反射され液晶表示装
置の表面に到達しないものと、画素電極８により制御さ
れ液晶表示装置の表面に到達するものに分かれるため、
遮光パターンとしての機能を果たす。このとき、ソース
配線を形成するための導体５と画素電極８の重なりは遮
光パターンとして用いないためｄ１は小さければ小さい
ほどよく、無ければなお良い。
成しフォトリソグラフィーにより所定の形状に形成し、
画素電極８を成長させフォトリソグラフィーとエッチン
グにより所定の形状に形成する。このとき、上記遮光パ
ターン部の半導体層４は電気的にどこにも接続されてい
ないため、いかなる信号も入力されることはない。ま
た、半導体層４と画素電極８は距離ｄ２だけ重なってい
るため、バックライトの光は、半導体層４又は画素電極
８に照射されるため、半導体層４に反射され液晶表示装
置の表面に到達しないものと、画素電極８により制御さ
れ液晶表示装置の表面に到達するものに分かれるため、
遮光パターンとしての機能を果たす。このとき、ソース
配線を形成するための導体５と画素電極８の重なりは遮
光パターンとして用いないためｄ１は小さければ小さい
ほどよく、無ければなお良い。
【００１７】また、ｄ２は従来の液晶表示装置のｄ３と
同じく導体と画素電極との重なりであり、開口率も同等
となる。従って、上記遮光パターン部を半導体層４と画
素電極８を重ねることで形成し、ソース配線を形成する
ための導体５を細くすることで、遮光パターンとしての
機能をはたしつつ、ソース配線を形成するための導体５
と画素電極８の重なりｄ１を減少するあるいはなくすこ
とができ、開口率を犠牲にすることなく画素電極８との
間に形成される容量を従来の液晶表示装置に比べて極め
て小さくすることができ、低消費伝電力化が可能とな
る。また、ソース信号の振幅による画素電位の変動も抑
止されるため表示品質も向上することができる。本実施
例では、遮光パターンに用いる層を半導体層４というＴ
ＦＴを形成する為の層と同一の層を用いたが、プロセス
の変更で新たな層を追加して形成してもよい。
同じく導体と画素電極との重なりであり、開口率も同等
となる。従って、上記遮光パターン部を半導体層４と画
素電極８を重ねることで形成し、ソース配線を形成する
ための導体５を細くすることで、遮光パターンとしての
機能をはたしつつ、ソース配線を形成するための導体５
と画素電極８の重なりｄ１を減少するあるいはなくすこ
とができ、開口率を犠牲にすることなく画素電極８との
間に形成される容量を従来の液晶表示装置に比べて極め
て小さくすることができ、低消費伝電力化が可能とな
る。また、ソース信号の振幅による画素電位の変動も抑
止されるため表示品質も向上することができる。本実施
例では、遮光パターンに用いる層を半導体層４というＴ
ＦＴを形成する為の層と同一の層を用いたが、プロセス
の変更で新たな層を追加して形成してもよい。
【００１８】次に本発明の実施の形態の第三の実施例に
ついて、図３を用いて説明する。図３（ａ），（ｂ），
（ｃ），（ｄ），（ｅ）は本発明の液晶表示装置の上記
遮光パターン部を示し、図３（ａ）は本発明の液晶表示
装置の上記遮光パターン部の平面図を示し、図３
（ｂ），（ｃ），（ｄ），（ｅ）は図３（ａ）Ａ−Ａ´
の本発明の液晶表示装置の上記遮光パターン部の工程フ
ローの断面図を示す。図３（ｂ）において、ＴＦＴアレ
イ基板１上にゲート配線を形成するための導体２を成長
させフォトリソグラフィーとエッチングによりゲート配
線を形成するための導体２を所定の形状に加工する。こ
こでのゲート配線を形成するための導体２は、ゲート配
線として用いない。また、電気的にどこにも接続され
ず、いかなる信号も入力されない。
ついて、図３を用いて説明する。図３（ａ），（ｂ），
（ｃ），（ｄ），（ｅ）は本発明の液晶表示装置の上記
遮光パターン部を示し、図３（ａ）は本発明の液晶表示
装置の上記遮光パターン部の平面図を示し、図３
（ｂ），（ｃ），（ｄ），（ｅ）は図３（ａ）Ａ−Ａ´
の本発明の液晶表示装置の上記遮光パターン部の工程フ
ローの断面図を示す。図３（ｂ）において、ＴＦＴアレ
イ基板１上にゲート配線を形成するための導体２を成長
させフォトリソグラフィーとエッチングによりゲート配
線を形成するための導体２を所定の形状に加工する。こ
こでのゲート配線を形成するための導体２は、ゲート配
線として用いない。また、電気的にどこにも接続され
ず、いかなる信号も入力されない。
【００１９】次に図３（ｃ）において、ゲート絶縁膜３
を成長後、半導体層４を成長させフォトリソグラフィー
とエッチングにより所定の形状に加工する。このとき、
本実施例では上記遮光パターン部の半導体層４は全て取
り除く。次に図３（ｄ）において、ソース配線を形成す
るための導体５を成長させフォトリソグラフィーとエッ
チングにより所定の形状に加工し、第２の絶縁膜６を成
長させる。このときソース配線を形成するための導体５
は従来の液晶表示装置に比べ細く形成しておく。これに
より、画素電極８との重なり部を減少することができ
る。また、ここでのソース配線を形成するための導体５
は、ソース配線として用い、ソース信号が入力される。
を成長後、半導体層４を成長させフォトリソグラフィー
とエッチングにより所定の形状に加工する。このとき、
本実施例では上記遮光パターン部の半導体層４は全て取
り除く。次に図３（ｄ）において、ソース配線を形成す
るための導体５を成長させフォトリソグラフィーとエッ
チングにより所定の形状に加工し、第２の絶縁膜６を成
長させる。このときソース配線を形成するための導体５
は従来の液晶表示装置に比べ細く形成しておく。これに
より、画素電極８との重なり部を減少することができ
る。また、ここでのソース配線を形成するための導体５
は、ソース配線として用い、ソース信号が入力される。
【００２０】次に図３（ｅ）において、平坦化膜７を形
成しフォトリソグラフィーにより所定の形状に形成し、
画素電極８を成長させフォトリソグラフィーとエッチン
グにより所定の形状に形成する。このとき、上記遮光パ
ターン部は、ゲート配線を形成するための導体２を遮光
パターンとして用い、ゲート配線を形成するための導体
２は電気的にどこにも接続されていないため、いかなる
信号も入力されることはない。また、ゲート配線を形成
するための導体２と画素電極８は距離ｄ２だけ重なって
いるため、バックライトの光は、必ずゲート配線を形成
するための導体２又は画素電極８に照射されるため、ゲ
ート配線を形成するための導体２に反射され液晶表示装
置の表面に到達しないものと、画素電極８により制御さ
れ液晶表示装置の表面に到達するものに分かれ、それに
よって遮光パターンとしての機能を果たす。
成しフォトリソグラフィーにより所定の形状に形成し、
画素電極８を成長させフォトリソグラフィーとエッチン
グにより所定の形状に形成する。このとき、上記遮光パ
ターン部は、ゲート配線を形成するための導体２を遮光
パターンとして用い、ゲート配線を形成するための導体
２は電気的にどこにも接続されていないため、いかなる
信号も入力されることはない。また、ゲート配線を形成
するための導体２と画素電極８は距離ｄ２だけ重なって
いるため、バックライトの光は、必ずゲート配線を形成
するための導体２又は画素電極８に照射されるため、ゲ
ート配線を形成するための導体２に反射され液晶表示装
置の表面に到達しないものと、画素電極８により制御さ
れ液晶表示装置の表面に到達するものに分かれ、それに
よって遮光パターンとしての機能を果たす。
【００２１】このとき、ソース配線を形成するための導
体５と画素電極８の重なりは遮光パターンとして用いな
いためｄ１は小さければ小さいほどよいが、無ければな
お良い。また、ｄ２は従来の液晶表示装置のｄ３と同じ
く導体と画素電極との重なりであるため開口率も同等と
なる。従って、上記遮光パターン部をゲート電極を形成
するための導体２と画素電極８を重ねることで形成し、
ソース配線を形成するための導体５を細くすることで、
遮光パターンとしての機能をはたしつつ、ソース配線を
形成するための導体５と画素電極８の重なりｄ１を減少
あるいはなくすことができ、開口率を犠牲にすることな
く画素電極８との間に形成される容量を従来の液晶表示
装置に比べて極めて小さくすることができ、低消費伝電
力化が可能となる。 また、ソース信号の振幅による画
素電位の変動も抑止されるため表示品質も向上すること
ができる。本実施例では、遮光パターンに用いる層をゲ
ート配線を形成するための導体２というＴＦＴを形成す
る為の層と同一の層を用いたが、プロセスの変更で新た
な層を追加して形成してもよい。
体５と画素電極８の重なりは遮光パターンとして用いな
いためｄ１は小さければ小さいほどよいが、無ければな
お良い。また、ｄ２は従来の液晶表示装置のｄ３と同じ
く導体と画素電極との重なりであるため開口率も同等と
なる。従って、上記遮光パターン部をゲート電極を形成
するための導体２と画素電極８を重ねることで形成し、
ソース配線を形成するための導体５を細くすることで、
遮光パターンとしての機能をはたしつつ、ソース配線を
形成するための導体５と画素電極８の重なりｄ１を減少
あるいはなくすことができ、開口率を犠牲にすることな
く画素電極８との間に形成される容量を従来の液晶表示
装置に比べて極めて小さくすることができ、低消費伝電
力化が可能となる。 また、ソース信号の振幅による画
素電位の変動も抑止されるため表示品質も向上すること
ができる。本実施例では、遮光パターンに用いる層をゲ
ート配線を形成するための導体２というＴＦＴを形成す
る為の層と同一の層を用いたが、プロセスの変更で新た
な層を追加して形成してもよい。
【００２２】
【発明の効果】以上説明したように本発明は、上記遮光
パターン部の寄生容量を小さくすることで、液晶表示装
置の低消費電力化をはかることができ、またその表示品
質を向上することができる。
パターン部の寄生容量を小さくすることで、液晶表示装
置の低消費電力化をはかることができ、またその表示品
質を向上することができる。
【図１】本発明の実施の形態における第一の実施例の遮
光パターン部の構成を示す図
光パターン部の構成を示す図
【図２】本発明の実施の形態における第二の実施例の遮
光パターン部の構成を示す図
光パターン部の構成を示す図
【図３】本発明の実施の形態における第三の実施例の遮
光パターン部の構成を示す図
光パターン部の構成を示す図
【図４】従来の実施の形態における遮光パターン部の構
成を示す図
成を示す図
１ ＴＦＴアレイ基板
２ ゲート配線を形成するための導体
３ ゲート絶縁膜
４ 半導体層
５ ソース配線を形成するための導体
６ 第二の絶縁膜
７ 平坦化膜
８ 画素電極
１１ ＴＦＴアレイ基板
１２ ゲート配線を形成するための導体
１３ ゲート絶縁膜
１４ 半導体層
１５ ソース配線を形成するための導体
１６ 第二の絶縁膜
１７ 平坦化膜
１８ 画素電極
ｄ１ ソース配線を形成するための導体と画素電極の重
なり ｄ２ ゲート配線を形成するための導体又は半導体層と
画素電極の重なり ｄ３ ソース配線を形成するための導体と画素電極の重
なり
なり ｄ２ ゲート配線を形成するための導体又は半導体層と
画素電極の重なり ｄ３ ソース配線を形成するための導体と画素電極の重
なり
Claims (4)
- 【請求項１】 アクティブマトリクス素子と、前記アク
ティブマトリクス素子に表示信号を入力する配線と、バ
ックライトとを有する液晶表示装置であって、前記バッ
クライトの光を遮光する遮光パターン部を前記アクティ
ブマトリクス素子と同一基板上に形成することを特徴と
する液晶表示装置。 - 【請求項２】 前記遮光パターン部を、前記アクティブ
マトリクス素子を形成する半導体層及び前記アクティブ
マトリクス素子に表示信号を入力する配線とは電気的に
接続しない導体で形成することを特徴とする請求項１に
記載の液晶表示装置。 - 【請求項３】 前記遮光パターン部を、前記アクティブ
マトリクス素子を形成する半導体層を用いて形成するこ
とを特徴とする請求項１に記載の液晶表示装置。 - 【請求項４】 前記遮光パターン部を、前記アクティブ
マトリクス素子に表示信号を入力する配線とは電気的に
接続しない導体で形成することを特徴とする請求項１に
記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001372267A JP2003172919A (ja) | 2001-12-06 | 2001-12-06 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001372267A JP2003172919A (ja) | 2001-12-06 | 2001-12-06 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003172919A true JP2003172919A (ja) | 2003-06-20 |
Family
ID=19181189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001372267A Pending JP2003172919A (ja) | 2001-12-06 | 2001-12-06 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003172919A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004199074A (ja) * | 2002-12-17 | 2004-07-15 | Samsung Electronics Co Ltd | 薄膜トランジスタアレイ基板及びこれを含む液晶表示装置 |
| US20120268679A1 (en) * | 2003-06-24 | 2012-10-25 | Hong Sung Song | Liquid crystal display device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0484125A (ja) * | 1990-07-27 | 1992-03-17 | Hitachi Ltd | 液晶表示装置 |
| JPH05203994A (ja) * | 1991-09-24 | 1993-08-13 | Toshiba Corp | 液晶表示装置 |
| JPH0933951A (ja) * | 1995-07-25 | 1997-02-07 | Hitachi Ltd | 液晶表示装置およびその製造方法 |
| JP2000122097A (ja) * | 1998-10-21 | 2000-04-28 | Advanced Display Inc | 液晶表示装置 |
-
2001
- 2001-12-06 JP JP2001372267A patent/JP2003172919A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0484125A (ja) * | 1990-07-27 | 1992-03-17 | Hitachi Ltd | 液晶表示装置 |
| JPH05203994A (ja) * | 1991-09-24 | 1993-08-13 | Toshiba Corp | 液晶表示装置 |
| JPH0933951A (ja) * | 1995-07-25 | 1997-02-07 | Hitachi Ltd | 液晶表示装置およびその製造方法 |
| JP2000122097A (ja) * | 1998-10-21 | 2000-04-28 | Advanced Display Inc | 液晶表示装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004199074A (ja) * | 2002-12-17 | 2004-07-15 | Samsung Electronics Co Ltd | 薄膜トランジスタアレイ基板及びこれを含む液晶表示装置 |
| US7768601B2 (en) | 2002-12-17 | 2010-08-03 | Samsung Electronics Co., Ltd | Thin film transistor array panel and liquid crystal display including the panel |
| US20120268679A1 (en) * | 2003-06-24 | 2012-10-25 | Hong Sung Song | Liquid crystal display device |
| US8654269B2 (en) * | 2003-06-24 | 2014-02-18 | Lg Display Co., Ltd. | Liquid crystal display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2776376B2 (ja) | アクティブマトリクス液晶表示パネル | |
| KR100471397B1 (ko) | 프린지 필드 스위칭 액정표시장치 및 그 제조방법 | |
| US6468840B2 (en) | Active matrix substrate and manufacturing method thereof | |
| CN107132710B (zh) | 一种阵列基板及其制备方法、显示面板 | |
| US20080111138A1 (en) | Pixel structure and method for fabricating the same | |
| JP2004199049A (ja) | 液晶表示装置用アレイ基板とその製造方法 | |
| US20060146246A1 (en) | Liquid crystal display and fabricating method thereof | |
| US20070273803A1 (en) | Active component array substrate and fabricating method thereof | |
| JPH09218424A (ja) | 薄膜トランジスタの液晶表示素子及びその製造方法 | |
| CN111613648B (zh) | 显示装置及其制造方法 | |
| US10153305B2 (en) | Array substrate, manufacturing method thereof, and display device | |
| JP3127619B2 (ja) | アクティブマトリクス基板 | |
| CN110308596B (zh) | 显示装置 | |
| JP2010102220A (ja) | 液晶装置の製造方法および液晶装置 | |
| WO2010071159A1 (ja) | 絶縁ゲート型トランジスタ、アクティブマトリクス基板、液晶表示装置及びそれらの製造方法 | |
| JP2518510B2 (ja) | 薄膜トランジスタアレイ | |
| JPH1164884A (ja) | 液晶表示装置 | |
| CN111916463B (zh) | 阵列基板、其制备方法及显示面板 | |
| KR20070115370A (ko) | 개구율이 향상된 표시 장치 및 그 제조 방법 | |
| US7521298B2 (en) | Thin film transistor array panel of active liquid crystal display and fabrication method thereof | |
| JPH0815711A (ja) | アクティブマトリクス基板 | |
| JP2004341186A (ja) | 薄膜トランジスタパネルおよびその製造方法 | |
| JP2003172919A (ja) | 液晶表示装置 | |
| JP4011606B2 (ja) | 表示装置 | |
| JP3591674B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041122 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050704 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060922 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061010 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061109 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070220 |