TWI424238B - 畫素結構以及顯示面板 - Google Patents

畫素結構以及顯示面板 Download PDF

Info

Publication number
TWI424238B
TWI424238B TW099137270A TW99137270A TWI424238B TW I424238 B TWI424238 B TW I424238B TW 099137270 A TW099137270 A TW 099137270A TW 99137270 A TW99137270 A TW 99137270A TW I424238 B TWI424238 B TW I424238B
Authority
TW
Taiwan
Prior art keywords
scan line
pixel
pixel electrode
data line
pixel structure
Prior art date
Application number
TW099137270A
Other languages
English (en)
Other versions
TW201217876A (en
Inventor
Sheng Ru Ho
Cheng Han Tsao
Chung Yi Chiu
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW099137270A priority Critical patent/TWI424238B/zh
Priority to US12/975,366 priority patent/US20120105784A1/en
Publication of TW201217876A publication Critical patent/TW201217876A/zh
Application granted granted Critical
Publication of TWI424238B publication Critical patent/TWI424238B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Description

畫素結構以及顯示面板
本發明是有關於一種畫素結構與顯示面板，且特別是有關於一種信號傳輸品良好的畫素結構及顯示面板。
多媒體社會之急速進步多半受惠於半導體元件及顯示裝置的飛躍性進步。就顯示器而言，具有高畫質、空間利用效率佳、低消耗功率、無輻射等優越特性之液晶顯示器(Liquid Crystal Display，LCD)已逐漸成為市場之主流。一般而言，液晶顯示器包括液晶顯示面板(LCD panel)與用以提供面光源的背光模組，其中，液晶顯示面板是由彩色濾光基板、薄膜電晶體陣列基板以及位於兩基板之間的液晶層所組成。
薄膜電晶體陣列基板主要由配置於基板上的多條掃描線、多條資料線以及多個畫素結構所構成。每個畫素結構包括有薄膜電晶體以及畫素電極，其中畫素電極連接至薄膜電晶體，而薄膜電晶體連接至掃描線與資料線。藉著掃描線控制各薄膜電晶體的開啟與關閉以將資料線上所傳輸的訊號輸入至對應的畫素電極。
一般而言，畫素結構係以陣列方式排列於基板上，而同一列的畫素結構連接於同一條掃描線，並且同一行的畫素結構連接於同一條資料線。當液晶顯示面板的尺寸增大時，掃描線與資料線的長度也須隨之增長。此時，掃描線 與資料線的阻抗勢必隨而提高，而不利於信號的傳輸。舉例而言，掃描線或資料線所傳輸的電壓容易因為阻抗的增加而逐漸降低。因此，掃描線與資料線的傳輸品質是否符合理想將是液晶顯示面板的重要考慮因素。
本發明提供一種畫素結構，可有效改善掃描線的訊號傳輸品質。
本發明提供一種畫素結構，可有效改善資料線的訊號傳輸品質。
本發明提供一種顯示面板，可具有理想的訊號傳輸品質。
本發明提供一種畫素結構，包括一第一掃描線、一資料線、一第一主動元件、一第一畫素電極以及一第一導電圖案。第一主動元件連接於第一掃描線與資料線。第一畫素電極透過第一主動元件電性連接於資料線。第一導電圖案位在第一掃描線上方且並聯於第一掃描線。
本發明另提供一種畫素結構，包括一第一掃描線、一資料線、一第一主動元件、一第一畫素電極以及一第一導電圖案。第一主動元件連接於第一掃描線與資料線。第一畫素電極透過第一主動元件電性連接於資料線。第一導電圖案位在資料線下方且並聯於資料線。
本發明再提供一種顯示面板，包括多個畫素結構、一對向基板、一顯示介質層以及一圖案化相位延遲片。畫素 結構陣列排列並配置於一基板上。對向基板與基板相對。顯示介質層配置於基板與對向基板之間。圖案化相位延遲片配置於對向基板上。圖案化相位延遲片具有一遮光圖案以及多個相位延遲圖案，遮光圖案劃分出多個透光區而相位延遲圖案位於透光區中。各畫素結構包括一第一掃描線、一第二掃描線、一資料線、一第一主動元件、一第一畫素電極、一第一導電圖案、一第二主動元件以及一第二畫素電極。第一主動元件連接於第一掃描線與資料線。第一畫素電極透過第一主動元件電性連接於資料線。第一導電圖案位在第一掃描線上方且並聯於第一掃描線。第二主動元件電性連接於第二掃描線與第一畫素電極。第二畫素電極透過第一主動元件電性連接於資料線。各畫素結構的第二掃描線電性連接於下一列畫素結構的第一掃描線。
基於上述，本發明利用雙層導電層彼此並聯的方式降低掃描線以及資料線至少一者的阻抗。因此，掃描線與資料線至少一者的傳輸品質可以符合於理想的狀態並且可應用於大尺寸產品當中。當本發明的畫素結構應用於立體顯示面板時，即使畫面的更新速率提高也可保有理想的顯示品質。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1繪示為本發明第一實施例的畫素結構上視示意 圖，而圖2為沿著圖1的剖線A-A’所繪示的剖面示意圖。請參照圖1與圖2，畫素結構100A包括一第一掃描線112、一資料線120、一第一主動元件132、一第一畫素電極142以及一第一導電圖案152。第一主動元件132連接於第一掃描線112與資料線120。第一畫素電極142透過第一主動元件132電性連接於資料線120。第一導電圖案152則位在第一掃描線112上方且並聯於第一掃描線112。
由圖2可知，畫素結構100A配置於基板12上，且畫素結構100A更包括有閘絕緣層102以及保護層104。閘絕緣層102覆蓋住第一掃描線112，而保護層104則覆蓋住第一導電圖案152、第一掃描線112、資料線120以及第一主動元件132(圖2中僅繪示出第一導電圖案152與第一掃描線112)。在本實施例中，第一導電圖案152例如與資料線120為同一膜層。同時，閘絕緣層102具有多個第一開口102A，以使得第一導電圖案152透過這些第一開口102A並聯於第一掃描線112。
第一導電圖案152與第一掃描線112並聯有助於降低第一掃描線112的阻抗。因此，第一掃描線112可以具有理想的信號傳輸品質。也就是說，本實施例利用雙層導體層的設計來減緩信號傳輸時因為阻抗所造成的負面影響，藉以提升第一掃描線112的信號傳輸品質。
具體而言，第一掃描線112與資料線120例如圍出一畫素區P。由圖1的上視圖來看，在畫素區P之內，第一導電圖案152的面積不會超出於第一掃描線112的配置面 積。因此，第一導電圖案152實質上完全地重疊於第一掃描線112，而不會對顯示開口率造成負面的影響。
圖3繪示為本發明第二實施例的畫素結構上視示意圖，而圖4為沿著圖3的剖線B-B’所繪示的剖面示意圖。請參照圖3，畫素結構100B包括一第一掃描線112、一資料線120、一第一主動元件132、一第一畫素電極142以及一第二導電圖案154。第一主動元件132連接於第一掃描線112與資料線120。第一畫素電極142透過第一主動元件132電性連接於資料線120。第二導電圖案154位在資料線120下方且並聯於資料線120。
具體而言，請同時參照圖3及圖4，畫素結構100B配置於基板12上，且畫素結構100更包括閘絕緣層102以及保護層104。閘絕緣層102覆蓋第一掃描線112及第二導電圖案154，其中剖面僅繪示出第二導電圖案154而未繪示出第一掃描線112。另外，閘絕緣層102具有多個第二開口102B，其中第二開口102B暴露出第二導電圖案154，而資料線120則可以透過多個第二開口102B並聯於第二導電圖案154。
第二導電圖案154與資料線120並聯有助於降低資料線120的阻抗。因此，資料線120可以具有理想的信號傳輸品質。也就是說，本實施例利用雙層導體層並聯的設計來減緩信號傳輸時因為阻抗而造成的負面影響，藉以提升資料線120的信號傳輸品質。具體而言，第一掃描線112與資料線120例如圍出一畫素區P。由圖3的上視圖來看， 在畫素區P之內，第二導電圖案154的面積不會超出於資料線120的配置面積。因此，第二導電圖案154實質上完全重疊於資料線120，且第二導電圖案154被資料線120遮蔽住而不會對顯示開口率造成負面的影響。
圖5繪示為本發明第三實施例的畫素結構上視示意圖。請參照圖5，畫素結構100C包括第一掃描線112、資料線120、第一主動元件132、第一畫素電極142、第一導電圖案152以及第二導電圖案154。資料線120相交於第一掃描線112。第一主動元件132連接於第一掃描線112與資料線120。第一畫素電極142透過第一主動元件132電性連接於資料線120。第一導電圖案152位在第一掃描線112上方且並聯於第一掃描線112。第二導電圖案154位在資料線120下方且並聯於資料線120。
簡言之，本實施例結合了第一實施例與第二實施例的特點而使第一掃線112與資料線120都具有理想的信號傳輸品質。當然，第一導電圖案152以及第二導電圖案154的配置不會對畫素結構100C的顯示開口率有負面的影響，因為第一導電圖案152以及第二導電圖案154的配置面積分別地完全重疊於第一掃描線112以及資料線120，並且第一導電圖案152以及第二導電圖案154的配置面積分別地完全被第一掃描線112以及資料線120所遮蔽。
圖6繪示為本發明第四實施例的畫素結構上視示意圖。請參照圖6，畫素結構100D包括第一掃描線112、資料線120、第一主動元件132、第一畫素電極142、第二畫 素電極144、第一導電圖案152以及第二導電圖案154。資料線120相交於第一掃描線112。第一主動元件132連接於第一掃描線112與資料線120。第一畫素電極142透過第一主動元件132電性連接於資料線120。第二畫素電極144也是透過第一主動元件132電性連接於資料線120。第一導電圖案152位在第一掃描線112上方且並聯於第一掃描線112。第二導電圖案154位在資料線120下方且並聯於資料線120。換言之，本實施例與第三實施例的主要差異在於畫素結構100D更包括了第二畫素電極144。
本實施例的第一掃描線112位於第一畫素電極142與第二畫素電極144之間。實質上，畫素結構100D更包括第一電容電極162以及第二電容電極164，其分別位於第一畫素電極142與第二畫素電極144下方。第一電容電極162與第一畫素電極142共同構成儲存電容以維持第一畫素電極142的顯示電壓。第二電容電極164則與第二畫素電極144共同構成儲存電容以維持第二畫素電極144的顯示電壓。進一步而言，第一畫素電極142例如可選性地具有多個第一狹縫S1以劃分出多個配向方向，而第二畫素電極144也具有多個第二狹縫S2以劃分出多個配向方向。如此一來，畫素結構100D可以具有廣視角的顯示效果。
在本實施例中，第一主動元件132例如是雙汲極的薄膜電晶體。第一主動元件132在第一掃描線112的控制下而開啟或是關閉，以將資料線120上所傳輸的訊號輸入於 第一畫素電極142以及第二畫素電極144。第一掃描線112傳輸的信號決定了第一主動元件132的狀態，而資料線120傳輸的信號決定了第一畫素電極142與第二畫素電極144被寫入的電壓。另外，本實施例的畫素結構100D中，第一導電圖案152與第一掃描線112並聯，並且第二導電圖案154與資料線120並聯。因此，本實施例的設計可降低第一掃描線112以及資料線120的傳輸阻抗，以提升第一掃描線112以及資料線120的信號傳輸品質。換言之，本實施例利用雙層導體層的設計來減緩信號傳輸時因為阻抗而造成的負面影響。
當然，上述的畫素結構100A~100D僅是舉例說明之用，並非用來限定本發明之畫素結構的設計。圖7繪示為本發明第五實施例的畫素結構的上視示意圖。請參照圖7，畫素結構100E包括第一掃描線112、第二掃描線114、資料線120、第一主動元件132、第一畫素電極142、第二主動元件134、第二畫素電極144、第一導電圖案152以及第二導電圖案154。第二掃描線114與第一掃描線112平行。資料線120相交於第一掃描線112與第二掃描線114。第一主動元件132連接於第一掃描線112與資料線120。第一畫素電極142透過第一主動元件132電性連接於資料線120。第二主動元件134連接於第二掃描線114與第一畫素電極142。第二畫素電極144透過第一主動元件132電性連接於資料線120，並且透過第二主動元件134電性連接於第一畫素電極142。第一導電圖案152位在第一掃 描線112上方且並聯於第一掃描線112。第二導電圖案154位在資料線120下方且並聯於資料線120。
具體而言，本實施例的畫素結構100E與第四實施例的畫素結構100D相似，不過本實施例的畫素結構10E更包括有第二掃描線114以及第二主動元件134。多個畫素結構100E陣列排列而應用於一顯示面板(未繪示)時，各畫素結構100E的第二掃描線114例如連接於下一列畫素結構100E的第一掃描線112。因此，第二主動元件134會在下一列畫素結構100E開啟時被開啟，而使第一畫素電極142與第二畫素電極144的電壓重新分布以達到更理想的顯示品質。如此一來，第一畫素電極142與第二畫素電極144即使受到不同的電容耦合作用，仍可以呈現理想的顯示灰階。此外，本實施例亦利用雙層導體層的設計來減第一掃描線112與資料線120於信號傳輸時因為阻抗而造成的負面影響。
圖8繪示為本發明第六實施例的畫素結構上視示意圖。請參照圖8，畫素結構100F所具有的構件實質上與前述的畫素結構100E大致相同，其包括有第一掃描線112、第二掃描線114、資料線120、第一主動元件132、第一畫素電極142、第二主動元件134、第二畫素電極144、第一導電圖案152以及第二導電圖案154。不過，在本實施例中，畫素結構100F的第一畫素電極142位在第二畫素電極144與第二掃描線114之間，且第二掃描線114位在第一掃描線112與第一畫素電極142之間。
此外，畫素結構100F更包括一連接圖案172以及選擇性地包括一延伸圖案174。連接圖案172以及延伸圖案174皆從第二畫素電極144之本體朝向第二掃描線114所延伸形成而凸伸，其中連接圖案172更連接至第二主動元件134以及第一主動元件132。連接圖案172以及延伸圖案174分別位於第一畫素電極142接近於所連接之資料線120的一側與遠離所連接之資料線120的另一側。換言之，連接圖案172以及延伸圖案174位於第一畫素電極142的兩對側。因此，在其他實施例中，連接圖案172可選擇性地位於第一畫素電極142遠離於所連接之資料線120的一側，而延伸圖案174可選擇性地位於第一畫素電極142接近所連接之資料線120的另一側。在本實施例中，第二畫素電極144、連接圖案172以及延伸圖案174大體將第一畫素電極142的三邊圍繞而暴露出第一畫素電極142的第四邊，該第四邊鄰近於第二掃描線114。
在本實施例中，連接圖案172與第二畫素電極144為同一膜層，且延伸圖案174也例如與第二畫素電極144為同一膜層。連接圖案172以及延伸圖案174的配置有助於遮蔽資料線120對第一畫素電極142所產生的耦合作用，進而提昇畫素結構100F的顯示品質。另外，第一畫素電極142與第二畫素電極144之間沒有遮光的元件，因而有助於提高畫素結構100F的顯示開口率。
圖9繪示為本發明一實施例的顯示面板的剖面示意圖。請參照圖9，顯示面板10包括有一基板12、一對向基 板14、一顯示介質層16以及一圖案化相位延遲片18。在本實施例中，基板12與對向基板14相對而設，而顯示介質層16配置於基板12與對向基板14之間。另外，圖案化相位延遲片18配置於對向基板14上，以使顯示面板10具備立體顯示功能。也就是說，在配置有圖案化相位延遲片18時，顯示面板10例如是立體顯示面板。另外，基板12上例如配置有陣列排列的多個畫素結構100，其例如選自於前述實施例所描述的畫素結構100A~100F中任一種，以使顯示介質層16在畫素結構100的驅動下顯示出所需的畫面。
具體而言，進行立體顯示時，部分的畫素結構100，例如畫素結構100L，會顯示左眼影像，而其他的畫素結構，例如畫素結構100R，會顯示右眼影像。圖案化相位延遲片18具有多個相位延遲圖案18L、18R。相位延遲圖案18L、18R各自地對應於其中一個畫素結構100L、100R，其中相位延遲圖案18L、18R各自提供特定的相位延遲作用。
觀察者觀看顯示面板10所顯示的畫面時，例如會配戴著偏光眼鏡。畫素結構100所顯示的影像經過相位延遲圖案18L的作用後會具有第一偏振狀態，而通過偏光眼鏡的左眼鏡片以被觀察者的左眼看到。畫素結構100所顯示的影像經過相位延遲圖案18R的作用後會具有第二偏振狀態，而通過偏光眼鏡的右眼鏡片以被觀察者的右眼看到。如此一來，觀察者的左右眼便可以接收不同的影像而觀看 到立體顯示畫面。
一般而言，畫素結構100L用以顯示左眼影像，而畫素極購100R用以顯示右眼影像。觀察者由視角VA觀看顯示面板10所呈現的畫面時，畫素結構100L所顯示的左眼影像可通過相位延遲圖案18L使左眼確實僅接收到畫素結構100L所顯示的左眼影像。不過，觀察者的視角VA增大為視角VB時，畫素結構100R所顯示的右眼影像也可通過相位延遲圖案18L。因此，觀察者的左眼會接收到來自於畫素結構100R所顯示的右眼影像而造成不良的顯示效果(一般也可稱為cross talk)。因此，畫素結構100L與畫素結構100R之間地必須配置有特定的遮光材料，例如配置在基板12以及對向基板14其中一者上的黑矩陣圖案200，以避免cross talk現象的發生。此外，黑矩陣圖案200隨著畫素結構100的設計而有所改變。
舉例而言，圖10繪示為本發明一實施例的黑矩陣圖案的上視示意圖，其搭配圖7的畫素結構而設置。請參照圖7與圖10，黑矩陣圖案200A包括縱向部210以及橫向部222、224，且黑矩陣圖案200A例如對應於畫素結構100E的不透光元件。詳言之，縱向部210至少對應於畫素結構100E的資料線120，而橫向部222對應於第一掃描線112以及第二掃描線114。另外，黑矩陣圖案200的橫向部224更進一步配置在畫素結構100E的邊界(例如相鄰兩個畫素結構之間)。如此一來，以圖9的顯示面板10而言，觀察者沿著視角VB觀看時，左眼不會看到畫素結構100R所 顯示的右眼畫面而可以避免前述的cross talk現象發生。值得一提的是，黑矩陣圖案200A實質上也可以搭配畫素結構100D而應用於顯示面板10中，藉以避免前述的cross talk現象發生。
圖11繪示為本發明另一實施例的黑矩陣圖案的上視示意圖，其搭配圖8的畫素結構而設置。請參照圖8與圖11，黑矩陣圖案200B包括縱向部210以及橫向部220，且黑矩陣圖案200B例如對應於畫素結構100F的不透光元件。具體而言，黑矩陣圖案200B的縱向部210對應於畫素結構100F的資料線120而橫向部220則對應於第一掃描線112與第二掃描線114。由於畫素結構100F的第一掃描線112與第二掃描線114位在相鄰兩個畫素結構100F之邊界，黑矩陣圖案200B不需具有額外的橫向部220。因此，以黑矩陣圖案200B搭配畫素結構100F應用於圖9所繪示的顯示面板10時，顯示面板10可以具有高顯示開口率。另外，黑矩陣圖案200B實質上也可以搭配畫素結構100A~100C而應用於顯示面板10中。
綜上所述，本發明的畫素結構利用雙層導體層並聯的方式來降低掃描線與資料線的阻抗。因此，畫素結構以及顯示面板都可具有理想的信號傳輸品質。當畫素結構及顯示面板的更新速率提升時，畫素電極仍可確實地被寫入與寫入的電壓。因此，顯示面板與畫素結構可以提供理想的顯示品質。
雖然本發明已以實施例揭露如上，然其並非用以限定 本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10‧‧‧顯示面板
12‧‧‧基板
14‧‧‧對向基板
16‧‧‧顯示介質層
18‧‧‧圖案化相位延遲片
18L、18R‧‧‧相位延遲圖案
100、100A~100F、100L、100R‧‧‧畫素結構
102‧‧‧閘絕緣層
102A‧‧‧第一開口
102B‧‧‧第二開口
104‧‧‧保護層
112‧‧‧第一掃描線
114‧‧‧第二掃描線
120‧‧‧資料線
132‧‧‧第一主動元件
134‧‧‧第二主動元件
142‧‧‧第一畫素電極
144‧‧‧第二畫素電極
152‧‧‧第一導電圖案
154‧‧‧第二導電圖案
162‧‧‧第一電容電極
164‧‧‧第二電容電極
172‧‧‧連接圖案
174‧‧‧延伸圖案
200、200A、200B‧‧‧黑矩陣圖案
210‧‧‧縱向部
220、222、224‧‧‧橫向部
A-A’、B-B’‧‧‧剖線
P‧‧‧畫素區
S1‧‧‧第一狹縫
S2‧‧‧第二狹縫
VA、VB‧‧‧視角
圖1繪示為本發明第一實施例的畫素結構上視示意圖。
圖2為沿著圖1的剖線A-A’所繪示的剖面示意圖。
圖3繪示為本發明第二實施例的畫素結構上視示意圖。
圖4為沿著圖3的剖線B-B’所繪示的剖面示意圖。
圖5繪示為本發明第三實施例的畫素結構上視示意圖。
圖6繪示為本發明第四實施例的畫素結構上視示意圖。
圖7繪示為本發明第五實施例的畫素結構的上視示意圖。
圖8繪示為本發明第六實施例的畫素結構上視示意圖。
圖9繪示為本發明一實施例的顯示面板的剖面示意圖。
圖10繪示為本發明一實施例的黑矩陣圖案的上視示意圖，其搭配圖7的畫素結構而設置。
圖11繪示為本發明另一實施例的黑矩陣圖案的上視示意圖，其搭配圖8的畫素結構而設置。
12‧‧‧基板
100A‧‧‧畫素結構
102‧‧‧閘絕緣層
102A‧‧‧第一開口
104‧‧‧保護層
112‧‧‧第一掃描線
152‧‧‧第一導電圖案
A-A’‧‧‧剖線

Claims (22)

  1. 一種畫素結構，包括：一第一掃描線；一資料線；一第一主動元件，連接於該第一掃描線與該資料線；一第一畫素電極，透過該第一主動元件電性連接於該資料線；一第一導電圖案，位在該第一掃描線上方且並聯於該第一掃描線；一第二掃描線；一第二主動元件，電性連接於該第二掃描線與該第一畫素電極；以及一第二畫素電極，透過該第一主動元件電性連接於該資料線。
  2. 如申請專利範圍第1項所述之畫素結構，其中該第二畫素電極透過該第二主動元件電性連接於該第一畫素電極。
  3. 如申請專利範圍第1項所述之畫素結構，更包括一第二導電圖案，位在該資料線下方且並聯於該資料線。
  4. 如申請專利範圍第3項所述之畫素結構，其中該第二導電圖案與該第一掃描線為同一膜層。
  5. 如申請專利範圍第1項所述之畫素結構，其中該第一導電圖案與該資料線為同一膜層。
  6. 如申請專利範圍第1項所述之畫素結構，其中該 第一掃描線以及該第二掃描線位在該第一畫素電極以及該第二畫素電極之間。
  7. 如申請專利範圍第1項所述之畫素結構，其中該第一畫素電極位在該第二畫素電極與該第二掃描線之間，且該第二掃描線位在該第一掃描線與該第一畫素電極之間。
  8. 如申請專利範圍第1項所述之畫素結構，更包括一連接圖案，由該第二畫素電極朝向該第二掃描線凸伸以連接至該第二主動元件以及該第一主動元件。
  9. 如申請專利範圍第8項所述之畫素結構，其中該連接圖案位在該第一畫素電極鄰近於該資料線的一側或是該連接圖案位在該第一畫素電極遠離於該資料線的另一側。
  10. 如申請專利範圍第8項所述之畫素結構，其中該連接圖案與該第二畫素電極為同一膜層。
  11. 如申請專利範圍第8項所述之畫素結構，更包括一延伸圖案，由該第二畫素電極朝向該第二掃描線凸伸且該延伸圖案與該連接圖案分別位在該第一畫素電極的兩對側。
  12. 如申請專利範圍第11項所述之畫素結構，其中該延伸圖案與該第二畫素電極為同一膜層。
  13. 如申請專利範圍第1項所述之畫素結構，更包括一閘絕緣層，覆蓋住該第一掃描線、該第二掃描線以及該第二導電圖案。
  14. 如申請專利範圍第13項所述之畫素結構，其中該閘絕緣層具有多個第一開口以及多個第二開口，該些第一開口位於該第一掃描線上以使該第一導電圖案透過該些第一開口並聯於該第一掃描線，而該些第二開口位於該第二導電圖案上以使該資料線透過該些第二開口並聯於該第二導電圖案。
  15. 如申請專利範圍第1項所述之畫素結構，其中該第二畫素電極具有多個第二狹縫以定義出多個配向方向。
  16. 如申請專利範圍第1項所述之畫素結構，其中該第一畫素電極具有多個第一狹縫以定義出多個配向方向。
  17. 如申請專利範圍第1項所述之畫素結構，其中該第一導電圖案於一畫素區內係實質上與該第一掃描線完全重疊。
  18. 一種畫素結構，包括：一第一掃描線；一資料線；一第一主動元件，連接於該第一掃描線與該資料線；一第一畫素電極，透過該第一主動元件電性連接於該資料線；一第一導電圖案，位在該資料線下方且並聯於該資料線；一第二掃描線；一第二主動元件，電性連接於該第二掃描線與該第一畫素電極；以及 一第二畫素電極，透過該第一主動元件電性連接於該資料線。
  19. 如申請專利範圍第18項所述之畫素結構，其中該第一導電圖案於一畫素區內係實質上與該資料線完全重疊。
  20. 一種顯示面板，包括：多個畫素結構，陣列排列並配置於一基板上，各該畫素結構包括：一第一掃描線；一第二掃描線；一資料線；一第一主動元件，連接於該第一掃描線與該資料線；一第一畫素電極，透過該第一主動元件電性連接於該資料線；一第一導電圖案，位在該第一掃描線上方且並聯於該第一掃描線；一第二主動元件，電性連接於該第二掃描線與該第一畫素電極；以及一第二畫素電極，透過該第一主動元件電性連接於該資料線，且各該畫素結構的該第二掃描線電性連接於下一列畫素結構的第一掃描線；一對向基板，與該基板相對；一顯示介質層，配置於該基板與該對向基板之間；以 及一圖案化相位延遲片，配置於該對向基板上，該圖案化相位延遲片具有多個相位延遲圖案，各該相位延遲圖案對應於其中一個畫素結構。
  21. 如申請專利範圍第20項所述之顯示面板，更包括一黑矩陣圖案，配置於該基板以及該對向基板其中一者上，且該黑矩陣圖案至少對應於各該畫素結構的該第一掃描線以及該第二掃描線。
  22. 如申請專利範圍第21項所述之顯示面板，其中各該畫素結構的該第一掃描線與該第二掃描線位在該第一畫素電極與該第二畫素電極之間時，該黑矩陣圖案更位在相鄰的兩個畫素結構之間。
TW099137270A 2010-10-29 2010-10-29 畫素結構以及顯示面板 TWI424238B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099137270A TWI424238B (zh) 2010-10-29 2010-10-29 畫素結構以及顯示面板
US12/975,366 US20120105784A1 (en) 2010-10-29 2010-12-22 Pixel structure and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099137270A TWI424238B (zh) 2010-10-29 2010-10-29 畫素結構以及顯示面板

Publications (2)

Publication Number Publication Date
TW201217876A TW201217876A (en) 2012-05-01
TWI424238B true TWI424238B (zh) 2014-01-21

Family

ID=45996360

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099137270A TWI424238B (zh) 2010-10-29 2010-10-29 畫素結構以及顯示面板

Country Status (2)

Country Link
US (1) US20120105784A1 (zh)
TW (1) TWI424238B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9581867B2 (en) 2014-08-07 2017-02-28 Au Optronics Corporation Display panel having a plurality of pixel electrode bars with different spacing

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101859483B1 (ko) * 2012-03-06 2018-06-27 엘지디스플레이 주식회사 입체 영상 표시 장치 및 그 제조 방법
CN104252073B (zh) * 2013-06-27 2017-11-03 瀚宇彩晶股份有限公司 触控液晶显示器
CN103728802B (zh) * 2013-12-27 2016-03-30 深圳市华星光电技术有限公司 液晶面板
CN104536226B (zh) 2014-12-29 2018-03-30 上海天马微电子有限公司 一种显示面板及显示装置
CN204314580U (zh) * 2015-01-08 2015-05-06 京东方科技集团股份有限公司 一种像素结构、阵列基板、显示面板和显示装置
CN204374567U (zh) * 2015-01-08 2015-06-03 京东方科技集团股份有限公司 一种像素结构、阵列基板、显示面板和显示装置
TWI613487B (zh) * 2016-03-28 2018-02-01 友達光電股份有限公司 曲面顯示面板
KR102603598B1 (ko) * 2016-11-30 2023-11-21 엘지디스플레이 주식회사 표시장치
CN106502012A (zh) * 2017-01-03 2017-03-15 深圳市华星光电技术有限公司 Ffs模式的阵列基板及其制作方法
TWI622844B (zh) 2017-03-29 2018-05-01 友達光電股份有限公司 畫素單元與其製造方法
US11067863B2 (en) * 2017-07-14 2021-07-20 Sharp Kabushiki Kaisha Liquid crystal panel and liquid crystal display device
US11899323B2 (en) 2021-07-26 2024-02-13 Tcl China Star Optoelectronics Technology Co., Ltd. Display panel
CN113514979B (zh) * 2021-07-26 2022-06-10 Tcl华星光电技术有限公司 显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5936685A (en) * 1995-02-28 1999-08-10 Nec Corporation Liquid crystal display device with pixel electrode overlapping drain wiring
TW200712713A (en) * 2005-09-26 2007-04-01 Chunghwa Picture Tubes Ltd Active device array substrate
CN101425272A (zh) * 2007-10-31 2009-05-06 中华映管股份有限公司 用以降低扫描信号延迟的主动元件阵列及其平面显示器
JP2010230888A (ja) * 2009-03-26 2010-10-14 Seiko Epson Corp 電気光学装置および電子機器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6002518A (en) * 1990-06-11 1999-12-14 Reveo, Inc. Phase-retardation based system for stereoscopic viewing micropolarized spatially-multiplexed images substantially free of visual-channel cross-talk and asymmetric image distortion
JP2616160B2 (ja) * 1990-06-25 1997-06-04 日本電気株式会社 薄膜電界効果型トランジスタ素子アレイ
JP3072707B2 (ja) * 1995-10-31 2000-08-07 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 液晶表示装置及びその製造方法
JP2001051303A (ja) * 1999-08-05 2001-02-23 Fujitsu Ltd 液晶表示装置及びその製造方法
KR100905472B1 (ko) * 2002-12-17 2009-07-02 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시장치
KR100913303B1 (ko) * 2003-05-06 2009-08-26 삼성전자주식회사 액정표시장치
US7675582B2 (en) * 2004-12-03 2010-03-09 Au Optronics Corporation Stacked storage capacitor structure for a thin film transistor liquid crystal display
KR20090129774A (ko) * 2008-06-13 2009-12-17 삼성전자주식회사 표시 기판 및 이를 포함하는 액정표시패널

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5936685A (en) * 1995-02-28 1999-08-10 Nec Corporation Liquid crystal display device with pixel electrode overlapping drain wiring
TW200712713A (en) * 2005-09-26 2007-04-01 Chunghwa Picture Tubes Ltd Active device array substrate
CN101425272A (zh) * 2007-10-31 2009-05-06 中华映管股份有限公司 用以降低扫描信号延迟的主动元件阵列及其平面显示器
JP2010230888A (ja) * 2009-03-26 2010-10-14 Seiko Epson Corp 電気光学装置および電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9581867B2 (en) 2014-08-07 2017-02-28 Au Optronics Corporation Display panel having a plurality of pixel electrode bars with different spacing
TWI572961B (zh) * 2014-08-07 2017-03-01 友達光電股份有限公司 顯示面板

Also Published As

Publication number Publication date
US20120105784A1 (en) 2012-05-03
TW201217876A (en) 2012-05-01

Similar Documents

Publication Publication Date Title
TWI424238B (zh) 畫素結構以及顯示面板
KR102112979B1 (ko) 액정표시장치 및 그 제조방법
CN102110685B (zh) 像素结构以及显示面板
US9091884B2 (en) Display apparatus
JP4551365B2 (ja) 液晶表示装置及びその駆動方法
US9086576B2 (en) Stereo display and image display method thereof
TWI464508B (zh) 畫素陣列基板以及顯示面板
US9274347B2 (en) Polarized glasses type stereoscopic image display device and method of fabricating the same
JP2007171904A (ja) 表示装置及びその駆動方法
JP2009210752A (ja) 液晶表示装置
KR20140120179A (ko) 액정표시장치 및 그 제조방법
KR20130134493A (ko) 횡전계형 액정표시장치용 어레이 기판 및 이를 구비한 입체 영상 표시장치
JP2009276485A (ja) 液晶表示装置
US9507216B2 (en) Liquid crystal display device
US9019438B2 (en) Polarization system and three-dimensional image display apparatus having the same
JP5512158B2 (ja) 表示装置
US9983445B2 (en) Liquid crystal lens panel and display device including liquid crystal lens panel
US11018164B2 (en) Thin-film transistor substrate, display panel, and display device
KR101869868B1 (ko) 액정표시장치 및 그 제조방법
KR20110038827A (ko) 액정표시장치
TW201341914A (zh) 立體顯示裝置及其主動式光學元件
JP4946458B2 (ja) 表示装置
US9256078B2 (en) 3D display apparatus and pixel array structure thereof
KR20040040817A (ko) 액정 표시 장치
WO2016076182A1 (ja) 液晶表示装置及びテレビ受信装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees