CN1503911A - Lsi检查方法及装置、lsi检测器 - Google Patents
Lsi检查方法及装置、lsi检测器 Download PDFInfo
- Publication number
- CN1503911A CN1503911A CNA028086090A CN02808609A CN1503911A CN 1503911 A CN1503911 A CN 1503911A CN A028086090 A CNA028086090 A CN A028086090A CN 02808609 A CN02808609 A CN 02808609A CN 1503911 A CN1503911 A CN 1503911A
- Authority
- CN
- China
- Prior art keywords
- lsi
- layer portion
- physical layer
- reference unit
- detecting device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
- G01R31/31932—Comparators
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
对具有高速连接功能的物理层部(21)的检查对象LSI(20)进行检查。在检测板(2)上布置上包括事先确定好了为良品的参考LSI(10)的检查装置(1),将LSI(10)及(20)的高速针和针连接起来。LSI检测器(3)低速地访问逻辑层部(12,22),控制物理层部(11,21)间的高速通信,读出接收数据,判断检查对象LSI(20)的良否。
Description
技术领域
本发明涉及一种对安装了高速接口的LSI的检查。
背景技术
到目前为止,在检查安装有IEEE1394、USB等高速接口的LSI时,是这样进行检查的,即输给LSI的高速信号直接从LSI检测器供来,从LSI输出的高速信号又直接读入LSI检测器中(例如参考专利第3058130号公报)。
图9为示出了现有的LSI检查***的结构的图。图9中,对放在检测板52上的检查对象LSI20内的具有高速接口功能的物理层部21进行检查。
检查物理层部21的信号接收情况的时候,将高速信号直接从LSI检测器53发送给物理层部21。物理层部21利用解串行等手法将所接收的高速信号变换成低速信号,再通过低速地连接(interface)的逻辑层部22供到LSI检测器53中。由LSI检测器53根据所接收的低速信号进行良否判断。在检查物理层部21的信号发送情况的时候,从LSI检测器53通过逻辑层部22将低速信号提供给物理层部21。物理层部21利用串行等手法将所接收的低速信号变换成高速信号,再将它发送给LSI检测器53。LSI检测器53根据所接收的高速信号进行良否判断。
然而,根据上述现有技术,为检查高速接口LSI,需要的就是能用高速信号进行连接的高速LSI检测器。一般情况下,和用低速信号进行连接的低速LSI检测器相比,高速LSI检测器价格昂贵,也就会出现使检查成本上升的问题。
为实现用低速LSI检测器进行检查,在检查对象LSI本身内装上高速信号产生电路、期待值比较电路及检查控制电路等,也是一种方法。然而在这种情况下,首先是很难对安装在检查对象LSI内的高速工作的电路本身进行检查。因此,在电路检查不够充分的时候,有可能将良品误判断为次品。还会因LSI面积的增大而导致成本上升。
发明内容
本发明正是为解决上述问题而研究出来的,其目的在于:对高速接口LSI进行检查成本低、且检查水平很高的检查。
本发明是这样的,在现有的结构下,在LSI检测器和检查对象LSI高速地进行连接的那一段时间内,布置具有物理层部和逻辑层部的参考装置而进行检查。这样以来,LSI检测器就不需要高速地连接的接口,因此而可由低速检测器检查安装有高速接口的LSI。从而可防止检查成本上升。还有,利用高频计测器、高速LSI检测器至少确认一次参考装置的良否就行了,没有必要每检查一次就去确认一次参考装置的良否。故很简单地、很容易地就能实现检查水平很高的检查。
具体而言,本发明提供了一种LSI检查方法,用这一方法来对包括具有高速连接功能的物理层部的检查对象LSI进行检查。安装具有其功能与所述高速连接功能一样的物理层部、及接在该物理层部上且具有低速连接功能的逻辑层部的第1参考装置,且将所述检查对象LSI安装在能与LSI检测器进行连接的检测板上,将所述第1参考装置的物理层部和所述检查对象LSI的物理层部电连接起来,由所述LSI检测器对所述第1参考装置及检查对象LSI进行信号接收、发送设定,由此而在所述第1参考装置的物理层部及所述检查对象LSI的物理层部之间进行高速通信,所述LSI检测器从所述第1参考装置或者是检查对象LSI读出接收信号。
在本发明所涉及的LSI检查方法中,最好是,所述检查对象LSI,包括:与该检查对象LSI的物理层部相连且具有低速连接功能的逻辑层部。最好是,所述LSI检测器,经由所述第1参考装置的逻辑层部及所述检查对象LSI的逻辑层部进行所述信号接收、发送设定,读出所述接收信号。
在本发明所涉及的LSI检查方法中,最好是,所述检测板上安装了与所述检查对象LSI的物理层相连,具有低速连接功能的逻辑层部的第2参考装置。最好是,所述LSI检测器,经由所述第1参考装置的逻辑层部及所述第2参考装置的逻辑层部进行所述信号接收、发送设定,读出所述接收信号。
在本发明所涉及的LSI检查方法中,最好是,向所述第1参考装置和所述检查对象LSI提供互异的电源电压。
在本发明所涉及的LSI检查方法中,最好是,在进行所述信号接收、发送设定之前,由所述LSI检测器确认所述第1参考装置及检查对象LSI的内部状态。而且,最好是,所述内部状态的确认是通过读出所述第1参考装置及检查对象LSI的内部存储部分的数据来实现的。或者是,最好是,当内部状态在规定的时间内没达到规定的状态的时候,所述LSI检测器就做出所述检查对象LSI为次品的判断。
在本发明所涉及的LSI检查方法中,最好是,在读出所述接收信号之前,由所述LSI检测器确认所述第1参考装置或者检查对象LSI是否已经结束了通信。而且,最好是,是通过读出所述第1参考装置及或者检查对象LSI的内部存储部分的数据来确认所述通信结束与否。
本发明提供了一种LSI检查装置,它用来对至少含有具有高速连接功能之物理层部的检查对象LSI进行检查,该LSI检查装置可与LSI检测器进行连接且能够被安装到安装有所述检查对象LSI的检测板上。该LSI检查装置,拥有:具有其功能与所述高速连接功能一样的物理层部及接在该物理层部上且具有低速连接功能的逻辑层部的第1参考装置,及将所述第1参考装置的物理层部及所述检查对象LSI的物理层部电连接起来的连接部件。
本发明所涉及的所述LSI检查装置,最好是,拥有:介于所述检查对象LSI的物理层部及所述LSI检测器之间且具有低速连接功能之逻辑层部的第2参考装置。
在本发明所涉及的LSI检查装置中,最好是,第1参考装置,包括:拥有所述物理层部的第1参考LSI及拥有所述逻辑层部的第2参考LSI。
在本发明所涉及的LSI检查装置中,最好是,连接部件,包括:使在所述第1参考装置和所述检查对象LSI之间所形成的信号经路分支的分支元件。
最好是,本发明所涉及的LSI检查装置,拥有:独立于所述LSI检测器之操作,向所述检查对象LSI及第1参考装置提供时钟的时钟产生器。
在本发明所涉及的所述LSI检查装置中,最好是,第1参考装置为已经被判断为良品的参考装置。
最好是,在本发明所涉及的LSI检查装置中,第1参考装置,为在满足保证规格的范围内性能水平最低的参考装置。
本发明提供一种LSI检测器,用它来对至少含有具有高速连接功能之物理层部的检查对象LSI进行检查。该LSI检测器可与安装了所述检查对象LSI的检测板进行连接,且拥有:拥有第1参考装置及高速连接出入口,第1参考装置,具有其功能与所述高速连接功能一样的物理层部、接在该物理层部上且具有低速连接功能的逻辑层部;高速连接出入口与所述第1参考装置的物理层部电连接,且在它和所述检测板之间进行高速通信。
本发明所述的LSI检测器,最好是,拥有:在它和所述检测板之间进行低速通信的低速连接出入口,及接在所述低速连接出入口上且拥有具有低速连接功能的逻辑层部的第2参考装置。
附图说明
图1示出了本发明的第1个实施例所涉及的LSI检查***的结构。
图2为显示LSI检测器的工作情况的流程图。
图3为本发明所涉及的LSI检查***的一个具体结构。
图4示出了本发明的第2个实施例所涉及的LSI检查***的结构。
图5示出了本发明的第3个实施例所涉及的LSI检查***的结构。
图6示出了本发明的第4个实施例所涉及的LSI检查***的结构。
图7为显示本发明的第5个实施例中的LSI检测器的操作的流程图。
图8示出了本发明的第6个实施例所涉及的LSI检查***的结构。
图9示出了现有的LSI检查***的结构。
具体实施方式
下面,参考附图,说明本发明的实施例。需提一下,在该说明书中,高速接口,具体指IEEE 1394、USB等,通信速度在几百Mbps左右以上的接口;而低速接口,具体指通信速度在几十Mbps左右以下的接口。
(第1个实施例)
图1示出了本发明的第1个实施例所涉及的LSI检查***的结构。在图1中,检查对象LSI20,拥有:具有与LSI外部高速地进行连接之功能的物理层部21、接在物理层部21上且具有与LSI外部低速地进行连接之功能的逻辑层部22。例如安装有IEEE 1394a-2000的LSI,其中的物理层部,拥有高速信号的驱动器、接收器、串行器、解串行器、调停电路,其中的逻辑层部,拥有链路层、存储器及微接口(microinterface)等。
检查对象LSI20装在可与LSI检测器3进行连接的检测板2上。LSI检测器3和检查对象LSI20通过访问逻辑层部22所需的针(pin)电连接。LSI检查装置1装在检测板2上。LSI检测装置1拥有作为第1参考装置的参考LSI10。参考LSI10拥有:与LSI外部高速地进行连接的物理层部11、接在物理层部11上且具有与LSI外部低速地进行连接之功能的逻辑层部12。该物理层部11所具有的高速连接功能和检查对象LSI20的物理层部21所具有的高速连接功能一样。
检查对象LSI20和参考LSI10的高速地进行连接的高速针之间接线。该接线既可为检测板2上的图案布线,又可为电缆布线。还有,LSI检测器3和参考LSI10通过访问逻辑层部12时所需的针电连接。这里,本发明所涉及的第1参考装置由一个参考LSI10构成。
这里,假设参考LSI10为用能测量高速接口的LSI检测器、高频计测器等事先确认好的良品。还有,检查对象LSI20和参考LSI10的结构可以一样。而且,由LSI检测器3向检查对象LSI20及参考LSI10提供电源。
图2为示出了LSI检测器3的操作的流程图。根据图2来说明本实施例中的对检查对象LSI20的检查方法。
首先,说明对物理层部2 1的信号发送情况的检查。LSI检测器3将规定的检查电压提供给检查对象LSI20及参考LSI10(S11),将时钟信号提供给检查对象LSI20及参考LSI10(S12),将重新设定(reset)信号输入到检查对象LSI20及参考LSI10中(S13)。之后,通过低速信号从LSI检测器3去访问检查对象LSI20的逻辑层部22及参考LSI10的逻辑层部12,分别进行信号发送设定和信号接收设定(S14)。通过该信号接收、发送设定,而将高速信号从检查对象LSI20的物理层部21发送到参考LSI10的物理层部11。
参考LSI10的物理层部11,利用解串行等处理将所接收的高速信号变换成低速信号,并将它作为接收数据输出给逻辑层部12。LSI检测器3访问逻辑层部12,将参考LSI10所接收的数据读出来(S21)。然后,对所读出的数据和期待值加以比较,根据那一比较结果来判断检查对象LSI20的良否(S22)。
其次,说明对物理层部21的信号接收情况的检查。LSI检测器3的操作如图2所示,不同的是控制对象与检查信号发送时的不同。LSI检测器3将规定的检查电压提供给参考LSI10及检查对象LSI20,将时钟信号提供给参考LSI10及检查对象LSI20,将重新设定信号输入到参考LSI10及检查对象LSI20中(S11,S12,S13)。之后,用低速信号从LSI检测器3去访问逻辑层部22及逻辑层部12,分别进行信号接收设定和信号发送设定(S14)。通过该信号接收、发送设定而将高速信号从参考LSI10的物理层部11发送到检查对象LSI20的物理层部21。
检查对象LSI20的物理层部21,利用解串行等处理将所接收的高速信号变换成低速信号,并将它作为接收数据输出给逻辑层部22。LSI检测器3访问逻辑层部22,将检查对象LSI20所接收的数据读出来(S21)。然后,对所读出的数据和期待值加以比较,根据那一比较结果来判断检查对象LSI20的良否(S22)。
如上所述,根据本实施例,可利用LSI检测器3和检测板2之间的低速信号的通信来实现检查对象LSI20的用高速信号进行连接的物理层部21的信号接收、发送情况检查。这时还可以同时检查逻辑层部22。换句话说,仅用低速接口的廉价LSI检测器和布置在检测板上的结构简单的LSI检测装置就能实现对高速接口LSI的批量检查,故能防止检查成本上升。
本发明适用于检查IEEE1394、USB的物理层。例如在安装了IEEE1394a-2000的LSI中,高速接口的通信速度在400Mbps左右,低速接口的通信速度在25Mbps左右。因此,根据本发明,可不使用能在400Mbps下进行连接的高价LSI检测器,而使用能在25Mbps下进行连接的低价LSI检测器实现批量检查。
图3为本实施例所涉及的LSI检查***的一个具体结构。在图3中,安装有参考LSI10的LSI检测装置1是利用支柱47固定在检查板2上的。参考LSI10的物理层部11和检查对象LSI20的物理层部21通过作为连接部件的电缆41及连接器42、43连接在一起。参考LSI10的逻辑层部12通过电缆44及连接器45、46与LSI检测器3连接。
(第2个实施例)
图4示出了本发明的第2个实施例所涉及的LSI检查***的结构。需提一下,图4中和图1相同的构成要素用相同的符号来表示。图4中,检查对象LSI25中没装逻辑层部,仅装了物理层部26。LSI检测装置1A,除了拥有在第1个实施例中所说明的参考LSI10以外,还拥有作为第2参考装置的参考LSI15,该参考LSI15拥有具有低速连接之功能的逻辑层部16。
与第1个实施例一样,检查对象LSI25和参考LSI10通过高速地进行连接的高速针和针接线。该结线既可为在检测板2上的图案布线,又可为电缆布线。LSI检测器3和参考LSI10通过访问逻辑层部12所需的针连接着。
参考LSI15和与检查对象LSI25的物理层部21连接的针接线。LSI检测器3和参考LSI15通过访问逻辑层部16所需的针电连接着。换句话说,参考LSI15介于检查对象LSI25的物理层部26和LSI检测器3之间。
这里,假设参考LSI10为用能测量高速接口的LSI检测器、高频计测器等事先确认好的良品;参考LSI15为用能检查逻辑层的LSI检测器、计测器等事先确认好的良品;由LSI检测器3向检查对象LSI25及参考LSI10、LSI15供电。
首先,说明对物理层部26的信号发送情况的检查。LSI检测器3的工作情况如图2所示。LSI检测器3将规定的检查电压提供给检查对象LSI25及参考LSI10、15(S11),将时钟信号提供给检查对象LSI25及参考LSI10、15(S12),将重新设定信号输入到检查对象LSI25及参考LSI10、15中(S13)。之后,借助低速信号从LSI检测器3去访问参考LSI15的逻辑层部16及参考LSI10的逻辑层部12,并分别进行信号发送设定和信号接收设定(S14)。通过该信号接收、发送设定,而将高速信号从检查对象LSI25的物理层部26送到参考LSI10的物理层部11。
参考LSI10的物理层部11,利用解串行等处理将所接收的高速信号变换成低速信号,并将它作为接收数据输出给逻辑层部12。LSI检测器3访问逻辑层部12,将参考LSI10所接收的数据读出来(S21)。然后,对所读出的数据和期待值加以比较,根据那一比较结果来判断检查对象LSI25的良否(S22)。
其次,说明对物理层部26的信号接收情况的检查。LSI检测器3将规定的检查电压提供给参考LSI10、15及检查对象LSI25,将时钟信号提供给参考LSI10、15及检查对象LSI25,将重新设定信号输入到参考LSI10、15及检查对象LSI25(S11,S12,S13)。之后,由低速信号从LSI检测器3去访问逻辑层部16及逻辑层部12,并分别进行信号接收设定和信号发送设定(S14)。通过该信号接收、发送设定,而将高速信号从参考LSI10的物理层部11发送到检查对象LSI25的物理层部26。
检查对象LSI25的物理层部26,利用解串行等处理将所接收的高速信号变换成低速信号,并将它作为接收数据输出给参考LSI15的逻辑层部16。LSI检测器3访问逻辑层部16,将检查对象LSI25所接收的数据读出来(S21)。然后,对所读出的数据和期待值加以比较,根据那一比较结果来判断检查对象LSI25的良否(S22)。
如上所述,根据本实施例,在逻辑层不在同一个LSI上的情况下,也可利用LSI检测器3和检测板2之间的低速信号的通信来实现对检查对象LSI25的用高速信号进行连接的物理层部26的信号接收、发送情况的检查。这样以来,仅用低速接口的廉价LSI检测器和布置在检测板上的结构简单的LSI检测装置,就能实现对仅拥有物理层的高速接口LSI的批量检查,故能防止检查成本上升。
需提一下,在第1个实施例及第2个实施例中,用一个参考LSI10作本发明的第1参考装置用,不仅如此,还可用拥有物理层部11的第1参考LSI和拥有逻辑层部12的第2参考LSI来构成第1参考装置。
需提一下,和现有技术下的LSI检查相比,第1个实施例及第2个实施例中所述的LSI检查的检查时间有些增加。然而,很多情况是,可使用廉价的LSI检测器这一有利之处大于检查时间增加了这一不利之处。
采用利用安装在检测板上的其他装置来实现LSI检测器所拥有的控制功能、良否判断功能这一做法,也是一种可使用低功能、低成本的简易LSI检测器之法。但在这种情况下,会导致检测板的成本、保养维修成本上升。因此,在不使用这一简易LSI检测器进行高速接口LSI以外的检查的时候,本实施例的检查方法就能使检查成本下降。
还有,在第1个实施例及第2个实施例中,说明的是对物理层部的信号接收、发送情况的检查。而实际上量产LSI时,还要对其他电路的功能进行检查、象检查漏电流等这样的DC检查。在这种情况下,在图1或图4所示的结构下,采用将检查对象LSI20的高速针以外的针和LSI检测器3连接起来的做法,就能进行上述检查。
(第3个实施例)
第3个实施例,除了能检查第1个实施例及第2个实施例中所示的物理层部的信号接收、发送情况以外,还能对物理层部的驱动器及接收器进行DC检查。驱动器的DC检查例如有:输出电压检查、输出电流检查等;接收器的DC检查例如有:阈值电压检查等。这些是为保证驱动器、接收器的能力的必要检查。图5示出了本实施例所涉及的LSI检查***的结构。需提一下,图5中和图1相同的构成要素用相同的符号来表示。图5所示的结构和图1所示的结构相比,不同之处,在于:在图5中,在LSI检测装置1B中,在检查对象LSI20及参考LSI10的高速针之间的布线上设置了作为分支部件用的中继器(relay)61,从检查对象LSI20的物理层部21到LSI检测器3通过中继器61有分支布线。在图5所示的结构下,当让中继器61断开时,对物理层部21的信号接收、发送情况进行检查;而当让中继器61接通时,则对物理层部21的驱动器及接收器进行DC检查。
对物理层部21的信号接收、发送情况的检查,除了检查开始前让中继器61断开以外,其他地方都和第1个实施例一样。如果让中继器61处于导通的状态,通向LSI检测器3的分支布线就很长。这正是高速地接收、发送的信号波形中出现偏斜的主要原因。结果是将导致不能正确地进行信号接收、发送检查。需提一下,有必要将中继器61布置成当它断开时分支布线最短的样子。
说明对物理层部21的驱动器、接收器进行DC检查的检查方法。LSI检测器3将规定的检查电压提供给检查对象LSI20及参考LSI10,将时钟信号提供给检查对象LSI20及参考LSI10,将重新设定信号输入到检查对象LSI20及参考LSI10中。之后,将检查对象LSI20设定为可从LSI检测器3对它的物理层部2 1的驱动器、接收器进行DC检查这样的模式。另一方面,对参考LSI10而言,将它的物理层部11的驱动器、接收器设定为高阻抗状态。在该状态下让中继器61接通,并通过中继器61将LSI检测器3和检查对象LSI20的高速针电连接起来,然后再用LSI检测器3的电流计和电压计进行DC检查。
如上所述,根据本实施例,不仅可对靠高速信号进行连接的物理层部21的信号接收、发送情况进行检查,还可对物理层部21的驱动器、接收器进行DC检查。故可使检查水平提高。当然,也可取代检测板在其他工序对物理层部21的驱动器、接收器进行DC检查,但这样会导致检查成本上升。与此相对,根据本实施例能控制住检查成本。
(第4个实施例)
图6示出了本发明的第4个实施例所涉及的LSI检查***的结构。需提一下,图6中和图1相同的构成要素用相同的符号来表示。图6和图1中的LSI检查***的不同之处,在于:在图6的LSI检测装置1C中,设了将时钟提供给检查对象LSI20的时钟产生器62和将时钟提供给参考LSI10的时钟产生器63,而图1中没有。换句话说,当在本实施例中进行在第1个实施例中所示的对物理层部的信号接收、发送情况检查的时候,能够向检查对象LSI20及参考LSI10提供和LSI检测器3的操作独立的时钟。
例如,在在多个检查条件下检查物理层的信号接收、发送情况的时候,每逢改变检查条件时,不让供向每一个LSI的时钟停止可使检查时间缩短。特别是,在IEEE1394a-2000中,每逢让时钟停止的时候,都会发生总线的重新设定,进行总线调停,所以时钟的停止对检查时间会造成很大的影响。另一方面,很多LSI检测器在检查条件有了变化、功能检测方式切换了的时候,是不能继续提供时钟的。
这里,如本实施例所述,能向检查对象LSI20及参考LSI10提供与LSI检测器3独立的时钟,故在检查条件改变了的时候,也能继续不停地向检查对象LSI20和参考LSI10提供时钟。因此,控制了检查时间的增加,防止了检查成本上升。
(第5个实施例)
在第5个实施例中,在进行第1个实施例所示的检查物理层部的信号接收、发送情况的时候,根据检查对象LSI及参考LSI的状态适当地控制LSI检测器的操作。本实施例适用于自动进行总线调停这种类型的高速接口。
图7为显示本实施例中的LSI检测器3的操作的流程图。在图7中的流程图中,在信号接收、发送设定S14之前及读出接收数据的S21之前,确认检查对象LSI及参考LSI的内部状态,并根据其内部状态决定以后的控制。这是它和第1个实施例中的图2所示的流程图的不同之处。需提一下,LSI检查***的结构和图1所示的一样。
在接口为自动进行总线调停这种类型的高速接口的情况下,重新设定输入后,才开始调停。调停的时候,确认接在总线上的节点数、分配节点ID等,调停不结束就不能发送、接收信号。因为在某种程度上能预测出调停所需的时间,故到下一个信号接收、发送设定为止,设上充分的等待时间,这也是一种方法,但调停所需的时间有可能随着检查对象LSI本身之差别、周围条件而发生很大的变化。因此,从检查时间、检查的稳定性这一方面来看,等确认好了调停是否已经结束以后再进行信号接收、发送设定,是有效的。
同样,接收、发送信号时,也有信号接收、发送的结束时间随着检查对象LSI本身之差别、周围条件而多少发生一些变化的时候。因此,从检查时间、检查的稳定性这一方面来看,等确认好了信号的接收、发送是否已经结束了以后再读出接收信号,是有效的。
首先,说明对物理层部21的信号发送情况的检查。和第1个实施例一样,LSI检测器3将规定的检查电压提供给检查对象LSI20及参考LSI10,将时钟信号提供给检查对象LSI20及参考LSI10,将重新设定信号输入到检查对象LSI20及参考LSI10中(S11,S12,S13)。
这里,LSI检测器3确认检查对象LSI20及参考LSI10的内部状态,换句话说,确认调停操作是否已经结束(S31)。这一确认,可通过观测能够监视内部状态的外部端子来进行,或者是,通过读出存储有节点数、节点ID的内部寄存器或者是内部存储器等的内部记忆部的数据来进行。当调停操作未结束的时候(S32为“否”),就再次进行确认操作(S33,S31)。当然,再次重新设定也是可以的。当调停在规定的限制时间内还没有结束的时候(在S33为“是”)的时候,就判断检查对象LSI20为次品(S37)。
当已经确认出调停已经结束的时候(在S32为“是”),用低速信号从LSI检测器3去访问检查对象LSI20的逻辑层部22及参考LSI10的逻辑层部12,并分别进行信号发送设定和信号接收设定(S14)。通过该信号接收、发送设定而将高速信号从检查对象LSI20的物理层部21发送到参考LSI10的物理层部11。参考LSI10的物理层部11,利用解串行等处理将所接收的高速信号变换成低速信号,并将它作为接收数据输出给逻辑层部12。
这时,LSI检测器3再次确认参考LSI10的内部状态,换句话说,确认接收操作是否已经结束(S34)。这一确认,也是可通过观测能够监视内部状态的外部端子来进行,或者是,通过读出存储有节点数、节点ID的内部寄存器或者是内部存储器等的内部记忆部的数据来进行。当信号接收操作尚未结束的时候(S35为“否”),就再次进行确认操作(S36,S34)。当然,再次发送信号也是可以的。当信号接收在规定的限制时间内还没有结束的时候(在S36为“是”),就判断检查对象LSI20为次品(S37)。
当已经确认出信号接收已经结束的时候(在S35为“是”),从LSI检测器3去访问参考LSI10的逻辑层部12,读出参考LSI10所接收的数据(S21)。然后,对所读出的数据和期待值加以比较,根据那一比较结果来判断检查对象LSI20的良否(S22)。
其次,说明对物理层部21的信号接收情况的检查。。LSI检测器3的操作如图7所示,不同的是控制对象与检查信号发送情况时不同。LSI检测器3将规定的检查电压提供给检查对象LSI20及参考LSI10,将时钟信号提供给检查对象LSI20及参考LSI10,将重新设定信号输入到参考检查对象LSI20及参考LSI10中(S11,S12,S13)。
这时,和检查信号发送情况时一样,LSI检测器3确认检查对象LSI20及参考LSI10的内部状态,换句话说,确认调停操作是否已经结束(S31)。当调停在规定的限制时间内还没有结束的时候(在S33为“是”),就判断检查对象LSI20为次品(S37)。
当已经确认出调停已经结束的时候(在S32为“是”),用低速信号从LSI检测器3去访问参考LSI10的逻辑层部12及检查对象LSI20的逻辑层部22,并分别进行信号发送设定和信号接收设定(S14)。通过该信号接收、发送设定而将高速信号从参考LSI10的物理层部11发送到检查对象LSI20的物理层部21。参考LSI10的物理层部21,利用解串行等处理将所接收的高速信号变换成低速信号,并将它作为接收数据输出给逻辑层部22。
这时,LSI检测器3再次确认检查对象LSI20的内部状态,换句话说,确认接收操作是否已经结束(S34)。该确认和检查信号发送情况时是一样的。当信号接收在规定的限制时间内还没有结束的时候(在S36为“是”),就判断检查对象LSI20为次品。
当已经确认出信号接收已经结束的时候(在S35为“是”),就从LSI检测器3去访问检查对象LSI20的逻辑层部22,读出由检查对象LSI20接收的数据。然后,对所读出的数据和期待值加以比较,根据那一比较结果来判断检查对象LSI20的良否(S22)。
如上所述,根据本实施例所涉及的LSI检查,能够缩短检查时间,降低检查成本,同时还能实现检查的稳定化,事先防止出现将良品错误地判断为次品这样的错误判断。
(第6个实施例)
在第6个实施例中,参考LSI不是装在检测板上的LSI检测装置,而是设在LSI检测器内的LSI。
图8示出了本实施例所涉及的LSI检查***的结构。需提一下,和图1相同的构成要素用相同的符号来表示。图8中,LSI检测器3A拥有:有物理层部31及逻辑层部32且作为第1参考装置的参考LSI30。参考LSI30的物理层部31,电连接在在它和检测板2之间进行高速通信的高速连接出入口(interface port)38。还设有在它和检测板2之间进行低速通信的低速连接出入口39。
首先,说明对物理层部21的信号发送情况的检查。LSI检测器3A将规定的检查电压提供给检查对象LSI20及LSI检测器3A内的参考LSI30,将时钟信号提供给检查对象LSI20及LSI检测器3A内的参考LSI30,将重新设定信号输入到检查对象LSI20及LSI检测器3A内的参考LSI30中。之后,LSI检测器3A通过低速连接出入口39去访问检查对象LSI20的逻辑层部22并进行信号发送设定,同时,还从检测处理器35去访问参考LSI30的逻辑层部32并进行信号接收设定。通过该信号接收、发送设定,而将高速信号从检查对象LSI20的物理层部21发送到参考LSI30的物理层部31。
参考LSI30的物理层部31,利用解串行等处理将所接收的高速信号变换成低速信号,并将它作为接收数据输出给逻辑层部32。LSI检测器3A从检测处理器35去访问逻辑层部32,并将参考LSI30所接收的数据读出来。然后,由检测处理器35对所读出的数据和期待值加以比较,根据那一比较结果来判断检查对象LSI20的良否。
其次,说明对物理层部21的信号接收情况的检查。LSI检测器3A将规定的检查电压提供给检查对象LSI20及LSI检测器3A内的参考LSI30,将时钟信号提供给检查对象LSI20及LSI检测器3A内的参考LSI30,将重新设定信号输入到检查对象LSI20及LSI检测器3A内的参考LSI30中。之后,LSI检测器3A从检测处理器35去访问逻辑层部32并进行信号发送设定,同时通过低速连接出入口39去访问逻辑层部22并进行信号接收设定。通过该信号接收、发送设定而将信号从参考LSI30的物理层部31通过高速连接出入口38发送到检查对象LSI20的物理层部21。
检查对象LSI20的物理层部21,利用解串行等处理将所接收的高速信号变换成低速信号,并将它作为接收数据输出给逻辑层部22。LSI检测器3A通过低速连接出入口39去访问逻辑层部22,并将检查对象LSI20所接收的数据读出来。然后,在检测处理器35中对所读出的数据和期待值加以比较,根据那一此较结果来判断检查对象LSI20的良否。
根据本实施例,因为将参考LSI设在检测器内,所以参考装置由于灰尘、冲击等而出故障的可能性就会减少。还有,虽然LSI检测器3A的成本高了,但这时却不需要安装在前几个实施例中所示的LSI检查装置了,故可控制检测板的成本。
需提一下,在本实施例中,将第1个实施例中所示的参考LSI设在了LSI检测器中,除此以外,既可用仅拥有物理层部的第1参考LSI和仅拥有逻辑层部的第2参考LSI作为第1参考装置设置在LSI检测器中;又可将第2个实施例中所示的仅拥有逻辑层部的第2参考装置设在LSI检测器中。
在上述第1个实施例~第6个实施例中,对检查对象LSI和参考LSI而言,检查时的电源电压可以是相同的,也可以是不相同的。为保证操作电压范围,多数情况检查对象LSI是用多个电压来进行检查的。另一方面,有参考LSI的驱动器、接收器的特性在低电压一侧变坏的时候。此时,将参考LSI固定在低电压上,在将检查对象LSI的电压设为高电压、低电压这两个电压的条件下进行检查。这样做的话,检查条件就更加严格,而可提高检查水平。
在上述第1个实施例到第6个实施例中,可使用相对保证规格而言没有容限的LSI作参考LSI。换句话说,可使用在能满足保证规格的范围内,性能处于最低水平的LSI。这样以来,对检查对象LSI而言,就实现了非常严格的检查,而可将检查水平提高。这里所说的保证规格,例如有发送信号时的信号电压振幅、接收信号时的接收器的灵敏度、工作频率的范围等。
综上所述,根据本发明,利用廉价的低速检测器和事先已经确认好为良品的参考装置,就能实现对安装有高速接口的LSI的检查。由此而可抑制检查成本。
Claims (18)
1、一种LSI检查方法,用该方法对包括具有高速连接功能的物理层部的检查对象LSI进行检查,其特征是:
安装有具有其功能与所述高速连接功能一样的物理层部及接在该物理层部上且具有低速连接功能的逻辑层部的第1参考装置,且将所述检查对象LSI安装在能与LSI检测器进行连接的检测板上;
将所述第1参考装置的物理层部和所述检查对象LSI的物理层部电连接起来;
由所述LSI检测器对所述第1参考装置及检查对象LSI进行信号接收、发送设定,由此而在所述第1参考装置的物理层部及所述检查对象LSI的物理层部之间进行高速通信;
所述LSI检测器从所述第1参考装置或者检查对象LSI读出接收信号。
2、根据权利要求1所述的LSI检查方法,其特征是:
所述检查对象LSI,包括:与该检查对象LSI的物理层部相连且具有低速连接功能的逻辑层部;
所述LSI检测器,经由所述第1参考装置的逻辑层部及所述检查对象LSI的逻辑层部进行所述信号接收、发送设定,读出所述接收信号。
3、根据权利要求1所述的LSI检查方法,其特征是:
所述检测板上安装了与所述检查对象LSI的物理层相连,具有低速连接功能的逻辑层部的第2参考装置;
所述LSI检测器,经由所述第1参考装置的逻辑层部及所述第2参考装置的逻辑层部进行所述信号接收、发送设定,读出所述接收信号。
4、根据权利要求1所述的LSI检查方法,其特征是:
向所述第1参考装置和所述检查对象LSI提供互异的电源电压。
5、根据权利要求1所述的LSI检查方法,其特征是:
在进行所述信号接收、发送设定之前,由所述LSI检测器确认所述第1参考装置及检查对象LSI的内部状态。
6、根据权利要求5所述的LSI检查方法,其特征是:
所述内部状态的确认是通过读出所述第1参考装置及检查对象LSI的内部存储部分的数据来进行的。
7、根据权利要求5所述的LSI检查方法,其特征是:
当内部状态在规定的时间内没达到规定的状态的时候,所述LSI检测器就做出所述检查对象LSI为次品的判断。
8、根据权利要求1所述的LSI检查方法,其特征是:
在读出所述接收信号之前,所述LSI检测器去确认所述第1参考装置或者检查对象LSI是否已经结束了通信。
9、根据权利要求8所述的LSI检查方法,其特征是:
通过读出所述第1参考装置及或者检查对象LSI的内部存储部分的数据来确认所述通信结束与否。
10、一种LSI检查装置,用它来对至少拥有具有高速连接功能之物理层部的检查对象LSI进行检查,其特征是:
可与LSI检测器进行连接,且能够被安装到安装有所述检查对象LSI的检测板上;
所述LSI检查装置,拥有:具有其功能与所述高速连接功能一样的物理层部及接在该物理层部上且具有低速连接功能的逻辑层部的第1参考装置,及
将所述第1参考装置的物理层部及所述检查对象LSI的物理层部电连接起来的连接部件。
11、根据权利要求10所述的LSI检查装置,其特征是:
拥有:介于所述检查对象LSI的物理层部及所述LSI检测器之间且具有低速连接功能之逻辑层部的第2参考装置。
12、根据权利要求10所述的LSI检查装置,其特征是:
所述第1参考装置,包括:拥有所述物理层部的第1参考LSI及拥有所述逻辑层部的第2参考LSI。
13、根据权利要求10所述的LSI检查装置,其特征是:
所述连接部件,包括:使在所述第1参考装置和所述检查对象LSI之间所形成的信号路径分支的分支元件。
14、根据权利要求10所述的LSI检查装置,其特征是:
拥有:与所述LSI检测器之操作相独立,向所述检查对象LSI及第1参考装置提供时钟的时钟产生器。
15、根据权利要求10所述的LSI检查装置,其特征是:
所述第1参考装置为已经被判断为良品的参考装置。
16、根据权利要求15所述的LSI检查装置,其特征是:
所述第1参考装置,为在满足保证规格的范围内性能水平最低的参考装置。
17、一种LSI检测器,用它来对至少拥有具有高速连接功能之物理层部的检查对象LSI进行检查,其特征是:
可与安装了所述检查对象LSI的检测板进行连接,且
拥有:
具有其功能与所述高速连接功能一样的物理层部和接在该物理层部上且具有低速连接功能的逻辑层部的第1参考装置;及
与所述第1参考装置的物理层部电连接,且在它和所述检测板之间进行高速通信的高速连接出入口。
18、根据权利要求17所述的LSI检测器,其特征是:
拥有:
在它和所述检测板之间进行低速通信的低速连接出入口,及
接在所述低速连接出入口上且拥有具有低速连接功能的逻辑层部的第2参考装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP309629/2001 | 2001-10-05 | ||
JP2001309629 | 2001-10-05 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1503911A true CN1503911A (zh) | 2004-06-09 |
CN100378465C CN100378465C (zh) | 2008-04-02 |
Family
ID=19128747
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB028086090A Expired - Fee Related CN100378465C (zh) | 2001-10-05 | 2002-10-04 | Lsi检查方法及装置、lsi检测器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20040133834A1 (zh) |
JP (1) | JP3871676B2 (zh) |
CN (1) | CN100378465C (zh) |
WO (1) | WO2003032000A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109683083A (zh) * | 2018-12-29 | 2019-04-26 | 泛仕达机电股份有限公司 | 一种应用于风机控制电路板的低速通讯方法 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005337740A (ja) * | 2004-05-24 | 2005-12-08 | Matsushita Electric Ind Co Ltd | 高速インターフェース回路検査モジュール、高速インターフェース回路検査対象モジュールおよび高速インターフェース回路検査方法 |
KR100714482B1 (ko) * | 2005-07-11 | 2007-05-04 | 삼성전자주식회사 | 반도체 장치, 테스트 기판, 반도체 장치의 테스트 시스템및 반도체 장치의 테스트 방법 |
KR100780941B1 (ko) | 2005-08-24 | 2007-12-03 | 삼성전자주식회사 | 잡음주입이 가능한 고속 테스트데이터 발생기 및 이를사용하는 자동 테스트 시스템 |
JP2008065872A (ja) * | 2006-09-05 | 2008-03-21 | Sharp Corp | 検査用半導体集積回路及び検査システム並びに検査方法 |
US8352793B2 (en) * | 2008-08-15 | 2013-01-08 | Apple Inc. | Device testing method and architecture |
JP5437170B2 (ja) * | 2010-06-07 | 2014-03-12 | シャープ株式会社 | 検査装置、および集積回路 |
US9437328B2 (en) * | 2012-11-30 | 2016-09-06 | Silicon Motion Inc. | Apparatus and method for applying at-speed functional test with lower-speed tester |
US11940483B2 (en) | 2019-01-31 | 2024-03-26 | Tektronix, Inc. | Systems, methods and devices for high-speed input/output margin testing |
DE112020000640T5 (de) | 2019-01-31 | 2021-11-25 | Tektronix, Inc. | Systeme, Verfahren und Vorrichtungen für Hochgeschwindigkeits-Eingangs-/Ausgangs-Margin-Tests |
KR20230108337A (ko) | 2020-11-24 | 2023-07-18 | 텍트로닉스 인코포레이티드 | 고속 입력/출력 마진 테스팅을 위한 시스템, 방법 및 디바이스 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5187785A (en) * | 1990-12-28 | 1993-02-16 | General Electric Company | Algorithm for representing component connectivity |
JPH04328476A (ja) * | 1991-04-30 | 1992-11-17 | Toshiba Corp | Lsi |
JPH05119116A (ja) * | 1991-10-25 | 1993-05-18 | Toshiba Corp | 集積回路評価装置 |
US5481550A (en) * | 1993-04-27 | 1996-01-02 | Schlumberger Technologies, Inc. | Apparatus for maintaining stimulation to a device under test after a test stops |
JPH1019984A (ja) * | 1996-07-02 | 1998-01-23 | Fujitsu Ltd | 半導体装置の試験方法及び試験装置 |
JP3058130B2 (ja) * | 1997-08-06 | 2000-07-04 | 日本電気株式会社 | 高速半導体集積回路装置のテスト回路 |
EP1035682A1 (en) * | 1999-03-06 | 2000-09-13 | Deutsche Thomson-Brandt Gmbh | Method and bus interface employing a memory in an integrated circuit for linking a bus with an application device |
US6959257B1 (en) * | 2000-09-11 | 2005-10-25 | Cypress Semiconductor Corp. | Apparatus and method to test high speed devices with a low speed tester |
-
2002
- 2002-10-04 JP JP2003534929A patent/JP3871676B2/ja not_active Expired - Fee Related
- 2002-10-04 WO PCT/JP2002/010389 patent/WO2003032000A1/ja active Application Filing
- 2002-10-04 US US10/475,327 patent/US20040133834A1/en not_active Abandoned
- 2002-10-04 CN CNB028086090A patent/CN100378465C/zh not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109683083A (zh) * | 2018-12-29 | 2019-04-26 | 泛仕达机电股份有限公司 | 一种应用于风机控制电路板的低速通讯方法 |
Also Published As
Publication number | Publication date |
---|---|
CN100378465C (zh) | 2008-04-02 |
JP3871676B2 (ja) | 2007-01-24 |
JPWO2003032000A1 (ja) | 2005-01-27 |
WO2003032000A1 (fr) | 2003-04-17 |
US20040133834A1 (en) | 2004-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10989726B2 (en) | Laboratory sample distribution system and method of operating a laboratory sample distribution system | |
CN1503911A (zh) | Lsi检查方法及装置、lsi检测器 | |
CN1250979C (zh) | 一种用于校准集成电路测试仪的定时和互连***的方法 | |
CN1858596A (zh) | 一种芯片通用测试装置及其构建方法 | |
CN1812693A (zh) | 一种双总线接口电路板组件及其装配方法 | |
CN101030189A (zh) | 检测***外设类型的方法,终端、耳机、充电器和usb接口 | |
CN1662822A (zh) | 用于电子设备的预烧测试的*** | |
JP2009204329A (ja) | 回路ボード検査システム及び検査方法 | |
CN101079550A (zh) | 充电器类型判别***、终端充电方法、终端和充电器 | |
CN1462014A (zh) | 具有多种通信模式的集成电路装置及其操作方法 | |
TWI753211B (zh) | 裝置及固態驅動機裝置 | |
CN109901045A (zh) | 电路板的连接器插槽引脚导通检测***及其方法 | |
CN1452231A (zh) | 半导体测试用测试板 | |
CN101865976A (zh) | 边界扫描测试***及测试方法 | |
CN216162068U (zh) | 一种车载以太网转换数据线 | |
CN1523672A (zh) | 半导体集成电路器件 | |
US20110003183A1 (en) | Common mode voltage enumeration in a battery pack | |
CN1485913A (zh) | 多芯片模块及其测试方法 | |
CN1797021A (zh) | 用于对电子电路进行放电的*** | |
US7688087B2 (en) | Test apparatus | |
CN102455972A (zh) | 编程装置 | |
CN1811479A (zh) | 带有基板异常检测电路的装置 | |
US20030212836A1 (en) | Customer replacement unit monitor programming cable | |
CN1976163A (zh) | 充电器类型判别***、终端充电方法、终端和充电器 | |
CN207541221U (zh) | 使用usb且具电压可调功能的jtag控制装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080402 Termination date: 20091104 |