CN109901045A - 电路板的连接器插槽引脚导通检测***及其方法 - Google Patents

电路板的连接器插槽引脚导通检测***及其方法 Download PDF

Info

Publication number
CN109901045A
CN109901045A CN201711292332.1A CN201711292332A CN109901045A CN 109901045 A CN109901045 A CN 109901045A CN 201711292332 A CN201711292332 A CN 201711292332A CN 109901045 A CN109901045 A CN 109901045A
Authority
CN
China
Prior art keywords
connector
circuit board
slot
working group
joint test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201711292332.1A
Other languages
English (en)
Inventor
穆常青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inventec Pudong Technology Corp
Inventec Corp
Original Assignee
Inventec Pudong Technology Corp
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventec Pudong Technology Corp, Inventec Corp filed Critical Inventec Pudong Technology Corp
Priority to CN201711292332.1A priority Critical patent/CN109901045A/zh
Priority to US16/009,845 priority patent/US20190178936A1/en
Publication of CN109901045A publication Critical patent/CN109901045A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3187—Built-in tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318544—Scanning methods, algorithms and patterns
    • G01R31/31855—Interconnection testing, e.g. crosstalk, shortcircuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
    • G01R31/68—Testing of releasable connections, e.g. of terminals mounted on a printed circuit board

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

本发明公开一种电路板的连接器插槽引脚导通检测***及其方法，于待检测电路板的连接器插槽上插设对应的连接器插槽检测电路板，并同时串接不同类型连接器插槽的连接器插槽检测电路板，通过TAP控制器控制JTAG芯片设定边界扫描以借由ADC、微处理器或是开关其中之一读取对应连接器插槽连接器的检测引脚的检测信号，以进行对应连接器插槽引脚的导通检测，借此可以达成提高电路板上连接器插槽测试测试效率与覆盖率的技术功效。

Description

电路板的连接器插槽引脚导通检测***及其方法
技术领域
本发明涉及一种检测***及其方法，尤其是指一种同时提供不同种类连接器插槽串接的导通检测***及其方法。
背景技术
对于电路板上插槽的导通检测，目前是采用对应于连接器插槽的测试电路板插设于对应的连接器插槽上，例如：DIMM插槽上插设DIMM的测试电路板、PCI-E插槽上插设测试PCI-E的测试电路板等，并通过边界扫描技术进行电路板上插槽的导通检测。
然而，对于不同的连接器插槽，其所对应的测试电路板其设计上多少具有区别，也就是在通过边界扫描的检测过程中，会有不相同的检测方式，一般是将同类型的连接器插槽互相串接后进行边界扫描的测试，然而，对于TAP控制器所提供的测试端口有限的情况下，仍会发生TAP控制器提供的测试端口不足的情况，这不但影响测试效率，也会影响到测试的覆盖率。
综上所述，可知现有技术中长期以来一直存在现有电路板上连接器插槽测试产生测试效率与覆盖率不足的问题，因此有必要提出改进的技术手段，来解决此问题。
发明内容
有鉴于现有技术存在现有连接器插槽测试产生测试效率与覆盖率不足的问题，本发明遂披露一种电路板的连接器插槽引脚导通检测***及其方法，其中：
本发明所披露的电路板的连接器插槽引脚导通检测***，其包含：具有至少一连接器插槽的待检测电路板、至少一连接器插槽检测电路板以及测试存取端口(test accessport，TAP)控制器。
连接器插槽检测电路板具有连接器插槽连接器、输入联合测试工作组(jointtest action group，JTAG)连接器、输出JTAG连接器、JTAG芯片以及至少一模拟数字转换器(Analogtodigital converter，ADC)、微处理器(microcontroller，MCU)或是开关(switch)其中之一，ADC或是微处理器分别与连接器插槽连接器以及JTAG芯片电性连接或是开关分别与连接器插槽连接器、JTAG芯片以及输入JTAG连接器电性连接，输入JTAG连接器分别与JTAG芯片以及输出JTAG连接器电性连接。
TAP控制器与连接器插槽检测电路板其中之一的输入JTAG连接器电性连接。
其中，输出JTAG连接器与其他的连接器插槽检测电路板之一的输入JTAG连接器电性连接；及TAP控制器控制JTAG芯片设定边界扫描工作模式，并发送对应的控制信号至对应的JTAG芯片以借由ADC、微处理器或是开关其中之一读取对应连接器插槽连接器的检测引脚的检测信号，TAP控制器通过JTAG芯片所提供的检测信号以进行对应连接器插槽引脚的导通检测。
本发明所披露的电路板的连接器插槽引脚导通检测方法，其包含下列步骤：
首先，提供具有至少一连接器插槽的待检测电路板；接着，提供具有连接器插槽连接器、输入联合测试工作组(joint test action group，JTAG)连接器、输出JTAG连接器、JTAG芯片以及至少一模拟数字转换器(Analogtodigital converter，ADC)、微处理器(microcontroller，MCU)或是开关(switch)其中之一的至少一连接器插槽检测电路板，ADC或是微处理器分别与连接器插槽连接器以及JTAG芯片电性连接或是开关分别与连接器插槽连接器、JTAG芯片以及输入JTAG连接器电性连接，输入JTAG连接器分别与JTAG芯片以及输出JTAG连接器电性连接；接着，提供测试存取端口(test access port，TAP)控制器，TAP控制器与连接器插槽检测电路板其中之一的输入JTAG连接器电性连接；接着，其中，输出JTAG连接器与其他的连接器插槽检测电路板之一的输入JTAG连接器电性连接；最后，TAP控制器控制JTAG芯片设定边界扫描(boundary scan)工作模式，并发送对应的控制信号至对应的JTAG芯片以藉由ADC、微处理器或是开关其中之一读取对应连接器插槽连接器的检测引脚的检测信号，TAP控制器通过JTAG芯片所提供的检测信号以进行对应连接器插槽引脚的导通检测。
本发明所披露的***及方法如上，与现有技术之间的差异在于于待检测电路板的连接器插槽上插设对应的连接器插槽检测电路板，并同时串接不同类型连接器插槽的连接器插槽检测电路板，通过TAP控制器控制JTAG芯片设定边界扫描以借由ADC、微处理器或是开关其中之一读取对应连接器插槽连接器的检测引脚的检测信号，TAP控制器通过JTAG芯片所提供的检测信号以进行对应连接器插槽引脚的导通检测。
通过上述的技术手段，本发明可以达成提高电路板上连接器插槽测试测试效率与覆盖率的技术功效。
附图说明
图1绘示为本发明电路板的连接器插槽引脚导通检测***的***框图。
图2绘示为本发明电路板的连接器插槽引脚导通检测方法的方法流程图。
图3A至图3C绘示为本发明电路板的连接器插槽引脚导通检测的连接器插槽检测电路板框图。
符号说明:
10 待检测电路板
11 连接器插槽
20 连接器插槽检测电路板
21 连接器插槽连接器
22 输入JTAG连接器
23 输出JTAG连接器
24 JTAG芯片
25 微处理器
26 ADC
27 开关
30 TAP控制器
具体实施方式
以下将配合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题并达成技术功效的实现过程能充分理解并据以实施。
以下将以一个实施例来说明本发明实施方式的运作***与方法，并请同时参考图1、图2以及图3A至图3C所示，图1绘示为本发明电路板的连接器插槽引脚导通检测***的***框图；图2绘示为本发明电路板的连接器插槽引脚导通检测方法的方法流程图；图3A至图3C绘示为本发明电路板的连接器插槽引脚导通检测的连接器插槽检测电路板框图。
本发明所披露的电路板的连接器插槽引脚导通检测***，其包含：具有至少一连接器插槽11的待检测电路板10(步骤101)、至少一连接器插槽检测电路板20以及测试存取端口(test access port，TAP)控制器30，上述连接器插槽11包含双列直插式内存模块(dual in-line memory module，DIMM)插槽、快捷外设互联标准(peripheral componentinterconnect express，PCI-E)插槽以及通用串行总线(universal serial bus，USB)插槽等，在此仅为举例说明，并不以此局限本发明的应用范围。
如图3A所示，连接器插槽检测电路板20的连接器插槽连接器21为DIMM连接器，连接器插槽检测电路板20具有连接器插槽连接器21、输入联合测试工作组(joint testaction group，JTAG)连接器22、输出JTAG连接器23、JTAG芯片24以及微处理器(microcontroller，MCU)25(步骤102)。
连接器插槽检测电路板20借由连接器插槽连接器21插接于待检测电路板10的连接器插槽11上，且微处理器25分别与连接器插槽连接器21以及JTAG芯片24电性连接，输入JTAG连接器22分别与JTAG芯片24以及输出JTAG连接器23电性连接(步骤102)。
如图3B所示，连接器插槽检测电路板20的连接器插槽连接器21为PCI-E连接器，连接器插槽检测电路板20具有连接器插槽连接器21、输入JTAG连接器22、输出JTAG连接器23、JTAG芯片24以及至少一模拟数字转换器(Analogtodigital converter，ADC)26(步骤102)。
连接器插槽检测电路板20借由连接器插槽连接器21插接于待检测电路板10的连接器插槽11上，且ADC26分别与连接器插槽连接器21以及JTAG芯片24电性连接，输入JTAG连接器22分别与JTAG芯片24以及输出JTAG连接器23电性连接(步骤102)。
如图3C所示，连接器插槽检测电路板20的连接器插槽连接器21为USB连接器，连接器插槽检测电路板20具有连接器插槽连接器21、输入JTAG连接器22、输出JTAG连接器23、JTAG芯片24以及开关(switch)27(步骤102)。
连接器插槽检测电路板20借由连接器插槽连接器21插接于待检测电路板10的连接器插槽11上，且开关27分别与连接器插槽连接器21、JTAG芯片24以及输入JTAG连接器22电性连接，输入JTAG连接器22分别与JTAG芯片24以及所述输出JTAG连接器23电性连接(步骤102)。
TAP控制器30与连接器插槽检测电路板20其中之一的输入JTAG连接器22电性连接(步骤103)，且连接器插槽检测电路板20的输出JTAG连接器23与其他的连接器插槽检测电路板20之一的输入JTAG连接器22电性连接(步骤104)。
TAP控制器30控制连接器插槽检测电路板20中JTAG芯片24设定边界扫描(boundary scan)工作模式(步骤105)，并且假设正在进行测试的连接器插槽检测电路板20的连接器插槽连接器21为PCI-E连接器时，该连接器插槽检测电路板20的JTAG芯片24会被进一步设定为EXTEST模式，其余未进行测试的连接器插槽检测电路板20中的JTAG芯片24会被进一步设定为BYPASS模式。
通过上述设定后，TAP控制器30发送对应的控制信号至对应的JTAG芯片24以通过ADC26、微处理器25或是开关27其中之一读取对应连接器插槽连接器21的检测引脚(检测引脚例如是：电源引脚、接地引脚、输入输出引脚以及差分输入输出引脚…等，在此仅为举例说明，并不以此局限本发明的应用范围)的检测信号，TAP控制器30通过JTAG芯片24所提供的检测信号以进行对应连接器插槽11引脚的导通检测(步骤105)。
在搜索主板原理图，确定测试目标引脚时，整条扫描链上的所有接口统一处理；具体收集参数和测试时，仍按类型进行分类；测试时，对扫描链中不参与测试的治具使用边界扫描BYPASS指令。如此，可以保证混插在一条扫描链上的所有测试治具都被高覆盖率的测试，且节省测试时间，与拆分成多链测试达到相同的测试效率。
综上所述，可知本发明与现有技术之间的差异在于于待检测电路板的连接器插槽上插设对应的连接器插槽检测电路板，并同时串接不同类型连接器插槽的连接器插槽检测电路板，通过TAP控制器控制JTAG芯片设定边界扫描以藉由ADC、微处理器或是开关其中之一读取对应连接器插槽连接器的检测引脚的检测信号，TAP控制器通过JTAG芯片所提供的检测信号以进行对应连接器插槽引脚的导通检测。
借由此技术手段可以来解决现有技术所存在现有电路板上连接器插槽测试产生测试效率与覆盖率不足的问题，进而达成提高电路板上连接器插槽测试测试效率与覆盖率的技术功效。
虽然本发明所说明的实施方式如上，惟所述的内容并非用以直接限定本发明的专利保护范围。任何本发明所属技术领域中的本领域技术人员，在不脱离本发明所披露的精神和范围的前提下，可以在实施的形式上及细节上作些许的更动。本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (10)

1.一种电路板的连接器插槽引脚导通检测***，其特征在于，其包含：
待检测电路板，所述待检测电路板具有至少一连接器插槽；
至少一连接器插槽检测电路板，具有连接器插槽连接器、输入联合测试工作组连接器、输出联合测试工作组连接器、联合测试工作组芯片以及至少一模拟数字转换器、微处理器或是开关其中之一，所述模拟数字转换器或是所述微处理器分别与所述连接器插槽连接器以及所述联合测试工作组芯片电性连接或是所述开关分别与所述连接器插槽连接器、所述联合测试工作组芯片以及所述输入联合测试工作组连接器电性连接，所述输入联合测试工作组连接器分别与所述联合测试工作组芯片以及所述所述输出联合测试工作组连接器电性连接；
测试存取端口控制器，所述测试存取端口控制器与所述连接器插槽检测电路板其中之一的所述输入联合测试工作组连接器电性连接；
其中，所述输出联合测试工作组连接器与其他的所述连接器插槽检测电路板之一的所述输入联合测试工作组连接器电性连接；及
所述测试存取端口控制器控制所述联合测试工作组芯片设定边界扫描工作模式，并发送对应的控制信号至对应的联合测试工作组芯片以由所述模拟数字转换器、所述微处理器或是所述开关其中之一读取对应所述连接器插槽连接器的检测引脚的检测信号，所述测试存取端口控制器通过所述联合测试工作组芯片所提供的检测信号以进行对应所述连接器插槽引脚的导通检测。
2.如权利要求1所述的电路板的连接器插槽引脚导通检测***，其特征在于，所述连接器插槽包含双列直插式内存模块插槽、快捷外设互联标准插槽以及通用串行总线插槽。
3.如权利要求1所述的电路板的连接器插槽引脚导通检测***，其特征在于，所述连接器插槽连接器包含双列直插式内存模块连接器、外设互联标准连接器以及通用串行总线连接器。
4.如权利要求1所述的电路板的连接器插槽引脚导通检测***，其特征在于，所述连接器插槽连接器的检测引脚包含电源引脚、接地引脚、输入输出引脚以及差分输入输出引脚。
5.如权利要求1所述的电路板的连接器插槽引脚导通检测***，其特征在于，所述连接器插槽检测电路板正在进行测试时，所述联合测试工作组芯片被进一步设定为EXTEST模式，所述连接器插槽检测电路板未进行测试时，所述联合测试工作组芯片被进一步设定为BYPASS模式。
6.一种电路板的连接器插槽引脚导通检测方法，其特征在于，其包含：
提供具有至少一连接器插槽的待检测电路板；
提供具有连接器插槽连接器、输入联合测试工作组连接器、输出联合测试工作组连接器、联合测试工作组芯片以及至少一模拟数字转换器、一微处理器或是开关其中之一的至少一连接器插槽检测电路板，所述模拟数字转换器或是所述微处理器分别与所述连接器插槽连接器以及所述联合测试工作组芯片电性连接或是所述开关分别与所述连接器插槽连接器、所述联合测试工作组芯片以及所述输入联合测试工作组连接器电性连接，所述输入联合测试工作组连接器分别与所述联合测试工作组芯片以及所述所述输出联合测试工作组连接器电性连接；
提供测试存取端口控制器，所述测试存取端口控制器与所述连接器插槽检测电路板其中之一的所述输入联合测试工作组连接器电性连接；
其中，所述输出联合测试工作组连接器与其他的所述连接器插槽检测电路板之一的所述输入联合测试工作组连接器电性连接；及
所述测试存取端口控制器控制所述联合测试工作组芯片设定边界扫描工作模式，并发送对应的控制信号至对应的联合测试工作组芯片以由所述模拟数字转换器、所述微处理器或是所述开关其中之一读取对应所述连接器插槽连接器的检测引脚的检测信号，所述测试存取端口控制器通过所述联合测试工作组芯片所提供的检测信号以进行对应所述连接器插槽引脚的导通检测。
7.如权利要求6所述的电路板的连接器插槽引脚导通检测方法，其特征在于，所述连接器插槽包含双列直插式内存模块插槽、快捷外设互联标准插槽以及通用串行总线插槽。
8.如权利要求6所述的电路板的连接器插槽引脚导通检测方法，其特征在于，所述连接器插槽连接器包含双列直插式内存模块连接器、外设互联标准连接器以及通用串行总线连接器。
9.如权利要求6所述的电路板的连接器插槽引脚导通检测方法，其特征在于，所述连接器插槽连接器的检测引脚包含电源引脚、接地引脚、输入输出引脚以及差分输入输出引脚。
10.如权利要求6所述的电路板的连接器插槽引脚导通检测方法，其特征在于，所述连接器插槽检测电路板正在进行测试时，所述联合测试工作组芯片被进一步设定为EXTEST模式，所述连接器插槽检测电路板未进行测试时，所述联合测试工作组芯片被进一步设定为BYPASS模式。
CN201711292332.1A 2017-12-08 2017-12-08 电路板的连接器插槽引脚导通检测***及其方法 Withdrawn CN109901045A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201711292332.1A CN109901045A (zh) 2017-12-08 2017-12-08 电路板的连接器插槽引脚导通检测***及其方法
US16/009,845 US20190178936A1 (en) 2017-12-08 2018-06-15 Pin Conduction Detection System For Connector Slot Of Circuit Board, And Method Thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711292332.1A CN109901045A (zh) 2017-12-08 2017-12-08 电路板的连接器插槽引脚导通检测***及其方法

Publications (1)

Publication Number Publication Date
CN109901045A true CN109901045A (zh) 2019-06-18

Family

ID=66696654

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711292332.1A Withdrawn CN109901045A (zh) 2017-12-08 2017-12-08 电路板的连接器插槽引脚导通检测***及其方法

Country Status (2)

Country Link
US (1) US20190178936A1 (zh)
CN (1) CN109901045A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110827729A (zh) * 2019-11-26 2020-02-21 京东方科技集团股份有限公司 检测结构、显示面板及制作方法、检测方法
CN110940911A (zh) * 2019-12-23 2020-03-31 东莞市联纲光电科技有限公司 一种连接头测试方法和装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112462246A (zh) * 2019-09-09 2021-03-09 英业达科技有限公司 边界扫描测试***及其方法
TWI708954B (zh) * 2019-09-19 2020-11-01 英業達股份有限公司 邊界掃描測試系統及其方法
CN115480153A (zh) * 2021-06-15 2022-12-16 英业达科技有限公司 提高待测试电路板中脚位测试涵盖率***及其方法
TWI825548B (zh) * 2022-01-06 2023-12-11 緯創資通股份有限公司 連接器偵測裝置及其相關訊號偵測方法
US11927632B1 (en) * 2022-12-09 2024-03-12 Inventec (Pudong) Technology Corporation DIMM slot test system without series connection of test board through JTAG and method thereof

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1180412A (zh) * 1995-12-08 1998-04-29 三星电子株式会社 利用在卡上装有联合测试执行组逻辑的***卡对总线进行联合测试执行组测试
CN101071155A (zh) * 2006-05-08 2007-11-14 中兴通讯股份有限公司 一种可实现边界扫描多链路测试的装置及方法
CN101551431A (zh) * 2008-04-01 2009-10-07 德律科技股份有限公司 电子元件的检测***及其方法
CN201773514U (zh) * 2010-03-23 2011-03-23 徐磊 一种边界扫描实验目标装置及实验***
CN102279357A (zh) * 2011-06-23 2011-12-14 哈尔滨工业大学 一种基于边界扫描技术的分解式电路互连测试方法
CN102818986A (zh) * 2012-08-20 2012-12-12 桂林电子科技大学 混合信号电路边界扫描测试***及测试方法
KR20130046615A (ko) * 2011-10-28 2013-05-08 주식회사 이노와이어리스 스위칭 바운더리 스캔 테스트 장치
CN103163451A (zh) * 2013-03-06 2013-06-19 中国人民解放军国防科学技术大学 面向超级计算***的自选通边界扫描调测试方法及装置
CN103852709A (zh) * 2012-11-28 2014-06-11 英业达科技有限公司 电路板上电子元件与电路板功能检测的***及其方法
CN104614668A (zh) * 2015-02-27 2015-05-13 北京精密机电控制设备研究所 一种电路板测试***
CN104809043A (zh) * 2015-04-28 2015-07-29 英业达科技有限公司 基于边界扫描的主板cpu插槽的连接测试方法和装置
CN106918724A (zh) * 2015-12-24 2017-07-04 英业达科技有限公司 适用于快捷外设互联标准插槽的测试电路板
CN106918771A (zh) * 2015-12-24 2017-07-04 英业达科技有限公司 适用于通用串行总线连接器的测试电路板
TW201928692A (zh) * 2017-12-13 2019-07-16 英業達股份有限公司 電路板的連接器插槽腳位導通檢測系統及其方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1180412A (zh) * 1995-12-08 1998-04-29 三星电子株式会社 利用在卡上装有联合测试执行组逻辑的***卡对总线进行联合测试执行组测试
CN101071155A (zh) * 2006-05-08 2007-11-14 中兴通讯股份有限公司 一种可实现边界扫描多链路测试的装置及方法
CN101551431A (zh) * 2008-04-01 2009-10-07 德律科技股份有限公司 电子元件的检测***及其方法
CN201773514U (zh) * 2010-03-23 2011-03-23 徐磊 一种边界扫描实验目标装置及实验***
CN102279357A (zh) * 2011-06-23 2011-12-14 哈尔滨工业大学 一种基于边界扫描技术的分解式电路互连测试方法
KR20130046615A (ko) * 2011-10-28 2013-05-08 주식회사 이노와이어리스 스위칭 바운더리 스캔 테스트 장치
CN102818986A (zh) * 2012-08-20 2012-12-12 桂林电子科技大学 混合信号电路边界扫描测试***及测试方法
CN103852709A (zh) * 2012-11-28 2014-06-11 英业达科技有限公司 电路板上电子元件与电路板功能检测的***及其方法
CN103163451A (zh) * 2013-03-06 2013-06-19 中国人民解放军国防科学技术大学 面向超级计算***的自选通边界扫描调测试方法及装置
CN104614668A (zh) * 2015-02-27 2015-05-13 北京精密机电控制设备研究所 一种电路板测试***
CN104809043A (zh) * 2015-04-28 2015-07-29 英业达科技有限公司 基于边界扫描的主板cpu插槽的连接测试方法和装置
CN106918724A (zh) * 2015-12-24 2017-07-04 英业达科技有限公司 适用于快捷外设互联标准插槽的测试电路板
CN106918771A (zh) * 2015-12-24 2017-07-04 英业达科技有限公司 适用于通用串行总线连接器的测试电路板
TW201928692A (zh) * 2017-12-13 2019-07-16 英業達股份有限公司 電路板的連接器插槽腳位導通檢測系統及其方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110827729A (zh) * 2019-11-26 2020-02-21 京东方科技集团股份有限公司 检测结构、显示面板及制作方法、检测方法
CN110827729B (zh) * 2019-11-26 2022-09-27 京东方科技集团股份有限公司 检测结构、显示面板及制作方法、检测方法
CN110940911A (zh) * 2019-12-23 2020-03-31 东莞市联纲光电科技有限公司 一种连接头测试方法和装置
CN110940911B (zh) * 2019-12-23 2022-04-12 联纲光电科技股份有限公司 一种连接头测试方法和装置

Also Published As

Publication number Publication date
US20190178936A1 (en) 2019-06-13

Similar Documents

Publication Publication Date Title
CN109901045A (zh) 电路板的连接器插槽引脚导通检测***及其方法
CN1662822A (zh) 用于电子设备的预烧测试的***
CN102929755B (zh) 一种cpu模块地址和数据总线的故障检测方法
CN111104278B (zh) Sas连接器导通检测***及其方法
CN101750578A (zh) 一种集成电路板级自动测试***
US10802991B2 (en) Pluggable module identification system
CN103472386A (zh) 基于fpga的芯片测试装置及方法
CN101769986A (zh) 测试装置及其测试方法
CN111104279B (zh) Sas连接器导通检测***及其方法
CN104993469A (zh) 防呆保护电路
TWI759380B (zh) 電路板的連接器插槽腳位導通檢測系統及其方法
CN206074653U (zh) 具有正反向识别功能的数据线测试仪
CN204008993U (zh) 一种小型化非原理性复用自动测试装置
CN203811771U (zh) 芯片测试装置
JP4996268B2 (ja) プリント基板検査装置
TWI564580B (zh) 適用於通用序列匯流排連接器的測試電路板
CN101339225B (zh) 具有混合信号处理装置的测试界面
CN202494755U (zh) 针卡及多管芯晶圆测试***
TWI783549B (zh) 提高待測試電路板中腳位測試涵蓋率系統及其方法
CN206074639U (zh) 数据线的无阻抗测试治具
TW201243583A (en) USB interface connect card and testing device with the same
TWI550295B (zh) 適用於快捷外設互聯標準插槽的測試電路板
JP2008286773A (ja) 混合信号処理回路を有するプローブカードおよび被試験カード
CN203759063U (zh) 探针测试治具
CN113341295B (zh) 一种测试治具和测试***

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20190618

WW01 Invention patent application withdrawn after publication