CN101865976A - 边界扫描测试***及测试方法 - Google Patents

边界扫描测试***及测试方法 Download PDF

Info

Publication number
CN101865976A
CN101865976A CN200910301527A CN200910301527A CN101865976A CN 101865976 A CN101865976 A CN 101865976A CN 200910301527 A CN200910301527 A CN 200910301527A CN 200910301527 A CN200910301527 A CN 200910301527A CN 101865976 A CN101865976 A CN 101865976A
Authority
CN
China
Prior art keywords
test
interface
measured device
microprocessor
testing apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910301527A
Other languages
English (en)
Inventor
朱鸿儒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Original Assignee
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongfujin Precision Industry Shenzhen Co Ltd, Hon Hai Precision Industry Co Ltd filed Critical Hongfujin Precision Industry Shenzhen Co Ltd
Priority to CN200910301527A priority Critical patent/CN101865976A/zh
Publication of CN101865976A publication Critical patent/CN101865976A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

一种边界扫描测试***，包括一测试设备、一外设接口、一微处理器、一选通电路、若干I/O驱动接口及若干用于连接被测器件的JTAG总线接口，所述测试设备通过所述外设接口与所述微处理器相连，所述微处理器通过所述选通电路与所述若干I/O驱动接口相连，每一I/O驱动接口对应连接一JTAG总线接口，所述微处理器还与所述若干I/O驱动接口相连。本发明还提供了一种边界扫描测试方法。本发明边界扫描测试***及测试方法可同时对若干被测器件进行测试以提高测试效率。

Description

边界扫描测试***及测试方法
技术领域
本发明涉及电子设备测试领域，特别涉及一种通过JTAG(Joint Test Action Group，联合测试行为组织)技术对印刷电路板进行测试的测试***及测试方法。
背景技术
目前在电子设备的集成电路测试领域，常常需要对印刷电路板的硬件进行测试，以判断印刷电路板上的芯片是否合格、是否损坏或出现加工故障例如短路或虚焊等。边界扫描测试是一种重要的集成电路测试手段，其一般采用JTAG技术对印刷电路板上的芯片进行测试，基本原理是通过访问设置在印刷电路板上的JTAG接口对印刷电路板的内部节点、器件等进行测试。
但一般的边界扫描测试***大都通过计算机的并行接口或PCI(Peripheral ComponentInterconnect，外设组件互连标准)接口等与印刷电路板相连以收发数据，从而使得测试速度较慢。另一方面，目前的测试***往往只有一路测试总线，一次只能连接单个印刷电路板进行测试，不能同时进行多印刷电路板的测试，当对多印刷电路板测试时，就要花费更多的测试时间或者需要购买更多的测试设备。
发明内容
鉴于以上内容，有必要提供一种可提高测试效率的边界扫描测试***及测试方法。
一种边界扫描测试***，包括一测试设备、一外设接口、一微处理器、一选通电路、若干I/O驱动接口及若干用于连接器件的JTAG总线接口，所述测试设备通过所述外设接口与所述微处理器相连，所述微处理器通过所述选通电路与所述若干I/O驱动接口相连，每一I/O驱动接口对应连接一JTAG总线接口，所述微处理器还与所述若干I/O驱动接口相连；所述测试设备设置并发送测试指令和测试数据并通过所述外设接口传送给所述微处理器，所述微处理器对所述测试指令和测试数据进行解析并将所述测试指令和测试数据转换为JTAG格式的测试指令和测试数据，并控制所述选通电路选通与所述器件相连的I/O驱动接口处于有效状态，所述微处理器通过有效状态的I/O驱动接口、被所述I/O驱动接口驱动的JTAG总线接口对器件进行边界扫描测试，测试完成后器件的测试结果指标通过相应的JTAG总线接口、I/O驱动接口传送给所述微处理器，所述微处理器将测试结果指标通过外设接口传送给所述测试设备。
一种边界扫描测试方法，用于测试至少一被测器件是否合格，包括以下步骤：
一测试设备通过一外设接口发送测试指令和测试数据给一微处理器；
所述微处理器对测试指令及测试数据进行解析，并将测试指令及测试数据转换为JTAG格式的测试指令和测试数据，控制一选通电路选通与所测试器件相连的I/O驱动接口处于有效状态，再通过有效状态的I/O驱动接口、被I/O驱动接口所驱动的JTAG总线接口对被测器件进行边界扫描测试；
测试完成时，所述微处理器通过有效状态的I/O驱动接口、JTAG总线接口接收被测器件的测试结果指标；
所述微处理器将测试结果指标通过所述外设接口传送给所述测试设备；及
所述测试设备将测试结果指标与所述被测器件的预设的正常指标进行比对，若测试结果指标与被测器件的预设的正常指标相等，则判断为被测器件合格，反之则判断为被测器件不合格。
本发明边界扫描测试***及测试方法通过所述测试设备发送测试指令和测试数据给所述微处理器，所述微处理器根据所述测试指令和测试数据控制所述选通电路选通与所述被测器件相连的I/O驱动接口并对被测器件进行边界扫描测试，测试完成后被测器件的测试结果指标传送给所述微处理器再传送给所述测试设备，测试设备将测试结果指标与所述被测器件的预设的正常指标进行比对以判断被测器件是否合格，从而实现同时进行多印刷电路板的测试，提高了测试效率，节约了测试的时间。
附图说明
图1为本发明边界扫描测试***的较佳实施方式与若干被测器件相连的模块图。
图2为本发明边界扫描测试方法的较佳实施方式的流程图。
具体实施方式
请参考图1，本发明边界扫描测试***10用于测试若干被测器件112是否合格，其较佳实施方式包括一测试设备例如计算机100、一外设接口例如USB接口102、一微处理器104、一选通电路106、若干I/O(Input/Output，输入/输出)驱动接口108及若干JTAG总线接口110。所述被测器件112为支持JTAG技术的印刷电路板。所述选通电路106可包括一个或多个选通芯片，以实现多路选通功能，具体数量可根据实际需要测试被测器件112的数量设定。
所述计算机100通过所述USB接口102与所述微处理器104相连，所述微处理器104还通过所述选通电路106与所述若干I/O驱动接口108相连，所述微处理器104还与所述若干I/O驱动接口108相连，每一I/O驱动接口108对应连接一个JTAG总线接口110，每一JTAG总线接口110对应连接一个被测器件112。所述边界扫描测试***10可同时测试多个被测器件112，具体可根据测试要求而定。例如所述JTAG总线接口110可连接一个或多个被测器件112进行测试。
所述计算机100用于设置测试指令(例如测试哪个被测器件112)和测试数据(例如测试被测器件112的某个节点的电平、管脚的功能、芯片的型号等参数信息)，设置完成后将所述测试指令和测试数据通过USB接口102发送给所述微处理器104，还用于通过USB接口102从所述微处理器104接收被测器件112的测试结果指标，并存储及显示测试结果指标，比较测试结果指标与被测器件112的预设的正常指标，若测试结果指标与被测器件112的预设的正常指标相等，则判断为被测器件112合格，反之则判断为被测器件112不合格。例如所测试的被测器件112的节点的电平为高电平时，测试结果指标可以以1表示。
所述微处理器104用于对所述测试指令和测试数据进行解析并将其转换为JTAG格式的测试指令和测试数据，还用于控制所述选通电路106选通与被测器件112相连的一路I/O驱动接口108处于有效状态，还用于通过有效状态的I/O驱动接口108、被有效状态的I/O驱动接口108所驱动的JTAG总线接口110对被测器件112进行边界扫描测试，并在测试完成后接收被测器件112通过JTAG总线接口110、有效状态的I/O驱动接口108传送的测试结果指标，并将测试结果指标通过USB接口102传送给所述计算机100。
当边界扫描测试***10测试若干被测器件112时，需将若干被测器件112分别插接于不同的JTAG总线接口110，所述计算机100设置并发送测试指令(例如测试若干被测器件112)和测试数据(例如测试若干被测器件112的节点A、B的电平)通过所述USB接口102传送给所述微处理器104，所述微处理器104对所述测试指令和测试数据进行解析并将其转换为JTAG格式的测试指令和测试数据，控制所述选通电路106选通与被测器件112对应相连的所述I/O驱动接口108处于有效状态，则微处理器104通过所述若干I/O驱动接口108、被所述I/O驱动接口108驱动的若干JTAG总线接口110对若干被测器件112进行边界扫描测试，测试完成后若干被测器件112的测试结果指标(如节点A的电平为低电平则测试结果指标以0表示，节点B的电平为高电平则测试结果指标以1表示)通过对应的JTAG总线接口110、I/O驱动接口108传送给所述微处理器104，所述微处理器104将测试结果指标通过所述USB接口102传送给所述计算机100，计算机100存储测试结果指标并将测试结果指标与所述每一被测器件112的预设的正常指标进行比对，以判断每一被测器件112是否合格，即若测试结果指标与每一被测器件112的预设的正常指标相等，则判断为此被测器件112合格，反之则判断为此被测器件112不合格。
在其它实施方式中，计算机100中的测试结果指标还可以根据实际情况不需存储及显示。
如图2所示，本发明边界扫描测试方法，用于测试若干被测器件112是否合格，其较佳实施方式包括以下步骤：
步骤S300，计算机100通过所述USB接口102发送测试指令(例如测试某被测器件112)和测试数据(例如测试被测器件112的某个节点的电平、管脚的功能、芯片的型号等参数信息)给所述微处理器104；
步骤S302，微处理器104对测试指令及测试数据进行解析，并将其转换为JTAG格式的测试指令和测试数据，并控制所述选通电路106选通与被测器件112相连的I/O驱动接口108处于有效状态，再通过I/O驱动接口108、被I/O驱动接口108所驱动的JTAG总线接口110对被测器件112进行边界扫描测试；
步骤S304，测试完成时，微处理器104通过有效状态的I/O驱动接口108、所述JTAG总线接口110接收被测器件112的测试结果指标；
步骤S306，微处理器104将测试结果指标通过USB接口102传送给所述计算机100，计算机100存储及显示测试结果指标；及
步骤S308，计算机100将测试结果指标与所述被测器件112的预设的正常指标进行比对，以判断被测器件112是否合格，若测试结果指标与被测器件112的预设的正常指标相等，则判断为被测器件112合格，反之则判断为被测器件112不合格。
在其它实施方式中，还可以根据需要省去步骤S306中的存储并显示测试结果指标步骤。
本发明边界扫描测试***及测试方法，可同时进行多印刷电路板的测试，从而提高了测试效率，节约了测试的时间。

Claims (10)

1.一种边界扫描测试***，包括一测试设备、一外设接口、一微处理器、一选通电路、若干I/O驱动接口及若干用于连接被测器件的JTAG总线接口，所述测试设备通过所述外设接口与所述微处理器相连，所述微处理器通过所述选通电路与所述若干I/O驱动接口相连，每一I/O驱动接口对应连接一JTAG总线接口，所述微处理器还与所述若干I/O驱动接口相连；所述测试设备设置并发送测试指令和测试数据并通过所述外设接口传送给所述微处理器，所述微处理器对所述测试指令和测试数据进行解析并将所述测试指令和测试数据转换为JTAG格式的测试指令和测试数据，并控制所述选通电路选通与所述被测器件相连的I/O驱动接口处于有效状态，所述微处理器通过有效状态的I/O驱动接口、被所述I/O驱动接口驱动的JTAG总线接口对被测器件进行边界扫描测试，测试完成后被测器件的测试结果指标通过相应的JTAG总线接口、I/O驱动接口传送给所述微处理器，所述微处理器将测试结果指标通过外设接口传送给所述测试设备。
2.如权利要求1所述的边界扫描测试***，其特征在于：所述被测器件为支持JTAG技术的印刷电路板。
3.如权利要求1所述的边界扫描测试***，其特征在于：所述外设接口为一USB接口。
4.如权利要求1所述的边界扫描测试***，其特征在于：所述测试设备为一计算机。
5.如权利要求1所述的边界扫描测试***，其特征在于：所述选通电路包括若干选通芯片，用于对所述若干I/O驱动接口进行选通操作。
6.如权利要求1所述的边界扫描测试***，其特征在于：所述测试设备还用于储存或显示测试结果指标。
7.一种边界扫描测试方法，用于测试至少一被测器件是否合格，包括以下步骤：
一测试设备通过一外设接口发送测试指令和测试数据给一微处理器；
所述微处理器对测试指令及测试数据进行解析，并将测试指令及测试数据转换为JTAG格式的测试指令和测试数据，控制一选通电路选通与所测试被测器件相连的I/O驱动接口处于有效状态，再通过有效状态的I/O驱动接口、被I/O驱动接口所驱动的JTAG总线接口对被测器件进行边界扫描测试；
测试完成时，所述微处理器通过有效状态的I/O驱动接口、JTAG总线接口接收被测器件的测试结果指标；
所述微处理器将测试结果指标通过所述外设接口传送给所述测试设备；及
所述测试设备将测试结果指标与所述被测器件的预设的正常指标进行比对，若测试结果指标与被测器件的预设的正常指标相等，则判断为被测器件合格，反之则判断为被测器件不合格。
8.如权利要求7所述的边界扫描测试方法，其特征在于：在所述微处理器将测试结果指标通过所述外设接口传送给所述测试设备的步骤后及所述测试设备将测试结果指标与所述被测器件的预设的正常指标进行比对的步骤前，还包括步骤：所述测试设备储存并显示测试结果指标。
9.如权利要求7所述的边界扫描测试方法，其特征在于：所述外设接口为一USB接口。
10.如权利要求7所述的边界扫描测试方法，其特征在于：所述测试设备为一计算机，所述被测器件为支持JTAG技术的印刷电路板。
CN200910301527A 2009-04-14 2009-04-14 边界扫描测试***及测试方法 Pending CN101865976A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910301527A CN101865976A (zh) 2009-04-14 2009-04-14 边界扫描测试***及测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910301527A CN101865976A (zh) 2009-04-14 2009-04-14 边界扫描测试***及测试方法

Publications (1)

Publication Number Publication Date
CN101865976A true CN101865976A (zh) 2010-10-20

Family

ID=42957777

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910301527A Pending CN101865976A (zh) 2009-04-14 2009-04-14 边界扫描测试***及测试方法

Country Status (1)

Country Link
CN (1) CN101865976A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102645609A (zh) * 2012-03-30 2012-08-22 上海斐讯数据通信技术有限公司 Jtag链路测试装置及其测试方法
CN103226506A (zh) * 2013-04-28 2013-07-31 杭州士兰微电子股份有限公司 内嵌于芯片的usb转jtag调试装置及其调试方法
CN103675576A (zh) * 2012-09-18 2014-03-26 英业达科技有限公司 基于边界扫描的芯片连接测试***及其方法
CN103778967A (zh) * 2012-10-17 2014-05-07 南亚科技股份有限公司 边界扫描测试接口电路
CN104730395A (zh) * 2015-04-03 2015-06-24 上海航天测控通信研究所 一种基于fpga的新型元器件测试方法
CN105607925A (zh) * 2015-12-16 2016-05-25 深圳市科陆电子科技股份有限公司 处理器片内flash程序烧录方法及烧录***
CN105891657A (zh) * 2016-04-25 2016-08-24 万高(杭州)科技有限公司 一种检测印制电路板的芯片焊接情况的方法及装置
CN110568341A (zh) * 2019-08-30 2019-12-13 深圳三基同创电子有限公司 一种自动测试pcba主板io接口功能焊接状态的***
CN111579974A (zh) * 2020-06-09 2020-08-25 中国电子科技集团公司第十四研究所 实现边界扫描测试的被测模块、嵌入式***及测试方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050204216A1 (en) * 2004-03-11 2005-09-15 International Business Machines Corporation Method and apparatus for customizing and monitoring multiple interfaces and implementing enhanced fault tolerance and isolation features
CN101196557A (zh) * 2007-12-18 2008-06-11 上海华为技术有限公司 一种现场可编程门阵列测试的方法、装置和***
US20080288839A1 (en) * 2004-01-13 2008-11-20 Nxp B.V. Jtag Test Architecture For Multi-Chip Pack
CN101329621A (zh) * 2007-06-22 2008-12-24 株式会社东芝 控制装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080288839A1 (en) * 2004-01-13 2008-11-20 Nxp B.V. Jtag Test Architecture For Multi-Chip Pack
US20050204216A1 (en) * 2004-03-11 2005-09-15 International Business Machines Corporation Method and apparatus for customizing and monitoring multiple interfaces and implementing enhanced fault tolerance and isolation features
CN101329621A (zh) * 2007-06-22 2008-12-24 株式会社东芝 控制装置
CN101196557A (zh) * 2007-12-18 2008-06-11 上海华为技术有限公司 一种现场可编程门阵列测试的方法、装置和***

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102645609B (zh) * 2012-03-30 2014-12-10 上海斐讯数据通信技术有限公司 Jtag链路测试装置及其测试方法
CN102645609A (zh) * 2012-03-30 2012-08-22 上海斐讯数据通信技术有限公司 Jtag链路测试装置及其测试方法
CN103675576A (zh) * 2012-09-18 2014-03-26 英业达科技有限公司 基于边界扫描的芯片连接测试***及其方法
CN103778967B (zh) * 2012-10-17 2017-04-12 南亚科技股份有限公司 边界扫描测试接口电路
CN103778967A (zh) * 2012-10-17 2014-05-07 南亚科技股份有限公司 边界扫描测试接口电路
CN103226506A (zh) * 2013-04-28 2013-07-31 杭州士兰微电子股份有限公司 内嵌于芯片的usb转jtag调试装置及其调试方法
CN104730395A (zh) * 2015-04-03 2015-06-24 上海航天测控通信研究所 一种基于fpga的新型元器件测试方法
CN105607925A (zh) * 2015-12-16 2016-05-25 深圳市科陆电子科技股份有限公司 处理器片内flash程序烧录方法及烧录***
CN105607925B (zh) * 2015-12-16 2019-06-18 深圳市科陆电子科技股份有限公司 处理器片内flash程序烧录方法及烧录***
CN105891657A (zh) * 2016-04-25 2016-08-24 万高(杭州)科技有限公司 一种检测印制电路板的芯片焊接情况的方法及装置
CN110568341A (zh) * 2019-08-30 2019-12-13 深圳三基同创电子有限公司 一种自动测试pcba主板io接口功能焊接状态的***
CN111579974A (zh) * 2020-06-09 2020-08-25 中国电子科技集团公司第十四研究所 实现边界扫描测试的被测模块、嵌入式***及测试方法
CN111579974B (zh) * 2020-06-09 2021-09-03 中国电子科技集团公司第十四研究所 实现边界扫描测试的嵌入式***及测试方法

Similar Documents

Publication Publication Date Title
CN101865976A (zh) 边界扫描测试***及测试方法
EP1153348B1 (en) On-chip debug system
CN101325625B (zh) 一种远程手机测试***、装置及方法
CN101770417B (zh) 基于jtag的硬件故障注入***及故障注入方法
CN104483959A (zh) 故障模拟与测试***
CN113189479B (zh) 一种提升ate芯片测试速度的方法、装置及测试***
CN102479132A (zh) 多芯片测试***及其测试方法
CN108983077B (zh) 一种基于jtag链路的电路板测试***及测试方法
CN101102566B (zh) 一种手机jtag调试接口信号设计方法及其调试方法
CN106707143A (zh) 一种芯片内部逻辑验证***和方法
CN103035301A (zh) 内存条参数的测试方法及其测试设备
CN1949723A (zh) 一种atca中jtag器件远程维护的方法及***
CN103699112A (zh) 基于io信号故障仿真的航电自检测验证设备及其验证方法
CN103376340A (zh) 一种转接板、多平台串行测试***及方法
CN104515951A (zh) 一种板级嵌入式测试控制器及测试方法
CN201741410U (zh) 一种具有多个eeprom的在线烧录***
CN101666855B (zh) 一种集成电路的通用测试***和方法
CN106709120A (zh) 一种pcie验证方法
CN111008102B (zh) Fpga加速卡高速接口si测试控制装置、***及方法
CN114113990B (zh) 嵌入式边界扫描控制器
CN111060807B (zh) 基于SoC的高速集成电路测试平台及其测试方法
CN107122274B (zh) 基于fpga重构技术的cpu测试***及方法
CN1862266A (zh) 产品容错性测试方法及其故障***装置
CN104020409A (zh) 一种自适应配置芯片的方法及装置
US7610535B2 (en) Boundary scan connector test method capable of fully utilizing test I/O modules

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20101020