CN1428800A - 半导体器件封装及其制备方法和半导体器件 - Google Patents

半导体器件封装及其制备方法和半导体器件 Download PDF

Info

Publication number
CN1428800A
CN1428800A CN02159321A CN02159321A CN1428800A CN 1428800 A CN1428800 A CN 1428800A CN 02159321 A CN02159321 A CN 02159321A CN 02159321 A CN02159321 A CN 02159321A CN 1428800 A CN1428800 A CN 1428800A
Authority
CN
China
Prior art keywords
circuit board
semiconductor chip
capacitor
splicing ear
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02159321A
Other languages
English (en)
Other versions
CN100492637C (zh
Inventor
饭岛隆广
六川昭雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Co Ltd
Original Assignee
Shinko Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Co Ltd filed Critical Shinko Electric Co Ltd
Publication of CN1428800A publication Critical patent/CN1428800A/zh
Application granted granted Critical
Publication of CN100492637C publication Critical patent/CN100492637C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H05K1/187—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding the patterned circuits being prefabricated circuits, which are not yet attached to a permanent insulating substrate, e.g. on a temporary carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体器件包括在其电路板中设置电容器的半导体器件封装和安装于该封装上的半导体芯片，其中电容器直接设置于电路板的其上要安装半导体芯片的半导体芯片安装表面之下，并且通过使电容器外连接端子直接连接到在电路板的半导体芯片安装表面的一个表面上露出的、半导体芯片的电极端子直接与其相连接的连接焊盘的另一个表面上，使电连接半导体芯片与电容器的导体电路距离最短。

Description

半导体器件封装及其制备方法和半导体器件
技术领域
本发明涉及半导体器件封装(package)及其制备方法和半导体器件，特别涉及在电路板中设置电容器并在其上安装半导体芯片的半导体器件封装及其制备方法和半导体器件。
背景技术
近年来，半导体器件已安装更高操作频率的半导体芯片。由此，必须使供给半导体芯片的电源稳定。因此，在安装半导体芯片的半导体器件封装中需提供芯片电容器或其它电容器。
本申请的发明人之一在日本专利申请2000-276514的说明书中在先提出了一种如图10所示的半导体器件，作为使用内部设置有芯片电容器或其它电容器的半导体器件封装的半导体器件。
如图10所示的半导体器件100由多层电路板即半导体器件封装104(以下简称为“封装104”)和安装于该封装104上的半导体芯片102构成。半导体器件封装104具有在板状芯材106的两个表面上的多层导电图形108、108...，其中芯材106由玻璃环氧树脂板等构成。导体图形108、108...以多层形式形成。形成于多层中的导体图形108、108...通过穿过芯材106的通孔110、110和穿过绝缘层114、114...的通路(vias)112、112等电连接。
封装104有***凹槽116的电容器118，在芯材106中通过布线程序(router)等来形成凹槽116。电容器118由硅衬底118a、形成于衬底118a的一个表面上且由介质材料构成的膜118b、以及形成于膜118b表面上的导电膜118c构成。
用导电粘合剂122将电容器118粘接到沿凹槽116内壁形成的金属板状膜120上。
按照图10中所示的半导体器件，可以在安装的半导体芯片102附近的封装104内设置电容器，因而可以使供给半导体芯片102等的电源稳定。这样，即使安装高操作频率的半导体芯片102，也可防止由于不稳定电源等引起的错误操作。
可是，按照图10所示的半导体器件，已知为了装载更高速度(更高频率)的半导体芯片，还需要对半导体芯片提供更稳定的电源等。
本发明人研究了在如图10所示的半导体器件中安装更高速度(更高频率)的半导体芯片时不能使供给半导体芯片102的电源稳定的原因。
在半导体器件100中，电容器118被***封装104大体中心位置处的芯106中形成的凹槽116内。从安装的半导体芯片102的电极端子延伸到电容器118的导体电路弯折地形成。
因此，从半导体芯片102的电极端子延伸到电容器118的导体电路较长并且具有许多连接位置，从半导体器件100的外连接端子延伸到半导体芯片102的导体电路的电感变大。由此可知，供给半导体芯片102的电源容易变得不稳定。
发明概述
本发明的目的在于提供一种能够尽可能缩短从安装的半导体芯片的电极端子延伸到电容器的导体电路的半导体器件封装及其制备方法和半导体器件。
为了实现上述目的，本发明人认为这是有效的，即在封装104中设置电容器118，使电容器118的外连接端子直接与连接焊盘相连接，而连接焊盘将与用于安装半导体芯片102的封装104表面上形成的半导体芯片102的电极端子相连接，结果完成了本发明。
按照本发明的第一方面，提供一种在用于安装半导体芯片的电路板中设置电容器的半导体器件封装，其中：电容器直接设置于要安装半导体芯片的电路板的半导体芯片安装表面之下；在电路板的半导体芯片安装表面形成在一个表面露出以便半导体芯片的电极端子可直接连接的连接焊盘；和在连接焊盘中，相应于电容器的外连接端子的、将连接有半导体芯片的电极端子的连接焊盘的另一表面上具有与它们直接连接的电容器的外连接端子。
按照本发明的第二方面，提供一种半导体器件封装的制备方法，用于制备在电路板中设置电容器的半导体器件封装，该方法包括：将电容器的外连接端子直接连接于连接焊盘中其上将连接电容器的电容器连接端子的一个表面，其上将安装半导体芯片的电极端子的连接焊盘的另一个表面以与金属板的一个表面紧密接触的方式直接连接，形成电路板，其在金属板一个表面上设置有电连接连接焊盘和电容器的外连接端子的导体电路，或安装电容器，以使其上安装半导体芯片的电极端子的外连接端子的连接表面的一个表面与金属板的一个表面紧密接触地直接连接，然后形成电路板，其设置有在金属板该表面与电容器的其它外连接端子电连接的导体电路，和腐蚀金属板的另一表面，露出电路板的半导体安装表面，其至少包括要直接连接半导体芯片的电极端子的电容器外连接端子的连接表面或连接焊盘。
按照本发明的第三方面，提供一种半导体器件，它由这样的半导体器件封装和安装于该封装的半导体芯片安装表面上的半导体芯片构成，其中半导体芯片的电极端子与连接焊盘的一个表面直接连接，连接焊盘的另一个表面与设置于半导体器件封装中的电容器的外连接端子或其连接表面直接连接。
在本发明中，作为电容器，可以使用两侧布线型电容器，其由硅衬底和在两个表面上形成的外连接端子构成，从而更缩短了通过电容器电连接半导体芯片的电极端子与封装的外连接端子的导体电路的长度。
最好，使通过电容器电连接电容器连接焊盘和形成于电路板的另一表面的电路板外连接端子的导体电路为最短距离，其中电容器连接焊盘形成于电路板的一个表面的半导体芯片安装表面上并与电容器的外连接端子直接连接，最好在从电容器连接焊盘到电路板另一表面垂直下降的方向上形成电路板外连接端子和大体直地形成导体电路。
当电路板形成为多层电路板时，通过沿直线堆叠在将金属填入通过这些层的通孔所形成的通路，来形成通过电容器电连接形成于多层电路板的的另一个表面上形成的电路板外连接端子的导体电路，就能够使通过电容器与形成于电路板的另一表面的电路板外连接端子电连接的导体电路为最短的距离。
在按照本发明的半导体器件封装(以下有时简称为“封装”)中，当半导体芯片安装在半导体芯片安装表面时，相应于电容器外连接端子的半导体芯片的电极端子与半导体芯片安装电路一个表面上露出的连接焊盘中的连接焊盘的一个表面直接连接，而电容器外连接端子直接与该连接焊盘的另一个表面连接。
作为选择，相应于电容器外连接端子的半导体芯片的电极端子与半导体芯片安装表面上露出的电容器的外连接端子的连接表面直接连接。
因此，由于半导体芯片的电极端子与电容器的电极端子通过连接焊盘连接或直接连接，因此可以尽可能缩短端子之间连接电路的距离和减少连接位置，并且可减小直接连接半导体芯片的电极端子和电容器的电极端子的导体电路的电感。
附图的简单说明
根据参照附图给出的对优选实施例的下列描述，本发明的这些和其他目的和特征将会变得更加清楚，其中：
图1是说明本发明半导体器件的一实例的剖面图；
图2是说明在形成图1所示的半导体器件的半导体器件封装中设置的电容器一实例的剖面图；
图3是图1所示半导体器件的局部放大的剖面图；
图4A-4K是说明形成图1所示半导体器件的半导体器件封装的工艺步骤的剖面图；
图5A-5G是用于说明形成图2所示电容器的工艺步骤的剖面图；
图6是说明本发明半导体器件的另一实例的剖面图；
图7是说明在形成图6所示的半导体器件的半导体器件封装中设置的电容器另一实例的剖面图；
图8是图6所示半导体器件的局部放大的剖面图；
图9A-9C是说明形成图8所示半导体器件的半导体器件封装的工艺步骤的剖面图；和
图10是说明现有技术的半导体器件的剖面图。
具体实施方式
以下，参照附图来详细说明本发明的优选实施例。
本发明的半导体器件示于图1中。图1中所示的半导体器件10由下列部分构成：其内设置有电容器18的半导体器件封装14(以下简称为“封装”)；通过薄树脂层13粘接到封装一个表面上用作增强件的框架形金属板11；和通过倒装芯片键合安装到金属板11的框架形开口中所形成的半导体芯片安装表面的半导体芯片12。
封装14是一种多层电路板，由形成有导体图形16、16...且用作绝缘层的树脂层14a、14b和14c的叠层构成。形成于这些层上的导体图形16、16...通过穿过这些层形成的通路20、20...电连接。
封装14的另一个表面有附着于其上且用作电路板外连接端子的焊球。焊球24、24...通过由导电图形16和通路20等构成的导体电路与半导体芯片12的电极端子电连接。
在封装14的另一个表面的非焊球24、24...的部位覆盖有焊料抗蚀剂23。
如图2中所示，设置于封装14的电容器18是两侧布线型电容器，由在两个表面上形成有外连接端子18a、18a、18b、18b的硅衬底22构成。
硅衬底22形成有通孔42。硅衬底22的一个表面和通孔42的内壁形成有氧化膜层26。
氧化膜层26被形成为：其上的导体图形46a和导体图形52a通过由导体图形46a和导体图形52b构成的导体电路和由导体图形52a构成的导体电路中的介质层48彼此相邻。在由导体图形46a和52b构成的导体电路和由导体图形52a构成的导体电路的一端，形成凸形的外连接端子18a、18a。
并且，这两个导体电路的另一端通过通路与延伸到硅衬底22另一表面并形成有平坦的连接表面的外连接端子18b、18b相连接，其中通过镀敷等方式，用金属填充穿过硅衬底22的通孔42、42来形成通路。
如图1和图3所示，形成于电容器18的一个表面上的凸形外连接端子18a、18a与形成于封装14的半导体芯片安装表面上的连接焊盘32、32...中的电容器连接焊盘32c、32c的一个表面直接连接，并且焊盘32c、32c的另一个表面直接连接到半导体芯片12的电极端子。
因此，半导体芯片12的电极端子(焊料凸点)12a、12a与形成于电容器18的一个表面上的外连接端子18a、18a通过连接焊盘32c、32c连接。与半导体芯片102的电极端子和电容器118电连接的图10中所示的半导体器件100的导体电路相比，该距离被缩短并且连接位置数量减少。
通过层中形成的通路20、20...的堆叠所形成的导体电路，形成于电容器18的另一个表面上的外连接端子18b、18b与附着于封装14另一表面的用作电路板外连接端子的焊球24、24电连接。
在如图1所示的半导体器件10中，通过使通路20、20...的堆叠形成的、通过电容器18电连接电容器连接焊盘32c、32c与焊球24、24的导体电路的距离最短，可使导体电路的电感进一步减小。
其中，“最短距离”指在从电容器连接焊盘32c、32c下降到封装14另一表面的垂直方向上形成焊球24、24，并且连接电容器连接焊盘32c、32c与焊球24、24的导体电路基本上直地形成。
作为图1中所示的半导体器件10，当通过堆叠层中形成的通路20、20...，来形成连接连接焊盘32、32...与焊球24、24...的导体电路时，通过用铜或其它金属填充通孔形成被填充的通路20、20...，可容易地使形成的通路20的端表面平坦，并且容易使通路20、20...直地堆叠。
用图4A-4K所示的方法可制备用于形成图1至图3中所示的半导体器件10的封装14。
首先，用聚酰亚胺或其它树脂涂敷由铜或其它金属构成的金属板11a的一个表面，形成薄树脂层13(图4A)。
然后，通过无电电镀等，用铜等的金属薄膜层形成薄树脂层13的表面。该金属薄膜层用作馈电层，以通过电镀来形成金属层。用光刻法或其它已知的方法构图该金属层，形成连接焊盘32、32...(图4B)。连接焊盘32、32形成为这样的状态：以与金属板11a上形成的薄树脂层13紧密接触的方式，半导体芯片12的电极端子直接与连接焊盘32、32一个表面连接。
使用焊料或其它钎焊料，将连接焊盘32、32...中的电容器连接焊盘32c、32c的另一个表面连接到电容器18的一个表面上形成的外连接端子18a、18a，以便安装电容器18(图4C)。
用树脂层14a叠置装有电容器18的金属板11a的一个表面，以便用树脂覆盖电容器18另一表面上形成的外连接端子18b、18b(图4D)。该树脂层14a也可通过涂敷环氧树脂、聚酰亚胺树脂或聚苯醚树脂之类的树脂或堆叠由这些树脂组成的树脂片来形成。
通过腐蚀或激光，使树脂层14a形成用于形成通路的凹槽34、34...(图4E)。在这些凹槽34、34...的底部，露出连接焊盘32或电容器18的外连接端子18b。
通过无电电镀等，在包括凹槽34、34...的底部和内壁的树脂层14a的整个表面形成铜或其它金属薄膜。这被用作馈电层，用于进行电镀以用铜或其它金属薄膜来填充凹槽34、34...并形成金属层36(图4F)。作为这种电镀，最好使用阳极和阴极以预定周期反向的PR电镀。
特别是，使运送用于在凹槽34、34...中填充铜或其它金属的正向电流的阳极和阴极以预定周期反向，以实施把相反方向上的反向电流送到正向电流流动方向以便在凹槽34、34...中形成金属膜的PR电镀，然后用直流电流对凹槽34、34...的其余部分进行电镀，用铜或其它金属填充它们，形成通路20、20...，其中甚至对于小直径的凹槽，也足以在预定的时间内用金属进行填充来形成通路。
在该电镀结束之后，可对金属层36的表面进行抛光，使金属层36的表面平坦。
然后，通过光刻或其它已知的方法对金属层36进行构图，形成导体图形16、16...(图4G)。
接着，用树脂层14b叠置所形成的导体图形16、16...，用树脂覆盖它们。然后，通过腐蚀或用激光，使形成的树脂层14b形成用于形成通路的凹槽34、34...。在这些凹槽34、34...的底部，露出导体图形16、16...和通路20(图4H)。
以这种方式，按与图4F的步骤相同的工艺，使树脂层14b中的凹槽34、34...形成通路20和导体图形16。
类似地，使被形成来覆盖树脂层14b上的导体图形16、16...的树脂层14c形成通路20等(图4I)，然后用焊料抗蚀剂23涂敷树脂层14c的表面，但不涂敷将要附着用作电路板外连接端子的焊球24的焊盘部分(图4J)  。
然后，腐蚀金属板11a，露出包括连接焊盘32、32...表面的半导体芯片安装表面，该连接焊盘32、32...的表面将与半导体芯片12的电极端子12a、12a...连接。也可以腐蚀金属板11a，去除所有金属板11a，但最好是，通过仅腐蚀掉覆盖金属板11a的半导体芯片安装表面的部分，仅仅露出要安装半导体芯片12的半导体芯片安装表面，和形成如图4K所示的由框架状的金属板11增强的封装14。
当腐蚀金属板11a时，在金属板11a与树脂层14a之间的薄树脂层13一般不会被腐蚀金属板11a的腐蚀液腐蚀。当覆盖金属板11a的半导体芯片安装表面的部分的腐蚀完成时，腐蚀不再继续。因此，可防止在连接焊盘32表面上的腐蚀。
如果由与金属板11a不同颜色的树脂构成薄树脂层13，那么，当要被腐蚀的金属板11a的该部分腐蚀完成时，该部分的颜色将改变，由此可以直接判断腐蚀已完成。
以这种方式，在以预定方式完成金属板11a的腐蚀之后，薄树脂层13的露出部分被用于腐蚀薄树脂层13而不腐蚀金属板11a的腐蚀液腐蚀，露出连接焊盘32、32...的表面。
为了获得如图1所示的包括安装半导体芯片12的图4K所示的封装14的半导体器件10，可将焊球置于树脂层14c表面上形成的焊盘上，然后使它们回流(reflow)来获得用作电路板外连接端子的焊球24。
然后在形成为框架状的金属板11的开口处露出的树脂层14a的半导体芯片安装表面上安装半导体芯片12。此时，使半导体芯片12的电极端子(焊料凸点)12a、12a...与相应的连接焊盘32的表面接触，从而通过回流使它们连接，形成图1所示的半导体器件10。
在图1所示的半导体器件10中，利用通过电容器连接焊盘32c、32c与电容器18的外连接端子18a、18b连接的半导体芯片12的电极端子12a、12a中的一个用于电源的电极端子和用于接地的另一个电极端子，可稳定供给半导体芯片12等的电源。因此，即使安装操作频率增加的半导体芯片12，也可防止因电源等的不稳定引起的误操作。
用可商业获得的电容器作为图1、2、3和4C-4K所示的电容器18，但当不能商业获得时，也可以通过图7所示的方法获得。
首先，通过在硅衬底40的一个表面处开口来形成用于形成通路的凹槽42a、42a，然后在包括凹槽42a、42a的内壁的硅衬底40的一个表面的整个区域上形成氧化膜44(图5A)。用激光或反应离子腐蚀(RIE)可形成凹槽42a、42a。
通过溅射等，在氧化膜44的整个表面上形成由Ti-Cu构成的薄膜金属层，然后将该薄膜金属层用作馈电层来进行电镀，用铜或其它金属填充凹槽42a、42a，在薄膜金属层上形成预定厚度的金属层。接着，通过光刻或其它已知的方法对所形成的金属层构图，形成导体图形46a等(图5B)。
在形成有导体图形46a等的硅衬底40的一个表面的整个区域上，通过溅射等形成由Ti-Pt构成的键合层，然后形成SrTiO3、BaTiO3、Ta2O5等的介质层48a(图5C)。
通过光刻或其它已知的方法对介质层48a构图以便只留下覆盖导体图形46a的该介质层48，在介质层48中形成通路50a(图5D)。
在形成介质层48等的硅衬底40的一个表面的整个区域上通过溅射形成由Ti-Cu构成的薄膜金属层，然后将该薄膜金属层用作馈电层来进行电镀，用铜或其它金属填充通路50a，形成通路50和形成预定厚度的由铜等构成的金属层52(图5E)。
通过光刻或其它已知的方法对金属层52进行构图，形成通过通路50与导体图形46a电连接的导体图形52a和导体图形52b(图5F)。在导体图形52a和导体图形52b上形成用作外连接端子18a、18a的焊料凸点。
接着，对硅衬底40的另一个表面进行抛光，去除凹槽42a、42a的底
接着，对硅衬底40的另一个表面进行抛光，去除凹槽42a、42a的底部，形成通孔42。使填充在通孔42中的金属的端面露出，形成通路52、52(图5G)。
如图2所示，除通路52、52的露出的端面，在硅衬底22的露出通路52、52的端面的另一个表面形成环氧树脂、聚酰亚胺等保护层17，然后用类似方法，在具有平的连接表面的外连接端子18b、18b上形成导体图形52a、52b和46a，从而获得图2所示的电容器18。
在图2所示的电容器18中，在由导体图形46a和52b构成的导体电路和由导体图形52a构成的导体电路46a，形成通过介质层48彼此连接的导体图形46a和导体图形52a，从而具有电容器的功能。
在图1所示的半导体器件10中，安装以该方法获得的图2所示的电容器18，电容器18的外连接端子18a、18a和半导体芯片12的电极端子12a、12a通过电容器连接焊盘32c电连接。
在这方面，在图6所示的半导体器件10中，半导体芯片12的电极端子12a、12a与形成于电容器18一个表面上的外连接端子18c、18c的平坦连接表面直接连接。因此，可以缩短图1中所示的电容器18与半导体芯片12之间的导体电路与半导体器件10的距离。
即：如图7所示，用于图6所示半导体器件10中的电容器18具有平坦的将与其它电子部件的端子连接的外连接端子18b、18c的连接表面。因此，如图8所示，在具有电容器18的封装14中，在半导体芯片安装表面露出外连接端子18c、18c的平坦表面，并与半导体芯片12的相应电极端子12a、12a直接连接。
如图6和8所示，通过层中形成的通路20、20...的堆叠形成的导体电路，形成于如图7所示的电容器18另一表面上的外连接端子18b、18b与附着于封装14另一表面的用作电路板外连接端子的焊球24、24电连接。
因此，在如图6所示的半导体器件10中，通过使由堆叠通路20、20...形成的、通过电容器18的本体电连接其上将直接连接半导体芯片12的电极端子12a、12a的电容器的外连接端子18c、18c和焊球24、24的导体电路形成最短距离，可进一步减小导体电路的电感。12a的外连接端子18c、18c到封装14另一表面的垂直下降方向上形成焊球24、24，并且基本上直地形成焊球24、24。
通过大体与图5A-5G所示的电容器18工艺步骤相同的步骤，只是除图5F的步骤之外，可获得如图7所示的电容器18。
在图5F的该步骤中，用光刻法或其它已知的构图方法，形成通过通路50与导体图形46a电连接的导体图形52a和导体图形52b。此时，代替由焊料凸点构成的外连接端子18a、18a(图2)，在导体图形52a和导体图形52b处形成外连接端子18c、18c，该外连接端子18c、18c配有能够与半导体芯片12的电极端子(焊料凸点)12a、12a连接的平坦连接表面。
即使在使用以这种方式获得的图7所示的电容器18来形成图8所示的封装14时，通过与图4A-4K所示的工艺步骤大体相同的步骤，只是将图4A-4C的步骤改为图9A-9C所示的步骤，也可获得它。
即：在由铜或其它金属构成的金属板11a的一个表面形成由聚酰亚胺或其它树脂构成的薄树脂层13(图9A)，然后通过无电电镀在薄树脂层13的表面形成铜或其它金属的薄膜。这被用作馈电层来进行电镀，形成金属层，通过光刻或其它已知的方法对该金属层进行构图，形成连接焊盘32、32...(图9B)。在该步骤中，如图4B所示，未形成电容器连接焊盘32c、32c。因此，所形成的连接焊盘32、32...通过通路20与导体图形等连接，而不与形成封装14的电容器18的导体图形连接。
然后，在薄树脂层13的露出部分安装图7所示的电容器18(图9C)。此时，安装电容器18，使得电容器18的外连接端子18c、18c的平坦连接表面与薄树脂层13的露出表面接触。
接着，用图4D-4K所示的步骤来获得形成图6所示半导体器件的封装14。
如上所述，本文所述的形成半导体器件10的封装14是三层电路板，但也可以是三层以上的电路板或者单层封装。
此外，半导体器件10具有在半导体芯片安装表面上的框架状金属板11，但是，如果封装14有足够的刚性，也可以腐蚀掉所有的金属板11a。并且，连接焊球24来作为电路板外连接端子，也可以采用管脚(pins)。
按照本发明，可以尽可能缩短从安装的半导体芯片的电极端子延伸到电容器的导体电路，这样，即使安装更高速度(更高频率)的半导体芯片，也可以使供给半导体芯片的电源稳定，和提高半导体器件的可靠性。
尽管已参照为展示的目的而选取的具体实施例描述了本发明，但本领域的技术人员显然可在不脱离本发明基本构思和范围的情况下进行许多改进。

Claims (16)

1.一种在用于安装半导体芯片的电路板中设置电容器的半导体器件封装，其中：
所述电容器直接设置于所述电路板的半导体芯片安装表面之下；
在所述电路板的所述半导体芯片安装表面形成在一个表面露出以便所述半导体芯片的电极端子可直接连接的连接焊盘；和
在连接焊盘中，相应于所述电容器的外连接端子的、将连接有所述半导体芯片的电极端子的连接焊盘的另一表面上具有与它们直接连接的所述电容器的外连接端子。
2.一种在用于安装半导体芯片的电路板中设置电容器的半导体器件封
装，其中：
所述电容器直接设置于所述电路板的半导体芯片安装表面之下；
在所述半导体芯片安装表面露出地形成电容器外连接端子中的将要与所述半导体芯片的电极端子直接连接的外连接端子的连接表面。
3.如权利要求1或2所述的半导体器件封装，其中所述电容器是两侧布线型电容器，由在其两个表面上有外连接端子的硅衬底构成。
4.如权利要求1或3所述的半导体器件封装，其中，通过在从连接焊盘到电路板另一个表面的垂直下降方向上形成电路板外连接端子，其中该连接焊盘上将直接连接要与所述电容器连接的半导体芯片的电极端子，并且使通过电容器电连接安装于电路板一个表面的半导体芯片安装表面上的半导体芯片的电极端子与形成于所述电路板另一个表面上的电路板外连接端子的导体电路大体直地形成，使所述导体电路距离最短。
5.如权利要求2或3所述的半导体器件封装，其中，通过在从电容器外连接端子的连接表面到电路板另一个表面的垂直下降方向上形成电路板外连接端子，其中在该连接表面上将直接连接半导体芯片的电极端子，并且使通过电容器电连接安装于电路板一个表面的半导体芯片安装表面上的半导体芯片的电极端子与形成于所述电路板另一个表面上的电路板外连接端子的导体电路大体直地形成，使所述导体电路距离最短。
6.如权利要求1-5中任一项所述的半导体器件封装，其中电路板是多层电路板，通过沿直线堆叠在将金属填入通过这些层的通孔所形成的通路，来形成通过电容器电连接将安装于所述多层电路板的一个表面上的半导体芯片安装表面的半导体芯片的电极端子与在所述多层电路板的另一个表面上形成的电路板外连接端子的导体电路。
7.如权利要求1-6中任一项所述的半导体器件封装，其中在电路板的一个表面上设置用作所述电路板的增强件的框架状金属板。
8.一种封装的制备方法，用于制备在电路板中设置电容器的半导体器件封装，该方法包括：
将所述电容器的外连接端子直接连接于连接焊盘中的要连接所述电容器的电容器连接端子的一个表面上，其中连接焊盘以这样的方式形成：以与金属板的一个表面紧密接触的形式，在该连接焊盘另一表面上直接连接要安装的半导体芯片的电极端子；
形成电路板，设置有在所述金属板一个表面电连接所述连接焊盘和电路板的外连接端子的导体电路；和
腐蚀所述金属板的一个表面，露出至少包括连接焊盘表面的电路板的半导体安装表面。
9.一种封装的制备方法，用于制备在电路板中设置电容器的半导体器件封装，该方法包括：
安装所述电容器，以便要安装半导体芯片的电极端子的外连接端子的连接表面的一个表面直接与金属板的一个表面紧密接触地连接；
形成电路板，其设置有在所述金属板表面与电容器的其它外连接端子电连接的导体电路；和
腐蚀所述金属板的另一表面，露出电路板的半导体安装表面，该表面至少包括要直接连接所述半导体芯片的电极端子的电容器外连接端子的连接表面。
10.如权利要求8或9所述的半导体器件封装制备方法，还包括：作为所述电容器，使用由在其两表面形成外连接端子的硅衬底构成的两侧布线型电容器。
11.如权利要求8或10所述的半导体器件封装制备方法，还包括：通过在从连接焊盘到电路板另一个表面的垂直下降方向上形成电路板外连接端子，其中该连接焊盘上将直接连接要连接所述电容器的半导体芯片的电极端子，并且使通过电容器电连接安装于电路板一个表面的半导体芯片安装表面上的半导体芯片的电极端子与形成于所述电路板另一个表面上的电路板外连接端子的导体电路大体直地形成，使所述导体电路距离最短。
12.如权利要求9或10所述的半导体器件封装制备方法，还包括：通过在从电容器外连接端子的连接表面到电路板另一个表面的垂直下降方向上形成电路板外连接端子，其中该连接表面上将直接连接半导体芯片的电极端子，并且使通过电容器电连接在电路板一个表面的半导体芯片安装表面上安装的半导体芯片的电极端子与形成于所述电路板另一个表面上的电路板外连接端子的导体电路大体直地形成，使所述导体电路距离最短。
13.如权利要求8-12中任一项所述的半导体器件封装制备方法，还包括：当作为多层电路板来形成所述电路板时，通过沿直线堆叠在将金属填入通过这些层的通孔所形成的通路，来形成通过电容器电连接将安装于所述多层电路板的一个表面上的半导体芯片安装表面的半导体芯片的电极端子与在所述多层电路板的另一个表面上形成的电路板外连接端子的导体电路。
14.如权利要求8-13中任一项所述的半导体器件封装制备方法，还包括：用通过腐蚀掉覆盖电路板的半导体芯片安装表面的部分所获得的框架状金属板作为所述电路板的增强件。
15.一种半导体器件，由权利要求1中所述的半导体器件封装和安装于该封装的半导体芯片安装表面上的半导体芯片构成，
其中半导体芯片的电极端子与连接焊盘的一个表面直接连接，而连接焊盘的另一个表面与在所述半导体器件封装中设置的电容器的外连接端子直接连接。
16.一种半导体器件，由权利要求2中所述的半导体器件封装和安装于该封装的半导体芯片安装表面上的半导体芯片构成，
其中半导体芯片的电极端子与设置于所述半导体器件封装中的电容器的外连接端子的连接表面直接连接。
CNB021593213A 2001-12-26 2002-12-26 半导体器件封装及其制备方法和半导体器件 Expired - Fee Related CN100492637C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001394694A JP3492348B2 (ja) 2001-12-26 2001-12-26 半導体装置用パッケージの製造方法
JP394694/2001 2001-12-26

Publications (2)

Publication Number Publication Date
CN1428800A true CN1428800A (zh) 2003-07-09
CN100492637C CN100492637C (zh) 2009-05-27

Family

ID=19188896

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021593213A Expired - Fee Related CN100492637C (zh) 2001-12-26 2002-12-26 半导体器件封装及其制备方法和半导体器件

Country Status (5)

Country Link
US (2) US6914322B2 (zh)
JP (1) JP3492348B2 (zh)
KR (1) KR100919797B1 (zh)
CN (1) CN100492637C (zh)
TW (1) TWI273612B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7595235B2 (en) 2004-02-20 2009-09-29 Nec Tokin Corporation Solid electrolytic capacitor, transmission-line device, method of producing the same, and composite electronic component using the same
CN102148222A (zh) * 2010-12-18 2011-08-10 日月光半导体制造股份有限公司 具邻近通信信号输入端的半导体结构及半导体封装结构
CN106158774A (zh) * 2014-11-19 2016-11-23 日月光半导体制造股份有限公司 半导体封装结构和半导体方法
TWI695437B (zh) * 2015-07-01 2020-06-01 美商艾馬克科技公司 製造具有多層囊封的傳導基板的半導體封裝的方法及結構

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311768A (ja) 2003-04-08 2004-11-04 Shinko Electric Ind Co Ltd 基板の製造方法及び半導体装置用基板及び半導体装置
KR100546359B1 (ko) * 2003-07-31 2006-01-26 삼성전자주식회사 동일 평면상에 횡 배치된 기능부 및 실장부를 구비하는 반도체 칩 패키지 및 그 적층 모듈
JP4298559B2 (ja) * 2004-03-29 2009-07-22 新光電気工業株式会社 電子部品実装構造及びその製造方法
JP4387231B2 (ja) * 2004-03-31 2009-12-16 新光電気工業株式会社 キャパシタ実装配線基板及びその製造方法
JP4628008B2 (ja) * 2004-03-31 2011-02-09 セイコーインスツル株式会社 シリコン基板を有する電子回路装置
JP4063240B2 (ja) * 2004-04-21 2008-03-19 日本電気株式会社 半導体装置搭載基板とその製造方法、並びに半導体パッケージ
US20050258533A1 (en) * 2004-05-21 2005-11-24 Matsushita Electric Industrial Co., Ltd. Semiconductor device mounting structure
JP2006019441A (ja) 2004-06-30 2006-01-19 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
JP4575071B2 (ja) * 2004-08-02 2010-11-04 新光電気工業株式会社 電子部品内蔵基板の製造方法
JP2006059992A (ja) 2004-08-19 2006-03-02 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
JP4800606B2 (ja) * 2004-11-19 2011-10-26 Ｏｋｉセミコンダクタ株式会社 素子内蔵基板の製造方法
JP2006210852A (ja) * 2005-01-31 2006-08-10 Toshiba Corp 表面実装型回路部品を実装する回路基板及びその製造方法
JP2006310783A (ja) * 2005-03-30 2006-11-09 Sanyo Electric Co Ltd 回路装置
JP4016039B2 (ja) * 2005-06-02 2007-12-05 新光電気工業株式会社 配線基板および配線基板の製造方法
JP2006344631A (ja) * 2005-06-07 2006-12-21 Murata Mfg Co Ltd 部品内蔵基板
KR100914552B1 (ko) 2005-07-25 2009-09-02 삼성전자주식회사 반도체 메모리 장치 및 이를 구비하는 메모리 모듈
JP2007059821A (ja) * 2005-08-26 2007-03-08 Shinko Electric Ind Co Ltd 配線基板の製造方法
US20090039482A1 (en) * 2005-08-31 2009-02-12 Jiangqi He Package Including a Microprocessor & Fourth Level Cache
US8101868B2 (en) 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
US7906850B2 (en) * 2005-12-20 2011-03-15 Unimicron Technology Corp. Structure of circuit board and method for fabricating same
JP4714049B2 (ja) * 2006-03-15 2011-06-29 Ｏｋｉセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
JP5183893B2 (ja) * 2006-08-01 2013-04-17 新光電気工業株式会社 配線基板及びその製造方法、及び半導体装置
JP4920335B2 (ja) * 2006-08-07 2012-04-18 新光電気工業株式会社 キャパシタ内蔵インターポーザ及びその製造方法と電子部品装置
JP4783692B2 (ja) * 2006-08-10 2011-09-28 新光電気工業株式会社 キャパシタ内蔵基板及びその製造方法と電子部品装置
US8064211B2 (en) * 2006-08-31 2011-11-22 Tdk Corporation Passive component and electronic component module
JP4965989B2 (ja) * 2006-12-19 2012-07-04 新光電気工業株式会社 電子部品内蔵基板および電子部品内蔵基板の製造方法
JP5280014B2 (ja) * 2007-04-27 2013-09-04 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
JP5025399B2 (ja) * 2007-09-27 2012-09-12 新光電気工業株式会社 配線基板及びその製造方法
KR101489798B1 (ko) 2007-10-12 2015-02-04 신꼬오덴기 고교 가부시키가이샤 배선 기판
JP5144222B2 (ja) * 2007-11-14 2013-02-13 新光電気工業株式会社 配線基板及びその製造方法
JP2009231635A (ja) * 2008-03-24 2009-10-08 Shinko Electric Ind Co Ltd 配線基板及びその製造方法、及び半導体装置及びその製造方法
JP2010004028A (ja) 2008-05-23 2010-01-07 Shinko Electric Ind Co Ltd 配線基板及びその製造方法、及び半導体装置
US20110073357A1 (en) * 2008-06-02 2011-03-31 Nxp B.V. Electronic device and method of manufacturing an electronic device
US8186042B2 (en) * 2009-05-06 2012-05-29 Bae Systems Information And Electronic Systems Integration Inc. Manufacturing method of a printed board assembly
US8390083B2 (en) 2009-09-04 2013-03-05 Analog Devices, Inc. System with recessed sensing or processing elements
JP2011165741A (ja) * 2010-02-05 2011-08-25 Renesas Electronics Corp 半導体装置およびその製造方法
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
KR101710178B1 (ko) * 2010-06-29 2017-02-24 삼성전자 주식회사 임베디이드 칩 온 칩 패키지 및 이를 포함하는 패키지 온 패키지
FR2963478B1 (fr) * 2010-07-27 2013-06-28 St Microelectronics Grenoble 2 Dispositif semi-conducteur comprenant un composant passif de condensateurs et procede pour sa fabrication.
WO2012051340A1 (en) 2010-10-12 2012-04-19 Analog Devices, Inc. Microphone package with embedded asic
KR20120050755A (ko) * 2010-11-11 2012-05-21 삼성전기주식회사 반도체 패키지 기판 및 그 제조방법
US20120286416A1 (en) * 2011-05-11 2012-11-15 Tessera Research Llc Semiconductor chip package assembly and method for making same
JP2013004866A (ja) * 2011-06-20 2013-01-07 Dainippon Printing Co Ltd 部品内蔵基板
DE102012107668A1 (de) * 2012-08-21 2014-03-20 Epcos Ag Bauelementanordnung
KR102011840B1 (ko) * 2012-10-19 2019-08-19 해성디에스 주식회사 회로기판과 칩 패키지의 제조방법 및 그 방법으로 제조된 회로기판
US9035194B2 (en) * 2012-10-30 2015-05-19 Intel Corporation Circuit board with integrated passive devices
KR101420526B1 (ko) * 2012-11-29 2014-07-17 삼성전기주식회사 전자부품 내장기판 및 그 제조방법
US20140158414A1 (en) * 2012-12-11 2014-06-12 Chris Baldwin Recessed discrete component mounting on organic substrate
US20140167900A1 (en) 2012-12-14 2014-06-19 Gregorio R. Murtagian Surface-mount inductor structures for forming one or more inductors with substrate traces
US9461025B2 (en) * 2013-03-12 2016-10-04 Taiwan Semiconductor Manfacturing Company, Ltd. Electric magnetic shielding structure in packages
US8901748B2 (en) * 2013-03-14 2014-12-02 Intel Corporation Direct external interconnect for embedded interconnect bridge package
US9847462B2 (en) 2013-10-29 2017-12-19 Point Engineering Co., Ltd. Array substrate for mounting chip and method for manufacturing the same
US9704735B2 (en) * 2014-08-19 2017-07-11 Intel Corporation Dual side solder resist layers for coreless packages and packages with an embedded interconnect bridge and their methods of fabrication
US9721799B2 (en) 2014-11-07 2017-08-01 Advanced Semiconductor Engineering, Inc. Semiconductor package with reduced via hole width and reduced pad patch and manufacturing method thereof
US10079156B2 (en) 2014-11-07 2018-09-18 Advanced Semiconductor Engineering, Inc. Semiconductor package including dielectric layers defining via holes extending to component pads
US9426891B2 (en) 2014-11-21 2016-08-23 Advanced Semiconductor Engineering, Inc. Circuit board with embedded passive component and manufacturing method thereof
US9666558B2 (en) 2015-06-29 2017-05-30 Point Engineering Co., Ltd. Substrate for mounting a chip and chip package using the substrate
KR101706470B1 (ko) 2015-09-08 2017-02-14 앰코 테크놀로지 코리아 주식회사 표면 마감층을 갖는 반도체 디바이스 및 그 제조 방법
JP6693228B2 (ja) 2016-03-30 2020-05-13 Tdk株式会社 電子部品搭載基板
CN106132085B (zh) * 2016-06-28 2019-06-07 Oppo广东移动通信有限公司 Pcb板组件和具有其的移动终端
US10242964B1 (en) 2018-01-16 2019-03-26 Bridge Semiconductor Corp. Wiring substrate for stackable semiconductor assembly and stackable semiconductor assembly using the same
KR102513087B1 (ko) * 2018-11-20 2023-03-23 삼성전자주식회사 팬-아웃 반도체 패키지
US20200161206A1 (en) * 2018-11-20 2020-05-21 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor manufacturing process
CN111326949B (zh) * 2018-12-15 2023-04-11 深圳市中光工业技术研究院 激光器芯片的制造方法及激光器芯片

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3013831B2 (ja) * 1998-01-26 2000-02-28 日本電気株式会社 Ｍｍｉｃパッケージ
US6108212A (en) * 1998-06-05 2000-08-22 Motorola, Inc. Surface-mount device package having an integral passive component
JP3635219B2 (ja) * 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
JP3792445B2 (ja) 1999-03-30 2006-07-05 日本特殊陶業株式会社 コンデンサ付属配線基板
US6370013B1 (en) * 1999-11-30 2002-04-09 Kyocera Corporation Electric element incorporating wiring board
JP3809053B2 (ja) 2000-01-20 2006-08-16 新光電気工業株式会社 電子部品パッケージ
JP4211210B2 (ja) * 2000-09-08 2009-01-21 日本電気株式会社 コンデンサとその実装構造ならびにその製造方法、半導体装置およびその製造方法
US6512182B2 (en) * 2001-03-12 2003-01-28 Ngk Spark Plug Co., Ltd. Wiring circuit board and method for producing same
JP2003031719A (ja) * 2001-07-16 2003-01-31 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法並びに半導体装置
JP3910387B2 (ja) * 2001-08-24 2007-04-25 新光電気工業株式会社 半導体パッケージ及びその製造方法並びに半導体装置
JP3967108B2 (ja) * 2001-10-26 2007-08-29 富士通株式会社 半導体装置およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7595235B2 (en) 2004-02-20 2009-09-29 Nec Tokin Corporation Solid electrolytic capacitor, transmission-line device, method of producing the same, and composite electronic component using the same
CN102148222A (zh) * 2010-12-18 2011-08-10 日月光半导体制造股份有限公司 具邻近通信信号输入端的半导体结构及半导体封装结构
CN102148222B (zh) * 2010-12-18 2012-07-18 日月光半导体制造股份有限公司 具邻近通信信号输入端的半导体结构及半导体封装结构
CN106158774A (zh) * 2014-11-19 2016-11-23 日月光半导体制造股份有限公司 半导体封装结构和半导体方法
US10083902B2 (en) 2014-11-19 2018-09-25 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor process
TWI695437B (zh) * 2015-07-01 2020-06-01 美商艾馬克科技公司 製造具有多層囊封的傳導基板的半導體封裝的方法及結構

Also Published As

Publication number Publication date
TWI273612B (en) 2007-02-11
US7335531B2 (en) 2008-02-26
US20030116843A1 (en) 2003-06-26
KR100919797B1 (ko) 2009-10-01
US6914322B2 (en) 2005-07-05
JP3492348B2 (ja) 2004-02-03
JP2003197809A (ja) 2003-07-11
CN100492637C (zh) 2009-05-27
US20050208705A1 (en) 2005-09-22
KR20030058917A (ko) 2003-07-07
TW200301493A (en) 2003-07-01

Similar Documents

Publication Publication Date Title
CN1428800A (zh) 半导体器件封装及其制备方法和半导体器件
CN1159956C (zh) 装有芯片封装的电路基板的端电极及其制造方法
CN1264214C (zh) 具有埋置电容器的电子封装及其制造方法
CN101232779B (zh) 印刷布线板
CN101480116B (zh) 电路基板、电子器件配置及用于电路基板的制造工艺
CN100550355C (zh) 半导体芯片安装用基板及其制造方法和半导体模块
CN1289147A (zh) 树脂封装的半导体器件
CN1444269A (zh) 多层半导体器件及其制造方法
US7166916B2 (en) Manufacturing method for semiconductor integrated circuit, semiconductor integrated circuit, and semiconductor integrated circuit apparatus
US9431333B2 (en) Wiring substrate
US6562709B1 (en) Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
CN1577813A (zh) 电路模块及其制造方法
CN101060087A (zh) 电极及其制造方法,以及具有该电极的半导体器件
CN1702853A (zh) 半导体装置及其制造方法
CN1525544A (zh) 利用无引线电镀工艺制造的封装基片及其制造方法
US10128221B2 (en) Package assembly having interconnect for stacked electronic devices and method for manufacturing the same
US6596620B2 (en) BGA substrate via structure
CN1191619C (zh) 电路装置及其制造方法
TW202002172A (zh) 半導體元件
CN1705099A (zh) 半导体器件
US10667419B2 (en) Manufacturing method of an electronic component module
CN1509134A (zh) 电路装置、电路模块及电路装置的制造方法
US6403460B1 (en) Method of making a semiconductor chip assembly
JP2002261204A (ja) インターポーザ基板及びその電子部品実装体
US8637972B2 (en) Two-sided substrate lead connection for minimizing kerf width on a semiconductor substrate panel

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090527

Termination date: 20211226

CF01 Termination of patent right due to non-payment of annual fee