JP3910387B2 - 半導体パッケージ及びその製造方法並びに半導体装置 - Google Patents

半導体パッケージ及びその製造方法並びに半導体装置 Download PDF

Info

Publication number
JP3910387B2
JP3910387B2 JP2001254760A JP2001254760A JP3910387B2 JP 3910387 B2 JP3910387 B2 JP 3910387B2 JP 2001254760 A JP2001254760 A JP 2001254760A JP 2001254760 A JP2001254760 A JP 2001254760A JP 3910387 B2 JP3910387 B2 JP 3910387B2
Authority
JP
Japan
Prior art keywords
layer
forming
wiring layer
wiring
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001254760A
Other languages
English (en)
Other versions
JP2003068923A (ja
Inventor
規良 清水
昭雄 六川
隆廣 飯島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2001254760A priority Critical patent/JP3910387B2/ja
Priority to US10/225,305 priority patent/US6764931B2/en
Publication of JP2003068923A publication Critical patent/JP2003068923A/ja
Priority to US10/709,912 priority patent/US6884655B2/en
Application granted granted Critical
Publication of JP3910387B2 publication Critical patent/JP3910387B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09763—Printed component having superposed conductors, but integrated in one circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333—Deposition techniques, e.g. coating
    • H05K2203/135—Electrophoretic deposition of insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体素子を搭載するパッケージ（以下、「半導体パッケージ」という。）として供される多層配線基板の製造技術に係り、より詳細には、配線層上に形成した誘電性の樹脂層を利用してキャパシタ部を内装した半導体パッケージ及びその製造方法並びに半導体装置に関する。
【０００２】
【従来の技術】
高密度化が要求されている昨今の半導体パッケージでは、各配線パターンが互いに近接しているため、配線間でクロストークノイズが生じたり、また電源ライン等の電位が変動したりする等の問題が起こり得る。特に、高速のスイッチング動作が要求される高周波用の半導体素子を搭載するパッケージでは、周波数の上昇に伴いクロストークノイズが発生し易くなり、またスイッチング素子が高速にオン／オフすることでスイッチングノイズが発生し、これによって電源ライン等の電位が変動し易くなる。
【０００３】
そのため、これに対処するための手段として、従来より、半導体素子を搭載したパッケージにチップキャパシタ等の容量素子を付設して信号ラインや電源ラインを「デカップリング」することが行われている。
【０００４】
しかしこの場合、チップキャパシタを設けた分だけ配線パターンの設計自由度が制限されたり、或いはチップキャパシタと半導体素子の電源／グランド端子との間を接続する配線パターンの引き回し距離が長くなってインダクタンスの増大を招くことがある。インダクタンスが大きいと、チップキャパシタによるデカップリング効果が薄れてしまうので、インダクタンスは出来るだけ小さい方が望ましい。つまり、チップキャパシタ等の容量素子は半導体素子に出来るだけ近くに配置することが望ましい。
【０００５】
また、チップキャパシタ等の容量素子をパッケージに付設するため、パッケージが全体として大型化し、また重くなるおそれもある。これは、昨今の半導体パッケージの小型化及び軽量化の傾向に逆行するものである。
【０００６】
そこで、かかる不都合に対処するために、チップキャパシタ等の容量素子をパッケージに付設する代わりに、同等の容量素子（キャパシタ部）をパッケージに内装することが考えられる。
【０００７】
従来、パッケージにキャパシタ部を内装する技術としては、誘電率を高めるための無機フィラーを混入したシート状の部材をキャパシタ部の誘電体層として配線層間に積層する等の方法が採られている程度であった。
【０００８】
【発明が解決しようとする課題】
上述したように従来の半導体パッケージにおいては、デカップリング効果を奏するための容量素子（キャパシタ部）をパッケージに内装する場合、高誘電率の材料からなるシート状の部材をキャパシタ部の誘電体層として配線層間に積層していたため、配線層間の絶縁層の膜厚を当該誘電体層の厚みよりも厚くする必要があり、このために層間絶縁層の膜厚を十分に薄くすることができないといった不利があった。
【０００９】
このことは、半導体パッケージの薄型化を阻害するものであり、ひいてはパッケージ全体の厚みを薄くして高密度実装の半導体装置を提供したいという時代の要求に反するものである。加えて、膜厚の厚い分だけ層間絶縁層のコストが高くなり、ひいてはパッケージの製造コストが高くなるといった課題があった。
【００１０】
本発明は、かかる従来技術における課題に鑑み創作されたもので、パッケージの薄型化を阻害することなく、また製造コストを増大させることなく、デカップリング効果を奏するためのキャパシタ部を内装することができる半導体パッケージ及びその製造方法並びに半導体装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上述した従来技術の課題を解決するため、本発明の一形態によれば、絶縁性基材の両面に、それぞれキャパシタ部の一方の電極層として供される所要形状にパターニングした第１の配線層を形成する工程と、各第１の配線層の表面に、電着法により、それぞれ当該キャパシタ部の誘電体層として供される樹脂層を形成する工程と、各樹脂層上を含めて前記絶縁性基材の両面に、それぞれ当該キャパシタ部の他方の電極層として供される所要形状にパターニングした第２の配線層を形成する工程と、前記各工程を経て形成された構造体をプリント配線板として、該プリント配線板を所要層数用意し、各プリント配線板をプリプレグを介在させて、真空中で熱プレス接着により積層して積層コア部を形成する工程と、該積層コア部の、前記絶縁性基材上に前記第１の配線層を介して前記樹脂層が形成されている領域であって前記第２の配線層で覆われていない領域と、前記絶縁性基材上に前記第２の配線層が直接形成されている領域とにおいてそれぞれスルーホールを形成する工程と、該スルーホールの内部を導電体で充填する工程と、前記スルーホールの内部が導電体で充填された積層コア部の両面に、所要形状にパターニングされた第３の配線層を形成する工程と、該第３の配線層を含めて積層コア部の両面に絶縁層を形成する工程と、該絶縁層の所要箇所に、前記第３の配線層のパッドに達するビアホールを形成する工程と、必要な層数となるまで順次、パターニングされた配線層、絶縁層及びビアホールの形成を繰り返し、最終的に当該ビアホールの内部を導電体で充填して多層配線基板を形成する工程と、該多層配線基板の両面に保護膜を形成し、各保護膜の、それぞれ前記ビアホール内の導電体の位置に対応する部分に開口部を形成する工程と、一方の保護膜に形成された開口部から露出している前記導電体に外部接続端子を接合する工程とを含むことを特徴とする半導体パッケージの製造方法が提供される。
【００１２】
本発明に係る半導体パッケージの製造方法によれば、絶縁性基材の両面にそれぞれ形成された第１の配線層上に電着法により形成した樹脂層を誘電体層として利用し、且つ、各第１の配線層と、各樹脂層上を含めて絶縁性基材の両面に形成した各第２の配線層とをそれぞれ各電極層として利用することにより、絶縁性基材を挟んで両側にそれぞれキャパシタ部を構成することができる。
【００１３】
これによって、所要のデカップリング効果（配線間のクロストークノイズの発生や電源ラインの電位の変動等の抑制）を奏することができる。特に、絶縁性基材に対してキャパシタ部を「ダブル」に形成しているので、デカップリング効果の向上に大いに寄与することができる。別の観点から見ると、半導体パッケージに要求されるデカップリング効果が一定であるとするならば、絶縁性基材の片面にのみキャパシタ部を設けた場合と比べて、パッケージのサイズを小さくできるというメリットがある。
さらに、パッケージを構成する部材の一部（第１，第２の配線層及び樹脂層）を当該キャパシタ部の各電極層及び誘電体層として兼用しているので、従来技術に見られたように容量素子としてシート状の部材をパッケージ内に組み込む必要はない。これは、半導体パッケージの薄型化及び製造コストの低減化に寄与するものである。
【００１４】
また、本発明の他の形態によれば、上述した半導体パッケージの製造方法により製造されたことを特徴とする半導体パッケージが提供される。
【００１５】
また、本発明のさらに他の形態によれば、上述した半導体パッケージにおいて前記外部接続端子が接合されている側と反対側の面に、半導体素子が、該半導体素子の電極端子が前記保護膜に形成された開口部から露出している前記導電体に電気的に接続されるように搭載されていることを特徴とする半導体装置が提供される。
【００１６】
【発明の実施の形態】
図１は本発明の一実施形態に係る半導体パッケージの構成を断面図の形態で模式的に示したものである。
【００１７】
図中、１０は本実施形態に係る半導体パッケージを示し、後述するように所要層数のプリント配線板を積層して形成される積層コア部１０ａと、この積層コア部１０ａの両面にビルドアップ法により所要層数積層して形成されるビルドアップ配線部１０ｂとを有している。この半導体パッケージ１０には、破線で示すように半導体素子（チップ）１がその電極端子２（はんだバンプや金（Ａｕ）バンプ等）を介して搭載される。
【００１８】
半導体パッケージ１０において、１１ａ，１１ｂ，１１ｃは後述する各プリント配線板のコア材としての絶縁性基材、１２ａ，１２ｂ，１２ｃはそれぞれ絶縁性基材１１ａ，１１ｂ，１１ｃの両面にパターニングにより形成された配線層、１３ａ，１３ｂ，１３ｃはそれぞれ配線層１２ａ，１２ｂ，１２ｃの表面に電着法（後述）により形成された樹脂層、１４ａ，１４ｂ，１４ｃはそれぞれ樹脂層１３ａ，１３ｂ，１３ｃ上を含めて絶縁性基材１１ａ，１１ｂ，１１ｃの両面にパターニングにより形成された配線層、１５は各プリント配線板を積層する際に接着層として機能するプリプレグ層（絶縁層）、１６は積層コア部１０ａの所要箇所に形成されたスルーホールに充填された導電体、１７は導電体１６に電気的に接続されて絶縁層１５上にパターニングにより形成された配線層（パッドを含む）、１８は配線層１７及び絶縁層１５上に形成された樹脂層（絶縁層）、１９は配線層１７のパッドに達するように樹脂層１８に形成されたビアホール、２０はビアホール１９の内部を充填して樹脂層１８上にパターニングにより形成された配線層（パッドを含む）、２１は配線層２０及び樹脂層１８上に形成された樹脂層（絶縁層）、２２は配線層２０のパッドに達するように樹脂層１８に形成されたビアホール、２３はビアホール２２に充填された導電体、２４は導電体２３の部分を除いて多層配線基板の両面を覆うように形成された保護膜（絶縁層）としてのソルダレジスト層、２５はソルダレジスト層２４の開口部から露出している導電体２３上に形成されたニッケル（Ｎｉ）／金（Ａｕ）のめっき膜、２６は本パッケージ１０をマザーボード等に実装する際に外部接続端子として供されるピン、２７は下側のソルダレジスト層２４の開口部から露出している導電体２３上のめっき膜２５にピン２６を接合するためのはんだを示す。
【００１９】
なお、上側のソルダレジスト層２４の開口部から露出している導電体２３上のめっき膜２５には、本パッケージ１０に半導体チップ１を搭載する際にその電極端子２（はんだバンプ等）が接合される。
【００２０】
本実施形態に係る半導体パッケージ１０は、基本的には、キャパシタ部を内装したことを特徴とし、特定的には、プリント配線板のコア材として用いた絶縁性基材１１ａ，１１ｂ，１１ｃの両面に形成した配線層１２ａ，１２ｂ，１２ｃ上に、後述する電着法により樹脂層１３ａ，１３ｂ，１３ｃを形成し、これら樹脂層をそれぞれキャパシタ部の誘電体層として利用したことを特徴とする。
【００２１】
また、キャパシタ部を設けたプリント配線板を所要層数重ね、各プリント配線板を積層して積層コア部１０ａを形成し、さらに、積層コア部１０ａの両面にビルドアップ法により所要層数（図示の例では２層）積層してビルドアップ配線部１０ｂを形成し、多層配線構造としたことを特徴とする。
【００２２】
各樹脂層１３ａ，１３ｂ，１３ｃはそれぞれキャパシタ部の誘電体層を構成するため、キャパシタの特性上、高誘電率の材料からなっていることが望ましい。本実施形態では、樹脂層１３ａ，１３ｂ，１３ｃを、高誘電率（例えば誘電率が２０以上）の無機フィラーが配合されたポリイミド樹脂によって形成している。また、各配線層１２ａ，１２ｂ，１２ｃに導電体１６、各配線層１７，２０、導電体２３及びめっき膜２５を介して電気的に接続されたピン２６はキャパシタ部の一方の電極を構成し、各樹脂層１３ａ，１３ｂ，１３ｃ上に形成された各配線層１４ａ，１４ｂ，１４ｃに導電体１６、各配線層１７，２０、導電体２３及びめっき膜２５を介して電気的に接続されたピン２６はキャパシタ部の他方の電極を構成する。
【００２３】
誘電率が２０以上の無機フィラー（誘電材）としては、例えば粒径が５μｍ以下のセラミック粉末が用いられ、好適にはペロブスカイト型構造のセラミック粉末（ＢａＴｉＯ3 、ＰＺＴ、ＳｒＴｉＯ3 等）が用いられる。これら誘電材粉末は、市販品のものを用いることができるが、加熱処理を施してから使用するのが望ましい。例えば、誘電材粉末としてＳｒＴｉＯ3 を用いる場合、大気中において６００℃以上の加熱温度で１時間以上の処理を行うことが望ましい。
【００２４】
なお、絶縁性基材１１ａ，１１ｂ，１１ｃには、例えば、ガラス布に絶縁性樹脂（エポキシ樹脂、ポリイミド樹脂、ＢＴ樹脂、ＰＰＥ樹脂等）を含浸させたものや、両面にポリイミド系の熱可塑性接着剤を塗布したポリイミドフィルム等が用いられる。また、プリプレグ層１５には、ガラス布に熱硬化性のエポキシ樹脂等を含浸させ、半硬化のＢステージ状態にしたシート状のものが用いられる。また、配線層１２ａ，１２ｂ，１２ｃ，１４ａ，１４ｂ，１４ｃ，１７，２０及び導電体１６，２３の材料としては銅（Ｃｕ）が用いられ、ピン２６の材料としては、例えば、コバール〔登録商標名〕にＮｉ／Ａｕめっきを施したものが用いられる。
【００２５】
以下、本実施形態に係る半導体パッケージ１０を製造する方法について、その製造工程を順に示す図２〜図８を参照しながら説明する。
【００２６】
先ず最初の工程では（図２（ａ）参照）、プリント配線板のコア材として供される絶縁性基材１１ａを用意し、その両面にそれぞれフォトリソグラフィにより所要形状の配線パターン（配線層１２ａ）を形成する。
【００２７】
具体的には、絶縁性基材１１ａとして、例えばガラス布に絶縁性樹脂（エポキシ樹脂、ポリイミド樹脂、ＢＴ樹脂等）を含浸させたシート状部材を用い、このシート状部材の両面に銅箔を熱プレス接着したもの（いわゆる「銅張積層板」）を用意し、この銅張積層板の両面に感光性のレジストとして例えばドライフィルムを熱圧着により貼り付け、所要形状に従うようにマスクを用いて露光及び現像（ドライフィルムのパターニング）を行い、ドライフィルムの、所要形状に対応する部分以外の部分に開口部を形成した後、例えば酸性の溶液を用いたウェットエッチングにより開口部の領域に対応する部分の銅箔を除去し、最後にドライフィルムを剥離することにより、所要形状の配線パターン（配線層１２ａ）が形成され得る。このようにして形成された配線層１２ａは、キャパシタ部の一方の電極層を構成する。
【００２８】
次の工程では（図２（ｂ）参照）、配線層１２ａの表面に、電着法により、ポリイミド樹脂を被覆して樹脂層１３ａを形成する。
【００２９】
すなわち、図中右側に例示するように、電解槽４０において溶剤（例えば、エタノール）中にポリイミド樹脂（無機フィラー配合）をコロイド状に分散させたものを用意し、前工程で作製された構造体（絶縁性基材１１ａの両面に配線層１２ａが形成されたもの）を電解槽４０中に浸漬し、電解槽４０と配線層１２ａをそれぞれ電極として両者間に所定の大きさの電界（電源４１）をかけ、この電界によりコロイドが電気泳動して配線層１２ａの表面にポリイミド樹脂が被覆される（樹脂層１３ａの形成）。このようにして形成された樹脂層１３ａは、キャパシタ部の誘電体層を構成する。
【００３０】
次の工程では（図２（ｃ）参照）、樹脂層１３ａ上を含めて絶縁性基材１１ａの両面にそれぞれフォトリソグラフィにより所要形状の配線パターン（配線層１４ａ）を形成する。
【００３１】
具体的には、先ず、絶縁性基材１１ａ及び樹脂層１３ａの全面に、Ｃｕのスパッタリング又は無電解めっきにより薄膜状のＣｕ層を形成し、この薄膜状Ｃｕ層を給電層としてＣｕの電解めっきにより薄膜状Ｃｕ層上に導体層を形成した後、この導体層を所要形状にパターニングして配線層１４ａを形成する。
【００３２】
この配線層１４ａの形成は、図２（ａ）の工程で行った処理と同様にして行うことができる。すなわち、絶縁性基材１１ａ及び樹脂層１３ａ上に形成された導体層（Ｃｕ層）上に感光性のドライフィルムを貼り付け、所要形状に従うようにマスクを用いて露光及び現像（ドライフィルムのパターニング）を行い、ドライフィルムの、所要形状に対応する部分以外の部分に開口部を形成した後、例えばウェットエッチングにより、開口部の領域に対応する部分のＣｕ層を除去し、最後にドライフィルムを剥離することにより、所要形状の配線パターン（配線層１４ａ）が形成され得る。このようにして形成された配線層１４ａは、キャパシタ部の他方の電極層を構成する。
【００３３】
以上の工程により、キャパシタ部（配線層１２ａ，１４ａ及び樹脂層１３ａ）を設けたプリント配線板３０ａが作製されたことになる。
【００３４】
次の工程では（図３（ａ）参照）、図２（ａ）〜図２（ｃ）の工程で行った処理と同様にして所要層数（図示の例では３層）のプリント配線板３０ａ，３０ｂ及び３０ｃを用意し、各プリント配線板３０ａ，３０ｂ及び３０ｃを位置合わせして、それぞれプリプレグ１５で挟み込むように交互に積み重ねる。
【００３５】
次の工程では（図３（ｂ）参照）、プリプレグ１５を介在して積み重ねられた各プリント配線板３０ａ，３０ｂ及び３０ｃを、真空中で熱プレス接着により積層して積層コア部１０ａとする。
【００３６】
次の工程では（図４（ａ）参照）、前工程で形成された積層コア部１０ａの所要箇所に、例えば機械的ドリルやレーザによる穴明け処理により、スルーホール３１を形成する。レーザとしては、ＹＡＧレーザ、ＣＯ2 レーザ、エキシマレーザ等が用いられる。
【００３７】
スルーホール３１は、後述するように、その内部に充填される導電体１６を介して各プリント配線板（図３（ａ）の３０ａ，３０ｂ，３０ｃ）の対応する配線層同士（キャパシタ部の一方の電極層を構成する配線層１２ａ，１２ｂ，１２ｃ同士、キャパシタ部の他方の電極層を構成する配線層１４ａ，１４ｂ，１４ｃ同士）を電気的に接続するために設けられる。従って、スルーホール３１を形成する位置は、絶縁性基材１１ａ（図２（ｃ）参照）上に配線層１２ａを介して樹脂層１３ａが形成されている領域であって配線層１４ａで覆われていない領域と、絶縁性基材１１ａ上に配線層１４ａが直接形成されている領域とにおいて選定される。さらに、図示の例では、絶縁性基材１１ａ上に配線層１２ａ，１４ａが形成されていない領域にもスルーホール３１が形成される。
【００３８】
次の工程では（図４（ｂ）参照）、スルーホール３１の内壁を含めて積層コア部１０ａの全面に、Ｃｕのスパッタリング又は無電解めっきにより薄膜状のＣｕ層３２を形成する。
【００３９】
次の工程では（図４（ｃ）参照）、スルーホール３１の内部を導電体１６（この場合、Ｃｕ）で充填する。これは、電解めっき法又は印刷法を用いて行う。
【００４０】
例えば電解めっき法の場合、前工程で形成された薄膜状Ｃｕ層３２を給電層としてＣｕの電解めっきにより、スルーホール３１の内部を充填して薄膜状Ｃｕ層３２上にＣｕ層１６を形成する。一方、印刷法の場合には、スクリーン印刷によりＣｕペーストを塗布してスルーホール３１の内部を充填する。
【００４１】
なお、この工程においてスルーホール３１の内部を充填したとき、図示のようにスルーホール３１の位置に対応する部分のＣｕ層１６の表面に僅かな窪みができる。つまり、Ｃｕ層１６の表面に凹凸部分が残る。
【００４２】
次の工程では（図５（ａ）参照）、Ｃｕ層１６の表面の凹凸部分を例えば機械研磨等により研磨し、プリプレグ層（絶縁層）１５の表面が露出するまで積層コア部１０ａの両面を平坦化する。
【００４３】
次の工程では（図５（ｂ）参照）、スルーホールの内部が導電体１６で充填された積層コア部１０ａの両面に、所要形状の配線パターン（配線層１７）を形成する。
【００４４】
具体的には、積層コア部１０ａの両面に、Ｃｕの無電解めっきにより薄膜状のＣｕ層を形成した後、この薄膜状Ｃｕ層を給電層としてＣｕの電解めっきにより全面にＣｕ層を形成し、このＣｕ層をフォトリソグラフィにより所要形状にパターニングして配線層１７（パッドを含む）を形成する。この配線層１７は、積層コア部１０ａを挟んで上下のビルドアップ配線部１０ｂの各１層目の配線層を構成する。
【００４５】
次の工程では（図６（ａ）参照）、絶縁層１５及び配線層１７の全面に熱硬化性のポリイミド樹脂等を塗布し、加熱により硬化させて樹脂層（絶縁層）１８を形成する。
【００４６】
次の工程では（図６（ｂ）参照）、図４（ａ）の工程で行ったレーザによる穴明け処理と同様にして、樹脂層１８の所要箇所に、その下層のパッド（配線層１７）に達するビアホール１９を円錐台状に形成する。
【００４７】
次の工程では（図７（ａ）参照）、図５（ｂ）〜図６（ｂ）の工程で行った処理と同様にして、順次、配線層２０、樹脂層（絶縁層）２１及びビアホール２２を形成し、最終的にビアホール２２の内部を導電体２３で充填して多層配線基板１０ｃを形成する。
【００４８】
すなわち、ビアホール１９の内部を含めて樹脂層１８上にパターニングされた配線層２０（パッドを含む）を形成し、樹脂層１８及び配線層２０上に樹脂層２１を形成し、樹脂層２１の所要箇所にその下層のパッド（配線層２０）に達するビアホール２２を円錐台状に形成し、最終的にビアホール２２の内部を導電体２３（この場合、Ｃｕ）で充填する。この充填は、電解めっき法又は印刷法を用いて行うことができる。
【００４９】
ここに、配線層２０は、積層コア部１０ａを挟んで上下のビルドアップ配線部１０ｂの各２層目の配線層を構成すると共に、ビアホール１９に充填された導電体（Ｃｕ）を介して１層目の配線層１７に電気的に接続されている。
【００５０】
次の工程では（図７（ｂ）参照）、多層配線基板１０ｃの両面に保護膜としてのソルダレジスト層２４を形成し、各ソルダレジスト層２４の、その下層の導電体２３の位置に対応する部分に開口部２４ａを形成する。
【００５１】
具体的には、多層配線基板１０ｃの両面に、例えばスクリーン印刷により感光性のソルダレジストを塗布し（ソルダレジスト層２４の形成）、各ソルダレジスト層２４に対し、それぞれ所要形状にパターニングされたマスク（図示せず）を用いて露光及び現像（ソルダレジスト層２４のパターニング）を行い、各ソルダレジスト層２４の、その下層の導電体２３の位置に対応する部分を開口する（開口部２４ａの形成）。これによって、当該開口部２４ａから導電体２３のみが露出し、他の部分はソルダレジスト層２４によって覆われたことになる。
【００５２】
次の工程では（図８（ａ）参照）、ソルダレジスト層２４の開口部２４ａから露出している導電体２３上に、導電体２３を給電層としてＮｉとＡｕの電解めっきを順次施し、Ｎｉ／Ａｕめっき膜２５を形成する。
【００５３】
かかるＮｉ／Ａｕめっき膜２５の形成は、導電体（Ｃｕ）２３との密着性を向上させると共に、次の工程でピン２６を接合したときの導電性と、後の段階で半導体チップ１の電極端子２を接合したときの導電性とを高めるのに寄与する。
【００５４】
最後の工程では（図８（ｂ）参照）、下側のソルダレジスト層２４の開口部から露出している各導電体２３上のＮｉ／Ａｕめっき膜２５に外部接続端子としてのピン２６を接合する。
【００５５】
すなわち、各導電体２３上のＮｉ／Ａｕめっき膜２５上に、適量のペースト状のはんだ２７を載せ、その上に径大の頭部を有するＴ字状のピン２６をその頭部を下にして（図示の例では「上」にして）配置し、さらにリフローによりはんだ２７を固め、ピン２６を固定する。
【００５６】
以上の工程により、本実施形態に係る半導体パッケージ１０（図１参照）が作製されたことになる。
【００５７】
なお、上述した半導体パッケージ１０の製造方法では、本発明の特徴事項であるキャパシタ部の内装を例示するためにスルーホール３１の内部を導電体１６で充填しているが（図４（ｃ）参照）、キャパシタ部以外の領域に設けられたスルーホールについては、必ずしも導電体で充填する必要はなく、当該スルーホールの内部を絶縁体（例えば、熱硬化性のポリイミド樹脂、エポキシ樹脂等の樹脂）で充填してもよい。
【００５８】
本実施形態に係る半導体パッケージ１０に半導体チップ１を搭載して半導体装置を得る場合、パッケージ１０の上側のソルダレジスト層２４の開口部から露出している各導電体２３上のめっき膜２５に半導体チップ１の電極端子２（はんだバンプ等）が電気的に接続されるように当該チップ１を実装する。この実装はフリップチップ実装により行うことができ、例えば、異方性導電膜（ＡＣＦ）を用いたＡＣＦ実装により行うことができる。
【００５９】
また、本パッケージ１０をマザーボード等の実装用基板に実装する場合には、当該基板の対応する導電部（パッド）上に適量のペースト状のはんだを載せ、その上にピン２６の脚部を当ててリフローによりはんだを固めることで、両者間の電気的接続を行う。
【００６０】
以上説明したように、本実施形態に係る半導体パッケージ１０及びその製造方法によれば、絶縁性基材１１ａ，１１ｂ，１１ｃ上の配線層１２ａ，１２ｂ，１２ｃの表面に電着法により形成した樹脂層１３ａ，１３ｂ，１３ｃを誘電体層とし、各配線層１２ａ，１２ｂ，１２ｃに導電体１６、配線層１７，２０、導電体２３及びめっき膜２５を介して電気的に接続されたピン２６を一方の電極とし、且つ、樹脂層１３ａ，１３ｂ，１３ｃ上を含めて絶縁性基材１１ａ，１１ｂ，１１ｃ上に形成した各配線層１４ａ，１４ｂ，１４ｃに導電体１６、配線層１７，２０、導電体２３及びめっき膜２５を介して電気的に接続されたピン２６を他方の電極としてキャパシタ部が構成されているので、配線間のクロストークノイズの発生や電源ラインの電位の変動等の抑制を図ることができる（デカップリング効果）。特に本実施形態では、各絶縁性基材１１ａ，１１ｂ，１１ｃを挟んでその両側にそれぞれキャパシタ部を「ダブル」に形成しているので、デカップリング効果のより一層の向上に寄与することができる。別の観点から見ると、本パッケージ１０に要求されるデカップリング効果が一定であるとするならば、絶縁性基材の片面にのみキャパシタ部を設けた場合と比べて、パッケージのサイズを小型化できるというメリットがある。
【００６１】
また、半導体パッケージ１０を構成する部材の一部（配線層１２ａ，１２ｂ，１２ｃ及び配線層１４ａ，１４ｂ，１４ｃと樹脂層１３ａ，１３ｂ，１３ｃ）をキャパシタ部の各電極層及び誘電体層として兼用しているので、従来技術に見られたように容量素子としてシート状の部材をパッケージ内にわざわざ組み込む必要はない。このことは、半導体パッケージ１０の薄型化と共に製造コストの低減化に寄与するものである。
【００６２】
上述した実施形態では、半導体パッケージ１０をマザーボード等に実装するための外部接続端子としてピン２６を用いた場合について説明したが、外部接続端子の形態はこれに限定されないことはもちろんである。例えば、ＢＧＡ等において見られるようなボール状の形態とすることも可能である。その一例を図９に示す。
【００６３】
図９は外部接続端子としてはんだボール２８を用いた場合の半導体パッケージ５０の構成を断面図の形態で模式的に示したものである。他の構成については、図１の実施形態の場合と同じであるので、その説明は省略する。
【００６４】
また、上述した各実施形態に係る半導体パッケージ１０，５０では、キャパシタ部を設けた各プリント配線板を積層して積層コア部１０ａを形成し、更にその両面にビルドアップ法によりビルドアップ配線部１０ｂを形成して多層配線構造とした場合について説明したが、パッケージの形態はこれに限定されないことはもちろんである。本発明の要旨（絶縁性基材上に形成した配線層上に電着法により樹脂層を形成し、この樹脂層をキャパシタ部の誘電体層として利用すること）からも明らかなように、パッケージの形態が複数のプリント配線板の熱プレスによる積層に基づいたものであるか否かにかかわらず、またビルドアップ法により多層配線構造とするか否かにかかわらず、本発明は同様に適用することが可能である。
【００６５】
【発明の効果】
以上説明したように本発明によれば、パッケージを構成する部材の一部を利用してキャパシタ部を構成することにより、パッケージの薄型化を阻害することなく、また製造コストを増大させることなく、デカップリング効果を奏するキャパシタ部を内装することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体パッケージの構成を示す断面図である。
【図２】図１の半導体パッケージの製造工程（その１）を示す断面図である。
【図３】図１の半導体パッケージの製造工程（その２）を示す断面図である。
【図４】図１の半導体パッケージの製造工程（その３）を示す断面図である。
【図５】図１の半導体パッケージの製造工程（その４）を示す断面図である。
【図６】図１の半導体パッケージの製造工程（その５）を示す断面図である。
【図７】図１の半導体パッケージの製造工程（その６）を示す断面図である。
【図８】図１の半導体パッケージの製造工程（その７）を示す断面図である。
【図９】本発明の他の実施形態に係る半導体パッケージの構成を示す断面図である。
【符号の説明】
１…半導体素子（チップ）、
２…電極端子、
１０，５０…半導体パッケージ、
１０ａ…積層コア部、
１０ｂ…ビルドアップ配線部、
１０ｃ…多層配線基板、
１１ａ，１１ｂ，１１ｃ…絶縁性基材（プリント配線板のコア材）、
１２ａ，１２ｂ，１２ｃ…配線層（キャパシタ部の一方の電極層）、
１３ａ，１３ｂ，１３ｃ…樹脂層（キャパシタ部の誘電体層）、
１４ａ，１４ｂ，１４ｃ…配線層（キャパシタ部の他方の電極層）、
１５…プリプレグ層（絶縁層）、
１６，２３…導電体（Ｃｕ層）、
１７，２０…配線層、
１８，２１…樹脂層（絶縁層）、
１９，２２…ビアホール、
２４…ソルダレジスト層（保護膜／絶縁層）、
２５…Ｎｉ／Ａｕめっき膜、
２６…ピン（外部接続端子）、
２７…はんだ、
２８…はんだボール（外部接続端子）、
３０ａ，３０ｂ，３０ｃ…プリント配線板、
３１…スルーホール、
３２…薄膜状のＣｕ層。

Claims (8)

  1. 絶縁性基材の両面に、それぞれキャパシタ部の一方の電極層として供される所要形状にパターニングした第１の配線層を形成する工程と、
    各第１の配線層の表面に、電着法により、それぞれ当該キャパシタ部の誘電体層として供される樹脂層を形成する工程と、
    各樹脂層上を含めて前記絶縁性基材の両面に、それぞれ当該キャパシタ部の他方の電極層として供される所要形状にパターニングした第２の配線層を形成する工程と、
    前記各工程を経て形成された構造体をプリント配線板として、該プリント配線板を所要層数用意し、各プリント配線板をプリプレグを介在させて、真空中で熱プレス接着により積層して積層コア部を形成する工程と、
    該積層コア部の、前記絶縁性基材上に前記第１の配線層を介して前記樹脂層が形成されている領域であって前記第２の配線層で覆われていない領域と、前記絶縁性基材上に前記第２の配線層が直接形成されている領域とにおいてそれぞれスルーホールを形成する工程と、
    該スルーホールの内部を導電体で充填する工程と、
    前記スルーホールの内部が導電体で充填された積層コア部の両面に、所要形状にパターニングされた第３の配線層を形成する工程と、
    該第３の配線層を含めて積層コア部の両面に絶縁層を形成する工程と、
    該絶縁層の所要箇所に、前記第３の配線層のパッドに達するビアホールを形成する工程と、
    必要な層数となるまで順次、パターニングされた配線層、絶縁層及びビアホールの形成を繰り返し、最終的に当該ビアホールの内部を導電体で充填して多層配線基板を形成する工程と、
    該多層配線基板の両面に保護膜を形成し、各保護膜の、それぞれ前記ビアホール内の導電体の位置に対応する部分に開口部を形成する工程と、
    一方の保護膜に形成された開口部から露出している前記導電体に外部接続端子を接合する工程とを含むことを特徴とする半導体パッケージの製造方法。
  2. 前記保護膜に開口部を形成する工程と前記外部接続端子を接合する工程との間に、各保護膜の開口部から露出している前記導電体にめっき膜を形成する工程を含むことを特徴とする請求項１に記載の半導体パッケージの製造方法。
  3. 前記電着法を用いて行う樹脂層の形成は、電解槽において溶剤中に有機樹脂をコロイド状に分散させたものを用意し、該電解槽中に前記第１の配線層が形成された絶縁性基材を浸漬し、該第１の配線層と該電解槽の間に電界をかけ、該電界によるコロイドの電気泳動を利用して行うことを特徴とする請求項１に記載の半導体パッケージの製造方法。
  4. 前記有機樹脂に、高誘電率材料からなる無機フィラーを配合したものを用いることを特徴とする請求項３に記載の半導体パッケージの製造方法。
  5. 前記有機樹脂としてポリイミド樹脂を用いることを特徴とする請求項４に記載の半導体パッケージの製造方法。
  6. 前記無機フィラーとしてペロブスカイト構造のセラミック粉末を用いることを特徴とする請求項４に記載の半導体パッケージの製造方法。
  7. 請求項１又は２に記載の半導体パッケージの製造方法により製造されたことを特徴とする半導体パッケージ。
  8. 請求項７に記載の半導体パッケージにおいて前記外部接続端子が接合されている側と反対側の面に、半導体素子が、該半導体素子の電極端子が前記保護膜に形成された開口部から露出している前記導電体に電気的に接続されるように搭載されていることを特徴とする半導体装置。
JP2001254760A 2001-08-24 2001-08-24 半導体パッケージ及びその製造方法並びに半導体装置 Expired - Fee Related JP3910387B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001254760A JP3910387B2 (ja) 2001-08-24 2001-08-24 半導体パッケージ及びその製造方法並びに半導体装置
US10/225,305 US6764931B2 (en) 2001-08-24 2002-08-22 Semiconductor package, method of manufacturing the same, and semiconductor device
US10/709,912 US6884655B2 (en) 2001-08-24 2004-06-04 Semiconductor package, method of manufacturing the same, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001254760A JP3910387B2 (ja) 2001-08-24 2001-08-24 半導体パッケージ及びその製造方法並びに半導体装置

Publications (2)

Publication Number Publication Date
JP2003068923A JP2003068923A (ja) 2003-03-07
JP3910387B2 true JP3910387B2 (ja) 2007-04-25

Family

ID=19082873

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001254760A Expired - Fee Related JP3910387B2 (ja) 2001-08-24 2001-08-24 半導体パッケージ及びその製造方法並びに半導体装置

Country Status (2)

Country Link
US (2) US6764931B2 (ja)
JP (1) JP3910387B2 (ja)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3492348B2 (ja) * 2001-12-26 2004-02-03 新光電気工業株式会社 半導体装置用パッケージの製造方法
JP4243117B2 (ja) * 2002-08-27 2009-03-25 新光電気工業株式会社 半導体パッケージとその製造方法および半導体装置
JP4365166B2 (ja) * 2003-08-26 2009-11-18 新光電気工業株式会社 キャパシタ、多層配線基板及び半導体装置
US8569142B2 (en) * 2003-11-28 2013-10-29 Blackberry Limited Multi-level thin film capacitor on a ceramic substrate and method of manufacturing the same
US7369718B2 (en) * 2004-01-23 2008-05-06 Intel Corporation Package substrate pattern to accommodate optical waveguide
JP4841806B2 (ja) * 2004-02-02 2011-12-21 新光電気工業株式会社 キャパシタ装置とそれを備えた半導体装置、及びキャパシタ装置の製造方法
JP4179186B2 (ja) * 2004-02-25 2008-11-12 ソニー株式会社 配線基板およびその製造方法および半導体装置
JP2005327932A (ja) 2004-05-14 2005-11-24 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
US7186919B2 (en) * 2004-08-16 2007-03-06 Samsung Electro-Mechanics Co., Ltd. Printed circuit board including embedded capacitors and method of manufacturing the same
JP4649198B2 (ja) * 2004-12-20 2011-03-09 新光電気工業株式会社 配線基板の製造方法
JP4499548B2 (ja) 2004-12-24 2010-07-07 新光電気工業株式会社 キャパシタ部品
KR100601485B1 (ko) * 2004-12-30 2006-07-18 삼성전기주식회사 Ｂｇａ 패키지 기판 및 그 제조방법
US20060157792A1 (en) * 2005-01-19 2006-07-20 Kyocera Corporation Laminated thin film capacitor and semiconductor apparatus
JP4146864B2 (ja) * 2005-05-31 2008-09-10 新光電気工業株式会社 配線基板及びその製造方法、並びに半導体装置及び半導体装置の製造方法
KR100923895B1 (ko) * 2005-06-13 2009-10-28 이비덴 가부시키가이샤 프린트 배선판
JP5095398B2 (ja) * 2005-06-15 2012-12-12 イビデン株式会社 多層プリント配線板
EP1887846A4 (en) * 2005-06-30 2010-08-11 Ibiden Co Ltd CIRCUIT BOARD
WO2007004657A1 (ja) * 2005-06-30 2007-01-11 Ibiden Co., Ltd. プリント配線板
JP5103724B2 (ja) * 2005-09-30 2012-12-19 富士通株式会社 インターポーザの製造方法
JP4671829B2 (ja) * 2005-09-30 2011-04-20 富士通株式会社 インターポーザ及び電子装置の製造方法
TW200746940A (en) * 2005-10-14 2007-12-16 Ibiden Co Ltd Printed wiring board
JP2007165857A (ja) * 2005-11-18 2007-06-28 Nec System Technologies Ltd 多層配線基板およびその製造方法
US7906850B2 (en) * 2005-12-20 2011-03-15 Unimicron Technology Corp. Structure of circuit board and method for fabricating same
US7361847B2 (en) * 2005-12-30 2008-04-22 Motorola, Inc. Capacitance laminate and printed circuit board apparatus and method
US8003479B2 (en) * 2006-03-27 2011-08-23 Intel Corporation Low temperature deposition and ultra fast annealing of integrated circuit thin film capacitor
US20070235880A1 (en) * 2006-03-30 2007-10-11 Chin-Sheng Yang Semiconductor device and method of fabricating the same
US7825522B2 (en) * 2006-07-18 2010-11-02 Lsi Corporation Hybrid bump capacitor
US7538429B2 (en) * 2006-08-21 2009-05-26 Intel Corporation Method of enabling solder deposition on a substrate and electronic package formed thereby
ATE538629T1 (de) * 2007-02-20 2012-01-15 Dynamic Details Inc Mehrschichtige bestückte leiterplatten mit kupfergefüllten durchgangslöchern
KR20090057820A (ko) * 2007-12-03 2009-06-08 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5368299B2 (ja) * 2007-04-27 2013-12-18 パナソニック株式会社 電子部品実装体及びハンダバンプ付き電子部品の製造方法
US8564967B2 (en) * 2007-12-03 2013-10-22 Cda Processing Limited Liability Company Device and method for reducing impedance
JP2009302505A (ja) * 2008-05-15 2009-12-24 Panasonic Corp 半導体装置、および半導体装置の製造方法
JP5304185B2 (ja) * 2008-11-10 2013-10-02 富士通株式会社 プリント配線板および電子装置
TWI420637B (zh) * 2009-10-16 2013-12-21 Unimicron Technology Corp 封裝基板
US8441775B2 (en) * 2009-12-15 2013-05-14 Empire Technology Development, Llc Conformal deposition of dielectric composites by eletrophoresis
US20120025930A1 (en) * 2010-07-30 2012-02-02 International Business Machines Corporation Programmable antifuse matrix for module decoupling
KR101195462B1 (ko) 2010-09-27 2012-10-30 에스케이하이닉스 주식회사 반도체 패키지 및 이의 제조방법
JP2012181445A (ja) * 2011-03-02 2012-09-20 Seiko Epson Corp 電気装置
KR101947722B1 (ko) * 2012-06-07 2019-04-25 삼성전자주식회사 적층 반도체 패키지 및 이의 제조방법
US9236336B2 (en) 2012-07-12 2016-01-12 Marvell Israel (M.I.S.L) Ltd. Systems and methods for mitigation of mechanical degradation in high performance electrical circuit packages
US9935166B2 (en) * 2013-03-15 2018-04-03 Qualcomm Incorporated Capacitor with a dielectric between a via and a plate of the capacitor
KR102108325B1 (ko) * 2013-10-14 2020-05-08 삼성전자주식회사 반도체 패키지
JP6158676B2 (ja) * 2013-10-15 2017-07-05 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP5756958B2 (ja) * 2013-10-21 2015-07-29 株式会社野田スクリーン 多層回路基板
JP6341714B2 (ja) 2014-03-25 2018-06-13 新光電気工業株式会社 配線基板及びその製造方法
US9219110B2 (en) 2014-04-10 2015-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. MIM capacitor structure
US9368392B2 (en) 2014-04-10 2016-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. MIM capacitor structure
US9391016B2 (en) * 2014-04-10 2016-07-12 Taiwan Semiconductor Manufacturing Co., Ltd. MIM capacitor structure
US9425061B2 (en) 2014-05-29 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Buffer cap layer to improve MIM structure performance
WO2017038791A1 (ja) 2015-09-02 2017-03-09 株式会社村田製作所 樹脂回路基板、部品搭載樹脂回路基板
CN117577590A (zh) * 2017-12-27 2024-02-20 株式会社村田制作所 半导体复合装置及其所使用的封装基板
JP6936774B2 (ja) * 2018-07-13 2021-09-22 日本特殊陶業株式会社 配線基板およびその製造方法
US11158640B2 (en) * 2019-04-22 2021-10-26 Micron Technology, Inc. Apparatus comprising compensation capacitors and related memory devices and electronic systems

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57145397A (en) * 1981-03-04 1982-09-08 Hitachi Ltd Method of producing multilayer printed circuit board
JPS60227496A (ja) * 1984-04-26 1985-11-12 日本電気株式会社 多層印刷配線板の製造方法
US4830704A (en) * 1988-01-29 1989-05-16 Rockwell International Corporation Method of manufacture of a wiring board
US4864722A (en) * 1988-03-16 1989-09-12 International Business Machines Corporation Low dielectric printed circuit boards
US5010641A (en) * 1989-06-30 1991-04-30 Unisys Corp. Method of making multilayer printed circuit board
US6343001B1 (en) * 1996-06-12 2002-01-29 International Business Machines Corporation Multilayer capacitance structure and circuit board containing the same
US5796587A (en) * 1996-06-12 1998-08-18 International Business Machines Corporation Printed circut board with embedded decoupling capacitance and method for producing same
JPH10223800A (ja) * 1997-02-12 1998-08-21 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法
US6072690A (en) * 1998-01-15 2000-06-06 International Business Machines Corporation High k dielectric capacitor with low k sheathed signal vias
US6574090B2 (en) * 1998-11-05 2003-06-03 International Business Machines Corporatiion Printed circuit board capacitor structure and method
US6214445B1 (en) * 1998-12-25 2001-04-10 Ngk Spark Plug Co., Ltd. Printed wiring board, core substrate, and method for fabricating the core substrate
KR20090068389A (ko) * 1999-09-02 2009-06-26 이비덴 가부시키가이샤 프린트배선판 및 그 제조방법
KR100333627B1 (ko) * 2000-04-11 2002-04-22 구자홍 다층 인쇄회로기판 및 그 제조방법
US7035113B2 (en) * 2003-01-30 2006-04-25 Endicott Interconnect Technologies, Inc. Multi-chip electronic package having laminate carrier and method of making same

Also Published As

Publication number Publication date
US20040209398A1 (en) 2004-10-21
JP2003068923A (ja) 2003-03-07
US6884655B2 (en) 2005-04-26
US20030049885A1 (en) 2003-03-13
US6764931B2 (en) 2004-07-20

Similar Documents

Publication Publication Date Title
JP3910387B2 (ja) 半導体パッケージ及びその製造方法並びに半導体装置
JP3709882B2 (ja) 回路モジュールとその製造方法
JP4760930B2 (ja) Ｉｃ搭載基板、多層プリント配線板、及び製造方法
US6828224B2 (en) Method of fabricating substrate utilizing an electrophoretic deposition process
JP4243117B2 (ja) 半導体パッケージとその製造方法および半導体装置
US7025607B1 (en) Capacitor material with metal component for use in circuitized substrates, circuitized substrate utilizing same, method of making said circuitized substrate, and information handling system utilizing said circuitized substrate
JPH1145955A (ja) 素子内蔵多層配線基板およびその製造方法
WO1998047331A1 (fr) Tableau de connexions, son procede de fabrication et boitier de semi-conducteur
WO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
KR20090130727A (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
JPH1056099A (ja) 多層回路基板およびその製造方法
JP3691995B2 (ja) 半導体パッケージ及びその製造方法並びに半導体装置
US20020182770A1 (en) Lead-bond type chip package and manufacturing method thereof
JP2010212375A (ja) Ｉｃ搭載基板、プリント配線板、及び製造方法
WO2010067508A1 (ja) 多層基板およびその製造方法
JP2003051427A (ja) キャパシタシートおよびその製造方法、キャパシタ内蔵基板、ならびに半導体装置
JP4851652B2 (ja) 配線基板及びその製造方法
JP2009246144A (ja) 電子部品内蔵基板及びその製造方法とこれを用いた半導体装置
US20040051169A1 (en) Lead-bond type chip package and manufacturing method thereof
JP5913535B1 (ja) 部品内蔵基板及びその製造方法
JP2004103739A (ja) 多層配線基板、多層配線基板用基材およびその製造方法
JP2004095851A (ja) 配線基板
JP2002319760A (ja) 配線基板の製造方法
JP2001223315A (ja) パッケージ基板
JP3786894B2 (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051101

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070123

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070124

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3910387

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110202

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110202

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120202

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120202

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130202

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140202

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees