JP5280014B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP5280014B2 JP5280014B2 JP2007119773A JP2007119773A JP5280014B2 JP 5280014 B2 JP5280014 B2 JP 5280014B2 JP 2007119773 A JP2007119773 A JP 2007119773A JP 2007119773 A JP2007119773 A JP 2007119773A JP 5280014 B2 JP5280014 B2 JP 5280014B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- sealing resin
- semiconductor chip
- substrate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
- H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
(両面電極パッケージ)
図1(A)は本発明の第1の実施の形態に係る両面電極パッケージの構成を示す概略断面図である。図1(B)は同じ両面電極パッケージを表面側から見た平面図である。図1(A)は図1(B)のA−A断面図である。図2(A)はパッケージ基板の外観を示す斜視図である。図2(B)はパッケージ基板を表面側から見た平面図であり、図2(C)はパッケージ基板を裏面側から見た平面図である。
次に、上述した両面電極パッケージ10を製造する製造方法について説明する。図3〜図10は第1の実施の形態に係る両面電極パッケージ10の製造工程を示す図である。この製造工程では、図3〜図10に示すように、複数のパッケージ基板12が形成された単一の基板フレーム60が用いられる。この基板フレーム60上には、パッケージ基板毎に、両面電極パッケージの構造が形成される。最後に、基板フレーム60をダイシングすることにより、個々の両面電極パッケージに分割される。以下、両面電極パッケージの製造工程を、順を追って説明する。
まず、複数のパッケージ基板12が形成された単一の基板フレームを用意する。
図3(A)及び(B)は基板フレームの準備工程を示す図である。図3(A)は基板フレームの部分断面図であり、図3(B)は基板フレームを表面側から見た平面図である。
次に、個々のパッケージ基板12のキャビティ14に、半導体チップ44を収納する。
図4(A)及び(B)は半導体チップの配置工程を示す図である。図4(A)は基板フレームの部分断面図であり、図4(B)は基板フレームを表面側から見た平面図である。
次に、半導体チップ44を封止樹脂により封止する。
図5(A)及び(B)は半導体チップの封止工程を示す図である。図5(A)は基板フレームの部分断面図であり、図5(B)は基板フレームを表面側から見た平面図である。
次に、封止樹脂50Mを表面側から研削する。
図6(A)及び(B)は封止樹脂の研削工程を示す図である。図6(A)は基板フレームの部分断面図であり、図6(B)は基板フレームを表面側から見た平面図である。
次に、封止樹脂50の研削面50G上で再配線を行う。
図7(A)及び(B)は再配線工程を示す図である。図7(A)は基板フレームの部分断面図であり、図7(B)は基板フレームを表面側から見た平面図である。図8は1つのパッケージについて再配線パターンを示す平面図である。
次に、基板フレーム60の表面側に、ソルダレジストを塗布する。
図9(A)及び(B)はレジスト膜の形成工程を示す図である。図9(A)は基板フレームの部分断面図であり、図9(B)は基板フレームを表面側から見た平面図である。
最後に、基板フレーム60をダイシングして各パッケージを個片化する。
図10(A)及び(B)はダイシング工程を示す図である。図10(A)は基板フレームの部分断面図であり、図10(B)は基板フレームを表面側から見た平面図である。
上記の第1の実施の形態では、半導体チップがパッケージ基板にワイヤボンド接続されると共に、半導体チップの上方が封止樹脂で覆われている。これに対し、第2の実施の形態では、半導体チップがパッケージ基板にフリップチップ接続されると共に、半導体チップの裏面に絶縁膜が形成され、この絶縁膜が研削面に露出している。パッケージ基板の構成など、その他の構成は第1の実施の形態と略同じであるため、同じ構成部分には同じ符号を付して説明を省略する。
図12(A)は本発明の第2の実施の形態に係る両面電極パッケージの構成を示す概略断面図である。図12(B)は同じ両面電極パッケージを表面側から見た平面図である。図12(A)は図12(B)のB−B断面図である。
次に、上述した両面電極パッケージ10Bを製造する製造方法について説明する。図13〜図18は第2の実施の形態に係る両面電極パッケージ10Bの製造工程を示す図である。上述した通り、両面電極パッケージの製造工程では、基板フレーム上に複数の両面電極パッケージ構造が形成され、最後に個々の両面電極パッケージに分割される。以下、両面電極パッケージの製造工程を、順を追って説明する。
まず、複数のパッケージ基板12が形成された単一の基板フレームを用意する。図13は基板フレームの準備工程を示す部分断面図である。基板フレーム60には、複数のパッケージ基板12が形成されている。ここでは、2個のパッケージ基板12を含む部分のみを図示している。点線で囲んだ部分が、1個のパッケージ基板12に相当する。
次に、個々のパッケージ基板12のキャビティ14に、半導体チップ44を収納する。図14は半導体チップの配置工程を示す部分断面図である。半導体チップ44の表面には、図示はしてないが、複数の電極が設けられている。これら複数の電極上に、半田などの金属のバンプ68を形成する。また、半導体チップ44の裏面に、放熱性の絶縁テープを貼り付けて、絶縁膜70を形成する。
次に、半導体チップ44を封止樹脂により封止する。図15は半導体チップの封止工程を示す部分断面図である。封止樹脂による封止は、第1の実施の形態と同様に、トランスファー法により行う。複数のパッケージ基板12が形成された領域より広い範囲を、封止樹脂50Mで被覆する。また、ランド38と半導体チップ44の裏面に形成された絶縁膜70とを覆うように、基板フレーム60を封止樹脂50Mで被覆する。基板フレーム60の表面を封止樹脂50Mで被覆することで、半導体チップ44と共に、ボンディングパッド22やバンプ68も同時に封止される。また、複数のパッケージ基板12が形成された領域より広い範囲を封止樹脂50Mで被覆することで、各々のキャビティ14に収納された半導体チップ44が一括して封止される。
次に、封止樹脂50Mを表面側から研削する。図16は封止樹脂の研削工程を示す部分断面図である。基板フレーム60の表面を封止樹脂50Mで被覆した後に、グラインダー等の研削装置を用いて、ランド38と絶縁膜70とが露出するまで、封止樹脂50Mを表面側から研削(グラインド)する。封止樹脂50の表面には、ランド38の表面と同じ高さ(同一表面)の研削面50Gが形成される。研削面50Gは、パッケージ基板12の表面(絶縁層18の表面)に平行となる。図16に示すように、基板フレーム60の表面には、ランド38、研削面50G、絶縁膜70、及びソルダレジスト72が露出するようになる。
次に、絶縁膜70上で再配線を行う。図17は再配線工程を示す部分断面図である。基板フレーム60の表面に露出した絶縁膜70上に、金属ナノ粒子により、所定の再配線パターンで再配線パッド52と配線54とを形成する。ランド38の表面、研削面50G、絶縁膜70の表面、及びソルダレジスト72の表面は、各々同じ高さ(同一表面)に形成されているので、再配線パターンの形成が容易である。再配線パッド52は、上側に積層されるパッケージとの接続が容易になるように、任意のレイアウトで配置(再配線)することができる。配線54は、ランド38と再配線パッド52とを一対一で接続するように形成される。
最後に、基板フレーム60をダイシングして各パッケージを個片化する。図18はダイシング工程を示す部分断面図である。基板フレーム60上には、複数のパッケージ構造64が形成されている。図示しないブレードを矢印方向に移動させて、基板フレーム60を碁盤目状にソーカットして、両面電極パッケージ構造64の各々を個片化する。これにより、両面電極パッケージ10Bが完成する。また、ソーカットにより、ブレードの通過領域66の基板フレーム60が切除される。
上記の第1の実施の形態では、半導体チップがパッケージ基板にワイヤボンド接続されると共に、ランド表面まで封止樹脂を研削して、ランドを研削面から露出させている。これに対し、第3の実施の形態では、半導体チップがパッケージ基板にフリップチップ接続されると共に、ランド表面の上方まで封止樹脂を研削した後に貫通孔を形成してランドを露出させている。パッケージ基板の構成など、その他の構成は第1の実施の形態と略同じであるため、同じ構成部分には同じ符号を付して説明を省略する。
図19(A)は本発明の第3の実施の形態に係る両面電極パッケージの構成を示す概略断面図である。図19(B)は同じ両面電極パッケージを表面側から見た平面図である。図19(A)は図19(B)のC−C断面図である。
次に、上述した両面電極パッケージ10Cを製造する製造方法について説明する。図20〜図27は第3の実施の形態に係る両面電極パッケージ10Cの製造工程を示す図である。上述した通り、両面電極パッケージの製造工程では、基板フレーム上に複数の両面電極パッケージ構造が形成され、最後に個々の両面電極パッケージに分割される。以下、両面電極パッケージの製造工程を、順を追って説明する。
まず、複数のパッケージ基板12が形成された単一の基板フレームを用意する。図20は基板フレームの準備工程を示す部分断面図である。基板フレーム60には、複数のパッケージ基板12が形成されている。ここでは、2個のパッケージ基板12を含む部分のみを図示している。点線で囲んだ部分が、1個のパッケージ基板12に相当する。基板フレーム60は、絶縁層18の表面を、ランド38を残してソルダレジスト72で被覆する以外は、第1の実施の形態と同様に作製することができるので、ここでは説明を省略する。
次に、個々のパッケージ基板12のキャビティ14に、半導体チップ44を収納する。図21は半導体チップの配置工程を示す部分断面図である。半導体チップ44の表面には、図示はしてないが、複数の電極が設けられている。これら複数の電極上に、半田などの金属のバンプ68を形成する。キャビティ14に、半導体チップ44をフェイスダウンで収容する。半導体チップ44の表面に形成された電極(図示せず)を、バンプ68により、ボンディングパッド22に直接接続する。これにより、半導体チップ44はパッケージ基板12にフリップチップ接続される。同様にして、基板フレーム60のキャビティ14の各々に、半導体チップ44を固定する。
次に、半導体チップ44を封止樹脂により封止する。図22は半導体チップの封止工程を示す部分断面図である。封止樹脂による封止は、第1の実施の形態と同様に、トランスファー法により行う。複数のパッケージ基板12が形成された領域より広い範囲を、封止樹脂50Mで被覆する。また、ランド38を覆うように、基板フレーム60を封止樹脂50Mで被覆する。基板フレーム60の表面を封止樹脂50Mで被覆することで、半導体チップ44と共に、ボンディングパッド22やバンプ68も同時に封止される。また、複数のパッケージ基板12が形成された領域より広い範囲を封止樹脂50Mで被覆することで、各々のキャビティ14に収納された半導体チップ44が一括して封止される。
次に、封止樹脂50Mを表面側から研削する。図23は封止樹脂の研削工程を示す部分断面図である。基板フレーム60の表面を封止樹脂50Mで被覆した後に、グラインダー等の研削装置を用いて、ランド38が露出しないように、封止樹脂50Mを表面側から研削(グラインド)する。例えば、ランド38の表面から10〜50μm程度の厚さまで、封止樹脂50Mを研削する。封止樹脂50の表面には、ランド38の表面と略同じ高さの研削面50Gが形成される。研削面50Gは、パッケージ基板12の表面(絶縁層18の表面)に平行となる。図23に示すように、基板フレーム60の表面は、封止樹脂50で覆われる。
次に、封止樹脂50を貫通する貫通孔を形成する。図24は穿孔工程を示す部分断面図である。レーザ光の照射によりランド38上方にある封止樹脂50を除去して、研削面50Gが形成された封止樹脂50に凹部74を形成する。凹部74は封止樹脂50を貫通している。また、凹部74の底部には、ランド38が露出している。凹部74を形成するといっても、ランド38上の封止樹脂50の厚さは10〜50μm程度であり、研削面50Gとランド38の表面とは略同じ高さである。
次に、研削面50G上で再配線を行う。図25は再配線工程を示す部分断面図である。基板フレーム60の表面に露出した研削面50G上に、金属ナノ粒子により、所定の再配線パターンで再配線パッド52と配線54とを形成する。ランド38の表面と研削面50Gとは、略同じ高さに形成されているので、再配線パターンの形成が容易である。再配線パッド52は、上側に積層されるパッケージとの接続が容易になるように、任意のレイアウトで配置(再配線)することができる。配線54は、ランド38と再配線パッド52とを一対一で接続するように形成される。
最後に、基板フレーム60をダイシングして各パッケージを個片化する。図26はダイシング工程を示す部分断面図である。基板フレーム60上には、複数のパッケージ構造64が形成されている。図示しないブレードを矢印方向に移動させて、基板フレーム60を碁盤目状にソーカットして、両面電極パッケージ構造64の各々を個片化する。これにより、両面電極パッケージ10Cが完成する。また、ソーカットにより、ブレードの通過領域66の基板フレーム60が切除される。
なお、上記の第1〜第3の実施の形態では、両面電極パッケージの表面に再配線パッドが形成され、両面電極パッケージの裏面に電極パッドが形成される例について説明したが、これらパッド上に更に接続端子を形成することができる。例えば、パッド上に半田ペーストを塗布してLGA(Land Grid Array)型パッケージとしてもよく、パッド上に半田ボールを設けてBGA(Ball Grid Array)型パッケージとしてもよい。
10A 両面電極パッケージ
10B 両面電極パッケージ
10C 両面電極パッケージ
12 パッケージ基板
14 キャビティ
16 コア材
18 絶縁層
20 配線
22 ボンディングパッド
24 ビア
26 導電性材料
28 貫通電極
30 電極パッド
32 ビア
34 導電性材料
36 貫通電極
38 ランド
40 ランド
42 ソルダレジスト
44 半導体チップ
46 ダイボンド材
48 金属ワイヤ
50 封止樹脂
50M 封止樹脂
50G 研削面
52 再配線パッド
54 配線
56 ソルダレジスト
60 基板フレーム
62 領域
64 両面電極パッケージ構造
66 通過領域
68 バンプ
70 絶縁膜
72 ソルダレジスト
74 凹部
Claims (4)
- 両面電極パッケージとして構成された半導体装置であって、
表面側に半導体チップが収容される凹部を備え、前記凹部の内部に前記半導体チップの電極と電気的に接続される電極パッドが形成されたパッケージ基板と、
前記凹部に収容された半導体チップと、
前記パッケージ基板の表面に形成され、前記電極パッドと電気的に接続された端子用配線と、
前記パッケージ基板の裏面に形成され、前記電極パッドと電気的に接続された外部接続パッドと、
少なくとも前記半導体チップを封止樹脂で封止する封止樹脂部であって、前記パッケージ基板の表面を覆う封止樹脂が前記パッケージ基板の表面と平行で且つ前記端子用配線の表面より高い研削表面を有すると共に前記端子用配線を露出させる貫通孔を有する封止樹脂部と、
前記封止樹脂部の研削表面に形成された再配線パッドと、
前記封止樹脂部の研削表面及び貫通孔側面に形成され、前記端子用配線と前記再配線パッドとを電気的に接続する接続配線と、
を含むことを特徴とする半導体装置。 - 前記半導体チップが、前記パッケージ基板にフリップチップ接続されていることを特徴とする請求項1に記載の半導体装置。
- 前記封止樹脂部は、前記半導体チップと前記電極パッドとを封止樹脂で封止することを特徴とする請求項1又は請求項2に記載の半導体装置。
- 請求項1から請求項3までのいずれか1項に記載の半導体装置を製造する半導体装置の製造方法であって、
複数のパッケージ基板に分割されるフレーム基板に、パッケージ毎に、半導体チップが収容される凹部と、前記凹部の内部に前記半導体チップの電極と電気的に接続される電極パッドと、前記パッケージ基板の表面に形成され、前記電極パッドと電気的に接続された端子用配線と、前記パッケージ基板の裏面に形成され、前記電極パッドと電気的に接続された外部接続パッドと、を形成する工程と、
パッケージ毎に、前記凹部に半導体チップを収容する工程と、
前記半導体チップを封止樹脂で封止するために、前記凹部と前記半導体チップとの隙間を埋めると共に前記複数のパッケージ基板の表面を覆うように封止樹脂を成形する工程と、
成形された前記封止樹脂を前記端子用配線の上方まで研削して、前記パッケージ基板の表面と平行で且つ前記端子用配線の表面より高い研削表面を形成する工程と、
前記端子用配線の上方にある封止樹脂を除去して、前記端子用配線が露出するように前記封止樹脂に貫通孔を形成する工程と、
パッケージ毎に、前記研削表面に再配線パッドを形成する工程と、
パッケージ毎に、前記研削表面及び貫通孔側面に前記端子用配線と前記再配線パッドとを電気的に接続する接続配線を形成する工程と、
前記半導体チップの各々がパッケージ毎に収納されると共に、前記凹部、前記電極パッド、前記端子用配線、前記外部接続パッド、前記封止樹脂、前記再配線パッド、及び前記接続配線の各々がパッケージ毎に形成された前記フレーム基板をダイシングして、個々のパッケージに分割する工程と、
を含むことを特徴とする半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007119773A JP5280014B2 (ja) | 2007-04-27 | 2007-04-27 | 半導体装置及びその製造方法 |
US12/081,740 US7911047B2 (en) | 2007-04-27 | 2008-04-21 | Semiconductor device and method of fabricating the semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007119773A JP5280014B2 (ja) | 2007-04-27 | 2007-04-27 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008277570A JP2008277570A (ja) | 2008-11-13 |
JP5280014B2 true JP5280014B2 (ja) | 2013-09-04 |
Family
ID=39885951
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007119773A Active JP5280014B2 (ja) | 2007-04-27 | 2007-04-27 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7911047B2 (ja) |
JP (1) | JP5280014B2 (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7989950B2 (en) * | 2008-08-14 | 2011-08-02 | Stats Chippac Ltd. | Integrated circuit packaging system having a cavity |
US8823160B2 (en) * | 2008-08-22 | 2014-09-02 | Stats Chippac Ltd. | Integrated circuit package system having cavity |
JPWO2010041630A1 (ja) * | 2008-10-10 | 2012-03-08 | 日本電気株式会社 | 半導体装置及びその製造方法 |
US7986048B2 (en) | 2009-02-18 | 2011-07-26 | Stats Chippac Ltd. | Package-on-package system with through vias and method of manufacture thereof |
JP4833307B2 (ja) * | 2009-02-24 | 2011-12-07 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 半導体モジュール、端子板、端子板の製造方法および半導体モジュールの製造方法 |
KR101046392B1 (ko) * | 2009-07-07 | 2011-07-05 | 주식회사 하이닉스반도체 | 반도체 패키지용 기판과, 이를 포함하는 반도체 패키지 및 이를 이용한 스택 패키지 |
TWI473552B (zh) * | 2012-11-21 | 2015-02-11 | Unimicron Technology Corp | 具有元件設置區之基板結構及其製程 |
US9165878B2 (en) * | 2013-03-14 | 2015-10-20 | United Test And Assembly Center Ltd. | Semiconductor packages and methods of packaging semiconductor devices |
KR101681360B1 (ko) * | 2013-11-25 | 2016-11-30 | 삼성전기주식회사 | 전자부품 패키지의 제조방법 |
WO2015087705A1 (ja) * | 2013-12-10 | 2015-06-18 | ソニー株式会社 | 半導体装置、固体撮像素子、撮像装置および電子機器、並びにそれらの製造方法 |
US9659815B2 (en) * | 2014-01-23 | 2017-05-23 | Nvidia Corporation | System, method, and computer program product for a cavity package-on-package structure |
TWI660476B (zh) * | 2014-07-11 | 2019-05-21 | 矽品精密工業股份有限公司 | 封裝結構及其製法 |
JP6620989B2 (ja) * | 2015-05-25 | 2019-12-18 | パナソニックIpマネジメント株式会社 | 電子部品パッケージ |
US9888561B2 (en) * | 2015-07-21 | 2018-02-06 | Apple Inc. | Packaged electrical components with supplemental conductive structures |
CN105403441A (zh) * | 2015-11-02 | 2016-03-16 | 广东威创视讯科技股份有限公司 | Led失效分析方法及其过程中封装树脂的减薄方法 |
DE102016203453A1 (de) * | 2016-03-02 | 2017-09-07 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement |
DE102016107031B4 (de) * | 2016-04-15 | 2019-06-13 | Infineon Technologies Ag | Laminatpackung von Chip auf Träger und in Kavität, Anordnung diese umfassend und Verfahren zur Herstellung |
US20180053753A1 (en) * | 2016-08-16 | 2018-02-22 | Freescale Semiconductor, Inc. | Stackable molded packages and methods of manufacture thereof |
JP6743728B2 (ja) * | 2017-03-02 | 2020-08-19 | 三菱電機株式会社 | 半導体パワーモジュール及び電力変換装置 |
JP7075791B2 (ja) * | 2018-03-20 | 2022-05-26 | 株式会社ディスコ | 半導体パッケージの製造方法 |
US20210013375A1 (en) * | 2019-07-11 | 2021-01-14 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package and method of manufacturing the same |
CN112802822A (zh) * | 2020-09-10 | 2021-05-14 | 成都芯源***有限公司 | 集成电路封装结构、集成电路封装单元及相关制作方法 |
CN112736065A (zh) * | 2020-09-10 | 2021-04-30 | 成都芯源***有限公司 | 用于集成电路封装的面板状金属墙格阵列及其制造方法 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5766975A (en) * | 1995-01-09 | 1998-06-16 | Integrated Device Technology, Inc. | Packaged integrated circuit having thermal enhancement and reduced footprint size |
JPH09139441A (ja) * | 1995-11-15 | 1997-05-27 | Toshiba Corp | 半導体装置およびその製造方法 |
JPH11168150A (ja) | 1997-12-04 | 1999-06-22 | Mitsubishi Electric Corp | 半導体集積回路装置 |
JP3344362B2 (ja) * | 1999-05-07 | 2002-11-11 | 日本電気株式会社 | フィルムキャリア型半導体装置 |
EP1744606A3 (en) * | 1999-09-02 | 2007-04-11 | Ibiden Co., Ltd. | Printed circuit board and method for producing the printed circuit board |
JP2001144218A (ja) * | 1999-11-17 | 2001-05-25 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
JP4320492B2 (ja) * | 1999-12-08 | 2009-08-26 | 株式会社デンソー | 半導体素子の実装構造および半導体素子の実装構造の製造方法 |
JP2002158312A (ja) * | 2000-11-17 | 2002-05-31 | Oki Electric Ind Co Ltd | 3次元実装用半導体パッケージ、その製造方法、および半導体装置 |
JP3733419B2 (ja) * | 2001-07-17 | 2006-01-11 | 日立エーアイシー株式会社 | 電子部品内蔵型多層基板とその製造方法及びそれに使用するメタルコア基板 |
JP3492348B2 (ja) * | 2001-12-26 | 2004-02-03 | 新光電気工業株式会社 | 半導体装置用パッケージの製造方法 |
JP2003249604A (ja) | 2002-02-25 | 2003-09-05 | Kato Denki Seisakusho:Kk | 樹脂封止半導体装置およびその製造方法、樹脂封止半導体装置に使用されるリードフレーム、ならびに半導体モジュール装置 |
JP2004200500A (ja) * | 2002-12-19 | 2004-07-15 | Kyocera Corp | 配線基板およびその製造方法 |
JP4282711B2 (ja) * | 2003-04-16 | 2009-06-24 | Okiセミコンダクタ株式会社 | 放熱構造の製造方法 |
JP3709882B2 (ja) * | 2003-07-22 | 2005-10-26 | 松下電器産業株式会社 | 回路モジュールとその製造方法 |
JP4403821B2 (ja) * | 2004-02-17 | 2010-01-27 | ソニー株式会社 | パッケージ基板とその製造方法、及び半導体装置とその製造方法、ならびに積層構造体 |
JP4635202B2 (ja) * | 2005-07-20 | 2011-02-23 | 国立大学法人九州工業大学 | 両面電極パッケージの製造方法 |
JP4738971B2 (ja) * | 2005-10-14 | 2011-08-03 | Okiセミコンダクタ株式会社 | 半導体装置及びその製造方法 |
JP3942190B1 (ja) | 2006-04-25 | 2007-07-11 | 国立大学法人九州工業大学 | 両面電極構造の半導体装置及びその製造方法 |
-
2007
- 2007-04-27 JP JP2007119773A patent/JP5280014B2/ja active Active
-
2008
- 2008-04-21 US US12/081,740 patent/US7911047B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20080265395A1 (en) | 2008-10-30 |
JP2008277570A (ja) | 2008-11-13 |
US7911047B2 (en) | 2011-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5280014B2 (ja) | 半導体装置及びその製造方法 | |
JP5215605B2 (ja) | 半導体装置の製造方法 | |
JP5215587B2 (ja) | 半導体装置 | |
US10867897B2 (en) | PoP device | |
US11289346B2 (en) | Method for fabricating electronic package | |
JP5043743B2 (ja) | 半導体装置の製造方法 | |
US7579690B2 (en) | Semiconductor package structure | |
US8659151B2 (en) | Semiconductor device and manufacturing method thereof | |
US7138706B2 (en) | Semiconductor device and method for manufacturing the same | |
TW201828375A (zh) | 半導體裝置及其製造方法 | |
JP2007158331A (ja) | 半導体デバイスのパッケージング方法 | |
TW200428627A (en) | Semiconductor package having conductive bumps on chip and method for fabricating the same | |
JP2002170918A (ja) | 半導体装置及びその製造方法 | |
US20170186678A1 (en) | Fan-out chip package and its fabricating method | |
KR20220019186A (ko) | 반도체 패키지 및 그의 제조 방법 | |
US20220208714A1 (en) | Integrated circuit package structure, integrated circuit package unit and associated packaging method | |
JPWO2003012863A1 (ja) | 半導体装置及びその製造方法 | |
CN111725146A (zh) | 电子封装件及其制法 | |
US11764188B2 (en) | Electronic package and manufacturing method thereof | |
US11227814B2 (en) | Three-dimensional semiconductor package with partially overlapping chips and manufacturing method thereof | |
CN116072634A (zh) | 电子封装件及其制法 | |
JP2007150346A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP5170134B2 (ja) | 半導体装置及びその製造方法 | |
JP2001291818A (ja) | 半導体装置およびその製造方法 | |
KR100876876B1 (ko) | 칩 스택 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081218 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090209 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100319 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100628 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120522 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120723 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121002 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130226 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130312 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130507 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130522 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5280014 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |