CN1427454A - 半导体元件的制造方法 - Google Patents

半导体元件的制造方法 Download PDF

Info

Publication number
CN1427454A
CN1427454A CN02152798A CN02152798A CN1427454A CN 1427454 A CN1427454 A CN 1427454A CN 02152798 A CN02152798 A CN 02152798A CN 02152798 A CN02152798 A CN 02152798A CN 1427454 A CN1427454 A CN 1427454A
Authority
CN
China
Prior art keywords
film
substrate
metal
semiconductor element
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02152798A
Other languages
English (en)
Other versions
CN100468638C (zh
Inventor
林重德
山本和彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1427454A publication Critical patent/CN1427454A/zh
Application granted granted Critical
Publication of CN100468638C publication Critical patent/CN100468638C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

一种半导体元件的制造方法，通过在非氧化性气氛中，在基板(101)上堆积金属膜(102)，然后在氧化性气氛中使金属膜(102)氧化，而形成构成栅绝缘膜(103A)的金属氧化膜(103)。由此能够防止在基板上形成介电常数低的界面层，而形成仅由高介电常数材料所构成的栅绝缘膜，从而可提高金属氧化物半导体场效应晶体管(MOSFET)的性能。

Description

半导体元件的制造方法
技术领域
本发明涉及具有由高介电体材料所构成的栅绝缘膜的半导体元件的制造方法。
背景技术
近年来，使用二氧化硅(SiO2，比介电常数ε＝3.9)等作为栅绝缘膜的金属氧化物半导体场效应晶体管(MOSFET：metallic oxidesemiconductor field effect transistor)在朝小型化的方向进展。在金属氧化物半导体场效应晶体管向小型化进展时，其静电电容(即栅绝缘膜电容)就会低下，结果就会使该晶体管不能工作。因此，解决了其静电电容低下的问题，就能够推进金属氧化物半导体场效应晶体管的栅绝缘膜的薄型化。然而，在使用二氧化硅膜作为栅绝缘膜的情况下，将栅绝缘膜薄型化时，由于隧道电流会使栅漏电流增大，可能产生丧失作为晶体管的功能的问题，因此进一步增加了栅绝缘膜薄型化的难度。也就是说，为了防止金属氧化物半导体场效应晶体管的静电电容的低下，就必须使其栅绝缘膜保持一定的厚度。
然而，在保持栅绝缘膜为一定厚度的情况下，金属氧化物半导体场效应晶体管的静电电容的低下的问题并未得到解决。因此，也就考虑了解决这一问题的其它方法，例如，选择使用氧化铪(HfO2，比介电常数ε＝约30)，或二氧化锆(ZrO2，比介电常数ε＝约25)等高介电常数的材料(金属氧化物)，来作为栅绝缘膜材料。由于使用了这些高介电常数的金属氧化物材料来作为栅绝缘膜，所以在实现薄的SiO2等价厚度的同时，还可以使其物理膜厚增大。例如在非专利文献1中，就给出了使用ZrO2的栅绝缘膜。
图11是表示以往的半导体元件的制造方法，具体是表示作为栅绝缘膜的金属氧化膜成形方法的剖面图。这里，作为成膜装置，使用了能够实施溅射的装置。如图11所示，将由硅构成的基板1装入成膜装置的腔体(图中省略)内部。使用金属铪(Hf)作为靶材。而且，在腔体内充填由氩气与氧气的混合气体12。当对充满混合气体的腔体施加电压时，腔体内部就会发生放电，其结果是，由反应性溅射，在硅基板1上形成金属氧化膜2。在使用金属铪(Hf)作为靶材的情况下，在硅基板1上直接形成的金属氧化膜2从理论上讲应是铪的氧化膜(HfO2)。通过控制溅射的时间，得到作为金属氧化膜2的，厚度为3～10nm的HfO2薄膜。
[非专利文献1]
山口豪等，关于使用脉冲激光烧蚀堆积法制备的ZrO2-MIS结构中锆/硅酸盐(silicate)界面层的研究(Study on Zr-Silicate Interfacial Layer ofZrO2-MIS Structure Fabricated by Pulsed Laser Ablation DepositionMethod)，关于固体元件及材料的国际会议摘要(Extended Abstracts of the2000 International Conference on Solid State Devices and Materials)，仙台，2000年8月29-31日，p228-229。
然而，在以往的金属氧化膜的形成方法中，硅基板1以及由HfO2形成的金属氧化膜2，是在包含有氧气的气氛(图11中的混合气体12)中。所以，实际上是如图12所示，会发生硅由硅基板1向HfO2膜的扩散，和从混合气体向HfO2膜及硅基板1的氧扩散。其结果是如图13所示，在硅基板1与由HfO2膜构成的金属氧化膜2之间形成界面层3。该界面层3可以认为是富硅的硅酸盐(SixMyO2，M：金属，在图13的情况下为Hf，x+y＝1，x＞0，y＞0)。
也就是说，在以往的金属氧化膜的形成方法中，在硅基板1上形成了介电常数低的界面层3以及电常数高的HfO2薄层(金属氧化膜2)。这意味着将静电电容低的电容器与静电电容高的电容器相串联连接。而晶体管整体的静电电容却是由静电电容低的电容器的静电电容所支配。因此，即使是利用具有高介电常数的材料来提高静电电容，但在基板上形成界面层的情况下，晶体管全体(即包含界面层的栅绝缘膜全体)的静电电容低下，其结果是不能使金属氧化物半导体场效应晶体管的性能得到提高。
明内容
鉴于上述问题，本发明的目的在于提供一种方法，在形成由高介电常数的材料所构成的栅绝缘膜时，防止在基板与高介电常数层(high-k层)之间形成富硅的硅酸盐层等介电常数低的界面层，从而形成仅由高介电常数的材料所构成的栅绝缘膜，由此提高金属氧化物半导体场效应晶体管的性能。
为了达到上述目的，本发明中半导体元件的制造方法，包括在非氧化性气氛中在基板堆积金属膜的第1工序、与在氧化性气氛中通过所述金属膜的氧化形成金属氧化膜的第2工序。
根据本发明中半导体元件的制造方法，是在非氧化性气氛中，在基板上堆积金属膜后，再在氧化性气氛中，使金属膜氧化而形成金属氧化膜。这样，由于是在基板不与氧化性气氛直接接触的状态下形成的金属氧化膜，所以能够防止基板的氧化，其结果是在基板与金属氧化膜之间不形成介电常数低的界面层。因此，可以形成仅由金属氧化膜，即高介电常数的材料所构成的栅绝缘膜，所以即使在晶体管小型化的情况下，也能够防止晶体管全体的静电电容的低下，从而使金属氧化物半导体场效应晶体管(MOSFET)的性能得到提高。
在本发明的半导体元件的制造方法中，理想的是把金属氧化膜作为晶体管的栅绝缘膜。
这样，在基板上就不形成界面层，而形成仅由高介电常数材料的金属氧化膜所构成的栅绝缘膜。因此，就能够形成不降低全体静电电容的晶体管，从而使金属氧化物半导体场效应晶体管的性能得到提高。
在本发明的半导体元件的制造方法中，理想的是在第1工序中包括通过对配置有所述基板的腔体内一边充填非氧化性气氛，一边采用金属靶进行溅射，在所述基板上堆积所述金属膜的工序。
这样，就能够确实在抑制界面层的同时而形成金属膜。而且，在这种情况下，第1工序中所使用的腔体与第2工序中所使用的腔体可以是同一腔体，也可以是分别的两个腔体。还有，在第1工序中，还可以用金属氧化物或金属氮化物的靶材，来取代金属靶材。
在本发明的半导体元件的制造方法中，第1工序中的非氧化性气氛，是指不使基板发生氧化反应的气氛。即，在本说明书中，即使是含有若干氧气的气氛，只要是不使基板发生氧化反应的气氛(即在基板上不形成界面层的气氛)，都可视为非氧化性气氛。
在本发明的半导体元件的制造方法中，理想的是在第1工序中的非氧化性气氛中的氧气分压在1.33×10-2Pa以下。
这样，就能够确实减少基板发生氧化反应的可能性。
在本发明的半导体元件的制造方法中，理想的是第1工序中的非氧化性气氛，是由氦、氖、氩、氪、氙、氡以及氮气中的至少一种所构成。
这样，由于能够确实减少基板发生氧化反应的可能性，所以能够确实防止基板上界面层的形成。
在本发明的半导体元件的制造方法中，理想的是金属膜包含铪、锆、钛、钽、铝、以及镧系元素中的至少一种。
这样，由于由金属膜氧化而得到的金属氧化膜的介电常数高，所以使用该金属氧化膜作为栅绝缘膜，即使在晶体管小型化的情况下，也能够防止晶体管全体的静电电容的低下，从而使金属氧化物半导体场效应晶体管的性能得到提高。
在本发明的半导体元件的制造方法中，还可以在所述第1工序中堆积金属氮化物膜或金属氧化物膜，以取代所述金属膜。
具体说来，作为在基板上溅射的材料，可以采用金属氮化物以取代所述金属。在这种情况下，在金属基板上形成金属氮化物后，由于金属氮化物能够被氧化，所以不能直接将基板置于氧化性气氛中。而且，金属氮化物中所包含的氮原子，与基板最表面的硅原子结合生成SiN。这样，就能够防止基板中硅原子扩散并与氧结合，即具有能够防止界面层形成的效果。
而且，如果是在非氧化性气氛中，作为在基板上溅射的材料，可以采用金属氧化物以取代所述金属。在这种情况下，由于也能够在基板不与氧化性气氛直接接触的条件下堆积金属氧化膜，所以能够防止在基板与金属氧化物之间形成界面层。
在本发明的半导体元件的制造方法中，在采用金属氮化物以取代金属的情况下，希望金属氮化物膜，包含氮化铪、氮化锆、氮化钛、氮化钽、氮化铝、以及氮化镧系元素中的至少一种。这样，就能够在防止基板与氧化性气氛直接接触的同时，形成高介电常数的金属氧化氮化膜。
在本发明的半导体元件的制造方法中，在采用金属氧化物以取代金属的情况下，理想的是金属氧化物膜包含氧化铪、氧化锆、氧化钛、氧化钽、氧化铝、以及氧化镧系元素中的至少一种。这样，就能够在防止基板发生氧化反应的同时，形成高介电常数的金属氧化膜。
在本发明的半导体元件的制造方法中，理想的是第1工序包括将所述基板的温度保持在0℃以上，300℃以下的工序。即降低第1工序中基板的温度，能够减少基板发生氧化反应的可能性。
在本发明的半导体元件的制造方法中，理想的是在第1工序中包括使构成所述金属膜的金属颗粒的每个颗粒以0.05eV以上且1eV以下的能量飞向所述基板的工序。
这样，就能够防止金属颗粒进入基板形成硅化物，并防止由该硅化物的氧化而形成的低介电常数的硅酸盐所构成的界面层。
还有，在本发明的半导体元件的制造方法中，第2工序是在氧化性气氛中进行，在本说明书中，所谓氧化性气氛，是指能够使基板发生氧化的气氛。例如，氧化性气氛可以由氧原子、氧分子、氧离子等所构成，氧化性气氛中所包含的氧，只要是能够使基板发生氧化反应，并没有特别的限制。例如，第2工序中的氧化性气氛还可以包含由等离子体化的氧或由光的激励所产生的氧。但是，有必要根据氧化性气氛中所包含的氧的种类进行控制。例如，如果氧化性气氛的种类为氧离子，则由于低温下也能够注入基板，所以可控制对于基板的注入深度。此时，最好使基板上金属膜的厚度与所述氧离子的行程大致相等。这样，就能够抑制由于向基板供给了氧而引起的界面层的形成。
在本发明的半导体元件的制造方法中，理想的是在第2工序中包括将所述基板的温度保持在0℃以上，300℃以下的工序。即降低第2工序中基板的温度，能够减少基板发生氧化反应的可能性。
在本发明的半导体元件的制造方法中，还可以通过交替地反复进行第1工序和第2工序，使形成的金属氧化膜达到作为栅绝缘膜所希望的厚度。
在本发明的半导体元件的制造方法中，最好在所述第2工序之后，进一步设置对所述基板进行加热的第3工序。
这样，能够使金属氧化膜中氧的分布均匀。详细说来，在第2工序中金属膜被氧化而变化为金属氧化膜时，氧的分布是不均匀的。具体地讲，在金属氧化膜的供给氧原子的表面一侧的氧的浓度高，而在金属氧化膜的靠近基板的部分(表面一侧的反面)的氧的浓度低。但是，在经过了第2工序之后，由于实行了对基板加热的第3工序，能够使金属氧化膜中氧浓度的分布均匀。
而且，在设置第3工序的情况下，理想的是第3工序在非氧化性气氛中进行。这样，能够防止基板的氧化。这里，第3工序的非氧化性气氛可以由惰性气体所构成，该非氧化性气氛也可以是真空。
而且，在设置第3工序的情况下，理想的是在第3工序中还包括将所述基板的温度保持在0℃以上，600℃以下的工序。这样，能够防止基板的氧化。还有，能够在保持金属氧化膜为非晶的同时，防止金属氧化膜的剖面构造中柱状结构的生成。
在本发明的半导体元件的制造方法中，最好在第1工序之前进一步设置对所述基板实行氮化处理的工序。
这样，由于基板表面的硅原子与氮原子结合生成SiN。这样，就能够防止硅原子扩散及与氧结合，即具有能够防止界面层形成的效果。
在本发明的半导体元件的制造方法中，还可以在第2工序之后，进而设置对所述金属氧化膜实施干式蚀刻或湿式蚀刻的工序。这样，在由金属膜的氧化处理而形成的金属氧化膜的厚度大于所欲形成的栅绝缘膜的厚度时，就能够减少金属氧化膜的膜厚，使其达到所希望的厚度(所欲形成的栅绝缘膜的厚度)。此时，干式蚀刻希望能够采用含氯的气体、含氟的气体、或含卤素的气体而进行。这样，就能够确实对金属氧化膜进行蚀刻。而且，在这种情况下，含氯的气体也可以含有氯原子或氯离子中的至少一种。
附图说明
图1(a)～(d)是表示本发明第1实施例的半导体元件制造方法的各工序的剖面图。
图2是表示本发明第1实施例的半导体元件制造方法中，high-k层物理膜厚tphy、high-k层、及其下面的界面层所构成的叠层结构全体与氧化膜换算膜厚的相关关系图。
图3是表示本发明第1实施例的半导体元件制造方法中所使用的氧化装置的一例(等离子体处理装置)的概略结构的图。
图4是表示本发明第1实施例的半导体元件制造方法中，具有各种能量的氧离子注入铪金属膜的情况下的深度方向上氧浓度的轮廓图。
图5是表示作为本发明第1实施例中半导体元件制造方法的变形例的，在硅基板上堆积的铪金属层的厚度有各种变化的同时，在该铪金属层上堆积一定厚度的金属氧化层的情况下的硅基板的透射型电子显微镜图像与热处理后的high-k层及界面层各自的物理膜厚的图。
图6是表示图5所示的数据中的铪金属层的堆积厚度与界面层的物理膜厚的相关关系图。
图7(a)～(c)是表示本发明第2实施例的半导体元件制造方法的各工序的剖面图。
图8(a)～(c)是表示本发明第3实施例的半导体元件制造方法的各工序的剖面图。
图9(a)～(d)是表示本发明第4实施例的半导体元件制造方法的各工序的剖面图。
图10(a)～(c)是表示本发明第5实施例的半导体元件制造方法的各工序的剖面图。
图11是表示以往的半导体元件制造方法的剖面图。
图12是表示在以往的半导体元件制造方法中，硅扩散、以及氧扩散所生成的模样图。
图13是表示在以往的半导体元件制造方法中，在硅基板与金属氧化膜之间形成的界面层模样的图。
图中：101-基板，102-金属膜，103-金属氧化膜，103A-栅绝缘膜，104-元件分离绝缘膜，105-栅电极，106-侧壁，107-杂质扩散层，108-层间绝缘膜，109-配线，111-靶，112-氩气，113-氧气，114-氮气，115-氩气、氮气混合气体，116-靶，117-氩气、氧气混合气体，118-氯气，121-铪原子，122-氧化种类，123-氮原子，124-氧原子，125-氯原子，131-金属氮化膜，132-金属氧化氮化膜，133-金属氧化膜，134-金属氧化膜，135-第1金属膜，136-第1金属氧化膜，137-第2金属膜，138-第2金属氧化膜，141-金属膜，142-金属氧化膜，150-等离子体处理腔体，151-下部电极，152-保持部件，153-第1匹配器，154-第1RF电源，155-RF电极，156-第2匹配器，157-第2RF电源，158-生产气体罐，159-气体供应线，160-等离子体。
具体实施方式
下面对本发明第1实施例的半导体元件的制造方法，以形成n型金属氧化物半导体场效应晶体管的情况为例，结合附图加以说明。
图1(a)～(d)是表示本发明第1实施例的半导体元件制造方法的各工序的剖面图。
首先。如图1(a)所示，在腔体(图中省略)内装入由硅构成的基板101的同时，准备例如由金属铪所构成的靶材111，随后向腔体内充入氩气112。这样，腔体内就成为非氧化性气氛。其后，对腔体内施加电压使其放电。这样，由于溅射的效果，铪原子121就会由金属铪的靶材而飞向基板101，从而堆积在基板101上，形成由金属铪构成的金属膜102。
接着，如图1(b)所示，在氧化性气氛中使金属膜102氧化，形成金属氧化膜103。具体说来，是将堆积了金属膜102的基板101置入等离子体处理装置的等离子体处理腔体(图中省略)内，将基板设置在下部电极(图中省略)上。接下来，在等离子体处理腔体内通入氧气113后，对等离子体处理装置的RF电极(图中省略)施加电压，由此发生由氧气构成的等离子体。这样，腔体内就成为氧化性气氛。其后，对设置有基板101的下部电极通电，使含有原子团的氧原子及氧离子等氧化种类122飞向金属膜102。这里，可以对给予氧原子或氧离子的能量以及氧原子或氧离子的剂量进行控制。例如在对下部电极不施加RF电力，使腔体内为浮游电位的情况下，向金属膜102注入的氧化种类122的大部分为氧原子。而在对下部电极施加了RF电力的情况下，氧化种类122中的氧离子就由于自己的偏置电压而注入金属膜102。也就是说，对于金属膜102，即铪金属膜，通过进行使用氧气113的等离子体处理，能够对注入铪金属膜的氧原子或氧离子的注入深度及注入量进行控制的同时，使铪金属膜氧化。由该氧化处理，使由Hf构成的金属膜氧化，成为由HfO2构成的金属氧化膜103。具有该化学量论成分比的金属氧化膜103，可以作为晶体管的栅绝缘膜而使用。另一方面，在使金属膜氧化时，为防止氧气供给到由硅构成的基板101，以避免在基板101与金属膜102之间形成界面层的情况的发生，有必要根据处理金属膜的厚度，对氧原子或氧离子的能量进行控制。
然而，在如图1(b)所示的金属膜102进行氧化处理中，可以根据处理时间对金属膜102的总反应量或氧化种类122的注入量进行控制。但是，在这样非平衡状态下形成的金属氧化膜103中，氧原子与金属原子(Hf原子)的结合是不充分的，同时氧浓度的分布也是不够充分均匀的。
因此，为了得到具有充分电气特性的金属氧化膜103，作为对图1(b)所示的金属膜102进行氧化处理的后处理，对形成金属氧化膜103的基板101进行加热。具体说来，如图1(c)所示，在向腔体(图中省略)内放入基板101的同时，充入氮气114。由此使腔体内成为非氧化性气氛。随后，对基板101加热，进行退火处理。
接着，如图1(d)所示，通过由金属氧化膜103构成的栅绝缘膜103A，在基板101上形成栅电极105。还有，在这时，在基板101上，形成具有例如STI(浅槽绝缘，shallow trench isolation)结构的元件分离绝缘膜104。
随后，在栅电极105的侧面形成绝缘性侧壁106之后，在基板101的表面部形成作为源区域及排出区域的杂质扩散层107，其后，在包含有栅电极105的基板101上形成层间绝缘膜108。其后，在层间绝缘膜108上形成包含与杂质扩散层107相连接的插件部分的配线109，就完成了n型金属氧化物半导体场效应晶体管。
如上所述，根据第1实施例，在非氧化性气氛中，在基板101上堆积了金属膜102后，再在氧化性气氛中使金属膜102氧化而形成金属氧化膜103。由于是在基板101不与氧化性气氛直接接触的情况下形成的金属氧化膜103，所以能够防止基板101发生氧化反应，其结果是在基板101与金属膜102之间，不形成介电常数低的界面层。这里由于非氧化性气氛是不含实质性氧的气氛，因此在堆积金属膜102时，不会发生氧向基板101的扩散。所以，不会在基板101上形成界面层，可以形成仅由金属氧化膜(HfO2膜)103，即高介电体材料所构成的栅绝缘膜103A，这样，即使在晶体管小型化的情况下，也能够防止晶体管全体的静电电容的下降，从而提高金属氧化物半导体场效应晶体管的性能。
而且，根据第1实施例，作为对图1(b)所示的金属膜102进行氧化处理的后处理，对形成金属氧化膜103的基板101加热，进行退火处理。由此可以使金属氧化膜103中的样浓度的分布更为均匀，所以能够使金属氧化膜103，即HfO2膜的成分为化学量论的成分比。
图2表示了在本实施例中，堆积了金属氧化膜(铪的氧化膜)103后，在不含实质性氧的非氧化性气氛中实行退火处理的情况下的，铪的氧化膜，即high-k层的电气特性。具体说来，是表示了high-k层物理膜厚tphy、high-k层、及其下面的界面层所构成的叠层结构全体与氧化膜换算膜厚的相关关系。而且，不含实质性氧的气氛，是由氦、氖、氩、氪、氙、氡以及氮气中的至少一种所构成。还有，不含实质性氧的气氛也可以是真空。而且，在图2中，作为比较例，还给出了堆积了铪的氧化膜后，在氧化性气氛中实行退火处理的情况下，铪的氧化膜的电气特性。
如图2所示，在本实施例中，界面层对于EOT的赋予值(假定high-k层物理膜厚为0nm时EOT的值)为1nm左右，与比较例相比，减少了约0.5nm。而且，考虑到图2所示的结果与比介电常数，可知在本实施例中，界面层的物理膜厚自身也大大减少到2nm左右。即，根据本实施例，由于使用金属氧化膜103作为栅绝缘膜，可以使金属氧化物半导体场效应晶体管的性能得以提高。另一方面，在比较例中，由于是在氧化性气氛中实行的退火处理，所以不能避免氧向基板界面的供给，其结果是形成了由硅酸盐构成的低介电常数的界面层。因此，栅绝缘膜全体(即，“high-k层”+“界面层”)的介电常数下降，导致如图2所示的EOT的增大。
而且，根据第1实施例，是在腔体(图中省略)内充填非氧化性气体的同时，使用由金属铪所构成的靶材进行溅射，而在基板101上堆积由金属铪所构成的金属膜。因此，确实能够在抑制界面层形成的同时而形成金属膜102。这里，堆积金属膜102的工序中所使用的腔体(参照图1(a))与对金属膜氧化的工序中所使用的腔体(参照图1(b))可以是同一腔体，也可以是分别的两个腔体。而且，在金属膜102的堆积工序中，靶材111也可以是金属氧化物靶或金属氮化物靶。
还有，在第1实施例中，是使用硅基板作为基板101，但也可以使用硅锗基板、镓基板、砷基板、p型硅基板、n型硅基板、SOI(silicon oninsulator)基板、SiC基板、或玻璃基板等、来取代硅基板。
还有，在第1实施例中，是使用金属铪作为堆积金属膜102的溅射靶材111，但靶材111的材料，只要是其氧化物具有高介电常数的金属，并没有特别的限制。具体地讲，作为靶材111的材料，希望能够使用例如锆、钛、钽、铝、以及镧系元素中的至少一种，或由这些金属中两种以上所构成的混合物。换言之，金属膜102，希望包含铪、锆、钛、钽、铝、以及镧系元素中的至少一种。这样，由金属膜102氧化而得到的金属氧化膜103就具有高的介电常数，因此在使用该金属氧化膜103作为栅绝缘膜103A时，即使在晶体管小型化的情况下，也能够防止晶体管全体的静电电容的低下，从而使金属氧化物半导体场效应晶体管的性能得到提高。但是，在本说明书中，所谓金属，是指其单体在固体的状态下具有良好的延展性，具有金属光泽，且具有良好的导电导热性的物质。对于这样的金属，通常可以进行各种各样的机械加工。具体地讲，属于第1族的除氢之外的元素、属于第2族的元素、属于第3族的除硼之外的元素、属于第4族的除碳与硅之外的元素、属于第八族的元素、以及属于五、六、七族中各A副族的元素都是金属。其它的铋、钋等，也是金属元素。但硼与锑等是半金属，硅也不是金属。
而且，在第1实施例中，堆积金属膜102的工序(参照图1(a))中的非氧化性气氛，是指不使基板101发生氧化反应的气氛，换言之，意味着不含实质性氧的气氛。即，即使是含有若干氧的气氛，只要是不引起基板氧化的气氛(即在基板上不形成界面层的气氛)，都可以视为非氧化性气氛。但是，希望非氧化性气氛中氧气的分压在1.33×10-2Pa以下。而且，希望非氧化性气氛，是由氦、氖、氩、氪、氙、氡以及氮气中的至少一种所构成。这样，由于能够确实减少基板发生氧化反应的可能性，所以能够确实防止基板上界面层的形成。进而，特别希望非氧化性气氛由所述各种气体中的至少一种所构成，且非氧化性气氛中氧气(包括所述各种气体以外的气体作为非氧化性气氛)的分压在1.33×10-2Pa以下。还有，由于在真空中基板也不会发生氧化反应，所以非氧化性气氛也可以是真空。
而且，在第1实施例中，对金属膜102进行氧化处理的氧化性气氛，是指含有实质性氧的气氛，换言之，意味着在形成金属膜102的基板101上进行实际的氧化反应的气氛。即，氧化性气氛包含有例如氧原子、氧分子、或氧离子等氧化种类，但氧化性气氛中所包含的氧化种类，只要能够引起金属膜102的氧化反应，并没有特别的限制，例如，氧化性气氛还可以包含由等离子体化的氧或由光的激励所产生的氧。但是，有必要根据氧化性气氛中所包含的氧的种类进行控制。例如，如果氧化性气氛的种类为氧离子，则由于低温下也能够注入基板101(正确地讲，应该是形成金属膜102的基板101)，所以可控制对于基板的注入深度。
还有，在第1实施例中，在对金属膜102进行氧化处理的等离子体处理腔体(图中省略)中通入了氧气113，但也可以通入N2O气体以取代氧气，而且，还可以通入由氧气或N2O气体等氧化性气氛与惰性气体或氮气的混合气体。也就是说，在等离子体处理腔体内通入的气体，只要能够使金属膜102发生氧化反应，并没有特别的限制。
还有，在第1实施例中，在由硅构成的基板101上直接形成了金属膜102。但也可以在形成金属膜102之前，对基板101实施作为前处理的氮化处理等。具体说来，在充填氮气或氨气的腔体内置入基板101，使其表面氮化。这样，基板最表面的硅原子，就会与氮原子结合而生成SiN。即，能够在硅原子与氧原子结合之前使其与氮原子相结合。因此，能够防止基板101中的硅原子的扩散及与氧的结合，即能够防止由硅酸盐构成的界面层的形成。
还有，在第1实施例中，在基板101上形成金属膜102之前，可以用氢氟酸水溶液对基板101的表面上存在的自然氧化膜进行清洗。这样做，能够露出基板101的硅清洁表面，由此可以将基板表面上的灰尘、水分、以及由其他工序所粘附的金属等加以去除。
还有，在第1实施例的金属膜102的堆积工序中，能够通过控制溅射时间而得到具有所希望厚度的金属膜(金属铪的膜)。即，可以通过溅射时间的变化来得到具有各种厚度的金属铪的膜。
还有，在第1实施例的金属膜102的堆积工序中，理想的是基板101的温度能够保持在0℃以上，300℃以下。也就是说，降低基板101的温度，能够减少基板101发生氧化反应的可能性。在这种情况下，理想的是基板101的温度能够保持在100℃以上，200℃以下。基板101的温度在100℃以上时，由于基板101上的水分的蒸发，就容易在基板101上形成金属膜102。但是，如前所述，当基板101的温度低时，在基板101上就不容易形成界面层。而且，在本实施例中，形成金属铪的膜作为金属膜102的情况下，如果使基板101的温度在600℃以下，能够在形成非晶质金属氧化膜的同时，防止金属氧化膜的剖面构造中柱状结构的生成。
还有，在第1实施例的金属膜102的堆积工序中，当构成金属膜的金属颗粒向基板101飞出时，最好将每个颗粒的能量控制在1eV以下。特别是在金属膜102的堆积工序的腔体内的真空度约为400Pa的情况下，最好能够把每个颗粒的能量控制在0.05eV以上且1eV以下。其理由如下，也就是说，由于当基板101上飞来的金属颗粒的能量高时，金属颗粒能够进入基板101内，所以就会产生基板101中的硅原子与金属原子相互混合的混合效果，其结果是，在金属膜102的下侧的基板101的表面上形成硅化物合金。在形成硅化物的情况下，在对金属膜102实行氧化处理时，硅化物也会氧化，这就有可能使硅化物全体变为有硅酸盐所构成的界面层。所以，在金属膜102的堆积工序中，不希望形成硅化物，因此有必要将每个颗粒的能量设置在1eV以下。还有，使每个颗粒的能量变小的方法，可以考虑采用使金属颗粒仅具有热能量程度的颗粒能量的成膜方法，例如真空蒸镀法、电子束蒸镀法、激光蒸镀法、或化学气相沉积(CVD，chemical vapor depsition)等方法，取代溅射法，实行金属膜102的堆积。
还有，在第1实施例的对金属膜102实行氧化处理中，基板101的温度最好能够保持在0℃以上，300℃以下。也就是说，降低基板101的温度，可以减少基板101发生氧化的可能性。而且，本实施例中的氧化处理，是指通过在氧化气氛中的处理，使金属膜或金属氮化膜变为金属氧化膜或金属氧化氮化膜。
这里，图3给出了本实施例的氧化处理中所使用的氧化处理装置的一例，具体地讲是等离子体处理装置的概略结构。如图3所示，离子处理装置具有将堆积了金属膜102的基板101装入的等离子体处理腔体150。在等离子体处理腔体150的底部，通过保持部件152安装有下部电极151，在该下部电极151的上面设置有基板101。由第1RF电源154通过第1匹配器153，对下部电极151施加RF电力。在等离子体处理腔体150的顶部安装有RF电极155，同时，由第2RF电源157通过第2匹配器156，对RF电极155施加RF电力。而且，还由生产气体罐158通过气体供应线159，向等离子体处理腔体150内通入氧气或N2O气体等氧化性气氛。在等离子体处理腔体150内通入了氧化性气氛的状态下，对RF电极155施加RF电力时，就会产生等离子体160。此时，由于对下部电极施加了电力，所以能够对与基板101上的铪金属膜(图中省略)发生反应的氧原子(也包括原子团)或氧离子的能量、或者氧离子的剂量进行控制。例如在对下部电极不施加RF电力，使腔体内为浮游电位的情况下，向金属膜102注入的氧化种类122的大部分是氧原子。而在对下部电极施加了RF电力的情况下，氧化种类122中的氧离子就由于自己的偏置电压而注入金属膜102。也就是说，对于铪金属膜通过进行使用氧气或N2O气体的等离子体处理，能够对注入铪金属膜的氧原子或氧离子的注入深度及注入量进行控制的同时，对铪金属膜进行氧化处理。这里，注入金属膜的氧化种类，也可以是由光而给予了能量的氧。
如前所述，对金属膜102(即铪金属膜)进行氧化处理的处理深度(铪金属膜的氧化厚度)，可以由氧原子或氧离子的能量所控制。图4表示在本实施例中，在把具有各种能量的氧离子注入铪金属膜的情况下的深度方向上氧浓度的轮廓图。在图4中，纵坐标为浓度(单位：cm-3)，横坐标为注入深度(单位：nm)。如图4所示，随着离子能量由200eV到500eV、1000eV的增大，铪金属膜中氧离子的行程，即铪金属膜的处理深度也不断增加。
还有，在第1实施例中，虽然使用了等离子体处理装置作为对金属膜102进行氧化处理的装置，但是也可以使用离子注入装置、离子源、等离子体发生装置、或溅射装置等，来取代等离子体处理装置。而且，为了对金属膜102进行氧化处理的氧化种类(氧原子或氧离子)给予能量，所使用的是等离子体，但也可以使用激光或紫外线等光给予氧原子或氧离子能量，取代等离子体。
还有，在第1实施例中，作为对金属膜氧化处理的后处理，通过对形成了金属氧化膜103的基板101加热而进行退火处理的工序，最好能够在非氧化性气氛中进行。这样，就能够防止基板101的氧化。这里，非氧化性气氛，希望是由氦、氖、氩、氪、氙、氡以及氮气中的至少一种所构成。还有，非氧化性气氛也可以是真空。进而，在所述进行退火处理的工序中，基板的温度最好保持在0℃以上，600℃以下。这样，能够防止基板101的氧化。而且，还能够在保持金属氧化膜103为非晶的同时，防止金属氧化膜103的剖面构造中柱状结构的生成。
图5是表示作为本实施例的变形例的，在硅基板上堆积的铪金属层的厚度有各种变化的同时，在该铪金属层上堆积了由HfO2所构成一定厚度的金属氧化层的情况下的表示硅基板的透射型电子显微镜图像的模式图、并且表示在热处理后的high-k层及界面层各自的物理膜厚。这里，high-k层是指，堆积了一定厚度的金属氧化物层时，该金属氧化物的层与由铪金属层的氧化而生成的金属氧化物层形成了一体化的层。
如图5(a)所示的情况，在不形成铪金属层(铪金属层的堆积厚度为0nm)，仅堆积厚度为1.3nm的HfO2层的情况下，界面层的厚度为2.8nm，而high-k层(即热处理后的HfO2层)的厚度为1.6nm。即，在这种情况下，界面层的厚度很大。
如图5(b)所示的情况，在厚度为1.3nm的铪金属层上，堆积了厚度为1.3nm的HfO2层的情况下，界面层的厚度为1.7nm，而热处理后的HfO2层的厚度为3.9nm。即，在这种情况下，界面层的厚度变小。
如图5(c)所示的情况，在厚度为2.6nm的铪金属层上，堆积了厚度为1.3nm的HfO2层的情况下，界面层的厚度为0.8nm，而热处理后的HfO2层的厚度为3.9nm。即，在这种情况下，界面层的厚度进一步变小。
如图5(d)所示的情况，在厚度为3.9nm的铪金属层上，堆积了厚度为1.3nm的HfO2层的情况下，界面层的厚度为0.5nm，而热处理后的HfO2层的厚度为7nm。即，在这种情况下，界面层的厚度最小。
为了对以上说明的内容更容易理解，将图5所示的数据中铪金属层的堆积厚度与界面层的物理厚度之间的相关关系表示在图6之中。由图5及图6可知，随着初期金属层(铪金属层)厚度的增加，而界面层的厚度减小。这是由于初期金属层的存在抑制了氧向基板表面的扩散，从而抑制了界面层的形成。
也就是说，利用在基板上堆积金属层后，再在该金属层上堆积金属氧化物层的方法，能够在抑制由硅酸盐所构成的低介电常数的界面层的形成的同时，而形成high-k栅绝缘膜。还有，使用该方法能够有力地防止界面层的形成，另一方面，根据使用该方法时条件的变化，还可能形成极薄的界面层。具体地讲，如果将界面层的厚度抑制在1.7nm以下，就可以由堆积高介电常数的膜，达到提高金属氧化物半导体场效应晶体管性能的效果。与此相比，如果界面层的厚度达到2nm以上，那么即使是堆积高介电常数的膜，也不能得到提高金属氧化物半导体场效应晶体管性能的效果。所以，在使用在基板上堆积金属层后，再在该金属层上堆积金属氧化物层的方法的情况下，希望能够将界面层的厚度抑制在1.7nm以下，最好是不形成界面层。
(第2实施例)
以下参照图面对本发明的第2实施例中的半导体制造装置加以说明。第2实施例与第1实施例的不同之处在于，第1实施例中使用的是金属膜(铪金属膜)，而第2实施例中使用的是金属氮化膜(HfN膜)。除此之外，除非有特别的说明，第2实施例都与第1实施例基本相同。
图7(a)～(c)是表示本发明第2实施例中半导体元件制造方法的各工序的剖面图。进一步讲，在图7(a)～(c)中，通过对与图1(a)～(d)中所示的第1实施例相同的构成要素都赋予相同的符号，以省略说明。
首先，如图7(a)所示，在腔体(图中省略)内装入由硅构成的基板101的同时，在该腔体内准备例如由金属铪构成的靶材111，其后，在腔体内充填氩气和氮气的混合气体。这样，腔体内就成为非氧化性气氛。随后，在腔体内施加电压，使其发生放电。这样做，可以由反应性溅射使铪原子121与氮原子123飞向基板101，由此能够在基板101上堆积由HfN构成的金属氮化膜131。而且，还可以使用氩气以外的惰性气体与氮气的混合气体，来取代氩气和氮气的混合气体。
接着，如图7(b)所示，由在氧化性气氛中对金属氮化膜的氧化，形成由HfON所构成的金属氧化氮化膜132。具体地讲，将堆积了金属氮化膜131的基板101装入等离子体处理装置的等离子体处理腔体(图中省略)，将基板101设置在下部电极(图中省略)之上。接下来，在等离子体处理腔体内充填氧气113后，通过对离子处理装置的RF电极(图中省略)施加电力，发生由氧气113所构成的等离子体。接下来，对设置有基板101的下部电极施加电力，使包含原子团的氧原子及氧离子等氧化种类122飞向金属氮化膜131。也就是说，对于由HfN构成的金属氮化膜131，通过进行使用氧113的等离子体处理，向金属氮化膜131中注入氧，由此形成由HfON所构成的金属氧化氮化膜132。而且，还可以使用N2O气体来取代氧气113。
接着，对形成了金属氧化氮化膜132的基板101进行加热，作为对如图7(b)所示的金属氮化膜131的氧化处理的后处理。具体地讲，如图7(c)所示，在腔体(图中省略)内装入基板101的同时，对该腔体充填氮气114。这样，腔体内就成为非氧化性气氛。随后对基板加热，进行退火处理。这样，就能够避开向基板101表面供给氧，换言之，在防止界面层形成的同时，使金属氧化氮化膜132中氧的分布均匀化。即，得到具有化学量论成分比的金属氧化氮化膜132。而且，还可以使用其它的惰性气体构成非氧化性气氛，取代构成非氧化性气氛的氮气114。
其后，虽然图中做了省略，使用金属氧化氮化膜132作为栅绝缘膜，来取代第1实施例中的金属氧化膜103，采用与第1实施例中图1(d)所示的相同工序，完成n型金属氧化物半导体场效应晶体管。
根据第2实施例，在第1实施例的效果的基础上，还可以得到以下效果。即，由于是在基板101上形成金属氮化膜131后，对金属氮化膜131进行氧化，所以基板101不与氧化性气氛直接接触。而且，金属氮化膜131中所包含的氮原子，与基板101最表面的硅原子结合而生成SiN。因此，能够防止基板101中的硅原子的扩散及与氧原子的结合，即确实能够防止界面层的形成。
还有，在第2实施例中，是使用了氮化铪膜作为金属氮化膜131，但也可以使用氮化锆、氮化钛、氮化钽、氮化铝、以及氮化镧系元素膜等，来取代氮化铪膜。或者是，金属氮化膜131包含氮化铪、氮化锆、氮化钛、氮化钽、氮化铝、以及氮化镧系元素中的至少一种。这样，就能够在防止基板101与氧化性气氛直接接触的同时，形成介电常数高的金属氧化氮化膜。
(第3实施例)
以下参照图面对本发明的第3实施例中的半导体制造装置加以说明。第3实施例与第1实施例的不同之处在于，第1实施例中使用的是金属膜(铪金属膜)，而第3实施例中使用的是金属氧化膜(HfO2膜)。除此之外，除非有特别的说明，第3实施例都与第1实施例基本相同。
图8(a)～(c)是表示本发明第3实施例中半导体元件制造方法的各工序的剖面图。进一步讲，在图8(a)～(c)中，与图1(a)～(d)中所示的第1实施例相同的构成要素都赋予相同的符号，所以省略对其的说明。
首先，如图8(a)所示，在腔体(图中省略)内装入由硅构成的基板101的同时，在该腔体内准备例如由氧化铪构成的靶材116，其后，在腔体内充填氩气112。这样，腔体内就成为非氧化性气氛。随后，在腔体内施加电压，使其发生放电。这样做，可以由反应性溅射使铪原子121与氧原子124飞向基板101，由此能够在基板101上堆积由HfO2-x(0＜x＜2)构成的金属氧化膜133。在金属氧化膜133中，氧的含量比化学量论组成略少。
接着，如图8(b)所示，由在氧化性气氛中对金属氧化膜133的氧化，形成由HfO2所构成的金属氧化氧化膜134。即形成具有化学量论组成的金属氧化氧化膜134。具体地讲，将堆积了金属氧化膜133的基板101装入等离子体处理装置的等离子体处理腔体(图中省略)，将基板101设置在下部电极(图中省略)上。接下来，在等离子体处理腔体内充填氧气113后，通过对离子处理装置的RF电极(图中省略)施加电力，发生由氧气113所构成的等离子体。接下来，对设置有基板101的下部电极施加电力，使包含原子团的氧原子及氧离子等氧化种类122飞向金属氧化膜133。也就是说，对于由HfO2-x构成的金属氧化膜133，通过进行使用氧气113的等离子体处理，向金属氧化膜133中注入氧，由此形成由HfO2所构成的金属氧化膜134。而且，还可以使用N2O气体来取代氧气113。
接着，对形成了金属氧化膜134的基板101进行加热，作为对如图8(b)所示的金属氧化膜133的氧化处理的后处理。具体地讲，如图8(c)所示，在腔体(图中省略)内装入基板101的同时，对该腔体充填氮气114。这样，腔体内就成为非氧化性气氛。随后对基板加热，进行退火处理。这样，就能够避开向基板101表面供给氧，换言之，在防止界面层形成的同时，能够提高金属氧化膜134的电气特性。而且，还可以使用其它的惰性气体构成非氧化性气氛，取代构成非氧化性气氛的氮气114。
其后，虽然图中做了省略，使用金属氧化膜134作为栅绝缘膜，来取代第1实施例中的金属氧化膜103，采用与第1实施例中图1(d)所示的相同工序，完成n型金属氧化物半导体场效应晶体管。
根据第3实施例，由于是在基板101不与氧化性气氛直接接触的情况下形成金属氧化膜134，所以与第1实施例同样，能够有力地抑制基板101的氧化，换言之，能够在抑制由硅酸盐等构成的低介电常数的界面层形成的同时，形成仅由高介电常数材料金属氧化膜134所构成的栅绝缘膜。
还有，在第3实施例中，是使用了氧化铪膜作为金属氧化膜133(即金属氧化膜134)，但也可以使用氧化锆、氧化钛、氧化钽、氧化铝、以及氧化镧系元素膜等，来取代氧化铪膜。或者是，金属氧化膜133包含氧化铪、氧化锆、氧化钛、氧化钽、氧化铝、以及氧化镧系元素中的至少一种。这样，就能够在防止基板101发生氧化反应的同时，形成介电常数高的金属氧化氧化膜。
(第4实施例)
以下参照图面对本发明的第4实施例中的半导体制造装置加以说明。第4实施例与第1实施例的不同之处如下。即，在第4实施例中，由金属膜(初期金属膜)的氧化处理而形成的金属氧化膜的厚度，比欲形成的栅绝缘膜的膜厚要小，通过金属膜的堆积与氧化处理的重复操作，使金属氧化膜的厚度增大，使用由此所得到的，具有所希望的厚度的金属膜作为栅绝缘膜。除此之外，除非有特别的说明，第4实施例都与第1实施例基本相同。
图9(a)～(d)是表示本发明第4实施例中半导体元件制造方法(具体说来是由HfO2所构成的栅绝缘膜的形成方法)的各工序的剖面图。进一步讲，在图9(a)～(d)中，与图1(a)～(d)中所示的第1实施例相同的构成要素都赋予相同的符号，所以其说明被省略。
首先，采用氢氟酸水溶液对由硅构成的基板101的表面所存在的自然氧化膜(图中省略)进行去除，使基板101露出硅的清洁表面。接着，如图9(a)所示，在腔体(图中省略)内装入由硅构成的基板101的同时，在该腔体内准备例如由金属铪构成的靶材111，其后，在腔体内充填氩气112。这样，腔体内就成为非氧化性气氛。这里，非氧化性气氛是指不含实质性氧的气氛，也可以由氩气以外的惰性气体所构成。随后，在腔体内施加电压，使其发生放电。这样做，可以由反应性溅射使铪原子121自由铪金属构成的靶材111飞向基板101，由此能够在基板101上堆积由金属铪构成的第1金属膜135。这里，控制溅射时间，就能够得到具有所希望厚度的第1金属膜(铪金属膜)。而且，第1金属膜135的堆积在金属铪的晶化温度(约600℃)以下进行时，没有观察到剖面中的柱状结构，形成了非晶的铪金属膜。
接着，如图9(b)所示，由在氧化性气氛中对金属氧化膜135的氧化，形成由HfO2所构成的第1金属氧化氧化膜136。具体地讲，将堆积了第1金属氧化膜135的基板101装入等离子体处理装置的等离子体处理腔体(图中省略)，将基板101设置在下部电极(图中省略)上。接下来，在等离子体处理腔体内充填氧气113后，通过对离子处理装置的RF电极(图中省略)施加电力，发生由氧气113所构成的等离子体。接下来，对设置有基板101的下部电极施加电力，使包含原子团的氧原子及氧离子等氧化种类122飞向第1金属氧化膜135。也就是说，对于由金属铪构成的第1金属氧化膜135，通过进行使用氧气113的等离子体处理，向第1金属氧化膜135中注入氧，由此形成由HfO2所构成的第1金属氧化膜136。而且，还可以使用N2O气体来取代氧气113。
接着，如图9(c)所示，采用与图9(a)中所示的相同的工序，使用由金属铪构成的靶材111，在由氩气构成的气氛(不含实质性氧的非氧化性气氛)中，由反应性溅射使铪原子121飞向基板101。由此在第1金属氧化膜136上堆积第2金属膜137。
接着，如图9(d)所示，采用与图9(b)中所示的相同的工序，使用氧气113进行等离子体处理，使含有原子团的氧原子及氧离子等氧化种类122飞向第2金属膜137。由此使第2金属膜137氧化，形成第2金属氧化膜138。
在本实施例中，由于重复进行了上述金属膜的堆积与将该金属膜暴露于氧化性气氛中的工序，所以能够使金属氧化膜(正确地讲是金属氧化膜的叠层体)的厚度达到所希望的值。这里，对金属膜实施氧化处理时，金属膜(铪金属膜)的厚度，与氧离子等氧化种类的行程大体相等或比其小，所以能够控制基板上供给了氧而引起的界面层的形成。
还有，所述金属膜的堆积与氧化处理的重复操作刚结束时，在金属氧化膜的叠层体中，氧原子与金属原子(铪原子)的结合状态及氧浓度的分布的均匀性是不充分的。因此，为了得到具有充分电气特性的金属氧化膜，就有必要对由所述金属膜的堆积与氧化处理的重复操作而得到的，达到最终膜厚的金属氧化膜进行退火处理。其后，虽然图中做了省略，使用达到最终膜厚的金属氧化膜作为栅绝缘膜。取代第1实施例中的金属氧化膜103，并采用与第1实施例中图1(d)所示相同的工序，完成n型金属氧化物半导体场效应晶体管。
根据第4实施例，在第1实施例的效果的基础上，还可以得到以下效果。即，即使在由金属膜的氧化处理而形成的金属氧化膜的厚度，比欲形成的栅绝缘膜的膜厚小的情况，通过金属膜的堆积与氧化处理的重复操作，使金属氧化膜的厚度增大，直至所希望的膜厚(欲形成的栅绝缘膜的膜厚)。
(第5实施例)
以下参照图面对本发明的第5实施例中的半导体制造装置加以说明。第5实施例与第1实施例的不同之处如下。即，在第5实施例中，由金属膜(初期金属膜)的氧化处理而形成的金属氧化膜的厚度，比欲形成的栅绝缘膜的膜厚要大，在金属膜的氧化处理后，或者在该氧化处理后的热处理后，对金属氧化膜实行干式蚀刻或湿式蚀刻。使用由此减薄的金属氧化膜，即具有所希望厚度的金属氧化膜作为栅绝缘膜。除此之外，除非有特别的说明，第5实施例都与第1实施例基本相同。
图10(a)～(c)是表示本发明第5实施例中半导体元件制造方法的各工序的剖面图。进一步讲，在图10(a)～(c)中，与图1(a)～(d)中所示的第1实施例相同的构成要素都赋予相同的符号，所以其说明被省略。
首先，如图10(a)所示，在由硅构成的基板101上，采用溅射的方法直接形成由金属铪构成的金属膜141。具体地讲，成膜装置在腔体(图中省略)内装入由硅构成的基板101的同时，在该腔体内准备例如由金属铪构成的靶材111，其后，在腔体内充填氩气112。这样，腔体内就成为非氧化性气氛。这里，非氧化性气氛是指不含实质性氧的气氛，也可以由氩气以外的惰性气体所构成。随后，在腔体内施加电压，使其发生放电。这样做，可以由反应性溅射使铪原子121从由铪金属构成的靶材111飞向基板101，由此能够在基板101上堆积由金属铪构成的金属膜(铪金属膜)141。这里，控制溅射时间，就能够得到具有所希望厚度的金属膜141。而且，金属膜141的堆积在金属铪的晶化温度(约600℃)以下进行时，没有观察到剖面中的柱状结构，形成了非晶的铪金属膜。
接着，如图10(b)所示，对图10(a)所示的金属膜141的堆积工序中所使用的腔体内的氩气112中添加氧气，即通入氩气与氧气的混合气体117，之后，在氧化性气氛中使用由金属铪构成的靶材111进行反应性溅射。由此使铪原子121，与包含有原子团的氧原子及氧离子等氧化种类122飞向基板101，从而堆积由HfO2所构成的金属氧化膜142。此时，前面所堆积的金属膜141也在氧化性气氛中氧化，成为金属氧化膜142的一部分。还有，图10(b)所示的金属膜142的堆积工序中所使用的腔体，与图10(a)所示的金属膜141的堆积工序中所使用的腔体，也可以是分别的腔体。
随后，虽然图中做了省略，在非氧化气氛中，例如在不含实质性氧的氮气气氛中，对基板101实行700℃的热处理15分钟。由此抑制由硅酸盐等构成的界面层的形成，同时使金属氧化膜142中氧浓度的分布均匀，所以能够得到由具有化学量论成分的HfO2所构成的金属氧化膜142。该由具有化学量论成分的HfO2所构成的金属氧化膜142可以作为高介电常数的栅绝缘膜而使用。
还有，在本实施例中，由于由图10(b)所示的工序形成的金属氧化膜142的厚度，比欲形成的栅绝缘膜的厚度大，所以接着，如图10(c)所示，使用氯气118对金属氧化膜142实行干式蚀刻。这样，使金属氧化膜142与氯原子反应，使金属氧化膜142的厚度减薄到所希望的厚度(栅绝缘膜的厚度)。还有，在图10(c)中，由点线表示了由图10(b)所示的工序刚堆积结束时金属氧化膜142的外形。其后，虽然图中做了省略，使用所述薄膜化的金属氧化膜142作为栅绝缘膜，取代第1实施例中的金属氧化膜103，并采用与第1实施例中图1(d)所示相同的工序，完成n型金属氧化物半导体场效应晶体管。
根据第5实施例，在第1实施例的效果的基础上，还可以得到以下效果。就是说，即使在由金属膜141的氧化处理而形成的金属氧化膜142的厚度，比欲形成的栅绝缘膜的膜厚大的情况，通过对金属氧化膜142进行蚀刻处理，使金属氧化膜的厚度减小，直至所希望的膜厚(欲形成的栅绝缘膜的膜厚)。
还有，在第5实施例中，为了提高金属氧化膜142的电气特性而进行的热处理，是在对金属氧化膜142干式蚀刻之前进行的。但是也可以在对金属氧化膜142进行了干式蚀刻，确定了金属氧化膜142的最终厚度之后，再进行热处理。
而且，在第5实施例中，虽然对金属氧化膜142的干式蚀刻所使用的蚀刻气体的种类没有特别的限定，但最好使用含有氯原子及氯离子中至少一种的含氯气体、含氟气体、或含卤族元素的气体。这样，能够确实对金属氧化膜142进行蚀刻。
根据本发明，由于基板不与氧化性气氛接触而形成金属氧化膜，所以能够防止基板发生氧化反应，在基板与金属氧化膜之间不形成由介电常数低的硅酸盐等构成的界面。因此能够形成仅由高介电常数材料金属氧化膜所构成的栅绝缘膜，即使在晶体管小型化的情况下，也能够防止晶体管全体的静电电容的下降，因此能够提高金属氧化物半导体场效应晶体管的性能。

Claims (21)

1.一种半导体元件的制造方法，其特征在于：包括在非氧化性气氛中在基板上堆积金属膜的第1工序和在氧化性气氛中通过使所述金属膜的氧化而形成金属氧化膜的第2工序。
2.根据权利要求1所述的半导体元件的制造方法，其特征在于：所述金属氧化膜被作为晶体管的栅绝缘膜。
3.根据权利要求1所述的半导体元件的制造方法，其特征在于：所述第1工序，包括通过对配置有所述基板的腔体内一边充填非氧化性气氛，一边采用金属靶进行溅射，在所述基板上堆积所述金属膜的工序。
4.根据权利要求1所述的半导体元件的制造方法，其特征在于：在所述第1工序中，非氧化性气氛中的氧气分压在1.33×10-2Pa以下。
5.根据权利要求1所述的半导体元件的制造方法，其特征在于：所述金属膜包含铪、锆、钛、钽、铝、以及镧系元素中的至少一种。
6.根据权利要求1所述的半导体元件的制造方法，其特征在于：在所述第1工序中，取代所述金属膜而堆积金属氮化物膜或金属氧化物膜。
7.根据权利要求6所述的半导体元件的制造方法，其特征在于：所述金属氮化物膜，包含氮化铪、氮化锆、氮化钛、氮化钽、氮化铝、以及氮化镧系元素中的至少一种。
8.根据权利要求6所述的半导体元件的制造方法，其特征在于：所述金属氧化物膜，包含氧化铪、氧化锆、氧化钛、氧化钽、氧化铝、以及氧化镧系元素中的至少一种。
9.根据权利要求1所述的半导体元件的制造方法，其特征在于：在所述第1工序中包含将所述基板的温度保持在0℃以上、300℃以下的工序。
10.根据权利要求1所述的半导体元件的制造方法，其特征在于：所述第1工序包括，使构成所述金属膜的金属颗粒的每个颗粒以0.05eV以上、且1eV以下的能量飞向所述基板的工序。
11.根据权利要求1所述的半导体元件的制造方法，其特征在于：所述第2工序中的氧化性气氛包含有氧离子。
12.根据权利要求11所述的半导体元件的制造方法，其特征在于：所述金属膜的厚度与所述氧离子的行程大致相等。
13.根据权利要求1所述的半导体元件的制造方法，其特征在于：所述第2工序中的氧化性气氛包含由等离子体化的氧或由光的激励所产生的氧。
14.根据权利要求1所述的半导体元件的制造方法，其特征在于：所述第2工序包括将所述基板的温度保持在0℃以上、300℃以下的工序。
15.根据权利要求1所述的半导体元件的制造方法，其特征在于：通过交替地反复进行所述第1工序和第2工序，使形成的金属氧化膜达到作为栅绝缘膜所希望的厚度。
16.根据权利要求1所述的半导体元件的制造方法，其特征在于：在所述第2工序之后，设置对所述基板进行加热的第3工序。
17.根据权利要求16所述的半导体元件的制造方法，其特征在于：所述第3工序是在非氧化性气氛中进行。
18.根据权利要求17所述的半导体元件的制造方法，其特征在于：所述非氧化性气氛是由惰性气体构成，或者为真空。
19.根据权利要求16所述的半导体元件的制造方法，其特征在于：所述第3工序包括将所述基板的温度保持在0℃以上，600℃以下的工序。
20.根据权利要求1所述的半导体元件的制造方法，其特征在于：在所述第1工序之前，进一步设置对所述基板实施氮化处理的工序。
21.根据权利要求1所述的半导体元件的制造方法，其特征在于：在所述第2工序之后，进一步设置对所述金属氧化膜实施干式蚀刻或湿式蚀刻的工序。
CNB021527989A 2001-12-18 2002-11-28 半导体元件的制造方法 Expired - Fee Related CN100468638C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-384344 2001-12-18
JP2001384344 2001-12-18
JP2001384344 2001-12-18

Publications (2)

Publication Number Publication Date
CN1427454A true CN1427454A (zh) 2003-07-02
CN100468638C CN100468638C (zh) 2009-03-11

Family

ID=19187715

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021527989A Expired - Fee Related CN100468638C (zh) 2001-12-18 2002-11-28 半导体元件的制造方法

Country Status (2)

Country Link
US (1) US7115533B2 (zh)
CN (1) CN100468638C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112038394A (zh) * 2020-07-24 2020-12-04 西安电子科技大学 一种能够提高阈值电压稳定性的mosfet的制备方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064317A (ja) * 2003-08-18 2005-03-10 Semiconductor Leading Edge Technologies Inc 半導体装置
US6939815B2 (en) * 2003-08-28 2005-09-06 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric
JPWO2005022624A1 (ja) * 2003-08-28 2007-11-01 国立大学法人東京農工大学 絶縁膜形成方法
KR100499954B1 (ko) * 2003-08-30 2005-07-05 동부아남반도체 주식회사 반도체 소자의 전계 효과 트랜지스터 제조 방법
US7709403B2 (en) * 2003-10-09 2010-05-04 Panasonic Corporation Silicon carbide-oxide layered structure, production method thereof, and semiconductor device
US20050153571A1 (en) * 2003-11-17 2005-07-14 Yoshihide Senzaki Nitridation of high-k dielectric films
JP2005340721A (ja) * 2004-05-31 2005-12-08 Anelva Corp 高誘電率誘電体膜を堆積する方法
JP3986513B2 (ja) * 2004-08-05 2007-10-03 株式会社シンクロン 薄膜形成装置
US20060151845A1 (en) * 2005-01-07 2006-07-13 Shrinivas Govindarajan Method to control interfacial properties for capacitors using a metal flash layer
US7160779B2 (en) * 2005-02-23 2007-01-09 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric
US20060292578A1 (en) * 2005-06-28 2006-12-28 Weidong Zheng DNA polymerase blends and mutant DNA polymerases
US7268088B2 (en) * 2005-08-04 2007-09-11 Texas Instruments Incorporated Formation of low leakage thermally assisted radical nitrided dielectrics
JP5037242B2 (ja) * 2007-07-06 2012-09-26 キヤノンアネルバ株式会社 半導体素子の製造方法
JP4584356B2 (ja) * 2008-12-26 2010-11-17 キヤノンアネルバ株式会社 基板処理方法、基板処理装置、ｍｏｓ−ｆｅｔの製造方法、不揮発メモリの製造方法、およびコンピュータ読み取り可能な記録媒体
FR2950878B1 (fr) 2009-10-01 2011-10-21 Saint Gobain Procede de depot de couche mince
JP6006328B2 (ja) * 2011-11-24 2016-10-12 ユニバーシティ オブ マニトバ 金属膜の酸化
US8956912B2 (en) * 2012-01-26 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8916424B2 (en) 2012-02-07 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8999773B2 (en) 2012-04-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Processing method of stacked-layer film and manufacturing method of semiconductor device
US20140273525A1 (en) * 2013-03-13 2014-09-18 Intermolecular, Inc. Atomic Layer Deposition of Reduced-Leakage Post-Transition Metal Oxide Films
US9053926B2 (en) * 2013-03-18 2015-06-09 International Business Machines Corporation Cyclical physical vapor deposition of dielectric layers
US10361290B2 (en) 2014-03-14 2019-07-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising adding oxygen to buffer film and insulating film
DE102014109147A1 (de) 2014-06-30 2015-12-31 Infineon Technologies Ag Feldeffekthalbleiter-Bauelement sowie Verfahren zu dessen Betrieb und Herstellung
US9685560B2 (en) 2015-03-02 2017-06-20 Semiconductor Energy Laboratory Co., Ltd. Transistor, method for manufacturing transistor, semiconductor device, and electronic device
KR20190045639A (ko) * 2017-10-24 2019-05-03 삼성전자주식회사 반도체 제조 장치, 메모리 소자, 메모리 소자의 제조 방법

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5415668A (en) 1975-06-30 1979-02-05 Handotai Kenkyu Shinkokai Method of producing semiconductor
JPS56147470A (en) 1980-04-17 1981-11-16 Nec Corp Semiconductor device
JPS58154258A (ja) 1982-03-10 1983-09-13 Fujitsu Ltd 半導体装置の製造方法
JPS59112627A (ja) 1982-12-20 1984-06-29 Fujitsu Ltd タンタル膜の酸化処理方法
JPS59114863A (ja) 1982-12-22 1984-07-03 Fujitsu Ltd 半導体装置の製造方法
JPS59119734A (ja) 1982-12-25 1984-07-11 Fujitsu Ltd 半導体装置の製造方法
JPS59188957A (ja) 1983-04-11 1984-10-26 Nec Corp 半導体装置用キヤパシタの製造方法
US4464701A (en) 1983-08-29 1984-08-07 International Business Machines Corporation Process for making high dielectric constant nitride based materials and devices using the same
JPS63259070A (ja) 1987-04-14 1988-10-26 Sharp Corp 金属酸化物薄膜作成方法
JPH01154547A (ja) 1987-12-11 1989-06-16 Nec Corp 容量の製造方法
US4937094A (en) * 1988-05-26 1990-06-26 Energy Conversion Devices, Inc. Method of creating a high flux of activated species for reaction with a remotely located substrate
JP3061426B2 (ja) 1991-01-01 2000-07-10 忠弘 大見 Ｄｒａｍメモリセルの製造方法
JPH06101019A (ja) 1992-09-18 1994-04-12 Fujitsu Ltd アルミナ膜形成方法
EP0657562B1 (en) * 1993-11-12 2001-09-12 PPG Industries Ohio, Inc. Durable sputtered metal oxide coating
US6020243A (en) * 1997-07-24 2000-02-01 Texas Instruments Incorporated Zirconium and/or hafnium silicon-oxynitride gate dielectric
US6020024A (en) * 1997-08-04 2000-02-01 Motorola, Inc. Method for forming high dielectric constant metal oxides
US5937303A (en) * 1997-10-29 1999-08-10 Advanced Micro Devices High dielectric constant gate dielectric integrated with nitrogenated gate electrode
TW392220B (en) * 1997-11-24 2000-06-01 United Microelectronics Corp Structure of barrier layer and glue layer on polysilicon layer and method of manufacturing the same
JPH11168096A (ja) 1997-12-04 1999-06-22 Sony Corp 高誘電酸化膜の形成方法
KR100376264B1 (ko) 1999-12-24 2003-03-17 주식회사 하이닉스반도체 게이트 유전체막이 적용되는 반도체 소자의 제조 방법
JP3447644B2 (ja) 2000-01-28 2003-09-16 株式会社東芝 半導体装置の製造方法及び電界効果型トランジスタの製造方法
US6420742B1 (en) * 2000-06-16 2002-07-16 Micron Technology, Inc. Ferroelectric memory transistor with high-k gate insulator and method of fabrication
US6602753B2 (en) * 2000-07-26 2003-08-05 Kabushiki Kaisha Toshiba Semiconductor device having a gate insulating film comprising a metal oxide and method of manufacturing the same
JP4801248B2 (ja) 2000-10-31 2011-10-26 アプライド マテリアルズ インコーポレイテッド 酸化膜形成方法及び装置
JP2002184973A (ja) * 2000-12-11 2002-06-28 Hitachi Ltd 半導体装置及びその製造方法
JP4367599B2 (ja) 2000-12-19 2009-11-18 日本電気株式会社 高誘電率薄膜の成膜方法
CN1841675A (zh) * 2003-02-12 2006-10-04 松下电器产业株式会社 半导体器件的制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112038394A (zh) * 2020-07-24 2020-12-04 西安电子科技大学 一种能够提高阈值电压稳定性的mosfet的制备方法

Also Published As

Publication number Publication date
CN100468638C (zh) 2009-03-11
US20030113972A1 (en) 2003-06-19
US7115533B2 (en) 2006-10-03

Similar Documents

Publication Publication Date Title
CN1427454A (zh) 半导体元件的制造方法
CN100347832C (zh) 电子器件材料的制造方法
JP5214667B2 (ja) Ｍｏｓトランジスタ
CN1663051A (zh) 半导体器件及其制造方法
CN1301549C (zh) 半导体集成电路器件的制造方法
CN1669153A (zh) 半导体器件及其制造方法和制造设备
CN1670965A (zh) 源极及漏极中聚含掺质金属的晶体管
CN1841675A (zh) 半导体器件的制造方法
CN1431716A (zh) 半导体装置及半导体装置的制造方法
JP2003059926A (ja) 半導体装置
CN1555580A (zh) 半导体器件及其制造方法
CN1666324A (zh) 在基板上形成绝缘膜的方法、半导体装置的制造方法和基板处理装置
JP3746478B2 (ja) 半導体装置の製造方法
CN1992273A (zh) 半导体结构及其制造方法
JP5221121B2 (ja) 絶縁膜の形成方法
TW201025513A (en) Non-volatile memory having silicon nitride charge trap layer
CN1767205A (zh) 包括高k－介质材料的半导体器件及其形成方法
CN1992275A (zh) 具有金属和多晶硅栅电极的高性能电路及其制造方法
CN1873927A (zh) 等离子体处理方法
CN1714434A (zh) 电介质膜的形成方法
US6984565B2 (en) Method of manufacturing a semiconductor device
CN1967787A (zh) 基底绝缘膜的形成方法
CN1261986C (zh) 含高介电常数绝缘膜的半导体设备和该设备的制造方法
CN1819117A (zh) 半导体器件及其制造方法
CN1551371A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090311

Termination date: 20091228