JP2005340721A - 高誘電率誘電体膜を堆積する方法 - Google Patents

高誘電率誘電体膜を堆積する方法 Download PDF

Info

Publication number
JP2005340721A
JP2005340721A JP2004160928A JP2004160928A JP2005340721A JP 2005340721 A JP2005340721 A JP 2005340721A JP 2004160928 A JP2004160928 A JP 2004160928A JP 2004160928 A JP2004160928 A JP 2004160928A JP 2005340721 A JP2005340721 A JP 2005340721A
Authority
JP
Japan
Prior art keywords
film
dielectric constant
high dielectric
depositing
dielectric film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004160928A
Other languages
English (en)
Inventor
Wikuramanayaka Snil
ウィクラマナヤカ スニル
Naoki Yamada
直樹 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Anelva Corp
Original Assignee
Anelva Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anelva Corp filed Critical Anelva Corp
Priority to JP2004160928A priority Critical patent/JP2005340721A/ja
Priority to US11/141,044 priority patent/US7816283B2/en
Publication of JP2005340721A publication Critical patent/JP2005340721A/ja
Priority to US12/419,320 priority patent/US20090218217A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/024—Deposition of sublayers, e.g. to promote adhesion of the coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/225—Oblique incidence of vaporised material on substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5846—Reactive treatment
    • C23C14/5853—Oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【発明の課題】 シリコン基板上のＭＯＳＦＥＴにおいて、非常に薄い厚みを有し、膜質の高い均一性を有し、より高い誘電率を有する誘電体膜を堆積する方法を提供すること。【解決手段】 この方法は、ウェハー２２のドープシリコン層またはドープシリコン化合物層の上に高誘電率誘電体膜を堆積することである。この方法は、特定元素（Ａ）を窒化してシリコン層上に窒化膜（ＡxＮy）を形成する第１ステップであって、当該窒化膜（ＡxＮy）における特定元素（Ａ）と窒素（Ｎ）がｘとｙの間で所定割合の関係を有する上記第１ステップと、当該窒化膜を酸化雰囲気において酸化して酸化かつ窒化された誘電体膜（ＡＯＮ）を形成する第２ステップとから構成される。
【選択図】 図２

Description

本発明は高誘電率誘電体膜を堆積する方法に関し、特に、基板でのシリコン層で非常に薄くかつ均一な厚みを有する各種の酸化膜または窒化膜のごとき高誘電率誘電体膜を堆積する方法に関する。
シリコン基板上にＭＯＳＦＥＴデバイスを製作することにおいて、例えばＳｉＯ2よりも相当に高い誘電率を備えた誘電体物質の非常に薄い膜を成膜することは、将来の半導体デバイスにとって非常に重要である。ＭＯＳＦＥＴにおいて薄いより高い誘電率誘電体膜が例えばゲート絶縁層として使用されている。詳しくは、高誘電率誘電体物質は２つの異なる応用においてその使用が期待されている。第１の応用は、ＣＭＯＳトランジスタゲート誘電体でＳｉＯ2、ＳｉＯＮ、およびＳｉ3Ｎ4の誘電体物質を現在広く用いることに置き換えることである。第２の応用は、特に、液晶表示パネルのためのより高い容量を有するキャパシタを作ることである。
現在、高誘電率誘電体物質を成膜することに関して２つの基本的技術が存在する。第１の方法は化学的気相成長（ＣＶＤ）であり、第２の方法は物理的気相成長（ＰＶＤ）である。
たとえＣＶＤ方法により膜を堆積することにおいて多くの異なる技術があるとしても、基本的に、産業上では唯一２つの方法が広く応用されている。
第１の技術において、化学的プリカーサー、好ましくは金属有機複合物がプラズマまたは熱的エネルギによって分解され、そして適当なガスと反応して、望ましいより高い誘電率を有する誘電体物質を作る。この技術は通常ＭＯ−ＣＶＤ技術と呼ばれている。
第２の方法において、２つの化学的媒介物が基板に対して導入され、それは各ガス導入の間でタイムブレークを交互に作りながら導入される。当該タイムブレークの間、第１に導入されたガスは基板の表面に吸収された分子を除いて排気される。第２の媒介物が導入されるとき、それは当該表面に吸収された第１ガスの分子と反応し、誘電体膜を形成する。それから、残存する過剰なガスは、次のガス投入に至るまでのタイムブレークの間に排気される。この技術は、原子層堆積（ＡＬＤ）技術と呼ばれている。
ＣＭＯＳ応用におけるゲート絶縁体としてシリコン基板上に高誘電率誘電体膜を堆積することにおいて、２つの基本的な要求が存在する。第１の要求は、当該膜は非常に薄いものでなければならないということである。例えば、将来のＣＭＯＳデバイスの大部分は物理的な厚みが３ｎｍよりも小さいという膜を必要とする。第２の要求は、当該膜の厚みが、例えば１％（１σ）よりも小さいものであり、非常に均一であるということである。これらの膜は非常に薄いので、不均一性が僅かでもあるとこの膜は電気的特性、例えば容量や漏れ電流などに重大な変化を与える。これらの２つの基本的要求に関連して上記成膜技術の欠点が議論される。
従来の技術の１つとして、例えば反応性スパッタリング方法またはＣＶＤを用いてシリコン層上に直接に高誘電体酸化膜を堆積する方法を開示する特許文献１が存在する。この方法は、高い誘電体または絶縁体のごとき、高誘電率酸化膜の特性を損なうことなくシリコン層上に直接に高誘電体酸化膜を形成するための方法が提案されている。前述した従来の方法によれば、第１に、高誘電率窒化膜がシリコン層の上に形成され、その後、高誘電率窒化膜は、酸化されることによって高誘電率酸化膜になるように変化する。
特開平１１−１６８０９６号公報
本発明の課題は次の通りである。シリコン基板上のＭＯＳＦＥＴでゲート絶縁層として用いられる非常に薄い誘電体膜を製作する時、より高い誘電率を備えた均一な誘電体膜が成膜されることが必要とされる。
本発明の目的は、シリコン基板上のＭＯＳＦＥＴにおいて、非常に薄い厚みを有し、膜質の高い均一性を有し、より高い誘電率を有する誘電体膜を堆積する方法を提供することにある。
本発明に係る高誘電率誘電体膜を堆積する方法は、上記目的を達成するため、次のように構成される。
基板のドープシリコン層またはドープシリコン化合物層の上に高誘電率誘電体膜を堆積する方法は、特定元素（Ａ）を窒化してシリコン層上に窒化膜（ＡxＮy）を形成する第１ステップであって、当該窒化膜（ＡxＮy）における特定元素（Ａ）と窒素（Ｎ）がｘとｙの間で所定割合の関係を有する上記第１ステップと、当該窒化膜を酸化雰囲気において酸化して酸化かつ窒化された誘電体膜（ＡＯＮ）を形成する第２ステップを含んで構成される。
前述の方法において、好ましくは、特定元素（Ａ）は元素の周期表の３族、４族、または５族に属するいずれかの元素である。
前述の方法において、好ましくは、窒化膜（ＡxＮy）で特定元素（Ａ）と窒素（Ｎ）はｙがそのストチオメトリック値（stochiometric value）よりも小さいという関係を有する。
前述の方法において、好ましくは、特定元素（Ａ）はハフニウム（Ｈｆ）である。
前述の方法において、好ましくは、窒化膜（ＨｆxＮy）におけるハフニウム（Ｈｆ）と窒素（Ｎ）は０＜ｙ＜１．５、ｘが１の時という関係を有する。
前述の方法において、好ましくは、第２ステップでの酸化プロセスは４００〜１０００℃の温度範囲に含まれる特定温度を有する熱的アニールプロセスによって実行される。
前述の方法において、好ましくは反応性スパッタリング方法が膜堆積に用いられる。
前述の方法において、好ましくは、ＳｉＯ2層、ＳｉＮ層、ＳｉＯＮ層のいずれかが最初にシリコン層上に設けられ、それから高誘電率誘電体膜（ＡＯＮ）を堆積する。
前述の方法において、好ましくは、第１ステップでの窒化プロセスのために供給される窒素ガス（Ｎ2）の流速は１〜１５sccmの範囲に含まれるいずれかの値である。
本発明によれば、ＰＶＤおよび熱的アニーリングプロセスによって非常に薄いかつ非常に均一な誘電体膜を堆積することにおいて新技術が提供され、当該新技術では膜はプラズマによって誘導されるダメージを受けない。この技術によれば、ＥＯＴ（equivalent oxide thickness：等価酸化物厚み）＜１ｎｍ、かつ漏れ電流が１０-1Ａ／cm2よりも小さいという特性を有する高誘電率誘電体膜を作製するということが示される。
以下に、添付した図面を参照して好適な実施形態を説明する。当該実施形態の説明を通して本発明の詳細が明らかにされる。
［実施形態１］
図１〜図６を参照して本発明の第１実施形態が説明される。一例としてＰＶＤ処理チャンバ１０の概略構成図が図１に示される。本発明による高誘電率誘電体膜を堆積する方法は、当該ＰＶＤ処理チャンバでＭＯＳＦＥＴ用ゲート電極を作るためのシリコンウェハー上にゲート絶縁層を作るために、実行される。
最初に、ＰＶＤ処理チャンバ１０の構造が説明される。この処理チャンバ１０は、ウェハーホルダ１１、いわゆるカソードと呼ばれる、平板形状を有するターゲット１２、側壁１３、トッププレート１４、ボトムプレート１５、排気ポート１６、およびガス導入部１７から構成されている。ターゲット１２の代表的材料は好ましくはハフニウム（Ｈｆ）である。ターゲット１２は、絶縁支持プレート１８を介して、傾斜姿勢で、処理チャンバ１０の壁またはプレート（１３，１４）に固定されている。ターゲット１２は、絶縁支持プレート１８によって処理チャンバ１０のその他の部分から電気的に絶縁されている。
ターゲット１２の上側または横側では、回転可能な支持プレート２０に固定されたマグネット配列１９が存在する。支持プレート２０は、図示されていない駆動機構を有している。参照番号２０ａは回転軸を示している。装置が作動している間、マグネット配列１９は、駆動機構の中に含まれる電気モータによって回転させられる。マグネット配列１９のための電気モータおよび回転機構は図１に示されていない。
前述したターゲット１２は、ＤＣ電源２１からプラズマを生成するためのＤＣ電力が供給される。ＤＣ電力を用いることは本質的なことではない。ＤＣ電力の代わりにｒｆ（交流）電力をプラズマを発生させるために用いることもできる。
ターゲット１２は、好ましくは、９９．９９％の純度を有するハフニウム（Ｈｆ）によって作られている。ターゲット１２はウェハーホルダ１１の上に配置されたウェハーまたは基板２２に対して好ましい所定の角度をもって配置されている。再び、ウェハーホルダ１１の軸１１ａとターゲット１２の軸１２ａは平行ではなく、所定の角度（α）にて交差するようになっている。２つの軸１１ａと軸１２ａは同じ平面内に存在する。これらの２つの軸１１ａと軸１２ａの間の角度（α）は９０°よりも小さく、代表的にはおよそ４５°である。
ウェハーホルダ１１は、ウェハー２２上での膜堆積の間、およそ６０ｒｐｍ等の回転速度で回転させられている。回転速度は重要なことではなく、広い範囲、例えば１０〜５００ｒｐｍの範囲で変化させることができる。ウェハーホルダの回転機構は図において示されていない。
次に、前述したＰＶＤ処理チャンバで実行されるウェハー２２上に高誘電率誘電体膜を堆積する方法またはプロセスが図２を参照して詳細に説明される。
高誘電率誘電体膜は、ドープシリコン（ｐ−Ｓｉ，ｎ−Ｓｉ）またはドープシリコン化合物（ドープされたＳｉＧｅ。例えば、ｐ−ＳｉＧｅ，ｎ−ＳｉＧｅ）のウェハー２２の表面上に形成される。高誘電率誘電体膜は、ウェハー２２の上に作製れたＣＭＯＳデバイスにおけるＭＯＳＦＥＴのゲート誘電体層に用いられる。それは、ＳｉＯ2の誘電率よりも大きな、より高い誘電率を有する非常に薄い誘電体膜である。
プロセスガスとして、ＡｒまたはＮ2が、ガス導入部１７を経由して処理チャンバ１０の中に導入される。処理チャンバ１０の内部圧力は好ましくは０．５Ｐａよりも低く維持されている。Ｈｆターゲット１２にＤＣ電力を与えることによってスパッタリングが実行される。
Ｈｆターゲット１２を用いてスパッタリングを実行する時、処理チャンバ１０は予め窒素（Ｎ2）／アルゴン（Ａｒ）の混合ガスが導入されている。ＰＶＤ処理チャンバ１０の中にはＮ2の原子が存在するので、スパッタされた原子Ｈｆは窒素のラジカル／イオンと反応してウェハー２２の表面上にＨｆＮ（窒化ハフニウム）の膜または層を形成する。ウェハー２２の基礎となる物質はシリコンである。当該ＨｆＮ膜はドープされたシリコン層またはＳｉＧｅなどの上に形成される。
Ｈｆを基礎とする高誘電率誘電体膜を形成する手順は次の通り進行する。
（１）： ウェハー（前述のウェハー２２）は希釈化されたＨｆ溶液によって洗浄され、元々存在したシリコン酸化物を除去する（ステップＳ１）。
（２）： 当該ウェハーを乾燥する（ステップＳ１）。
（３）： 反応性スパッタリング技術によってウェハー上にＨｆＮ膜を堆積する（ステップＳ２）。
（４）： 約１％の含有率で酸素を含むほとんどが不活性ガスまたはＮ2である環境で４００℃を越える高い温度でウェハーをアニールする（ステップＳ３）。
最初、ウェハーは希釈されたＨＦ溶液で洗浄され、ウェハー表面上における元々存在する酸化物と他の汚れを除去し、乾燥する（ステップＳ１）。第２に、ＨｆＮ膜をウェハー表面上に反応性スパッタ成膜技術によって堆積する（ステップＳ２）。当該ＨｆＮの堆積に関して前述したＰＶＤ処理チャンバ１０が用いられる。第３に、ウェハーは４００℃を越えるより高い温度で熱的アニールを受ける（ステップＳ３）。当該アニールの時の圧力は重要な事項ではなく、数トール（Torr）の圧力から大気圧まで変化させることができる。当該アニールのガス環境はほとんど不活性ガスまたはＮ2ガスであり、約１％の酸素を含むものである。当該アニールプロセスによってＨｆＮ膜は酸化され、ＨｆＮ膜は高誘電率誘電体膜としてのＨｆＯＮ膜に変化する。
非常に薄くかつゲート誘電体として用いられる高誘電率誘電体膜をＨｆターゲット１２を用いて堆積または形成する上記プロセスにおいて、窒化膜（ＨｆxＮy）におけるハフニウム（Ｈｆ）と窒素（Ｎ）はｘ＝１に関して０＜ｙ＜１．５という関係を有している。
前述した膜の準備の後、ＴａＮ膜がゲート電極としてＨｆＮ膜の上に成膜され、ウェハー２２上で金属酸化半導体（ＭＯＳ）キャパシタを形成するようにパターン化されかつエッチングされる。これらのＭＯＳキャパシタのＣＶ（容量・電圧）特性およびＩＶ（電流・電圧）特性を検査し、等価酸化物厚み（equivalent oxide thickness：ＥＯＴ）および漏れ電流を評価した。
前述した装置構成によれば、２００ｍｍまたは３００ｍｍの直径のウェハーの上に全体に渡って極めて均一な膜を作る。図３は２００ｍｍウェハー上での当該ＨｆＮ膜の均一性を示す。図３（Ａ）は膜の厚みを示すウェハーの平面図であり、図３（Ｂ）は当該膜の規格化された抵抗値を示す直径ラインにおける縦方向の図である。膜の厚みは、直径１８０ｍｍの円形表面領域の全面で分散して設定した４９点で測定され、その標準偏差（σ）は０．９５％として概算された。標準偏差は膜の非均一性を表している。図３において、参照番号２３は均一性の等高線を示し、参照番号２４は抵抗値データによって形成された特性線を示す。
図４および図５は、先に説明した手順で得られた、準備されたハフニウム酸化窒化膜（ＨｆＯＮ）に関する電気的データを示している。それらのＨｆＯＮ膜は次のようなプロセスパラメータおよび膜パラメータで堆積されたものである。
圧力 ０．０１９Ｐａ
Ａｒガス流速 ２０sccm
Ｎ2ガス流速 ６sccm
ＤＣ電力 ３００Ｗ
成膜速度 ２．４ｎｍ／分
成膜時間 １２．５秒
ＨｆＮ膜厚み ０．５ｎｍ
ＨｆＮ膜抵抗値 ５１６μ／Ωｃｍ
ＨｆＮ膜均一性 ０．９５％（１σ）
図４および図５は、それぞれ、準備された膜のＣＶ特性およびＩＶ特性を示す。この場合において、熱的アニール前の元々のＨｆＮ膜の厚みは０．５ｎｍである。熱的アニールは、Ｎ2およびＯ2（〜１％）の混合ガスで、大気圧の下で、６００℃の温度で、３０秒間実行される。堆積されたＨｆＮは低い抵抗値を有し、金属的な特性を示す。ＨｆＮ膜の抵抗値特性は、当該膜の窒素の含有量で変化する。図６は、処理チャンバ１０の中に導入される窒素の流速の関数としてＨｆＮ抵抗値特性の変化を示す。
図４および図５に示されるように、熱的アニールの処理後、結果として生じる膜（ＨｆＯＮ）は誘電体の特性を示す。結果としての膜は非常に薄い厚みを有した高誘電率誘電体膜になる。それ故に、熱的アニールの間に、ＨｆＮ膜は酸素と反応して前述の条件を満足しＨｆＯＮを形成する（分子的な窒素は６００℃ではＨｆＮと反応しない）。
再び、Ｓｉ／ＨｆＮ境界面において、ＳｉはＨｆＯＮ膜を通り抜けて到来する酸素と反応し、非常に薄いＳｉＯ層を形成する。より高い温度でＨｆとＳｉは境界面の近傍で合成され、ＨｆＳｉＯＮを形成する。従って、結果として生じる膜はＨｆＯＮ、ＨｆＳｉＯＮ、およびＳｉＯを含む。図４および図５に示される膜に関して、概算されたＥＯＴおよび漏れ電流は、それぞれ、０．９５ｎｍおよび０．０３Ａ／ｃｍ-2である。漏れ電流は−１．２ボルト（Ｖ）で概算され、それは−０．２ボルトのＶfb（フラットバンド電圧）から−１ボルトのより低い電圧である。
Ｓｉの酸化の程度とＳｉおよびＨｆの混合の程度とは、アニ−ルの温度および時間に依存する。初期のＨｆＮの厚みに依存して、最も低いＥＯＴおよび／または最も低い漏れ電流を得るために最適なアニ−ル温度とアニール時間が見出されなければならない。
膜堆積のプロセスの間、Ｈｆターゲット１２の中心とウェハーホルダ１１との間の垂直な距離は３００ｍｍである。ＤＣ電力によって生成されるプラズマは基本的に強い磁界によってＨｆターゲット１２の近傍に閉じ込められる。これらの２つの理由に基づいて、ウェハー表面上におけるプラズマ密度は無視できる程度により小さいものである。このように、前述した装置構成を用いた膜の堆積はリモートプラズマによる成膜として考えることができる。これらの事実のため、ウェハー２２上に堆積する膜はプラズマによって誘導されるダメージを受けることはない。このことは、さらに、膜に対するプラズマ誘導ダメージの証拠が見出されないＣＶ測定およびＩＶ測定によって確認される。
第１実施形態の変形例として、上記のハフニウム（Ｈｆ）の代わりに、ゲート誘電体を得ることにおける初期の膜として、他の金属または金属窒化物を用いることができる。他の金属は元素の周期表の３族、４族、または５族に属する特定の元素である。特定の元素に関するいくつかの例としては、Ｚｒ，Ｌａ，Ｔｉ，Ｔａ等のものである。当該特定の元素を一般的にシンボル“Ａ”で示す場合に、堆積した窒化物質はＡxＮyとして表現される。この場合において、窒化膜（ＡxＮy）における特定の元素（Ａ）と窒素（Ｎ）はｘとｙの間で予め定められた割合関係を有している。具体的にｙは窒化膜（ＡxＮy）に関してそのストチオメトリック値（stochiometric value）よりも小さいものとなっている。
同様にまた金属ゲートとして濃密にドープされたポリシリコンを用いることができる。さらに、１つのタイプの物質の代わりに、金属ゲートとして異なる金属／金属窒化物の組合せを用いることも可能である。金属ゲート物質のタイプに依存して、フラットバンド電圧はシフトし、作製されたＭＯＳデバイスの金属ゲートの仕事関数は変化する。
［実施形態２］
次に本発明の第２実施形態を説明する。第２実施形態の特徴は膜の準備手順にある。第２実施形態における膜の準備手順は次の通りである。
（１）： ウェハーは希釈されたＨＦ溶液において洗浄され、元々のシリコン酸化物を除去する。
（２）： ウェハーを乾燥する。
（３）： ＮＨ3のガス雰囲気で５００℃を越えて熱アニ−ルする。
（４）： 反応性スパッタリング技術においてＨｆＮを堆積する。
（５）： 約１％の含有率の酸素を含むほとんどが不活性ガスまたはＮ2の雰囲気において４００℃を越えるより高い温度でウェハーをアニールする。
第２実施形態においてＨｆＮ膜の成膜前における初期のウェハーの準備のみが第１実施形態に比較して変更される。上で説明したように、ウェハーは希釈化されたＨＦ溶液での洗浄の後であってＨｆＮの成膜前に、ＮＨ3のガス雰囲気で熱的アニールを受ける。このアニールプロセスの間、シリコン窒化物（ＳｉＮx）の薄い層がウェハー表面上に形成される。代表的に、アニール時間とアニール温度は、１ｎｍの厚みよりもより小さい厚みのシリコン窒化物膜を有するように制御される。しかしながら、このことは重要な要求ではない。このシリコン窒化物層は、その後の成膜アニールの間、Ｓｉウェハー２２への酸素の拡散を抑制する。Ｓｉウェハー２２への酸素の拡散はＳｉＯ2の形成の原因となり、それによってＥＯＴの増加の原因となる。従ってシリコン窒化物層は、結果的に生じた膜のＥＯＴを最小化することを支援する。
前述した追加のステップを除いて、第２実施形態におけるすべてのその他の処理ステップおよび処理システムの構成は第１実施形態で説明したそれらと同じである。
［実施形態３］
次に本発明の第３実施形態を説明する。第３実施形態の特徴は同様にまた膜準備手順にある。第３実施形態における膜準備手順は次の通りである。第３実施形態において、初期のウェハー準備の方法のみが変更される。
（１）： ウェハーは希釈化されたＨＦ溶液で洗浄され元々存するシリコン酸化物が除去される。
（２）： ウェハーを乾燥する。
（３）： ＣＶＤまたはＲＴＰプロセスによって下地層と呼ばれるＳｉＯ2またはＳｉＯＮまたはＳｉ3Ｎ4の非常に薄い層を堆積する。
（４）： 反応性スパッタリング技術によってＨｆＮを堆積する。
（５）： 約１％の含有率の酸素を含むほとんどが不活性ガスまたはＮ2の雰囲気において４００℃を越えるより高い温度でウェハーをアニールする。
ＣＶＤまたはＲＴＰによって堆積されるＳｉＯ2層、ＳｉＯＮ層、またはＳｉ3Ｎ4層は、通常、およそ１ｎｍまたはそれより小さく保持される。この層の使用することは、最終的な混成の誘電体物質の電気的特性を改善することである。
前述した相違を除いて、すべての他の膜準備の方法は第１実施形態で説明されたそれらと同じである。
図７と図８は、それぞれ、下地層が１．２ｎｍの厚みを有するＳｉＯ2である処の結果的に生じた膜に関して、ＣＶ曲線とＩＶ曲線を示す。図９と図１０は、それぞれ、下地層が１．２ｎｍの厚みを有するＳｉＯＮである処の結果的に生じた膜に関して、ＣＶ曲線とＩＶ曲線を示す。これらのＳｉＯ2とＳｉＯＮはＲＴＰプロセスによって堆積されたものである。ＨｆＮは第１実施形態で与えられた条件の下で反応性スパッタリングによってこれらのウェハー上に堆積される。その後、当該膜は９００℃の温度で３０秒間熱的にアニールされる。その後、ＣＶデータとＩＶデータがＴａＮ金属ゲート電極を用いて測定される。
これらの膜の電気的特性の要約は図１１に描かれた表で示される。
その後の成膜のアニール温度およびアニール時間は電気的特性を最適化する上で重要である。前述したアニール時間およびアニール温度はおそらく最良な条件ではないということは留意すべきである。同様にまたＲＴＰ法以外の異なるアニーリング技術を用いることも可能である。
本発明は、ドープされたシリコンまたはトープされたＳｉ（シリコン）化合物のウェハーの上で非常に薄いかつ均一な厚みを有する各種の金属酸化物膜または金属酸化窒化膜のごとき高誘電率誘電体膜であって、ＭＯＳＦＥＴデバイスのゲート誘電体層として用いられるものを堆積するのに使用される。
この図はＨｆＮ成膜のために用いられるＤＣマグネトロンＰＶＤ装置の構成図である。 この図はゲート絶縁膜として高誘電率誘電体膜を形成するための工程図である。 この図（（Ａ），（Ｂ））は膜厚を示すウェハーの平面図（Ａ）と膜の規格化抵抗を示す直径ラインにおける縦方向の図（Ｂ）である。 この図は結果的に生じた誘電体膜に関して得られたＣＶデータを示す特性グラフである。 この図は結果的に得られた誘電体膜に関して得られたＩＶデータを示す特性グラフである。 この図は処理チャンバに導入された窒素の流速に対してＨｆＮの抵抗値の変化を示す特性グラフである。 この図は下地層が１．２ｎｍのＳｉＯ2でありかつＨｆＮの厚みが０．５ｎｍおよび１ｎｍであるところの最終的誘電体膜に関するＣＶ曲線を示す特性グラフである。 この図は下地層が１．２ｎｍのＳｉＯ2およびＨｆＮの厚みが０．５ｎｍおよび１ｎｍであるときの最終的誘電体膜のＩＶ曲線を示す特性グラフである。 この図は下地層が１．２ｎｍのＳｉＯＮでありかつＨｆＮの厚みが０．５ｎｍおよび１ｎｍであるときの最終的誘電体膜のＣＶ曲線を示す特性グラフである。 この図は、下地層が１．２ｎｍのＳｉＯＮでありかつＨｆＮの厚みが０．５ｎｍまたは１ｎｍであるときの最終的誘電体膜のＩＶカーブを示す特性グラフである。 この図は特別な元素の電気的属性の要約を示す表である。
符号の説明
１０ ＰＶＤ処理チャンバ
１１ ウェハーホルダ
１２ ターゲット
１９ マグネット配列
２２ ウェハー

Claims (9)

  1. 基板のドープシリコン層またはドープシリコン化合物層に高誘電率誘電体膜を堆積する方法であり、
    特定元素（Ａ）を窒化して前記シリコン層上に窒化膜（ＡxＮy）を形成する第１ステップであって、前記窒化膜（ＡxＮy）で前記特定元素（Ａ）と前記窒素（Ｎ）との間でｘとｙは所定割合の関係を有する前記第１ステップと、
    前記窒化膜を酸素雰囲気で酸化し、酸化かつ窒化された前記誘電体膜（ＡＯＮ）を形成する第２ステップ、
    を含む高誘電率誘電体膜を堆積する方法。
  2. 前記特定元素は、元素周期表の３族、４族、または５族に属するいずれかの元素である請求項１記載の高誘電率誘電体膜を堆積する方法。
  3. 前記窒化膜（ＡxＮy）における前記特定元素（Ａ）と前記窒素（Ｎ）は、ｙがそのストチオメトリック値（stochiometric value）よりも小さいという関係を有する請求項１記載の高誘電率誘電体膜を堆積する方法。
  4. 前記特定元素（Ａ）はハフニウム（Ｈｆ）である請求項２記載の高誘電率誘電体膜を堆積する方法。
  5. 前記窒化膜（ＨｆxＮy）で前記ハフニウム（Ｈｆ）と前記窒素（Ｎ）はｘ＝１に対して０＜ｙ＜１．５の関係を有する請求項４記載の高誘電率誘電体膜を堆積する方法。
  6. 前記第２ステップでの酸化プロセスは４００〜１０００℃の温度範囲に含まれる特定温度で熱的アニールプロセスによって実行される請求項１〜５のいずれか１項に記載の高誘電率誘電体膜を堆積する方法。
  7. 膜堆積のために反応性スパッタリング法が用いられる請求項１〜６のいずれか１項に記載の高誘電率誘電体膜を堆積する方法。
  8. 前記シリコン層上にＳｉＯ2層、ＳｉＮ層、およびＳｉＯＮ層のいずれかが設けられ、前記第２ステップで他の高誘電率誘電体膜（ＡＯＮ）が堆積する請求項１記載の高誘電率誘電体膜を堆積する方法。
  9. 前記第１ステップでの窒化プロセスのために供給される窒素ガス（Ｎ2）の流速は１〜１５sccmの範囲に含まれるいずれかの値である請求項１記載の高誘電率誘電体膜を堆積する方法。
JP2004160928A 2004-05-31 2004-05-31 高誘電率誘電体膜を堆積する方法 Pending JP2005340721A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004160928A JP2005340721A (ja) 2004-05-31 2004-05-31 高誘電率誘電体膜を堆積する方法
US11/141,044 US7816283B2 (en) 2004-05-31 2005-06-01 Method of depositing a higher permittivity dielectric film
US12/419,320 US20090218217A1 (en) 2004-05-31 2009-04-07 Sputtering apparatus for depositing a higher permittivity dielectric film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004160928A JP2005340721A (ja) 2004-05-31 2004-05-31 高誘電率誘電体膜を堆積する方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008284968A Division JP2009079301A (ja) 2008-11-06 2008-11-06 反応性スパッタリング装置

Publications (1)

Publication Number Publication Date
JP2005340721A true JP2005340721A (ja) 2005-12-08

Family

ID=35449507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004160928A Pending JP2005340721A (ja) 2004-05-31 2004-05-31 高誘電率誘電体膜を堆積する方法

Country Status (2)

Country Link
US (2) US7816283B2 (ja)
JP (1) JP2005340721A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011029478A (ja) * 2009-07-28 2011-02-10 Canon Anelva Corp 誘電体膜、誘電体膜を用いた半導体装置の製造方法及び半導体製造装置
US10378100B2 (en) 2008-06-25 2019-08-13 Canon Anelva Corporation Sputtering apparatus and recording medium for recording control program thereof
WO2022190817A1 (ja) * 2021-03-11 2022-09-15 国立大学法人東京工業大学 強誘電性薄膜の形成方法、それを備える半導体装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8097300B2 (en) * 2006-03-31 2012-01-17 Tokyo Electron Limited Method of forming mixed rare earth oxynitride and aluminum oxynitride films by atomic layer deposition
US7816737B2 (en) * 2006-03-31 2010-10-19 Tokyo Electron Limited Semiconductor device with gate dielectric containing mixed rare earth elements
US7759746B2 (en) * 2006-03-31 2010-07-20 Tokyo Electron Limited Semiconductor device with gate dielectric containing aluminum and mixed rare earth elements
US8012442B2 (en) * 2006-03-31 2011-09-06 Tokyo Electron Limited Method of forming mixed rare earth nitride and aluminum nitride films by atomic layer deposition
US20070237697A1 (en) * 2006-03-31 2007-10-11 Tokyo Electron Limited Method of forming mixed rare earth oxide and aluminate films by atomic layer deposition
WO2008042695A2 (en) * 2006-09-29 2008-04-10 Tokyo Electron Limited Semiconductor devices containing nitrided high dielectric constant films and method of forming
US20080079111A1 (en) * 2006-09-29 2008-04-03 Tokyo Electron Limited Semiconductor devices containing nitrided high dielectric constant films
US7767262B2 (en) * 2006-09-29 2010-08-03 Tokyo Electron Limited Nitrogen profile engineering in nitrided high dielectric constant films
WO2009031232A1 (ja) * 2007-09-07 2009-03-12 Canon Anelva Corporation スパッタリング方法および装置
US8076241B2 (en) * 2009-09-30 2011-12-13 Tokyo Electron Limited Methods for multi-step copper plating on a continuous ruthenium film in recessed features
US20120313186A1 (en) * 2011-06-08 2012-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Polysilicon gate with nitrogen doped high-k dielectric and silicon dioxide
EP3842861A1 (en) * 2019-12-23 2021-06-30 Imec VZW A method for forming an euvl pellicle

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5114556A (en) * 1989-12-27 1992-05-19 Machine Technology, Inc. Deposition apparatus and method for enhancing step coverage and planarization on semiconductor wafers
JPH08293494A (ja) 1995-04-24 1996-11-05 Canon Inc 半導体装置
US5780908A (en) 1995-05-09 1998-07-14 Matsushita Electric Industrial Co., Ltd. Semiconductor apparatus with tungstein nitride
US5903246A (en) * 1997-04-04 1999-05-11 Sarnoff Corporation Circuit and method for driving an organic light emitting diode (O-LED) display
US5952789A (en) * 1997-04-14 1999-09-14 Sarnoff Corporation Active matrix organic light emitting diode (amoled) display pixel structure and data load/illuminate circuit therefor
US6229506B1 (en) * 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
US6020243A (en) * 1997-07-24 2000-02-01 Texas Instruments Incorporated Zirconium and/or hafnium silicon-oxynitride gate dielectric
JP3767877B2 (ja) * 1997-09-29 2006-04-19 三菱化学株式会社 アクティブマトリックス発光ダイオード画素構造およびその方法
JPH11168096A (ja) 1997-12-04 1999-06-22 Sony Corp 高誘電酸化膜の形成方法
JP3252897B2 (ja) * 1998-03-31 2002-02-04 日本電気株式会社 素子駆動装置および方法、画像表示装置
DE19902769A1 (de) * 1999-01-25 2000-07-27 Philips Corp Intellectual Pty Keramisches, passives Bauelement
US6465828B2 (en) * 1999-07-30 2002-10-15 Micron Technology, Inc. Semiconductor container structure with diffusion barrier
US6358788B1 (en) 1999-08-30 2002-03-19 Micron Technology, Inc. Method of fabricating a wordline in a memory array of a semiconductor device
EP1087507B1 (en) * 1999-09-21 2004-10-13 STMicroelectronics S.r.l. Method of controlling a DC-DC converter
JP2001147659A (ja) * 1999-11-18 2001-05-29 Sony Corp 表示装置
US6576967B1 (en) * 2000-09-18 2003-06-10 Motorola, Inc. Semiconductor structure and process for forming a metal oxy-nitride dielectric layer
JP3736399B2 (ja) * 2000-09-20 2006-01-18 セイコーエプソン株式会社 アクティブマトリクス型表示装置の駆動回路及び電子機器及び電気光学装置の駆動方法及び電気光学装置
KR100351907B1 (ko) 2000-11-17 2002-09-12 주식회사 하이닉스반도체 반도체 소자의 게이트 전극 형성방법
WO2003001496A1 (en) * 2001-06-22 2003-01-03 Ibm Corporation Oled current drive pixel circuit
US6440797B1 (en) * 2001-09-28 2002-08-27 Advanced Micro Devices, Inc. Nitride barrier layer for protection of ONO structure from top oxide loss in a fabrication of SONOS flash memory
JP3746478B2 (ja) 2001-12-18 2006-02-15 松下電器産業株式会社 半導体装置の製造方法
CN100468638C (zh) 2001-12-18 2009-03-11 松下电器产业株式会社 半导体元件的制造方法
US7023141B2 (en) * 2002-03-01 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and drive method thereof
FR325790A (fr) * 2002-03-28 1903-05-08 Kempshall Eleazer Balle perfectionnée pour le jeu de golf
WO2004042783A2 (en) 2002-05-17 2004-05-21 The Regents Of The University Of California Hafnium nitride buffer layers for growth of gan on silicon
KR20040019207A (ko) * 2002-08-27 2004-03-05 엘지.필립스 엘시디 주식회사 유기전계발광소자와 그의 구동장치 및 방법
JP3949040B2 (ja) * 2002-09-25 2007-07-25 東北パイオニア株式会社 発光表示パネルの駆動装置
JP3988041B2 (ja) * 2002-10-08 2007-10-10 信越化学工業株式会社 ハーフトーン位相シフトマスクブランク及びその製造方法
JP2004266263A (ja) 2003-02-12 2004-09-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
CN100401478C (zh) * 2003-02-12 2008-07-09 松下电器产业株式会社 半导体器件的制造方法
US7023064B2 (en) * 2004-06-16 2006-04-04 International Business Machines Corporation Temperature stable metal nitride gate electrode

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10378100B2 (en) 2008-06-25 2019-08-13 Canon Anelva Corporation Sputtering apparatus and recording medium for recording control program thereof
JP2011029478A (ja) * 2009-07-28 2011-02-10 Canon Anelva Corp 誘電体膜、誘電体膜を用いた半導体装置の製造方法及び半導体製造装置
WO2022190817A1 (ja) * 2021-03-11 2022-09-15 国立大学法人東京工業大学 強誘電性薄膜の形成方法、それを備える半導体装置

Also Published As

Publication number Publication date
US7816283B2 (en) 2010-10-19
US20090218217A1 (en) 2009-09-03
US20050272196A1 (en) 2005-12-08

Similar Documents

Publication Publication Date Title
US7816283B2 (en) Method of depositing a higher permittivity dielectric film
CN111033686B (zh) 用等离子体和/或热处理提高氧化铪基铁电材料性能的方法
JP4165076B2 (ja) 高誘電率絶縁膜を有する半導体装置
Yamamoto et al. Effect of Hf metal predeposition on the properties of sputtered HfO 2/Hf stacked gate dielectrics
US7655099B2 (en) High-k dielectric film, method of forming the same and related semiconductor device
JP4914573B2 (ja) 高誘電体ゲート絶縁膜及び金属ゲート電極を有する電界効果トランジスタの製造方法
JP2008536318A (ja) 多層多成分高ｋ膜及びそれを堆積させる方法
KR20020005432A (ko) 도핑된 지르코늄, 또는 지르코늄 유사 유전막 트랜지스터구조물 및 이의 퇴적 방법
US6100188A (en) Stable and low resistance metal/barrier/silicon stack structure and related process for manufacturing
JP2004214661A (ja) トランジスタゲートの製造及び高誘電率ゲート誘電体の粗さを減少する方法
JP2002203915A (ja) キャパシタ素子及びその製造方法
JP2002141424A (ja) 半導体素子のキャパシタ製造方法
US8633119B2 (en) Methods for manufacturing high dielectric constant films
KR100928023B1 (ko) 반도체 소자 및 그 제조방법
JP4224044B2 (ja) 半導体装置の製造方法
US8633114B2 (en) Methods for manufacturing high dielectric constant films
JP2009079301A (ja) 反応性スパッタリング装置
WO2009119148A1 (ja) 成膜方法および半導体装置の製造方法
JP4523994B2 (ja) 電界効果トランジスタの製造方法
TWI777179B (zh) 閘極介電層的製作方法
JP4523995B2 (ja) 電界効果トランジスタの製造方法
KR101062812B1 (ko) 반도체 소자의 하프늄 산화막 캐패시터 형성방법
KR20040039982A (ko) 반도체 소자의 캐패시터 제조방법
US20040135218A1 (en) MOS transistor with high k gate dielectric
JP2009124177A (ja) ｈｉｇｈ−Ｋ誘電膜上に金属ゲートを蒸着する方法及び、ｈｉｇｈ−Ｋ誘電膜と金属ゲートとの界面を向上させる方法、並びに、基板処理システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080909

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090317