CN1873927A - 等离子体处理方法 - Google Patents

等离子体处理方法 Download PDF

Info

Publication number
CN1873927A
CN1873927A CNA2006100850088A CN200610085008A CN1873927A CN 1873927 A CN1873927 A CN 1873927A CN A2006100850088 A CNA2006100850088 A CN A2006100850088A CN 200610085008 A CN200610085008 A CN 200610085008A CN 1873927 A CN1873927 A CN 1873927A
Authority
CN
China
Prior art keywords
plasma
plasma processing
nitrogen
treatment
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100850088A
Other languages
English (en)
Other versions
CN100576464C (zh
Inventor
本多稔
中西敏雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN1873927A publication Critical patent/CN1873927A/zh
Application granted granted Critical
Publication of CN100576464C publication Critical patent/CN100576464C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/36—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases using ionised gases, e.g. ionitriding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical Vapour Deposition (AREA)
  • Solid-Phase Diffusion Into Metallic Material Surfaces (AREA)

Abstract

本发明提供一种可以利用等离子体将硅直接氮化，形成质量优异的氮化膜的技术。本发明涉及一种等离子体处理方法，在等离子体处理装置的处理室内，使含氮等离子体作用于被处理体表面上的硅，进行直接氮化处理，形成氮化硅膜，其特征在于，包括：在由所述含氮等离子体中的自由基成分引发的氮化反应成为支配的条件下进行等离子体处理的第一步骤，和在由上述含氮等离子体中的离子成分引发的氮化反应成为支配的条件下进行等离子体处理的第二步骤。

Description

等离子体处理方法
技术领域
本发明涉及使用等离子体处理半导体基板等的被处理体，在被处理体表面形成氮化硅膜的等离子体处理方法。
背景技术
在制造各种半导体装置的过程中，形成氮化硅膜作为例如晶体管的栅绝缘膜等。近年来，伴随着半导体装置的精细化，推进栅绝缘膜的薄膜化，要求形成膜厚为几个nm的氮化硅膜。
作为形成氮化硅膜的方法，主流的方法是将预先成膜的SiO2等氧化硅膜随后进行氮化处理，作为通过等离子体处理直接氮化处理单晶硅的技术，已经提出有在微波等离子体CVD装置的反应室内导入NH3气体，在100Torr(13332Pa)的处理压力和1300℃的处理温度下形成氮化硅膜的方法；或在上述反应室内导入N2气体，在50mTorr(6.7Pa)的处理压力和1150℃的处理温度下形成氮化硅膜的方法(例如专利文献1)。
【专利文献1】日本专利特开平9-227296号公报(段落0021、0022等)
如专利文献1所述，在直接对硅进行等离子体氮化处理的情况下，膜的质量降低，例如有随着时间而容易发生N的浓度降低(N的脱落)，无法得到稳定的氮化硅膜的问题。
发明内容
从而，本发明的目的在于提供一种可以利用等离子体，直接氮化硅，形成质量良好的氮化膜的技术。
为了解决上述课题，根据本发明的第一观点，提供一种等离子体处理方法，在等离子体处理装置的处理室内，使含氮等离子体作用于被处理体表面的硅，进行直接氮化处理，形成氮化硅膜，其特征在于，包括：
在由上述含氮等离子体中的自由基成分引发的氮化反应成为支配的条件下进行等离子体处理的第一步骤；和
在由上述含氮等离子体中的离子成分引发的氮化反应成为支配的条件下进行等离子体处理的第二步骤。
此外，根据本发明的第二观点，提供一种等离子体处理方法，在等离子体处理装置的处理室内，使含氮等离子体作用于被处理体表面的硅，进行氮化处理，形成氮化硅膜，其特征在于，包括：
在133.3Pa～1333Pa的处理压力下进行等离子体处理的第一步骤；和
在1.33Pa～26.66Pa的处理压力下进行等离子体处理的第二步骤。
在上述第一或第二观点中，上述含氮等离子体优选通过使用具有多个狭缝的平面天线将微波导入上述处理室内而形成。在此情况下，在上述第一步骤中，上述含氮等离子体的电子温度优选在0.7eV以下，上述第二步骤中，含氮等离子体的电子温度优选在1.0eV以上。此外，优选在进行上述第一步骤的处理直至上述氮化硅膜成长到1.5nm的厚度后，进行上述第二步骤的处理。
根据本发明的第三观点，提供一种控制程序，其特征在于，在计算机上工作运行时，可以控制上述等离子体处理装置进行上述第一观点或第二观点的等离子体处理方法。
根据本发明的第四观点，提供一种计算机存储介质，存储在计算机上动作的控制程序，其特征在于，当运行上述控制程序时，可以控制上述等离子体处理装置进行上述第一观点或第二观点的等离子体处理方法。
根据本发明的第五观点，提供一种等离子体处理装置，其特征在于，包括：
产生等离子体的等离子体供给源；
用来通过上述等离子体对被处理体进行处理的、可真空排气的处理容器；
在上述处理容器内载置上述被处理体的基板支承台；和
控制进行上述第一观点或第二观点的等离子体处理方法的控制部。
此外，根据本发明的第六观点，提供一种等离子体处理方法，在等离子体处理装置的处理室内，使含氮等离子体或含氧等离子体作用于被处理体的表面，进行氮化处理或氧化处理，形成氮化膜或氧化膜，其特征在于，包括：
在由上述含氮等离子体或上述含氧等离子体中的自由基成分引发的氮化反应或氧化反应成为支配的条件下，进行等离子体处理的第一步骤；和
在由上述含氮等离子体或上述含氧等离子体中的离子成分引发的氮化反应或氧化反应成为支配的条件下，进行等离子体处理的第二步骤。在此情况下，上述含氮等离子体或含氧等离子体，优选通过使用由具有多个狭缝的平面天线将微波导入上述处理室内而形成。
此外，根据本发明的第七观点，提供一种等离子体处理方法，在等离子体处理装置的处理室内，使含氮等离子体或含氧等离子体作用于被处理体的表面，进行氮化处理或氧化处理，形成氮化膜或氧化膜，其特征在于，包括：
在大于66.65Pa且小于等于1333Pa的处理压力下，进行等离子体处理的第一步骤；和
在大于等于1.33Pa小于66.65Pa的处理压力下进行等离子体处理的第二步骤。
根据本发明，通过实施在以由含氮等离子体中的自由基成分引发的氮化反应为支配的条件(例如在133.3Pa～1333Pa的处理压力)下进行等离子体处理的第一步骤和在以由含氮等离子体中的离子成分引发的氮化反应为支配的条件(例如1.33Pa～26.66Pa的处理压力)下进行等离子体处理的第二步骤，在氮化膜的成长初期，进行N自由基主体的成膜，在氮化膜成膜的后半期，可以进行高反应性的N离子主体的成膜。从而，在抑制等离子体损伤的同时，可以高效率形成期望膜厚的质量优异的氮化硅膜。根据本发明方法得到的氮化硅膜，具有例如1.5nm以上的膜厚，难以引起N的脱落，可以维持高的N浓度，所以本发明的方法，在进一步细微化的半导体装置的制造过程中，可在形成例如2nm左右的膜厚的栅绝缘膜等的目的中利用。
此外，通过具有多个狭缝的平面天线将微波导入处理室内，形成含氮等离子体，可以进一步降低等离子体的电子温度和离子能，进一步减少等离子体损伤。
附图说明
图1是表示本发明可利用的等离子体处理装置一个例子的概略截面图。
图2是用来说明平面天线部件的图。
图3是表示等离子体氮化处理程序的流程图。
图4是用来说明栅电极形成工序的晶片截面的示意图。
图5是表示通过XPS分析得到的放置1.5小时后膜中N浓度和膜厚关系的图。
图6是表示在两步处理中设想的简图。
图7是表示在改变压力的情况下等离子体电子温度的曲线图。
图8是表示由XPS分析得到的膜中的N浓度和膜厚的关系的曲线图。
图9是表示由XPS分析得到的在放置3～24小时后的膜中N浓度变化量和膜厚的关系的曲线图。
符号说明
1腔室；2基座；3支承部件；5加热器；15气体导入部件；16气体供给***；17Ar气体供给源；18N2气体供给源；23排气管；24排气装置；25搬入搬出口；26闸阀；27上模板(upper plate)；27a支承部；28微波透过板；29密封部件；31平面天线部件；32微波放射孔；37波导管；37a同轴波导管；37b矩形波导管；39微波产生装置；40模式转换器；50过程控制器；100等离子体处理装置；101Si基板；102元件分离区域；103栅绝缘膜；104多晶硅层(栅电极)；105侧壁；200晶体管；W晶片(基板)
具体实施方式
下面参照适当的附图具体说明本发明的实施方式。图1是示意性地表示适合于在本发明中利用的等离子体处理装置一个例子的截面图。此等离子体处理装置100，通过使用具有多个狭缝的平面天线，特别是RLSA(Radial Line Slot Antenna径向线状狭缝天线)将微波导入处理室内而产生等离子体，构成了能够产生高密度且低电子温度的微波等离子体的RLSA微波等离子体处理装置，可在例如MOS晶体管、MOSFET(场效应型晶体管)等各种半导体装置的制造过程中适用于栅绝缘膜的形成等的目的。
上述等离子体处理装置100的结构是气密性的，具有接地的大致呈圆筒状的腔室1。在腔室1的底壁1a的靠近中心的部位形成有圆形的开口部10，在底壁1a上设有与此开口部10连通并向下方突出的排气室11。
在腔室1内设置有由AlN等陶瓷构成的基座2，用来水平地支承作为被处理体的硅晶片(下面简称为“晶片”)W。此基座2由从排气室11底部中央向上方延伸的、圆筒状的、由AlN等陶瓷构成的支承部件3支承。在基座2的外边缘部设有导向环4，用来引导晶片W。此外，在基座2中埋入电阻加热型的加热器5，此加热器5由加热器电源6供电对基座2加热，由此热量加热作为被处理体的晶片W。此时，可以将温度控制在例如从室温到800℃的范围内。其中，在腔室1的内周上设有由石英构成的圆筒状的衬圈7，防止腔室构成材料污染金属，使腔室1内的气体环境保持清洁。此外，在基座2的外周侧设有环状的阀板8，用于使腔室1内均匀排气，此阀板8由多根支柱9支承。
在基座2上设置有可以相对于基座2的表面伸出或缩回的晶片支承销(未图示)，用来支承晶片W并使之升降。
在腔室1的侧壁上设置有制成环状的气体导入部件15，在此气体导入部件15上连接气体供给***16。此外，在气体导入部件15上，向着腔室1内均匀形成有均匀的导入气体的多个气体导入孔。其中，气体导入部件也可以配置成喷嘴状或喷淋状。此气体供给***16具有例如Ar气体供给源17、N2气体供给源18，这些气体分别经由气体管路20到达气体导入部件15，再由气体导入部件15导入腔室1内。在各个气体管路20上设置有质量流量控制器21和在其前后的开关阀22。其中，可以使用例如NH3气体、N2和H2的混合气体等来代替上述N2气体。此外，也可以使用Kr、Xe、He、Ne等稀有气体代替上述Ar气体。
在上述排气室11的侧面连接有排气管23，在此排气管23上连接有包括高速真空泵的排气装置24。由此排气装置24的动作使腔室1内的气体经由阀板8均匀地排放到排气室11的空间11a内，再经由排气管23排出。由此可以将腔室1内高速减压到规定的真空度，例如减压到0.133Pa。
在腔室1的侧壁上设置有搬入搬出口25和开闭此搬入搬出口25的闸阀26，此搬入搬出口25用来在与等离子体处理装置100邻接的搬送室(未图示)之间搬入搬出晶片W。
腔室1的上部构成有开口部，在此开口部上接合有环状的上模板27。上模板27内周的下部形成有向着内侧的腔室内空间突出的、环状的支承部27a。在此支承部27a上通过密封部件29气密的设置有透过微波的微波透过板28，由介电体，例如石英或Al2O3、AlN等陶瓷构成。由此，腔室1内保持气密。
在微波透过板28的上方，与基座2相对设置有圆板状的平面天线部件31。此平面天线部件31在腔室1侧壁的上端卡止。平面天线部件31由例如表面上镀金或镀银的铜板或铝板构成，多个微波放射孔32形成为以规定图案贯通的结构。这些微波放射孔32制成如图2所示的长槽形，典型的相邻的微波放射孔32之间配置成“T”字状，多个微波放射孔32配置成同心圆的形状。微波放射孔32的长度和配置间隔根据微波的波长(λg)决定，例如微波放射孔32的间隔配置成λg/4、λg/2或λg。其中，在图2中，形成为同心圆状的相邻微波放射孔32之间的间隔用Δr表示。此外，微波放射孔32也可以是圆形、圆弧形等其它形状。再者，微波放射孔32的配置形式没有特别的限制，除了同心圆以外，也可以配置成例如螺旋状、放射状。
在此平面天线部件31的上面，设置有介电常数大于真空的低速波材料33。此低速波材料33具有在真空中调整微波波长变长、微波波长缩短的功能，将微波高效的供给狭缝。其中，平面天线部件31和微波透过板28之间，以及低速波材料33和平面天线31之间，分别可以紧密接合，也可以分开。
在腔室1的上面，以覆盖这些平面天线部件31和低速波材料33的方式，设置有由例如铝或不锈钢等金属材料构成的密封盖34。腔室1的上面和密封盖34通过密封部件35密封。在密封盖34中形成有冷却水流通路34a，通过在其中流过冷却水，使密封盖34、低速波材料33、平面天线31和微波透过板28冷却。其中，密封盖34接地。
在密封盖34的上壁的中央形成有开口部36，在此开口部上连接有波导管37。在此波导管37的端部，隔着匹配电路(matching circuit)38与微波产生装置39连接。由此，在微波产生装置39中产生的，例如频率2.45GHz的微波通过波导管37传送到上述平面天线部件31上。此微波的频率也可以使用8.35GHz、1.98GHz等。
波导管37具有从上述密封盖34的开口部36向上延伸的横截面是圆形的同轴波导管37a，和通过模式转换器40与此同轴波导管37a的上端部连接的、在水平方向上延伸的矩形波导管37b。在矩形波导管37b和同轴波导管37a之间的模式转换器40，具有将在矩形波导管37b内以TE模式传播的微波转换为TEM模式的功能。在同轴波导管37a的中心延伸内导体41，此内导体41在其下端部连接于平面天线部件31的中心而被固定。由此，微波通过同轴波导管37a的内导体41以放射状高效而均匀地传播到平面天线部件31上。
等离子体处理装置100的各个构成部分，连接有包括CPU的过程控制器50并受其控制。在此过程控制器50上连接有工序管理者用来管理等离子体处理装置100进行指令输入操作等的键盘或使等离子体处理装置100的运行状况可视化的显示器等构成的用户界面51。
此外，过程控制器50与存储部52连接，该存储部52用来容纳记录有通过过程控制器50的控制实现等离子体处理装置100实行的各种处理的控制程序(软件)或处理条件数据的处理方案。
然后，根据需要由来自用户界面51的指令从存储部52调出任意的处理方案，在过程控制器50中运行，在过程控制器50的控制下，在等离子体处理装置100中进行期望的处理。此外，上述控制程序或处理条件数据等处理方案，能够以容纳在计算机可读取的存储介质，例如CD-ROM、硬盘、软盘、闪存等中的状态被利用，或从其它装置，例如通过专用的线路即时传送在线使用。
在如上述结构的RLSA方式的等离子体处理装置100中，可对晶片W的硅层(多晶硅或单晶硅)进行直接氮化，形成氮化硅膜的处理，下面参照图3说明其顺序。
首先，在步骤S101中，打开闸阀26，从搬入搬出口25将形成有硅层的晶片W搬入腔室1内，载置在基座2上。然后，从气体供给***16的Ar气体供给源17和N2气体供给源18，经过气体导入部件15以规定流量将Ar气体和N2气体导入腔室1内。具体来说，首先在第一步骤中，将Ar等稀有气体的流量设定在250～5000mL/min(sccm)，将N2气体的流量设定在50～2000mL/min(sccm)，将腔室内的处理压力调整到66.65Pa～1333Pa(0.5Torr～10Torr)，优选133.3Pa～666.5Pa(1Torr～5Torr)。其中，也可以不使用稀有气体只使用N2气体。
此外，将晶片W的温度加热到400～800℃，优选600～800℃左右(以上是步骤S102)。由此，通过热的协同效果形成质量优异的氮化膜。
接着，在步骤S103中，将来自微波产生装置39的微波，经由匹配电路38导入波导管37，再依次通过矩形波导管37b、模式转换器40和同轴波导管37a，经过内导体41供给到平面天线部件31上，从平面天线部件31的狭缝经过微波透过板28放射到腔室1内。微波在矩形波导管37b内以TE模式传播，此TE模式的微波在模式转换器40中变换为TEM模式，在同轴波导管37a内被传向平面天线部件31，再在平面天线部件31的径向方向向外传送。通过来自平面天线部件31经由微波透过板28放射到腔室1中的微波，在腔室1内形成电磁场，将Ar气体和N2气体等离子体化。通过从平面天线部件31的多个微波放射孔32放射微波，此微波等离子体达到大约1×1010～5×1012/cm3的高密度，在晶片W的附近成为大具有低电子温度的等离子体。其中，此时的微波功率可达到1500～5000W。
由此形成的微波等离子体，减少了由离子等对底膜造成的等离子体损伤，通过在第一步骤中在66.65Pa以上，优选133.3Pa以上的高压进行处理，使得以由等离子体中的自由基成分引发的氮化反应为支配，进一步降低等离子体损伤。此时的等离子体的电子温度在0.7eV以下，优选在0.6eV以下。然后通过等离子体中的活性种，主要是氮游离基(N*)等的作用，直接将N导入硅中，形成质量优异的氮化硅膜。
通过上述第一步骤，在氮化硅膜成长为规定的膜厚，例如达到1.5nm的阶段，降低处理压力，通过第二步骤进行氮化处理(步骤S104)。具体来说，将Ar等稀有气体的流量设定在250～5000mL/min(sccm)，将N2气体流量设定在10～1000mL/min(sccm)，优选10～100mL/min(sccm)，将腔室内的处理压力调整到1.33Pa～66.65Pa(10mTorr～500mTorr)，优选6.7Pa～39.99Pa(50mTorr～300mTorr)。晶片W的温度可以在与第一步骤同样的温度下实施。其中，在本实施方式中，“高压”、“低压”等词都是在相对的意义下使用的。
然后，与第一步骤的情况相同，从微波产生装置39，经过平面天线部件31将微波导入腔室1中，由形成的电磁场使Ar气体和N2气体等离子体化。
在第二步骤中，通过在低于66.65Pa，优选在39.99Pa以下、更优选26.66Pa以下的低压下进行处理，以由等离子体中的离子成分引发的氮化反应为支配。此时的等离子体的电子温度在超过0.7eV、优选在1eV以上，更优选在1.2eV以上，通过高能的氮离子在厚度超过1.5nm的膜中扩散，使得可以进行氮化反应，通过等离子体中的活性种，主要是氮离子等的作用，将N直接导入硅中，形成期望膜厚的氮化硅膜。
在第二步骤结束以后，停止等离子体，停止导入处理气体，抽真空结束等离子体氮化处理(步骤S105)，然后搬出晶片W(步骤S106)，根据需要进行另一个晶片W的处理。
如上所述，可以在单晶硅或多晶硅的表面形成质量优异的氮化硅膜。因此，本发明的工艺，适合于在例如晶体管等各种半导体装置的制造中，用来形成作为栅绝缘膜的氮化硅膜。图4是说明在晶体管的制造过程中适合使用的本发明等离子体处理方法的例子的图。
如在图4(a)中所示，在掺杂了P+或N+形成了阱区域(扩散区域；未图示)的Si基板101上，通过例如LOCOS法形成元件分离区域102。其中，此元件分离区域102也可以通过STI(Shallow TrenchIsolation浅槽隔离)来形成。
接着，如在图4(b)中所示，进行如上所述的两步处理的等离子体氮化，由此在Si基板101的表面上形成栅绝缘膜103(Si3N4)。此栅绝缘膜103的膜厚因目的设备而异，可在例如1～5nm，优选在1～2nm左右。
然后，在形成的栅绝缘膜103上，通过例如CVD形成多晶硅层104，然后通过光刻法蚀刻形成栅电极。其中，栅电极的结构并不限于多晶硅层104的单层，以降低栅电极的比电阻、高速化为目的，可以制成含有例如钨、钼、钽、钛、它们的硅化物、氮化物、合金等的层积结构。如图4(c)所示，对由此形成的栅电极，通过形成绝缘膜的侧壁105或进行离子注入和活性化处理形成源电极/漏电极(省略图示)，可以制造MOS结构的晶体管200。
下面参照图5说明构成本发明基础的实验数据。图5是使用与图1同样结构的等离子体处理装置100，在不同的处理压力下对硅基板进行直接氮化处理形成氮化硅膜，放置1.5小时以后膜中的N浓度和膜厚之间关系的曲线图。
在此实验中的等离子体处理，分成如下所示的低压处理和高压处理进行。
<低压处理>
使用1000/40mL/min(sccm)流量的Ar/N2作为处理气体，在12Pa(90mTorr)的压力下，晶片温度800℃，向等离子体供给的功率为1.5kW的条件下进行。
<高压处理>
使用1000/200mL/min(sccm)流量的Ar/N2作为处理气体，在200Pa(1500mTorr)的压力下，晶片温度800℃，向等离子体供给的功率为1.5kW的条件下进行。
由图5可以看出，在200Pa的高压处理的情况下，在氮化膜的厚度直至大约1.5～1.6nm时，氮化膜中N浓度高，膜的质量好，但当氮化膜的厚度超过1.6nm的情况下，N的浓度有急剧减小的倾向。另一方面，在12Pa的低压处理的情况下，在2.0nm左右之前，N的浓度大致是一定的，但与低压处理相比，N的浓度有整体降低的倾向，当氮化膜的厚度超过2.0nm时，N的浓度显示出急剧降低的倾向。
在高压处理时，由于等离子体的电子温度低，以由等离子体中的自由基(N自由基)引起的氮化反应为支配，膜的质量良好，但由于自由基的反应性比离子(N离子)差，氮化膜进一步成长，膜的厚度超过1.6nm时，自由基就难以到达硅和形成中的氮化膜的界面，氮化膜不会形成得更厚。另一方面，在低压处理时，由于以由等离子体中的离子(N离子)引起的氮化反应为支配，在膜的厚度达到2.0nm左右之前，离子能够到达硅和形成中的氮化膜的界面，可以进行氮化反应，形成厚的氮化膜。
从以上的结果可知，在直到例如氮化膜的厚度达到1.5nm之前，在氮化的初期阶段，在以由等离子体中的自由基成分引起的氮化反应为支配的低能的高压等离子体条件下进行等离子体处理，对硅不会造成损害，随后在以由等离子体中的离子成分引起的氮化反应为支配的高能的低压等离子体处理条件下进行等离子体处理，通过这样的两步处理，就能够形成质量优异的厚氮化硅膜。
两步处理的原理如图6所示。在两步处理中，将由主要由自由基成分的作用进行氮化的超过66.65Pa的高压条件和由离子成分作用进行氮化的低于66.65Pa的低压条件进行组合。如在图6中所示，在初期，在高压等离子体处理的条件下，使氮化膜成长到规定的厚度，例如1.5nm左右的膜厚，然后以此作为处理时间的切换点(图中黑色圆圈)，通过在氮化膜成长的过程中切换到低压的等离子体条件，就得到高压条件和低压条件各自的成长处所，使得氮化能够进行到例如2.0nm的膜厚。
图7表示在图1的等离子体处理装置100中，随着处理压力的变化等离子体电子温度变化的情况。其中，使用流量1000/200mL/min(sccm)的Ar/N2作为处理气体，在晶片温度800℃下，向等离子体的供给功率为1.5kW。从图7可以看出，随着压力升高，电子温度降低，当压力超过66.65Pa时，电子温度降低到大约0.7eV以下，而当压力升高到133.3Pa以上时，电子温度降低到0.6eV以下，进行低能的等离子体处理，几乎没有晶片的损害。
另一方面，由图7可以看出，压力在低于66.65Pa时，电子温度有升高的倾向，在压力为39.99Pa以上时，电子温度超过1.0eV，而当压力在26.66Pa以下时，电子温度在1.2eV以上。从而，在两步处理中，通过改变压力也能够控制等离子体的电子温度。
即，通过在第一步骤的高压条件(低能的等离子体)下氮化处理晶片，形成没有损害的氮化膜，接着，在第二步处理中变化压力，在低压条件(高能的等离子体)下进行氮化处理，可得到稳定的氮化膜。
接着，使用等离子体处理装置100，由在高压条件和低压条件连续进行等离子体处理的本发明的两步处理，对Si基板直接进行氮化处理，形成氮化膜，在经过1.5小时以后，用X射线电子分光分析法(XPS分析)对其膜中的N浓度进行测定。
氮化处理的等离子体条件如下。
<第一步骤>
使用1000/200mL/min(sccm)流量的Ar/N2作为处理气体，在200Pa(1500mTorr)的压力下，晶片温度800℃，向等离子体供给1.5kW的功率进行处理。
<第二步骤>
除了使用1000/40mL/min(sccm)流量的Ar/N2作为处理气体，在12Pa(90mTorr)的压力下以外，其它与第一步骤同样。
以上的结果如图8所示。此外，进行了两步处理，并且通过上述低压处理和高压处理形成氮化膜之后，在大气中放置3～24小时以后的N浓度变化量(ΔN)和膜厚之间关系如图9所示。
由图8可以认为，高压-低压的两步处理，在直到约2.0nm之前，氮化膜中的N浓度都很高，形成质量优异的氮化膜。此外，在图9中显示出，在膜厚1.5～2.0nm左右的情况下，在两步处理时，在放置3～24小时(Q时间)之后的N浓度变化(N脱落)减小，与单纯的高压或低压处理相比，能够形成质量优异的氮化膜。与此相反，在由高压进行单一压力处理(以自由基为主体)的氮化时，当膜厚超过1.5nm再加厚时，不能充分进行新的Si-N形成反应，在氮化膜中游离的N增多，随时间推移产生更多的N脱落。此外，在由低压进行的单一压力处理(以离子为主体)氮化时，由于在等离子体处理时的高离子能量，使一旦形成的Si-N键断裂等现象造成膜中的游离N增多，随着时间推移产生更多的N脱落。
由以上图8、图9的结果可以确认，与只进行高压处理或只进行低压处理这样的单一步骤进行的氮化处理相比，通过进行高压处理-低压处理的两步处理能够降低N的脱落，提高氮化膜的质量，特别能够形成期望厚度的氮化膜。特别是在膜厚2.0nm左右的情况下，得到质量优异的氮化硅膜，所以在下一代设备中，在形成薄膜，例如膜厚为5nm以下(优选1～2nm左右)的栅绝缘膜时是有用的。
以上，叙述了本发明的实施方式，但本发明并不受上述实施方式的限制，可以有各种变形。
例如，在图1中举出了RLSA方式的等离子体处理装置100的例子，也可以是例如远程等离子体方式、ICP方式、ECR方式等的等离子体处理装置。
此外，本发明的等离子体处理方法并不限于晶体管的栅绝缘膜，也适用于栅氧化膜[例如由WVG(Water Vapor Generation产生水蒸气)得到的热氧化SiO2膜、等离子体氧化SiO2膜等]的氮化处理等其它半导体装置的绝缘膜形成。此外，在对例如HfSiO、HfO2、ZrSiO、ZrO2、Al2O5、TaO5等High-k材料、电容材料等进行氮化处理时也适用。再者，本发明的两步等离子体处理并不限于形成氮化膜，例如也适用于形成氧化膜。

Claims (14)

1.一种等离子体处理方法，在等离子体处理装置的处理室内，使含氮等离子体作用于被处理体表面的硅，进行直接氮化处理，形成氮化硅膜，其特征在于，包括：
在由所述含氮等离子体中的自由基成分引发的氮化反应成为支配的条件下进行等离子体处理的第一步骤；和
在由所述含氮等离子体中的离子成分引发的氮化反应成为支配的条件下进行等离子体处理的第二步骤。
2.一种等离子体处理方法，在等离子体处理装置的处理室内，使含氮等离子体作用于被处理体表面的硅，进行氮化处理，形成氮化硅膜，其特征在于，包括：
在133.3Pa～1333Pa的处理压力下进行等离子体处理的第一步骤；和
在1.33Pa～26.66Pa的处理压力下进行等离子体处理的第二步骤。
3.如权利要求1或4所述的等离子体处理方法，其特征在于，所述含氮等离子体，通过使用具有多个狭缝的平面天线将微波导入所述处理室内而形成。
4.如权利要求1或2所述的等离子体处理方法，其特征在于，所述第一步骤中，所述含氮等离子体的电子温度在0.7eV以下，所述第二步骤中，含氮等离子体的电子温度在1.0eV以上。
5.如权利要求1或2所述的等离子体处理方法，其特征在于，进行所述第一步骤的处理直至所述氮化硅膜成长到1.5nm的膜厚之后，进行所述第二步骤的处理。
6.一种控制程序，其特征在于，在计算机上工作运行时，控制所述等离子体处理装置进行权利要求1～5中任一项所述的等离子体处理方法。
7.一种计算机存储介质，存储在计算机中工作的控制程序，其特征在于，运行所述控制程序时，控制所述等离子体处理装置进行权利要求1～5中任一项所述的等离子体处理方法。
8.一种等离子体处理装置，其特征在于，包括：
产生等离子体的等离子体供给源；
用来通过所述等离子体对被处理体进行处理的、可真空排气的处理容器；
在所述处理容器内载置所述被处理体的基板支承台；和
控制进行权利要求1～5中任一项所述的等离子体处理方法的控制部。
9.一种等离子体处理方法，在等离子体处理装置的处理室内，使含氮等离子体或含氧等离子体作用于被处理体表面，进行氮化处理或氧化处理，形成氮化膜或氧化膜，其特征在于，包括：
在由所述含氮等离子体或所述含氧等离子体中的自由基成分引发的氮化反应或氧化反应成为支配的条件下进行等离子体处理的第一步骤；和
在由所述含氮等离子体或所述含氧等离子体中的离子成分引发的氮化反应或氧化反应成为支配的条件下进行等离子体处理的第二步骤。
10.如权利要求9所述的等离子体处理方法，其特征在于，所述含氮等离子体或所述含氧等离子体，通过使用具有多个狭缝的平面天线将微波导入所述处理室内而形成。
11.一种等离子体处理方法，在等离子体处理装置的处理室内，使含氮等离子体或含氧等离子体作用于被处理体表面，进行氮化处理或氧化处理，形成氮化膜或氧化膜，其特征在于，包括：
在大于66.65Pa小于等于1333Pa的处理压力下进行等离子体处理的第一步骤；和
在大于等于1.33Pa小于66.65Pa的处理压力下进行等离子体处理的第二步骤。
12.如权利要求11所述的等离子体处理方法，其特征在于，所述第一步骤的等离子体的电子温度在0.7eV以下，所述第二步骤的等离子体的电子温度在1.0eV以上，进行处理。
13.如权利要求1、2、4、7、8、9、11、12所述的等离子体处理方法，其特征在于，在所述被处理体的温度为400～800℃时，进行处理。
14.如权利要求13所述的等离子体处理方法，其特征在于，在所述被处理体的温度为600～800℃时，进行处理。
CN200610085008A 2005-05-30 2006-05-30 等离子体处理方法 Expired - Fee Related CN100576464C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005157841 2005-05-30
JP2005157841A JP4509864B2 (ja) 2005-05-30 2005-05-30 プラズマ処理方法およびプラズマ処理装置

Publications (2)

Publication Number Publication Date
CN1873927A true CN1873927A (zh) 2006-12-06
CN100576464C CN100576464C (zh) 2009-12-30

Family

ID=37463737

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610085008A Expired - Fee Related CN100576464C (zh) 2005-05-30 2006-05-30 等离子体处理方法

Country Status (5)

Country Link
US (1) US20060269694A1 (zh)
JP (1) JP4509864B2 (zh)
KR (1) KR100874517B1 (zh)
CN (1) CN100576464C (zh)
TW (1) TWI407507B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111850457A (zh) * 2020-07-29 2020-10-30 扬州大学 一种可控表面渗氮装置及其使用方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200511430A (en) * 2003-05-29 2005-03-16 Tokyo Electron Ltd Plasma processing apparatus and plasma processing method
JP4294696B2 (ja) * 2007-02-02 2009-07-15 東京エレクトロン株式会社 半導体装置の製造方法および製造装置、ならびに記憶媒体
JP5138261B2 (ja) * 2007-03-30 2013-02-06 東京エレクトロン株式会社 シリコン酸化膜の形成方法、プラズマ処理装置および記憶媒体
JP5459899B2 (ja) * 2007-06-01 2014-04-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5223364B2 (ja) 2008-02-07 2013-06-26 東京エレクトロン株式会社 プラズマエッチング方法及び記憶媒体
JP2009246211A (ja) * 2008-03-31 2009-10-22 Tokyo Electron Ltd Ｍｏｓ型半導体メモリ装置の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
KR101489326B1 (ko) * 2008-09-09 2015-02-11 삼성전자주식회사 기판의 처리 방법
JP2011097029A (ja) * 2009-09-30 2011-05-12 Tokyo Electron Ltd 半導体装置の製造方法
US8748259B2 (en) * 2010-03-02 2014-06-10 Applied Materials, Inc. Method and apparatus for single step selective nitridation
JP5567392B2 (ja) * 2010-05-25 2014-08-06 東京エレクトロン株式会社 プラズマ処理装置
TWI549163B (zh) 2011-09-20 2016-09-11 應用材料股份有限公司 減少摻質擴散之表面穩定化製程
KR102451499B1 (ko) 2014-05-16 2022-10-06 어플라이드 머티어리얼스, 인코포레이티드 샤워헤드 설계
CN110752147B (zh) * 2019-10-30 2021-11-26 上海华力微电子有限公司 基底的氮化处理方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01207930A (ja) * 1988-02-16 1989-08-21 Oki Electric Ind Co Ltd 表面改質法
JP3191745B2 (ja) * 1997-04-23 2001-07-23 日本電気株式会社 薄膜トランジスタ素子及びその製造方法
JP5068402B2 (ja) * 2000-12-28 2012-11-07 公益財団法人国際科学振興財団 誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法
JP4421150B2 (ja) 2001-09-04 2010-02-24 パナソニック株式会社 絶縁膜の形成方法
JP2004014875A (ja) * 2002-06-07 2004-01-15 Fujitsu Ltd 半導体装置及びその製造方法
JP2004165377A (ja) * 2002-11-12 2004-06-10 Canon Inc 表面改質方法
DE10255936B4 (de) * 2002-11-29 2005-12-29 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Isolationsschicht und Verfahren zum Steuern einer Stickstoffkonzentration während der Herstellung der Isolationsschicht
JP2004266075A (ja) * 2003-02-28 2004-09-24 Tokyo Electron Ltd 基板処理方法
JP2005044934A (ja) 2003-07-25 2005-02-17 Seiko Epson Corp 半導体製造装置、半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111850457A (zh) * 2020-07-29 2020-10-30 扬州大学 一种可控表面渗氮装置及其使用方法

Also Published As

Publication number Publication date
KR20060124591A (ko) 2006-12-05
TW200710990A (en) 2007-03-16
JP2006332555A (ja) 2006-12-07
CN100576464C (zh) 2009-12-30
US20060269694A1 (en) 2006-11-30
JP4509864B2 (ja) 2010-07-21
KR100874517B1 (ko) 2008-12-16
TWI407507B (zh) 2013-09-01

Similar Documents

Publication Publication Date Title
CN1873927A (zh) 等离子体处理方法
CN100347832C (zh) 电子器件材料的制造方法
US11114333B2 (en) Method for depositing and reflow of a high quality etch resistant gapfill dielectric film
CN1967780B (zh) 用于制作场效应晶体管的栅极电介质的方法
CN1666324A (zh) 在基板上形成绝缘膜的方法、半导体装置的制造方法和基板处理装置
US7655574B2 (en) Method of modifying insulating film
CN101080810A (zh) 选择性等离子体处理方法
CN1431716A (zh) 半导体装置及半导体装置的制造方法
CN1926670A (zh) 等离子体处理方法和计算机存储介质
CN1967787A (zh) 基底绝缘膜的形成方法
CN1669153A (zh) 半导体器件及其制造方法和制造设备
CN1663051A (zh) 半导体器件及其制造方法
CN101053083A (zh) 半导体装置的制造方法和等离子体氧化处理方法
CN1768431A (zh) 半导体器件及其制造方法
CN1659692A (zh) 基板处理方法
JP2009513000A (ja) 引張応力を有するシリコン酸窒化膜を形成する方法
CN1732288A (zh) 形成高质量的低温氮化硅层的方法和设备
CN101044626A (zh) 栅极绝缘膜的形成方法、半导体装置和计算机记录介质
CN1820373A (zh) 栅极绝缘膜的形成方法、存储介质、计算机程序
CN1714430A (zh) 等离子体处理装置和等离子体处理方法
CN1427454A (zh) 半导体元件的制造方法
CN1521811A (zh) 半导体器件的制造方法
CN1714434A (zh) 电介质膜的形成方法
CN1272852C (zh) 具有氧化阻挡层的电容器及其制造方法
US20230411150A1 (en) Cyclic Spin-On Coating Process for Forming Dielectric Material

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091230

Termination date: 20150530

EXPY Termination of patent right or utility model